KR100595198B1 - Method and device for processing the error of mobile phone - Google Patents

Method and device for processing the error of mobile phone Download PDF

Info

Publication number
KR100595198B1
KR100595198B1 KR1020030090835A KR20030090835A KR100595198B1 KR 100595198 B1 KR100595198 B1 KR 100595198B1 KR 1020030090835 A KR1020030090835 A KR 1020030090835A KR 20030090835 A KR20030090835 A KR 20030090835A KR 100595198 B1 KR100595198 B1 KR 100595198B1
Authority
KR
South Korea
Prior art keywords
processor
error
mobile communication
communication terminal
error event
Prior art date
Application number
KR1020030090835A
Other languages
Korean (ko)
Other versions
KR20050058851A (en
Inventor
김노순
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020030090835A priority Critical patent/KR100595198B1/en
Priority to CNA2004100739630A priority patent/CN1627266A/en
Publication of KR20050058851A publication Critical patent/KR20050058851A/en
Application granted granted Critical
Publication of KR100595198B1 publication Critical patent/KR100595198B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W24/00—Supervisory, monitoring or testing arrangements
    • H04W24/04—Arrangements for maintaining operational condition
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/10—Monitoring; Testing of transmitters
    • H04B17/15—Performance testing
    • H04B17/17—Detection of non-compliance or faulty performance, e.g. response deviations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/20—Monitoring; Testing of receivers
    • H04B17/29—Performance testing
    • H04B17/295—Detection of non-compliance or faulty performance, e.g. response deviations

Abstract

본 발명은, 다수개의 프로세서가 구비된 이동통신 단말기에서, 제1 프로세서의 동작 중 에러가 발생하게 되면 에러 발생에 대한 에러 이벤트 코드가 제2 프로세서로 전송됨에 따라, 상기 제2 프로세서에서 제1 프로세서를 제어하여 재부팅되도록 함으로써 이동통신 단말기가 정상 동작을 할 수 있도록 하기 위한, 이동통신 단말기에서의 에러 처리방법 및 장치에 관한 것이다.According to an embodiment of the present invention, when an error occurs during an operation of a first processor in a mobile communication terminal having a plurality of processors, an error event code for an error is transmitted to the second processor. The present invention relates to a method and apparatus for error handling in a mobile communication terminal so that the mobile communication terminal can operate normally by controlling and rebooting.

이를 위하여 본 발명은, 다수개의 프로세서를 구비한 이동통신 단말기에서 임의의 프로세서에 발생된 에러를 처리하는 방법에 있어서, 상기 단말기의 제1 프로세서에 에러 이벤트가 발생되면, 에러 이벤트를 에러 이벤트 코드에 삽입하여 에러가 발생되지 않은 제2프로세서로 에러 이벤트 코드를 전송하는 제1 단계와; 상기 제1 프로세서로부터 에러 이벤트 코드를 수신한 상기 제2 프로세서는 제1 프로세서의 전원을 제어하여 재부팅시키는 제2 단계를 포함하여 이루어짐을 특징으로 하는 이동통신 단말기에서의 에러 처리방법 및 장치를 제공한다.To this end, the present invention provides a method for processing an error occurring in an arbitrary processor in a mobile communication terminal having a plurality of processors. A first step of inserting and sending an error event code to a second processor in which no error has occurred; The second processor receiving the error event code from the first processor provides a method and apparatus for error handling in a mobile communication terminal comprising a second step of controlling and rebooting the power of the first processor. .

제1 프로세서, 제2 프로세서, 재부팅First processor, second processor, reboot

Description

이동통신 단말기에서의 에러 처리방법 및 장치{Method and device for processing the error of mobile phone}Method and device for error handling in mobile communication terminal {Method and device for processing the error of mobile phone}

도 1은 본 발명에 따른 이동통신 단말기의 에러 처리를 위한 장치의 일 실시예 구성도1 is a configuration diagram of an apparatus for error processing of a mobile communication terminal according to the present invention;

도 2는 본 발명에 따라 이동통신 단말기에서 에러가 처리되는 과정에 대한 전반적인 동작흐름을 나타내는 계통도2 is a schematic diagram illustrating an overall operation flow of a process of processing an error in a mobile communication terminal according to the present invention.

<도면 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100: 제1 프로세서 120: 제2 프로세서100: first processor 120: second processor

300: 데이터 전송부 400: 전원제어부300: data transmission unit 400: power control unit

500: 배터리500: battery

본 발명은 이동통신 단말기에서의 에러 처리방법 및 장치에 관한 것이다.The present invention relates to an error processing method and apparatus in a mobile communication terminal.

특히, 다수개의 프로세서가 구비된 이동통신 단말기에서, 제1 프로세서의 동작 중 에러가 발생하게 되면 에러 발생에 대한 에러 이벤트 코드가 제2 프로세서로 전송됨에 따라, 상기 제2 프로세서에서 제1 프로세서를 제어하여 재부팅되도록 함 으로써 이동통신 단말기가 정상 동작을 할 수 있도록 하기 위한, 이동통신 단말기에서의 에러 처리방법 및 장치에 관한 것이다.In particular, in a mobile communication terminal equipped with a plurality of processors, when an error occurs during operation of the first processor, an error event code for an error is transmitted to the second processor, so that the second processor controls the first processor. The present invention relates to an error processing method and apparatus for a mobile communication terminal to allow a mobile communication terminal to operate normally by rebooting.

종래의 이동통신 단말기는 모뎀과 CPU(central processing unit)가 결합된 퀄컴칩을 사용하거나 그에 상응하는 칩을 사용하여 원칩으로 구성되어 있었다.Conventional mobile communication terminals have been composed of one chip using a Qualcomm chip in which a modem and a central processing unit (CPU) are combined or a corresponding chip.

그러나, 모바일 결제 서비스를 위한 칩 등이 이동통신 단말기에 추가로 구비됨으로써 듀얼 칩(듀얼 프로세서)이 구비된 이동통신 단말기가 출시되고 있다.However, as a chip for a mobile payment service is additionally provided in a mobile communication terminal, a mobile communication terminal equipped with a dual chip (dual processor) has been released.

상기와 같이 두 개 이상의 칩으로 구성된 DBDM(Dual Band Dual Mode) 단말기에서 단말기의 동작 중에 메인 칩에서 에러가 발생하게 되면 상기 에러로 인하여 단말기가 동작을 멈추게 되는 경우가 있다.As described above, when an error occurs in the main chip during the operation of the terminal in a dual band dual mode (DBDM) terminal consisting of two or more chips, the terminal may be stopped due to the error.

상기와 같은 경우에 이동통신 단말기의 동작이 멈추게 되면 사용자는 이동통신 단말기가 정상적인 동작을 할 수 있도록 하기 위해 전원을 오프시켰다가 다시 온시키거나 배터리를 분리한 후 다시 장착하는 등의 과정을 통해 단말기를 재부팅하는 방법만이 유일한 방법이었다.In this case, when the operation of the mobile communication terminal is stopped, the user can turn off the power and turn it on again or remove the battery and reattach it in order to allow the mobile communication terminal to operate normally. Rebooting was the only way.

본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로서, 듀얼 프로세서가 구비된 이동통신 단말기에서 제1 프로세서에 에러가 발생하게 되면 에러 이벤트 코드가 제2 프로세서로 전송되고, 상기 제2 프로세서의 제어에 따라 상기 제1 프로세서가 재부팅됨으로써 이동통신 단말기에서 발생되는 에러가 자동으로 처리될 수 있도록 하는 방법 및 장치를 제공하고자 한다.The present invention has been made to solve the above problems, and when an error occurs in the first processor in a mobile communication terminal equipped with a dual processor, an error event code is transmitted to the second processor, and the control of the second processor Accordingly, an object of the present invention is to provide a method and apparatus for automatically processing an error generated in a mobile communication terminal by rebooting the first processor.

상기한 바와 같은 목적을 실현하기 위한 본 발명의 일 실시예는, 다수개의 프로세서를 구비한 이동통신 단말기에서 임의의 프로세서에 발생된 에러를 처리하는 방법에 있어서, 상기 단말기의 제1 프로세서에 에러 이벤트가 발생되면, 에러 이벤트를 에러 이벤트 코드에 삽입하여 에러가 발생되지 않은 제2프로세서로 에러 이벤트 코드를 전송하는 제1 단계와; 상기 제1 프로세서로부터 에러 이벤트 코드를 수신한 상기 제2 프로세서는 제1 프로세서의 전원을 제어하여 재부팅시키는 제2 단계를 포함하여 이루어짐을 특징으로 하는 이동통신 단말기에서의 에러 처리방법을 제공한다.An embodiment of the present invention for realizing the above object is a method for processing an error occurring in an arbitrary processor in a mobile communication terminal having a plurality of processors, the error event in the first processor of the terminal; A first step of inserting an error event into the error event code and transmitting the error event code to a second processor in which no error has occurred; The second processor receiving the error event code from the first processor provides a method for processing an error in a mobile communication terminal comprising a second step of controlling and rebooting the power of the first processor.

상기 제1 단계는, 에러 이벤트의 발생 시 이동된 번지에, 상기 발생된 에러 이벤트의 에러코드와 상태코드가 결합되어 제2 프로세서로 전송되는 것을 특징으로 한다.In the first step, an error code and a status code of the generated error event are combined and transmitted to the second processor at a address moved when an error event occurs.

상기 실시예는, 상기 제1 프로세서가 재부팅되는 동안, 상기 제2 프로세서에서 제1 프로세서의 데이터를 수신 및 처리하여 상기 제1 프로세서로 전송하면 상기 단말기가 정상 동작되는 제3 단계를 포함하는 것을 특징으로 한다.The embodiment may include a third step in which the terminal operates normally when the second processor receives, processes, and transmits data of the first processor to the first processor while the first processor is rebooted. It is done.

상기한 바와 같은 목적을 실현하기 위한 본 발명의 다른 실시예는, 다수개의 프로세서를 구비한 이동통신 단말기에 있어서, 에러 이벤트가 발생되면, 에러 이벤트를 에러 이벤트 코드에 삽입하여 에러가 발생되지 않은 제2 프로세서로 에러 이벤트 코드를 전송하는 제1 프로세서와; 상기 제1 프로세서로부터 에러 이벤트 코드를 수신하여, 상기 제1 프로세서의 전원을 제어하여 재부팅시키는 제2 프로세서를 포함하여 구성되는 것을 특징으로 하는 이동통신 단말기의 에러 처리장치를 제공한 다.According to another embodiment of the present invention for realizing the above object, when an error event occurs, an error event is inserted into an error event code so that an error does not occur. A first processor for transmitting an error event code to two processors; And a second processor configured to receive an error event code from the first processor and to control and reboot the power of the first processor.

본 발명의 이들 목적과 특징 및 장점은 첨부 도면 및 다음의 상세한 설명을 참조함으로서 더욱 쉽게 이해될 수 있을 것이다. 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 설명을 생략한다.These objects, features and advantages of the present invention will be more readily understood by reference to the accompanying drawings and the following detailed description. In describing the present invention, if it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the present invention, the description thereof will be omitted.

첨부된 도면 도 1은 본 발명에 따른 이동통신 단말기의 에러 처리를 위한 장치의 일 실시예 구성도이고, 도 2는 본 발명에 따라 이동통신 단말기에서 에러가 처리되는 과정에 대한 전반적인 동작흐름을 나타내는 계통도이다.1 is a configuration diagram of an apparatus for error processing of a mobile communication terminal according to the present invention, and FIG. 2 is a flowchart illustrating an overall operation flow of an error processing process in a mobile communication terminal according to the present invention. Schematic.

본 발명에 따른 이동통신 단말기는 둘 이상의 프로세서를 구비할 수 있는데, 이하에서는 제1 프로세서와 제2 프로세서가 구비된 이동통신 단말기를 일 실시예로써 설명하기로 한다.A mobile communication terminal according to the present invention may include two or more processors. Hereinafter, a mobile communication terminal including a first processor and a second processor will be described as an embodiment.

도 1에 도시된 바와 같이 이동통신 단말기의 에러 처리를 위한 장치는 제1 프로세서(100)와, 제2 프로세서(120), 데이터 전송부(300), 전원 제어부(400) 및 배터리(500)로 구성된다.As illustrated in FIG. 1, an apparatus for processing an error in a mobile communication terminal may include a first processor 100, a second processor 120, a data transmitter 300, a power controller 400, and a battery 500. It is composed.

도 1에는 이동통신 단말기의 구성요소 중 본 발명 설명을 위한 구성요소만을 도시하였음을 명시한다.1 shows that only components for explaining the present invention are shown among the components of the mobile communication terminal.

제1 프로세서(100)는 이동통신 단말기의 전반적인 동작을 제어하는 CPU와 모뎀이 결합된 프로세서이며, 제2 프로세서(120)는 제1 프로세서(100) 이외에 모바일 결제 서비스와 같은 이동통신 단말기의 부가적 기능을 위한 IC칩이나 영상칩 등이 결합된 프로세서라 할 수 있다.The first processor 100 is a processor combined with a CPU and a modem for controlling the overall operation of the mobile communication terminal, the second processor 120 is additional to the mobile communication terminal such as a mobile payment service in addition to the first processor 100. It can be called a processor that combines IC chip or image chip for function.

제2 프로세서(120)에는 그 외에도 DSP칩이나 각종 중앙처리장치(CPU)의 기능을 갖는 마이크로 프로세서 칩 등 다양한 칩들이 적용될 수 있다.In addition to the second processor 120, various chips, such as a DSP chip or a microprocessor chip having functions of various CPUs, may be applied.

상기 제1 프로세서(100)와 제2 프로세서(120) 사이에는 데이터 전송부(DPRAM 또는 UART)(300) 및 전원 제어부(PMIC, LDO)(400)가 연결되고, 전원 제어부(400)에는 배터리(500)가 연결된다.A data transmitter (DPRAM or UART) 300 and a power controller (PMIC, LDO) 400 are connected between the first processor 100 and the second processor 120, and a battery ( 500) is connected.

상기 데이터 전송부(300)는, 제1 프로세서(100)로부터 제2 프로세서(120)로 또는, 제2 프로세서(120)로부터 제1 프로세서(100)로 데이터를 전달하는 UART 시리얼 포트가 적용될 수 있다.The data transmitter 300 may include a UART serial port for transferring data from the first processor 100 to the second processor 120 or from the second processor 120 to the first processor 100. .

상기 전원 제어부(400)는 제1 프로세서(100)와 제2 프로세서(120) 중에서 제1 프로세서(100)에 에러 이벤트가 발생되면 제2 프로세서(120)로부터 출력되는 제어신호에 의해 GPIO(general-purpose input output)를 통해 전원 컨트롤 라인(150)의 배터리(500) 공급전원(160)을 리셋시킨다.When an error event occurs in the first processor 100 among the first processor 100 and the second processor 120, the power control unit 400 generates a general-GPIO signal by a control signal output from the second processor 120. purpose input output) to reset the power supply 160 of the battery 500 of the power supply control line 150.

본 발명의 이동통신 단말기의 제1 프로세서(100)가 동작하는 중에 발생하는 에러는, 보통 프리패치 에러(Prefetch_Abort Error)나 데이터 에러(Data_Abort Error)이며, 에러 발생 시 각각 특정번지(0x0000000C, 0x00000010)로 점프하게 된다. Errors occurring while the first processor 100 of the mobile communication terminal of the present invention is in operation are usually a prefetch error or a data error, and when an error occurs, a specific address (0x0000000C, 0x00000010) is used. Will jump to.

그러면, 상기 제2 프로세서(120)로 전송되는 상기 특정번지에 에러 이벤트 코드와 상태코드가 삽입되어 전송된다.Then, an error event code and a status code are inserted into the specific address transmitted to the second processor 120 and transmitted.

상기 에러 이벤트 코드를 수신한 제2 프로세서(120)는 전원 제어부(400)를 통해 제1 프로세서(100)의 전원을 리셋시킨다.The second processor 120 receiving the error event code resets the power of the first processor 100 through the power control unit 400.

일반적으로 제1 프로세서(100)의 전원이 리셋되고 난 후 재부팅되면 상기 제1 프로세서가 정상동작을 하게 된다.In general, when the power of the first processor 100 is reset and rebooted, the first processor operates normally.

상기 제1 프로세서(100)의 전원이 리셋되도록 하는 과정에서 발생되는 여러 이벤트는 사용자에게 보여지지 않도록 내부적으로 처리한다.Various events generated in the process of causing the power of the first processor 100 to be reset are processed internally so as not to be shown to the user.

또한, 코드 수행중 메모리 할당 에러나 알고리즘 에러 같은 경우도 해당 이벤트를 제2 프로세서(120)에 보내는 코드를 소스에 삽입함으로써 예기치 못한 에러 발생 시 자동으로 정상 동작되도록 할 수 있다.In addition, a memory allocation error or an algorithm error during code execution may be inserted into a source to transmit a corresponding event to the second processor 120 to automatically operate normally when an unexpected error occurs.

상술한 설명 외에, 반대로 제2 프로세서(120)에 에러 이벤트가 발생되는 경우에도 상기와 동일한 과정에 의해 제2 프로세서(120)가 재부팅됨으로써 제2 프로세서가 정상 동작되도록 할 수 있음은 물론이다.In addition to the above description, in contrast, even when an error event occurs in the second processor 120, the second processor 120 may be rebooted by the same process as described above to allow the second processor to operate normally.

도 2는 본 발명에 따라 이동통신 단말기에서 에러가 처리되는 과정에 대한 전반적인 동작흐름을 나타내는 계통도로써, 제1 프로세서(100)에 에러가 발생(200)하면 동작이 시작된다.2 is a schematic diagram illustrating an overall operation flow of a process of an error in a mobile communication terminal according to the present invention. When an error occurs 200 in the first processor 100, an operation is started.

상기 제1프로세서(200)의 에러발생은 데이터 에러(201)나 프리패치 에러(202) 및 그 외 각종 다양한 기타 에러(203)가 발생될 수 있다.An error of the first processor 200 may generate a data error 201, a prefetch error 202, and various other various errors 203.

상기 다양한 에러 중에서 소정의 에러 이벤트가 발생되면 제1 프로세서(100)는 발생된 에러 이벤트를 에러 이벤트 코드에 삽입하여 에러가 발생되지 않은 제2 프로세서(120)로 에러 이벤트 코드를 전송(204)하며, 이때 전송은 데이터 전송부(DPRAM 또는 UART)(300)를 통해 전송한다.When a predetermined error event occurs among the various errors, the first processor 100 inserts the generated error event into the error event code and transmits the error event code to the second processor 120 in which no error occurs (204). In this case, the transmission is transmitted through the data transmission unit (DPRAM or UART) 300.

상기 제2 프로세서(120)는 제1 프로세서(100)로부터 에러 이벤트 코드를 수 신(211)한 다음 제1 프로세서(100)의 전원(Power)을 제어(212)하게 되는데, 이때 단말기의 배터리(500)에 접속된 전원제어부(400)를 통해 제1 프로세서(100)의 전원을 제어하게 된다.The second processor 120 receives the error event code 211 from the first processor 100 and then controls 212 a power of the first processor 100, wherein the battery of the terminal ( The power of the first processor 100 is controlled through the power controller 400 connected to the 500.

상기 제2 프로세서(120)로부터 전원제어를 받은 제1 프로세서(100)는 리세트(205)되면서 재부팅(Restart)되고 초기화(Initial) 데이터를 제2 프로세서(120)로 전송(206)하되, 이때 데이터 전송부(DPRAM 또는 UART)(300)를 통해 전송한다.The first processor 100 received power control from the second processor 120 resets (205) and restarts (Restart) and transmits the initialization data to the second processor 120 (206), where The data is transmitted through the data transmission unit (DPRAM or UART) 300.

상기 제2 프로세서(120)는 제1 프로세서(100)로부터 초기화 데이터를 수신(213)한 다음 제2 프로세서(120)의 내부적으로 처리(214)하여 정상화(215)시킨 다음 제1 프로세서(100)로 전송해주면 이후의 제1 프로세서(100) 동작은 정상화(207)된다.The second processor 120 receives the initialization data from the first processor 100 (213), then internalizes the second processor 120 (214) and normalizes (215) the first processor (100). In this case, the operation of the first processor 100 is normalized 207.

즉, 단말기가 정상 동작을 하게 된다.In other words, the terminal operates normally.

이때, 에러가 발생한 제1 프로세서(100)가 부팅되는 과정에 발생하는 여러 이벤트들을 제2 프로세서(120)는 사용자에게 보여주지 않고 내부적으로 처리한다.At this time, the second processor 120 processes internally various events that occur in the process of booting the error-prone first processor 100 to the user.

이상의 본 발명은 상기에 기술된 실시예들에 의해 한정되지 않고, 당업자들에 의해 다양한 변형 및 변경을 가져올 수 있으며, 이는 첨부된 청구항에서 정의되는 본 발명의 취지와 범위에 포함된다. The present invention is not limited to the embodiments described above, and various modifications and changes can be made by those skilled in the art, which are included in the spirit and scope of the present invention as defined in the appended claims.

이상에서 살펴본 바와 같이, 본 발명에 따라 제1 프로세서에서 에러가 발생하는 경우에 제2 프로세서의 제어에 따라 자동으로 제1 프로세서가 재부팅되므로, 이동통신 단말기를 사용하는 도중에 에러가 발생하는 경우, 사용자가 능동적인 대처를 하지 않아도 일정 시간 이후에 자동으로 정상 동작되는 편리함을 제공한다.As described above, when an error occurs in the first processor according to the present invention, since the first processor is automatically rebooted under the control of the second processor, when an error occurs while using the mobile communication terminal, Even if you do not take an active countermeasure, it provides convenience that automatically operates normally after a certain time.

Claims (4)

다수개의 프로세서를 구비한 이동통신 단말기에서 임의의 프로세서에 발생된 에러를 처리하는 방법에 있어서,In the mobile communication terminal having a plurality of processors in a method for processing an error occurred in any processor, 상기 단말기의 제1 프로세서에 에러 이벤트가 발생되면, 에러 이벤트를 에러 이벤트 코드에 삽입하여 에러가 발생되지 않은 제2프로세서로 에러 이벤트 코드를 전송하는 제1 단계와;If an error event occurs in the first processor of the terminal, inserting the error event into an error event code and transmitting an error event code to a second processor in which no error occurs; 상기 제1 프로세서로부터 에러 이벤트 코드를 수신한 상기 제2 프로세서는 제1 프로세서의 전원을 제어하여 재부팅시키는 제2 단계를 포함하여 이루어짐을 특징으로 하는 이동통신 단말기에서의 에러 처리방법.The second processor receiving the error event code from the first processor comprises a second step of controlling and rebooting the power of the first processor. 제 1 항에 있어서, 상기 제1 단계는,The method of claim 1, wherein the first step, 에러 이벤트의 발생 시 이동된 번지에, 상기 발생된 에러 이벤트의 에러코드와 상태코드가 결합되어 제2 프로세서로 전송되는 것을 특징으로 하는 이동통신 단말기에서의 에러 처리방법.Error address in the mobile communication terminal characterized in that the error code and the status code of the generated error event is transmitted to the second processor to the address moved when the error event occurs. 제 1 항에 있어서, The method of claim 1, 상기 제1 프로세서가 재부팅되는 동안, 상기 제2 프로세서에서 제1 프로세서의 데이터를 수신 및 처리하여 상기 제1 프로세서로 전송하면 상기 단말기가 정상 동작되는 제3 단계를 포함하는 것을 특징으로 하는 이동통신 단말기에서의 에러 처 리방법.And a third step of the terminal operating normally when the second processor receives, processes, and transmits data of the first processor to the first processor while the first processor is rebooted. Error handling in. 제1 프로세서 및 제2 프로세서를 구비한 이동통신 단말기에 있어서,In the mobile communication terminal having a first processor and a second processor, 에러 이벤트가 발생되면, 상기 에러 이벤트를 에러 이벤트 코드에 삽입하여 에러가 발생되지 않은 제2 프로세서로 전송하는 제1 프로세서와;A first processor for inserting the error event into an error event code and transmitting the error event to a second processor in which no error occurs; 상기 제1 프로세서로부터 에러 이벤트 코드를 수신하여, 상기 제1 프로세서의 전원을 제어하기 위한 제어신호를 출력하는 제2 프로세서와;A second processor receiving an error event code from the first processor and outputting a control signal for controlling power of the first processor; 상기 두 프로세서 사이의 데이터를 전달하는 데이터 전송부와;A data transmitter for transferring data between the two processors; 상기 제2 프로세서로부터 출력되는 전원 제어신호에 의해 제1 프로세서에 인가되는 전원 공급을 리셋하는 전원제어부를 포함하여 구성되는 이동통신 단말기의 에러 처리장치.And a power control unit for resetting a power supply applied to the first processor by a power control signal output from the second processor.
KR1020030090835A 2003-12-12 2003-12-12 Method and device for processing the error of mobile phone KR100595198B1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030090835A KR100595198B1 (en) 2003-12-12 2003-12-12 Method and device for processing the error of mobile phone
CNA2004100739630A CN1627266A (en) 2003-12-12 2004-09-17 Error processing method of mobile communication terminal and device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030090835A KR100595198B1 (en) 2003-12-12 2003-12-12 Method and device for processing the error of mobile phone

Publications (2)

Publication Number Publication Date
KR20050058851A KR20050058851A (en) 2005-06-17
KR100595198B1 true KR100595198B1 (en) 2006-06-30

Family

ID=34793172

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030090835A KR100595198B1 (en) 2003-12-12 2003-12-12 Method and device for processing the error of mobile phone

Country Status (2)

Country Link
KR (1) KR100595198B1 (en)
CN (1) CN1627266A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103428332B (en) * 2010-11-01 2015-07-08 东莞宇龙通信科技有限公司 Mobile terminal starting method and device and mobile terminal
CN113760082A (en) * 2020-06-02 2021-12-07 Oppo广东移动通信有限公司 Electronic device

Also Published As

Publication number Publication date
KR20050058851A (en) 2005-06-17
CN1627266A (en) 2005-06-15

Similar Documents

Publication Publication Date Title
KR100505638B1 (en) Apparatus and method for saving and restoring of working context
KR101832953B1 (en) Remote wakeup of application processor of mobile device
KR101120148B1 (en) Automatic activation and deactivation of wireless network adapter
US8055889B2 (en) BIOS management device and method for managing BIOS setting value
US20070186092A1 (en) Multiprocessor system and boot-up method of slave system
KR100642045B1 (en) The system and method for downloading multimedia program from host processor to multimedia processor
JP2006338664A (en) System for performing code during operating system initialization
JP2012123673A (en) Power supply switching device, power supply switching device control method, and power supply control program
US20140089710A1 (en) Integrated circuit, electronic device and operation method thereof
KR20050080664A (en) System and its method for providing computer virus vaccine program using wireless communication terminal
US7953992B2 (en) System in package semiconductor device suitable for efficient power management and method of managing power of the same
KR100595198B1 (en) Method and device for processing the error of mobile phone
US10453422B2 (en) Electronic apparatus and driving method thereof
CN110908733B (en) Working mode determining method and device, and control method and device
US20230133270A1 (en) Bios updates
JP2007328534A (en) Information processor and control method for information processor
US7111160B1 (en) Method and apparatus for using a development port for boot up
US20120047358A1 (en) Method and system for accelerating booting process
CN104981814A (en) Security co-processor boot performance
US7506082B2 (en) Data transferring system using USB and method thereof
CN114117562B (en) Intelligent network card management method and device, electronic equipment and computer storage medium
CN101091159A (en) Data-processing arrangement
WO2022159090A1 (en) Electronic device bios updates
JP4585249B2 (en) Information processing device
US11385885B2 (en) System and method of downloading a firmware to a server

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee