JP2007305838A

JP2007305838A - Multi-piece wiring board and manufacturing method thereof

Info

Publication number: JP2007305838A
Application number: JP2006133582A
Authority: JP
Inventors: Kozo Shibata; 孝三柴田
Original assignee: Miyazaki Epson Corp
Current assignee: Miyazaki Epson Corp
Priority date: 2006-05-12
Filing date: 2006-05-12
Publication date: 2007-11-22

Abstract

PROBLEM TO BE SOLVED: To provide a multi-piece wiring board which has a defective/non-defective display unit capable of displaying defective/non-defective of each of wiring boards and easily recognizing it, and can be efficiently manufactured while suppressing an increase in an area and adverse effects on the products; and to provide a manufacturing method thereof. SOLUTION: The multi-piece wiring board 10 in which a plurality of wiring boards 1A-1D are formed on a single base material sheet is provided with defective/non-defective display pads 1a-1d made of the same conductive material, as that of electrode terminals 8a-8e or connection wirings 9a-9e on each of the wiring boards 1A-1D. Further, a solder resist film 7 is formed on the upper surface of each of the defective/non-defective display pads 1a-1d. For a wiring board determined as defective in an inspection step, a solder resist film 7 on the defective/non-defective display pads 1a-1d is removed. In this way, the presence or absence of the solder resist film 7 on the defective/non-defective display pads 1a-1d is confirmed, thereby confirming whether the wiring boards 1A-1D are each defective or non-defective. COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、電子部品実装装置により電子部品を搭載する配線基板に係り、特に、複数の配線基板が同一基材上に形成され、各配線基板が良品または不良品であることを識別するための良否表示部を備えた多数個取り配線基板、およびその製造方法に関するものである。 The present invention relates to a wiring board on which an electronic component is mounted by an electronic component mounting apparatus. In particular, a plurality of wiring boards are formed on the same base material, and each wiring board is identified as a non-defective product or a defective product. The present invention relates to a multi-piece wiring board provided with a pass / fail display section and a method for manufacturing the same.

近年、回路素子などの部品を搭載した配線基板を効率よく製造するための手法として、一枚の基材シートに多数個の配線基板を配列して一括製造し、最終的に配線基板の境界線に沿って分割して同時に多数個の配線基板を得るいわゆる多数個取り配線基板が知られている。このような多数個取り配線基板においては、複数の配線基板を一括して製造していく過程で、製造ばらつきや不具合により、複数の配線基板のうちの一つまたは複数の不良品が含まれてしまう場合がある。多数個取り配線基板の製造工程における各工程間検査で不良判定された配線基板が見つかっても、分割されて個片になると、その所在が不明となる虞がある。また、不良品が含まれた多数個取り配線基板を、例えば自動部品搭載装置にそのまま投入して部品搭載を行なうと、不良品の配線基板にも部品が搭載されてしまい、部品の無駄が生ずる。このため、検査工程にて不良判定された配線基板に不良表示（バッドマーク）を付して、多数個取り配線基板のなかの不良品の配線基板を識別可能にする方法が用いられている。 In recent years, as a method for efficiently manufacturing a wiring board on which components such as circuit elements are mounted, a large number of wiring boards are arranged on a single base sheet and manufactured together, and finally the boundary line of the wiring board A so-called multi-cavity wiring board is known in which a large number of wiring boards are obtained at the same time. In such a multi-cavity wiring board, in the process of manufacturing a plurality of wiring boards at a time, one or a plurality of defective products among the plurality of wiring boards are included due to manufacturing variations and defects. May end up. Even if a wiring board that is determined to be defective in the inter-process inspection in the manufacturing process of a multi-cavity wiring board is found, if the wiring board is divided into individual pieces, the location may be unknown. In addition, if a multi-piece wiring board containing defective products is put in, for example, an automatic component mounting apparatus as it is and components are mounted, the components are also mounted on the defective wiring substrate, resulting in wasted parts. . For this reason, a method is used in which a defective wiring board in a multi-cavity wiring board is identified by attaching a defective display (bad mark) to the wiring board determined to be defective in the inspection process.

不良品と判定された配線基板に不良表示する方法としては、インク排出ノズルまたはインクジェットヘッドなどを備えたマーキング装置により、ノズルからインク滴を吐出して不良表示をする方法が知られている。そして、インクにより不良表示された配線基板は、画像認識装置（撮影手段）により不良品であると認識される。すなわち、画像認識装置に予め記憶された基準製品パターン（良品の配線基板パターン）の画像と、不良表示された配線基板パターンの撮影映像との差異を検出したときに、不良品であると判別するようになっている（例えば特許文献１，２を参照）。 As a method of displaying a defect on a wiring board determined to be defective, a method of performing defect display by ejecting ink droplets from a nozzle using a marking device including an ink discharge nozzle or an inkjet head is known. Then, the wiring board displayed as defective by the ink is recognized as a defective product by the image recognition device (photographing means). That is, when a difference between an image of a reference product pattern (non-defective wiring board pattern) stored in advance in the image recognition apparatus and a captured image of the wiring board pattern displayed as defective is detected, it is determined as a defective product. (For example, see Patent Documents 1 and 2).

特開２００５−２３７９９８号公報JP 2005-237998 A 特開２００３−１４６５４号公報JP 2003-14654 A

しかしながら、特許文献１および２に記載のインクによる不良表示方法では、多数個取り配線基板を有機溶剤などにより洗浄した際に、インクが溶け出して不良マーキングが消失し、不良品の配線基板の所在が不明になる虞があった。また、インクによる不良表示の厚みの制御が困難であるために、不要な凸部となって製品に悪影響を及ぼす可能性があった。例えばスクリーン印刷により半田ペーストを印刷する際に、スクリーンマスクと配線基板の間に隙間を生じさせて、半田ペースト印刷パターンの滲みなどが生じ、半田リフローにより半田ブリッジや半田ボールが発生する原因となる虞があるという問題があった。
本発明は、上記課題を解決するためになされたものであって、その目的は、製品への悪影響を抑えながら、各配線基板それぞれの良否を表示し、且つ、それを容易に識別できる良否表示部を有し、効率的に製造することが可能な多数個取り配線基板、およびその製造方法を提供することにある。 However, in the defect display methods using ink described in Patent Documents 1 and 2, when the multi-piece wiring board is washed with an organic solvent or the like, the ink is melted and the defective marking disappears, and the location of the defective wiring board is determined. There was a risk of becoming unclear. Further, since it is difficult to control the thickness of the defective display with ink, there is a possibility that the product becomes an unnecessary convex portion and adversely affects the product. For example, when a solder paste is printed by screen printing, a gap is generated between the screen mask and the wiring board, the solder paste print pattern is blurred, and solder reflow causes solder bridges and solder balls. There was a problem of fear.
The present invention has been made to solve the above-mentioned problems, and its purpose is to display the quality of each wiring board while suppressing adverse effects on the product, and to display the quality to easily identify it. An object of the present invention is to provide a multi-cavity wiring board that has a portion and can be efficiently manufactured, and a manufacturing method thereof.

上記課題を解決するために、本発明では、複数の配線基板が形成され、複数の配線基板のそれぞれは、該配線基板が良品または不良品であることを表示するための良否表示用パッドを有し、良否表示用パッド上に、少なくとも一部が除去可能に形成された被膜を有していることを要旨とする。 In order to solve the above problems, in the present invention, a plurality of wiring boards are formed, and each of the plurality of wiring boards has a pass / fail display pad for displaying that the wiring boards are non-defective or defective. The gist of the invention is that it has a film formed on at least a part of the pass / fail display pad so as to be removable.

この構成によれば、各配線基板に有する良否表示用パッド上の被膜の少なくとも一部を除去することにより、配線基板の良否表示を行なうことができる。これにより、上述した特許文献１および２に示されたインクによる不良表示方法のように、配線基板の洗浄や他の物体との摩擦などにより不良表示が消失することがないので、各製造工程を経て完成品に至るまで、配線基板の良否を明確に表示することができる。従って、多数個取り配線基板のなかの各配線基板の良品と不良品を取り違えることがなくなる。 According to this configuration, it is possible to display the quality of the wiring board by removing at least a part of the coating on the quality display pad included in each wiring board. Thus, unlike the defect display method using ink shown in Patent Documents 1 and 2 described above, the defect display is not lost due to cleaning of the wiring board or friction with other objects. The quality of the wiring board can be clearly displayed through the finished product. Therefore, there is no possibility that a good product and a defective product of each wiring board in the multi-piece wiring board are mistaken.

本発明は、複数の配線基板が形成され、複数の配線基板のそれぞれは、該配線基板が良品または不良品であることを表示するための良否表示用パッドを有している多数個取り配線基板の製造方法であって、良否表示用パッドの上面に被膜を形成する被膜形成工程と、複数の配線基板のそれぞれが良品または不良品であることを判定する検査工程と、複数の配線基板のそれぞれが良品または不良品であることを、良否表示用パッド上の被膜の状態に差異を生じさせることによって表示する良否表示工程と、複数の配線基板のそれぞれが良品または不良品であることを、良否表示用パッド上の被膜の状態の差異により検出する良否検出工程とを有することを要旨とする。
また、本発明では、良否表示工程で、良否表示用パッド上の前記被膜の状態の差異を、良否表示用パッドの被膜の少なくとも一部を除去することにより生じさせることを主旨とする。 In the present invention, a plurality of wiring boards are formed, each of which has a pass / fail display pad for indicating that the wiring board is a non-defective product or a defective product. A film forming process for forming a film on the upper surface of the pass / fail display pad, an inspection process for determining whether each of the plurality of wiring boards is a non-defective product or a defective product, and each of the plurality of wiring boards Pass / fail display process that displays a difference in the state of the film on the pass / fail display pad and whether each of the plurality of wiring boards is non-defective or defective. The gist of the invention is to include a pass / fail detection step for detecting the difference in the state of the film on the display pad.
Further, the present invention is intended to cause the difference in the state of the film on the pass / fail display pad by removing at least a part of the pass / fail display pad film in the pass / fail display step.

この構成によれば、多数個取り配線基板の基材シート製造から電子部品搭載などの一連の製造工程において、各種検査を実施して各配線基板が良品または不良品であることを判定し、その判定結果を、良否表示用パッド上の被膜の状態に差異を生じさせることにより表示することができる。そして、良否表示用パッド上の被膜の状態の差異を検出することにより、良品の配線基板だけに電子部品搭載などの加工を施すことができる。
ここで、各配線基板の良否を表示または識別するための被膜の差異とは、被膜の少なくとも一部を除去することにより生じさせる。例えば、不良品と判定された配線基板に対応する良否表示用パッド上の被膜を全て除去して良否表示用パッドを露出させるようにすれば、上面に被膜がない良否表示用パッドに対応する配線基板は不良品であると容易に識別することができる。また、良否表示用パッド上の被膜の全てではなく、所定の深さまで除去することにより下地の良否表示用パッド表面の色合いが視認できる状態にすれば、被膜を除去していない良否表示用パッド上との色合いの差異を例えば画像処理装置などにより検出して識別することが可能になる。
従って、電子部品を搭載するなどの実装加工を、良品の配線基板だけに選択的に施すことができるので、電子部品等の無駄がなくなり、効率的な多数個取り配線基板の製造方法を提供することができる。 According to this configuration, in a series of manufacturing processes such as base sheet manufacturing of a multi-cavity wiring board to mounting electronic components, various inspections are performed to determine that each wiring board is a non-defective product or a defective product. The determination result can be displayed by making a difference in the state of the film on the pass / fail display pad. Then, by detecting the difference in the state of the film on the pass / fail display pad, it is possible to perform processing such as mounting electronic components only on the non-defective wiring board.
Here, the difference in the film for displaying or identifying the quality of each wiring board is caused by removing at least a part of the film. For example, if all the coating on the pass / fail display pad corresponding to the wiring board determined to be defective is removed to expose the pass / fail display pad, the wiring corresponding to the pass / fail display pad without the coating on the upper surface The substrate can be easily identified as defective. In addition, if not all of the film on the pass / fail display pad, but the color of the surface of the base pass / fail display pad is visible by removing to a predetermined depth, the pass / fail display pad on which the film is not removed is removed. The difference in color tone can be detected and identified by, for example, an image processing apparatus.
Accordingly, mounting processing such as mounting of electronic components can be selectively performed only on good wiring boards, so that electronic components are not wasted, and an efficient method for manufacturing a multi-piece wiring board is provided. be able to.

本発明の多数個取り配線基板の製造方法では、被膜の状態の差異を、レーザ光を照射することにより被膜の少なくとも一部を除去することによって生じさせることが好ましい。 In the method of manufacturing a multi-cavity wiring board according to the present invention, it is preferable that the difference in the state of the film is generated by removing at least a part of the film by irradiating a laser beam.

良否表示用パッド上の被膜としては、例えば、配線基板の保護膜として用いるソルダーレジストを被膜として共用することが考えられる。このような樹脂材料からなる被膜に所定の出力のレーザ光を照射すると、レーザ光による加熱・分解によってソルダーレジスト膜が溶解および気化されながら除去されるので、被膜を除去した部分に被膜の屑や被膜の残渣がほとんど発生しない。これにより、被膜の屑や被膜の残渣によって、多数個取り配線基板を汚すことなく、各配線基板の良否を表示することができる。また、多数個取り配線基板に機械的なダメージをほとんど与えることなく、また、レーザ光照射装置さえ用意すれば、工程の増加がほとんどない。 As a film on the pass / fail display pad, for example, it is conceivable to use a solder resist used as a protective film for the wiring board as the film. When a film made of such a resin material is irradiated with a laser beam having a predetermined output, the solder resist film is removed while being dissolved and vaporized by heating and decomposition with the laser beam. Almost no film residue is generated. Thereby, the quality of each wiring board can be displayed without soiling the multi-piece wiring board due to coating scraps or coating residues. In addition, almost no mechanical damage is caused to the multi-piece wiring substrate, and if the laser beam irradiation apparatus is prepared, the number of processes is hardly increased.

本発明は、良否検出工程で、良否表示用パッド上の被膜の状態の差異を、光学的方法を用いて検出する構成とすることが好ましい。 The present invention is preferably configured to detect the difference in the state of the film on the pass / fail display pad using an optical method in the pass / fail detection step.

良否表示用パッド上の被膜の状態の差異、例えば、被膜の有無を光学的に検出する方法には、例えば、画像処理装置により、上面に被膜が有る状態と無い状態の良否表示用パッドの画像の特徴を増長させて識別する方法や、良否表示用パッド部に光を照射し、光検知器により、被膜の有無により変化する反射光の差異を検知する方法等がある。これらの方法により、工程の増加を抑え、製品へのダメージをほとんど与えることなく、各配線基板が良品または不良品であることを識別することができる。 For a method for optically detecting the difference in the state of the film on the pass / fail display pad, for example, the presence or absence of the film, the image of the pass / fail display pad with or without the film on the upper surface by, for example, an image processing apparatus. There are a method of identifying the feature by increasing the number of features, a method of irradiating light to the pass / fail display pad portion, and a method of detecting a difference in reflected light that changes depending on the presence or absence of a film by a photodetector. By these methods, it is possible to identify whether each wiring board is a non-defective product or a defective product while suppressing an increase in processes and causing little damage to the product.

（第１の実施形態）
以下、本発明に係る多数個取り配線基板の第１の実施形態について図面に従って説明する。 (First embodiment)
Hereinafter, a first embodiment of a multi-piece wiring board according to the present invention will be described with reference to the drawings.

図１（ａ）は、多数個取り配線基板の平面図、（ｂ）は、図１（ａ）のＡ−Ａ線断面図である。なお、図１では、電子部品等を搭載をしていない状態を図示している。 FIG. 1A is a plan view of a multi-piece wiring board, and FIG. 1B is a cross-sectional view taken along line AA in FIG. FIG. 1 shows a state in which no electronic component or the like is mounted.

図１（ａ），（ｂ）に示す多数個取り配線基板１０は、ガラスエポキシ樹脂などの絶縁材料からなる基材シート１に、縦横に配列された複数の配線基板１Ａ〜１Ｄが形成されている。
配線基板１Ａは、基材シート１上に、複数の電極端子８ａ〜８ｅと、これら各電極端子８ａ〜８ｅの一部を接続する接続配線９ａ〜９ｅが、銅などの導電材料により形成されている。複数の電極端子８ａ〜８ｅのそれぞれは複数の対向電極となっていて、この対向電極間に抵抗やトランジスタなどの表面実装型の電子部品を搭載して半田などにより電気的に接合することにより、一つの回路を構成するようになっている。 A multi-cavity wiring board 10 shown in FIGS. 1A and 1B is formed by forming a plurality of wiring boards 1A to 1D arranged vertically and horizontally on a base sheet 1 made of an insulating material such as glass epoxy resin. Yes.
In the wiring board 1A, a plurality of electrode terminals 8a to 8e and connection wirings 9a to 9e for connecting a part of each of the electrode terminals 8a to 8e are formed on the base sheet 1 with a conductive material such as copper. Yes. Each of the plurality of electrode terminals 8a to 8e is a plurality of counter electrodes, and by mounting a surface mount type electronic component such as a resistor or a transistor between the counter electrodes and electrically joining them with solder or the like, One circuit is configured.

また、配線基板１Ａには、電極端子８ａ〜８ｅや電極端子８ａ〜８ｅと同じ銅などの導電材料からなる良否表示用パッド１ａが形成されている。なお、図１（ａ）の良否表示用パッドは円形を呈しているが、これに限らず、後述する画像認識装置による画像認識が適正にできれば形状は特定しない。 The wiring board 1A is formed with pass / fail display pads 1a made of a conductive material such as copper, which is the same as the electrode terminals 8a to 8e and the electrode terminals 8a to 8e. The pass / fail display pad in FIG. 1A has a circular shape. However, the shape is not limited to this, and the shape is not specified if image recognition by an image recognition device described later can be performed appropriately.

これらの、電極端子８ａ〜８ｅ、接続配線９ａ〜９ｅ、および良否表示用パッド１ａがそれぞれ形成された基材シート１上には、電極端子８ａ〜８ｅと電子部品の搭載位置とを開口させた状態で、エポキシ樹脂などの絶縁材料からなる被膜としてのソルダーレジスト膜７が形成されている。つまり、良否表示用パッド１ａの上面はソルダーレジスト膜７に覆われている。なお、ソルダーレジスト膜７は、例えば緑色などに着色されていることが望ましい。 On the base sheet 1 on which the electrode terminals 8a to 8e, the connection wirings 9a to 9e, and the pass / fail display pad 1a are formed, the electrode terminals 8a to 8e and the mounting positions of the electronic components are opened. In this state, a solder resist film 7 is formed as a film made of an insulating material such as an epoxy resin. That is, the upper surface of the pass / fail display pad 1 a is covered with the solder resist film 7. The solder resist film 7 is preferably colored, for example, green.

基材シート１には、配線基板１Ａと同一の構成を有する配線基板１Ｂ、１Ｃ、１Ｄが縦横に配列されていて、それぞれの境界線に形成された図示しないミシン目により切り離し可能な状態となっている。 In the base sheet 1, wiring boards 1B, 1C, 1D having the same configuration as the wiring board 1A are arranged vertically and horizontally, and can be separated by perforations (not shown) formed on the respective boundary lines. ing.

なお、各電極端子８ａ〜８ｅおよび良否表示用パッド１ａ〜１ｄの表面には、例えば金（Ａｕ）などの耐蝕性にすぐれた金属をめっきなどにより被着させておくことが望ましい。これにより、各パッドの表面が酸化腐蝕するのを有効に防止することができるとともに、電極端子８ａ〜８ｅと電子部品の各電極との半田による接合を強固なものとすることができる。なお、めっき被膜の種類は金（Ａｕ）に限らず、電極端子と電子部品の半田による接合に少なくとも悪影響がないもので、且つ、後述する画像認識装置による良否表示用パッドの画像認識において、ソルダーレジスト膜７の色合いと識別可能な色合いのものであればよい。
上記した構成の各配線基板１Ａ〜１Ｄと、良否表示用パッド１ａ〜１ｄとは、フォトリソグラフィやめっきなどの技術を用いて一括して形成される。 In addition, it is desirable to deposit a metal having excellent corrosion resistance such as gold (Au) on the surfaces of the electrode terminals 8a to 8e and the pass / fail display pads 1a to 1d by plating or the like. Accordingly, it is possible to effectively prevent the surface of each pad from being oxidized and corroded, and it is possible to strengthen the solder bonding between the electrode terminals 8a to 8e and each electrode of the electronic component. Note that the type of the plating film is not limited to gold (Au), and at least has no adverse effect on the bonding of the electrode terminal and the electronic component by solder, and in the image recognition of the pass / fail display pad by the image recognition device described later, the solder Any color that can be distinguished from the color of the resist film 7 may be used.
Each of the wiring boards 1A to 1D having the above-described configuration and the pass / fail display pads 1a to 1d are collectively formed using a technique such as photolithography or plating.

（第２の実施形態）
次に、上記第１の実施形態の多数個取り配線基板１０を製造する工程において、各製造工程で、各種検査を実施して各配線基板の良否判定結果を表示する方法と、良否表示した後工程で、多数個取り配線基板１０の各配線基板の良否を識別して流動する方法について図面に従って説明する。
図２は、多数個取り配線基板１０の製造工程における配線基板の良否表示方法を説明するフローチャート図である。図３は、良否表示された状態の多数個取り配線基板１０の一例を示したもので、図３（ａ）が平面図、（ｂ）は、図３（ａ）のＢ−Ｂ線断面図である。また、図４は、良否表示された多数個取り配線基板１０の各配線基板の良否を、後工程で識別して流動する方法を説明するフローチャート図である。 (Second Embodiment)
Next, in the process of manufacturing the multi-cavity wiring board 10 of the first embodiment, a method of performing various inspections in each manufacturing process and displaying the pass / fail judgment result of each wiring board, and after the pass / fail display A method for identifying the quality of each wiring board of the multi-cavity wiring board 10 and flowing in the process will be described with reference to the drawings.
FIG. 2 is a flowchart for explaining a method of displaying the quality of the wiring board in the manufacturing process of the multi-cavity wiring board 10. FIGS. 3A and 3B show an example of the multi-piece wiring board 10 in a state where the quality is displayed. FIG. 3A is a plan view, and FIG. 3B is a cross-sectional view taken along the line BB in FIG. It is. FIG. 4 is a flowchart for explaining a method of identifying and flowing the quality of each wiring board of the multi-piece wiring board 10 displayed as good or bad in a subsequent process.

（配線基板の良否表示方法）
図２に示すように、まず、ステップＳ１では、多数個取り配線基板１０の各配線基板１Ａ〜１Ｄの外観や電気特性などの品質について各種検査を行なう。検査には、目視や顕微鏡、または光学的に外観品質を判定する自動外観検査装置などを用いて外観的な品質の良否を判定する外観検査と、電気特性検査機を用いて所望の電気的特性が得られているか否かを判定する電気的特性検査などがある。
そして、外観および電気特性などの品質が、所定の許容範囲から外れた不良品の配線基板があるか否かを確認する（ステップＳ２）。 (Wiring board pass / fail indication method)
As shown in FIG. 2, first, in step S 1, various inspections are performed on the quality of the wiring boards 1 A to 1 D of the multi-piece wiring board 10, such as appearance and electrical characteristics. For inspection, visual inspection using a visual inspection, a microscope, or an automatic visual inspection device that optically determines visual quality, and visual inspection to determine the quality of the visual quality, and an electrical characteristic inspection machine to obtain desired electrical characteristics. For example, there is an electrical characteristic test to determine whether or not
Then, it is confirmed whether or not there is a defective wiring board whose quality such as appearance and electrical characteristics deviates from a predetermined allowable range (step S2).

検査の結果、全ての配線基板が良品と判定されて、不良品の配線基板がない場合（ステップＳ２でＮＯ）には、検査工程を終了する。
これに対して、検査の結果、品質が所定の範囲から外れた不良品の配線基板があった場合（ステップＳ２でＹＥＳ）には、その不良となった配線基板に対応する良否表示用パッド上のソルダーレジスト膜７を除去して、その良否表示用パッドの表面の少なくとも一部を露出させる（ステップＳ３）。 As a result of the inspection, if all the wiring boards are determined to be non-defective products and there are no defective wiring boards (NO in step S2), the inspection process is terminated.
On the other hand, if there is a defective wiring board whose quality is out of the predetermined range as a result of the inspection (YES in step S2), it is on the pass / fail display pad corresponding to the defective wiring board. The solder resist film 7 is removed to expose at least a part of the surface of the pass / fail display pad (step S3).

本実施形態では、良否表示用パッド１ａ〜１ｄの上面のソルダーレジスト膜７の除去をレーザ加工により行なう。不良品と判定された配線基板と対応する良否表示用パッド上のソルダーレジスト膜７に向け、レーザ照射装置から所定のスポット径のレーザ光を照射し、レーザ光による加熱・分解によって、ソルダーレジスト膜７の一部を除去するものである。レーザの種類としては、ソルダーレジスト膜７のような有機材料の穴あけ加工に一般に使用されるＣＯ₂レーザ、Ｎｄ：ＹＡＧレーザなどが適用可能であり、レーザ光の出力量などを調整することにより、良否表示用パッド上のソルダーレジスト膜７のみを選択的に除去することが可能である。なお、ソルダーレジスト膜７の除去は、後述する良否検出方法で用いられる画像認識装置により、良否表示パッド上のソルダーレジスト膜７の状態の差異が識別できれば、良否表示用パッドの表面全部を露出するまで行なう必要はない。 In the present embodiment, the solder resist film 7 on the upper surfaces of the pass / fail display pads 1a to 1d is removed by laser processing. The solder resist film 7 on the pass / fail display pad corresponding to the wiring substrate determined to be defective is irradiated with laser light having a predetermined spot diameter from a laser irradiation apparatus, and the solder resist film is heated and decomposed by the laser light. 7 is removed. As the type of laser, a CO ₂ laser, an Nd: YAG laser or the like generally used for drilling an organic material such as the solder resist film 7 can be applied. By adjusting the output amount of the laser beam, Only the solder resist film 7 on the pass / fail display pad can be selectively removed. The removal of the solder resist film 7 exposes the entire surface of the pass / fail display pad if the image recognition device used in the pass / fail detection method described below can identify the difference in the state of the solder resist film 7 on the pass / fail display pad. There is no need to do it.

図３（ａ），（ｂ）に、上記の方法で、不良判定された配線基板に対応した良否表示用パッド上のソルダーレジスト膜７が除去された多数個取り配線基板１０の一例を示す。図３の多数個取り配線基板１０は、前工程の検査にて、配線基板１Ａが不良判定された例を示しており、配線基板１Ａの良否表示用パッド１ａ上のソルダーレジスト膜７が除去されて、良否表示パッド１ａの表面が露出した状態になっている。 FIGS. 3A and 3B show an example of the multi-piece wiring board 10 from which the solder resist film 7 on the pass / fail display pad corresponding to the wiring board determined to be defective is removed by the above method. The multi-cavity wiring board 10 of FIG. 3 shows an example in which the wiring board 1A is determined to be defective in the previous process inspection, and the solder resist film 7 on the pass / fail display pad 1a of the wiring board 1A is removed. Thus, the surface of the pass / fail display pad 1a is exposed.

なお、本実施形態では、不良と判定された配線基板に対応する良否表示用パッド上のソルダーレジスト膜７を除去する方法を示したが、これに限らず、良品と判定された配線基板に対応した良否表示用パッド上のソルダーレジスト膜７を除去する構成にしてもよい。例えば、製造工程の不具合などにより、不良品の配線基板が多発した多数個取り配線基板の流動ロットに対して良品配線基板の選別を行なう場合などには、この方法が有効である。 In the present embodiment, the method of removing the solder resist film 7 on the pass / fail display pad corresponding to the wiring board determined to be defective has been described. However, the present invention is not limited to this, and it corresponds to the wiring board determined to be non-defective. The solder resist film 7 on the pass / fail display pad may be removed. For example, this method is effective when selecting a non-defective wiring board from a flow lot of a multi-piece wiring board in which defective wiring boards are frequently generated due to defects in the manufacturing process.

（配線基板の良否識別方法）
次に、上記した方法で各配線基板の良否表示がされた多数個取り配線基板１０を、後工程にて各配線基板の良否を識別して流動する方法について説明する。
図４は、例えば自動部品搭載装置（チップマウンタ）などの自動実装装置を用いて多数個取り配線基板１０に電子部品などを実装するときに、各配線基板の良否を識別して良品の配線基板のみに実装を施すフローを示している。なお、ここでは、一例として図３に示した多数個取り配線基板１０の各配線基板を良否識別する方法を説明する。 (Wiring board pass / fail identification method)
Next, a description will be given of a method in which the multi-piece wiring board 10 on which the quality of each wiring board is indicated by the above-described method is identified and flowed in a subsequent process.
FIG. 4 shows a good wiring board by identifying the quality of each wiring board when mounting electronic components on a multi-piece wiring board 10 using an automatic mounting device such as an automatic component mounting device (chip mounter). Only the flow of implementation is shown. Here, as an example, a method for identifying the quality of each wiring board of the multi-piece wiring board 10 shown in FIG. 3 will be described.

まず、ステップＳ１１では、多数個取り配線基板１０を、自動実装装置の基材シート供給装置に挿入する。基材シート供給装置に挿入された多数個取り配線基板は１０、基材シート供給路を移動して実装処理エリアに送られる。 First, in step S11, the multi-piece wiring board 10 is inserted into the base material sheet supply apparatus of the automatic mounting apparatus. The multi-piece wiring board 10 inserted into the base sheet supply apparatus 10 moves along the base sheet supply path and is sent to the mounting processing area.

実装処理エリアに送られた多数個取り配線基板１０は、自動実装装置に備えられたＣＣＤカメラを搭載した画像認識装置により、基板の方向の正否や、基板の位置が実装位置の許容範囲内にあるか否かなどが検出される。例えば、多数個取り配線基板１０の所定の対角位置に基準位置マーク（図示せず）を形成しておき、この基準位置マークの位置や形状が所定の位置および形状であるか否かを画像認識装置により検出する。そして、所定範囲内での多数個取り配線基板１０の位置ずれ量から算出された補正値に基づき、多数個取り配線基板１０の位置を微調整して位置合わせするアライメントを行なう。アライメントは、多数個取り配線基板１０の位置ずれ量から算出された補正値を、部品搭載用ヘッドによる部品プレーシング位置に反映させて行なう場合もある。 The multi-piece wiring board 10 sent to the mounting processing area is subjected to an image recognition device equipped with a CCD camera provided in the automatic mounting apparatus, and the correctness of the board direction and the position of the board are within the allowable range of the mounting position. Whether or not it exists is detected. For example, a reference position mark (not shown) is formed at a predetermined diagonal position of the multi-piece wiring board 10, and an image indicating whether or not the position and shape of the reference position mark is a predetermined position and shape. It is detected by a recognition device. Then, based on a correction value calculated from the positional deviation amount of the multi-piece wiring board 10 within a predetermined range, alignment is performed by finely adjusting the position of the multi-piece wiring board 10. The alignment may be performed by reflecting the correction value calculated from the positional deviation amount of the multi-piece wiring board 10 in the component placing position by the component mounting head.

多数個取り配線基板１０が所定の実装加工位置にあると判断された場合（ステップＳ１３でＹＥＳ）、良否表示用パッド上のソルダーレジスト膜７の状態の検出をする画像認識装置が、自動実装装置の実装処理プログラムにおいて一番最初に実装加工を行なうように設定された先頭配線基板にスキャンされる（ステップＳ１４）。
多数個取り配線基板１０のサイズおよび方向が正常でないと判断された場合（ステップＳ１３でＮＯ）には、実装処理を行なわないフローが選択されて、多数個取り配線基板１０は自動実装装置の基材シート排出装置側に排出される（ステップＳ１８）。 When it is determined that the multi-cavity wiring board 10 is at a predetermined mounting processing position (YES in step S13), the image recognition apparatus that detects the state of the solder resist film 7 on the pass / fail display pad is an automatic mounting apparatus. In the mounting processing program, the first wiring board set to perform mounting processing first is scanned (step S14).
If it is determined that the size and direction of the multi-cavity wiring board 10 are not normal (NO in step S13), a flow for not performing the mounting process is selected, and the multi-cavity wiring board 10 is the base of the automatic mounting apparatus. The sheet is discharged to the material sheet discharging apparatus side (step S18).

次に、ステップＳ１５では、先頭配線基板の良否表示用パッド上のソルダーレジスト膜７の状態を認識することにより、該配線基板が良品であるか不良品であるかの識別を行なう。本実施形態では、ＣＣＤカメラを有する画像認識装置を用いて、良否表示用パッド上のソルダーレジスト膜７の状態を光学的に検出する。例えば、画像認識装置のＣＣＤカメラから入力される良否表示用パッドとその周辺の画像の明暗を増長させて二値化して認識するように予め設定しておく。そして、画像認識装置のＣＣＤカメラにて、各良否表示用パッドを、二値化された画像として認識する。本実施形態では、前工程の検査工程にて良品と判定された配線基板に対応する良否表示用パッドは、緑色などの色を有するソルダーレジスト膜７に覆われているため、暗い画像として認識される。また、不良品と判定された配線基板に対応する良否表示用パッドは、ソルダーレジスト膜７の少なくとも一部が除去されているので、良否表示用パッドの表面に施された金めっき被膜の色合いにより明るい画像として認識される。このように、画像認識装置により明と暗に二値化された画像情報によって良否表示用パッド上のソルダーレジスト膜７の状態の差異が識別され、該配線基板が良品であるか、または不良品であるかが識別される。 Next, in step S15, the state of the solder resist film 7 on the pass / fail display pad on the leading wiring board is recognized to identify whether the wiring board is a good product or a defective product. In the present embodiment, the state of the solder resist film 7 on the pass / fail display pad is optically detected using an image recognition device having a CCD camera. For example, the pass / fail display pad input from the CCD camera of the image recognition device and the surrounding image are set in advance so as to be recognized by binarizing them. Then, each pass / fail display pad is recognized as a binarized image by the CCD camera of the image recognition device. In this embodiment, the pass / fail display pad corresponding to the wiring board determined to be non-defective in the previous inspection process is covered with the solder resist film 7 having a color such as green, and thus is recognized as a dark image. The In addition, since the pass / fail display pad corresponding to the wiring substrate determined to be defective is at least part of the solder resist film 7 removed, the color of the gold plating film applied to the surface of the pass / fail display pad Recognized as a bright image. Thus, the difference in the state of the solder resist film 7 on the pass / fail display pad is identified by the image information binarized brightly and darkly by the image recognition device, and the wiring board is a good product or a defective product. Is identified.

良否表示用パッド上のソルダーレジスト膜７が除去されて明るい画像として認識された場合には、当該配線基板は不良品であると識別されて（ステップＳ１６でＹＥＳ）実装加工を行なわないシーケンスが選択され、該配線基板が多数個取り配線基板１０のなかの実装加工される最後の配線基板である場合（ステップＳ１７でＹＥＳ）、多数個取り配線基板１０は自動実装装置から排出されて（ステップＳ１８）実装加工工程は終了する。ステップＳ１６で不良品であると識別された配線基板（ステップＳ１６でＹＥＳ）が、最終配線基板ではなく、次に実装加工する配線基板がある場合（ステップＳ１７でＮＯ）は、画像処理装置のＣＣＤカメラが、次に加工する配線基板の良否表示パッド位置にスキャンされ（ステップＳ１９）、ステップＳ１５に戻って次に実装加工する配線基板の良否表示用パッド認識を行なう。 When the solder resist film 7 on the pass / fail display pad is removed and the image is recognized as a bright image, the wiring board is identified as a defective product (YES in step S16), and a sequence that does not perform mounting processing is selected. If the wiring board is the last wiring board to be mounted in the multi-piece wiring board 10 (YES in step S17), the multi-piece wiring board 10 is discharged from the automatic mounting apparatus (step S18). ) The mounting process ends. If the wiring board identified as defective in step S16 (YES in step S16) is not the final wiring board and there is a wiring board to be mounted next (NO in step S17), the CCD of the image processing apparatus The camera is scanned to the pass / fail display pad position of the wiring board to be processed next (step S19), and the process returns to step S15 to perform pass / fail display pad recognition of the wiring board to be mounted next.

ステップＳ１５にて、良否表示用パッド上のソルダーレジスト膜７が残っていて暗い画像として認識された場合には、該配線基板は良品であると認識されて（ステップＳ１６でＮＯ）部品搭載などの実装加工が行なわれる（ステップＳ２０）。
実装加工が終了した配線基板が、多数個取り配線基板１０のなかの実装加工される最後の配線基板である場合（ステップＳ２１でＹＥＳ）、多数個取り配線基板１０は自動実装装置から排出されて（ステップＳ１８）実装加工工程は終了する。
実装加工が終了した配線基板が最終配線基板でなく、次に加工する配線基板がある場合には（ステップＳ２１でＮＯ）、画像処理装置のＣＣＤカメラが、次に加工する配線基板の良否表示パッド位置にスキャンされ（ステップＳ２２）、ステップＳ１５に戻って次に実装加工する配線基板の良否表示用パッド認識を行なう。
以上、説明した工程フローにより、多数個取り配線基板１０は、良品の配線基板だけに実装加工が施され、一連の実装加工工程を終了する。
なお、上記実施形態では、良否表示用パッド１ａ〜１ｄ上のソルダーレジスト膜７の有無を、ＣＣＤを備えた画像認識装置を用いて、撮影画像を二値化して検出する構成としたが、これに限らない。良否表示用パッド部に光を照射し、光検知器により、被膜の有無により変化する反射光の差異を検知する方法等、良否表示パッド上のソルダーレジスト膜７の状態の差異を識別できる方法であれば、他の方法を用いることができる。 In step S15, if the solder resist film 7 on the pass / fail display pad remains and is recognized as a dark image, the wiring board is recognized as a non-defective product (NO in step S16), and the like, for example, component mounting Mounting processing is performed (step S20).
When the wiring board that has been mounted is the last wiring board to be mounted in the multi-cavity wiring board 10 (YES in step S21), the multi-cavity wiring board 10 is ejected from the automatic mounting apparatus. (Step S18) The mounting process is completed.
When the wiring board that has been mounted is not the final wiring board and there is a wiring board to be processed next (NO in step S21), the CCD camera of the image processing apparatus displays the pass / fail display pad of the wiring board to be processed next. The position is scanned (step S22), and the process returns to step S15 to perform pass / fail display pad recognition of the wiring board to be mounted next.
As described above, according to the process flow described above, the multi-cavity wiring board 10 is mounted only on the non-defective wiring board, and the series of mounting processes is completed.
In the above embodiment, the presence / absence of the solder resist film 7 on the pass / fail display pads 1a to 1d is detected by binarizing the photographed image using an image recognition device equipped with a CCD. Not limited to. A method that can identify the difference in the state of the solder resist film 7 on the pass / fail display pad, such as a method of irradiating light to the pass / fail display pad portion and detecting a difference in reflected light that changes depending on the presence or absence of a coating by a photodetector. If so, other methods can be used.

以下、上記実施形態の効果を記載する。 The effects of the above embodiment will be described below.

（１）上記第１の実施形態では、多数個取り配線基板１０の各配線基板１Ａ〜１Ｄに形成された良否表示用パッド１ａ〜１ｄ上のソルダーレジスト膜７の少なくとも一部を除去することにより、各配線基板１Ａ〜１Ｄの不良表示を行なう構成とした。そして、良否表示用パッド１ａ〜１ｄ上のソルダーレジスト膜７の有無などの状態を検出することにより、各配線基板１Ａ〜１Ｄの良否を識別し、良品の配線基板のみに実装加工を行なう構成とした。 (1) In the first embodiment, by removing at least a part of the solder resist film 7 on the pass / fail display pads 1a to 1d formed on the wiring boards 1A to 1D of the multi-cavity wiring board 10, The wiring boards 1A to 1D are displayed as defective. Then, by detecting the state such as the presence or absence of the solder resist film 7 on the pass / fail display pads 1a to 1d, the pass / fail of each of the wiring boards 1A to 1D is identified, and mounting processing is performed only on the non-defective wiring boards. did.

この構成によれば、各配線基板に有する良否表示用パッド上の被膜の少なくとも一部を除去することにより、配線基板の良否表示を行なうことができる。これにより、上述した特許文献１および２に示されたインクによる不良表示方法のように、配線基板の洗浄や他の物体との摩擦などにより不良表示が消失することがないので、各製造工程を経て完成品に至るまで、配線基板の良否を明確に表示することができる。従って、多数個取り配線基板のなかの各配線基板の良品と不良品を取り違えることがなくなる。
また、電子部品を搭載するなどの実装加工を、良品の配線基板だけに選択的に施すことができるので、電子部品等の無駄がなくなり、効率的な多数個取り配線基板の製造方法を提供することができる。 According to this configuration, it is possible to display the quality of the wiring board by removing at least a part of the coating on the quality display pad included in each wiring board. Thus, unlike the defect display method using ink shown in Patent Documents 1 and 2 described above, the defect display is not lost due to cleaning of the wiring board or friction with other objects. The quality of the wiring board can be clearly displayed through the finished product. Therefore, there is no possibility that a good product and a defective product of each wiring board in the multi-piece wiring board are mistaken.
In addition, mounting processing such as mounting of electronic components can be selectively performed only on non-defective wiring boards, so that there is no waste of electronic components and the like, and an efficient method for manufacturing multi-piece wiring boards is provided. be able to.

（２）上記各実施形態では、各配線基板１Ａ〜１Ｄの良否を表示するための良否表示用パッド１ａ〜１ｄを、配線基板の電極端子や接続配線と同じ導電性材料で形成し、良否表示用パッドを除去可能に覆う被膜には、配線基板のソルダーレジスト膜７を共用する構成とした。
これにより、良否表示用パッド１ａ〜１ｄは、フォトリソグラフィなどにより各配線基板１Ａ〜１Ｄの電極端子８ａ〜８ｅおよび接続配線９ａ〜９ｅと同時に形成することができ、また、ソルダーレジスト膜７も配線基板上のソルダーレジスト膜７と同時に塗布して形成することができる。従って、工程を増やすことなく、各配線基板の良否表示を行なうことができる。 (2) In each of the above embodiments, the pass / fail display pads 1a to 1d for displaying the pass / fail of each of the wiring boards 1A to 1D are formed of the same conductive material as the electrode terminals and connection wirings of the wiring board, and pass / fail indication The coating covering the releasable pad removably uses the solder resist film 7 of the wiring board.
As a result, the pass / fail display pads 1a to 1d can be formed simultaneously with the electrode terminals 8a to 8e and the connection wirings 9a to 9e of the respective wiring boards 1A to 1D by photolithography or the like. It can be formed by applying simultaneously with the solder resist film 7 on the substrate. Therefore, the quality of each wiring board can be displayed without increasing the number of steps.

（３）上記各実施形態では、不良品と判定された配線基板と対応する良否表示用パッド上のソルダーレジスト膜７を、レーザ加工により除去する構成とした。
この構成によれば、レーザ光による加熱・分解によってソルダーレジスト膜７が溶解および気化されながら除去されるので、除去されたソルダーレジスト膜７の残留物の発生が抑えられ、良否表示用パッド上のソルダーレジスト残渣による良否表示認識時の誤検出や、多数個取り配線基板１０の汚れを防止することができる。
また、ソルダーレジスト膜７をマスクしてレジスト剥離液によりソルダーレジスト膜７を除去する方法のように、工程を増加することなくソルダーレジスト膜７の一部を除去して各配線基板の良否表示をすることができる。 (3) In each of the above embodiments, the solder resist film 7 on the pass / fail display pad corresponding to the wiring board determined to be defective is removed by laser processing.
According to this configuration, since the solder resist film 7 is removed while being dissolved and vaporized by heating and decomposition with laser light, the generation of the residue of the removed solder resist film 7 is suppressed, and the quality on the pass / fail display pad is reduced. It is possible to prevent erroneous detection at the time of recognition of pass / fail indications due to solder resist residues and contamination of the multi-piece wiring board 10.
In addition, like the method of removing the solder resist film 7 by masking the solder resist film 7 with a resist stripping solution, a part of the solder resist film 7 is removed without increasing the number of steps, and the pass / fail indication of each wiring board is displayed. can do.

（４）上記各実施形態では、良否表示用パッド１ａ〜１ｄ上のソルダーレジスト膜７の有無などの状態の差異を、画像認識装置などの光学的方法を用いて検出し、配線基板１Ａ〜１Ｄの良否を識別する構成とした。 (4) In each of the above embodiments, a difference in state such as the presence or absence of the solder resist film 7 on the pass / fail display pads 1a to 1d is detected using an optical method such as an image recognition device, and the wiring boards 1A to 1D. It was set as the structure which identifies the quality of.

この構成によれば、特に工程の増加をせずに、製品へのダメージをほとんど与えることなく、各配線基板１Ａ〜１Ｄの良否を識別することができる。
また、多数個取り配線基板１０の各配線基板１Ａ〜１Ｄの良否の識別を、良否表示用パッド１ａ〜１ｄとソルダーレジスト膜７との色合いの違いにより行なっている。これにより、ソルダーレジスト膜７のような被膜を用いることなく、インクによる良否表示マークの有無を画像認識装置により識別する方法を用いた場合のように、色合いの異なる基板に変更した際に画像の認識範囲の設定などを変更する必要がない。従って、多数個取り配線基板の材料などを問わず、高い検出精度にて各配線基板の良否の識別を行なうことができる。 According to this configuration, it is possible to identify the quality of each of the wiring boards 1A to 1D without increasing the number of processes and causing little damage to the product.
Further, the quality of each wiring board 1A to 1D of the multi-piece wiring board 10 is identified by the difference in color between the quality display pads 1a to 1d and the solder resist film 7. As a result, without using a film such as the solder resist film 7, the image is displayed when the substrate is changed to a substrate having a different hue, as in the case of using a method for identifying the presence / absence of the pass / fail mark by the ink by the image recognition device. There is no need to change the recognition range settings. Therefore, the quality of each wiring board can be identified with high detection accuracy regardless of the material of the multi-piece wiring board.

（ａ）は、第１の実施形態に係る多数個取り配線基板の平面図、（ｂ）は、（ａ）のＡ−Ａ線断面図。(A) is a top view of the multi-piece wiring board which concerns on 1st Embodiment, (b) is the sectional view on the AA line of (a). 第２の実施形態に係る多数個取り配線基板の製造方法を説明するフローチャート図。The flowchart figure explaining the manufacturing method of the multi-cavity wiring board which concerns on 2nd Embodiment. （ａ）は、第２の実施形態の製造方法により製造される多数個取り配線基板の一例を示す平面図、（ｂ）は、（ａ）のＢ−Ｂ線断面図。(A) is a top view which shows an example of the multi-piece wiring board manufactured by the manufacturing method of 2nd Embodiment, (b) is the BB sectional drawing of (a). 第２の実施形態の多数個取り配線基板の製造方法を説明するフローチャート図。The flowchart figure explaining the manufacturing method of the multi-cavity wiring board of 2nd Embodiment.

Explanation of symbols

１…基材シート、１Ａ〜１Ｄ…配線基板、１ａ〜１ｄ…良否表示用パッド、７…被膜としてのソルダーレジスト膜、８ａ〜８ｅ…電極端子、９ａ〜９ｅ…接続配線、１０…多数個取り配線基板、Ｓ３…不良の配線基板であることを表示ために良否表示用パッド上の被膜としてのソルダーレジストを除去する良否表示工程、Ｓ１５…不良基板を識別する良否検出工程。 DESCRIPTION OF SYMBOLS 1 ... Base material sheet, 1A-1D ... Wiring board, 1a-1d ... Pass / fail display pad, 7 ... Solder resist film as a film, 8a-8e ... Electrode terminal, 9a-9e ... Connection wiring, 10 ... Many picking Wiring substrate, S3: Pass / fail display step for removing solder resist as a film on the pass / fail display pad to indicate that it is a defective wiring substrate, S15: Pass / fail detection step for identifying a defective substrate.

Claims

A plurality of wiring boards are formed,
Each of the plurality of wiring boards has a pass / fail display pad for displaying that the wiring board is non-defective or defective.
A multi-cavity wiring board having a film formed on at least a part of the pass / fail display pad so as to be removable.

A plurality of wiring boards are formed,
Each of the plurality of wiring boards is a method of manufacturing a multi-piece wiring board having a pass / fail display pad for displaying that the wiring board is a non-defective product or a defective product,
A film forming step of forming a film on the upper surface of the pass / fail display pad;
An inspection step of determining that each of the plurality of wiring boards is a non-defective product or a defective product;
A pass / fail display step for displaying that each of the plurality of wiring boards is a non-defective product or a defective product by causing a difference in the state of the film on the pass / fail display pad;
And a pass / fail detection step for detecting whether each of the plurality of wiring boards is a non-defective product or a defective product based on a difference in the state of the film on the pass / fail display pad. Production method.

In the manufacturing method of the multi-cavity wiring board according to claim 2,
A multi-piece wiring board characterized in that, in the pass / fail display step, a difference in the state of the film on the pass / fail display pad is generated by removing at least a part of the coat of the pass / fail display pad. Manufacturing method.

In the manufacturing method of the multi-cavity wiring board according to claim 2 or 3,
A method for producing a multi-piece wiring board, wherein, in the pass / fail display step, the difference in the state of the film is caused by removing at least a part of the film by irradiating a laser beam.

In the manufacturing method of the multi-cavity wiring board according to claim 2,
A method for manufacturing a multi-piece wiring board, wherein, in the pass / fail detection step, a difference in the state of the film on the pass / fail display pad is detected using an optical method.