JP2007305214A - Light receiving amplifier circuit, light receiving ic, and electronic device - Google Patents
Light receiving amplifier circuit, light receiving ic, and electronic device Download PDFInfo
- Publication number
- JP2007305214A JP2007305214A JP2006131947A JP2006131947A JP2007305214A JP 2007305214 A JP2007305214 A JP 2007305214A JP 2006131947 A JP2006131947 A JP 2006131947A JP 2006131947 A JP2006131947 A JP 2006131947A JP 2007305214 A JP2007305214 A JP 2007305214A
- Authority
- JP
- Japan
- Prior art keywords
- light receiving
- transistor
- circuit
- terminal
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Optical Head (AREA)
- Amplifiers (AREA)
Abstract
Description
本発明は、ピックアップ装置に搭載される差動増幅器を備えた受光素子を備えた受光アンプ回路、受光IC及び電子機器に関するものである。 The present invention relates to a light receiving amplifier circuit including a light receiving element including a differential amplifier mounted on a pickup device, a light receiving IC, and an electronic device.
光ディスクは、音声、映像及び文書データなどを記録するメディアとして広く使用されており、光ディスクの再生または記録を行う装置が各種開発されている。光ピックアップ装置は、該装置における先端部分で光ディスクから信号の入出力を行う主要構成要素である。 Optical discs are widely used as media for recording audio, video, document data, and the like, and various apparatuses for reproducing or recording optical discs have been developed. The optical pickup device is a main component that inputs and outputs signals from the optical disc at the tip of the device.
ここで光ピックアップ装置において受光素子に用いられる差動増幅器を用いた受光アンプ回路の従来例が特許文献1に開示されている。この従来の受光アンプ回路を図9に示す。上記特許文献1に開示された光ピックアップ用受光アンプ回路100は、図9に示すように、差動増幅器110の反転入力端子111に、フォトダイオードからなる受光素子PDを接続し、反転入力端子111とアンプ出力端子V0の間に電流/電圧変換用抵抗であるゲイン抵抗Rfを接続し、受光素子PDが出力する光電流を、ゲイン抵抗Rfを用いて電流/電圧変換している。
Here, Patent Document 1 discloses a conventional example of a light receiving amplifier circuit using a differential amplifier used as a light receiving element in an optical pickup device. FIG. 9 shows this conventional light receiving amplifier circuit. As shown in FIG. 9, the light
差動増幅器110の非反転入力端子112には、オフセット電圧(光入力がないときの、出力電圧の外部基準電圧からの誤差。)を補正するためのオフセット電圧調整用抵抗Rsが接続されている。差動増幅器110の非反転入力端子112には、オフセット電圧調整用抵抗Rsを介して外部基準電圧Vrefに接続されている。差動増幅器110の能動負荷にはカレントミラー回路120が使用される。
The
ここで、能動負荷とは、トランジスタのコレクタ負荷が能動素子により与えられている場合のことをいう。一方、カレントミラー回路とは、一のトランジスタのコレクタ電流と同一の電流を、他の二以上のトランジスタにおけるコレクタ電流として流すための回路である。ちなみにコレクタ電流が鏡に写るようにコピーされるためこのように呼ばれる。 Here, the active load means a case where the collector load of the transistor is given by an active element. On the other hand, the current mirror circuit is a circuit for causing the same current as the collector current of one transistor to flow as the collector current in the other two or more transistors. By the way, it is called like this because the collector current is copied so as to be reflected in the mirror.
上記光ピックアップ用受光アンプ回路100の差動増幅器110は2つのトランジスタ(以下、「差動トランジスタペアQ1・Q2」という。)Q1・Q2から構成されている。
The
上記光ピックアップ用受光アンプ回路100のオフセット電圧は、差動トランジスタペアQ1・Q2のベース・エミッタ間電圧であるVBEの誤差、ゲイン抵抗Rf及びオフセット電圧調整用抵抗Rsでの電圧降下誤差から生じる。
The offset voltage of the light
ここで、以下の計算のため、アーリー効果を無視して、飽和電流が等しいとする。アーリー効果とは、コレクタ・エミッタ間の電圧の増加に対し、飽和状態におけるコレクタ電流が若干増加してしまう現象である。また、差動トランジスタペアQ1・Q2のコレクタ端子に流れる電流をそれぞれIc1、Ic2とする。 Here, for the following calculation, it is assumed that the saturation current is equal, ignoring the Early effect. The Early effect is a phenomenon in which the collector current in the saturation state slightly increases as the collector-emitter voltage increases. Further, currents flowing through the collector terminals of the differential transistor pairs Q1 and Q2 are denoted by Ic1 and Ic2, respectively.
そうすると、差動トランジスタペアQ1・Q2のベース・エミッタ間電圧VBEの誤差は、Vt・ln(Ic1/Ic2)となる。 Then, the error of the base-emitter voltage V BE of the differential transistor pair Q1-Q2 is a Vt · ln (Ic1 / Ic2) .
つぎに、差動トランジスタペアQ1・Q2のベース端子に流れる電流をそれぞれIb1、Ib2とする。そうすると、上記ゲイン抵抗Rfと上記オフセット電圧調整用抵抗Rsとでの電圧降下誤差は通常はRf=Rsとするため、Rf(Ib1−Ib2)となる。その結果、オフセット電圧Voffは以下の式で表される。
Voff=Vt・ln(Ic1/Ic2)+Rf(Ib1−Ib2)・・・・・・(1)
ここで、VtはkT/qであらわされる熱起電力であり、kはボルツマン定数、Tは絶対温度、qは電荷量である。
Next, currents flowing through the base terminals of the differential transistor pair Q1 and Q2 are denoted by Ib1 and Ib2, respectively. Then, since the voltage drop error between the gain resistor Rf and the offset voltage adjusting resistor Rs is normally Rf = Rs, it becomes Rf (Ib1-Ib2). As a result, the offset voltage Voff is expressed by the following equation.
Voff = Vt · ln (Ic1 / Ic2) + Rf (Ib1-Ib2) (1)
Here, Vt is a thermoelectromotive force expressed by kT / q, k is a Boltzmann constant, T is an absolute temperature, and q is a charge amount.
また、電流Ic1、及び電流Ic2は能動負荷のコレクタ端子の電流をIca、ベース端子の電流をIbaとすると、
Ic1=Ica+2Iba ・・・・・・(2)
Ic2=Ica ・・・・・・(3)
となるので、(1)は
Voff=Vt・ln(1+2/hfe)+2Rf・Iba/hfe・・・・・・(4)
となる。ここでhfeは能動負荷の電流増幅率である。(4)から能動負荷のベース端子の電流Ibaがオフセット電圧の悪化を招くことがわかる。
Ic1 = Ica + 2Iba (2)
Ic2 = Ica (3)
Therefore, (1) is Voff = Vt · ln (1 + 2 / hfe) + 2Rf · Iba / hfe (4)
It becomes. Here, hfe is a current amplification factor of the active load. It can be seen from (4) that the current Iba at the base terminal of the active load causes the offset voltage to deteriorate.
しかしながら、上記従来の光ピックアップ用受光アンプ回路100では、複数の受光素子PDを用いた回路を構成する場合に、上記光ピックアップ用受光アンプ回路100を構成する素子数の総和よりも、回路全体における受光アンプ部を構成する素子数を少なくできないという問題点がある。
However, in the conventional light
また、上記光ピックアップ用受光アンプ回路100では、オフセット電圧が、トランジスタの能動負荷の電流増幅率hfeに大きく依存する。このため、オフセット電圧を基準値内に調整しようとすると、歩留りの悪化を招いてしまうという問題点もある。結果的に、従来の回路では素子数が多く、歩留りが悪いためコストが高くなってしまうという問題点を生じる。
Further, in the light
本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、従来の受光アンプ回路よりも受光アンプ部の素子数を少なくし、かつオフセット電圧におけるトランジスタの能動負荷の電流増幅率依存性をなくして歩留りを向上させると共に、低コストを達成できる受光アンプ回路、受光IC及び電子機器を提供することである。 The present invention has been made in view of the above-described conventional problems, and its object is to reduce the number of elements in the light receiving amplifier section as compared with the conventional light receiving amplifier circuit and to amplify the current of the active load of the transistor at the offset voltage. It is an object to provide a light receiving amplifier circuit, a light receiving IC, and an electronic device that can improve the yield by eliminating the rate dependency and achieve low cost.
本発明の受光アンプ回路は、上記課題を解決するために、差動増幅器における一方の入力側トランジスタのベース端子に接続される受光素子と、上記差動増幅器における他方の入力側トランジスタのベース端子に接続されるオフセット電圧調整用抵抗と、上記差動増幅器における一方の入力側トランジスタのコレクタ端子と上記一方の入力側トランジスタのベース端子との間に接続されるゲイン抵抗とを備えた受光アンプ回路において、上記差動増幅器における一方の入力側トランジスタのコレクタ端子が、上記差動増幅器における出力側の能動負荷である出力側能動負荷トランジスタのコレクタ端子側に接続され、かつ該出力側能動負荷トランジスタのベース端子には外部バイアス回路が接続されていると共に、上記差動増幅器における他方の入力側トランジスタがコレクタ接地されていることを特徴としている。ここで、受光素子とは、受光素子ならば、何でも良く、フォトダイオード、フォトトランジスタ、CDS、CCDセンサ、CMOSセンサなどを用いることができる。 In order to solve the above problems, a light receiving amplifier circuit of the present invention has a light receiving element connected to a base terminal of one input side transistor in a differential amplifier and a base terminal of the other input side transistor in the differential amplifier. In a light receiving amplifier circuit comprising: an offset voltage adjusting resistor connected; and a gain resistor connected between a collector terminal of one input-side transistor of the differential amplifier and a base terminal of the one input-side transistor. The collector terminal of one input side transistor in the differential amplifier is connected to the collector terminal side of an output side active load transistor which is an active load on the output side in the differential amplifier, and the base of the output side active load transistor An external bias circuit is connected to the terminal, and other terminals in the differential amplifier Input transistors are characterized by being a collector grounded. Here, the light receiving element may be any light receiving element, and a photodiode, a phototransistor, a CDS, a CCD sensor, a CMOS sensor, or the like can be used.
上記構成によれば、上記差動増幅器における他方の入力側トランジスタがコレクタ接地されていると共に、上記出力側能動負荷トランジスタのベース端子には外部バイアス回路が接続されている。ここで、コレクタ接地とは、たとえば、背景技術の説明図である図9に示すように、従来の光ピックアップ用受光アンプ回路100におけるカレントミラー回路120の2つの差動トランジスタペアQ1・Q2のうち、トランジスタQ2のコレクタ端子に接続される能動負荷トランジスタが取り除かれていることを意味する。
According to the above configuration, the other input side transistor in the differential amplifier is grounded at the collector, and an external bias circuit is connected to the base terminal of the output side active load transistor. Here, the collector ground is, for example, of two differential transistor pairs Q1 and Q2 of the
したがって、受光アンプ回路の能動負荷トランジスタを1つ減らすことができる。また、該能動負荷トランジスタが1つ減ったことにより、能動負荷のベース電流によるオフセット電圧の発生を防止することができる。 Therefore, the active load transistor of the light receiving amplifier circuit can be reduced by one. Further, since the number of active load transistors is reduced by one, generation of an offset voltage due to the base current of the active load can be prevented.
また、外部バイアス回路で能動負荷におけるバイアス電流を調整することができる。このため、上記受光アンプ回路を複数もちいた回路を構成する場合に、例えば1つの外部バイアス回路で複数の受光アンプ回路の能動負荷におけるバイアス電流を調整することができる。 Further, the bias current in the active load can be adjusted by an external bias circuit. Therefore, when a circuit using a plurality of the light receiving amplifier circuits is configured, for example, the bias current in the active load of the plurality of light receiving amplifier circuits can be adjusted with one external bias circuit.
また、本発明の受光アンプ回路では、前記差動増幅器における一方の入力側トランジスタのコレクタ端子には、前記受光アンプ回路の出力信号を出力するアンプ出力端子が接続されていると共に、上記コレクタ端子と上記アンプ出力端子との間には、PNPエミッタフォロワ回路が接続されていることが好ましい。 In the light receiving amplifier circuit of the present invention, an amplifier output terminal for outputting an output signal of the light receiving amplifier circuit is connected to a collector terminal of one input side transistor in the differential amplifier, and the collector terminal A PNP emitter follower circuit is preferably connected between the amplifier output terminals.
上記構成によれば、本発明の受光アンプ回路において、前記差動増幅器における一方の入力側トランジスタのコレクタ端子には、前記受光アンプ回路の出力信号を出力するアンプ出力端子が接続されていると共に、上記コレクタ端子と上記アンプ出力端子との間には、PNPエミッタフォロワ回路が接続されている。 According to the above configuration, in the light receiving amplifier circuit of the present invention, an amplifier output terminal that outputs an output signal of the light receiving amplifier circuit is connected to a collector terminal of one of the input side transistors in the differential amplifier. A PNP emitter follower circuit is connected between the collector terminal and the amplifier output terminal.
したがって、本発明の受光アンプ回路において、出力にNPNエミッタフォロワ回路を使用した場合よりも差動増幅器が有効に動作する振幅範囲であるダイナミックレンジを広くすることができる。 Therefore, in the light receiving amplifier circuit of the present invention, the dynamic range, which is the amplitude range in which the differential amplifier operates effectively, can be widened as compared with the case where the NPN emitter follower circuit is used for the output.
また、本発明の受光アンプ回路では、前記差動増幅器における他方の入力側トランジスタのコレクタ端子を定電圧回路に接続した構成とすることが可能である。 In the light receiving amplifier circuit of the present invention, the collector terminal of the other input side transistor in the differential amplifier can be connected to a constant voltage circuit.
すなわち、本発明の受光アンプ回路は、上記差動増幅器における他方の入力側トランジスタのコレクタ端子が定電圧回路に接続されている。 That is, in the light receiving amplifier circuit of the present invention, the collector terminal of the other input side transistor in the differential amplifier is connected to the constant voltage circuit.
したがって、光入力がないときの、上記差動増幅器における他方の入力側トランジスタのコレクタ端子を、上記差動増幅器における一方の入力側トランジスタのコレクタ端子と、同じ電位に接地することができる。 Therefore, when there is no optical input, the collector terminal of the other input side transistor in the differential amplifier can be grounded to the same potential as the collector terminal of the one input side transistor in the differential amplifier.
また、本発明の受光アンプ回路では、前記外部バイアス回路は、前記差動増幅器における一方の入力側トランジスタのエミッタ端子と他方の入力側トランジスタのエミッタ端子とが共有するテール電流源を流れる第1の電流値と前記出力側能動負荷トランジスタのコレクタ端子から流れる第2の電流値とが一定の比を持つように調整するバイアス電流調整回路からなるとすることが好ましい。 In the light receiving amplifier circuit of the present invention, the external bias circuit includes a first current flowing through a tail current source shared by an emitter terminal of one input side transistor and an emitter terminal of the other input side transistor in the differential amplifier. It is preferable that the bias current adjustment circuit adjusts the current value and the second current value flowing from the collector terminal of the output side active load transistor so as to have a constant ratio.
上記構成によれば、上記差動増幅器における一方の入力側トランジスタのエミッタ端子と他方の入力側トランジスタのエミッタ端子とが共有するテール電流源の第1の電流値と前記出力側能動負荷トランジスタのコレクタ端子から流れる電流の第2の電流値とが一定の比を持つように調整するバイアス電流調整回路を前記外部バイアス回路としている。 According to the above configuration, the first current value of the tail current source shared by the emitter terminal of one input-side transistor and the emitter terminal of the other input-side transistor in the differential amplifier and the collector of the output-side active load transistor A bias current adjustment circuit that adjusts the second current value of the current flowing from the terminal to have a constant ratio is the external bias circuit.
ところで、本発明の受光アンプ回路は、図9に示した従来の光ピックアップ用受光アンプ回路100の差動増幅器110の能動負荷であるカレントミラー回路120を構成する2つのトランジスタのうち、1つのトランジスタをとりのぞいた構成となっている。このため、本発明の受光アンプ回路では能動負荷であるカレントミラー回路120の定電流動作に関する機能が喪失していることになる。
By the way, the light receiving amplifier circuit of the present invention is one transistor out of two transistors constituting the
しかし、上記構成のように、バイアス電流調整回路を導入することにより、能動負荷であるカレントミラー回路120の定電流動作に関する機能の喪失を完全に補填することができる。
However, by introducing the bias current adjusting circuit as in the above configuration, it is possible to completely compensate for the loss of function related to the constant current operation of the
また、本発明の受光アンプ回路では、前記バイアス電流調整回路を、前記差動増幅器における前記出力側能動負荷トランジスタとはベース端子を共有して、第一のカレントミラー回路を形成するためのカレントミラー入力側トランジスタと、外部基準電圧が印加される前記オフセット電圧調整用抵抗の接続端子に接続されるベース端子、及び上記カレントミラー入力側トランジスタのコレクタ端子に接続されるコレクタ端子を有する基準電圧側トランジスタと、上記基準電圧側トランジスタのエミッタ端子に接続される第一のトランジスタと、上記第一のトランジスタとはベース端子を共有して、第二のカレントミラー回路を形成し、かつ該第二のカレントミラー回路の入力側となる第二のトランジスタと、上記第二のカレントミラー回路の定常電流を調整するために上記第一のトランジスタのエミッタ端子に接続されると共に接地される第一の電流調整抵抗と、上記第二のトランジスタのエミッタ端子に接続されると共に接地される第二の電流調整抵抗と、上記第二のトランジスタのコレクタ端子に接続される定電流素子とを有することが好ましい。 In the light receiving amplifier circuit of the present invention, the bias current adjusting circuit is shared with a base terminal of the output side active load transistor in the differential amplifier to form a first current mirror circuit. A reference voltage side transistor having an input side transistor, a base terminal connected to the connection terminal of the offset voltage adjusting resistor to which an external reference voltage is applied, and a collector terminal connected to the collector terminal of the current mirror input side transistor And the first transistor connected to the emitter terminal of the reference voltage side transistor and the first transistor share a base terminal to form a second current mirror circuit, and the second current A second transistor on the input side of the mirror circuit, and the second current mirror circuit A first current adjusting resistor connected to the emitter terminal of the first transistor and grounded to adjust a normal current, and a second current resistor connected to the emitter terminal of the second transistor and grounded It is preferable to have a current adjustment resistor and a constant current element connected to the collector terminal of the second transistor.
したがって、本発明の受光アンプ回路において、上記バイアス電流調整回路を接続することにより、上記差動増幅器の能動負荷の電流を調整する上記第一のカレントミラー回路と、上記差動増幅器のテール電流源の電流を調整する上記第二のカレントミラー回路とを構成することができる。 Therefore, in the light receiving amplifier circuit of the present invention, the bias current adjusting circuit is connected to adjust the current of the active load of the differential amplifier, and the tail current source of the differential amplifier. The second current mirror circuit for adjusting the current of the second current mirror circuit can be configured.
また、本発明の受光ICは、上記課題を解決するために、前記外部バイアス回路が、上記複数の受光アンプ回路で共有されていることを特徴としている。 The light receiving IC of the present invention is characterized in that the external bias circuit is shared by the plurality of light receiving amplifier circuits in order to solve the above-described problems.
したがって、1つのバイアス電流調整回路で本発明の複数の受光アンプ回路のバイアス電流を調整することができる。 Therefore, the bias currents of the plurality of light receiving amplifier circuits of the present invention can be adjusted with one bias current adjusting circuit.
また、本発明の受光ICは、前記差動増幅器の前記オフセット電圧調整用抵抗が、複数の上記受光アンプ回路で共有されていることを特徴としている。 In the light receiving IC of the present invention, the offset voltage adjusting resistor of the differential amplifier is shared by the plurality of light receiving amplifier circuits.
したがって、本発明の受光ICにおいて、上記オフセット電圧調整用抵抗の素子数を少なくすることができる。 Therefore, in the light receiving IC of the present invention, the number of elements of the offset voltage adjusting resistor can be reduced.
また、本発明の受光ICは、前記差動増幅器における前記他方の入力側トランジスタ、前記オフセット電圧調整用抵抗、及び前記差動増幅器における一方の入力側トランジスタのエミッタ端子と他方の入力側トランジスタのエミッタ端子とが共有するテール電流源を複数の受光アンプ回路で共有されていることが好ましい。 The light receiving IC of the present invention includes the other input side transistor in the differential amplifier, the offset voltage adjusting resistor, and the emitter terminal of one input side transistor and the emitter of the other input side transistor in the differential amplifier. It is preferable that the tail current source shared by the terminals is shared by a plurality of light receiving amplifier circuits.
したがって、本発明の受光ICでは、上記差動増幅器における上記他方の入力側トランジスタ、上記オフセット電圧調整用抵抗、及び上記テール電流源の素子数を少なくすることができる。 Therefore, in the light receiving IC of the present invention, the number of elements of the other input side transistor, the offset voltage adjusting resistor, and the tail current source in the differential amplifier can be reduced.
また、本発明の受光ICは、前記差動増幅器における前記一方の入力側トランジスタのコレクタ端子、前記ゲイン抵抗を介して上記一方の入力側トランジスタのベース端子に接続される出力回路、及び前記出力側能動負荷トランジスタを共有することを特徴としている。 The light receiving IC of the present invention includes a collector terminal of the one input side transistor in the differential amplifier, an output circuit connected to the base terminal of the one input side transistor via the gain resistor, and the output side It is characterized by sharing an active load transistor.
したがって、本発明の受光ICでは、上記差動増幅器における上記一方の入力側トランジスタのコレクタ端子、上記ゲイン抵抗を介して上記一方の入力側トランジスタのベース端子に接続される出力回路、及び上記出力側能動負荷トランジスタの素子数を少なくすることができる。 Therefore, in the light receiving IC of the present invention, the collector circuit of the one input side transistor in the differential amplifier, the output circuit connected to the base terminal of the one input side transistor via the gain resistor, and the output side The number of active load transistor elements can be reduced.
また、本発明は受光アンプ回路、受光ICに限らず、一般の電子機器にも好適に用いることができる。 Further, the present invention can be suitably used not only for a light receiving amplifier circuit and a light receiving IC but also for general electronic devices.
本発明の受光アンプ回路、受光IC及び電子機器は、以上のように、差動増幅器における一方の入力側トランジスタのコレクタ端子が上記差動増幅器における出力側の能動負荷である出力側能動負荷トランジスタのコレクタ端子側に接続され、かつ該出力側能動負荷トランジスタのベース端子には外部バイアス回路が接続されていると共に、上記差動増幅器における他方の入力側トランジスタがコレクタ接地されているものである。 As described above, the light receiving amplifier circuit, the light receiving IC, and the electronic apparatus according to the present invention have the output side active load transistor in which the collector terminal of one input side transistor in the differential amplifier is the active load on the output side in the differential amplifier. An external bias circuit is connected to the base terminal of the output-side active load transistor, and the other input-side transistor of the differential amplifier is grounded at the collector.
それゆえ、従来の受光アンプ回路よりも受光アンプ部の素子数を少なくし、かつオフセット電圧におけるトランジスタの能動負荷の電流増幅率依存性をなくして歩留りを向上させると共に、低コストを達成できる受光アンプ回路、受光IC及び電子機器を提供することができるという効果を奏する。 Therefore, a light receiving amplifier that can reduce the number of elements of the light receiving amplifier section than the conventional light receiving amplifier circuit, improve the yield by eliminating the current amplification factor dependency of the active load of the transistor in the offset voltage, and achieve low cost. The circuit, the light receiving IC, and the electronic device can be provided.
本発明の一実施形態について、図1〜8に基づいて説明すれば、以下の通りである。 An embodiment of the present invention will be described below with reference to FIGS.
[実施の形態1]
図1は、この発明の実施の形態における受光アンプ回路10を示している。図1は、上記受光アンプ回路10の構成を示している。上記受光アンプ回路10は、2つのトランジスタ(以下「差動トランジスタペアQ1・Q2」という。)Q1・Q2にて構成される差動増幅器1と、この差動増幅器1のトランジスタQ1のベース端子に接続されるフォトダイオードからなる受光素子PDと、差動増幅器1のトランジスタQ2のベース端子に接続されるオフセット電圧調整用抵抗Rsと、差動増幅器1におけるトランジスタQ1のコレクタ端子とベース端子との間に接続される電流/電圧変換用抵抗であるゲイン抵抗Rfと、を備えている。
[Embodiment 1]
FIG. 1 shows a light receiving
本実施の形態の受光アンプ回路10では、差動増幅器1におけるトランジスタQ2のコレクタ端子が接地されている。さらに、トランジスタQ1のコレクタ端子には、能動負荷として機能するトランジスタQ3が接続されており、このトランジスタQ3のベース端子には外部バイアス回路11が接続されている。
In the light receiving
つぎに、図1に基づき、上記構成の受光アンプ回路10の動作について説明する。
Next, the operation of the light receiving
まず、受光素子PDが光信号を検知すると、光電効果により、光起電力が発生する。この光起電力により、トランジスタQ1のベース端子に光電流信号が流れ込む。つぎに、差動増幅器1の機能により、外部基準電圧Vrefと上記光起電力との差に応じて、上記光電流信号が増幅される。そして、この増幅された光電流信号がトランジスタQ1のコレクタ端子から出力される。さらに、この増幅された光電流信号は電流/電圧変換用抵抗であるゲイン抵抗Rfにより、電流/電圧変換されて、アンプ出力端子V0から出力される。 First, when the light receiving element PD detects an optical signal, a photovoltaic force is generated by the photoelectric effect. This photoelectromotive force causes a photocurrent signal to flow into the base terminal of the transistor Q1. Next, the photocurrent signal is amplified according to the difference between the external reference voltage Vref and the photoelectromotive force by the function of the differential amplifier 1. The amplified photocurrent signal is output from the collector terminal of the transistor Q1. Further, the amplified photocurrent signal is subjected to current / voltage conversion by a gain resistor Rf, which is a current / voltage conversion resistor, and is output from the amplifier output terminal V0.
ここで、図9の従来の光ピックアップ用受光アンプ回路100では、能動負荷の部分がカレントミラー回路120となっているが、上記受光アンプ回路10においては、カレントミラー回路が構成されていない。このため、本来、カレントミラー回路120が担っていた定電流動作が機能しなくなっている。そこで、この機能を填補するため、本受光アンプ回路10では外部バイアス回路11を設けている。
Here, in the light receiving
上記構成を採用することにより、従来の光ピックアップ用受光アンプ回路100よりも能動負荷であるトランジスタを1つ削減できる。加えて、この結果として、能動負荷に生じるエミッタ負帰還抵抗も削減できる。
By adopting the above configuration, one transistor, which is an active load, can be reduced as compared with the conventional light receiving
次に、アーリー効果を無視すると、この回路のオフセット電圧は以下の式で表される。Voff=Vt・ln〔Ic1/(Iss−Ic2−Ic1)〕+Rf(Iss−Ic2−Ic1)/hfe ・・・・・・(5)
ここで、差動トランジスタペアQ1・Q2のコレクタ端子に流れる電流をそれぞれIc1、Ic2としている。また、Issは差動増幅器1のテール電流であり、hfeは差動トランジスタペアQ1・Q2の電流増幅率である。また、電流Ic1は能動負荷が流そうとする電流に等しく、外部バイアス回路11で与えられる。
Next, ignoring the Early effect, the offset voltage of this circuit is expressed by the following equation. Voff = Vt · ln [Ic1 / (Iss−Ic2−Ic1)] + Rf (Iss−Ic2−Ic1) / hfe (5)
Here, currents flowing through the collector terminals of the differential transistor pair Q1 and Q2 are denoted as Ic1 and Ic2, respectively. Further, Iss is a tail current of the differential amplifier 1, and hfe is a current amplification factor of the differential transistor pair Q1 and Q2. Further, the current Ic1 is equal to the current that the active load is to flow, and is given by the
このような状況下において、
Iss=2・Ic1 ・・・・・・(6)となるようにテール電流源の電流Iss及び電流Ic1を設定するとオフセット電圧が0となる。オフセット電圧が能動負荷のベース電流に依存しないため、歩留りのよい受光アンプ回路10の提供が可能となる。
Under these circumstances,
If the tail current source current Iss and current Ic1 are set so that Iss = 2 · Ic1 (6), the offset voltage becomes zero. Since the offset voltage does not depend on the base current of the active load, it is possible to provide the light receiving
また、外部バイアス回路11で能動負荷であるトランジスタQ3におけるバイアス電流を調整できることになる。この結果、このような受光アンプ回路10を複数もちいた回路を構成する場合に、例えば後述する実施の形態5に示すように、1つの外部バイアス回路11で複数の受光アンプ回路10の能動負荷におけるバイアス電流を調整することができる。
In addition, the bias current in the transistor Q3, which is an active load, can be adjusted by the
したがって、複数の受光アンプ回路10をもちいた回路を構成する場合に、図9の従来の光ピックアップ用受光アンプ回路100よりも受光アンプ部の素子数を少なくでき、さらにオフセット電圧のトランジスタの電流増幅率hfe依存性をなくして歩留りを向上させることができ、結果的に低コストを達成できる。
Therefore, when a circuit using a plurality of light
[実施の形態2]
本発明の他の実施の形態について図2に基づいて説明すれば、以下の通りである。なお、本実施の形態において説明すること以外の構成は、前記実施の形態1と同じである。また、説明の便宜上、前記の実施の形態1の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
[Embodiment 2]
The following will describe another embodiment of the present invention with reference to FIG. Configurations other than those described in the present embodiment are the same as those in the first embodiment. For convenience of explanation, members having the same functions as those shown in the drawings of the first embodiment are given the same reference numerals, and explanation thereof is omitted.
本実施の形態の受光アンプ回路20を、図2に基づいて説明する。図2は上記受光アンプ回路10の構成を示している。
The light receiving
本実施の形態の受光アンプ回路20では、差動増幅器1のトランジスタQ1のコレクタ端子とアンプ出力端子V0との間は、PNPエミッタフォロワ回路21で構成されている。
In the light receiving
このように、出力にPNPエミッタフォロワ回路21を使用すると、NPNエミッタフォロア回路を使用した場合に比べて、差動増幅器1が有効に動作する振幅範囲であるダイナミックレンジが広くなるという利点を得ることができる。また、能動負荷であるトランジスタQ3の外部バイアス回路11につながるバイアス線を、PNPエミッタフォロア回路21の電流源のバイアスとして利用することで、回路素子の増加も防げる。
As described above, when the PNP
[実施の形態3]
本発明のさらに他の実施の形態について図3に基づいて説明すれば、以下の通りである。
[Embodiment 3]
The following will describe still another embodiment of the present invention with reference to FIG.
図3はこの発明における第3の実施の形態における受光アンプ回路30を示している。
FIG. 3 shows a light receiving
本実施の形態の受光アンプ回路30では、差動増幅器1におけるトランジスタQ2のコレクタ端子には、定電圧回路31が接続されている。
In the light receiving
このため、定電圧回路31により、差動増幅器1におけるトランジスタQ2とトランジスタQ1のコレクタ端子とを光入力がないときと同じ電位に接地することで、差動トランジスタペアQ1・Q2のアーリー効果によるオフセット電圧誤差を抑制することができる。
For this reason, the
[実施の形態4]
本発明のさらに他の実施の形態について図4に基づいて説明すれば、以下の通りである。
[Embodiment 4]
The following will describe still another embodiment of the present invention with reference to FIG.
図4はこの発明における第4の実施の形態における受光アンプ回路40を示している。
FIG. 4 shows a light receiving
本実施の形態の受光アンプ回路40では、外部バイアス回路11の実施例としてバイアス電流調整回路41が例示されている。このバイアス電流調整回路41では、差動増幅器1におけるトランジスタQ3とベース端子を共有して、第一のカレントミラー回路43を形成するためのトランジスタQ6が接続されている。
In the light receiving
また、外部基準電圧Vrefには、オフセット電圧調整用抵抗Rsを介して、基準電圧側のトランジスタQ8が接続されている。 Further, a transistor Q8 on the reference voltage side is connected to the external reference voltage Vref via an offset voltage adjustment resistor Rs.
この基準電圧側のトランジスタQ8のエミッタ端子には、第一のトランジスタQ5が接続されている。この第一のトランジスタQ5のベース端子は第二のトランジスタQ9により共有されている。このため、上記トランジスタQ5と上記トランジスタQ9との組み合わせにより、第二のカレントミラー回路44が形成される。上記第二のカレントミラー回路44の定常電流を調整するために第一のトランジスタQ5のエミッタ端子には第一の電流調整抵抗45が接続される。同様に、第二のトランジスタQ9のエミッタ端子には、第二の電流調整抵抗46が接続される。また、上記第二のトランジスタQ9のコレクタ端子には、定電流源である定電流素子47が接続されている。
The first transistor Q5 is connected to the emitter terminal of the transistor Q8 on the reference voltage side. The base terminal of the first transistor Q5 is shared by the second transistor Q9. Therefore, a second
こうして、本実施の形態の受光アンプ回路40では、トランジスタQ6とトランジスタQ3とが接続され、ベース端子を共有することにより、第一のカレントミラー回路43が構成される。
Thus, in the light receiving
さらに、本実施の形態の受光アンプ回路40では、第二のカレントミラー回路44を構成するトランジスタQ5のベース端子は、テール電流源42を構成するトランジスタQ4のベース端子に接続されている。上記第二のカレントミラー回路44は、トランジスタQ4をその構成に含んで、あらたな3段カレントミラー回路を構成している。
Further, in the light receiving
上記構成のバイアス電流調整回路41を導入することにより、差動増幅器1のテール電流源42における電流Issの電流値とトランジスタQ3の電流Iaの電流値とが精度良く、一定の比を持つように調整することができる。なお、この実施例ではIss:Ia=2:1の場合を例示している。
By introducing the bias
また、本実施の形態の受光アンプ回路40では、差動増幅器1におけるテール電流源42の電流Issの1/2の電流である1/2Issを流す定電流素子47を用意している。また、トランジスタQ5と差動増幅器1におけるテール電流源42のトランジスタQ4との間はコレクタ電位が同じ電位になるように接地されている。このため、コレクタ電流のアーリー効果誤差の発生を防止できる。
Further, in the light receiving
さらに、トランジスタQ3に流れる電流を、カレントミラー回路の調整機能により、トランジスタQ6のコレクタ端子に流れる1/2Issの電流と同じになるよう調整している。 Further, the current flowing through the transistor Q3 is adjusted to be the same as the 1/2 Iss current flowing through the collector terminal of the transistor Q6 by the adjustment function of the current mirror circuit.
ここで、本実施の形態の受光アンプ回路40では、トランジスタQ6のコレクタ・ベース端子間は従来のカレントミラー回路120と異なり、トランジスタQ7が接続されている。これは、ベース電流を補償するために設けたものである。このベース電流を補償するためのトランジスタQ7により、上記カレントミラー回路43の調整機能における電流誤差を2/hfe2と、少なくできる。
Here, in the light receiving
[実施の形態5]
本発明の受光ICの一実施形態について図5に基づいて説明すれば、以下の通りである。
[Embodiment 5]
An embodiment of the light receiving IC of the present invention will be described below with reference to FIG.
図5はこの発明における第5の実施の形態における受光IC50を示している。
FIG. 5 shows a
本実施の形態の受光IC50は、実施の形態1〜4に記載の受光アンプ回路10〜40のうち少なくとも2種以上の受光アンプ回路を複数備えて構成される。
The
本実施の形態の受光IC50では、差動トランジスタペアQ1・Q2のテール電流源42の電流値とトランジスタQ3の電流値とが精度良く、一定の比を持つように調整する回路であるバイアス電流調整回路41を複数の受光アンプ回路10で共有している(図5には2つの受光アンプ回路10を持つ受光IC50の例が記載されている。)。バイアス電流調整回路41を複数の受光アンプ回路10で共有することで、素子数の削減の大きな効果が見込める。
In the
[実施の形態6]
本発明のさらに他の実施の形態について図6に基づいて説明すれば、以下の通りである。
[Embodiment 6]
The following will describe still another embodiment of the present invention with reference to FIG.
図6はこの発明における第6の実施の形態における受光IC60を示している。
FIG. 6 shows a
本実施の形態の受光IC60は、実施の形態1〜4に記載の受光アンプ回路10のうち少なくとも2種以上を複数備えた受光ICとして構成してもよいし、又は実施の形態5に記載の受光IC50を用いて構成しても良い。本実施の形態の受光IC60では、前記オフセット電圧調整用抵抗Rsを複数の受光アンプ回路10で共有している。N個の受光アンプ回路10で、オフセット電圧調整用抵抗Rsを共有した場合、(N−1)個のオフセット電圧調整用抵抗Rsを省けることになるため、素子数の削減の大きな効果が見込める。特にオフセット電圧調整用抵抗Rsの抵抗が大きな場合に有用である。
The
[実施の形態7]
本発明のさらに他の実施の形態について図7に基づいて説明すれば、以下の通りである。
[Embodiment 7]
The following will describe still another embodiment of the present invention with reference to FIG.
図7はこの発明における第7の実施の形態における受光IC70を示している。
FIG. 7 shows a
本実施の形態の受光IC60は、実施の形態1〜4に記載の受光アンプ回路10のうち少なくとも2種以上を複数備えて構成してもよいし、又は実施の形態5〜6の受光IC50〜60のうちいずれか1つの受光ICを用いて構成してもよい。
The
本実施の形態の受光IC70では、差動増幅器1におけるトランジスタQ2、オフセット電圧調整用抵抗Rs、及び差増増幅器1のテール電流源42を複数の受光アンプ回路10で共有している。N個の受光アンプ回路10で、オフセット電圧調整用抵抗Rs、差動増幅器1におけるトランジスタQ2、差増増幅器1のテール電流源42を共有した場合、(N−1)個のオフセット電圧調整用抵抗Rs、トランジスタQ2、及びテール電流源42を省けることになるため、素子数削減の大きな効果が見込める。
In the
[実施の形態8]
本発明のさらに他の実施の形態について図8に基づいて説明すれば、以下の通りである。
[Embodiment 8]
The following will describe still another embodiment of the present invention with reference to FIG.
図8はこの発明における第8の実施の形態における2波長レーザー対応受光IC80を示している。
FIG. 8 shows a two-wavelength laser
本実施の形態の2波長レーザー対応受光IC80は、DVD用受光アンプ回路81及びCD用受光アンプ回路82で、出力回路83とトランジスタQ3とを共有している。このため、2波長レーザーに対応できる、2波長レーザー対応受光IC80を構成することができる。また、本2波長レーザー対応受光IC80を構成するDVD用受光アンプ回路81とCD用受光アンプ回路82とは、実施の形態1〜4に記載の受光アンプ回路10〜40のうち少なくとも2種以上の受光アンプ回路を複数備えた構成としても良い。DVD用受光アンプ回路81とCD用受光アンプ回路82で、出力回路83、及びトランジスタQ3を共有した2波長レーザー対応受光IC80においても、本発明を用いることにより、素子数の削減、低価格化が可能となる。
In the two-wavelength laser
本発明の受光アンプ回路は、差動増幅器における他方の入力側トランジスタがコレクタ接地されていると共に、出力側能動負荷トランジスタのベース端子には外部バイアス回路が接続されている。このため、能動負荷電流を上記外部バイアス回路で調整できるので、従来例よりも受光アンプ部の素子数を少なくでき、さらにオフセット電圧のトランジスタのhfe依存性をなくして歩留りを向上させることができ、結果的に低コストを達成できる。 In the light receiving amplifier circuit of the present invention, the other input side transistor in the differential amplifier is grounded at the collector, and an external bias circuit is connected to the base terminal of the output side active load transistor. For this reason, since the active load current can be adjusted by the external bias circuit, the number of elements of the light receiving amplifier section can be reduced as compared with the conventional example, and the yield can be improved by eliminating the hfe dependence of the offset voltage transistor, As a result, low cost can be achieved.
従って、本発明は、電子機器産業において、幅広く利用することができる。具体的には、本発明は、受光アンプ回路、受光IC及び電子機器において用いることができる。 Therefore, the present invention can be widely used in the electronic equipment industry. Specifically, the present invention can be used in a light receiving amplifier circuit, a light receiving IC, and an electronic device.
1 差動増幅器(差動増幅器)
10 受光アンプ回路(受光アンプ回路)
11 外部バイアス回路(外部バイアス回路)
21 PNPエミッタフォロア回路(PNPエミッタフォロア回路)
31 定電圧回路(定電圧回路)
42 テール電流源(テール電流源)
43 第一のカレントミラー回路(第一のカレントミラー回路)
44 第二のカレントミラー回路(第二のカレントミラー回路)
45 第一の電流調整抵抗(第一の電流調整抵抗)
46 第二の電流調整抵抗(第二の電流調整抵抗)
47 定電流素子(定電流素子)
50 受光IC(受光IC)
60 受光IC(受光IC)
70 受光IC(受光IC)
80 2波長レーザー対応受光IC
81 DVD用受光アンプ回路
82 CD用受光アンプ回路
83 出力回路(出力回路)
Ia トランジスタQ3のコレクタ端子を流れる電流
Iss テール電流源を流れる電流
PD フォトダイオードである受光素子PD(受光素子)
Q1 トランジスタ(一方の入力側トランジスタ)
Q2 トランジスタ(他方の入力側トランジスタ)
Q4 トランジスタ(出力側能動負荷トランジスタ)
Q5 トランジスタ(第一のトランジスタ)
Q6 トランジスタ(カレントミラー入力側トランジスタ)
Q7 トランジスタ
Q8 トランジスタ(基準電圧側トランジスタ)
Q9 トランジスタ(第二のトランジスタ)
R 抵抗
Rs オフセット電圧調整用抵抗(オフセット電圧調整用抵抗)
Rf ゲイン抵抗(ゲイン抵抗)
Vcc 電圧源
V0 アンプ出力端子(アンプ出力端子)
Vref 外部基準電圧
1 Differential amplifier (differential amplifier)
10 Light receiving amplifier circuit (light receiving amplifier circuit)
11 External bias circuit (external bias circuit)
21 PNP emitter follower circuit (PNP emitter follower circuit)
31 Constant voltage circuit (constant voltage circuit)
42 Tail current source (tail current source)
43 First current mirror circuit (first current mirror circuit)
44 Second current mirror circuit (second current mirror circuit)
45 First current adjustment resistor (first current adjustment resistor)
46 Second current adjustment resistor (second current adjustment resistor)
47 Constant current element (constant current element)
50 Light receiving IC (Light receiving IC)
60 Light receiving IC (light receiving IC)
70 Light receiving IC (Light receiving IC)
80 Two-wavelength laser compatible IC
81 Light receiving amplifier circuit for
Ia Current flowing through the collector terminal of the transistor Q3 Iss Current flowing through the tail current source PD Light receiving element PD (light receiving element) which is a photodiode
Q1 transistor (one input side transistor)
Q2 transistor (the other input side transistor)
Q4 transistor (active load transistor on the output side)
Q5 transistor (first transistor)
Q6 transistor (current mirror input side transistor)
Q7 transistor Q8 transistor (reference voltage side transistor)
Q9 Transistor (second transistor)
R resistor Rs Offset voltage adjustment resistor (offset voltage adjustment resistor)
Rf Gain resistance (gain resistance)
Vcc Voltage source V0 Amplifier output terminal (Amplifier output terminal)
Vref External reference voltage
Claims (10)
上記差動増幅器における一方の入力側トランジスタのコレクタ端子が、上記差動増幅器における出力側の能動負荷である出力側能動負荷トランジスタのコレクタ端子側に接続され、かつ該出力側能動負荷トランジスタのベース端子には外部バイアス回路が接続されていると共に、
上記差動増幅器における他方の入力側トランジスタがコレクタ接地されていることを特徴とする受光アンプ回路。 A light receiving element connected to the base terminal of one input side transistor in the differential amplifier, an offset voltage adjusting resistor connected to the base terminal of the other input side transistor in the differential amplifier, and one in the differential amplifier In a light receiving amplifier circuit including a gain resistor connected between the collector terminal of the input side transistor and the base terminal of the one input side transistor,
The collector terminal of one input side transistor in the differential amplifier is connected to the collector terminal side of an output side active load transistor that is an active load on the output side in the differential amplifier, and the base terminal of the output side active load transistor Is connected to an external bias circuit,
A light receiving amplifier circuit, characterized in that the other input side transistor in the differential amplifier is grounded at the collector.
上記コレクタ端子と上記アンプ出力端子との間には、PNPエミッタフォロワ回路が接続されていることを特徴とする請求項1に記載の受光アンプ回路。 An amplifier output terminal for outputting an output signal of the light receiving amplifier circuit is connected to a collector terminal of one input side transistor in the differential amplifier,
The light receiving amplifier circuit according to claim 1, wherein a PNP emitter follower circuit is connected between the collector terminal and the amplifier output terminal.
前記差動増幅器における一方の入力側トランジスタのエミッタ端子と他方の入力側トランジスタのエミッタ端子とが共有するテール電流源を流れる第1の電流値と前記出力側能動負荷トランジスタのコレクタ端子から流れる第2の電流値とが一定の比を持つように調整するバイアス電流調整回路からなることを特徴とする請求項1〜3のいずれか1項に記載の受光アンプ回路。 The external bias circuit is
A first current value flowing through a tail current source shared by the emitter terminal of one input-side transistor and the emitter terminal of the other input-side transistor in the differential amplifier and a second value flowing from the collector terminal of the output-side active load transistor The light receiving amplifier circuit according to claim 1, further comprising a bias current adjustment circuit that adjusts the current value so as to have a constant ratio.
前記差動増幅器における前記出力側能動負荷トランジスタとはベース端子を共有して、第一のカレントミラー回路を形成するためのカレントミラー入力側トランジスタと、
外部基準電圧が印加される前記オフセット電圧調整用抵抗の接続端子に接続されるベース端子、及び上記カレントミラー入力側トランジスタのコレクタ端子に接続されるコレクタ端子を有する基準電圧側トランジスタと、
上記基準電圧側トランジスタのエミッタ端子に接続される第一のトランジスタと、
上記第一のトランジスタとはベース端子を共有して、第二のカレントミラー回路を形成し、かつ該第二のカレントミラー回路の入力側となる第二のトランジスタと、
上記第二のカレントミラー回路の定常電流を調整するために上記第一のトランジスタのエミッタ端子に接続されると共に接地される第一の電流調整抵抗と、
上記第二のトランジスタのエミッタ端子に接続されると共に接地される第二の電流調整抵抗と、
上記第二のトランジスタのコレクタ端子に接続される定電流素子と、を有することを特徴とする請求項4に記載の受光アンプ回路。 The bias current adjustment circuit includes:
A current mirror input side transistor for forming a first current mirror circuit by sharing a base terminal with the output side active load transistor in the differential amplifier;
A reference voltage side transistor having a base terminal connected to a connection terminal of the offset voltage adjusting resistor to which an external reference voltage is applied, and a collector terminal connected to a collector terminal of the current mirror input side transistor;
A first transistor connected to the emitter terminal of the reference voltage side transistor;
The first transistor shares a base terminal to form a second current mirror circuit, and a second transistor serving as an input side of the second current mirror circuit;
A first current adjusting resistor connected to the emitter terminal of the first transistor and grounded to adjust a steady current of the second current mirror circuit;
A second current adjusting resistor connected to the emitter terminal of the second transistor and grounded;
The light receiving amplifier circuit according to claim 4, further comprising a constant current element connected to a collector terminal of the second transistor.
前記外部バイアス回路は、上記複数の受光アンプ回路で共有されていることを特徴とする受光IC。 A light receiving IC comprising a plurality of at least two types of light receiving amplifier circuits among the light receiving amplifier circuits according to any one of claims 1 to 5,
The light receiving IC, wherein the external bias circuit is shared by the plurality of light receiving amplifier circuits.
前記差動増幅器の前記オフセット電圧調整用抵抗は、複数の上記受光アンプ回路で共有されていることを特徴とする受光IC。 A light receiving IC comprising a plurality of at least two types of light receiving amplifier circuits among the light receiving amplifier circuits according to any one of claims 1 to 5, or the light receiving IC according to claim 6,
The light receiving IC, wherein the offset voltage adjusting resistor of the differential amplifier is shared by a plurality of the light receiving amplifier circuits.
前記差動増幅器における前記他方の入力側トランジスタと、
前記オフセット電圧調整用抵抗と、
前記差動増幅器における一方の入力側トランジスタのエミッタ端子と他方の入力側トランジスタのエミッタ端子とが共有するテール電流源とが複数の受光アンプ回路で共有されていることを特徴とする受光IC。 A light receiving IC comprising a plurality of light receiving amplifier circuits of at least two or more of the light receiving amplifier circuits according to any one of claims 1 to 5, or a light receiving IC according to claim 6 or 7,
The other input side transistor in the differential amplifier;
The offset voltage adjusting resistor;
A light receiving IC, wherein a tail current source shared by an emitter terminal of one input side transistor and an emitter terminal of the other input side transistor in the differential amplifier is shared by a plurality of light receiving amplifier circuits.
前記差動増幅器における前記一方の入力側トランジスタのコレクタ端子と、
前記ゲイン抵抗を介して上記一方の入力側トランジスタのベース端子に接続される出力回路と、
前記出力側能動負荷トランジスタとが複数の受光アンプ回路で共有されていることを特徴とする受光IC。 A light-receiving IC comprising a plurality of light-receiving amplifier circuits of at least two or more of the light-receiving amplifier circuits according to any one of claims 1 to 5, or a light-receiving IC according to claim 6, 7 or 8,
A collector terminal of the one input side transistor in the differential amplifier;
An output circuit connected to the base terminal of the one input-side transistor via the gain resistor;
A light receiving IC, wherein the output active load transistor is shared by a plurality of light receiving amplifier circuits.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006131947A JP4499061B2 (en) | 2006-05-10 | 2006-05-10 | Light receiving amplifier circuit, light receiving IC and electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006131947A JP4499061B2 (en) | 2006-05-10 | 2006-05-10 | Light receiving amplifier circuit, light receiving IC and electronic device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007305214A true JP2007305214A (en) | 2007-11-22 |
JP4499061B2 JP4499061B2 (en) | 2010-07-07 |
Family
ID=38839007
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006131947A Expired - Fee Related JP4499061B2 (en) | 2006-05-10 | 2006-05-10 | Light receiving amplifier circuit, light receiving IC and electronic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4499061B2 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04129307A (en) * | 1990-09-20 | 1992-04-30 | Sony Corp | Amplifier circuit |
JP2002344257A (en) * | 2001-05-21 | 2002-11-29 | Sharp Corp | Differential amplifier and light reception amplification circuit using the same |
JP2004022051A (en) * | 2002-06-14 | 2004-01-22 | Sharp Corp | Light receiving amplifier element |
JP2005217722A (en) * | 2004-01-29 | 2005-08-11 | Matsushita Electric Ind Co Ltd | Amplifier circuit for optical disk device |
-
2006
- 2006-05-10 JP JP2006131947A patent/JP4499061B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04129307A (en) * | 1990-09-20 | 1992-04-30 | Sony Corp | Amplifier circuit |
JP2002344257A (en) * | 2001-05-21 | 2002-11-29 | Sharp Corp | Differential amplifier and light reception amplification circuit using the same |
JP2004022051A (en) * | 2002-06-14 | 2004-01-22 | Sharp Corp | Light receiving amplifier element |
JP2005217722A (en) * | 2004-01-29 | 2005-08-11 | Matsushita Electric Ind Co Ltd | Amplifier circuit for optical disk device |
Also Published As
Publication number | Publication date |
---|---|
JP4499061B2 (en) | 2010-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4884018B2 (en) | Amplifying device and optical disk drive device | |
TW201903553A (en) | Amplifier and semiconductor apparatus using the same | |
JP2007122841A (en) | Light-reception amplifier circuit and optical pickup device | |
US20050046448A1 (en) | Current-voltage transforming circuit employing limiter circuit | |
JP2003023327A (en) | Optical amplifier and optical pickup device using the same | |
US7382191B2 (en) | Multiplier-transimpedance amplifier combination with input common mode feedback | |
US7245188B2 (en) | Light receiving amplification circuit | |
US7714269B2 (en) | Light receiving circuit | |
US8432494B2 (en) | Video signal output circuit | |
JP4499061B2 (en) | Light receiving amplifier circuit, light receiving IC and electronic device | |
JP4869810B2 (en) | Subtraction circuit | |
JP2004288243A (en) | Light receiving optical amplifier circuit and optical pickup device equipped with the same | |
JP2007318645A (en) | Subtraction circuit | |
JP2005026420A (en) | Photodiode circuit | |
JP2006025377A (en) | Light receiving amplifier circuit and optical pickup | |
JP2005244864A (en) | Differential amplifying circuit and optical pick-up device provided with the same | |
JP2010263428A (en) | Signal level detection circuit | |
JP5255533B2 (en) | Light receiving circuit | |
JP2005252810A (en) | Current-voltage conversion circuit | |
JP2009225096A (en) | Photocurrent-voltage conversion circuit | |
JP2004096288A (en) | Current/voltage converter circuit, signal processing circuit using the same, and optical information reproducer | |
JPS61200709A (en) | Preamplifier for optical communication | |
JP2006005761A (en) | Optical receiver | |
JP2000209041A (en) | Light receiving amplifier circuit | |
JP2006166145A (en) | Noninverting amplifier, light receiving amplifier element provided with it and optical pickup element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080806 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100326 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100413 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100414 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |