JP2004288243A

JP2004288243A - Light receiving optical amplifier circuit and optical pickup device equipped with the same

Info

Publication number: JP2004288243A
Application number: JP2003076088A
Authority: JP
Inventors: Yuichiro Kushimatsu; 勇一郎串松; Tomotake Kishida; 朋丈岸田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2003-03-19
Filing date: 2003-03-19
Publication date: 2004-10-14
Anticipated expiration: 2023-03-19
Also published as: JP4152784B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide a light receiving optical amplifier circuit capable of detecting the amount of the input light by maintaining high-speed response characteristics even at the time of large light amount input and preventing the saturation. <P>SOLUTION: The light receiving optical amplifier circuit 1 is constituted in such a manner that a first stage amplifier circuit 2 converts the current signal of a photodiode 11 into a voltage signal and a first rear stage amplifier circuit 3 amplifies the voltage signal to process a light receiving signal as a reproducing/writing signal and output it as an output voltage V1 from a reproducing/writing signal control output terminal 101. A second rear stage amplifier circuit 4 amplifies the voltage signal from the first stage amplifier circuit 2 to process the light receiving signal as an input light amount detecting signal and output it as an output voltage V2 from an input light amount detection output terminal 102. Thus, the input light amount of the photodiode 11 is detected separately from the processing of the reproducing/writing signal, and gains are independently set in the first rear stage amplifier circuit 3 and the second rear stage amplifier circuit 4. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
本発明は、光媒体の再生時、書込み時の信号を処理する受光アンプ回路に関するものである。
【０００２】
【従来の技術】
書込み可能なコンパクトディスク（ＣＤ−Ｒ／ＲＷ）駆動装置や書込み可能なデジタルビデオディスク（ＤＶＤ）駆動装置といった光媒体の駆動装置においては、読出し／書込み時間を短くするよう応答特性の向上が要望されている。ディスク駆動の高速化により書込みの精度を上げる必要があるため、レーザーパワーの最適化は重要なものとなる。ピックアップ受光素子は信号を検出すると同時に、入力されるレーザー光量を検出する機能を併せ持っている。ピックアップ受光素子によって検出された光量情報はレーザー駆動装置にフィードバックされ、これによりレーザーパワーが書込みに最適となるように調整される。またディスク駆動の高速化に伴いレーザーの出力パワーは大きくなり、レーザーパワーが大きくなるとピックアップにおける受光素子への入力光量も大きくなるため、受光アンプ回路は大光量入力時においても高速な応答特性を維持し、入力光量検出を行う機能が必要とされる。
【０００３】
従来の、再生・書込み信号コントロール機能と入力光量検出機能とを同一の出力端子で果たす受光アンプ回路のブロック図を図８に示す。
【０００４】
同図に従って説明すると、図中のフォトダイオード８１へ入力された再生・書込みコントロール光信号は電流信号に変換され、その電流信号は、帰還抵抗Ｒ８１が接続されたトランスインピーダンス型の前段アンプ回路を構成するアンプＡ８１により電流−電圧変換されて増幅される。この出力電圧は抵抗Ｒ８２を介して後段アンプ回路を構成するアンプＡ８２に入力されて増幅され、受光アンプ回路の出力信号の電圧Ｖｏ（以下、出力電圧Ｖｏと称する）となる。後段アンプ回路は、アンプＡ８２に帰還抵抗Ｒ８３が接続された差動増幅型のアンプ回路であり、外部基準電圧Ｖｒｅｆが抵抗Ｒ８４を介して入力される。出力電圧Ｖｏは出力端子８０１から出力される。
【０００５】
上記受光アンプ回路のダイナミックレンジ特性を図９を用いて説明する。同図は、フォトダイオード８１への入力光信号の入力光量に対する出力電圧Ｖｏの変化を示す。出力電圧Ｖｏは、入力光量の増加に伴って受光アンプ回路のゲインで設定される傾きで上昇していくが、やがて飽和して一定値（約５Ｖ）となる。この飽和するまでの線形な領域が受光アンプ回路のダイナミックレンジを決定する。線形な領域では入力光量に比例して出力電圧Ｖｏが変動する為、出力電圧Ｖｏの値を測定することによってフォトダイオード８１への入力光量を検出することができる。従来の受光アンプ回路は、このようにして、再生・書込み信号コントロール出力が入力光量検出の機能も兼ねていた。
【０００６】
【特許文献１】
特開平５−８１６９５号公報
（公開日：平成５年（１９９３）４月２日）
【０００７】
【発明が解決しようとする課題】
再生・書込み信号コントロール用出力は、フォトダイオード８１に入力されたレーザー入力信号を増幅してＳ／Ｎを確保する為に、受光アンプ回路のゲインをある程度大きくする必要がある。このため、図９に示すフォトダイオード８１への入力光量に対する出力電圧Ｖｏの変化の傾き（ｄＶｏ／ｄＰ）が大きく、出力電圧Ｖｏが飽和するまでの線形な領域は狭く、従ってダイナミックレンジが小さい。すなわち、入力光量検出を行うことのできる光量範囲は狭い。
【０００８】
低倍速時の書込みのレーザーパワーではフォトダイオード８１の入力光量が小さいため、出力電圧Ｖｏが飽和することなく入力光量検出を行うことができるが、前述したように書込みの高倍速化に伴うレーザー入力光量の増大により、出力電圧Ｖｏは飽和領域に達してしまうため、入力光量の検出を行うことができなくなる。
【０００９】
しかも、大光量入力による出力電圧Ｖｏの飽和はアンプ回路が飽和することによって起こるものであり、飽和したアンプは復帰に時間を要するため、高速な応答特性の維持を困難なものとしていた。
【００１０】
本発明は、上記従来の問題点に鑑みなされたものであり、その目的は、大光量入力時においても高速な応答特性を維持し、且つアンプ回路の飽和を防いで入力光量検出を行うことができる受光アンプ回路、およびそれを備えた光ピックアップ装置を提供することにある。
【００１１】
【課題を解決するための手段】
本発明の受光アンプ回路は、上記課題を解決するために、光媒体の再生時および書込み時に上記光媒体から受光素子を介して得た受光信号を処理する受光アンプ回路において、上記受光信号を再生・書込み信号として処理して再生・書込み信号コントロール用出力端子から電圧として出力する第１のアンプ回路と、上記受光信号を上記受光素子の入力光量検出用信号として処理して入力光量検出用出力端子から電圧として出力する第２のアンプ回路とを備えた構成である。
【００１２】
上記の発明によれば、第１のアンプ回路は、光媒体の再生時および書込み時に光媒体から受光素子を介して得た受光信号を、再生・書込み信号として処理して、再生・書込み信号コントロール用出力端子から電圧として出力する。また、第２のアンプ回路は、上記受光信号を、受光素子の入力光量検出用信号として処理して、入力光量検出用出力端子から電圧として出力する。従って、再生・書込み信号の処理とは別に、受光素子の入力光量検出の処理を行うことができ、第１のアンプ回路と第２のアンプ回路とのそれぞれでゲインを独立に設定することができ、第２のアンプ回路のゲインを第１のアンプ回路のゲインよりも小さくして出力電圧を飽和しないようにすることができる。
【００１３】
すなわち、再生・書込み信号を処理するために第１のアンプ回路のゲインをある程度大きくしたとしても、第２のアンプ回路のゲインが小さいので、書込みを高倍速で行う大光量入力時にも、入力光量検出を行うためのアンプ回路を飽和させることなく入力光量検出を行うことができる。その分、高速な応答を維持しながら受光素子の入力光量に対するダイナミックレンジを拡大することができる。
【００１４】
この結果、大光量入力時においても高速な応答特性を維持し、且つアンプ回路の飽和を防いで入力光量検出を行うことができる受光アンプ回路を提供することができる。
【００１５】
さらに本発明の受光アンプ回路は、上記課題を解決するために、上記第２のアンプ回路のゲインは、上記受光素子の予め定める入力光量範囲において上記第２のアンプ回路の出力電圧が飽和しないように設定されている構成である。
【００１６】
上記の発明によれば、受光素子の予め定める入力光量範囲においては、第２のアンプ回路の出力電圧は飽和しないので、この入力光量範囲をダイナミックレンジとすることができる。
【００１７】
さらに本発明の受光アンプ回路は、上記課題を解決するために、上記第１のアンプ回路の出力電圧の振幅を所定値以下に制限する振幅制限手段を備えている構成である。
【００１８】
上記の発明によれば、第１のアンプ回路に、再生・書込み信号コントロール用出力端子の出力電圧が飽和値となるような過大な強度の信号が入力されても、振幅制限手段によって出力電圧の振幅が所定値以下に制限される。従って、第１のアンプ回路が飽和しないので、第１のアンプ回路が飽和して時間をかけて復帰するといった状態を回避することができ、高速応答により適した構成となる。
【００１９】
さらに本発明の受光アンプ回路は、上記課題を解決するために、上記所定値は、再生時における上記第１のアンプ回路の出力電圧の最大値以上であって、上記第１のアンプ回路の出力電圧の飽和値以下に設定される構成である。
【００２０】
上記の発明によれば、所定値が再生時における第１のアンプ回路の出力電圧の最大値以上であることから、入力光量が比較的小さい再生時における第１のアンプ回路の出力電圧は全く制限されることがなく、また、所定値が第１のアンプ回路の出力電圧の飽和値以下であることから、高速応答に適した構成となる。
【００２１】
さらに本発明の受光アンプ回路は、上記課題を解決するために、上記受光素子の出力に接続されるトランスインピーダンス型の初段アンプ回路を備え、上記第１のアンプ回路および上記第２のアンプ回路は、上記初段アンプ回路の出力電圧を入力電圧とする差動型アンプ回路である構成である。
【００２２】
上記の発明によれば、第１のアンプ回路および第２のアンプ回路は、受光素子の出力に接続されるトランスインピーダンス型の初段アンプ回路の出力電圧を入力電圧とする差動型アンプ回路であるので、差動型アンプ回路に備えられる差動増幅器の飽和を防ぐことができ、大光量入力時にも高速の応答特性を維持することができる。
【００２３】
さらに本発明の受光アンプ回路は、上記課題を解決するために、抵抗と所定段数のダイオードとの直列回路を、上記初段アンプ回路の帰還抵抗と並列に、上記ダイオードのアノードが上記初段アンプ回路の出力端子側となるように備えている構成である。
【００２４】
上記の発明によれば、初段アンプ回路の帰還抵抗と並列に、抵抗と所定段数のダイオードとの直列回路が備えられているので、初段アンプ回路の出力電圧が過大になったとしても、直列回路のダイオードが、初段アンプ回路の出力端子側から入力端子側へ電流が流れるように導通して出力電圧を制限する。従って、初段アンプ回路の飽和を防ぐことができるため、大光量入力時にも高速の応答特性を維持することができる。
【００２５】
さらに本発明の受光アンプ回路は、上記課題を解決するために、エミッタが上記初段アンプ回路と上記受光素子との接続点に接続されるとともにベースに一定電圧が印加されるＮＰＮ型のトランジスタを備えている構成である。
【００２６】
上記の発明によれば、大光量入力時にフォトダイオードなどの受光素子のバイアス電圧が低下すると、ＮＰＮ型のトランジスタが導通して、受光素子のバイアス電圧が低下するのを防止することができる。このトランジスタでは、ベースに一定電圧が印加されると、導通したときにはエミッタが上記一定電圧からベース・エミッタ間電圧だけ低い定電圧となり、この結果、初段アンプ回路と受光素子との接続点が定電圧となる。従って、受光素子のバイアス電圧が低下する大光量入力時にも、これを防止して高速の応答特性を維持することができる。
【００２７】
さらに本発明の受光アンプ回路は、上記課題を解決するために、上記振幅制限手段は、上記再生・書込み信号コントロール用出力端子と所定電位端子とを、上記再生・書込み信号コントロール用出力端子側がアノードとなるように接続する所定段数のダイオードの直列回路を備えている構成である。
【００２８】
上記の発明によれば、第１のアンプ回路の出力電圧が過大になろうとすると、振幅制限手段のダイオードの直列回路が、再生・書込み信号コントロール用出力端子側から所定電位端子側へ向かって電流が流れるように導通するので、第１のアンプ回路の出力電圧を、所定電位を基準とするダイオードの段数に応じた電圧に制限することができる。
【００２９】
さらに本発明の受光アンプ回路は、上記課題を解決するために、上記第１のアンプ回路は、上記差動型増幅器を構成するための差動増幅器と、上記差動増幅器の出力電圧を取り出す２段のバッファ回路とを備えており、上記振幅制限手段は、ベースが上記差動増幅器の外部基準電圧入力端子に接続されたＰＮＰ型のトランジスタと、上記差動増幅器の出力端子と上記トランジスタのエミッタとを、上記差動増幅器の出力端子側がアノードとなるように接続する所定段数のダイオードの直列回路とを備えている構成である。
【００３０】
上記の発明によれば、第１のアンプ回路においては、差動増幅器による差動増幅の結果としての出力電圧が２段のバッファ回路を介して出力されるが、この差動増幅器の出力電圧が振幅制限手段によって制限される。振幅制限手段は、ＰＮＰ型のトランジスタと、所定段数のダイオードの直列回路とを備えている。上記トランジスタのベースには外部基準電圧入力端子から外部基準電圧が印加されており、エミッタはこのトランジスタが導通したときに外部基準電圧よりもベース・エミッタ間電圧だけ高い電圧となる。そして、ダイオードの直列回路はアノードが差動増幅器の出力端子側となるように接続されているため、差動増幅器の出力電圧が大きくなっても、ダイオードおよびトランジスタが導通することにより、差動増幅器の出力端子は、トランジスタのエミッタよりもダイオードの段数に応じた分だけ高い電圧にしかならない。
【００３１】
従って、差動増幅器の出力電圧を制限することができ、飽和電圧以下にすることによって差動増幅器の飽和を防ぐことができるため、大光量入力時にも高速の応答特性を維持することができる。
【００３２】
また、本発明の光ピックアップ装置は、上記課題を解決するために、いずれかの前記受光アンプ回路を備えている構成である。
【００３３】
上記の発明によれば、大光量入力時においても高速な応答特性を維持し、且つ受光アンプ回路におけるアンプ回路の飽和を防いで入力光量検出を行うことができる光ピックアップ装置を提供することができる。
【００３４】
【発明の実施の形態】
〔実施の形態１〕
本発明の実施の一形態について図１および図２に基づいて説明すれば、以下の通りである。
【００３５】
図１に、本実施の形態に係る受光アンプ回路１の構成を示す。受光アンプ回路１は、フォトダイオード１１、初段アンプ回路２、第１後段アンプ回路３、および第２後段アンプ回路４を備えており、光媒体の再生時および書込み時に光媒体からフォトダイオード１１を介して得た受光信号を処理する。また、受光アンプ回路１は、ここではフォトダイオード１１を除いて１チップのＩＣとして構成されており、１チップの受光アンプ素子となっている。受光アンプ回路１では、従来の技術で述べた受光アンプ回路とは異なり、初段アンプ回路２の後段に、第１後段アンプ回路３と第２後段アンプ回路４とが並列に接続された構成となっている。初段アンプ回路２と第１後段アンプ回路３とは抵抗Ｒ１２を介して接続されており、初段アンプ回路２と第２後段アンプ回路４とは抵抗Ｒ１４を介して接続されている。
【００３６】
フォトダイオード（受光素子）１１は、ＣＤ−Ｒ／ＲＷなどの光媒体からの受光を行って入力光量に応じた電流を出力するものであり、アノードがＧＮＤに接続されており、カソードは初段アンプ回路２の入力端子に接続されている。
【００３７】
初段アンプ回路２は、トランスインピーダンス型のアンプ回路であってフォトダイオード１１を介して得た電流信号としての受光信号を電圧信号に変換して出力する。初段アンプ回路２はアンプＡ１１および帰還抵抗Ｒ１１を備えている。
【００３８】
第１後段アンプ回路（第１のアンプ回路）３は差動増幅型のアンプ回路であり、初段アンプ回路２から出力されて第１の入力となる電圧と、第１の入力とは別の第２の入力となる電圧との差を所定のゲインで増幅することにより、受光信号を再生・書込み信号として処理して再生・書込み信号コントロール用出力端子１０１から出力電圧Ｖ１として出力する。第１後段アンプ回路３は、アンプＡ１２、帰還抵抗Ｒ１３、および抵抗Ｒ１０１を備えている。アンプＡ１２は上記第１の入力用および第２の入力用の各入力端子を備えている。第１の入力用の入力端子には、抵抗Ｒ１２を介して受光信号が第１の入力として入力される。また、帰還抵抗Ｒ１３はアンプＡ１２の出力端子と第２の入力用の入力端子とを接続し、抵抗Ｒ１０１は第２の入力用の入力端子と外部基準電圧Ｖｒｅｆ１の入力端子とを接続している。帰還抵抗Ｒ１３と抵抗Ｒ１０１との接続点の電圧Ｖｄ１は、出力電圧Ｖ１と外部基準電圧Ｖｒｅｆ１との差が帰還抵抗Ｒ１３および抵抗Ｒ１０１によって略分圧された電圧であり、これが出力電圧Ｖ１の負帰還として第２の入力となる。
【００３９】
第２後段アンプ回路（第２のアンプ回路）４は差動増幅型のアンプ回路であり、初段アンプ回路２から出力されて第１の入力となる電圧と、第１の入力とは別の第２の入力となる電圧との差を所定のゲインで増幅することにより、受光信号を入力光量検出用信号として処理して入力光量検出用出力端子１０２から出力電圧Ｖ２として出力する。第２後段アンプ回路４は、アンプＡ１３、帰還抵抗Ｒ１５、および抵抗Ｒ１０２を備えている。アンプＡ１３は上記第１の入力用および第２の入力用の各入力端子を備えている。第１の入力用の入力端子には、抵抗Ｒ１４を介して受光信号が第１の入力として入力される。また、帰還抵抗Ｒ１５はアンプＡ１３の出力端子と第２の入力用の入力端子とを接続し、抵抗Ｒ１０２は第２の入力用の入力端子と外部基準電圧Ｖｒｅｆ１の入力端子とを接続している。帰還抵抗Ｒ１５と抵抗Ｒ１０２との接続点の電圧Ｖｄ２は、出力電圧Ｖ２と外部基準電圧Ｖｒｅｆ１との差が帰還抵抗Ｒ１５および抵抗Ｒ１０２によって略分圧された電圧であり、これが出力電圧Ｖ２の負帰還として第２の入力となる。
【００４０】
なお、再生・書込み信号コントロール用出力端子１０１および入力光量検出用出力端子１０２は、ここではそれぞれＩＣチップの出力端子として設けられる。
【００４１】
上記の構成の受光アンプ回路１では、第１後段アンプ回路３は再生・書込み信号の処理を行って、その結果を専用の再生・書込み信号コントロール用出力端子１０１から出力し、第２後段アンプ回路４は入力光量検出の処理を行って、その結果を専用の入力光量検出用出力端子１０２から出力する。従って、再生・書込み信号の処理とは別に、フォトダイオード１１の入力光量検出の処理を行うことができ、第１後段アンプ回路３と第２後段アンプ回路４とのそれぞれでゲインを独立に設定することができる。従って、第２後段アンプ回路４のゲインを第１後段アンプ回路３のゲインよりも小さくして出力電圧Ｖ２を飽和しないようにすることができる。
【００４２】
すなわち、再生・書込み信号を処理するために第１後段アンプ回路３のゲインをある程度大きくしたとしても、第２後段アンプ回路４のゲインが小さいので、書込みを高倍速で行う大光量入力時にも、入力光量検出を行うためのアンプ回路を飽和させることなく入力光量検出を行うことができる。その分、高速な応答を維持しながらフォトダイオード１１の入力光量に対するダイナミックレンジを拡大することができる。
【００４３】
このように、受光アンプ回路１によれば、大光量入力時においても高速な応答特性を維持し、且つアンプ回路の飽和を防いで入力光量検出を行うことができる。
【００４４】
また、本実施の形態では受光アンプ回路１を１チップのＩＣで実現しているが、２チップ以上のＩＣで実現することも可能である。
【００４５】
また、図２は、フォトダイオード１１の入力光量Ｐに対する出力電圧Ｖ２の関係を示したグラフである。第２後段アンプ回路４は、予め定める入力光量範囲において飽和しないような低ゲインに設定されており、図２で言えば、入力光量Ｐの０ｍＷから５ｍＷ近くまでの範囲を予め定めた入力光量範囲としており、この入力光量範囲がダイナミックレンジとなる。従来の技術で述べた図９では入力光量に対しては大きいゲインとなっていたため、出力電圧ＶｏはＰ＝１ｍＷ近くで飽和していた。このように、受光アンプ回路１によれば、入力光量のダイナミックレンジが大きくなって大光量入力時でも入力光量検出が可能となる。
【００４６】
〔実施の形態２〕
本発明の他の実施の形態について図３ないし図５に基づいて説明すれば、以下の通りである。なお、前記実施の形態１で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。
【００４７】
図３に、本実施の形態に係る受光アンプ回路２１の構成を示す。受光アンプ回路２１は、実施の形態１の受光アンプ回路１における第１後段アンプ回路３を第１後段アンプ回路２２に置き換えたものである。
【００４８】
第１後段アンプ回路（第１のアンプ回路）２２は、第１後段アンプ回路３に振幅制限回路２３を追加した構成である。振幅制限回路（振幅制限手段）２３は、再生・書込み信号コントロール出力端子１０１と外部基準電圧Ｖｒｅｆ１の入力端子との間に設けられ、第１後段アンプ回路２２の出力電圧Ｖ１の振幅を所定値以下に制限する。レーザー光などの入力光量が大きくなるのに伴って出力電圧Ｖ１の振幅も大きくなっていくが、第１後段アンプ回路２２でも出力電圧Ｖ１は約５Ｖで飽和する。そこで、第１後段アンプ回路２２の出力電圧Ｖ１が飽和値となるような過大な強度の信号が入力されたときに、外部基準電圧Ｖｒｅｆ１を利用して、再生・書込み信号コントロール出力端子１０１の電圧、すなわち出力電圧Ｖ１を、飽和しないように所定値以下に制限する。
【００４９】
従って、第１後段アンプ回路２２が飽和しないので、第１後段アンプ回路が飽和して時間をかけて復帰するといった状態を回避することができ、高速応答により適した構成となる。
【００５０】
また、振幅制限回路２３の上記所定値を、光媒体の再生時における第１後段アンプ回路２２の出力電圧Ｖ１の最大値以上であって、出力電圧Ｖ１の飽和値以下に設定するとよい。このようにすると、所定値が再生時における第１後段アンプ回路２２の出力電圧Ｖ１の最大値以上であることから、入力光量が比較的小さい再生時における第１後段アンプ回路２２の出力電圧Ｖ１は全く制限されることがなく、また、所定値が出力電圧Ｖ１の飽和値以下であることから、高速応答に適した構成となる。
【００５１】
また、第１後段アンプ回路２２および第２後段アンプ回路４は、初段アンプ回路２の後段に設けられた差動型アンプ回路であるので、前述の第２後段アンプ回路４に対する飽和防止を含めて、これらに備えられる差動増幅器の飽和を防ぐことができ、大光量入力時にも高速の応答特性を維持することができる。
【００５２】
ここで、図４に、振幅制限回路２３の具体的構成例を示す。
【００５３】
同図に示す振幅制限回路２３は、再生・書込み信号コントロール用出力端子１０１と、外部基準電圧Ｖｒｅｆ１の入力端子（所定電位端子）とを、再生・書込み信号コントロール用出力端子１０１側がアノードとなるように接続する複所定段数のダイオードＤ１〜Ｄｎ（ｎは任意の自然数であるが、ここでは２以上とする）の直列回路からなる。この構成によれば、出力電圧Ｖ１が過大になろうとすると、ダイオードＤ１〜Ｄｎの直列回路が、再生・書込み信号コントロール用出力端子１０１側から外部基準電圧Ｖｒｅｆ１の入力端子側へ向かって電流が流れるように導通する。
【００５４】
従って、ダイオードの段数によって出力電圧Ｖ１の電圧制限値である前記所定値を変えることができる。ｎ段のダイオード接続の場合、出力電圧Ｖ１は、
Ｖｒｅｆ１＋（ｎ×０．７Ｖ）・・・（１）
という所定値より大きな電圧値にはならない。従って、図４の構成によれば、出力電圧Ｖ１を、（１）式で表されるような、所定電位である外部基準電圧Ｖｒｅｆ１を基準とするダイオードの段数に応じた電圧以下に制限することができる。
【００５５】
次に、図５に、出力電圧Ｖ１を所定値以下に制限する他の構成例を示す。
【００５６】
同図は、第１後段アンプ回路２２に類似の構成の第１後段アンプ回路（第１のアンプ回路）２４の回路構成を具体的に示している。第１後段アンプ回路２４は、大別して差動増幅器、バッファ回路、帰還回路、および振幅制限回路を備えている。
【００５７】
差動増幅器は、トランジスタＱ５１・Ｑ５２・Ｑ５３・Ｑ５４、抵抗Ｒ５３・Ｒ５４、および定電流源Ｉ５０を備えている。トランジスタＱ５１・Ｑ５２はＮＰＮ型トランジスタであり、それぞれ順に、第１アンプ後段回路２４の第１の入力、第２の入力の入力段トランジスタである。トランジスタＱ５３・Ｑ５４はＰＮＰ型のトランジスタであり、トランジスタＱ５１・Ｑ５２に電源ＶＣＣ側で接続される能動負荷としてのカレントミラー回路を構成している。抵抗Ｒ５３・Ｒ５４はそれぞれカレントミラー動作に伴って電源ＶＣＣからの電圧降下を発生させるための抵抗である。定電流源Ｉ５０は、トランジスタＱ５１・Ｑ５２のエミッタ接続点とＧＮＤとの間に設けられた、差動動作を行うための定電流を生成する回路である。
【００５８】
なお、トランジスタＱ５１のベースには、図３の抵抗Ｒ１２に相当する抵抗Ｒ５１が接続されており、初段アンプ回路２の出力電圧が電圧Ｖｉｎとして抵抗Ｒ５１を介してトランジスタＱ５１のベースに入力される。また、トランジスタＱ５２のベースには抵抗Ｒ５２が接続されている。抵抗Ｒ５２は図３の抵抗Ｒ１０１に相当する。
【００５９】
バッファ回路は上記差動増幅器の出力電圧を取り出す２段のバッファ回路からなり、トランジスタＱ５５・Ｑ５６および定電流源Ｉ５１・Ｉ５２を備えている。トランジスタＱ５５はＰＮＰ型トランジスタであり、ベースに差動増幅器の出力端子であるトランジスタＱ５２のコレクタが接続されて、トランジスタＱ５５の能動負荷としての定電流源Ｉ５１とともに、差動増幅器の出力の１段目のバッファ回路としてエミッタフォロアを構成している。トランジスタＱ５６はＮＰＮ型トランジスタであり、ベースに第１のバッファ回路の出力端子であるトランジスタＱ５５のエミッタが接続されて、トランジスタＱ５６の能動負荷としての定電流源Ｉ５２とともに、差動増幅器の２段目のバッファ回路としてエミッタフォロアを構成している。トランジスタＱ５６のエミッタ出力が第１後段アンプ回路２４の出力電圧Ｖ１となる。
【００６０】
帰還回路は、抵抗Ｒ５５とコンデンサＣ５１との並列回路からなり、この並列回路が、出力電圧Ｖ１の出力端子であるトランジスタＱ５６のエミッタと、差動増幅器の第２の入力用の入力端子であるトランジスタＱ５２のベースとを接続している。
【００６１】
振幅制限回路は振幅制限回路２５として図示されたものであって、トランジスタＱ５７および所定段数のダイオードＤ１〜Ｄｎ（ｎは任意の自然数であるが、ここでは２以上とする）からなり、出力電圧Ｖ１を所定値以下に制限する。トランジスタＱ５７はＰＮＰ型トランジスタであり、ベースは外部基準電圧Ｖｒｅｆ１の入力端子に接続されており、コレクタはＧＮＤに接続されている。ダイオードＤ１〜Ｄｎは、差動増幅器の出力端子であるトランジスタＱ５２のコレクタと、トランジスタＱ５７のエミッタとを、差動増幅器の出力端子側がアノードとなるように接続する直列回路となっている。
【００６２】
上記の構成の第１後段アンプ回路２４では、トランジスタＱ５７のエミッタは、トランジスタＱ５７が導通したときに外部基準電圧Ｖｒｅｆ１よりもベース・エミッタ間電圧だけ高い電圧となる。そして、ダイオードＤ１〜Ｄｎの直列回路はアノードが差動増幅器の出力端子側となるように接続されているため、差動増幅器の出力電圧が大きくなっても、ダイオードＤ１〜ＤｎおよびトランジスタＱ５７が導通することにより、差動増幅器の出力端子は、トランジスタＱ５７のエミッタよりもダイオードＤ１〜Ｄｎの段数に応じた分だけ高い電圧にしかならない。
【００６３】
このことを式を用いて以下に示す。入力光量の増大により差動増幅器の出力電圧は上昇していくが、
Ｖｒｅｆ１＋１Ｖ_ＢＥ（＝０．７Ｖ）＋（ｎ×０．７Ｖ）・・・（２）
より大きな電圧値にはならない。（２）式で表される所定値を差動増幅器の出力電圧の飽和値（約５Ｖ）以下にすることによって差動増幅器の飽和を防ぐことができるため、大光量入力時にも高速の応答特性を維持することができる。
【００６４】
〔実施の形態３〕
本発明のさらに他の実施の形態について図６に基づいて説明すれば、以下の通りである。なお、前記実施の形態１および２で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。
【００６５】
図６に、本実施の形態に係る受光アンプ回路４１の構成を示す。受光アンプ回路４１は、実施の形態３の受光アンプ回路２１において初段アンプ回路２を初段アンプ回路４２に置き換えた構成である。
【００６６】
初段アンプ回路４２は、初段アンプ回路２に、抵抗Ｒ４１およびダイオードＤ４１〜Ｄ４３を追加した構成である。抵抗Ｒ４１とダイオードＤ４１〜Ｄ４３とは直列回路を構成しており、この直列回路が、ダイオードＤ４１〜Ｄ４３のアノードが初段アンプ回路４２の出力端子側となるように、帰還抵抗Ｒ１１に並列に接続されている。
【００６７】
上記の構成によれば、初段アンプ回路４２の出力電圧が過大になったとしても、直列回路のダイオードＤ４１〜Ｄ４３が、初段アンプ回路４２の出力端子側から入力端子側へ電流が流れるように導通して上記出力電圧を制限する。すなわち、抵抗Ｒ４１およびダイオードＤ４１〜Ｄ４３の直列回路は、初段アンプ回路４２の出力電圧を制限するクランプ回路となっている。帰還抵抗Ｒ１１には光電流Ｉ_ＳＣが流れるが、大光量入力時には（光電流Ｉｓｃ×帰還抵抗Ｒ１１）の値が（ダイオードの順方向電圧Ｖ_Ｆ（＝０．７Ｖ）×ダイオード段数）の値に等しくなるまで初段アンプ回路４２の出力電圧が上昇すると、ダイオードＤ４１〜Ｄ４３が導通して光電流Ｉｓｃはクランプ回路の方にも分流される。従って、初段アンプ回路４２の出力電圧はそれ以上上昇しなくなる。この出力クランプによりアンプＡ１１の飽和を防ぐことができるため、大光量入力時にも高速の応答特性を維持することができる。なお、ダイオードは３段に限らず任意の段数でよい。
【００６８】
〔実施の形態４〕
本発明のさらに他の実施の形態について図７に基づいて説明すれば、以下の通りである。なお、前記実施の形態１ないし３で述べた構成要素と同一の機能を有する構成要素については同一の符号を付し、その説明を省略する。
【００６９】
図７に、本実施の形態に係る受光アンプ回路９１の構成を示す。受光アンプ回路９１は、実施の形態３の受光アンプ回路２１にトランジスタＱ９１を追加した構成である。
【００７０】
トランジスタＱ９１はＮＰＮ型トランジスタであり、ベースには一定電圧の外部基準電圧Ｖｒｅｆ２が印加され、コレクタは電源ＶＣＣに接続され、エミッタはフォトダイオード１１のカソードに接続されている。トランジスタＱ９１は、ベースに外部基準電圧Ｖｒｅｆ２という一定電圧が印加されることより、フォトダイオード１１のバイアス電圧Ｖ７１が低下したとき、すなわちフォトダイオード１１のカソード電位が負電位側に大きくなったときに導通して、バイアス電圧Ｖ７１を定電圧とする出力を行う。すなわち、トランジスタＱ９１は、バイアス電圧Ｖ７１の低下を制限するクランプ回路となっている。
【００７１】
大光量入力に伴いフォトダイオード１１のバイアス電圧Ｖ７１が低下すると、ＰＮ接合を有するフォトダイオード１１のように、ＰＮ接合を有する受光素子では空乏層幅が減少することにより接合容量成分が大きくなり、高速応答を阻害するといったように応答特性の劣化が生じやすい。そこで、上記の構成により、バイアス電圧Ｖ７１が低下したときにトランジスタがＱ９１が導通するようにすると、導通したときにはトランジスタＱ９１のエミッタは外部基準電圧Ｖｒｅｆ２からベース・エミッタ間電圧だけ低い定電圧となり、バイアス電圧Ｖ７１を定電圧としてある値以上には低下しないようにすることができる。
【００７２】
従って、フォトダイオード１１のバイアス電圧Ｖ７１が低下するのを防止することができ、大光量入力時にも高速の応答特性を維持することができる。
【００７３】
なお、本実施の形態は、第２後段アンプ回路４が飽和しない範囲として定められたダイナミックレンジを越えて入力されるような、過大な光入力が行われたときに特に有効である。
【００７４】
また、前述した各受光アンプ回路を備えた光ピックアップ装置を構成すれば、大光量入力時においても高速な応答特性を維持し、且つ受光アンプ回路におけるアンプ回路の飽和を防いで入力光量検出を行うことができる光ピックアップ装置となる。
【００７５】
【発明の効果】
本発明の受光アンプ回路は、以上のように、上記受光信号を再生・書込み信号として処理して再生・書込み信号コントロール用出力端子から電圧として出力する第１のアンプ回路と、上記受光信号を上記受光素子の入力光量検出用信号として処理して入力光量検出用出力端子から電圧として出力する第２のアンプ回路とを備えた構成である。
【００７６】
それゆえ、第１のアンプ回路と第２のアンプ回路とのそれぞれでゲインを独立に設定することができ、第２のアンプ回路のゲインを第１のアンプ回路のゲインよりも小さくして出力電圧を飽和しないようにすることができる。
【００７７】
すなわち、再生・書込み信号を処理するために第１のアンプ回路のゲインをある程度大きくしたとしても、第２のアンプ回路のゲインが小さいので、書込みを高倍速で行う大光量入力時にも、入力光量検出を行うためのアンプ回路を飽和させることなく入力光量検出を行うことができる。その分、高速な応答を維持しながら受光素子の入力光量に対するダイナミックレンジを拡大することができる。
【００７８】
この結果、大光量入力時においても高速な応答特性を維持し、且つアンプ回路の飽和を防いで入力光量検出を行うことができる受光アンプ回路を提供することができるという効果を奏する。
【００７９】
さらに本発明の受光アンプ回路は、以上のように、上記第２のアンプ回路のゲインは、上記受光素子の予め定める入力光量範囲において上記第２のアンプ回路の出力電圧が飽和しないように設定されている構成である。
【００８０】
それゆえ、受光素子の予め定める入力光量範囲においては、第２のアンプ回路の出力電圧は飽和しないので、この入力光量範囲をダイナミックレンジとすることができるという効果を奏する。
【００８１】
さらに本発明の受光アンプ回路は、以上のように、上記第１のアンプ回路の出力電圧の振幅を所定値以下に制限する振幅制限手段を備えている構成である。
【００８２】
それゆえ、第１のアンプ回路が飽和しないので、第１のアンプ回路が飽和して時間をかけて復帰するといった状態を回避することができ、高速応答により適した構成となるという効果を奏する。
【００８３】
さらに本発明の受光アンプ回路は、以上のように、上記所定値は、再生時における上記第１のアンプ回路の出力電圧の最大値以上であって、上記第１のアンプ回路の出力電圧の飽和値以下に設定される構成である。
【００８４】
それゆえ、入力光量が比較的小さい再生時における第１のアンプ回路の出力電圧は全く制限されることがなく、また、高速応答に適した構成となるという効果を奏する。
【００８５】
さらに本発明の受光アンプ回路は、以上のように、上記受光素子の出力に接続されるトランスインピーダンス型の初段アンプ回路を備え、上記第１のアンプ回路および上記第２のアンプ回路は、上記初段アンプ回路の出力電圧を入力電圧とする差動型アンプ回路である構成である。
【００８６】
それゆえ、差動型アンプ回路に備えられる差動増幅器の飽和を防ぐことができ、大光量入力時にも高速の応答特性を維持することができるという効果を奏する。
【００８７】
さらに本発明の受光アンプ回路は、以上のように、抵抗と所定段数のダイオードとの直列回路を、上記初段アンプ回路の帰還抵抗と並列に、上記ダイオードのアノードが上記初段アンプ回路の出力端子側となるように備えている構成である。
【００８８】
それゆえ、初段アンプ回路の出力電圧が過大になったとしても、直列回路のダイオードが、初段アンプ回路の出力端子側から入力端子側へ電流が流れるように導通して出力電圧を制限する。従って、初段アンプ回路の飽和を防ぐことができるため、大光量入力時にも高速の応答特性を維持することができるという効果を奏する。
【００８９】
さらに本発明の受光アンプ回路は、以上のように、エミッタが上記初段アンプ回路と上記受光素子との接続点に接続されるとともにベースに一定電圧が印加されるＮＰＮ型のトランジスタを備えている構成である。
【００９０】
それゆえ、受光素子のバイアス電圧が低下する大光量入力時にも、これを防止して高速の応答特性を維持することができるという効果を奏する。
【００９１】
さらに本発明の受光アンプ回路は、以上のように、上記振幅制限手段は、上記再生・書込み信号コントロール用出力端子と所定電位端子とを、上記再生・書込み信号コントロール用出力端子側がアノードとなるように接続する所定段数のダイオードの直列回路を備えている構成である。
【００９２】
それゆえ、第１のアンプ回路の出力電圧が過大になろうとすると、振幅制限手段のダイオードの直列回路が、再生・書込み信号コントロール用出力端子側から所定電位端子側へ向かって電流が流れるように導通するので、第１のアンプ回路の出力電圧を、所定電位を基準とするダイオードの段数に応じた電圧に制限することができるという効果を奏する。
【００９３】
さらに本発明の受光アンプ回路は、以上のように、上記第１のアンプ回路は、上記差動型増幅器を構成するための差動増幅器と、上記差動増幅器の出力電圧を取り出す２段のバッファ回路とを備えており、上記振幅制限手段は、ベースが上記差動増幅器の外部基準電圧入力端子に接続されたＰＮＰ型のトランジスタと、上記差動増幅器の出力端子と上記トランジスタのエミッタとを、上記差動増幅器の出力端子側がアノードとなるように接続する所定段数のダイオードの直列回路とを備えている構成である。
【００９４】
それゆえ、差動増幅器の出力電圧が大きくなっても、ダイオードおよびトランジスタが導通することにより、差動増幅器の出力端子は、トランジスタのエミッタよりもダイオードの段数に応じた分だけ高い電圧にしかならない。
【００９５】
従って、差動増幅器の出力電圧を制限することができ、飽和電圧以下にすることによって差動増幅器の飽和を防ぐことができるため、大光量入力時にも高速の応答特性を維持することができるという効果を奏する。
【００９６】
また、本発明の光ピックアップ装置は、以上のように、いずれかの前記受光アンプ回路を備えている構成である。
【００９７】
それゆえ、大光量入力時においても高速な応答特性を維持し、且つ受光アンプ回路におけるアンプ回路の飽和を防いで入力光量検出を行うことができる光ピックアップ装置を提供することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る受光アンプ回路の構成を示す回路図である。
【図２】図１の受光アンプ回路における入力光量と第２後段アンプ回路の出力電圧との関係を示すグラフである。
【図３】本発明の第２の実施の形態に係る受光アンプ回路の構成を示す回路図である。
【図４】図３の受光アンプ回路に備えられる振幅制限回路の構成を示す回路図である。
【図５】図３の受光アンプ回路に備えられる他の第１後段アンプ回路と、その振幅制限回路との構成を示す回路図である。
【図６】本発明の第３の実施の形態に係る受光アンプ回路の構成を示す回路図である。
【図７】本発明の第４の実施の形態に係る受光アンプ回路の構成を示す回路図である。
【図８】従来の受光アンプ回路の構成を示す回路図である。
【図９】図８の受光アンプ回路における入力光量と後段アンプ回路の出力電圧との関係を示すグラフである。
【符号の説明】
１、２１、４１、９１受光アンプ回路
２、４２初段アンプ回路
３、２２、２４第１後段アンプ回路（第１のアンプ回路）
４第２後段アンプ回路（第２のアンプ回路）
１１フォトダイオード（受光素子）
２３、２５振幅制限回路（振幅制限手段）
１０１再生・書込み信号コントロール用出力端子
１０２入力光量検出用出力端子
Ｄ１〜Ｄｎ、Ｄ４１〜Ｄ４３ダイオード
Ｑ５７トランジスタ
Ｑ９１トランジスタ
Ｒ１１帰還抵抗
Ｖｒｅｆ２外部基準電圧（一定電圧）[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a light receiving amplifier circuit that processes signals during reproduction and writing of an optical medium.
[0002]
[Prior art]
In a drive device of an optical medium such as a writable compact disk (CD-R / RW) drive device or a writable digital video disk (DVD) drive device, there is a demand for an improvement in response characteristics so as to shorten a read / write time. ing. Optimization of the laser power is important because it is necessary to increase the writing accuracy by increasing the speed of the disk drive. The pick-up light receiving element has a function of detecting the signal and at the same time detecting the amount of the input laser beam. The light amount information detected by the pickup light receiving element is fed back to the laser driving device, whereby the laser power is adjusted to be optimal for writing. In addition, the output power of the laser increases as the disk drive speeds up, and as the laser power increases, the amount of light input to the light-receiving element in the pickup also increases, so the light-receiving amplifier circuit maintains high-speed response characteristics even when a large amount of light is input. However, a function of detecting the input light amount is required.
[0003]
FIG. 8 is a block diagram of a conventional light-receiving amplifier circuit in which a read / write signal control function and an input light amount detection function are performed by the same output terminal.
[0004]
Referring to the figure, the read / write control optical signal input to the photodiode 81 in the figure is converted into a current signal, and the current signal forms a transimpedance type pre-amplifier circuit to which a feedback resistor R81 is connected. The current-voltage conversion is performed and amplified by the amplifier A81. This output voltage is input to and amplified by an amplifier A82 constituting a subsequent-stage amplifier circuit via a resistor R82, and becomes an output signal voltage Vo (hereinafter, referred to as an output voltage Vo) of the light-receiving amplifier circuit. The latter-stage amplifier circuit is a differential amplification type amplifier circuit in which a feedback resistor R83 is connected to an amplifier A82, and receives an external reference voltage Vref via a resistor R84. The output voltage Vo is output from the output terminal 801.
[0005]
The dynamic range characteristics of the light receiving amplifier circuit will be described with reference to FIG. This figure shows a change in the output voltage Vo with respect to the input light amount of the input optical signal to the photodiode 81. The output voltage Vo rises with a slope set by the gain of the light receiving amplifier circuit as the input light amount increases, but eventually saturates to a constant value (about 5 V). The linear region up to the saturation determines the dynamic range of the light receiving amplifier circuit. In a linear region, the output voltage Vo fluctuates in proportion to the input light amount, so that the input light amount to the photodiode 81 can be detected by measuring the value of the output voltage Vo. As described above, in the conventional light receiving amplifier circuit, the reproduction / write signal control output also has the function of detecting the amount of input light.
[0006]
[Patent Document 1]
JP-A-5-81695
(Publication date: April 2, 1993)
[0007]
[Problems to be solved by the invention]
As for the reproduction / write signal control output, the gain of the light receiving amplifier circuit needs to be increased to some extent in order to amplify the laser input signal input to the photodiode 81 and secure S / N. Therefore, the slope (dVo / dP) of the change in the output voltage Vo with respect to the amount of light input to the photodiode 81 shown in FIG. That is, the light amount range in which the input light amount can be detected is narrow.
[0008]
With the writing laser power at the low speed, the input light amount of the photodiode 81 is small, so that the input light amount can be detected without saturating the output voltage Vo. However, as described above, the laser input due to the high writing speed is increased. Since the output voltage Vo reaches the saturation region due to the increase in the light amount, the input light amount cannot be detected.
[0009]
In addition, the saturation of the output voltage Vo due to the input of a large amount of light is caused by the saturation of the amplifier circuit, and it takes time for the saturated amplifier to recover, making it difficult to maintain high-speed response characteristics.
[0010]
The present invention has been made in view of the above-described conventional problems, and has as its object to maintain high-speed response characteristics even when a large amount of light is input, and to perform input light amount detection while preventing saturation of an amplifier circuit. It is an object of the present invention to provide a light receiving amplifier circuit capable of performing the above and an optical pickup device including the same.
[0011]
[Means for Solving the Problems]
In order to solve the above problem, a light receiving amplifier circuit of the present invention is a light receiving amplifier circuit for processing a light receiving signal obtained from the optical medium via a light receiving element at the time of reproduction and writing of the optical medium. A first amplifier circuit for processing as a write signal and outputting as a voltage from a reproduction / write signal control output terminal, and an input light amount detection output terminal for processing the light receiving signal as an input light amount detecting signal of the light receiving element And a second amplifier circuit that outputs a voltage from the second amplifier circuit.
[0012]
According to the above invention, the first amplifier circuit processes a light receiving signal obtained from the optical medium via the light receiving element as a reproducing / writing signal during reproduction and writing of the optical medium, and controls the reproduction / writing signal control. Output as a voltage from the output terminal. Further, the second amplifier circuit processes the light receiving signal as an input light amount detecting signal of the light receiving element and outputs it as a voltage from the input light amount detecting output terminal. Therefore, the processing of detecting the input light amount of the light receiving element can be performed separately from the processing of the reproduction / write signal, and the gain can be set independently for each of the first amplifier circuit and the second amplifier circuit. The gain of the second amplifier circuit can be made smaller than the gain of the first amplifier circuit so that the output voltage is not saturated.
[0013]
That is, even if the gain of the first amplifier circuit is increased to some extent to process the read / write signal, the gain of the second amplifier circuit is small. The input light amount can be detected without saturating the amplifier circuit for performing the detection. Accordingly, the dynamic range with respect to the input light amount of the light receiving element can be expanded while maintaining a high-speed response.
[0014]
As a result, it is possible to provide a light-receiving amplifier circuit that can maintain a high-speed response characteristic even when a large amount of light is input, and can detect an input light amount while preventing saturation of the amplifier circuit.
[0015]
Further, in order to solve the above problem, the light receiving amplifier circuit of the present invention is arranged so that the gain of the second amplifier circuit is set so that the output voltage of the second amplifier circuit is not saturated in a predetermined input light amount range of the light receiving element. This is the configuration set to.
[0016]
According to the above invention, the output voltage of the second amplifier circuit does not saturate in the predetermined input light amount range of the light receiving element, so that the input light amount range can be set as the dynamic range.
[0017]
Further, in order to solve the above problem, the light receiving amplifier circuit of the present invention is configured to include amplitude limiting means for limiting the amplitude of the output voltage of the first amplifier circuit to a predetermined value or less.
[0018]
According to the above invention, even if a signal having an excessive intensity such that the output voltage of the reproduction / write signal control output terminal becomes a saturation value is input to the first amplifier circuit, the output voltage of the output terminal is controlled by the amplitude limiting means. The amplitude is limited to a predetermined value or less. Therefore, since the first amplifier circuit does not saturate, it is possible to avoid a state in which the first amplifier circuit saturates and recovers over time, and the configuration is more suitable for high-speed response.
[0019]
Further, in order to solve the above problem, in the light receiving amplifier circuit of the present invention, the predetermined value is not less than a maximum value of an output voltage of the first amplifier circuit at the time of reproduction, and an output of the first amplifier circuit is In this configuration, the voltage is set to be equal to or lower than the saturation value of the voltage.
[0020]
According to the above invention, since the predetermined value is equal to or more than the maximum value of the output voltage of the first amplifier circuit at the time of reproduction, the output voltage of the first amplifier circuit at the time of reproduction with a relatively small input light amount is completely limited. And the predetermined value is equal to or less than the saturation value of the output voltage of the first amplifier circuit, so that the configuration is suitable for high-speed response.
[0021]
Further, in order to solve the above problem, the light receiving amplifier circuit of the present invention includes a transimpedance type first stage amplifier circuit connected to the output of the light receiving element, wherein the first amplifier circuit and the second amplifier circuit are And a differential amplifier circuit using the output voltage of the first-stage amplifier circuit as an input voltage.
[0022]
According to the above invention, the first amplifier circuit and the second amplifier circuit are differential amplifier circuits that use the output voltage of the transimpedance type first-stage amplifier circuit connected to the output of the light receiving element as the input voltage. Therefore, saturation of the differential amplifier provided in the differential amplifier circuit can be prevented, and high-speed response characteristics can be maintained even when a large amount of light is input.
[0023]
Further, in order to solve the above problem, the light-receiving amplifier circuit of the present invention includes a series circuit of a resistor and a predetermined number of diodes in parallel with a feedback resistor of the first-stage amplifier circuit, and the anode of the diode is connected to the first-stage amplifier circuit. This is a configuration provided to be on the output terminal side.
[0024]
According to the above invention, since the series circuit of the resistor and the predetermined number of diodes is provided in parallel with the feedback resistor of the first-stage amplifier circuit, even if the output voltage of the first-stage amplifier circuit becomes excessive, Diode conducts so that current flows from the output terminal side to the input terminal side of the first-stage amplifier circuit to limit the output voltage. Therefore, since saturation of the first-stage amplifier circuit can be prevented, high-speed response characteristics can be maintained even when a large amount of light is input.
[0025]
Further, in order to solve the above problem, the light receiving amplifier circuit of the present invention includes an NPN transistor having an emitter connected to a connection point between the first-stage amplifier circuit and the light receiving element and a constant voltage applied to a base. Configuration.
[0026]
According to the above invention, when the bias voltage of the light receiving element such as a photodiode decreases when a large amount of light is input, it is possible to prevent the NPN-type transistor from conducting and reduce the bias voltage of the light receiving element. In this transistor, when a constant voltage is applied to the base, the emitter becomes a constant voltage lower than the above-mentioned constant voltage by the voltage between the base and the emitter when the transistor is turned on. It becomes. Therefore, even at the time of inputting a large amount of light in which the bias voltage of the light receiving element decreases, high speed response characteristics can be maintained by preventing this.
[0027]
Further, in order to solve the above problem, in the light receiving amplifier circuit according to the present invention, the amplitude limiting means includes an output terminal for reproduction / write signal control and a predetermined potential terminal, and an output terminal for reproduction / write signal control having an anode. In this configuration, a series circuit of a predetermined number of diodes connected in such a manner is provided.
[0028]
According to the above invention, when the output voltage of the first amplifier circuit is going to become excessive, the series circuit of the diodes of the amplitude limiting means causes the current to flow from the reproduction / write signal control output terminal side to the predetermined potential terminal side. Is conducted so as to flow, so that the output voltage of the first amplifier circuit can be limited to a voltage corresponding to the number of diodes with respect to a predetermined potential.
[0029]
Further, in order to solve the above problem, in the light receiving amplifier circuit of the present invention, the first amplifier circuit includes a differential amplifier for constituting the differential amplifier and a circuit for extracting an output voltage of the differential amplifier. A buffer circuit of a stage, wherein the amplitude limiting means includes a PNP transistor having a base connected to an external reference voltage input terminal of the differential amplifier, an output terminal of the differential amplifier, and an emitter of the transistor. And a series circuit of a predetermined number of diodes connected so that the output terminal side of the differential amplifier becomes an anode.
[0030]
According to the above invention, in the first amplifier circuit, the output voltage as a result of the differential amplification by the differential amplifier is output via the two-stage buffer circuit, and the output voltage of the differential amplifier is Limited by the amplitude limiting means. The amplitude limiter includes a PNP transistor and a series circuit of a predetermined number of diodes. An external reference voltage is applied to the base of the transistor from an external reference voltage input terminal, and the emitter has a voltage higher than the external reference voltage by the base-emitter voltage when the transistor is turned on. And since the series circuit of the diode is connected such that the anode is on the output terminal side of the differential amplifier, even if the output voltage of the differential amplifier becomes large, the diode and the transistor become conductive, so that the differential amplifier is turned on. The output terminal is only higher in voltage than the emitter of the transistor by an amount corresponding to the number of diode stages.
[0031]
Accordingly, the output voltage of the differential amplifier can be limited, and the saturation of the differential amplifier can be prevented by setting the output voltage to be equal to or lower than the saturation voltage. Therefore, high-speed response characteristics can be maintained even when a large amount of light is input.
[0032]
Further, an optical pickup device of the present invention is configured to include any one of the light-receiving amplifier circuits in order to solve the above problem.
[0033]
According to the above invention, it is possible to provide an optical pickup device that can maintain a high-speed response characteristic even when a large amount of light is input, and can detect the amount of input light while preventing saturation of the amplifier circuit in the light receiving amplifier circuit. .
[0034]
BEST MODE FOR CARRYING OUT THE INVENTION
[Embodiment 1]
An embodiment of the present invention will be described below with reference to FIGS.
[0035]
FIG. 1 shows a configuration of a light receiving amplifier circuit 1 according to the present embodiment. The light receiving amplifier circuit 1 includes a photodiode 11, a first-stage amplifier circuit 2, a first rear-stage amplifier circuit 3, and a second rear-stage amplifier circuit 4. The light-receiving amplifier circuit 1 is connected to the optical medium via the photodiode 11 during reproduction and writing of the optical medium. The received light signal is processed. The light receiving amplifier circuit 1 is configured as a one-chip IC except for the photodiode 11 here, and serves as a one-chip light receiving amplifier element. Unlike the light receiving amplifier circuit described in the related art, the light receiving amplifier circuit 1 has a configuration in which a first latter-stage amplifier circuit 3 and a second latter-stage amplifier circuit 4 are connected in parallel at the subsequent stage of the first-stage amplifier circuit 2. ing. The first-stage amplifier circuit 2 and the first second-stage amplifier circuit 3 are connected via a resistor R12, and the first-stage amplifier circuit 2 and the second second-stage amplifier circuit 4 are connected via a resistor R14.
[0036]
The photodiode (light receiving element) 11 receives light from an optical medium such as a CD-R / RW and outputs a current corresponding to an input light amount. The anode is connected to GND, and the cathode is a first-stage amplifier. It is connected to the input terminal of the circuit 2.
[0037]
The first-stage amplifier circuit 2 is a transimpedance type amplifier circuit that converts a light receiving signal as a current signal obtained via the photodiode 11 into a voltage signal and outputs the voltage signal. The first-stage amplifier circuit 2 includes an amplifier A11 and a feedback resistor R11.
[0038]
The first rear-stage amplifier circuit (first amplifier circuit) 3 is a differential amplification type amplifier circuit, and a voltage which is output from the first-stage amplifier circuit 2 and serves as a first input, and a voltage which is different from the first input. By amplifying the difference between the input voltage and the input voltage 2 by a predetermined gain, the received light signal is processed as a read / write signal, and output as an output voltage V1 from the read / write signal control output terminal 101. The first latter-stage amplifier circuit 3 includes an amplifier A12, a feedback resistor R13, and a resistor R101. The amplifier A12 has input terminals for the first input and the second input. A light receiving signal is input as a first input to the input terminal for the first input via the resistor R12. The feedback resistor R13 connects the output terminal of the amplifier A12 to the input terminal for the second input, and the resistor R101 connects the input terminal for the second input to the input terminal for the external reference voltage Vref1. . The voltage Vd1 at the connection point between the feedback resistor R13 and the resistor R101 is a voltage obtained by substantially dividing the difference between the output voltage V1 and the external reference voltage Vref1 by the feedback resistor R13 and the resistor R101, and this is the negative feedback of the output voltage V1. As the second input.
[0039]
The second post-amplifier circuit (second amplifier circuit) 4 is a differential amplification type amplifier circuit, and a voltage which is output from the first-stage amplifier circuit 2 and becomes a first input, and a second voltage which is different from the first input. By amplifying the difference between the input voltage and the input voltage of No. 2 by a predetermined gain, the received light signal is processed as an input light amount detection signal and output from the input light amount detection output terminal 102 as an output voltage V2. The second post-amplifier circuit 4 includes an amplifier A13, a feedback resistor R15, and a resistor R102. The amplifier A13 has input terminals for the first input and the second input. A light receiving signal is input as a first input to the input terminal for the first input via the resistor R14. The feedback resistor R15 connects the output terminal of the amplifier A13 to the input terminal for the second input, and the resistor R102 connects the input terminal for the second input to the input terminal for the external reference voltage Vref1. . The voltage Vd2 at the connection point between the feedback resistor R15 and the resistor R102 is a voltage obtained by substantially dividing the difference between the output voltage V2 and the external reference voltage Vref1 by the feedback resistor R15 and the resistor R102, and this is the negative feedback of the output voltage V2. As the second input.
[0040]
Note that the reproduction / write signal control output terminal 101 and the input light amount detection output terminal 102 are provided here as output terminals of the IC chip.
[0041]
In the light receiving amplifier circuit 1 having the above configuration, the first post-amplifier circuit 3 processes the read / write signal, and outputs the result from the dedicated read / write signal control output terminal 101. Reference numeral 4 performs an input light amount detection process, and outputs the result from a dedicated input light amount detection output terminal 102. Therefore, the processing for detecting the input light amount of the photodiode 11 can be performed separately from the processing of the read / write signal, and the gains of the first and second rear-stage amplifier circuits 3 and 4 are independently set. be able to. Therefore, the gain of the second post-amplifier circuit 4 can be made smaller than that of the first post-amplifier circuit 3 so that the output voltage V2 is not saturated.
[0042]
That is, even if the gain of the first post-amplifier circuit 3 is increased to some extent in order to process the reproduction / write signal, the gain of the second post-amplifier circuit 4 is small. The input light amount can be detected without saturating the amplifier circuit for detecting the input light amount. Accordingly, the dynamic range with respect to the input light amount of the photodiode 11 can be expanded while maintaining a high-speed response.
[0043]
As described above, according to the light receiving amplifier circuit 1, even when a large amount of light is input, high-speed response characteristics can be maintained, and input light amount detection can be performed while preventing saturation of the amplifier circuit.
[0044]
Further, in the present embodiment, the light receiving amplifier circuit 1 is realized by a one-chip IC, but may be realized by an IC of two or more chips.
[0045]
FIG. 2 is a graph showing a relationship between the input light amount P of the photodiode 11 and the output voltage V2. The second post-amplifier circuit 4 is set at a low gain so as not to saturate in a predetermined input light amount range. In FIG. 2, the input light amount P ranges from 0 mW to near 5 mW. And this input light amount range becomes the dynamic range. In FIG. 9 described in the related art, since the gain is large with respect to the input light amount, the output voltage Vo is saturated near P = 1 mW. As described above, according to the light receiving amplifier circuit 1, the dynamic range of the input light amount is increased, and the input light amount can be detected even when a large light amount is input.
[0046]
[Embodiment 2]
Another embodiment of the present invention will be described below with reference to FIGS. Components having the same functions as those described in the first embodiment are denoted by the same reference numerals, and description thereof is omitted.
[0047]
FIG. 3 shows a configuration of the light receiving amplifier circuit 21 according to the present embodiment. The light receiving amplifier circuit 21 is obtained by replacing the first post-stage amplifier circuit 3 in the light receiving amplifier circuit 1 of the first embodiment with a first post-stage amplifier circuit 22.
[0048]
The first rear-stage amplifier circuit (first amplifier circuit) 22 has a configuration in which an amplitude limiting circuit 23 is added to the first rear-stage amplifier circuit 3. The amplitude limiting circuit (amplitude limiting means) 23 is provided between the reproduction / write signal control output terminal 101 and the input terminal of the external reference voltage Vref1, and makes the amplitude of the output voltage V1 of the first rear-stage amplifier circuit 22 equal to or less than a predetermined value. Restrict to Although the amplitude of the output voltage V1 increases as the input light amount of the laser light or the like increases, the output voltage V1 is saturated at about 5 V in the first post-amplifier circuit 22 as well. Therefore, when an excessively strong signal is input such that the output voltage V1 of the first post-amplifier circuit 22 becomes a saturation value, the voltage of the reproduction / write signal control output terminal 101 is utilized by using the external reference voltage Vref1. That is, the output voltage V1 is limited to a predetermined value or less so as not to be saturated.
[0049]
Therefore, since the first post-amplifier circuit 22 does not saturate, it is possible to avoid a state in which the first post-amplifier circuit is saturated and recovers over time, resulting in a configuration more suitable for high-speed response.
[0050]
Further, it is preferable that the predetermined value of the amplitude limiting circuit 23 is set to be equal to or more than the maximum value of the output voltage V1 of the first post-amplifier circuit 22 during reproduction of the optical medium and equal to or less than the saturation value of the output voltage V1. In this case, since the predetermined value is equal to or more than the maximum value of the output voltage V1 of the first post-amplifier circuit 22 during reproduction, the output voltage V1 of the first post-amplification circuit 22 during reproduction with a relatively small input light amount is There is no limitation at all, and since the predetermined value is equal to or less than the saturation value of the output voltage V1, the configuration is suitable for high-speed response.
[0051]
Further, since the first and second post-amplifier circuits 22 and 4 are differential amplifier circuits provided at the subsequent stage of the first-stage amplifier circuit 2, the first post-amplifier circuit 22 and the second post-amplifier circuit 4 include the above-described saturation prevention for the second post-amplifier circuit 4. Thus, the saturation of the differential amplifier provided therein can be prevented, and high-speed response characteristics can be maintained even when a large amount of light is input.
[0052]
Here, FIG. 4 shows a specific configuration example of the amplitude limiting circuit 23.
[0053]
The amplitude limiting circuit 23 shown in the figure has a read / write signal control output terminal 101 and an input terminal (predetermined potential terminal) for the external reference voltage Vref1, and the read / write signal control output terminal 101 side is an anode. Is connected in series to a predetermined number of diodes D1 to Dn (n is an arbitrary natural number, but is 2 or more in this case). According to this configuration, when the output voltage V1 tends to be excessive, a current flows from the series circuit of the diodes D1 to Dn from the reproduction / write signal control output terminal 101 side to the input terminal side of the external reference voltage Vref1. Conducts as follows.
[0054]
Therefore, the predetermined value, which is the voltage limit value of the output voltage V1, can be changed according to the number of diode stages. In the case of an n-stage diode connection, the output voltage V1 is
Vref1 + (n × 0.7V) (1)
Does not become larger than the predetermined value. Therefore, according to the configuration of FIG. 4, the output voltage V1 is limited to a voltage equal to or less than the voltage corresponding to the number of diode stages based on the external reference voltage Vref1, which is a predetermined potential, as represented by Expression (1). Can be.
[0055]
Next, FIG. 5 shows another configuration example for limiting the output voltage V1 to a predetermined value or less.
[0056]
FIG. 2 specifically shows a circuit configuration of a first post-stage amplifier circuit (first amplifier circuit) 24 having a configuration similar to the first post-stage amplifier circuit 22. The first post-amplifier circuit 24 roughly includes a differential amplifier, a buffer circuit, a feedback circuit, and an amplitude limiting circuit.
[0057]
The differential amplifier includes transistors Q51, Q52, Q53, Q54, resistors R53, R54, and a constant current source I50. The transistors Q51 and Q52 are NPN transistors, which are the input stage transistors of the first input and the second input of the first post-amplifier circuit 24, respectively. The transistors Q53 and Q54 are PNP transistors, and constitute a current mirror circuit as an active load connected to the power supply VCC side to the transistors Q51 and Q52. The resistors R53 and R54 are resistors for generating a voltage drop from the power supply VCC with the current mirror operation. The constant current source I50 is a circuit provided between the emitter connection point of the transistors Q51 and Q52 and GND to generate a constant current for performing a differential operation.
[0058]
A resistor R51 corresponding to the resistor R12 in FIG. 3 is connected to the base of the transistor Q51, and the output voltage of the first-stage amplifier circuit 2 is input to the base of the transistor Q51 via the resistor R51 as the voltage Vin. The resistor R52 is connected to the base of the transistor Q52. The resistor R52 corresponds to the resistor R101 in FIG.
[0059]
The buffer circuit comprises a two-stage buffer circuit for extracting the output voltage of the differential amplifier, and includes transistors Q55 and Q56 and constant current sources I51 and I52. The transistor Q55 is a PNP transistor. The base of the transistor Q55 is connected to the collector of the transistor Q52, which is the output terminal of the differential amplifier, and the first stage of the output of the differential amplifier together with the constant current source I51 as an active load of the transistor Q55. , An emitter follower is configured as the buffer circuit. The transistor Q56 is an NPN transistor. The base of the transistor Q56 is connected to the emitter of the transistor Q55, which is the output terminal of the first buffer circuit. The transistor Q56 is connected to the second stage of the differential amplifier together with the constant current source I52 as an active load of the transistor Q56. , An emitter follower is configured as the buffer circuit. The emitter output of the transistor Q56 becomes the output voltage V1 of the first rear-stage amplifier circuit 24.
[0060]
The feedback circuit comprises a parallel circuit of a resistor R55 and a capacitor C51. This parallel circuit is composed of an emitter of a transistor Q56 which is an output terminal of the output voltage V1, and a transistor which is an input terminal for a second input of the differential amplifier. It is connected to the base of Q52.
[0061]
The amplitude limiting circuit is illustrated as an amplitude limiting circuit 25, and includes a transistor Q57 and a predetermined number of diodes D1 to Dn (n is an arbitrary natural number, but is 2 or more in this case), and has an output voltage V1. Is limited to a predetermined value or less. The transistor Q57 is a PNP transistor. The base is connected to the input terminal of the external reference voltage Vref1, and the collector is connected to GND. The diodes D1 to Dn form a series circuit that connects the collector of the transistor Q52, which is the output terminal of the differential amplifier, and the emitter of the transistor Q57 such that the output terminal side of the differential amplifier becomes the anode.
[0062]
In the first post-amplifier circuit 24 having the above configuration, the emitter of the transistor Q57 has a voltage higher than the external reference voltage Vref1 by the base-emitter voltage when the transistor Q57 is turned on. Since the anode of the series circuit of the diodes D1 to Dn is connected to the output terminal side of the differential amplifier, the diodes D1 to Dn and the transistor Q57 conduct even when the output voltage of the differential amplifier increases. As a result, the voltage at the output terminal of the differential amplifier is higher than that at the emitter of the transistor Q57 by an amount corresponding to the number of stages of the diodes D1 to Dn.
[0063]
This will be described below using equations. The output voltage of the differential amplifier rises due to the increase in input light quantity,
Vref1 + 1V _BE (= 0.7V) + (n × 0.7V) (2)
It does not result in a larger voltage value. Since the saturation of the differential amplifier can be prevented by setting the predetermined value represented by the expression (2) to be equal to or less than the saturation value (about 5 V) of the output voltage of the differential amplifier, high-speed response characteristics can be obtained even when a large amount of light is input. Can be maintained.
[0064]
[Embodiment 3]
Another embodiment of the present invention will be described below with reference to FIG. Components having the same functions as the components described in the first and second embodiments are denoted by the same reference numerals, and description thereof will be omitted.
[0065]
FIG. 6 shows a configuration of the light receiving amplifier circuit 41 according to the present embodiment. The light-receiving amplifier circuit 41 has a configuration in which the first-stage amplifier circuit 2 in the light-receiving amplifier circuit 21 of the third embodiment is replaced with a first-stage amplifier circuit.
[0066]
The first-stage amplifier circuit 42 has a configuration in which a resistor R41 and diodes D41 to D43 are added to the first-stage amplifier circuit 2. The resistor R41 and the diodes D41 to D43 form a series circuit, and this series circuit is connected in parallel to the feedback resistor R11 such that the anodes of the diodes D41 to D43 are on the output terminal side of the first-stage amplifier circuit 42. ing.
[0067]
According to the above configuration, even if the output voltage of the first-stage amplifier circuit 42 becomes excessive, the diodes D41 to D43 of the series circuit conduct so that current flows from the output terminal side of the first-stage amplifier circuit 42 to the input terminal side. To limit the output voltage. That is, the series circuit of the resistor R41 and the diodes D41 to D43 is a clamp circuit that limits the output voltage of the first-stage amplifier circuit 42. The feedback resistor R11 has a photocurrent I _SC Flows, but when a large amount of light is input, the value of (photocurrent Isc × feedback resistor R11) becomes (the forward voltage V of the diode). _F When the output voltage of the first-stage amplifier circuit 42 increases until it becomes equal to the value of (= 0.7 V) × the number of diode stages, the diodes D41 to D43 conduct, and the photocurrent Isc is also shunted to the clamp circuit. Therefore, the output voltage of the first-stage amplifier circuit 42 does not further rise. Since the output clamp can prevent saturation of the amplifier A11, high-speed response characteristics can be maintained even when a large amount of light is input. The number of diodes is not limited to three, but may be any number.
[0068]
[Embodiment 4]
The following will describe still another embodiment of the present invention with reference to FIG. Components having the same functions as the components described in the first to third embodiments are denoted by the same reference numerals, and description thereof is omitted.
[0069]
FIG. 7 shows a configuration of a light receiving amplifier circuit 91 according to the present embodiment. The light receiving amplifier circuit 91 has a configuration in which a transistor Q91 is added to the light receiving amplifier circuit 21 of the third embodiment.
[0070]
The transistor Q91 is an NPN transistor. A constant external reference voltage Vref2 is applied to the base, the collector is connected to the power supply VCC, and the emitter is connected to the cathode of the photodiode 11. The transistor Q91 is turned on when the bias voltage V71 of the photodiode 11 decreases, that is, when the cathode potential of the photodiode 11 increases to the negative potential side, because a constant voltage of the external reference voltage Vref2 is applied to the base. Then, an output is performed with the bias voltage V71 being a constant voltage. That is, the transistor Q91 is a clamp circuit that limits a decrease in the bias voltage V71.
[0071]
When the bias voltage V71 of the photodiode 11 decreases due to the input of a large amount of light, the junction capacitance component increases due to a decrease in the depletion layer width in a light-receiving element having a PN junction, such as the photodiode 11 having a PN junction, resulting in a high-speed operation. Response characteristics are likely to be degraded, such as inhibiting the response. Therefore, when the transistor is made to conduct when the bias voltage V71 is reduced by the above configuration, the emitter of the transistor Q91 becomes a constant voltage lower than the external reference voltage Vref2 by the base-emitter voltage when the transistor is conducted. The voltage V71 can be prevented from falling below a certain value as a constant voltage.
[0072]
Therefore, it is possible to prevent the bias voltage V71 of the photodiode 11 from decreasing, and to maintain a high-speed response characteristic even when a large amount of light is input.
[0073]
Note that the present embodiment is particularly effective when an excessive light input is performed such that the input exceeds a dynamic range defined as a range where the second post-amplifier circuit 4 does not saturate.
[0074]
In addition, if the optical pickup device including each of the light receiving amplifier circuits described above is configured, a high-speed response characteristic is maintained even when a large light amount is input, and the input light amount is detected while preventing the amplifier circuit in the light receiving amplifier circuit from being saturated. Optical pickup device.
[0075]
【The invention's effect】
As described above, the light receiving amplifier circuit of the present invention processes the light receiving signal as a reproduction / writing signal and outputs the voltage as a voltage from the reproduction / writing signal control output terminal, A second amplifier circuit that processes the signal as an input light amount detection signal of the light receiving element and outputs the signal as a voltage from an input light amount detection output terminal.
[0076]
Therefore, the gain can be set independently for each of the first amplifier circuit and the second amplifier circuit, and the gain of the second amplifier circuit can be made smaller than the gain of the first amplifier circuit to make the output voltage higher. Is not saturated.
[0077]
That is, even if the gain of the first amplifier circuit is increased to some extent to process the read / write signal, the gain of the second amplifier circuit is small. The input light amount can be detected without saturating the amplifier circuit for performing the detection. Accordingly, the dynamic range with respect to the input light amount of the light receiving element can be expanded while maintaining a high-speed response.
[0078]
As a result, there is an effect that it is possible to provide a light receiving amplifier circuit which can maintain a high-speed response characteristic even when a large amount of light is input, and can detect the amount of input light while preventing saturation of the amplifier circuit.
[0079]
Further, in the light receiving amplifier circuit of the present invention, as described above, the gain of the second amplifier circuit is set so that the output voltage of the second amplifier circuit is not saturated in the predetermined input light amount range of the light receiving element. Configuration.
[0080]
Therefore, the output voltage of the second amplifier circuit does not saturate in the predetermined input light amount range of the light receiving element, so that the input light amount range can be set as a dynamic range.
[0081]
Further, as described above, the light receiving amplifier circuit of the present invention is configured to include the amplitude limiting means for limiting the amplitude of the output voltage of the first amplifier circuit to a predetermined value or less.
[0082]
Therefore, since the first amplifier circuit does not saturate, it is possible to avoid a state in which the first amplifier circuit saturates and recovers over time, and an effect is obtained that a configuration more suitable for high-speed response is obtained.
[0083]
Further, as described above, in the light receiving amplifier circuit of the present invention, the predetermined value is equal to or more than the maximum value of the output voltage of the first amplifier circuit during reproduction, and the output voltage of the first amplifier circuit is saturated. It is a configuration that is set to be less than or equal to the value.
[0084]
Therefore, the output voltage of the first amplifier circuit at the time of reproduction with a relatively small input light quantity is not limited at all, and the configuration is suitable for high-speed response.
[0085]
Further, as described above, the light-receiving amplifier circuit of the present invention includes the transimpedance-type first-stage amplifier circuit connected to the output of the light-receiving element, and the first and second amplifier circuits include the first-stage amplifier circuit. This is a configuration of a differential amplifier circuit using an output voltage of the amplifier circuit as an input voltage.
[0086]
Therefore, the saturation of the differential amplifier provided in the differential amplifier circuit can be prevented, and the high-speed response characteristic can be maintained even when a large amount of light is input.
[0087]
Further, as described above, the light-receiving amplifier circuit of the present invention includes a series circuit of a resistor and a predetermined number of diodes connected in parallel with the feedback resistor of the first-stage amplifier circuit, the anode of the diode being connected to the output terminal of the first-stage amplifier circuit. It is a configuration provided so that
[0088]
Therefore, even if the output voltage of the first-stage amplifier circuit becomes excessive, the diode of the series circuit conducts so that current flows from the output terminal side to the input terminal side of the first-stage amplifier circuit, thereby limiting the output voltage. Therefore, since the saturation of the first-stage amplifier circuit can be prevented, there is an effect that a high-speed response characteristic can be maintained even when a large amount of light is input.
[0089]
Further, as described above, the light-receiving amplifier circuit of the present invention includes the NPN-type transistor whose emitter is connected to the connection point between the first-stage amplifier circuit and the light-receiving element and whose base is applied with a constant voltage. It is.
[0090]
Therefore, even when a large amount of light is input in which the bias voltage of the light receiving element decreases, there is an effect that this can be prevented and high-speed response characteristics can be maintained.
[0091]
Further, as described above, in the light-receiving amplifier circuit of the present invention, the amplitude limiter may be configured such that the read / write signal control output terminal and the predetermined potential terminal are connected to each other and the read / write signal control output terminal is connected to the anode. And a series circuit of a predetermined number of diodes connected to the circuit.
[0092]
Therefore, when the output voltage of the first amplifier circuit is going to become excessive, the series circuit of the diodes of the amplitude limiting means causes the current to flow from the reproduction / write signal control output terminal side to the predetermined potential terminal side. The conduction makes it possible to limit the output voltage of the first amplifier circuit to a voltage corresponding to the number of diode stages based on a predetermined potential.
[0093]
Further, as described above, in the light-receiving amplifier circuit of the present invention, the first amplifier circuit includes a differential amplifier for constituting the differential amplifier, and a two-stage buffer for extracting an output voltage of the differential amplifier. A PNP-type transistor whose base is connected to an external reference voltage input terminal of the differential amplifier, an output terminal of the differential amplifier, and an emitter of the transistor. And a series circuit of a predetermined number of diodes connected so that the output terminal side of the differential amplifier becomes an anode.
[0094]
Therefore, even if the output voltage of the differential amplifier increases, the diode and the transistor conduct, so that the output terminal of the differential amplifier has a higher voltage than the emitter of the transistor by an amount corresponding to the number of diode stages. .
[0095]
Therefore, it is possible to limit the output voltage of the differential amplifier, and to prevent saturation of the differential amplifier by setting the output voltage to be equal to or lower than the saturation voltage, so that high-speed response characteristics can be maintained even when a large amount of light is input. It works.
[0096]
Further, the optical pickup device of the present invention has a configuration including any one of the light-receiving amplifier circuits as described above.
[0097]
Therefore, it is possible to provide an optical pickup device that can maintain a high-speed response characteristic even when a large amount of light is input, and can detect the amount of input light while preventing saturation of the amplifier circuit in the light receiving amplifier circuit. .
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a configuration of a light receiving amplifier circuit according to a first embodiment of the present invention.
FIG. 2 is a graph showing a relationship between an input light amount and an output voltage of a second post-amplifier circuit in the light receiving amplifier circuit of FIG.
FIG. 3 is a circuit diagram illustrating a configuration of a light receiving amplifier circuit according to a second embodiment of the present invention.
FIG. 4 is a circuit diagram showing a configuration of an amplitude limiting circuit provided in the light receiving amplifier circuit of FIG. 3;
5 is a circuit diagram showing a configuration of another first post-amplifier circuit provided in the light receiving amplifier circuit of FIG. 3 and an amplitude limiting circuit thereof.
FIG. 6 is a circuit diagram showing a configuration of a light receiving amplifier circuit according to a third embodiment of the present invention.
FIG. 7 is a circuit diagram showing a configuration of a light receiving amplifier circuit according to a fourth embodiment of the present invention.
FIG. 8 is a circuit diagram showing a configuration of a conventional light receiving amplifier circuit.
9 is a graph showing a relationship between an input light amount and an output voltage of a subsequent-stage amplifier circuit in the light-receiving amplifier circuit of FIG.
[Explanation of symbols]
1, 21, 41, 91 light receiving amplifier circuit
2, 42 First stage amplifier circuit
3, 22, 24 First post-stage amplifier circuit (first amplifier circuit)
4 Second post-amplifier circuit (second amplifier circuit)
11 Photodiode (light receiving element)
23, 25 Amplitude limiting circuit (amplitude limiting means)
101 Output terminal for reproduction / write signal control
102 Input light output detection terminal
D1 to Dn, D41 to D43 diodes
Q57 transistor
Q91 transistor
R11 feedback resistor
Vref2 External reference voltage (constant voltage)

Claims

A light-receiving amplifier circuit for processing a light-receiving signal obtained from the optical medium through a light-receiving element during reproduction and writing of the optical medium;
A first amplifier circuit that processes the light receiving signal as a read / write signal and outputs a voltage from a read / write signal control output terminal;
A second amplifier circuit for processing the light reception signal as an input light amount detection signal of the light receiving element and outputting the same as a voltage from an input light amount detection output terminal.

2. The light receiving device according to claim 1, wherein a gain of the second amplifier circuit is set so that an output voltage of the second amplifier circuit is not saturated in a predetermined input light amount range of the light receiving element. Amplifier circuit.

3. The light receiving amplifier circuit according to claim 1, further comprising an amplitude limiting unit that limits an amplitude of an output voltage of the first amplifier circuit to a predetermined value or less.

4. The apparatus according to claim 3, wherein the predetermined value is set to be equal to or more than a maximum value of an output voltage of the first amplifier circuit during reproduction and equal to or less than a saturation value of an output voltage of the first amplifier circuit. Light receiving amplifier circuit described in 1.

A first amplifier circuit of a transimpedance type connected to an output of the light receiving element, wherein the first amplifier circuit and the second amplifier circuit are differential amplifiers each having an output voltage of the first amplifier circuit as an input voltage; The light receiving amplifier circuit according to claim 3, wherein the light receiving amplifier circuit is a circuit.

A series circuit of a resistor and a predetermined number of diodes is provided in parallel with a feedback resistor of the first-stage amplifier circuit so that an anode of the diode is on an output terminal side of the first-stage amplifier circuit. 6. The light-receiving amplifier circuit according to 5.

6. The light-receiving amplifier circuit according to claim 5, further comprising an NPN-type transistor having an emitter connected to a connection point between the first-stage amplifier circuit and the light-receiving element and applying a constant voltage to a base.

The amplitude limiting means includes a series circuit of a predetermined number of diodes that connects the read / write signal control output terminal and the predetermined potential terminal so that the read / write signal control output terminal side is an anode. 8. The light-receiving amplifier circuit according to claim 3, wherein:

The first amplifier circuit includes a differential amplifier for configuring the differential amplifier, and a two-stage buffer circuit that extracts an output voltage of the differential amplifier.
The amplitude limiting means,
A PNP transistor having a base connected to an external reference voltage input terminal of the differential amplifier;
6. A series circuit of a predetermined number of diodes for connecting an output terminal of the differential amplifier and an emitter of the transistor so that an output terminal side of the differential amplifier is an anode. 8. The light-receiving amplifier circuit according to any one of claims 7 to 7.

An optical pickup device comprising the light receiving amplifier circuit according to any one of claims 1 to 9.