JP2007294663A - Electronic substrate and method for manufacturing same - Google Patents

Electronic substrate and method for manufacturing same Download PDF

Info

Publication number
JP2007294663A
JP2007294663A JP2006120607A JP2006120607A JP2007294663A JP 2007294663 A JP2007294663 A JP 2007294663A JP 2006120607 A JP2006120607 A JP 2006120607A JP 2006120607 A JP2006120607 A JP 2006120607A JP 2007294663 A JP2007294663 A JP 2007294663A
Authority
JP
Japan
Prior art keywords
wiring
electronic
substrate
resin
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006120607A
Other languages
Japanese (ja)
Inventor
Yuichi Tamura
雄一 田村
Tsuyoshi Sato
強司 佐藤
Yoshikazu Takeuchi
吉和 竹内
Kiyoshi Enomoto
清 榎本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Electronic Corp filed Critical Pioneer Electronic Corp
Priority to JP2006120607A priority Critical patent/JP2007294663A/en
Publication of JP2007294663A publication Critical patent/JP2007294663A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To prevent data from being illegally monitored or analyzed by directly probing wiring or the exposed section of a terminal in an electronic substrate. <P>SOLUTION: This electronic substrate is configured as the substrate of each type of electronic equipment by arranging electronic components on a wiring board having wiring. The electronic components include semiconductor elements such as IC and LSI; and chip components such as resistances, capacitors, and inductors. The wiring board is provided with wiring for electrically connecting the electronic components mounted on the wiring board. In this case, resin coating is carired out to the wiring and the exposed section of the terminals of the electronic components. Thus, this resin coating makes it possible to prevent the exposed section on the substrate from being electrically brought into contact from the outside, and any signal or data from being monitored. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、半導体素子や抵抗素子などの電子部品が配置された電子基板に関する。   The present invention relates to an electronic substrate on which electronic components such as a semiconductor element and a resistance element are arranged.

各種電子機器においては、プリント配線基板上に半導体素子や電子部品が装着された基板（以下、「電子基板」と呼ぶ。）が用いられる。通常、電子基板上に設けられた配線や、半導体素子、抵抗素子などの電子部品の端子は露出されており、その配線や端子に外部から電気的に接触（以下、「プローブ」とも呼ぶ。）することにより、信号を検出することができる。しかし、電子基板内を通る信号は、機密情報である場合や、著作権の保護対象である場合などがあり、そのような場合にはユーザによる不正なモニタリングや解析を防止する必要がある。   In various electronic devices, a substrate (hereinafter referred to as “electronic substrate”) on which a semiconductor element or an electronic component is mounted on a printed wiring board is used. Usually, wirings provided on an electronic substrate and terminals of electronic components such as semiconductor elements and resistance elements are exposed, and the wirings and terminals are electrically contacted from the outside (hereinafter also referred to as “probes”). By doing so, the signal can be detected. However, the signal passing through the electronic board may be confidential information or may be subject to copyright protection. In such a case, it is necessary to prevent unauthorized monitoring and analysis by the user.

なお、特許文献１には、基板ユニット間の接続部において、信号線の接続順を順不同とすることにより、データの解析を防止する手法が記載されている。   Patent Document 1 describes a technique for preventing data analysis by changing the order of connection of signal lines in the connection portion between the substrate units.

特開２０００−２０８９６９号公報JP 2000-208969 A

本発明が解決しようとする課題としては、上記のものが一例として挙げられる。本発明は、電子基板において、配線や端子の露出部分を直接プローブすることにより不正にデータをモニタリング、解析することを防止することを目的とする。   The above-mentioned thing is mentioned as an example as a subject which the present invention tends to solve. An object of the present invention is to prevent unauthorized monitoring and analysis of data by directly probing exposed portions of wiring and terminals on an electronic board.

請求項１に記載の発明は、電子基板であって、配線を有する配線基板と、前記配線基板上に配置された電子部品と、を備え、前記配線及び前記電子部品の端子の露出部分は、樹脂コーティングされていることを特徴とする。   The invention according to claim 1 is an electronic board comprising a wiring board having wiring, and an electronic component disposed on the wiring board, wherein the exposed portions of the wiring and terminals of the electronic component are: It is characterized by being resin-coated.

請求項５に記載の発明は、電子基板の製造方法であって、配線を有する配線基板上に電子部品を配置する部品配置工程と、前記配線及び前記電子部品の端子の露出部分に樹脂コーティングを施すコーティング工程と、を有することを特徴とする。   The invention according to claim 5 is a method for manufacturing an electronic substrate, wherein a component placement step of placing an electronic component on a wiring substrate having wiring, and a resin coating is applied to exposed portions of the wiring and terminals of the electronic component. And a coating process to be applied.

本発明の１つの実施形態では、電子基板は、配線を有する配線基板と、前記配線基板上に配置された電子部品と、を備え、前記配線及び前記電子部品の端子の露出部分は、樹脂コーティングされている。   In one embodiment of the present invention, an electronic board includes a wiring board having wiring, and an electronic component disposed on the wiring board, and the exposed portion of the wiring and the terminal of the electronic component has a resin coating. Has been.

上記の電子基板は、各種電子機器の基板として構成することができ、配線を有する配線基板上に電子部品が配置されてなる。電子部品としては、ＩＣ、ＬＳＩなどの半導体素子と、抵抗、コンデンサ、インダクタなどのチップ部品とが含まれる。配線基板には、該基板上に取り付けられた電子部品を電気的に接続するための配線が設けられている。ここで、配線及び電子部品の端子の露出部分には樹脂コーティングがなされる。樹脂コーティングにより、基板上の露出部分に対して、外部から電気的に接触して信号やデータをモニタリングすることが防止される。よって、機密情報や著作権の保護対象となる情報などを処理する箇所に樹脂コーティングを施すことにより、情報の保護が可能となる。   The above electronic substrate can be configured as a substrate of various electronic devices, and an electronic component is arranged on a wiring substrate having wiring. Electronic parts include semiconductor elements such as ICs and LSIs and chip parts such as resistors, capacitors, and inductors. The wiring board is provided with wiring for electrically connecting electronic components mounted on the board. Here, resin coating is applied to the exposed portions of the wiring and terminals of the electronic component. The resin coating prevents the exposed portion on the substrate from being electrically contacted from the outside and monitoring signals and data. Therefore, it is possible to protect the information by applying a resin coating to a portion where confidential information or information subject to copyright protection is processed.

上記の電子基板の好適な例では、前記電子部品は半導体素子を含み、前記露出部分は前記半導体素子の端子を含む。また、他の好適な例では、前記露出部分は、前記基板の表面に設けられた表面配線を含む。さらに他の好適な例では、前記半導体素子の端子と前記表面配線とは半田付けされており、前記露出部分は前記半田付けされた部分を含む。これら露出部分を樹脂コーティングすることにより、外部からのプローブを防止することができる。   In a preferred example of the electronic substrate, the electronic component includes a semiconductor element, and the exposed portion includes a terminal of the semiconductor element. In another preferred example, the exposed portion includes a surface wiring provided on the surface of the substrate. In still another preferred example, the terminal of the semiconductor element and the surface wiring are soldered, and the exposed portion includes the soldered portion. By coating these exposed portions with resin, probes from the outside can be prevented.

本発明の他の実施形態では、電子基板の製造方法は、配線を有する配線基板上に電子部品を配置する部品配置工程と、前記配線及び前記電子部品の端子の露出部分に樹脂コーティングを施すコーティング工程と、を有する。この方法によって製造された電子基板では、樹脂コーティングにより、基板上の露出部分に対して、外部から電気的に接触して信号やデータをモニタリングすることが防止される。   In another embodiment of the present invention, a method of manufacturing an electronic substrate includes: a component placement step of placing an electronic component on a wiring substrate having wiring; and a coating that applies a resin coating to exposed portions of the wiring and terminals of the electronic component And a process. In the electronic substrate manufactured by this method, the resin coating prevents the exposed portion on the substrate from being electrically contacted from the outside and monitoring signals and data.

以下、図面を参照して本発明の好適な実施例について説明する。   Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings.

図１は、本発明を適用した電子基板の概略構成を示す平面図である。図１において、プリント配線基板１（以下、単に「配線基板」とも呼ぶ。）には、予め配線パターンが形成されている。なお、図１においては図示を省略しているが、配線基板１には、基板表面に配線が設けられるとともに、基板内部にも配線が設けられている。以下の説明では、配線基板１の内部に設けられた配線を「内層配線」と呼び、配線基板１の表面に設けられた配線（即ち、配線基板１上で露出している配線）を「表面配線」と呼ぶことにする。   FIG. 1 is a plan view showing a schematic configuration of an electronic substrate to which the present invention is applied. In FIG. 1, a wiring pattern is formed in advance on a printed wiring board 1 (hereinafter also simply referred to as “wiring board”). Although not shown in FIG. 1, the wiring board 1 is provided with wiring on the substrate surface and wiring inside the board. In the following description, the wiring provided inside the wiring board 1 is referred to as “inner layer wiring”, and the wiring provided on the surface of the wiring board 1 (that is, the wiring exposed on the wiring board 1) is referred to as “surface”. This is called “wiring”.

配線基板１上には、半導体素子２及び３が配置されている。なお、半導体素子とは、ＩＣ、ＬＳＩなどを含む概念である。半導体素子２は、いわゆるＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）タイプであり、平坦なパッケージの下面に外部入出力用のパッドが並んで設けられたものである。一方、半導体素子３は、いわゆるＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）タイプであり、外部入出力用の端子をパッケージの四辺に配置したものである。   Semiconductor elements 2 and 3 are arranged on the wiring board 1. The semiconductor element is a concept including IC, LSI, and the like. The semiconductor element 2 is of a so-called BGA (Ball Grid Array) type, in which pads for external input / output are arranged side by side on the lower surface of a flat package. On the other hand, the semiconductor element 3 is a so-called QFP (Quad Flat Package) type in which terminals for external input / output are arranged on four sides of the package.

また、配線基板１上には、さらに抵抗素子などのチップ部品４が設けられている。なお、チップ部品とは、抵抗、コンデンサ、インダクタ、フィルタ素子などの各種チップを含む概念である。本明細書では、「電子部品」の語は、半導体素子とチップ部品を含む概念とする。また、各種電子部品が設けられた状態の配線基板１を「電子基板」と呼ぶこととする。   Further, a chip component 4 such as a resistance element is further provided on the wiring board 1. The chip component is a concept including various chips such as a resistor, a capacitor, an inductor, and a filter element. In this specification, the term “electronic component” is a concept including a semiconductor element and a chip component. In addition, the wiring board 1 provided with various electronic components is referred to as an “electronic board”.

図１に示すように、ＱＦＰタイプの半導体素子３は、その四辺に設けられた端子部分が樹脂５によりコーティングされている。一般的にＩＣやＬＳＩなどの端子情報はユーザが入手可能である。ＱＦＰタイプの半導体素子３は端子が露出しているので、そのままでは外部からのプローブができてしまう。しかし、端子を樹脂５でコーティングすることにより、端子への電気的な接触ができなくなるので、信号をモニタリングすることは不可能となる。なお、ＢＧＡタイプの半導体素子２の場合は、たとえ端子情報が入手できたとしても、パッケージ下面に設けられた端子に接触することは不可能に近いので、樹脂コーティングを施していない。   As shown in FIG. 1, the QFP type semiconductor element 3 is coated with a resin 5 at terminal portions provided on four sides thereof. In general, terminal information such as IC and LSI is available to the user. Since the terminal of the QFP type semiconductor element 3 is exposed, a probe from the outside can be made as it is. However, by coating the terminal with the resin 5, it becomes impossible to make electrical contact with the terminal, so that it is impossible to monitor the signal. In the case of the BGA type semiconductor element 2, even if terminal information can be obtained, it is almost impossible to contact the terminals provided on the lower surface of the package, so that no resin coating is applied.

また、抵抗などのチップ部品４も必要に応じて、樹脂５によりコーティングされる。チップ部品４は、ＩＣやＬＳＩなどの半導体素子と比べて一般的に小型であるので、端子部分のみでなく、部品全体を樹脂によりコーティングすればよい。さらには、配線基板１の表面に露出状態で設けられた表面配線７ｂも、必要に応じて樹脂５によりコーティングされる。配線基板１においては、機密性のある信号の配線は可能な限り配線基板１内部の内層配線を用いるが、例えば半導体素子の端子との接続部などは配線基板１の表面に表面配線を設けなければならない場合がある。そのような箇所に、上記のように樹脂５がコーティングされる。これにより、端子や配線を直接プローブすることにより、内部を通る信号をモニタリングすることが防止される。   Further, a chip component 4 such as a resistor is also coated with a resin 5 as necessary. Since the chip component 4 is generally smaller than a semiconductor element such as an IC or LSI, it is sufficient to coat not only the terminal portion but the entire component with a resin. Furthermore, the surface wiring 7b provided on the surface of the wiring substrate 1 in an exposed state is also coated with the resin 5 as necessary. In the wiring board 1, the inner signal wiring inside the wiring board 1 is used as much as possible for the wiring of the confidential signal. For example, a surface wiring is provided on the surface of the wiring board 1 for the connection portion with the terminal of the semiconductor element. It may be necessary. Such a part is coated with the resin 5 as described above. Thereby, it is possible to prevent the signal passing through the inside from being monitored by directly probing the terminal and the wiring.

コーティングに用いる樹脂５としては、例えばエポキシ樹脂などの熱硬化性樹脂を使用することが好ましい。エポキシ樹脂は、一般ユーザが入手可能なアルコール系、塗料用シンナーなどにより溶解しない。また、コーティングされた樹脂５を化学的に破壊するには工業用途のエポキシ溶解溶剤や発煙硝酸が必要となるため、一般的には困難である。また、樹脂５を機械的に破壊する場合は、粘着強度が大幅に低下する２００°Ｃ以上に加熱しながら樹脂５を削り取る必要があり、これも困難である。このように、エポキシ樹脂などにで露出部分をコーティングすることにより、外部からプローブすることによる不正な信号のモニタリングを防止することができる。   As the resin 5 used for coating, for example, a thermosetting resin such as an epoxy resin is preferably used. Epoxy resins are not dissolved by alcohols or paint thinners available to general users. Further, in order to chemically destroy the coated resin 5, it is generally difficult to use an industrial epoxy dissolving solvent or fuming nitric acid. In addition, when the resin 5 is mechanically broken, it is necessary to scrape the resin 5 while heating to 200 ° C. or higher where the adhesive strength is greatly reduced, which is also difficult. As described above, by coating the exposed portion with epoxy resin or the like, it is possible to prevent illegal signal monitoring by probe from the outside.

なお、図１の例では、樹脂５によるコーティングは、半導体素子３の四辺に沿って施されているが、半導体素子３全体を覆うように施しても構わない。また、図１においては説明の便宜上、樹脂５が半透明であり、被覆された端子が見えるように図示されているが、実際には樹脂５は半透明であっても不透明であってもよい。特に、樹脂５を不透明にすれば、各端子の位置を特定することも難しくなり、信号のモニタリングの防止効果はさらに高まる。   In the example of FIG. 1, the coating with the resin 5 is performed along the four sides of the semiconductor element 3, but may be performed so as to cover the entire semiconductor element 3. Further, in FIG. 1, for convenience of explanation, the resin 5 is shown as being translucent so that the coated terminals can be seen. However, the resin 5 may actually be translucent or opaque. . In particular, if the resin 5 is made opaque, it is difficult to specify the position of each terminal, and the effect of preventing signal monitoring is further enhanced.

また、電子基板における部品の配置を、ユーザが目視で配線パターンを追跡することにより信号の流れが理解できるようなデザインとしないことも有効である。例えば、バスラインなどの回路上にはダンピング抵抗などの部品を配置することが多い。その場合、バスラインの本数や配置に特徴を持ちやすいので、そのような場所には部分的に樹脂コーティングを行うことが望ましい。即ち、基本的には、露出した端子や配線の部分をコーティングすればよいが、上記のように露出していない内層配線であっても、それが見えることにより信号の流れなどが推定されやすい場合には、そのような内層配線上にも不透明な樹脂によるコーティングを施すことが好ましい。この場合の樹脂コーティングは目隠しとして機能する。   It is also effective not to design the arrangement of components on the electronic board so that the user can understand the signal flow by visually tracking the wiring pattern. For example, components such as a damping resistor are often arranged on a circuit such as a bus line. In that case, since it is easy to have a feature in the number and arrangement of the bus lines, it is desirable to partially apply resin coating to such a place. That is, basically, it is only necessary to coat the exposed terminals and wiring parts, but even if the inner layer wiring is not exposed as described above, it is easy to estimate the signal flow etc. In such a case, it is preferable to coat such an inner layer wiring with an opaque resin. In this case, the resin coating functions as a blindfold.

図２は、図１に示した電子基板における、ＱＦＰタイプの半導体素子３の切断線Ｘ１−Ｘ２に沿った部分断面図である。配線基板１の内部には内層配線７ａが設けられており、配線基板１の表面には表面配線７ｂが設けられている。そして、内層配線７ａと表面配線７ｂは導通穴８（ビアホール：Ｖｉａ Ｈｏｌｅ）により電気的に接続されている。   FIG. 2 is a partial cross-sectional view taken along the cutting line X1-X2 of the QFP type semiconductor element 3 in the electronic substrate shown in FIG. An inner layer wiring 7 a is provided inside the wiring substrate 1, and a surface wiring 7 b is provided on the surface of the wiring substrate 1. The inner layer wiring 7a and the surface wiring 7b are electrically connected by a conduction hole 8 (via hole).

また、配線基板１上には、半導体素子３のパッケージが配置されており、半導体素子３の端子３ａは表面配線７ｂ上で半田６により半田付けされている。この半田付けされた部分を覆うように、樹脂５がコーティングされている。即ち、樹脂５は、配線基板１上の表面配線７ｂ、半導体素子３の端子３ａ及びそれらの半田付け部分を含む全ての露出部分を覆っている。これにより、配線基板１の配線と半導体素子３の端子との接続部分を外部からプローブすることが防止される。   Further, a package of the semiconductor element 3 is disposed on the wiring substrate 1, and the terminal 3 a of the semiconductor element 3 is soldered by solder 6 on the surface wiring 7 b. Resin 5 is coated so as to cover the soldered portion. That is, the resin 5 covers all exposed portions including the surface wiring 7b on the wiring substrate 1, the terminals 3a of the semiconductor element 3, and their soldered portions. Thereby, it is possible to prevent the connection portion between the wiring of the wiring board 1 and the terminal of the semiconductor element 3 from being probed from the outside.

図３は、電子基板上に設けられる電子回路の一例を示すブロック図である。この電子回路１０は、音楽データの再生回路であり、信号ソース１１からＣＰＵ１２へ暗号化された音楽データＳ１が出力される。ＣＰＵ１２は、この音楽データＳ１を音楽データＳ２として復号ＩＣ１３へ供給する。復号ＩＣ１３は、音楽データＳ２を復号化し、暗号化されていないデータ（以下、「生データ」と呼ぶ。）Ｓ３としてＣＰＵ１２へ送る。ＣＰＵ１２は、生データＳ３を生データＳ４として再生ＩＣ１４へ送る。再生ＩＣ１４は、生データＳ４に対して必要な信号処理を行い、音声信号Ｓ５として図示しない再生ユニットへ送る。   FIG. 3 is a block diagram illustrating an example of an electronic circuit provided on the electronic substrate. The electronic circuit 10 is a music data reproducing circuit, and the encrypted music data S 1 is output from the signal source 11 to the CPU 12. The CPU 12 supplies this music data S1 to the decryption IC 13 as music data S2. The decryption IC 13 decrypts the music data S2 and sends it to the CPU 12 as unencrypted data (hereinafter referred to as “raw data”) S3. The CPU 12 sends the raw data S3 to the reproduction IC 14 as raw data S4. The reproduction IC 14 performs necessary signal processing on the raw data S4 and sends it as an audio signal S5 to a reproduction unit (not shown).

上記の例では、暗号化されていない状態の生データＳ３及びＳ４のモニタリングを特に防止する必要がある。従って、ＣＰＵ１２、復号ＩＣ１３及び再生ＩＣ１４のうちＱＦＰタイプの半導体素子については、生データＳ３及びＳ４が入出力される端子の部分に、図２に例示する方法で樹脂コーティングを施す。また、生データＳ３及びＳ４が流れる半導体素子間の配線のうち表面配線となっている箇所には樹脂コーティングを施す。また、これらの配線上に例えば抵抗などの電子部品が設けられている場合には、その電子部品にも樹脂コーティングを施す。これにより、生データＳ３及びＳ４のモニタリングが防止できる。   In the above example, it is necessary to particularly prevent monitoring of the raw data S3 and S4 that are not encrypted. Therefore, for the QFP type semiconductor element of the CPU 12, the decoding IC 13 and the reproduction IC 14, a resin coating is applied to the terminal portion where the raw data S3 and S4 are input and output by the method illustrated in FIG. Also, resin coating is applied to the portion of the wiring between the semiconductor elements through which the raw data S3 and S4 flow, which is the surface wiring. Further, when an electronic component such as a resistor is provided on these wirings, a resin coating is also applied to the electronic component. Thereby, monitoring of raw data S3 and S4 can be prevented.

なお、図３においては説明の便宜上、データＳ１〜Ｓ４を１本のデータ線で示しているが、実際には、１つのデータは複数ビットのデジタルデータで構成され、複数本のデータ線により１つの音楽データが入出力されることが多い。このような場合には、安全性の面からは全ての信号線をコーティングすることが好ましい。しかし、全てのデータ線をコーティングするとその分コストが増大することになる。また、樹脂コーティング箇所が多いほど、基板の故障、修理などの必要が生じた場合の手間が増大してしまう。よって、複数本のデータ線全部ではなく、一部についてのみ樹脂コーティングを行うこととしてもよい。また、データ線のみならず、制御信号線のいくつかを樹脂コーティングすることとしてもよい。   In FIG. 3, for the sake of convenience of explanation, the data S1 to S4 are shown as one data line. However, actually, one data is composed of digital data of a plurality of bits, and one data line is composed of one data line. One piece of music data is often input and output. In such a case, it is preferable to coat all signal lines from the viewpoint of safety. However, if all the data lines are coated, the cost increases accordingly. In addition, the more resin coating portions, the more labor is required when a substrate needs to be broken or repaired. Therefore, it is good also as performing resin coating only about one part instead of all the several data lines. In addition to the data lines, some of the control signal lines may be resin-coated.

次に、電子基板の製造方法について説明する。図４は、本発明による電子基板の製造方法を示すフローチャートである。まず、回路設計に従って内面配線及び表面配線が形成された配線基板１が作製される（ステップＳ１１）。次に、配線基板１上の対応箇所に、ＩＣ、ＬＳＩなどの半導体素子、抵抗、コンデンサなどのチップ部品を取り付ける（ステップＳ１２）。次に、半導体素子やチップ部品が取り付けられた配線基板１上の必要箇所に、樹脂コーティングを施す（ステップＳ１３）。具体的には、熱硬化性の樹脂を微小なノズルなどから滴下して塗布し、必要に応じて加熱することにより樹脂を硬化させる。こうして電子基板の必要箇所に樹脂コーティングが施される。   Next, a method for manufacturing an electronic substrate will be described. FIG. 4 is a flowchart showing a method for manufacturing an electronic substrate according to the present invention. First, the wiring board 1 on which the inner surface wiring and the surface wiring are formed according to the circuit design is manufactured (step S11). Next, chip parts such as semiconductor elements such as IC and LSI, resistors, and capacitors are attached to corresponding locations on the wiring board 1 (step S12). Next, a resin coating is applied to necessary portions on the wiring board 1 to which the semiconductor elements and chip parts are attached (step S13). Specifically, a thermosetting resin is dropped and applied from a minute nozzle or the like, and the resin is cured by heating as necessary. In this way, a resin coating is applied to a necessary portion of the electronic substrate.

［変形例］
電子基板においては、不要輻射ノイズを抑制するためにシールドケースを取り付けることがある。一般的には、シールドケースは、ケースに設けられた金属の爪などの接合部分を電子基板に半田付けすることにより電子基板に取り付けられる場合が多い。この場合、電子基板に半田付けされた接合部分に対して上記の樹脂コーティングを行えば、ユーザがシールドケースを取り外すことができなくなり、不正なモニタリングの防止効果が高まる。 [Modification]
In an electronic board, a shield case may be attached to suppress unnecessary radiation noise. In general, the shield case is often attached to the electronic board by soldering a joining portion such as a metal claw provided on the case to the electronic board. In this case, if the above resin coating is applied to the joint portion soldered to the electronic substrate, the user cannot remove the shield case, and the effect of preventing unauthorized monitoring is enhanced.

本発明を適用した電子基板の概略構成を示す平面図である。It is a top view which shows schematic structure of the electronic substrate to which this invention is applied. ＱＦＰタイプの半導体素子の切断線Ｘ１−Ｘ２に沿った部分断面図であるIt is a fragmentary sectional view in alignment with the cutting line X1-X2 of a QFP type semiconductor element. 電子基板上に設けられる電子回路の一例を示すブロック図である。It is a block diagram which shows an example of the electronic circuit provided on an electronic substrate. 本発明による電子基板の製造方法を示すフローチャートである。3 is a flowchart illustrating a method for manufacturing an electronic substrate according to the present invention.

符号の説明Explanation of symbols

１ 配線基板
２、３ 半導体素子
４ チップ部品
５ 樹脂
６ 半田
７ 配線
８ 導通穴 DESCRIPTION OF SYMBOLS 1 Wiring board 2, 3 Semiconductor element 4 Chip component 5 Resin 6 Solder 7 Wiring 8 Conduction hole

Claims (5)

配線を有する配線基板と、
前記配線基板上に配置された電子部品と、を備え、
前記配線及び前記電子部品の端子の露出部分は、樹脂コーティングされていることを特徴とする電子基板。 A wiring board having wiring;
An electronic component disposed on the wiring board,
An exposed portion of the wiring and the terminal of the electronic component is coated with a resin. 前記電子部品は半導体素子を含み、前記露出部分は前記半導体素子の端子を含むことを特徴とする請求項１に記載の電子基板。   The electronic substrate according to claim 1, wherein the electronic component includes a semiconductor element, and the exposed portion includes a terminal of the semiconductor element. 前記露出部分は、前記基板の表面に設けられた表面配線を含むことを特徴とする請求項１又は２に記載の電子基板。   The electronic substrate according to claim 1, wherein the exposed portion includes a surface wiring provided on a surface of the substrate. 前記半導体素子の端子と前記表面配線とは半田付けされており、前記露出部分は前記半田付けされた部分を含むことを特徴とする請求項３に記載の電子基板。   4. The electronic substrate according to claim 3, wherein the terminal of the semiconductor element and the surface wiring are soldered, and the exposed portion includes the soldered portion. 配線を有する配線基板上に電子部品を配置する部品配置工程と、
前記配線及び前記電子部品の端子の露出部分に樹脂コーティングを施すコーティング工程と、を有することを特徴とする電子基板の製造方法。 A component placement step of placing electronic components on a wiring board having wiring;
And a coating step of applying a resin coating to exposed portions of the wiring and the terminals of the electronic component.
JP2006120607A 2006-04-25 2006-04-25 Electronic substrate and method for manufacturing same Pending JP2007294663A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006120607A JP2007294663A (en) 2006-04-25 2006-04-25 Electronic substrate and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006120607A JP2007294663A (en) 2006-04-25 2006-04-25 Electronic substrate and method for manufacturing same

Publications (1)

Publication Number Publication Date
JP2007294663A true JP2007294663A (en) 2007-11-08

Family

ID=38764985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006120607A Pending JP2007294663A (en) 2006-04-25 2006-04-25 Electronic substrate and method for manufacturing same

Country Status (1)

Country Link
JP (1) JP2007294663A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05327205A (en) * 1992-05-22 1993-12-10 Sony Corp Package structure of semiconductor device
JPH10294555A (en) * 1997-04-22 1998-11-04 Fujitsu Ten Ltd Structure for mounting electronic parts
JP2002299842A (en) * 2001-01-10 2002-10-11 Matsushita Electric Ind Co Ltd Multilayer substrate, method and device for designing multilayer substrate, program and computer readable memory medium

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05327205A (en) * 1992-05-22 1993-12-10 Sony Corp Package structure of semiconductor device
JPH10294555A (en) * 1997-04-22 1998-11-04 Fujitsu Ten Ltd Structure for mounting electronic parts
JP2002299842A (en) * 2001-01-10 2002-10-11 Matsushita Electric Ind Co Ltd Multilayer substrate, method and device for designing multilayer substrate, program and computer readable memory medium

Similar Documents

Publication Publication Date Title
US20080278217A1 (en) Protection for circuit boards
US20080192446A1 (en) Protection For Circuit Boards
JPH1126919A (en) Printed wiring board
US8436636B2 (en) Methods and apparatuses for testing circuit boards
US20060288567A1 (en) Sacrificial component
JP2008166403A (en) Printed wiring board, printed circuit board, and connecting part inspecting method of printed circuit board
KR101693747B1 (en) Electronic components embedded substrate and manufacturing method thereof
JP4905507B2 (en) Probe card
US20130048360A1 (en) System in package, printed circuit board provided with such system in package
JP2005012088A (en) Multilayered circuit board and electronic equipment
EP2962535B1 (en) Package substrate with testing pads on fine pitch traces
JP2007294663A (en) Electronic substrate and method for manufacturing same
JP2007294664A (en) Electronic substrate and method for manufacturing the same
US20170170098A1 (en) Flex circuit for accessing pins of a chip carrier
US11519957B2 (en) Ball grid array current meter with a current sense wire
JP2010118592A (en) Semiconductor device
JP2001196716A (en) Electronic component protecting device and method for detecting reform of electronic component
US11765817B2 (en) Control device and manufacturing method of control device
JP4716199B2 (en) Tamper-resistant structure
KR100618788B1 (en) Print Circuit Board for preventing a Electrostatic discharge damage
US7167374B2 (en) Circuit substrate and electronic equipment
US20030122254A1 (en) Device and method for including passive components in a chip scale package
JPH01260884A (en) Printed wiring board having auxiliary pattern
US20080088017A1 (en) Semiconductor integrated circuit device
JP5267194B2 (en) Electronic component module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090304

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110322

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110726