JP2007288819A - Overvoltage/overcurrent protective circuit - Google Patents

Overvoltage/overcurrent protective circuit Download PDF

Info

Publication number
JP2007288819A
JP2007288819A JP2006109605A JP2006109605A JP2007288819A JP 2007288819 A JP2007288819 A JP 2007288819A JP 2006109605 A JP2006109605 A JP 2006109605A JP 2006109605 A JP2006109605 A JP 2006109605A JP 2007288819 A JP2007288819 A JP 2007288819A
Authority
JP
Japan
Prior art keywords
switching element
zener
overvoltage
voltage
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006109605A
Other languages
Japanese (ja)
Inventor
Shoji Haneda
正二 羽田
Hidehiro Takakusa
英博 高草
Minoru Okada
實 岡田
Haruki Wada
晴樹 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Data Ex Techno Corp
Original Assignee
NTT Data Ex Techno Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NTT Data Ex Techno Corp filed Critical NTT Data Ex Techno Corp
Priority to JP2006109605A priority Critical patent/JP2007288819A/en
Publication of JP2007288819A publication Critical patent/JP2007288819A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Emergency Protection Circuit Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To supply a required current to a load, while protecting the load at overvoltage or overcurrent, to automatically interrupt the load current when the overvoltage or overcurrent continues, and to import restoring function for restoring the interrupted load. <P>SOLUTION: This protective circuit is provided with first and second switching elements, connected in series and reverse polarity and inserted to a load current passage, first and second Zener diodes for detecting overvoltage, third and fourth switching elements to be conducted, when they each exceeds the Zener voltage, and a fifth switching element to be grounded by them. At overvoltage, the fifth switching element is grounded by a current flowing through the third or fourth switching element; the first and second switching elements become non-conductive, and the first or second Zener diode becomes lower than the Zener voltage; the third or fourth switching element is turned off; and the fifth switching element is released from grounded state, and the first and second switching element go into a conductive state to perform a feedback operation for conducting the load current passage. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、過電圧過電流保護回路に関し、特に、負荷電流を即時に遮断することなく過電圧及び/または過電流に対応可能な過電圧過電流保護回路に関する。   The present invention relates to an overvoltage overcurrent protection circuit, and more particularly, to an overvoltage overcurrent protection circuit that can cope with an overvoltage and / or overcurrent without immediately interrupting a load current.

雷などによるサージ電圧が入力されると負荷等の機器を損傷するため、アレスタなどを用いた避雷器によって機器の損傷を防止したり、トライアックやバリスタなどを併用することにより、機器の損傷防止を図っている。
しかしながら、これらのアレスタ、バリスタ、トライアックなどを用いた場合、最終的には強制的にヒューズを飛ばすことで対処していたり、これらの素子そのものが短絡状態になってしまうこともあり、回路の復旧に時間がかかっていた。また、過電圧と過電流は、別個に対処されることが一般的であった。
If a surge voltage due to lightning is input, the load and other equipment will be damaged. Therefore, prevent damage to the equipment by using a lightning arrester that uses an arrester, etc., or use a triac or varistor together. ing.
However, when these arresters, varistors, triacs, etc. are used, it is finally dealt with by forcibly blowing the fuse, or these elements themselves may be short-circuited, and circuit restoration It took a long time. In general, overvoltage and overcurrent are dealt with separately.

そこで、特許文献1では、過電圧に対する対処と、過電流の防止とを同時に実現するとともに、保護動作が働いた直後であっても、迅速かつ自動的に復旧できる過電圧過電流保護回路を提示している。   Therefore, Patent Document 1 presents an overvoltage overcurrent protection circuit that simultaneously realizes countermeasures against overvoltage and prevention of overcurrent, and that can be quickly and automatically restored even immediately after the protection operation is activated. Yes.

特許文献1に記載された過電圧過電流保護回路は、過電流抑止回路として、交流電源と負荷の間の負荷電流路に一対の導通素子を挿入し、一対の導通素子の各々にバイアス電圧を印加する自己バイアス手段を設け、この一対の導通素子自体が過電流を検知することにより、自己バイアス手段に作用して一対の導通素子の導通/遮断を制御する導通制御素子を設けている。過電圧が負荷に入力されると一対の導通素子に流れる電流が増加する。一対の導通素子は、この電流増加を検知し、この電流増加によって導通制御素子が作動して自己バイアス手段に作用し、一対の導通素子のバイアス電圧を遮断することにより一対の導通素子が遮断される。これにより負荷電流が遮断される。また、過電圧抑止回路は、負荷に過電圧が印加されたとき、負荷へ流れようとする電流を迂回させることにより負荷を保護する。この迂回させられた電流は、上記の過電流抑止回路により対処される。   The overvoltage overcurrent protection circuit described in Patent Document 1 is an overcurrent suppression circuit in which a pair of conduction elements are inserted in a load current path between an AC power supply and a load, and a bias voltage is applied to each of the pair of conduction elements. A self-biasing means is provided, and a conduction control element is provided that acts on the self-biasing means to control conduction / cutoff of the pair of conduction elements by detecting an overcurrent by the pair of conduction elements. When overvoltage is input to the load, the current flowing through the pair of conductive elements increases. The pair of conducting elements detect this increase in current, the conduction control element is activated by this current increase and acts on the self-bias means, and the pair of conducting elements are cut off by cutting off the bias voltage of the pair of conducting elements. The This interrupts the load current. The overvoltage suppression circuit protects the load by bypassing a current that is about to flow to the load when an overvoltage is applied to the load. This bypassed current is dealt with by the overcurrent suppression circuit.

さらに、特許文献1の回路では、上記の過電流抑止回路が作動して負荷電流が遮断した後、交流入力の半サイクル毎に復旧動作を自動的に行う。
特許第3672552号特許公報
Furthermore, in the circuit of Patent Document 1, after the above-described overcurrent suppression circuit is activated and the load current is cut off, the restoration operation is automatically performed every half cycle of AC input.
Japanese Patent No. 3672552

しかしながら、特許文献1の過電圧過電流保護回路においては、過電流抑止回路が作動したとき負荷電流が即時に遮断される。半サイクル毎に復旧する機能は設けられているが、復旧するまでの間は負荷電流は遮断状態のままとなる。従って、負荷電流が即時に遮断されること及び復旧まで遮断状態となることにより、負荷に悪影響を及ぼす可能性がある。
例えば、サーバなどの機器では電源投入時に突入電流が流れるが、過電流に対して即時に負荷電流が遮断される場合は、突入電流に起因して過電流保護が動作して負荷電流を遮断してしまうという不都合がある。
また、過電圧に対して負荷電圧を即時に遮断してしまう場合、過電圧の発生頻度が高ければ、その都度、負荷電流の瞬断が生じてしまい、サーバなどの通信機器を誤動作させてしまうことになる。
さらにまた、このような保護回路は過熱に対する対処機能も備えることが望ましい。
However, in the overvoltage overcurrent protection circuit of Patent Document 1, the load current is immediately interrupted when the overcurrent suppression circuit is activated. Although a function for recovery every half cycle is provided, the load current remains in a cut-off state until recovery. Accordingly, there is a possibility that the load current is adversely affected by being immediately interrupted and being in a disconnected state until recovery.
For example, in a server or other device, an inrush current flows when the power is turned on, but if the load current is interrupted immediately against an overcurrent, the overcurrent protection is activated due to the inrush current and the load current is interrupted. There is an inconvenience.
In addition, when the load voltage is immediately interrupted with respect to the overvoltage, if the frequency of the overvoltage is high, the load current may be momentarily interrupted each time, causing a communication device such as a server to malfunction. Become.
Furthermore, it is desirable that such a protection circuit has a function to cope with overheating.

以上の現状に鑑み本発明は、過電圧過電圧保護回路において、過電圧または過電流時に負荷を保護しつつ負荷に必要な電流を供給できることを目的とする。さらに、過電圧または過電流が持続する際には、一定時間経過後のある時点で自動的に負荷電流を遮断できることを目的とする。またさらに、遮断された負荷電流を復帰させる手動または自動の復帰機能を付与することを目的とする。またさらに、過熱に対する対処も可能とすることを目的とする。   In view of the above situation, an object of the present invention is to provide a current necessary for a load while protecting the load in an overvoltage or overcurrent in an overvoltage overvoltage protection circuit. Another object of the present invention is to automatically cut off the load current at a certain point after a certain time has elapsed when the overvoltage or overcurrent continues. Still another object of the present invention is to provide a manual or automatic return function for returning the interrupted load current. Furthermore, it aims at making it possible to cope with overheating.

(1)請求項1に係る過電圧過電流保護回路は、直列逆極性接続されて負荷電流路に挿入され第5スイッチング素子の一端の電位に連動して制御される第1スイッチング素子および第2スイッチング素子と、
前記負荷電流路の負荷側に発生する正極性の過電圧を検出する第1ツェナーと負極性の過電圧を検出する第2ツェナーと、
過電圧時に、前記第1ツェナーのツェナー電圧を超えたとき導通する第3スイッチング素子と前記第2ツェナーのツェナー電圧を超えたとき導通する第4スイッチング素子と、
前記第3または第4スイッチング素子の導通により導通し一端が接地される前記第5スイッチング素子と、を備え、
前記過電圧時、導通する第3スイッチング素子を流れる電流により導通して前記第5スイッチング素子の一端が接地されることにより、前記第1および第2スイッチング素子が非導通に向かい前記負荷電流路の電圧降下が新たに発生することにより前記第1ツェナーへの印加電圧が低下しツェナー電圧未満となることにより前記第3スイッチング素子がオフし前記第5スイッチング素子がオフし該第5スイッチング素子の一端が接地解除され該第1および第2スイッチング素子が導通に向かい前記負荷電流路を導通する負帰還動作により、前記第1のツェナーのツェナー電圧により前記負荷電流路を通過可能な電圧が前記第1のツェナーのツェナー電圧に制御され、
前記過電圧時、導通する第4スイッチング素子を流れる電流により導通して前記第5スイッチング素子の一端が接地されることにより、前記第1および第2スイッチング素子が非導通に向かい前記負荷電流路の電圧降下が新たに発生することにより前記第2ツェナーへの印加電圧が低下しツェナー電圧未満となることにより前記第4スイッチング素子がオフし前記第5スイッチング素子がオフし該第5スイッチング素子の一端が接地解除され該第1および第2スイッチング素子が導通に向かい前記負荷電流路を導通する負帰還動作により、前記第2のツェナーのツェナー電圧により前記負荷電流路を通過可能な電圧が前記第2のツェナーのツェナー電圧に制御されることを特徴とする。
(1) The overvoltage / overcurrent protection circuit according to claim 1 is connected in reverse polarity in series, inserted into the load current path, and controlled in conjunction with the potential of one end of the fifth switching element, and the second switching element. Elements,
A first Zener for detecting a positive overvoltage generated on the load side of the load current path and a second Zener for detecting a negative overvoltage;
A third switching element that conducts when an overvoltage exceeds a Zener voltage of the first Zener, and a fourth switching element that conducts when an Zener voltage exceeds the second Zener voltage;
The fifth switching element that is conductive by conduction of the third or fourth switching element and grounded at one end;
When the overvoltage occurs, the current flowing through the third switching element that conducts and the one end of the fifth switching element is grounded, so that the first and second switching elements become non-conducting and the voltage of the load current path When the voltage drop is newly generated, the voltage applied to the first Zener is reduced to be less than the Zener voltage, whereby the third switching element is turned off, the fifth switching element is turned off, and one end of the fifth switching element is Due to the negative feedback operation in which the first and second switching elements are turned on and conducted through the load current path by being released from the ground, a voltage that can pass through the load current path by the Zener voltage of the first Zener is Controlled by the Zener voltage of the Zener,
At the time of the overvoltage, the first and second switching elements become non-conductive toward the non-conducting state due to the current flowing through the fourth switching element that is turned on and one end of the fifth switching element is grounded. When a voltage drop is newly generated, the voltage applied to the second Zener is reduced to be less than the Zener voltage, whereby the fourth switching element is turned off, the fifth switching element is turned off, and one end of the fifth switching element is The voltage that can pass through the load current path by the Zener voltage of the second Zener is reduced by the negative feedback operation in which the first and second switching elements are turned on and conducted through the load current path. It is controlled by the Zener voltage of the Zener.

(2)請求項2に係る過電圧過電流保護回路は、直列逆極性接続されて負荷電流路に挿入され第5スイッチング素子の一端の電位に連動して制御される第1スイッチング素子および第2スイッチング素子と、
前記負荷電流路の入力側に発生する正極性の過電圧を検出する第1ツェナーと負極性の過電圧を検出する第2ツェナーと、
過電圧時に、前記第1ツェナーのツェナー電圧を超えたとき導通する第3スイッチング素子と前記第2ツェナーのツェナー電圧を超えたとき導通する第4スイッチング素子と、
前記第3または第4スイッチング素子の導通により導通し一端が接地される前記第5スイッチング素子と、を備え、
前記過電圧時、導通する第3スイッチング素子を流れる電流により導通して前記第5スイッチング素子の一端が接地されることにより、前記第1および第2スイッチング素子が非導通になり、
前記過電圧時、導通する第4スイッチング素子を流れる電流により導通して前記第5スイッチング素子の一端が接地されることにより、前記第1および第2スイッチング素子が非導通になり、負荷への電圧供給を遮断することを特徴とする。
(2) The overvoltage overcurrent protection circuit according to claim 2 is connected in reverse polarity in series, inserted into the load current path, and controlled in conjunction with the potential of one end of the fifth switching element, and the second switching element Elements,
A first Zener for detecting a positive overvoltage generated on the input side of the load current path and a second Zener for detecting a negative overvoltage;
A third switching element that conducts when an overvoltage exceeds a Zener voltage of the first Zener, and a fourth switching element that conducts when an Zener voltage exceeds the second Zener voltage;
The fifth switching element that is conductive by conduction of the third or fourth switching element and grounded at one end;
When the overvoltage occurs, the first and second switching elements become non-conductive by being conducted by a current flowing through the third switching element that is conducting and grounding one end of the fifth switching element.
When the overvoltage occurs, the first and second switching elements become non-conductive because the first switching element and the fifth switching element are grounded by the current flowing through the fourth switching element that is conducting, and the voltage is supplied to the load. It is characterized by blocking.

(3)請求項3に係る過電圧過電流保護回路は、直列逆極性接続されて負荷電流路に挿入され第5スイッチング素子の一端の電位に連動して制御される第1スイッチング素子および第2スイッチング素子と、
前記負荷電流路の負荷側に発生する正極性の過電圧を検出する第1ツェナーと負極性の過電圧を検出する第2ツェナーと、
過電圧時に、前記第1ツェナーのツェナー電圧を超えたとき導通する第3スイッチング素子と前記第2ツェナーのツェナー電圧を超えたとき導通する第4スイッチング素子と、
前記第4スイッチング素子の導通により導通し一端が接地される前記第5スイッチング素子と、を備え、
前記過電圧時、導通する第3スイッチング素子の一端が接地されることにより、前記第1および第2スイッチング素子が非導通に向かい前記負荷電流路の電圧降下が新たに発生することにより前記第1ツェナーへの印加電圧が低下しツェナー電圧未満となることにより前記第3スイッチング素子がオフし該第3スイッチング素子の一端が接地解除され該第1および第2スイッチング素子が導通に向かい前記負荷電流路を導通する負帰還動作により、前記第1のツェナーのツェナー電圧により前記負荷電流路を通過可能な電圧が前記第1のツェナーのツェナー電圧に制御され、
前記過電圧時、導通する第4スイッチング素子を流れる電流により導通して前記第5スイッチング素子の一端が接地されることにより、前記第1および第2スイッチング素子が非導通に向かい前記負荷電流路の電圧降下が新たに発生することにより前記第2ツェナーへの印加電圧が低下しツェナー電圧未満となることにより前記第4スイッチング素子がオフし前記第5スイッチング素子がオフし該第5スイッチング素子の一端が接地解除され該第1および第2スイッチング素子が導通に向かい前記負荷電流路を導通する負帰還動作により、前記第2のツェナーのツェナー電圧により前記負荷電流路を通過可能な電圧が前記第2のツェナーのツェナー電圧に制御されることを特徴とする。
(3) The overvoltage overcurrent protection circuit according to claim 3 is connected in reverse polarity in series, inserted into the load current path, and controlled in conjunction with the potential of one end of the fifth switching element, and the second switching element Elements,
A first Zener for detecting a positive overvoltage generated on the load side of the load current path and a second Zener for detecting a negative overvoltage;
A third switching element that conducts when an overvoltage exceeds a Zener voltage of the first Zener, and a fourth switching element that conducts when an Zener voltage exceeds the second Zener voltage;
The fifth switching element that is conductive by conduction of the fourth switching element and grounded at one end,
When the overvoltage is applied, one end of the third switching element that conducts is grounded, so that the first and second switching elements become non-conducting and a voltage drop in the load current path newly occurs, thereby causing the first Zener The third switching element is turned off by lowering the applied voltage to less than the Zener voltage, one end of the third switching element is released to ground, and the first and second switching elements are turned on and the load current path is passed through. Due to the conducting negative feedback operation, the voltage that can pass through the load current path by the Zener voltage of the first Zener is controlled to the Zener voltage of the first Zener,
When the overvoltage occurs, the current flowing through the fourth switching element that is conducting is turned on and one end of the fifth switching element is grounded, so that the first and second switching elements become non-conductive and the voltage of the load current path When the voltage drop is newly generated, the voltage applied to the second Zener is reduced to be less than the Zener voltage, whereby the fourth switching element is turned off, the fifth switching element is turned off, and one end of the fifth switching element is The voltage that can pass through the load current path by the Zener voltage of the second Zener is reduced by the negative feedback operation in which the first and second switching elements are turned on and conducted through the load current path. It is controlled by the Zener voltage of the Zener.

(4)請求項4に係る過電圧過電流保護回路は、直列逆極性接続されて負荷電流路に挿入され第5スイッチング素子の一端の電位に連動して制御される第1スイッチング素子および第2スイッチング素子と、
前記負荷電流路の入力側に発生する正極性の過電圧を検出する第1ツェナーと負極性の過電圧を検出する第2ツェナーと、
過電圧時に、前記第1ツェナーのツェナー電圧を超えたとき導通する第3スイッチング素子と前記第2ツェナーのツェナー電圧を超えたとき導通する第4スイッチング素子と、
前記第4スイッチング素子の導通により導通し一端が接地される前記第5スイッチング素子と、を備え、
前記過電圧時、導通する第3スイッチング素子の一端が接地されることにより、前記第1および第2スイッチング素子が非導通になり、
前記過電圧時、導通する第4スイッチング素子を流れる電流により導通して前記第5スイッチング素子の一端が接地されることにより、前記第1および第2スイッチング素子が非導通になり、負荷への電圧供給を遮断することを特徴とする。
(4) The overvoltage overcurrent protection circuit according to claim 4 is connected in reverse polarity in series, inserted into the load current path, and controlled in conjunction with the potential of one end of the fifth switching element, and the second switching element Elements,
A first Zener for detecting a positive overvoltage generated on the input side of the load current path and a second Zener for detecting a negative overvoltage;
A third switching element that conducts when an overvoltage exceeds a Zener voltage of the first Zener, and a fourth switching element that conducts when an Zener voltage exceeds the second Zener voltage;
The fifth switching element that is conductive by conduction of the fourth switching element and grounded at one end,
When one end of the third switching element that conducts at the time of the overvoltage is grounded, the first and second switching elements become non-conducting,
When the overvoltage occurs, the first and second switching elements become non-conductive because the first switching element and the fifth switching element are grounded by the current flowing through the fourth switching element that is conducting, and the voltage is supplied to the load. It is characterized by blocking.

(5)請求項5に係る過電圧過電流保護回路は、直列逆極性接続され負荷電流路に配設され第6または第7スイッチング素子の一端の電位に連動して制御される第1および第2スイッチング素子と該負荷電流路に直列接続された第1抵抗素子と、
前記第1抵抗素子の端子間電圧を検出し該第1抵抗素子の一端の電位が他端の電位より高い場合導通可能な前記第6スイッチング素子と、該第1抵抗素子の一端の電位が他端の電位より低い場合導通可能な前記第7スイッチング素子と、を備え、
前記負荷電流路に過電流が流れ前記第1抵抗素子の端子間電圧が前記第6スイッチング素子の制御端を順バイアスしかつ該第6スイッチング素子を導通にする電圧に達したとき、該第6スイッチング素子の一端は接地され、
前記負荷電流路に過電流が流れ前記第1抵抗素子の端子間電圧が前記第7スイッチング素子の制御端を順バイアスしかつ該第7スイッチング素子を導通にする電圧に達したとき、該第7スイッチング素子の一端が接地されることにより前記第1および第2スイッチング素子が非導通に向かい前記負荷電流路の電流が制限されることにより前記第1抵抗素子の電圧降下が低下し前記第6または第7スイッチング素子がオフし該第6または第7スイッチング素子の一端が接地解除され前記第1および第2スイッチング素子が前記負荷電流路を導通に向かう負帰還動作により過電流を抑制し負荷電流を導通することを特徴とする。
(5) The overvoltage overcurrent protection circuit according to claim 5 is connected in series with reverse polarity and is arranged in the load current path and controlled in conjunction with the potential of one end of the sixth or seventh switching element. A switching element and a first resistance element connected in series to the load current path;
When the voltage between the terminals of the first resistance element is detected and the potential at one end of the first resistance element is higher than the potential at the other end, the sixth switching element that can conduct and the potential at one end of the first resistance element are other The seventh switching element capable of conducting when lower than the potential at the end, and
When an overcurrent flows through the load current path and the voltage across the first resistance element reaches a voltage that forward biases the control terminal of the sixth switching element and makes the sixth switching element conductive, the sixth One end of the switching element is grounded,
When an overcurrent flows through the load current path and the voltage across the first resistance element reaches a voltage that forward biases the control terminal of the seventh switching element and makes the seventh switching element conductive, the seventh When one end of the switching element is grounded, the first and second switching elements become non-conductive, and the current in the load current path is limited, so that the voltage drop of the first resistance element is reduced and the sixth or The seventh switching element is turned off, one end of the sixth or seventh switching element is released from the ground, and the first and second switching elements suppress the overcurrent by the negative feedback operation toward the conduction of the load current path, thereby reducing the load current. It is characterized by conducting.

(6)請求項6に係る過電圧過電流保護回路は、請求項1乃至5のいずれかにおいて、一端が直流電源に接続された第8スイッチング素子と、
前記第5または第6および第7スイッチング素子の一端に接続され直列接続された第1整流素子、第2抵抗素子および一端が前記第8スイッチング素子の他端に接続された容量素子と、
一端が該第8スイッチング素子の他端に接続された第2整流素子と、
一端に直流電圧が印加され制御端に該容量素子の他端の電位が伝達可能に構成された第9スイッチング素子と、該第9スイッチング素子の他端から制御端に順バイアス可能で一端が前記第2整流素子を介して該容量素子の一端の電位が伝達可能に構成される第10スイッチング素子と、該第10スイッチング素子の他端から制御端に順バイアス可能で一端の電位を前記第5または第6および第7スイッチング素子の一端に伝達可能に構成され他端が接地電位を有する第11スイッチング素子と、を備え、
前記第5、第6または第7のスイッチング素子の一端が接地されたとき、前記第1整流素子、第2抵抗素子、容量素子および第8スイッチング素子が構成する電流路により該容量素子への充電が開始され、該第2抵抗素子と該容量素子による時定数に基づく時間経過後、前記第9スイッチング素子の制御端が順バイアスされることにより該第9スイッチング素子が導通し前記第10および第11スイッチング素子が導通することで前記第2整流素子が導通することにより第9スイッチング素子の制御端が更に深く順バイアスされ該第9、第10および第11スイッチング素子が導通を保持し前記第5または第6および第7のスイッチング素子の一端が接地保持され前記第1および第2スイッチング素子を遮断保持することを特徴とする。
(6) An overvoltage overcurrent protection circuit according to a sixth aspect of the present invention is the overvoltage overcurrent protection circuit according to any one of the first to fifth aspects, wherein the eighth switching element has one end connected to a DC power source,
A first rectifying element connected to one end of the fifth or sixth and seventh switching elements and connected in series; a second resistance element; and a capacitive element having one end connected to the other end of the eighth switching element;
A second rectifying element having one end connected to the other end of the eighth switching element;
A ninth switching element configured such that a DC voltage is applied to one end and the potential of the other end of the capacitive element can be transmitted to the control end; forward biasing from the other end of the ninth switching element to the control end is possible; A tenth switching element configured to be able to transmit a potential at one end of the capacitive element via the second rectifying element, and forward biased from the other end of the tenth switching element to the control end; Or an eleventh switching element configured to be able to transmit to one end of the sixth and seventh switching elements, and the other end having a ground potential,
When one end of the fifth, sixth, or seventh switching element is grounded, the capacitor element is charged by the current path formed by the first rectifying element, the second resistance element, the capacitor element, and the eighth switching element. And after the elapse of time based on the time constant of the second resistive element and the capacitive element, the control terminal of the ninth switching element is forward-biased, whereby the ninth switching element becomes conductive and the tenth and tenth elements When the eleventh switching element is turned on, the second rectifying element is turned on, whereby the control end of the ninth switching element is further forward-biased, and the ninth, tenth and eleventh switching elements are kept conductive and the fifth switching element is turned on. Alternatively, one end of each of the sixth and seventh switching elements is held at ground, and the first and second switching elements are cut off and held.

(7)請求項7に係る過電圧過電流保護回路は、請求項6において、前記第8スイッチング素子の一端と前記容量素子の他端との間にスイッチ素子を備え、該スイッチ素子を導通させることにより該容量素子の電荷を前記第10スイッチング素子の一端を通して放電させ、前記第9スイッチング素子の制御端を逆バイアスすることにより前記第10および第11スイッチング素子の導通を遮断し前記第8スイッチング素子の制御端を順バイアスし、前記第2抵抗素子、前記第1整流素子、第4抵抗素子および該第8スイッチング素子の電流路で前記容量素子を放電させることにより正常時の初期状態に復帰させ該第11スイッチング素子の一端を接地解除し前記第1および第2スイッチング素子を遮断保持解除することを特徴とする。 (7) The overvoltage overcurrent protection circuit according to claim 7 is the overvoltage overcurrent protection circuit according to claim 6, further comprising a switch element between one end of the eighth switching element and the other end of the capacitive element, and conducting the switch element. To discharge the electric charge of the capacitive element through one end of the tenth switching element, and reverse-bias the control end of the ninth switching element to cut off the conduction of the tenth and eleventh switching elements. The control terminal is forward-biased, and the capacitive element is discharged in the current path of the second resistance element, the first rectifying element, the fourth resistance element, and the eighth switching element to return to the initial state at the normal time. One end of the eleventh switching element is released from the ground, and the first and second switching elements are released from the cutoff state.

(8)請求項8に係る過電圧過電流保護回路は、請求項1乃至5のいずれかにおいて、前記第5または第6および第7のスイッチング素子の一端と前記容量素子の他端との間に接続された第3抵抗素子と、
前記第5または第6および第7スイッチング素子の一端の接続点と前記第11スイッチング素子の一端との間に接続された第3整流素子と、
前記第11スイッチング素子の一端に接続され前記直流電源により前記第1スイッチング素子および第2スイッチング素子の制御端を順バイアス可能な第5抵抗素子と、を更に備え、
前記第5、第6または第7のスイッチング素子の一端が接地保持されている状態において、
前記第5、第6及び第7スイッチング素子の一端が接地解除されたとき該第5、第6または第7スイッチング素子の一端の電位により前記第3抵抗素子、前記容量素子、前記第2整流素子、前記第10および第11スイッチング素子が形成する電流路で該容量素子が逆充電されることにより、略該第3抵抗素子と該容量素子による時定数に基づく時間経過後、前記第9スイッチング素子の制御端が逆バイアスされ、前記第9、第10および第11スイッチング素子がオフすることにより第11スイッチング素子の一端が接地解除され該一端の電位が回復することにより前記第1および第2スイッチング素子の制御端が順バイアスされ前記第1および第2半導体素子の遮断保持を解除することを特徴とする。
(8) An overvoltage overcurrent protection circuit according to an eighth aspect is the circuit according to any one of the first to fifth aspects, wherein the overvoltage overcurrent protection circuit is provided between one end of the fifth or sixth and seventh switching elements and the other end of the capacitive element. A third resistance element connected;
A third rectifying element connected between a connection point of one end of the fifth or sixth and seventh switching elements and one end of the eleventh switching element;
A fifth resistance element connected to one end of the eleventh switching element and capable of forward-biasing the control ends of the first switching element and the second switching element by the DC power supply;
In a state where one end of the fifth, sixth or seventh switching element is held at ground,
When one end of each of the fifth, sixth, and seventh switching elements is released from the ground, the third resistance element, the capacitive element, and the second rectifying element are generated by a potential at one end of the fifth, sixth, or seventh switching element. The capacitor element is reversely charged in the current path formed by the tenth and eleventh switching elements, so that the ninth switching element after the passage of time based on the time constant of the third resistor element and the capacitor element. The control terminal is reverse-biased, and the ninth, tenth, and eleventh switching elements are turned off, so that one end of the eleventh switching element is released to ground, and the potential at the one end is restored, so that the first and second switching elements are restored. The control end of the element is forward-biased to release the cutoff holding of the first and second semiconductor elements.

(9)請求項9に係る過電圧過電流保護回路は、請求項6乃至8のいずれかにおいて、一端が前記第10スイッチング素子の制御端に接続され他端および制御端に直流電圧が印加された第12スイッチング素子と、
前記第1及び/又は第2スイッチング素子に温度結合され一端が前記第12スイッチング素子の制御端に接続され他端が接地電位の温度感応素子を備え、
前記温度感応素子の抵抗値が低下したとき、前記第12スイッチング素子が導通し前記第10スイッチング素子をオン駆動することにより前記第10および第11スイッチング素子が導通し該第11スイッチング素子の一端が接地され前記第1および第2スイッチング素子を遮断保持することを特徴とする。
(9) The overvoltage overcurrent protection circuit according to claim 9 is the overvoltage overcurrent protection circuit according to any one of claims 6 to 8, wherein one end is connected to the control end of the tenth switching element, and a DC voltage is applied to the other end and the control end. A twelfth switching element;
A temperature-sensitive element having one end connected to the control end of the twelfth switching element and the other end connected to the first and / or second switching element;
When the resistance value of the temperature sensitive element decreases, the twelfth switching element is turned on and the tenth switching element is turned on, whereby the tenth and eleventh switching elements are turned on and one end of the eleventh switching element is It is grounded, and the first and second switching elements are cut off and held.

(10)請求項10に係る過電圧過電流保護回路は、請求項5において、前記第1抵抗素子に替えて電流トランスを用いて過電流を検出し、前記第6及び/又は第7スイッチング素子をオンオフ駆動することを特徴とする。 (10) An overvoltage overcurrent protection circuit according to a tenth aspect of the present invention is the overvoltage overcurrent protection circuit according to the fifth aspect, wherein an overcurrent is detected using a current transformer instead of the first resistance element, and the sixth and / or seventh switching elements are It is characterized by on-off driving.

本発明による過電圧過電流保護回路は、基本構成要素として、負荷電流路に一対の第1及び第2スイッチング素子が挿入されており、これらのスイッチング素子の導通遮断動作を制御することにより、負荷電圧/負荷電流を所定の値に保持し、または遮断することが可能である。この第1及び第2スイッチング素子は、本回路の有する過電圧抑止機能、過電流抑止機能及び過熱抑止機能をそれぞれ実現する複数の部分的な回路によって共有されており、本回路の簡略化にも寄与している。   In the overvoltage overcurrent protection circuit according to the present invention, as a basic component, a pair of first and second switching elements are inserted in a load current path, and the load voltage is controlled by controlling the conduction cutoff operation of these switching elements. / It is possible to keep the load current at a predetermined value or cut it off. The first and second switching elements are shared by a plurality of partial circuits that respectively realize the overvoltage suppression function, overcurrent suppression function, and overheat suppression function of the circuit, and contribute to simplification of the circuit. is doing.

・請求項1または3に係る回路は、過電圧の検出とその検出に基づく負荷電流路の制御を行う過電圧抑止機能を有する。過電圧抑止機能を実現する回路要素として、負荷電流路の負荷側に発生する正極性と負極性の過電圧をそれぞれ検出する第1及び第2のツェナーと、第1及び第2ツェナーがそれぞれ過電圧を検出したときにそれぞれ導通する第3及び第4スイッチング素子を備えている。さらに、第3または第4スイッチング素子により導通遮断を制御される第5スイッチング素子を備えている。これらの回路要素は、過電圧の検出とそれに対応した上記の第1及び第2のスイッチング素子の制御を行う。すなわち、第5スイッチング素子の一端電位により第1及び第2スイッチング素子が制御される。 The circuit according to claim 1 or 3 has an overvoltage suppression function for detecting an overvoltage and controlling a load current path based on the detection. As a circuit element that realizes an overvoltage suppression function, the first and second Zeners that detect positive and negative overvoltages generated on the load side of the load current path, respectively, and the first and second Zeners detect the overvoltages, respectively. The third switching element and the fourth switching element are provided which are electrically connected to each other. Furthermore, the 5th switching element by which conduction | electrical_connection interruption | blocking is controlled by the 3rd or 4th switching element is provided. These circuit elements detect the overvoltage and control the first and second switching elements corresponding thereto. That is, the first and second switching elements are controlled by the one-end potential of the fifth switching element.

斯かる構成によれば、例えば、正極性の過電圧が第1ツェナーにより検出され第3スイッチング素子が導通すると、第5スイッチング素子が導通してその一端電位が接地され、第1及び第2スイッチング素子が非導通状態に向かうことで第1ツェナーへの印加電圧が低下して第3スイッチング素子がオフし、第5スイッチング素子の一端電位が接地解除され、第1及び第2スイッチング素子が導通状態に向かうという負帰還動作が実現される。この負帰還動作により負荷電圧は一定値に定まる。このことは、本回路によって過電圧と正常電圧との差分のみが遮断されることを意味する。この結果、過電圧印加時に負荷電流が瞬断されず、適宜の負荷電流が維持されることにより負荷への悪影響が避けられる。なお、負極性の過電圧の場合も、同様の負帰還動作が行われる。   According to such a configuration, for example, when a positive overvoltage is detected by the first Zener and the third switching element is turned on, the fifth switching element is turned on and the potential at one end thereof is grounded. The first and second switching elements Since the voltage applied to the first Zener is lowered due to the non-conducting state, the third switching element is turned off, the one end potential of the fifth switching element is released to ground, and the first and second switching elements are brought into the conducting state. A negative feedback operation of heading is realized. This negative feedback operation sets the load voltage to a constant value. This means that this circuit blocks only the difference between the overvoltage and the normal voltage. As a result, the load current is not momentarily interrupted when an overvoltage is applied, and an appropriate load current is maintained, thereby avoiding an adverse effect on the load. In the case of a negative overvoltage, the same negative feedback operation is performed.

・請求項2または4に係る回路もまた過電圧の検出とその検出に基づく負荷電流路の制御を行う過電圧抑止機能を有する。過電圧抑止機能を実現する回路要素は、請求項1の回路と同じであるが、負帰還動作は行われない。従って、第5スイッチング素子の一端電位が接地されると、第1及び第2スイッチング素子は非導通状態となり、負荷電流は直ちに遮断され、同時に負荷への電圧供給も遮断される。この回路は、負荷電流の瞬断があっても弊害のない場合に利用できる。過電圧が無くなれば直ちに負荷電流を供給する。 The circuit according to claim 2 or 4 also has an overvoltage suppression function for detecting an overvoltage and controlling a load current path based on the detection. The circuit element for realizing the overvoltage suppression function is the same as that of the circuit of claim 1, but the negative feedback operation is not performed. Therefore, when the one end potential of the fifth switching element is grounded, the first and second switching elements are brought into a non-conductive state, the load current is immediately cut off, and the voltage supply to the load is also cut off at the same time. This circuit can be used when there is no harmful effect even if there is an instantaneous interruption of the load current. When the overvoltage disappears, the load current is supplied immediately.

・請求項5に係る回路では、過電流の検出とその検出に基づく負荷電流路の制御を行う過電流抑止機能を有する。過電流抑止機能を実現する回路要素として、負荷電流路に直列接続された第1抵抗素子と、第1抵抗素子の一端電位と他端電位のいずれかが高くかつその端子間電圧が順バイアス電圧に達したときそれぞれ導通して一端電位が接地される第6及び第7スイッチング素子とを備えている。
これらの回路要素は、過電流の検出とそれに対応した上記第1及び第2のスイッチング素子の制御を行う。すなわち、正極性電流に対しては第6スイッチング素子の一端電位により、そして負極性電流に対しては第7スイッチング素子の一端電位により第1及び第2のスイッチング素子が制御される。
The circuit according to claim 5 has an overcurrent suppression function for detecting an overcurrent and controlling a load current path based on the detection. As a circuit element for realizing the overcurrent suppression function, the first resistance element connected in series to the load current path, the one end potential of the first resistance element or the other end potential is high, and the voltage between the terminals is a forward bias voltage. The sixth and seventh switching elements are connected to each other and the potential is grounded at one end.
These circuit elements perform detection of overcurrent and control of the first and second switching elements corresponding thereto. That is, the first and second switching elements are controlled by the one end potential of the sixth switching element for the positive current and by the one end potential of the seventh switching element for the negative current.

斯かる構成によれば、例えば、正極性の過電流が第1抵抗素子により検出されると、第6スイッチング素子が導通してその一端電位が接地され、第1及び第2スイッチング素子が非導通状態に向かうことで第1抵抗素子の端子間電圧が低下して第6スイッチング素子がオフしてその一端電位が接地解除され、第1及び第2スイッチング素子が導通状態に向かうという負帰還動作が実現される。この負帰還動作により負荷電流は一定値に定まる。このことは、本回路によって過電流と正常電流の差分のみが遮断されることを意味する。この結果、過電流が流れた時に負荷電流が瞬断されず、適宜の負荷電流が維持されることにより負荷への悪影響が避けられる。例えば、サーバなど整流負荷において電源投入時の突入電流が大きい場合でも、負荷機器の始動不能が避けられる。なお、負極性の過電流の場合も、同様の負帰還動作が行われる。   According to such a configuration, for example, when a positive overcurrent is detected by the first resistance element, the sixth switching element is turned on, the potential at one end thereof is grounded, and the first and second switching elements are turned off. The negative feedback operation in which the voltage between the terminals of the first resistance element is reduced by turning to the state, the sixth switching element is turned off, the potential at one end thereof is released to ground, and the first and second switching elements are turned on. Realized. This negative feedback operation sets the load current to a constant value. This means that only the difference between overcurrent and normal current is cut off by this circuit. As a result, when an overcurrent flows, the load current is not momentarily interrupted, and an appropriate load current is maintained, thereby avoiding an adverse effect on the load. For example, even when the inrush current at the time of power-on is large in a rectifying load such as a server, it is possible to avoid inability to start the load device. In the case of a negative overcurrent, the same negative feedback operation is performed.

・請求項6に係る回路は、タイマー機能を有し、上記の過電圧検出機能または過電流検出機能が作動した時点からタイマーが始動し、一定時間の経過後に負荷電流を完全に遮断するものである。よって、過電圧または過電流が生じてから一定時間は負荷に適宜の負荷電流が流れるが、この一定時間を超えて過電圧または過電流が継続した場合は負荷電流を遮断することができ、異常状態の継続による弊害を防止し、負荷及び本回路への負担を軽減する。 The circuit according to claim 6 has a timer function, the timer is started from the time when the overvoltage detection function or the overcurrent detection function is activated, and the load current is completely cut off after a predetermined time has elapsed. . Therefore, an appropriate load current flows through the load for a certain period of time after the overvoltage or overcurrent occurs, but if the overvoltage or overcurrent continues beyond this certain period of time, the load current can be cut off and Prevents harmful effects caused by continuation and reduces the load and load on this circuit.

請求項6の回路において、例えば、過電圧検出機能における第5スイッチング素子の一端に対しては、直列に第1整流素子、第2抵抗素子および容量素子が順次接続され、そして容量素子の一端は、直流電源に一端が接続された第8スイッチング素子に接続されている。従って、第5スイッチング素子の一端電位が接地されると、直流電源から第8スイッチング素子、容量素子、第2抵抗素子そして第1整流素子へ電流が流れることにより、容量素子への充電が開始される。   In the circuit of claim 6, for example, a first rectifying element, a second resistance element, and a capacitive element are sequentially connected in series to one end of the fifth switching element in the overvoltage detection function, and one end of the capacitive element is It is connected to an eighth switching element having one end connected to the DC power supply. Therefore, when the potential of one end of the fifth switching element is grounded, a current flows from the DC power source to the eighth switching element, the capacitive element, the second resistive element, and the first rectifying element, whereby charging of the capacitive element is started. The

この充電の時定数に基づく時間はタイマー作動期間に相当しており、第2抵抗素子と容量素子により設定できる。タイマー作動期間中は、過電圧が印加され続けていても上記の過電圧抑止機能(請求項1または3の過電圧抑止)が働いており、負荷電流は遮断されない。なお、請求項2または4の過電圧抑止の場合は、負荷電流の瞬断がある。   The time based on the time constant of charging corresponds to the timer operating period, and can be set by the second resistance element and the capacitive element. During the timer operation period, even if an overvoltage continues to be applied, the overvoltage suppression function (overvoltage suppression according to claim 1 or 3) operates, and the load current is not interrupted. In the case of overvoltage suppression according to claim 2 or 4, there is an instantaneous interruption of the load current.

さらに、一端に直流電圧が印加された第9スイッチング素子は、容量素子の他端電位により制御されるため、上記時定数に基づく時間経過後、充電された容量素子の他端電位により順バイアスされて第9スイッチング素子が導通する。   Further, since the ninth switching element to which a DC voltage is applied to one end is controlled by the other end potential of the capacitive element, it is forward-biased by the other end potential of the charged capacitive element after the time based on the above time constant. And the ninth switching element becomes conductive.

さらに、第9スイッチング素子の他端電位により制御される第10スイッチング素子と、第10スイッチング素子の他端電位により制御される第11スイッチング素子とが設けられているため、第10および第11スイッチング素子の双方は、第9スイッチング素子が導通すると同時に導通する。   Further, since the tenth switching element controlled by the other end potential of the ninth switching element and the eleventh switching element controlled by the other end potential of the tenth switching element are provided, the tenth and eleventh switching elements are provided. Both elements are turned on at the same time as the ninth switching element is turned on.

この第10スイッチング素子の一端には、第8スイッチング素子の他端に接続された第2整流素子を介して容量素子の一端電位が印加されている。従って、第10および第11スイッチング素子が導通すると第2整流素子が導通するため、容量素子の一端電位を介して他端電位が第9スイッチング素子をさらに深く順バイアスするように移行する。この結果、第9、第10および第11スイッチング素子の導通状態を保持することができる。   One end potential of the capacitive element is applied to one end of the tenth switching element via a second rectifier element connected to the other end of the eighth switching element. Therefore, when the tenth and eleventh switching elements are turned on, the second rectifier element is turned on, so that the other end potential shifts further deeply forward biasing the ninth switching element via the one end potential of the capacitive element. As a result, the conduction state of the ninth, tenth and eleventh switching elements can be maintained.

さらに、第11スイッチング素子は、一端電位を第5スイッチング素子の一端に伝達可能であり、他端が接地電位であるため、第11スイッチング素子の導通状態が保持されると、第5スイッチング素子の一端が接地電位を保持することになる。これにより、第1および第2スイッチング素子が遮断状態に保持され、負荷電流が遮断され、その状態が保持される。
なお、請求項6の回路において、過電流検出機能における第6及び第7スイッチング素子の一端電位が接地されたときも、同様のタイマー動作及び遮断保持動作が行われる。
Furthermore, since the eleventh switching element can transmit the potential at one end to one end of the fifth switching element and the other end is at the ground potential, if the conduction state of the eleventh switching element is maintained, One end holds the ground potential. As a result, the first and second switching elements are held in the cut-off state, the load current is cut off, and the state is held.
In the circuit according to the sixth aspect, the same timer operation and shut-off holding operation are also performed when the one end potentials of the sixth and seventh switching elements in the overcurrent detection function are grounded.

・請求項7に係る回路は、請求項6の回路のタイマー機能に手動復帰機能を付加したものである。この手動復帰機能を付加することにより、本回路が遮断保持状態となった後、所望する時点で容易に正常時の初期状態に復帰させることができる。
手動復帰用のスイッチ素子は、第8スイッチング素子の一端と容量素子の他端との間に設けられる。スイッチ素子を導通させると、直流電源により容量素子が逆充電され、第9スイッチング素子は容量素子の他端電位により逆バイアスされて遮断され、続いて第10及び第11スイッチング素子も遮断され、一方、第8スイッチング素子は導通する。これにより、容量素子から第2抵抗素子、第1整流素子、第4抵抗素子及び第8スイッチング素子へと電流が流れて容量素子が放電する。これにより、本回路は正常時の初期状態に復帰でき、第11スイッチング素子の一端電位が接地解除されることにより第1および第2スイッチング素子の遮断保持状態を解除できる。
The circuit according to claim 7 is obtained by adding a manual return function to the timer function of the circuit according to claim 6. By adding this manual return function, it is possible to easily return to the normal initial state at a desired point in time after the circuit enters the cut-off holding state.
The switch element for manual return is provided between one end of the eighth switching element and the other end of the capacitive element. When the switch element is turned on, the capacitive element is reversely charged by the DC power source, the ninth switching element is reverse-biased by the potential at the other end of the capacitive element and shut off, and then the tenth and eleventh switching elements are also shut off. The eighth switching element is conductive. Thereby, current flows from the capacitive element to the second resistive element, the first rectifying element, the fourth resistive element, and the eighth switching element, and the capacitive element is discharged. Thereby, this circuit can return to the normal initial state, and the first and second switching elements can be released from the cut-off holding state by releasing the one end potential of the eleventh switching element from the ground.

・請求項8に係る回路は、自動復帰機能を付加したタイマー機能を有する。この自動復帰機能を付加することにより、本回路が遮断保持状態となった後、手動操作の必要なく自動的に正常時の初期状態に復帰させることができる。
自動復帰機能のための回路要素として、第5または第6および第7スイッチング素子の一端と容量素子の他端との間にさらに第3抵抗素子が接続される。また、第5または第6および第7スイッチング素子の一端が、第11スイッチング素子の一端に一端が接続された第3整流素子の他端に接続される。さらに第11スイッチング素子の一端に接続され直流電源により第1および第2スイッチング素子の制御端を順バイアス可能な第8抵抗素子を備える。
斯かる構成によれば、第5、第6または第7スイッチング素子の一端が接地状態となった後、これら全てのスイッチング素子の一端が接地解除されたとする。このとき第5または第6および第7スイッチング素子の一端電位により、第3抵抗素子、容量素子、第2整流素子、第10および第11スイッチング素子へと電流が流れ、容量素子が逆充電される。
The circuit according to claim 8 has a timer function to which an automatic return function is added. By adding this automatic return function, it is possible to automatically return to the normal initial state without the need for manual operation after the circuit enters the cut-off holding state.
As a circuit element for the automatic return function, a third resistance element is further connected between one end of the fifth or sixth and seventh switching elements and the other end of the capacitive element. In addition, one end of the fifth or sixth and seventh switching elements is connected to the other end of the third rectifying element having one end connected to one end of the eleventh switching element. Further, an eighth resistance element connected to one end of the eleventh switching element and capable of forward biasing the control ends of the first and second switching elements by a DC power supply is provided.
According to such a configuration, it is assumed that after one end of the fifth, sixth, or seventh switching element is grounded, one end of all of these switching elements is released from grounding. At this time, a current flows to the third resistor element, the capacitor element, the second rectifier element, the tenth and eleventh switching elements due to the one-end potential of the fifth or sixth and seventh switching elements, and the capacitor elements are reversely charged. .

この充電の時定数に基づく時間は、自動復帰期間に相当しており、ほぼ第3抵抗素子(第4抵抗素子(R6)に比べ支配的となる抵抗値とする)と容量素子により設定できる。より正確にはこの時定数は、ほぼ、容量素子の容量値×(第3抵抗素子+第4抵抗素子の抵抗値)である。自動復帰期間中は、第5、第6及び第7スイッチング素子の一端が接地解除されても、第11スイッチング素子の一端は接地保持状態であり、従って、第1および第2スイッチング素子も順バイアスされず、遮断保持状態のままである。   The time based on the time constant of charging corresponds to the automatic recovery period, and can be set by the third resistance element (having a resistance value that is more dominant than the fourth resistance element (R6)) and the capacitance element. More precisely, this time constant is approximately the capacitance value of the capacitive element × (the third resistance element + the resistance value of the fourth resistance element). During the automatic recovery period, even if one end of the fifth, sixth and seventh switching elements is released from the ground, one end of the eleventh switching element is in the ground holding state, and therefore the first and second switching elements are also forward biased. It remains in the shut-off holding state.

容量素子の他端電位により制御される第9スイッチング素子は、上記時定数に基づく時間経過後、逆充電された容量素子の他端電位により逆バイアスされて第9スイッチング素子がオフし、第10および第11スイッチング素子もオフする。これにより第11スイッチング素子の一端が接地解除される結果、第1および第2スイッチング素子が第8抵抗素子を介して順バイアスされ、遮断保持状態を解除する。   The ninth switching element controlled by the other end potential of the capacitive element is reverse-biased by the other end potential of the reversely charged capacitive element after the time based on the time constant, and the ninth switching element is turned off. The eleventh switching element is also turned off. As a result, one end of the eleventh switching element is released from grounding. As a result, the first and second switching elements are forward-biased via the eighth resistance element, thereby releasing the cutoff holding state.

・請求項9に係る回路は、過熱の検出とその検出に基づく負荷電流路の制御を行う過熱抑止機能を有し、負荷電流路の制御のために上記のタイマー機能の回路構成の一部を利用する。これにより、回路素子の過熱による損傷を防止し、回路の簡略化にも寄与する。
過熱抑止機能を実現する回路要素として、タイマー回路の第10スイッチング素子の制御端に一端が接続され他端及び制御端に直流電圧を印加された第12スイッチング素子と、第1および/または第2スイッチング素子に温度結合された温度感応素子とを備え、温度感応素子の一端は第12スイッチング素子の制御端に、他端は接地電位である。
The circuit according to claim 9 has an overheat suppression function that performs overheat detection and control of the load current path based on the detection, and a part of the circuit configuration of the timer function for controlling the load current path is provided. Use. This prevents damage due to overheating of the circuit elements and contributes to simplification of the circuit.
As a circuit element for realizing the overheat suppression function, a twelfth switching element having one end connected to the control end of the tenth switching element of the timer circuit and a DC voltage applied to the other end and the control end, and the first and / or second A temperature sensitive element temperature-coupled to the switching element, one end of the temperature sensitive element being a control end of the twelfth switching element and the other end being a ground potential.

斯かる構成において、温度感応素子の抵抗が低下したとき(過熱時)、第12スイッチング素子が導通して第10スイッチング素子をオン駆動することにより、第10及び第11スイッチング素子が導通する。これにより、第11スイッチング素子の一端電位が接地され、第1および第2スイッチング素子を遮断する。この遮断状態は、第12スイッチング素子の導通が遮断されるまで保持される。   In such a configuration, when the resistance of the temperature sensitive element decreases (when overheated), the twelfth switching element is turned on and the tenth switching element is turned on, whereby the tenth and eleventh switching elements are turned on. As a result, the one end potential of the eleventh switching element is grounded, and the first and second switching elements are shut off. This cut-off state is maintained until the twelfth switching element is cut off.

・請求項10に係る回路は、請求項5の過電流抑止機能における過電流検出用の第1抵抗素子に替えて電流トランスを用いる。これにより、抵抗素子を用いる場合に比べて電圧降下及び電力損失を低減できる。 The circuit according to claim 10 uses a current transformer in place of the first resistance element for overcurrent detection in the overcurrent suppression function according to claim 5. Thereby, compared with the case where a resistive element is used, a voltage drop and power loss can be reduced.

以下、本発明の実施形態を図面を参照しつつ説明する。なお、本回路中の各素子と特許請求の範囲の構成要素との対応関係を明確とするために、随所において各素子名称の後に括弧付きで特許請求の範囲における名称を添付している。   Embodiments of the present invention will be described below with reference to the drawings. In addition, in order to clarify the correspondence between each element in this circuit and the constituent elements in the claims, the names in the claims are attached in parentheses after the names of the elements in various places.

(1)第1の実施形態
(1−1)全体回路の構成概要と正常時動作
<全体回路の概要構成>
図1は、本発明の過電圧過電流保護回路の第1の実施形態の一例を示す回路図である。本回路は、交流電源と負荷との間に挿入される回路である。本回路の交流電源側の入力端子を端子1及び端子2とし、負荷側の出力端子を端子3および端子4とする。端子1と端子3の間、および端子2と端子4の間がそれぞれ負荷電流路となる。本回路は、一般的な雑音除去および過電圧保護素子を備えた入力部10および一般的な過電圧保護素子を備えた出力部11に加えて、本発明の主要部である過電圧抑止部12、過電流抑止部13、タイマー部14、過熱抑止部15、電界効果トランジスタ(以下「FET」と称する)Q1およびFETQ2、並びにバッファ増幅器16とが設けられている。
(1) First Embodiment (1-1) Overall Configuration of Circuit and Normal Operation <Overall Configuration of Entire Circuit>
FIG. 1 is a circuit diagram showing an example of a first embodiment of an overvoltage overcurrent protection circuit of the present invention. This circuit is a circuit inserted between an AC power supply and a load. The input terminals on the AC power supply side of this circuit are referred to as terminals 1 and 2, and the output terminals on the load side are referred to as terminals 3 and 4. The load current paths are between the terminals 1 and 3 and between the terminals 2 and 4 respectively. This circuit includes, in addition to an input unit 10 having a general noise removal and overvoltage protection element and an output unit 11 having a general overvoltage protection element, an overvoltage suppression unit 12 and an overcurrent which are main parts of the present invention. A suppression unit 13, a timer unit 14, an overheat suppression unit 15, a field effect transistor (hereinafter referred to as “FET”) Q 1 and FET Q 2, and a buffer amplifier 16 are provided.

入力部10には、コモンモードトランスがヒューズを介して交流電件の端子1と端子2に接続されており端子1と端子2にそれぞれ入力する同相ノイズを相殺する。入力部10におけるトライアックTRiと一対のツェナーダイオードZDとは、本発明による過電圧抑止部12の対象とする過電圧より遙かに高い(例えば2倍程度)過電圧に対して作動する。また、出力部11には、端子3と端子4間にコンデンサとバリスタが並列に接続され、過電圧から負荷を保護する。なお、入力部10と出力部11の構成は、一般的なものであり、本発明の本質的要素ではない。   In the input unit 10, a common mode transformer is connected to the terminals 1 and 2 of the AC power supply via a fuse, and cancels the common-mode noise input to the terminals 1 and 2, respectively. The triac TRi and the pair of zener diodes ZD in the input unit 10 operate against an overvoltage that is much higher (for example, about twice) than the target overvoltage of the overvoltage suppression unit 12 according to the present invention. In addition, a capacitor and a varistor are connected in parallel between the terminal 3 and the terminal 4 in the output unit 11 to protect the load from overvoltage. The configurations of the input unit 10 and the output unit 11 are general and are not essential elements of the present invention.

FETQ1(第1スイッチング素子)とFETQ2(第2スイッチング素子)は、直列逆極性で接続されて端子1と端子3間の負荷電流路に挿入されている。FETQ1のドレインは端子1側に接続され、FETQ2のドレインは端子3側に接続され、そしてFETQ1とFETQ2のソース同士は抵抗R1を介して接続され、FETQ1とFETQ2のゲートは、バッファ増幅器16の出力端に接続されている。   The FET Q1 (first switching element) and the FET Q2 (second switching element) are connected in series reverse polarity and are inserted in the load current path between the terminal 1 and the terminal 3. The drain of the FET Q1 is connected to the terminal 1 side, the drain of the FET Q2 is connected to the terminal 3 side, and the sources of the FET Q1 and the FET Q2 are connected via the resistor R1, and the gates of the FET Q1 and the FET Q2 Connected to the end.

なお、本発明の過電圧抑止部12、過電流抑止部13、タイマー部14、過熱抑止部15およびバッファ増幅器16に関しては、FETQ1とFETQ2を挿入した端子3線路の負荷電流路を接地電位点としている。この場合、抵抗R1による電圧降下は無視できるものとする。   In addition, regarding the overvoltage suppression unit 12, the overcurrent suppression unit 13, the timer unit 14, the overheat suppression unit 15 and the buffer amplifier 16 of the present invention, the load current path of the terminal 3 line in which the FETQ1 and the FETQ2 are inserted is used as the ground potential point. . In this case, the voltage drop due to the resistor R1 can be ignored.

バッファ増幅器16は、相補的に接続されたnpn型バイポーラトランジスタであるトランジスタQ3とpnp型バイポーラトランジスタであるトランジスタQ4から構成されたエミッタフォロアバッファ増幅器である。トランジスタQ3のコレクタは直流電源+Vccに接続され、トランジスタQ4のコレクタは、負荷電流路上の接地電位点に接続されている。トランジスタQ3とQ4のベース同士の接続点は、バッファ増幅器16の入力端であり、すなわち点Cである。トランジスタQ3とQ4のエミッタ同士の接続点は、バッファ増幅器の出力端であり、FETQ1およびFETQ2の各ゲートに接続されている。バッファ増幅器16は点Cの電位により、FETQ1およびFETQ2の各ゲートを制御する。   The buffer amplifier 16 is an emitter follower buffer amplifier including a transistor Q3 which is an npn type bipolar transistor and a transistor Q4 which is a pnp type bipolar transistor. The collector of the transistor Q3 is connected to the DC power source + Vcc, and the collector of the transistor Q4 is connected to the ground potential point on the load current path. The connection point between the bases of the transistors Q3 and Q4 is the input terminal of the buffer amplifier 16, that is, the point C. The connection point between the emitters of the transistors Q3 and Q4 is the output terminal of the buffer amplifier, and is connected to the gates of the FETs Q1 and Q2. The buffer amplifier 16 controls the gates of the FET Q1 and the FET Q2 by the potential at the point C.

点Cは、抵抗R6を介して直流電源+Vccに接続されている。点Cはまた、後述する過電圧抑止部12のトランジスタQ9(第5スイッチング素子)並びに過電流抑止部13のトランジスタQ5およびQ6(第6および第7スイッチング素子)の一端である各コレクタに接続されている。点Cはまた、後述するタイマー部のトランジスタQ13(第11スイッチング素子)の一端であるコレクタにも接続されている。   The point C is connected to the DC power source + Vcc through the resistor R6. The point C is also connected to each collector which is one end of a transistor Q9 (fifth switching element) of the overvoltage suppressing unit 12 and transistors Q5 and Q6 (sixth and seventh switching element) of the overcurrent suppressing unit 13, which will be described later. Yes. The point C is also connected to a collector which is one end of a transistor Q13 (an eleventh switching element) of a timer unit described later.

<全体回路の正常時動作>
先ず、全体回路の正常時動作を説明する。正常時には、点Cに接続されている全てのトランジスタQ9、Q5、Q6およびQ13がオフ(非導通すなわち遮断)である。従って、点Cには、直流電源+Vccの電位(以下「高電位」と称する)が抵抗R6を介して印加されている。よって、トランジスタQ3は順バイアスされてオン(導通)であり、一方トランジスタQ4は逆バイアスされてオフである。
<Normal circuit operation>
First, the normal operation of the entire circuit will be described. Under normal conditions, all transistors Q9, Q5, Q6 and Q13 connected to the point C are off (non-conducting or cut off). Therefore, the potential of the DC power source + Vcc (hereinafter referred to as “high potential”) is applied to the point C via the resistor R6. Thus, transistor Q3 is forward biased and on (conducting), while transistor Q4 is reverse biased and off.

このときトランジスタQ3およびQ4のエミッタは高電位に保持されるため、FETQ1およびFETQ2(第1および第2スイッチング素子)のゲートがオン電位に保持される。従って、FETQ1およびFETQ2はオン状態に保持される。   At this time, since the emitters of the transistors Q3 and Q4 are held at a high potential, the gates of the FETs Q1 and Q2 (first and second switching elements) are held at an on potential. Therefore, FETQ1 and FETQ2 are kept on.

FETQ1およびQ2がオン状態のときは負荷電流路の導通状態が確保されるから、交流電源の電圧が負荷に印加され、正常時の負荷電流が流れる。   When the FETs Q1 and Q2 are in the ON state, the conduction state of the load current path is ensured, so that the voltage of the AC power supply is applied to the load, and a normal load current flows.

(1−2)過電圧抑止部の構成と動作
<構成>
過電圧抑止部12では、FETQ2のドレイン側すなわち負荷側にて、端子3と端子4間にツェナーダイオードZ1(第1ツェナー)と、ツェナーダイオードZ2(第2ツェナー)と、適宜の抵抗R9および抵抗R10とが直列接続されている。2つのツェナーダイオードZ1とZ2は互いに逆極性となるように接続されている。すなわち、ツェナーダイオードZ1はカソードを端子3側にアノードを端子4側にして接続され、一方、ツェナーダイオードZ2はカソードを端子4側にアノードを端子3側にして接続されている。抵抗R9はツェナーダイオードZ1と端子3の間に接続され、抵抗R10はツェナーダイオードZ2と端子4の間に接続されている。
(1-2) Configuration and operation of overvoltage suppression unit <Configuration>
In the overvoltage suppressing unit 12, a Zener diode Z1 (first Zener), a Zener diode Z2 (second Zener), and appropriate resistors R9 and R10 are provided between the terminals 3 and 4 on the drain side of the FET Q2, that is, the load side. Are connected in series. The two Zener diodes Z1 and Z2 are connected so as to have opposite polarities. That is, the Zener diode Z1 is connected with the cathode on the terminal 3 side and the anode on the terminal 4 side, while the Zener diode Z2 is connected with the cathode on the terminal 4 side and the anode on the terminal 3 side. The resistor R9 is connected between the Zener diode Z1 and the terminal 3, and the resistor R10 is connected between the Zener diode Z2 and the terminal 4.

過電圧抑止部12にはさらに、npn型バイポーラトランジスタであるトランジスタQ7(第3スイッチング素子)、pnp型バイポーラトランジスタであるトランジスタQ8(第4スイッチング素子)およびnpn型バイポーラトランジスタであるトランジスタQ9(第5スイッチング素子)が設けられている。   The overvoltage suppression unit 12 further includes an npn bipolar transistor Q7 (third switching element), a pnp bipolar transistor Q8 (fourth switching element), and an npn bipolar transistor Q9 (fifth switching element). Element).

トランジスタQ7のベースは、ツェナーダイオードZ2と抵抗R10の接続点に接続され、コレクタは抵抗R17とダイオードD17を介してトランジスタQ9のエミッタに接続され、エミッタは端子4に接続されている。   The base of the transistor Q7 is connected to the connection point between the Zener diode Z2 and the resistor R10, the collector is connected to the emitter of the transistor Q9 via the resistor R17 and the diode D17, and the emitter is connected to the terminal 4.

トランジスタQ8のベースは、ツェナーダイオードZ2と抵抗R10の接続点に接続され、コレクタは抵抗R18とダイオードD18を介してトランジスタQ9のベースに接続され、エミッタは端子4に接続されている。   The base of the transistor Q8 is connected to the connection point of the Zener diode Z2 and the resistor R10, the collector is connected to the base of the transistor Q9 via the resistor R18 and the diode D18, and the emitter is connected to the terminal 4.

トランジスタQ9のベースは、抵抗R5を介して負荷電流路上の点A(抵抗R1の一端)に接続され、コレクタは点Cに接続され、エミッタはダイオードD3を介して点Aに接続されている。トランジスタQ9のエミッタは抵抗R17とダイオードD17を介してトランジスタQ7のコレクタにも接続されている。   The base of the transistor Q9 is connected to the point A (one end of the resistor R1) on the load current path via the resistor R5, the collector is connected to the point C, and the emitter is connected to the point A via the diode D3. The emitter of the transistor Q9 is also connected to the collector of the transistor Q7 via a resistor R17 and a diode D17.

<動作:正極性過電圧の場合>
先ず、端子4線路を基準電位として端子3線路に正の過電圧(正極性の過電圧)が印加された場合の過電圧抑止動作を説明する。
この場合、ツェナーダイオードZ1(第1ツェナー)に対しツェナー電圧を超える電圧が印加されると、ツェナーダイオードZ1が導通する。これにより抵抗R10に電流が流れ、トランジスタQ7のベースが順バイアスされ、トランジスタQ7(第3スイッチング素子)がオンとなる。このときの電流路は、端子3線路→抵抗R9→ツェナーダイオードZ1→ツェナーダイオードZ2→トランジスタQ7(ベース→エミッタ)→端子4線路、となる。
<Operation: Positive overvoltage>
First, an overvoltage suppression operation when a positive overvoltage (positive overvoltage) is applied to the terminal 3 line with the terminal 4 line as a reference potential will be described.
In this case, when a voltage exceeding the Zener voltage is applied to the Zener diode Z1 (first Zener), the Zener diode Z1 becomes conductive. As a result, a current flows through the resistor R10, the base of the transistor Q7 is forward-biased, and the transistor Q7 (third switching element) is turned on. At this time, the current path is as follows: terminal 3 line → resistor R9 → zener diode Z1 → zener diode Z2 → transistor Q7 (base → emitter) → terminal 4 line.

トランジスタQ7がオンすると、トランジスタQ9(第5スイッチング素子)のエミッタ電位がほぼ端子4の電位に引き下げられる。同時にトランジスタQ9のベースは抵抗R5を介して順バイアスされるため、トランジスタQ9がオンとなる。このときの電流路は、点A→抵抗R5→トランジスタQ9(ベース→エミッタ)→トランジスタQ7(コレクタ→エミッタ)→端子4線路、となる。   When the transistor Q7 is turned on, the emitter potential of the transistor Q9 (fifth switching element) is substantially lowered to the potential of the terminal 4. At the same time, since the base of the transistor Q9 is forward-biased through the resistor R5, the transistor Q9 is turned on. The current path at this time is point A → resistance R5 → transistor Q9 (base → emitter) → transistor Q7 (collector → emitter) → terminal 4 line.

点Cの電位は、正常時は上記の通り高電位であるが、トランジスタQ9がオンとなると、点Cの電位がトランジスタQ9およびダイオードD3を介して接地される。このときの電流路は、点C→トランジスタQ9(コレクタ→エミッタ)→トランジスタQ7(コレクタ→エミッタ)→端子4線路、となる。   The potential at the point C is normally high as described above, but when the transistor Q9 is turned on, the potential at the point C is grounded via the transistor Q9 and the diode D3. The current path at this time is point C → transistor Q9 (collector → emitter) → transistor Q7 (collector → emitter) → terminal 4 line.

点Cが接地電位となると、バッファ増幅器16を介した制御によりFETQ1およびQ2がオフ状態(非導通状態)へと向かうが、ここで本回路独自の負帰還動作が次のように働く。トランジスタQ3は逆バイアスされてオフ傾向へ向かい、一方トランジスタQ4は順バイアスされてオン傾向へ向かう。これによりトランジスタQ3およびQ4のエミッタは接地電位へ向かい、FETQ1およびFETQ2(第1および第2スイッチング素子)のゲートがオフ電位へと向かう。   When the point C becomes the ground potential, the FETs Q1 and Q2 go to the off state (non-conducting state) by the control through the buffer amplifier 16, but here, the negative feedback operation unique to this circuit works as follows. Transistor Q3 is reverse biased and tends to turn off, while transistor Q4 is forward biased and tends to turn on. As a result, the emitters of the transistors Q3 and Q4 are directed to the ground potential, and the gates of the FETs Q1 and Q2 (first and second switching elements) are directed to the off potential.

これにより、FETQ1およびFETQ2はオフ状態(非導通状態)へ向かう。この結果、端子1と端子3間に新たな電圧降下が生じるため、ツェナーダイオードZ1に印加される電圧がツェナー電圧以下となり非導通となる。この結果、トランジスタQ7およびQ9がオフとなり、点Cは接地解除されて高電位となる。   Thereby, FETQ1 and FETQ2 go to an OFF state (non-conduction state). As a result, a new voltage drop occurs between the terminal 1 and the terminal 3, so that the voltage applied to the Zener diode Z1 becomes equal to or lower than the Zener voltage and becomes non-conductive. As a result, the transistors Q7 and Q9 are turned off, and the point C is released from the ground and becomes a high potential.

点Cが高電位となると、バッファ増幅器16を介した制御によりFETQ1およびQ2がオン状態(導通状態)へと向かう。この結果、端子3側の電圧が上昇する。この負帰還動作により、端子3と端子4の間の電圧は一定電圧(この場合、ツェナーダイオードZ1のツェナー電圧)で均衡する。なお、この負帰還動作は瞬時に行われるため、正常電圧から過電圧に移行した時点で直ちに一定電圧に均衡し、過電圧が持続する限り一定電圧が保持される。従って本回路では、正常電圧と過電圧との差分のみが抑止されて負荷には適宜の電流が供給され続ける。つまり、過電圧が印加されても直ちに負荷電流が遮断されない。   When the point C becomes a high potential, the FETs Q1 and Q2 are turned on (conductive state) by the control through the buffer amplifier 16. As a result, the voltage on the terminal 3 side increases. By this negative feedback operation, the voltage between the terminals 3 and 4 is balanced at a constant voltage (in this case, the Zener voltage of the Zener diode Z1). Since this negative feedback operation is performed instantaneously, it immediately balances to a constant voltage at the time of transition from the normal voltage to the overvoltage, and the constant voltage is maintained as long as the overvoltage continues. Therefore, in this circuit, only the difference between the normal voltage and the overvoltage is suppressed, and an appropriate current continues to be supplied to the load. That is, even if an overvoltage is applied, the load current is not immediately cut off.

これと同様な動作をする別の回路例(図示しない)として、一端がダイオードD17のアノードに接続されている抵抗R17の他端を点Cに接続し(すなわち、トランジスタQ9のエミッタに接続されている抵抗R17の他端を点Cに接続替えし)、トランジスタQ9のエミッタと点Aとの間に接続されているダイオードD3をスルー(短絡)にした回路を構成できる。この場合も正極性の過電圧が印加されたとき、トランジスタQ7がオンとなるため、トランジスタQ9を使用しないで点Cを低電位とすることができ、上記説明と同様にFETQ1とFETQ2をオフとする過電圧抑制が可能である。点C接地のための電流は、点C→抵抗R17→ダイオードD17→トランジスタQ7(コレクタ→エミッタ)となる。   As another circuit example (not shown) having the same operation as this, the other end of the resistor R17 having one end connected to the anode of the diode D17 is connected to the point C (that is, connected to the emitter of the transistor Q9). The other end of the resistor R17 is changed to the point C), and a circuit in which the diode D3 connected between the emitter of the transistor Q9 and the point A is made through (short-circuited) can be configured. Also in this case, when a positive overvoltage is applied, the transistor Q7 is turned on, so that the point C can be set to a low potential without using the transistor Q9, and the FETQ1 and the FETQ2 are turned off as described above. Overvoltage suppression is possible. The current for grounding at point C is point C → resistor R17 → diode D17 → transistor Q7 (collector → emitter).

<動作:負極性過電圧の場合>
次に、端子4線路を基準電位として端子3線路に負の過電圧(負極性の過電圧)が印加された場合の過電圧抑止動作を説明する。
この場合は、ツェナーダイオードZ2(第2ツェナー)に対しツェナー電圧を超える電圧が印加されると、ツェナーダイオードZ2が導通する。これにより抵抗R10に電流が流れ、トランジスタQ8のベースが順バイアスされ、トランジスタQ8(第4スイッチング素子)がオンとなる。このときの電流路は、端子4線路→トランジスタQ8(エミッタ→ベース)→ツェナーダイオードZ2→ツェナーダイオードZ1→抵抗R9→端子3線路である。
<Operation: Negative overvoltage>
Next, an overvoltage suppression operation in the case where a negative overvoltage (negative overvoltage) is applied to the terminal 3 line with the terminal 4 line as a reference potential will be described.
In this case, when a voltage exceeding the Zener voltage is applied to the Zener diode Z2 (second Zener), the Zener diode Z2 becomes conductive. As a result, a current flows through the resistor R10, the base of the transistor Q8 is forward-biased, and the transistor Q8 (fourth switching element) is turned on. The current path at this time is: terminal 4 line → transistor Q8 (emitter → base) → zener diode Z2 → zener diode Z1 → resistor R9 → terminal 3 line.

トランジスタQ8がオンすると、トランジスタQ9(第5スイッチング素子)のベースに端子4の電位が印加される。一方、トランジスタQ9のエミッタはダイオードD3を介してほぼ点Aの電位となるから、順バイアスされてトランジスタQ9がオンとなる。このときの電流路は、端子4線路→トランジスタQ8(エミッタ→コレクタ)→トランジスタQ9(ベース→エミッタ)→ダイオードD3→点Aとなる。   When the transistor Q8 is turned on, the potential of the terminal 4 is applied to the base of the transistor Q9 (fifth switching element). On the other hand, since the emitter of the transistor Q9 has a potential of approximately point A via the diode D3, the transistor Q9 is turned on by being forward-biased. The current path at this time is terminal 4 line → transistor Q8 (emitter → collector) → transistor Q9 (base → emitter) → diode D3 → point A.

点Cの電位は、正常時は上記の通り高電位であるが、トランジスタQ9がオンとなると、点Cの電位がトランジスタQ9およびダイオードD3を介して接地される。このときの電流路は、点C→トランジスタQ9(コレクタ→エミッタ)→ダイオードD3→点A、となる。   The potential at the point C is normally high as described above, but when the transistor Q9 is turned on, the potential at the point C is grounded via the transistor Q9 and the diode D3. The current path at this time is point C → transistor Q9 (collector → emitter) → diode D3 → point A.

その後の動作については、正極性の過電圧の場合と同様となる。すなわち、負帰還動作により、端子3と端子4の間の電圧は一定電圧(この場合、ツェナーダイオードZ2のツェナー電圧)で均衡する。   The subsequent operation is the same as in the case of positive overvoltage. That is, the negative feedback operation balances the voltage between the terminal 3 and the terminal 4 with a constant voltage (in this case, the Zener voltage of the Zener diode Z2).

(1−3)過電流抑止部の構成と動作
<構成>
過電流抑止部13では、抵抗R1(第1抵抗素子)が負荷電流路に直列接続されている。入力の端子1側に接続される抵抗の一端を点A、他端を点Bとする。過電流抑止部13にはさらに、npn型バイポーラトランジスタであるトランジスタQ5(第6スイッチング素子)およびnpn型バイポーラトランジスタであるトランジスタQ6(第7スイッチング素子)が設けられている。
(1-3) Configuration and operation of overcurrent suppression unit <Configuration>
In the overcurrent suppression unit 13, a resistor R1 (first resistance element) is connected in series to the load current path. One end of the resistor connected to the input terminal 1 side is a point A, and the other end is a point B. The overcurrent suppression unit 13 further includes a transistor Q5 (sixth switching element) that is an npn-type bipolar transistor and a transistor Q6 (seventh switching element) that is an npn-type bipolar transistor.

トランジスタQ5のベースは、ベース抵抗を介して点Aに接続され、コレクタは点Cに接続され、エミッタは適宜の抵抗を介して点Bに接続されている。   The base of the transistor Q5 is connected to the point A through the base resistance, the collector is connected to the point C, and the emitter is connected to the point B through an appropriate resistance.

トランジスタQ6のベースは、ベース抵抗を介して点Bに接続され、コレクタは点Cに接続され、エミッタは点Aに接続されている。   The base of the transistor Q6 is connected to the point B through the base resistance, the collector is connected to the point C, and the emitter is connected to the point A.

なお、抵抗R1に替えて電流トランスを設けてもよい。その場合、電流トランスの一次側を負荷電流路に磁気結合させ、二次側の一端の電位がトランジスタQ5のベースに印加されるようにし、二次側の他端の電位がトランジスタQ6のベースに印加されるようにする。このとき、二次側の一端の電位が高電位となるときトランジスタQ5が順バイアスされ、二次側の他端の電位が高電位となるときトランジスタQ6が順バイアスされるようにする。   A current transformer may be provided instead of the resistor R1. In that case, the primary side of the current transformer is magnetically coupled to the load current path so that the potential of one end of the secondary side is applied to the base of the transistor Q5, and the potential of the other end of the secondary side is applied to the base of the transistor Q6. To be applied. At this time, the transistor Q5 is forward biased when the potential at one end of the secondary side becomes a high potential, and the transistor Q6 is forward biased when the potential at the other end of the secondary side becomes a high potential.

<動作:正極性過電流の場合>
先ず、抵抗R1において点Aから点Bの方向に過電流(正極性の過電流)が流れる場合の過電流抑止動作について説明する。
このとき抵抗R1の端子間電圧は、点Aの電位が点Bの電位より高い。さらに、端子間電圧Vab=電流I×抵抗R1の関係であるから、端子間電圧がトランジスタQ5のベースの順バイアス電圧(約0.6V)を超えるとトランジスタQ5がオンとなり、コレクタ電流が流れる。
<Operation: Positive overcurrent>
First, an overcurrent suppression operation when an overcurrent (positive overcurrent) flows from the point A to the point B in the resistor R1 will be described.
At this time, the voltage between the terminals of the resistor R1 is such that the potential at the point A is higher than the potential at the point B. Further, since the inter-terminal voltage Vab = current I × resistance R1, the transistor Q5 is turned on and the collector current flows when the inter-terminal voltage exceeds the forward bias voltage (about 0.6 V) of the base of the transistor Q5.

点Cの電位は、正常時は上記の通り高電位であるが、トランジスタQ5がオンとなると、点Cの電位がトランジスタQ5を介して接地される。   The potential at the point C is normally high as described above, but when the transistor Q5 is turned on, the potential at the point C is grounded through the transistor Q5.

点Cが接地電位となると、バッファ増幅器16を介した制御によりFETQ1およびFETQ2がオフ状態(非導通状態)へと向かうが、ここで本回路独自の負帰還動作が次のように働く。トランジスタQ3は逆バイアスされてオフ傾向へ向かい、一方トランジスタQ4は順バイアスされてオン傾向へ向かう。これによりトランジスタQ3およびQ4のエミッタは接地電位へ向かい、FETQ1およびFETQ2(第1および第2スイッチング素子)のゲートがオフ電位へと向かう。   When the point C becomes the ground potential, the FET Q1 and the FET Q2 are turned off by the control via the buffer amplifier 16, but the negative feedback operation unique to this circuit works as follows. Transistor Q3 is reverse biased and tends to turn off, while transistor Q4 is forward biased and tends to turn on. As a result, the emitters of the transistors Q3 and Q4 are directed to the ground potential, and the gates of the FETs Q1 and Q2 (first and second switching elements) are directed to the off potential.

これにより、FETQ1およびFETQ2はオフ状態(非導通状態)へ向かう。この結果、負荷電流路上の電流が低下し、抵抗R1の端子間電圧が低下してトランジスタQ5の順バイアス電圧以下となる。この結果、トランジスタQ5がオフとなり、点Cは接地解除されて高電位となる。   Thereby, FETQ1 and FETQ2 go to an OFF state (non-conduction state). As a result, the current on the load current path decreases, the voltage across the resistor R1 decreases, and becomes equal to or lower than the forward bias voltage of the transistor Q5. As a result, the transistor Q5 is turned off, and the point C is released from the ground and becomes a high potential.

点Cが高電位となると、バッファ増幅器16を介した制御によりFETQ1およびQ2がオン状態(導通状態)へと向かう。この結果、負荷電流路上の電流は増加する。この負帰還動作により、負荷電流は一定電流(この場合、トランジスタQ5が順バイアスとなるときの電流)で均衡する。なお、この負帰還動作は瞬時に行われるため、正常電流から過電流に移行した時点で直ちに一定電流に均衡し、過電流が持続する限り一定電流が保持される。従って本回路では、正常電流と過電流との差分のみが抑止されて負荷には適宜の電流が供給され続ける。つまり、過電流が印加されても直ちに負荷電流が遮断されない。   When the point C becomes a high potential, the FETs Q1 and Q2 are turned on (conductive state) by the control through the buffer amplifier 16. As a result, the current on the load current path increases. By this negative feedback operation, the load current is balanced with a constant current (in this case, the current when the transistor Q5 is forward biased). Since this negative feedback operation is performed instantaneously, it immediately balances to a constant current when it shifts from a normal current to an overcurrent, and the constant current is maintained as long as the overcurrent continues. Therefore, in this circuit, only the difference between the normal current and the overcurrent is suppressed, and an appropriate current continues to be supplied to the load. That is, even if an overcurrent is applied, the load current is not immediately interrupted.

<動作:負極性過電流の場合>
次に、抵抗R1において点Bから点Aの方向に過電流(負極性の過電流)が流れる場合の過電流抑止動作について説明する。
このとき抵抗R1の端子間電圧は、点Bの電位が点Aの電位より高い。そして、端子間電圧がトランジスタQ6のベースの順バイアス電圧を超えるとトランジスタQ6がオンとなり、コレクタ電流が流れる。
<Operation: Negative current overload>
Next, an overcurrent suppression operation in the case where an overcurrent (negative overcurrent) flows from the point B to the point A in the resistor R1 will be described.
At this time, the voltage between the terminals of the resistor R1 is such that the potential at the point B is higher than the potential at the point A. When the inter-terminal voltage exceeds the forward bias voltage at the base of the transistor Q6, the transistor Q6 is turned on and a collector current flows.

点Cの電位は、正常時は上記の通り高電位であるが、トランジスタQ6がオンとなると、点Cの電位がトランジスタQ6を介して接地される。   The potential at the point C is normally high as described above, but when the transistor Q6 is turned on, the potential at the point C is grounded through the transistor Q6.

その後の動作については、正極性の過電流の場合と同様となる。すなわち、負帰還動作により、負荷電流は一定電流(この場合、トランジスタQ6が順バイアスとなるときの電流)で均衡する。   The subsequent operation is the same as in the case of positive overcurrent. That is, due to the negative feedback operation, the load current is balanced with a constant current (in this case, the current when the transistor Q6 is forward biased).

(1−4)タイマー部の構成と動作
<構成>
タイマー部14では、npn型バイポーラトランジスタであるトランジスタQ10(第8スイッチング素子)を有する。トランジスタQ10のコレクタは直流電源+Vccに接続され、ベースも抵抗R4を介して直流電源+Vccに接続されている。
(1-4) Configuration and operation of timer unit <Configuration>
The timer unit 14 includes a transistor Q10 (eighth switching element) that is an npn-type bipolar transistor. The collector of the transistor Q10 is connected to the DC power source + Vcc, and the base is also connected to the DC power source + Vcc via the resistor R4.

さらに、点C(トランジスタQ9またはQ5およびQ6のコレクタ)に対して直列接続されたダイオードD1(第1整流素子)、抵抗R2(第2抵抗素子)およびコンデンサC1(容量素子)を有する。ダイオードD1は、カソードが点Cに接続され、アノードが抵抗R2に接続される。コンデンサC1の一端である点Dは、トランジスタQ10のエミッタと接続されている。   Furthermore, a diode D1 (first rectifier element), a resistor R2 (second resistor element), and a capacitor C1 (capacitor element) connected in series to the point C (the collector of the transistor Q9 or Q5 and Q6). The diode D1 has a cathode connected to the point C and an anode connected to the resistor R2. A point D, which is one end of the capacitor C1, is connected to the emitter of the transistor Q10.

さらに、タイマー部14は、ダイオードD2(第2整流素子)を有し、そのアノードがトランジスタQ10のエミッタに、カソードがトランジスタQ10のベースに接続されている。   Further, the timer unit 14 includes a diode D2 (second rectifying element), and has an anode connected to the emitter of the transistor Q10 and a cathode connected to the base of the transistor Q10.

さらに、タイマー部14は、pnp型バイポーラトランジスタであるトランジスタQ11(第9スイッチング素子)、npn型バイポーラトランジスタであるトランジスタQ12(第10スイッチング素子)およびnpn型バイポーラトランジスタであるトランジスタQ13(第11スイッチング素子)を有する。   Further, the timer unit 14 includes a transistor Q11 (ninth switching element) that is a pnp bipolar transistor, a transistor Q12 (tenth switching element) that is an npn bipolar transistor, and a transistor Q13 (eleventh switching element) that is an npn bipolar transistor. ).

トランジスタQ11は、ベースがコンデンサC1の他端である点Eに接続され、エミッタがダイオードD5および抵抗R3を介して直流電源+Vccに接続され、コレクタがトランジスタQ12のベースに接続されている。   The transistor Q11 has a base connected to a point E that is the other end of the capacitor C1, an emitter connected to the DC power source + Vcc via a diode D5 and a resistor R3, and a collector connected to the base of the transistor Q12.

トランジスタQ12は、ベースがトランジスタQ11のコレクタと接続され、コレクタがダイオードD2のカソードに接続され、エミッタがトランジスタQ13のベースに接続されている。   Transistor Q12 has a base connected to the collector of transistor Q11, a collector connected to the cathode of diode D2, and an emitter connected to the base of transistor Q13.

トランジスタQ13は、ベースがトランジスタQ12のエミッタと接続され、コレクタが点C(トランジスタQ9またはQ5およびQ6のコレクタ)に接続され、エミッタが接地されている。トランジスタQ12とトランジスタQ13はダーリントン接続である。   The base of transistor Q13 is connected to the emitter of transistor Q12, the collector is connected to point C (the collector of transistor Q9 or Q5 and Q6), and the emitter is grounded. Transistors Q12 and Q13 are Darlington connected.

さらに、トランジスタQ10のコレクタとコンデンサC1の他端である点Eの間にリセットスイッチRS(スイッチ素子)が接続されている。   Further, a reset switch RS (switch element) is connected between the collector of the transistor Q10 and the point E which is the other end of the capacitor C1.

さらに、トランジスタQ10のコレクタとダイオードD1のカソードの間に抵抗R6(第4抵抗素子)が接続されている。トランジスタQ10のコレクタは直流電源に接続され、ベースは抵抗R4により順バイアスされている。   Further, a resistor R6 (fourth resistor element) is connected between the collector of the transistor Q10 and the cathode of the diode D1. The collector of the transistor Q10 is connected to a DC power supply, and the base is forward biased by a resistor R4.

さらに、点CとコンデンサC1の他端である点Eの間に抵抗R7(第3抵抗素子)が接続されている。   Further, a resistor R7 (third resistance element) is connected between the point C and the point E which is the other end of the capacitor C1.

<動作:正常時>
正常時は、前述の通り点Cの電位が高電位である。このとき、トランジスタQ10は、コレクタに直流電源+Vccが印加されかつ抵抗R4を介して直流電源+Vccがベースを順バイアスするため、オン状態である。しかしながら、エミッタ電位は抵抗R7を介して点Cの高電位となっているため、電流は流れない。コンデンサC1も初期状態(未充電)であるが、両端間電圧が生じないため充電されない。すなわち、タイマーは作動していない状態である。
<Operation: Normal>
When normal, the potential at point C is high as described above. At this time, the transistor Q10 is in the ON state because the DC power supply + Vcc is applied to the collector and the DC power supply + Vcc forward biases the base via the resistor R4. However, since the emitter potential is a high potential at the point C via the resistor R7, no current flows. The capacitor C1 is also in an initial state (uncharged), but is not charged because no voltage is generated between both ends. That is, the timer is not operating.

<動作:過電圧時または過電流時>
過電圧時または過電流時には、トランジスタQ9、Q5またはQ6(第5、第6または第7スイッチング素子)のコレクタが接地され、点Cが接地電位となる。すると、点Eの電位が降下してトランジスタQ10(第8スイッチング素子)に電流が流れ始め、コンデンサC1(容量素子)の充電が開始される。このときの電流路は、直流電源+Vcc→トランジスタQ10(コレクタ→エミッタ)→コンデンサC1→抵抗R2→ダイオードD1→点C→トランジスタQ9(コレクタ→エミッタ→ダイオードD3)、Q5またはQ6(コレクタ→エミッタ)→点A、となる。
<Operation: Overvoltage or overcurrent>
At the time of overvoltage or overcurrent, the collector of the transistor Q9, Q5 or Q6 (fifth, sixth or seventh switching element) is grounded, and the point C becomes the ground potential. As a result, the potential at point E drops and current starts to flow through transistor Q10 (eighth switching element), and charging of capacitor C1 (capacitance element) is started. The current path at this time is DC power supply + Vcc → transistor Q10 (collector → emitter) → capacitor C1 → resistance R2 → diode D1 → point C → transistor Q9 (collector → emitter → diode D3), Q5 or Q6 (collector → emitter) → Point A

このときの時定数は、コンデンサC1×抵抗R2で決定される。なお、抵抗R7は抵抗R2より十分大きい値とする。時定数は、例えば200msであり、これがタイマー作動期間に相当する。タイマー作動期間中は、過電圧抑止部および過電流抑止部は前述の通り動作している。もしこの間に過電圧および過電流の状態が解消され、トランジスタQ9、Q5およびQ6のコレクタが全て接地解除されたならば、点Cは高電位に復帰し、正常時動作に戻る。タイマー部14も初期状態に戻る。   The time constant at this time is determined by capacitor C1 × resistor R2. Note that the resistance R7 is sufficiently larger than the resistance R2. The time constant is 200 ms, for example, and this corresponds to the timer operation period. During the timer operation period, the overvoltage suppression unit and the overcurrent suppression unit operate as described above. If overvoltage and overcurrent conditions are eliminated during this time and the collectors of transistors Q9, Q5 and Q6 are all grounded, point C returns to a high potential and returns to normal operation. The timer unit 14 also returns to the initial state.

過電圧または過電流の状態が持続すればコンデンサC1が充電されていき、点Eの電位が点Cの電位(接地電位)に向かって降下していく。そして時定数に相当するタイマー作動期間を経過したとき、点Eの電位がトランジスタQ11(第9スイッチング素子)のベースを順バイアスし、トランジスタQ11がオンする。   When the overvoltage or overcurrent state continues, the capacitor C1 is charged, and the potential at the point E drops toward the potential at the point C (ground potential). When the timer operation period corresponding to the time constant has elapsed, the potential at the point E forward biases the base of the transistor Q11 (the ninth switching element), and the transistor Q11 is turned on.

トランジスタQ11がオンしてコレクタ電流が流れると、この電流がトランジスタQ12およびQ13(第10および第11スイッチング素子)で構成するダーリントン回路に流れ、トランジスタQ12およびQ13がオンする。これにより、コンデンサC1がダイオードD2(第2整流素子)を介して放電し始める。このときの電流路は、コンデンサC1のD点→ダイオードD2→トランジスタQ12(コレクタ→エミッタ)→トランジスタQ13(ベース→エミッタ)→接地点(点A)、となる。   When transistor Q11 is turned on and collector current flows, this current flows to the Darlington circuit formed by transistors Q12 and Q13 (tenth and eleventh switching elements), and transistors Q12 and Q13 are turned on. As a result, the capacitor C1 starts to discharge via the diode D2 (second rectifying element). The current path at this time is point D of capacitor C1 → diode D2 → transistor Q12 (collector → emitter) → transistor Q13 (base → emitter) → ground point (point A).

この電流路に放電電流が流れると、コンデンサC1の一端である点D(コンデンサC1の正極側)の電位はほぼ接地電位となり、同時に、コンデンサC1の他端である点Eの電位はさらに深く降下する。これによりトランジスタQ11はさらに深く順バイアスされ、トランジスタQ12およびQ13も同様にオン状態が強化される。この正帰還動作により、点Eの深く降下した電位がそのまま保持され、トランジスタQ11、Q12およびQ13はオン状態にロックされる(以下、「オンロック状態」と称する)。この結果、トランジスタQ13のコレクタに接続された点Cの電位が接地電位に保持される。すなわち、FETQ1およびFETQ2はオフ状態に保持され、負荷電流路は遮断されたままとなる。   When a discharge current flows through this current path, the potential at the point D (the positive side of the capacitor C1) that is one end of the capacitor C1 becomes substantially the ground potential, and at the same time, the potential at the point E that is the other end of the capacitor C1 drops further deeply. To do. As a result, the transistor Q11 is further forward-biased, and the transistors Q12 and Q13 are similarly enhanced in the ON state. By this positive feedback operation, the potential dropped deeply at the point E is held as it is, and the transistors Q11, Q12, and Q13 are locked in the on state (hereinafter referred to as “on-lock state”). As a result, the potential at the point C connected to the collector of the transistor Q13 is held at the ground potential. That is, FETQ1 and FETQ2 are kept off, and the load current path remains cut off.

タイマー作動時間が経過してオンロック状態となった後は、過電圧および過電流が解消(すなわちトランジスタQ9、Q5およびQ6のコレクタが接地解除)されても本回路は正常時状態に復帰しない。これにより、過電圧または過電流の状態が一定時間以上持続することによる弊害を回避できる。   After the timer operation time has elapsed and the on-lock state is established, the circuit does not return to the normal state even if the overvoltage and overcurrent are eliminated (that is, the collectors of the transistors Q9, Q5, and Q6 are released to ground). As a result, it is possible to avoid an adverse effect caused by the overvoltage or overcurrent state lasting for a certain period of time.

なお、ダイオードD2が導通すると上記のとおり、トランジスタQ10のベースが接地電位となり逆バイアスされるためトランジスタQ10はオフとなる。   When the diode D2 is turned on, as described above, the base of the transistor Q10 becomes the ground potential and is reverse-biased, so that the transistor Q10 is turned off.

ここで、図2を参照してオンロック状態となった後のタイマー部14の回路動作について補足説明する。図2は、オンロック状態におけるタイマー部14を等価的に表した回路図である。トランジスタQ12およびQ13は等価的に短絡またはPN接合素子で示される。トランジスタQ10がオフとなるため、トランジスタQ10を介したコンデンサC1の充電路は遮断される。さらにコンデンサC1は、直流電源+Vcc→抵抗R3→ダイオードD5→トランジスタQ11(エミッタ→ベース)→抵抗R2→ダイオードD1→点C→トランジスタQ13(コレクタ→エミッタ)→接地点(点A)という電流路で逆充電される。しかしながら、この逆充電によって点Eの電位は上昇しない。これは、トランジスタQ11の電流増幅作用により、抵抗R2の値が実質的に電流増幅率hfe分の1となり、非常に小さくなるためである。よって、点Eはほぼ接地されていることと等価となる。この結果、トランジスタQ11のエミッタが高電位のためトランジスタQ11のベースは順バイアス状態を保持される。   Here, with reference to FIG. 2, the circuit operation of the timer unit 14 after the on-lock state is set will be supplementarily described. FIG. 2 is a circuit diagram equivalently showing the timer unit 14 in the on-lock state. Transistors Q12 and Q13 are equivalently shown as short circuits or PN junction elements. Since transistor Q10 is turned off, the charging path of capacitor C1 through transistor Q10 is cut off. Further, the capacitor C1 has a current path of DC power source + Vcc → resistor R3 → diode D5 → transistor Q11 (emitter → base) → resistor R2 → diode D1 → point C → transistor Q13 (collector → emitter) → ground point (point A). Reverse charged. However, this reverse charging does not increase the potential at point E. This is because the value of the resistor R2 becomes substantially 1 / hfe of the current amplification factor hfe due to the current amplification effect of the transistor Q11. Therefore, the point E is equivalent to being almost grounded. As a result, since the emitter of the transistor Q11 is at a high potential, the base of the transistor Q11 is maintained in the forward bias state.

<動作:手動復帰時>
再び図1を参照して、タイマー部14の手動復帰時の動作を説明する。
上記のオンロック状態にあるとき、リセットスイッチRSを押して導通させると、リセットスイッチの一端には直流電源が接続されているためコンデンサC1の点Eに直流電源+Vccの電圧が印加され、コンデンサC1が逆充電される。このときの電流路は、直流電源+Vcc→リセットスイッチRS→コンデンサC1→ダイオードD2→トランジスタQ12(コレクタ→エミッタ)→トランジスタQ13(ベース→エミッタ)→接地点(点A)、となる。
<Operation: Manual return>
With reference to FIG. 1 again, the operation of the timer unit 14 at the time of manual return will be described.
When the reset switch RS is pushed and made conductive in the on-lock state described above, a DC power source is connected to one end of the reset switch, so that a voltage of the DC power source + Vcc is applied to the point E of the capacitor C1. It is reverse charged. The current path at this time is DC power supply + Vcc → reset switch RS → capacitor C1 → diode D2 → transistor Q12 (collector → emitter) → transistor Q13 (base → emitter) → ground point (point A).

コンデンサC1の逆充電により点Eの電位が上昇し、トランジスタQ11が逆バイアスとなってオフし、これによりトランジスタQ12およびQ13もオフとなる。トランジスタQ13のコレクタが接地解除されることにより点Cが接地解除される。この結果、負荷電流路の導通が復帰する。   The potential at the point E rises due to reverse charging of the capacitor C1, and the transistor Q11 is reverse biased and turned off, thereby turning off the transistors Q12 and Q13. When the collector of the transistor Q13 is released from the ground, the point C is released from the ground. As a result, the conduction of the load current path is restored.

さらに、トランジスタQ12がオフするためQ12のコレクタが接地解除されるため、トランジスタQ10が再び順バイアスされてオンし、トランジスタQ10に電流が流れることにより、逆充電されたコンデンサC1が放電される。このときの電流路は、コンデンサC1(点E)→抵抗R2→ダイオードD1→抵抗R6→トランジスタQ10(コレクタ→エミッタ)→コンデンサC1(点D)、となる。これにより、タイマー部は初期状態に戻る。   Further, since the transistor Q12 is turned off, the collector of Q12 is released from the ground, so that the transistor Q10 is forward biased again and turned on, and a current flows through the transistor Q10, whereby the reversely charged capacitor C1 is discharged. The current path at this time is capacitor C1 (point E) → resistor R2 → diode D1 → resistor R6 → transistor Q10 (collector → emitter) → capacitor C1 (point D). As a result, the timer unit returns to the initial state.

この手動復帰動作は、過電圧および過電流が解消されている状態で有効である。すなわち、点CがトランジスタQ9、Q5またはQ6によって接地されておらず、かつトランジスタQ13のみによって接地されている状態である。従って、トランジスタQ13をオフにすることで点Cが接地解除される。   This manual return operation is effective when the overvoltage and overcurrent are eliminated. That is, the point C is not grounded by the transistor Q9, Q5 or Q6 and is grounded only by the transistor Q13. Accordingly, the point C is released from the ground by turning off the transistor Q13.

仮に、過電圧また過電流が解消されていないときは、手動復帰動作によりトランジスタQ13がオフになっても点Cは接地解除されない。   If the overvoltage or overcurrent is not eliminated, the point C is not released from the ground even when the transistor Q13 is turned off by the manual return operation.

手動復帰直後に、負荷機器の突入電流により過電流が流れたとしても、再びタイマー部が作動するためタイマー作動期間中は負荷電流が遮断されることはない。そして、タイマー作動期間中に突入電流による過電流が解消されれば、その後は正常時の動作となる。   Even if an overcurrent flows due to the inrush current of the load device immediately after the manual return, the timer unit is activated again, so that the load current is not interrupted during the timer operation period. If the overcurrent due to the inrush current is eliminated during the timer operation period, the normal operation is performed thereafter.

(1−5)過熱抑止部
<構成>
過熱抑止部15は、FETQ1および/またはFETQ2と温度結合されたサーミスタth(温度感応素子)と、pnp型バイポーラトランジスタであるトランジスタQ14(第12スイッチング素子)とを備える。サーミスタthの一端はトランジスタQ14のベースに接続され、他端は接地される。トランジスタQ14のコレクタは、タイマー部のトランジスタQ12のベースに接続され、エミッタおよびベースには、直流電源+Vccから得られる直流電圧が印加される。
(1-5) Overheat suppression part <Configuration>
The overheat suppression unit 15 includes a thermistor th (temperature sensitive element) that is temperature-coupled to the FET Q1 and / or the FET Q2, and a transistor Q14 (twelfth switching element) that is a pnp bipolar transistor. One end of the thermistor th is connected to the base of the transistor Q14, and the other end is grounded. The collector of the transistor Q14 is connected to the base of the transistor Q12 of the timer unit, and a DC voltage obtained from a DC power source + Vcc is applied to the emitter and the base.

<動作>
温度が正常時には、ベースバイアス抵抗とサーミスタの分圧によりベースが逆バイアスされ、トランジスタQ14はオフ状態となっている。
温度上昇に伴いサーミスタの抵抗値は低下する。サーミスタの抵抗値が一定以下となるとベースが順バイアスされ、トランジスタQ14がオンとなる。トランジスタQ14がオンとなると、トランジスタQ14のエミッタには直流電源+Vccによる直流電圧が印加されてコレクタ電流が流れる。これにより、トランジスタQ12およびQ13(第10および第11スイッチング素子)が順バイアスされてオンとなる。トランジスタQ13がオンとなることにより、そのコレクタに接続された点Cが接地される。これにより、FETQ1およびFETQ2が遮断される。
<Operation>
When the temperature is normal, the base is reverse-biased by the divided voltage of the base bias resistor and the thermistor, and the transistor Q14 is turned off.
As the temperature rises, the resistance of the thermistor decreases. When the resistance value of the thermistor falls below a certain value, the base is forward biased and the transistor Q14 is turned on. When the transistor Q14 is turned on, a DC voltage from the DC power source + Vcc is applied to the emitter of the transistor Q14, and a collector current flows. As a result, the transistors Q12 and Q13 (the tenth and eleventh switching elements) are forward biased and turned on. When the transistor Q13 is turned on, the point C connected to its collector is grounded. Thereby, FETQ1 and FETQ2 are interrupted | blocked.

トランジスタQ12およびQ13がオンすると、トランジスタQ10(第8スイッチング素子)は逆バイアスされオフとなる。従って、過熱抑止動作の際にはタイマーは作動しない。   When the transistors Q12 and Q13 are turned on, the transistor Q10 (eighth switching element) is reverse-biased and turned off. Therefore, the timer does not operate during the overheat suppression operation.

(2)第1の実施形態の変形形態
<構成>
図示しないが、図1に示した形態の変形形態について説明する。これは、過電圧抑止部12における負帰還動作がない形態である。変形形態では、過電圧抑止部12における抵抗R9と端子3線路の接続点Gとを切り離し、抵抗R9の一端を、FETQ1のドレイン側に接続する。すなわち、ツェナーダイオードZ1およびZ2は、FETQ1の入力側に接続されることとなる。その他の構成は、図1の形態と同じである。
(2) Modification of First Embodiment <Configuration>
Although not shown, a modification of the embodiment shown in FIG. 1 will be described. This is a form in which there is no negative feedback operation in the overvoltage suppression unit 12. In the modification, the resistor R9 in the overvoltage suppressing unit 12 and the connection point G of the terminal 3 line are disconnected, and one end of the resistor R9 is connected to the drain side of the FET Q1. That is, the Zener diodes Z1 and Z2 are connected to the input side of the FET Q1. Other configurations are the same as those in the embodiment of FIG.

<動作>
ツェナーダイオードZ1(第1ツェナー)が過電圧を検知するとトランジスタQ7(第3スイッチング素子)がオンとなり、トランジスタQ9(第5スイッチング素子)がオンとなる。ツェナーダイオードZ2(第2ツェナー)が過電圧を検知するとトランジスタQ8(第4スイッチング素子)がオンとなり、トランジスタQ9(第5スイッチング素子)がオンとなる。トランジスタQ9がオンとなると、点Cが接地電位となる。
<Operation>
When the Zener diode Z1 (first Zener) detects an overvoltage, the transistor Q7 (third switching element) is turned on and the transistor Q9 (fifth switching element) is turned on. When the zener diode Z2 (second zener) detects an overvoltage, the transistor Q8 (fourth switching element) is turned on and the transistor Q9 (fifth switching element) is turned on. When the transistor Q9 is turned on, the point C becomes the ground potential.

点Cが接地電位となると、FETQ1およびFETQ2のゲートは接地電位となり、FETQ1およびFETQ2はオフとなる。これにより端子3線路の負荷電流は即時遮断される。この負荷電流遮断による負荷側の電圧低下は、ツェナーダイオードZ1およびZ2に対する印加電圧には反映されない。よって、負帰還動作は働かない。   When the point C becomes the ground potential, the gates of the FET Q1 and the FET Q2 become the ground potential, and the FET Q1 and the FET Q2 are turned off. As a result, the load current of the terminal 3 line is immediately cut off. The voltage drop on the load side due to the load current interruption is not reflected in the applied voltage to the Zener diodes Z1 and Z2. Therefore, the negative feedback operation does not work.

なお、この変形形態においても、点Cが接地電位となることによりタイマー部が作動し始める。時定数に相当する期間の経過前に過電圧が解消されたならば、回路は正常状態に復帰するが、時定数に相当する期間が経過した後は、トランジスタQ13がオンロック状態となることにより点Cが接地保持される。点Cが接地保持されてしまうと、過電圧が解消されても回路は復帰しない。その場合は、リセットスイッチRSにより手動復帰させる。   Also in this modified embodiment, the timer unit starts to operate when the point C becomes the ground potential. If the overvoltage is eliminated before the period corresponding to the time constant elapses, the circuit returns to a normal state. However, after the period corresponding to the time constant elapses, the transistor Q13 is turned on. C is held at ground. If the point C is held at the ground, the circuit will not recover even if the overvoltage is eliminated. In that case, it is manually reset by the reset switch RS.

(3)第2の実施形態
<構成>
図3は、本発明の過電圧過電流保護回路の第2の実施形態の一例を示す回路図である。第2の実施形態は、過電圧抑止部12、過電流抑止部13、過熱抑止部15、FETQ1およびFETQ2、並びにバッファ増幅器16については同じ構成であるが、タイマー部14に関する構成が異なっており、タイマー部14がロックオン状態となった際に自動復帰動作を行うことができる。
(3) Second Embodiment <Configuration>
FIG. 3 is a circuit diagram showing an example of the second embodiment of the overvoltage overcurrent protection circuit of the present invention. In the second embodiment, the overvoltage suppression unit 12, the overcurrent suppression unit 13, the overheat suppression unit 15, the FETQ1 and the FETQ2, and the buffer amplifier 16 have the same configuration, but the configuration related to the timer unit 14 is different. An automatic return operation can be performed when the unit 14 is in a lock-on state.

図3の回路では、タイマー部14に手動のリセットスイッチは設けられない。さらに、トランジスタQ9(第5スイッチング素子)並びにトランジスタQ5およびQ6(第6および第7スイッチング素子)のコレクタである点Cと、トランジスタQ13(第11スイッチング素子)のコレクタである点Fとの間にダイオードD4(第3整流素子)が接続される。ダイオードD4は、アノードが点Fに、カソードが点Cに接続されている。点Fは、バッファ増幅器16の入力点でもある。バッファ増幅器16はFETQ1およびFETQ2(第1および第2スイッチング素子)のゲートを制御する。   In the circuit of FIG. 3, the timer unit 14 is not provided with a manual reset switch. Further, between the point C which is the collector of the transistor Q9 (fifth switching element) and the transistors Q5 and Q6 (sixth and seventh switching element) and the point F which is the collector of the transistor Q13 (eleventh switching element). A diode D4 (third rectifying element) is connected. The diode D4 has an anode connected to the point F and a cathode connected to the point C. Point F is also the input point of buffer amplifier 16. The buffer amplifier 16 controls the gates of the FETQ1 and the FETQ2 (first and second switching elements).

さらに、トランジスタQ13のコレクタすなわち点Fは、抵抗R8を介して直流電源+Vccに接続される。従って、抵抗R8は、FETQ1およびFETQ2のゲートに対してオン電圧を印加可能である。   Further, the collector of the transistor Q13, that is, the point F is connected to the DC power source + Vcc through the resistor R8. Therefore, the resistor R8 can apply an ON voltage to the gates of the FETQ1 and the FETQ2.

<動作:正常時、過電圧および過電圧の場合>
正常時の動作は、図1の形態と同様であり、点Cおよび点Fとも高電位である。
過電圧時の過電圧抑止部12の動作は、図1の形態と同様であり、過電圧を検知するとトランジスタQ9がオンして点Cが接地される。また、過電流時の過電流抑止部13の動作も、図1の形態と同様であり、過電流を検知するとトランジスタQ5またはQ6がオンして点Cが接地される。このとき、ダイオードD4を介して点Fも接地される。
<Operation: Normal, overvoltage and overvoltage>
The normal operation is the same as in the embodiment of FIG. 1, and both point C and point F are at a high potential.
The operation of the overvoltage suppression unit 12 at the time of overvoltage is the same as in the embodiment of FIG. 1, and when an overvoltage is detected, the transistor Q9 is turned on and the point C is grounded. Further, the operation of the overcurrent suppression unit 13 at the time of overcurrent is the same as that in the form of FIG. 1, and when the overcurrent is detected, the transistor Q5 or Q6 is turned on and the point C is grounded. At this time, the point F is also grounded through the diode D4.

点Cが接地されると、タイマー部14は図1の形態と同様に動作して、トランジスタQ13がオンロック状態となり、点Fが接地保持される。   When the point C is grounded, the timer unit 14 operates in the same manner as in FIG. 1, the transistor Q13 is turned on, and the point F is held at the ground.

<自動復帰動作>
トランジスタQ13がオンロック状態であって点Fが接地保持されているとき、過電圧および過電流が復帰して点Cが高電位に復帰したとする。
このとき、点Cと点Fの電位差に対してダイオードD4は逆極性であるため、点Fは接地電位のままであり、FETQ1およびFETQ2はオフすなわち負荷電流路は遮断されている。
<Automatic return operation>
It is assumed that when the transistor Q13 is in the on-lock state and the point F is held at the ground, the overvoltage and the overcurrent are restored and the point C is restored to the high potential.
At this time, since the diode D4 has a reverse polarity with respect to the potential difference between the point C and the point F, the point F remains at the ground potential, and the FET Q1 and the FET Q2 are off, that is, the load current path is cut off.

しかしながら、点Cが高電位となると、直流電源+Vcc→抵抗R6→抵抗R7→コンデンサC1→ダイオードD2→トランジスタQ12→トランジスタQ13→接地点(A点)、の電流路で電流が流れ、コンデンサC1が逆充電される。これによりコンデンサC1の他端である点Eの電位が上昇し始める。このときの時定数は、コンデンサC1×(抵抗R7+抵抗R6)で決定される。時定数は、例えば数秒程度であり、これが自動復帰期間に相当する。この自動復帰期間の経過後、点Eの電位が一定値に上昇するとトランジスタQ11のベースが逆バイアスされオフとなる。トランジスタQ11がオフとなると、トランジスタQ12およびQ13もオフとなり、点Fが高電位に復帰する。この結果、バッファ増幅器16を介してFETQ1およびFETQ2のゲートにオン電圧が印加され、FETQ1およびFETQ2が導通する。こうして、負荷電流路の導通が復帰する。   However, when the point C becomes high potential, current flows in the current path of DC power source + Vcc → resistor R6 → resistor R7 → capacitor C1 → diode D2 → transistor Q12 → transistor Q13 → ground point (point A), and the capacitor C1 Reverse charged. As a result, the potential at the point E, which is the other end of the capacitor C1, starts to rise. The time constant at this time is determined by capacitor C1 × (resistor R7 + resistor R6). The time constant is about several seconds, for example, and this corresponds to the automatic return period. After the automatic return period has elapsed, when the potential at point E rises to a constant value, the base of transistor Q11 is reverse-biased and turned off. When the transistor Q11 is turned off, the transistors Q12 and Q13 are also turned off, and the point F returns to a high potential. As a result, the on-voltage is applied to the gates of FETQ1 and FETQ2 via the buffer amplifier 16, and the FETQ1 and FETQ2 become conductive. Thus, the conduction of the load current path is restored.

この自動復帰期間中に、再び過電圧または過電流が生じると、点Cが接地されるためコンデンサC1の逆充電電流が流れなくなる。この結果、点Eの電位も上昇せず、オンロック状態は解除されない。従って、負荷電流路の導通は復帰しない。   If an overvoltage or overcurrent occurs again during this automatic recovery period, the reverse charging current of the capacitor C1 does not flow because the point C is grounded. As a result, the potential at point E does not increase, and the on-lock state is not released. Accordingly, the conduction of the load current path is not restored.

この自動復帰動作によれば、過電圧抑止部または過電流抑止部が作動しさらにタイマー部によって負荷電流路の遮断保持が行われた後、手動操作の必要なく適宜の期間経過後に自動的に負荷電流路の導通が回復する。   According to this automatic return operation, after the overvoltage suppression unit or overcurrent suppression unit is activated and the load current path is interrupted and held by the timer unit, the load current is automatically detected after an appropriate period of time without requiring manual operation. Road continuity is restored.

本発明の回路例で示したFET、バイポーラトランジスタは一例であり、NチャネルのFETをPチャネルのFET、npn型のバイポーラトランジスタをpnp型として、pnp型のバイポーラトランジスタをnpn型として使用することが可能である。この場合直流電源の極性を逆にし、ダイオードの極性を逆にすることで実現できる。   The FET and bipolar transistor shown in the circuit example of the present invention are examples, and an N-channel FET may be used as a P-channel FET, an npn-type bipolar transistor as a pnp type, and a pnp-type bipolar transistor as an npn type. Is possible. In this case, it can be realized by reversing the polarity of the DC power supply and reversing the polarity of the diode.

本発明の過電圧過電流保護回路の第1の実施形態の一例を示す回路図である。It is a circuit diagram showing an example of a 1st embodiment of an overvoltage overcurrent protection circuit of the present invention. 図1の回路において、オンロック状態におけるタイマー部を等価的に表した回路図である。FIG. 2 is a circuit diagram equivalently showing a timer unit in an on-lock state in the circuit of FIG. 1. 本発明の過電圧過電流保護回路の第2の実施形態の一例を示す回路図である。It is a circuit diagram which shows an example of 2nd Embodiment of the overvoltage overcurrent protection circuit of this invention.

符号の説明Explanation of symbols

10 入力部
11 出力部
12 過電圧抑止部
13 過電流抑止部
14 タイマー部
15 過熱抑止部
16 バッファ増幅器
Q1、Q2 FET(第1、第2スイッチング素子)
Q3、Q4 バイポーラトランジスタ
Q5、Q6 バイポーラトランジスタ(第6、第7スイッチング素子)
Q7、Q8 バイポーラトランジスタ(第3、第4スイッチング素子)
Q9 バイポーラトランジスタ(第5スイッチング素子)
Q10 バイポーラトランジスタ(第8スイッチング素子)
Q11、Q12、Q13 バイポーラトランジスタ(第9、第10、第11スイッチング素子)
Q14 バイポーラトランジスタ(第12スイッチング素子)
D1〜D5 ダイオード
RS リセットスイッチ
th サーミスタ
Z1、Z2 ツェナーダイオード
DESCRIPTION OF SYMBOLS 10 Input part 11 Output part 12 Overvoltage suppression part 13 Overcurrent suppression part 14 Timer part 15 Overheat suppression part 16 Buffer amplifier Q1, Q2 FET (1st, 2nd switching element)
Q3, Q4 Bipolar transistor Q5, Q6 Bipolar transistor (6th, 7th switching element)
Q7, Q8 Bipolar transistor (3rd, 4th switching element)
Q9 Bipolar transistor (5th switching element)
Q10 Bipolar transistor (8th switching element)
Q11, Q12, Q13 Bipolar transistors (9th, 10th, 11th switching elements)
Q14 Bipolar transistor (12th switching element)
D1 to D5 Diode RS Reset switch th Thermistor Z1, Z2 Zener diode

Claims (10)

直列逆極性接続されて負荷電流路に挿入され第5スイッチング素子の一端の電位に連動して制御される第1スイッチング素子および第2スイッチング素子と、
前記負荷電流路の負荷側に発生する正極性の過電圧を検出する第1ツェナーと負極性の過電圧を検出する第2ツェナーと、
過電圧時に、前記第1ツェナーのツェナー電圧を超えたとき導通する第3スイッチング素子と前記第2ツェナーのツェナー電圧を超えたとき導通する第4スイッチング素子と、
前記第3または第4スイッチング素子の導通により導通し一端が接地される前記第5スイッチング素子と、を備え、
前記過電圧時、導通する第3スイッチング素子を流れる電流により導通して前記第5スイッチング素子の一端が接地されることにより、前記第1および第2スイッチング素子が非導通に向かい前記負荷電流路の電圧降下が新たに発生することにより前記第1ツェナーへの印加電圧が低下しツェナー電圧未満となることにより前記第3スイッチング素子がオフし前記第5スイッチング素子がオフし該第5スイッチング素子の一端が接地解除され該第1および第2スイッチング素子が導通に向かい前記負荷電流路を導通する負帰還動作により、前記第1のツェナーのツェナー電圧により前記負荷電流路を通過可能な電圧が前記第1のツェナーのツェナー電圧に制御され、
前記過電圧時、導通する第4スイッチング素子を流れる電流により導通して前記第5スイッチング素子の一端が接地されることにより、前記第1および第2スイッチング素子が非導通に向かい前記負荷電流路の電圧降下が新たに発生することにより前記第2ツェナーへの印加電圧が低下しツェナー電圧未満となることにより前記第4スイッチング素子がオフし前記第5スイッチング素子がオフし該第5スイッチング素子の一端が接地解除され該第1および第2スイッチング素子が導通に向かい前記負荷電流路を導通する負帰還動作により、前記第2のツェナーのツェナー電圧により前記負荷電流路を通過可能な電圧が前記第2のツェナーのツェナー電圧に制御されることを特徴とする過電圧過電流保護回路。
A first switching element and a second switching element which are connected in series with opposite polarity and inserted into the load current path and controlled in conjunction with the potential of one end of the fifth switching element;
A first Zener for detecting a positive overvoltage generated on the load side of the load current path and a second Zener for detecting a negative overvoltage;
A third switching element that conducts when an overvoltage exceeds a Zener voltage of the first Zener, and a fourth switching element that conducts when an Zener voltage exceeds the second Zener voltage;
The fifth switching element that is conductive by conduction of the third or fourth switching element and grounded at one end;
When the overvoltage occurs, the current flowing through the third switching element that conducts and the one end of the fifth switching element is grounded, so that the first and second switching elements become non-conducting and the voltage of the load current path When the voltage drop is newly generated, the voltage applied to the first Zener is reduced to be less than the Zener voltage, whereby the third switching element is turned off, the fifth switching element is turned off, and one end of the fifth switching element is Due to the negative feedback operation in which the first and second switching elements are turned on and conducted through the load current path by being released from the ground, a voltage that can pass through the load current path by the Zener voltage of the first Zener is Controlled by the Zener voltage of the Zener,
At the time of the overvoltage, the first and second switching elements become non-conductive toward the non-conducting state due to the current flowing through the fourth switching element that is turned on and one end of the fifth switching element is grounded. When the voltage drop is newly generated, the voltage applied to the second Zener is reduced to be less than the Zener voltage, whereby the fourth switching element is turned off, the fifth switching element is turned off, and one end of the fifth switching element is The voltage that can pass through the load current path by the Zener voltage of the second Zener is reduced by the negative feedback operation in which the first and second switching elements are turned on and conducted through the load current path. An overvoltage overcurrent protection circuit controlled by a Zener voltage of a Zener.
直列逆極性接続されて負荷電流路に挿入され第5スイッチング素子の一端の電位に連動して制御される第1スイッチング素子および第2スイッチング素子と、
前記負荷電流路の入力側に発生する正極性の過電圧を検出する第1ツェナーと負極性の過電圧を検出する第2ツェナーと、
過電圧時に、前記第1ツェナーのツェナー電圧を超えたとき導通する第3スイッチング素子と前記第2ツェナーのツェナー電圧を超えたとき導通する第4スイッチング素子と、
前記第3または第4スイッチング素子の導通により導通し一端が接地される前記第5スイッチング素子と、を備え、
前記過電圧時、導通する第3スイッチング素子を流れる電流により導通して前記第5スイッチング素子の一端が接地されることにより、前記第1および第2スイッチング素子が非導通になり、
前記過電圧時、導通する第4スイッチング素子を流れる電流により導通して前記第5スイッチング素子の一端が接地されることにより、前記第1および第2スイッチング素子が非導通になり、負荷への電圧供給を遮断することを特徴とする過電圧過電流保護回路。
A first switching element and a second switching element which are connected in series with opposite polarity and inserted into the load current path and controlled in conjunction with the potential of one end of the fifth switching element;
A first Zener for detecting a positive overvoltage generated on the input side of the load current path and a second Zener for detecting a negative overvoltage;
A third switching element that conducts when an overvoltage exceeds a Zener voltage of the first Zener, and a fourth switching element that conducts when an Zener voltage exceeds the second Zener voltage;
The fifth switching element that is conductive by conduction of the third or fourth switching element and grounded at one end;
When the overvoltage occurs, the first and second switching elements become non-conductive by being conducted by a current flowing through the third switching element that is conducting and grounding one end of the fifth switching element.
When the overvoltage occurs, the first and second switching elements become non-conductive because the first switching element and the fifth switching element are grounded by the current flowing through the fourth switching element that is conducting, and the voltage is supplied to the load. An overvoltage overcurrent protection circuit characterized by shutting off.
直列逆極性接続されて負荷電流路に挿入され第5スイッチング素子の一端の電位に連動して制御される第1スイッチング素子および第2スイッチング素子と、
前記負荷電流路の負荷側に発生する正極性の過電圧を検出する第1ツェナーと負極性の過電圧を検出する第2ツェナーと、
過電圧時に、前記第1ツェナーのツェナー電圧を超えたとき導通する第3スイッチング素子と前記第2ツェナーのツェナー電圧を超えたとき導通する第4スイッチング素子と、
前記第4スイッチング素子の導通により導通し一端が接地される前記第5スイッチング素子と、を備え、
前記過電圧時、導通する第3スイッチング素子の一端が接地されることにより、前記第1および第2スイッチング素子が非導通に向かい前記負荷電流路の電圧降下が新たに発生することにより前記第1ツェナーへの印加電圧が低下しツェナー電圧未満となることにより前記第3スイッチング素子がオフし該第3スイッチング素子の一端が接地解除され該第1および第2スイッチング素子が導通に向かい前記負荷電流路を導通する負帰還動作により、前記第1のツェナーのツェナー電圧により前記負荷電流路を通過可能な電圧が前記第1のツェナーのツェナー電圧に制御され、
前記過電圧時、導通する第4スイッチング素子を流れる電流により導通して前記第5スイッチング素子の一端が接地されることにより、前記第1および第2スイッチング素子が非導通に向かい前記負荷電流路の電圧降下が新たに発生することにより前記第2ツェナーへの印加電圧が低下しツェナー電圧未満となることにより前記第4スイッチング素子がオフし前記第5スイッチング素子がオフし該第5スイッチング素子の一端が接地解除され該第1および第2スイッチング素子が導通に向かい前記負荷電流路を導通する負帰還動作により、前記第2のツェナーのツェナー電圧により前記負荷電流路を通過可能な電圧が前記第2のツェナーのツェナー電圧に制御されることを特徴とする過電圧過電流保護回路。
A first switching element and a second switching element which are connected in series with opposite polarity and inserted into the load current path and controlled in conjunction with the potential of one end of the fifth switching element;
A first Zener for detecting a positive overvoltage generated on the load side of the load current path and a second Zener for detecting a negative overvoltage;
A third switching element that conducts when an overvoltage exceeds a Zener voltage of the first Zener, and a fourth switching element that conducts when an Zener voltage exceeds the second Zener voltage;
The fifth switching element that is conductive by conduction of the fourth switching element and grounded at one end,
When the overvoltage is applied, one end of the third switching element that conducts is grounded, so that the first and second switching elements become non-conducting and a voltage drop in the load current path newly occurs, thereby causing the first Zener The third switching element is turned off by lowering the applied voltage to less than the Zener voltage, one end of the third switching element is released to ground, and the first and second switching elements are turned on and the load current path is passed through. Due to the conducting negative feedback operation, the voltage that can pass through the load current path by the Zener voltage of the first Zener is controlled to the Zener voltage of the first Zener,
At the time of the overvoltage, the first and second switching elements become non-conductive toward the non-conducting state due to the current flowing through the fourth switching element that is turned on and one end of the fifth switching element is grounded. When the voltage drop is newly generated, the voltage applied to the second Zener is reduced to be less than the Zener voltage, whereby the fourth switching element is turned off, the fifth switching element is turned off, and one end of the fifth switching element is The voltage that can pass through the load current path by the Zener voltage of the second Zener is reduced by the negative feedback operation in which the first and second switching elements are turned on and conducted through the load current path. An overvoltage overcurrent protection circuit controlled by a Zener voltage of a Zener.
直列逆極性接続されて負荷電流路に挿入され第5スイッチング素子の一端の電位に連動して制御される第1スイッチング素子および第2スイッチング素子と、
前記負荷電流路の入力側に発生する正極性の過電圧を検出する第1ツェナーと負極性の過電圧を検出する第2ツェナーと、
過電圧時に、前記第1ツェナーのツェナー電圧を超えたとき導通する第3スイッチング素子と前記第2ツェナーのツェナー電圧を超えたとき導通する第4スイッチング素子と、
前記第4スイッチング素子の導通により導通し一端が接地される前記第5スイッチング素子と、を備え、
前記過電圧時、導通する第3スイッチング素子の一端が接地されることにより、前記第1および第2スイッチング素子が非導通になり、
前記過電圧時、導通する第4スイッチング素子を流れる電流により導通して前記第5スイッチング素子の一端が接地されることにより、前記第1および第2スイッチング素子が非導通になり、負荷への電圧供給を遮断することを特徴とする過電圧過電流保護回路。
A first switching element and a second switching element which are connected in series with opposite polarity and inserted into the load current path and controlled in conjunction with the potential of one end of the fifth switching element;
A first Zener for detecting a positive overvoltage generated on the input side of the load current path and a second Zener for detecting a negative overvoltage;
A third switching element that conducts when an overvoltage exceeds a Zener voltage of the first Zener, and a fourth switching element that conducts when an Zener voltage exceeds the second Zener voltage;
The fifth switching element that is conductive by conduction of the fourth switching element and grounded at one end,
When one end of the third switching element that conducts at the time of the overvoltage is grounded, the first and second switching elements become non-conducting,
When the overvoltage occurs, the first and second switching elements become non-conductive because the first switching element and the fifth switching element are grounded by the current flowing through the fourth switching element that is conducting, and the voltage is supplied to the load. An overvoltage overcurrent protection circuit characterized by shutting off.
直列逆極性接続され負荷電流路に配設され第6または第7スイッチング素子の一端の電位に連動して制御される第1および第2スイッチング素子と該負荷電流路に直列接続された第1抵抗素子と、
前記第1抵抗素子の端子間電圧を検出し該第1抵抗素子の一端の電位が他端の電位より高い場合導通可能な前記第6スイッチング素子と、該第1抵抗素子の一端の電位が他端の電位より低い場合導通可能な前記第7スイッチング素子と、を備え、
前記負荷電流路に過電流が流れ前記第1抵抗素子の端子間電圧が前記第6スイッチング素子の制御端を順バイアスしかつ該第6スイッチング素子を導通にする電圧に達したとき、該第6スイッチング素子の一端は接地され、
前記負荷電流路に過電流が流れ前記第1抵抗素子の端子間電圧が前記第7スイッチング素子の制御端を順バイアスしかつ該第7スイッチング素子を導通にする電圧に達したとき、該第7スイッチング素子の一端が接地されることにより前記第1および第2スイッチング素子が非導通に向かい前記負荷電流路の電流が制限されることにより前記第1抵抗素子の電圧降下が低下し前記第6または第7スイッチング素子がオフし該第6または第7スイッチング素子の一端が接地解除され前記第1および第2スイッチング素子が前記負荷電流路を導通に向かう負帰還動作により過電流を抑制し負荷電流を導通することを特徴とする過電圧過電流保護回路。
A first resistor connected in series to the load current path and the first and second switching elements connected in series with opposite polarity and arranged in the load current path and controlled in conjunction with the potential of one end of the sixth or seventh switching element. Elements,
When the voltage between the terminals of the first resistance element is detected and the potential at one end of the first resistance element is higher than the potential at the other end, the sixth switching element that can conduct and the potential at one end of the first resistance element are other The seventh switching element capable of conducting when lower than the potential at the end, and
When an overcurrent flows through the load current path and the voltage across the first resistance element reaches a voltage that forward biases the control terminal of the sixth switching element and makes the sixth switching element conductive, the sixth One end of the switching element is grounded,
When an overcurrent flows through the load current path and the voltage across the first resistance element reaches a voltage that forward biases the control terminal of the seventh switching element and makes the seventh switching element conductive, the seventh When one end of the switching element is grounded, the first and second switching elements become non-conducting and the current in the load current path is limited, so that the voltage drop of the first resistance element is reduced and the sixth or The seventh switching element is turned off, one end of the sixth or seventh switching element is released from the ground, and the first and second switching elements suppress the overcurrent by the negative feedback operation toward the conduction of the load current path, thereby reducing the load current. An overvoltage overcurrent protection circuit characterized by conducting.
一端が直流電源に接続された第8スイッチング素子と、
前記第5または第6および第7スイッチング素子の一端に接続され直列接続された第1整流素子、第2抵抗素子および一端が前記第8スイッチング素子の他端に接続された容量素子と、
一端が該第8スイッチング素子の他端に接続された第2整流素子と、
一端に直流電圧が印加され制御端に該容量素子の他端の電位が伝達可能に構成された第9スイッチング素子と、該第9スイッチング素子の他端から制御端に順バイアス可能で一端が前記第2整流素子を介して該容量素子の一端の電位が伝達可能に構成される第10スイッチング素子と、該第10スイッチング素子の他端から制御端に順バイアス可能で一端の電位を前記第5または第6および第7スイッチング素子の一端に伝達可能に構成され他端が接地電位を有する第11スイッチング素子と、を備え、
前記第5、第6または第7のスイッチング素子の一端が接地されたとき、前記第1整流素子、第2抵抗素子、容量素子および第8スイッチング素子が構成する電流路により該容量素子への充電が開始され、該第2抵抗素子と該容量素子による時定数に基づく時間経過後、前記第9スイッチング素子の制御端が順バイアスされることにより該第9スイッチング素子が導通し前記第10および第11スイッチング素子が導通することで前記第2整流素子が導通することにより第9スイッチング素子の制御端が更に深く順バイアスされ該第9、第10および第11スイッチング素子が導通を保持し前記第5または第6および第7のスイッチング素子の一端が接地保持され前記第1および第2スイッチング素子を遮断保持することを特徴とする請求項1乃至5のいずれかに記載の過電圧過電流保護回路。
An eighth switching element having one end connected to a DC power source;
A first rectifying element connected to one end of the fifth or sixth and seventh switching elements and connected in series; a second resistance element; and a capacitive element having one end connected to the other end of the eighth switching element;
A second rectifying element having one end connected to the other end of the eighth switching element;
A ninth switching element configured such that a DC voltage is applied to one end and the potential of the other end of the capacitive element can be transmitted to the control end; forward biasing from the other end of the ninth switching element to the control end is possible; A tenth switching element configured to be able to transmit a potential at one end of the capacitive element via the second rectifying element, and forward biased from the other end of the tenth switching element to the control end; Or an eleventh switching element configured to be able to transmit to one end of the sixth and seventh switching elements, and the other end having a ground potential,
When one end of the fifth, sixth, or seventh switching element is grounded, the capacitor element is charged by the current path formed by the first rectifying element, the second resistance element, the capacitor element, and the eighth switching element. And after the elapse of time based on the time constant of the second resistive element and the capacitive element, the control terminal of the ninth switching element is forward-biased, whereby the ninth switching element becomes conductive and the tenth and tenth elements When the eleventh switching element is turned on, the second rectifying element is turned on, whereby the control end of the ninth switching element is further forward-biased, and the ninth, tenth and eleventh switching elements are kept conductive and the fifth switching element is turned on. Alternatively, one end of each of the sixth and seventh switching elements is held at ground, and the first and second switching elements are cut off and held. To overvoltage overcurrent protection circuit according to any one of the 5.
前記第8スイッチング素子の一端と前記容量素子の他端との間にスイッチ素子を備え、該スイッチ素子を導通させることにより該容量素子の電荷を前記第10スイッチング素子の一端を通して放電させ、前記第9スイッチング素子の制御端を逆バイアスすることにより前記第10および第11スイッチング素子の導通を遮断し前記第8スイッチング素子の制御端を順バイアスし、前記第2抵抗素子、前記第1整流素子、第4抵抗素子および該第8スイッチング素子の電流路で前記容量素子を放電させることにより正常時の初期状態に復帰させ該第11スイッチング素子の一端を接地解除し前記第1および第2スイッチング素子を遮断保持解除することを特徴とする請求項6に記載の過電圧過電流保護回路。   A switch element is provided between one end of the eighth switching element and the other end of the capacitive element, and by making the switch element conductive, the charge of the capacitive element is discharged through one end of the tenth switching element. 9 reversely biasing the control terminal of the switching element to cut off the conduction of the tenth and eleventh switching elements and forward biasing the control terminal of the eighth switching element, the second resistance element, the first rectifying element, The capacitive element is discharged in the current path of the fourth resistance element and the eighth switching element to return to the normal initial state, and one end of the eleventh switching element is released to ground, and the first and second switching elements are The overvoltage overcurrent protection circuit according to claim 6, wherein the overvoltage protection is released. 前記第5または第6および第7のスイッチング素子の一端と前記容量素子の他端との間に接続された第3抵抗素子と、
前記第5または第6および第7スイッチング素子の一端の接続点と前記第11スイッチング素子の一端との間に接続された第3整流素子と、
前記第11スイッチング素子の一端に接続され前記直流電源により前記第1スイッチング素子および第2スイッチング素子の制御端を順バイアス可能な第5抵抗素子と、を更に備え、
前記第5、第6または第7のスイッチング素子の一端が接地保持されている状態において、
前記第5、第6及び第7スイッチング素子の一端が接地解除されたとき該第5、第6または第7スイッチング素子の一端の電位により前記第3抵抗素子、前記容量素子、前記第2整流素子、前記第10および第11スイッチング素子が形成する電流路で該容量素子が逆充電されることにより、略該第3抵抗素子と該容量素子による時定数に基づく時間経過後、前記第9スイッチング素子の制御端が逆バイアスされ、前記第9、第10および第11スイッチング素子がオフすることにより第11スイッチング素子の一端が接地解除され該一端の電位が回復することにより前記第1および第2スイッチング素子の制御端が順バイアスされ前記第1および第2半導体素子の遮断保持を解除することを特徴とする請求項1乃至5のいずれかに記載の過電圧過電流保護回路。
A third resistance element connected between one end of the fifth or sixth and seventh switching elements and the other end of the capacitive element;
A third rectifying element connected between a connection point of one end of the fifth or sixth and seventh switching elements and one end of the eleventh switching element;
A fifth resistance element connected to one end of the eleventh switching element and capable of forward biasing the control ends of the first switching element and the second switching element by the DC power supply;
In a state where one end of the fifth, sixth or seventh switching element is held at ground,
When one end of each of the fifth, sixth, and seventh switching elements is released from the ground, the third resistance element, the capacitive element, and the second rectifying element are generated by a potential at one end of the fifth, sixth, or seventh switching element. The capacitor element is reversely charged in the current path formed by the tenth and eleventh switching elements, so that the ninth switching element after the passage of time based on the time constant of the third resistor element and the capacitor element. The control terminal is reverse-biased, and the ninth, tenth, and eleventh switching elements are turned off, so that one end of the eleventh switching element is released to ground, and the potential at the one end is restored, so that the first and second switching elements are restored. 6. The overload according to claim 1, wherein the control end of the element is forward biased to release the cutoff holding of the first and second semiconductor elements. -Pressure-current protection circuit.
一端が前記第10スイッチング素子の制御端に接続され他端および制御端に直流電圧が印加された第12スイッチング素子と、
前記第1及び/又は第2スイッチング素子に温度結合され一端が前記第12スイッチング素子の制御端に接続され他端が接地電位の温度感応素子を備え、
前記温度感応素子の抵抗値が低下したとき、前記第12スイッチング素子が導通し前記第10スイッチング素子をオン駆動することにより前記第10および第11スイッチング素子が導通し該第11スイッチング素子の一端が接地され前記第1および第2スイッチング素子を遮断保持することを特徴とする請求項6乃至8のいずれかに記載の過電圧過電流保護回路。
A twelfth switching element having one end connected to the control end of the tenth switching element and a DC voltage applied to the other end and the control end;
A temperature-sensitive element having one end connected to the control end of the twelfth switching element and the other end connected to the first and / or second switching element;
When the resistance value of the temperature sensitive element decreases, the twelfth switching element is turned on and the tenth switching element is turned on, whereby the tenth and eleventh switching elements are turned on and one end of the eleventh switching element is 9. The overvoltage overcurrent protection circuit according to claim 6, wherein the overvoltage overcurrent protection circuit is grounded to cut off and hold the first and second switching elements.
前記第1抵抗素子に替えて電流トランスを用いて過電流を検出し、前記第6及び/又は第7スイッチング素子をオンオフ駆動することを特徴とする請求項5に記載の過電圧過電流保護回路。   6. The overvoltage overcurrent protection circuit according to claim 5, wherein an overcurrent is detected using a current transformer instead of the first resistance element, and the sixth and / or seventh switching element is driven on and off.
JP2006109605A 2006-04-12 2006-04-12 Overvoltage/overcurrent protective circuit Pending JP2007288819A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006109605A JP2007288819A (en) 2006-04-12 2006-04-12 Overvoltage/overcurrent protective circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006109605A JP2007288819A (en) 2006-04-12 2006-04-12 Overvoltage/overcurrent protective circuit

Publications (1)

Publication Number Publication Date
JP2007288819A true JP2007288819A (en) 2007-11-01

Family

ID=38760101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006109605A Pending JP2007288819A (en) 2006-04-12 2006-04-12 Overvoltage/overcurrent protective circuit

Country Status (1)

Country Link
JP (1) JP2007288819A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013251190A (en) * 2012-06-01 2013-12-12 Jimbo Electric Co Ltd Dimmer
CN108512191A (en) * 2017-02-27 2018-09-07 中兴通讯股份有限公司 The carrying out surge protection method of surge protection circuit, electronic equipment and circuit
CN108923378A (en) * 2018-08-01 2018-11-30 广州番禺巨大汽车音响设备有限公司 A kind of Width funtion apparatus for protecting power supply for stereo set
JP2019097338A (en) * 2017-11-24 2019-06-20 株式会社オートネットワーク技術研究所 Power supply control device, power supply control method, and computer program
CN115985360A (en) * 2023-01-28 2023-04-18 广州市微嵌计算机科技有限公司 Data protection circuit applied to abnormal power failure of memory

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013251190A (en) * 2012-06-01 2013-12-12 Jimbo Electric Co Ltd Dimmer
CN108512191A (en) * 2017-02-27 2018-09-07 中兴通讯股份有限公司 The carrying out surge protection method of surge protection circuit, electronic equipment and circuit
CN108512191B (en) * 2017-02-27 2022-06-21 中兴通讯股份有限公司 Surge protection circuit, electronic equipment and surge protection method of circuit
JP2019097338A (en) * 2017-11-24 2019-06-20 株式会社オートネットワーク技術研究所 Power supply control device, power supply control method, and computer program
JP7067033B2 (en) 2017-11-24 2022-05-16 株式会社オートネットワーク技術研究所 Power supply control device, power supply control method and computer program
CN108923378A (en) * 2018-08-01 2018-11-30 广州番禺巨大汽车音响设备有限公司 A kind of Width funtion apparatus for protecting power supply for stereo set
CN115985360A (en) * 2023-01-28 2023-04-18 广州市微嵌计算机科技有限公司 Data protection circuit applied to abnormal power failure of memory
CN115985360B (en) * 2023-01-28 2023-09-19 广州市微嵌计算机科技有限公司 Data protection circuit applied to abnormal power failure of memory

Similar Documents

Publication Publication Date Title
US5087871A (en) Power supply with inrush current limiter
JPH0510522Y2 (en)
EP1356524B1 (en) Esd protection devices
US7414820B2 (en) Protective apparatus
US6816350B1 (en) AC voltage protection circuit
KR20150061596A (en) Control circuit for a dc motor
TWI780310B (en) Protection circuit with a fet device coupled from a protected bus to ground
US10566785B2 (en) Surge protective device with abnormal overvoltage protection
JP2016048995A (en) Protection circuit
JP2007288819A (en) Overvoltage/overcurrent protective circuit
US20060238946A1 (en) Power tool safety system
EP0783787B1 (en) Power cut-off device
WO2015075801A1 (en) Robot control device and protective circuit
US7974061B2 (en) Common gate connected high voltage transient blocking unit
JP6708136B2 (en) DC switch arc erasing device
TW201337524A (en) Power management circuit and electronic apparatus
JP2011135665A (en) Protector
JP2011152003A (en) Circuit and method for protecting overvoltage
JP3672552B2 (en) Overvoltage overcurrent protection circuit
CN111327030A (en) Surge protection circuit and terminal of power interface and surge voltage discharge method
KR100845251B1 (en) Over current protection circuit in DC/AC inverter
JP6703577B2 (en) Power supply protector
JP5645263B2 (en) Power supply
CN218549488U (en) OPP protection circuit
JP6553252B2 (en) Power supply protection device