JP2007288651A - A/d conversion method and device - Google Patents

A/d conversion method and device Download PDF

Info

Publication number
JP2007288651A
JP2007288651A JP2006115495A JP2006115495A JP2007288651A JP 2007288651 A JP2007288651 A JP 2007288651A JP 2006115495 A JP2006115495 A JP 2006115495A JP 2006115495 A JP2006115495 A JP 2006115495A JP 2007288651 A JP2007288651 A JP 2007288651A
Authority
JP
Japan
Prior art keywords
unit
cpu
data latch
data
conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006115495A
Other languages
Japanese (ja)
Inventor
Ryoichi Katagiri
良一 片桐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tamagawa Seiki Co Ltd
Original Assignee
Tamagawa Seiki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tamagawa Seiki Co Ltd filed Critical Tamagawa Seiki Co Ltd
Priority to JP2006115495A priority Critical patent/JP2007288651A/en
Publication of JP2007288651A publication Critical patent/JP2007288651A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To allow a CPU to perform only processing of input channel specification and data reading to raise processing speed of the CPU by using a multi-control part. <P>SOLUTION: This A/D conversion method and device uses the multi-control part 9 which controls a multiplexing part (1), an A/D conversion part (2) and a data latch part (4) and the CPU (6) connected to the multi-control part (9), wherein the CPU (6) performs only channel specification to each analog input (1a-1n) and reading of digital data (3) to the data latch part (4). <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、A/D変換方法及び装置に関し、特に、マルチプレックス部、A/D変換部及びデータラッチ部の動作を制御するマルチ制御部を設け、CPUでは入力のチャンネル指定及びデータラッチ部へのデジタルデータの読み込みのみを行うことにより、CPUの負担を軽減して処理速度を向上させるための新規な改良に関する。   The present invention relates to an A / D conversion method and apparatus, and more particularly to a multiplex unit, an A / D conversion unit, and a multiplex control unit that controls operations of a data latch unit. The present invention relates to a novel improvement for reducing the burden on the CPU and improving the processing speed by only reading the digital data.

従来、用いられていたこの種のA/D変換方法及び装置としては、特許文献等を特に示していないが、図3及び図4に示される構成が採用されていた。
すなわち、図3において符号1で示されているものは、複数のアナログ入力1a・・・1nが入力されるマルチプレックス部であり、このマルチプレックス部1で指定されたアナログ入力1a〜1nの1入力はA/D変換部2でA/D(アナログ/デジタル)変換され、デジタルデータ3としてデータラッチ部4へラッチされる。
Conventionally, as this type of A / D conversion method and apparatus used, the configuration shown in FIG. 3 and FIG. 4 has been adopted, although patent documents and the like are not particularly shown.
That is, what is indicated by reference numeral 1 in FIG. 3 is a multiplex unit to which a plurality of analog inputs 1a... 1n are input, and 1 of analog inputs 1a to 1n designated by the multiplex unit 1 The input is A / D (analog / digital) converted by the A / D conversion unit 2 and latched as digital data 3 in the data latch unit 4.

クロック信号5が入力されるCPU6には、前記マルチプレックス部1、A/D変換部2及びデータラッチ部4が接続されており、CPU6からの指令によってマルチプレックス部1、A/D変換部2及びデータラッチ部4はその動作が制御されるように構成されている。   The CPU 6 to which the clock signal 5 is input is connected to the multiplex unit 1, the A / D conversion unit 2 and the data latch unit 4, and the multiplex unit 1 and the A / D conversion unit 2 in response to a command from the CPU 6. The data latch unit 4 is configured to control its operation.

次に、前述の構成において、前記CPU6は、CPU6のプログラムに沿って前記アナログ入力1a〜1nを順に又はランダムに指定すると、マルチプレックス部1を介して選択され、A/D変換部2でA/D変換され、デジタルデータ3がデータラッチ部4にCPUの読み込み処理によって読み込まれる。   Next, in the above-described configuration, when the analog inputs 1a to 1n are specified sequentially or randomly in accordance with the program of the CPU 6, the CPU 6 is selected via the multiplex unit 1, and the A / D conversion unit 2 selects A. After being / D converted, the digital data 3 is read into the data latch unit 4 by a CPU read process.

従来のA/D変換方法及び装置は、以上のように構成されていたため、次のような課題が存在していた。
すなわち、前述の従来構成においては、各アナログ入力を1入力毎に変換処理を実行している場合、全ての処理をCPUが行っているために、変換処理等の待ち時間等によってCPUの処理が制限され、A/D変換装置全体の処理速度を速くすることができず、処理速度の迅速化の要望に応えることは不可能であった。
すなわち、図3の従来構成においては、CPUの処理動作が、図4に示されるように、入力チャンネル指定10、A/D変換スタート指令11、A/D変換終了検出12、データラッチ指令13、データ読み込み14を全て行っているため、CPUの処理速度を上げることが不可能であった。
Since the conventional A / D conversion method and apparatus are configured as described above, the following problems exist.
That is, in the above-described conventional configuration, when conversion processing is performed for each analog input for each input, the CPU performs all processing, so the CPU processing is performed due to the waiting time for conversion processing and the like. However, the processing speed of the entire A / D converter cannot be increased, and it is impossible to meet the demand for speeding up the processing speed.
That is, in the conventional configuration shown in FIG. 3, the processing operation of the CPU is performed as shown in FIG. 4, with input channel designation 10, A / D conversion start command 11, A / D conversion end detection 12, data latch command 13, Since all the data reading 14 is performed, it is impossible to increase the processing speed of the CPU.

本発明によるA/D変換方法は、マルチプレックス部に入力された複数のアナログ入力をA/D変換部でA/D変換し、データラッチ部でデジタルデータをラッチし、前記デジタルデータを前記データラッチ部から読み出すようにしたA/D変換方法において、前記マルチプレックス部、A/D変換部及びデータラッチ部を制御するマルチ制御部と、前記マルチ制御部に接続されたCPUとを用い、前記CPUは前記マルチプレックス部に入力された前記各アナログ入力のチャンネル指定及び前記データラッチ部への前記デジタルデータの読み込みのみを行う方法であり、また、前記データラッチ部は、前記アナログ入力の入力数分用いる方法であり、また、本発明によるA/D変換装置は、マルチプレックス部に入力された複数のアナログ入力をA/D変換部でA/D変換し、データラッチ部でデジタルデータをラッチし、前記デジタルデータを前記データラッチ部から読み出すようにしたA/D変換装置において、前記マルチプレックス部、A/D変換部及びデータラッチ部を制御するマルチ制御部と、前記マルチ制御部に接続されたCPUとを備え、前記CPUは前記マルチプレックス部に入力された前記各アナログ入力のチャンネル指定及び前記データラッチ部への前記デジタルデータの読み込みのみを行うようにした構成であり、また、前記データラッチ部は、前記アナログ入力の入力数分用いる構成である。   In the A / D conversion method according to the present invention, a plurality of analog inputs input to a multiplex unit are A / D converted by an A / D conversion unit, digital data is latched by a data latch unit, and the digital data is converted to the data In the A / D conversion method read from the latch unit, a multiplex unit, an A / D conversion unit, a data control unit that controls the data latch unit, and a CPU connected to the multiplex control unit, The CPU is a method of performing only the channel designation of each analog input input to the multiplex unit and reading the digital data into the data latch unit, and the data latch unit includes the number of inputs of the analog input. The A / D conversion apparatus according to the present invention is a method of using a plurality of analog signals input to a multiplex unit. In the A / D conversion apparatus in which the A / D conversion unit performs A / D conversion, the data latch unit latches digital data, and the digital data is read from the data latch unit, the multiplex unit, A A multi-control unit for controlling the / D conversion unit and the data latch unit, and a CPU connected to the multi-control unit, wherein the CPU specifies the channel designation of each analog input and the data input to the multiplex unit The digital data is only read into the latch unit, and the data latch unit is configured to use the number of analog inputs.

本発明によるA/D変換方法及び装置は、以上のように構成されているため、次のような効果を得ることができる。
すなわち、マルチプレックス部、A/D変換部及びデータクラッチ部の動作の指令をCPUとは別に設けたマルチ制御部で行い、CPUには入力チャンネル指定とデータ読み込み処理のみを行わせているため、CPUの待ち時間等を排除し、処理の簡素化ができ、CPUの処理速度を大幅に向上させることができる。
Since the A / D conversion method and apparatus according to the present invention are configured as described above, the following effects can be obtained.
That is, the operation of the multiplex unit, the A / D conversion unit, and the data clutch unit is performed by a multi-control unit provided separately from the CPU, and the CPU only performs input channel designation and data reading processing. The waiting time of the CPU can be eliminated, the processing can be simplified, and the processing speed of the CPU can be greatly improved.

本発明は、マルチプレックス部、A/D変換部及びデータラッチ部の動作を制御するマルチ制御部を設け、CPUでは入力のチャンネル指定及びデータラッチ部へのデジタルデータの読み込みのみを行うことにより、CPUの負担を軽減して処理速度を向上させるようにしたA/D変換方法及び装置を提供することを目的とする。   The present invention provides a multi-control unit that controls the operation of the multiplex unit, the A / D conversion unit, and the data latch unit, and the CPU only specifies the input channel and reads the digital data into the data latch unit. An object of the present invention is to provide an A / D conversion method and apparatus that reduce the burden on the CPU and improve the processing speed.

以下、図面と共に本発明によるA/D変換方法及び装置の好適な実施の形態について説明する。尚、従来例と同一部分には同一符号を用いて説明する。
図1において符号1で示されるものはマルチプレックス部であり、このマルチプレックス部1には、多数のアナログ入力1a〜1nが入力されている。
DESCRIPTION OF EMBODIMENTS Hereinafter, preferred embodiments of an A / D conversion method and apparatus according to the present invention will be described with reference to the drawings. The same parts as those in the conventional example will be described using the same reference numerals.
In FIG. 1, what is indicated by reference numeral 1 is a multiplex section, and a large number of analog inputs 1 a to 1 n are input to the multiplex section 1.

前記マルチプレックス部1で選択されたアナログ入力1a〜1nは、A/D変換部2でA/D変換され、デジタルデータ3としてデータラッチ部4に入力され、このデジタルデータ3はデータラッチ部4から読み出されてデジタルデータ3として出力される。   The analog inputs 1a to 1n selected by the multiplex unit 1 are A / D converted by the A / D conversion unit 2 and input to the data latch unit 4 as digital data 3, and the digital data 3 is input to the data latch unit 4 Is output as digital data 3.

前記マルチプレックス部1、A/D変換部2及びデータラッチ部4が接続されたマルチ制御部9には、クロック信号5が接続されたCPU6が接続されている。   A CPU 6 to which a clock signal 5 is connected is connected to a multiplex control unit 9 to which the multiplex unit 1, A / D conversion unit 2 and data latch unit 4 are connected.

次に、前述の図1の構成において、A/D変換を行う場合について説明する。
図2に示すように、CPU6は、各アナログ入力1a〜1nのうち、指定した入力チャンネルの指定10とデータラッチ部4へのデジタルデータ3のデータ読み込み14のみを行い、他のA/D変換スタート指令11、A/D変換終了検出12、データラッチ指令13は全て前記マルチ制御部9で行うため、CPU6によるデータ処理速度を従来よりも大幅に向上させることができる。
Next, the case where A / D conversion is performed in the configuration shown in FIG. 1 will be described.
As shown in FIG. 2, the CPU 6 performs only the designation 10 of the designated input channel among the analog inputs 1a to 1n and the data reading 14 of the digital data 3 to the data latch unit 4, and performs other A / D conversion. Since the start command 11, the A / D conversion end detection 12, and the data latch command 13 are all performed by the multi-control unit 9, the data processing speed by the CPU 6 can be significantly improved as compared with the conventional case.

本発明によるA/D変換方法及び装置のブロック図である。1 is a block diagram of an A / D conversion method and apparatus according to the present invention. 図1のCPUの処理を示すフロー図である。It is a flowchart which shows the process of CPU of FIG. 従来のA/D変換方法及び装置のブロック図である。It is a block diagram of the conventional A / D conversion method and apparatus. 図3のCPUの処理を示すフロー図である。It is a flowchart which shows the process of CPU of FIG.

符号の説明Explanation of symbols

1 マルチプレックス部
1a〜1n アナログ入力
2 A/D変換部
3 デジタルデータ
4 データラッチ部
5 クロック信号
6 CPU
9 マルチ制御部
10 入力チャンネル指定
14 データ読み込み
DESCRIPTION OF SYMBOLS 1 Multiplex part 1a-1n Analog input 2 A / D conversion part 3 Digital data 4 Data latch part 5 Clock signal 6 CPU
9 Multi-control unit 10 Input channel specification 14 Data reading

Claims (4)

マルチプレックス部(1)に入力された複数のアナログ入力(1a〜1n)をA/D変換部(2)でA/D変換し、データラッチ部(4)でデジタルデータ(3)をラッチし、前記デジタルデータ(3)を前記データラッチ部(4)から読み出すようにしたA/D変換方法において、
前記マルチプレックス部(1)、A/D変換部(2)及びデータラッチ部(4)を制御するマルチ制御部(9)と、前記マルチ制御部(9)に接続されたCPU(6)とを用い、前記CPU(6)は前記マルチプレックス部(1)に入力された前記各アナログ入力(1a〜1n)のチャンネル指定(10)及び前記データラッチ部(4)への前記デジタルデータ(3)の読み込みのみを行うことを特徴とするA/D変換方法。
Multiple analog inputs (1a to 1n) input to the multiplex part (1) are A / D converted by the A / D converter (2), and the digital data (3) is latched by the data latch part (4) In the A / D conversion method in which the digital data (3) is read from the data latch unit (4),
A multi-control unit (9) for controlling the multiplex unit (1), the A / D conversion unit (2) and the data latch unit (4), and a CPU (6) connected to the multi-control unit (9); The CPU (6) uses the channel designation (10) of each analog input (1a to 1n) input to the multiplex unit (1) and the digital data (3) to the data latch unit (4). ) Reading only.
前記データラッチ部(4)は、前記アナログ入力(1a〜1n)の入力数分用いることを特徴とする請求項1記載のA/D変換方法。   2. The A / D conversion method according to claim 1, wherein the data latch section (4) uses as many inputs as the analog inputs (1a to 1n). マルチプレックス部(1)に入力された複数のアナログ入力(1a〜1n)をA/D変換部(2)でA/D変換し、データラッチ部(4)でデジタルデータ(3)をラッチし、前記デジタルデータ(3)を前記データラッチ部(4)から読み出すようにしたA/D変換装置において、
前記マルチプレックス部(1)、A/D変換部(2)及びデータラッチ部(4)を制御するマルチ制御部(9)と、前記マルチ制御部(9)に接続されたCPU(6)とを備え、前記CPU(6)は前記マルチプレックス部(1)に入力された前記各アナログ入力(1a〜1n)のチャンネル指定(10)及び前記データラッチ部(4)への前記デジタルデータ(3)の読み込みのみを行うように構成したことを特徴とするA/D変換装置。
Multiple analog inputs (1a to 1n) input to the multiplex part (1) are A / D converted by the A / D converter (2), and the digital data (3) is latched by the data latch part (4) In the A / D conversion device that reads the digital data (3) from the data latch unit (4),
A multi-control unit (9) for controlling the multiplex unit (1), the A / D conversion unit (2) and the data latch unit (4), and a CPU (6) connected to the multi-control unit (9); The CPU (6) includes a channel designation (10) of the analog inputs (1a to 1n) input to the multiplex unit (1) and the digital data (3) to the data latch unit (4). A / D converter characterized in that it is only read.
前記データラッチ部(4)は、前記アナログ入力(1a〜1n)の入力数分用いることを特徴とする請求項3記載のA/D変換装置。   4. The A / D converter according to claim 3, wherein the data latch section (4) uses as many inputs as the analog inputs (1a to 1n).
JP2006115495A 2006-04-19 2006-04-19 A/d conversion method and device Withdrawn JP2007288651A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006115495A JP2007288651A (en) 2006-04-19 2006-04-19 A/d conversion method and device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006115495A JP2007288651A (en) 2006-04-19 2006-04-19 A/d conversion method and device

Publications (1)

Publication Number Publication Date
JP2007288651A true JP2007288651A (en) 2007-11-01

Family

ID=38759979

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006115495A Withdrawn JP2007288651A (en) 2006-04-19 2006-04-19 A/d conversion method and device

Country Status (1)

Country Link
JP (1) JP2007288651A (en)

Similar Documents

Publication Publication Date Title
EP1981169A1 (en) Analog/digital converter
EP2624459B1 (en) D/a conversion device, peripheral device, and plc
JP2008071477A5 (en)
US20110242135A1 (en) Image data processing device, image data processing method, and program
JP2005278107A (en) Ad converter and ad converting method
JP2005057738A5 (en)
JP2007288651A (en) A/d conversion method and device
JP2009033439A (en) Data processing apparatus and method
JP2006215886A (en) Signal processor, signal processing system and signal processing method
JP6485271B2 (en) Recording system
JP2010136277A (en) Information recording and reproducing apparatus
JP2005303575A (en) Ad converting apparatus and method
JP2011081695A (en) Control circuit of data operation unit and data operation unit
JP2005151043A (en) Data collection system and data transfer method
JP2989938B2 (en) Digital signal processor
CN113965534A (en) Method, device and equipment for processing multichannel data and storage medium
JP2007327745A (en) Measuring device
JP2005250883A (en) Programmable logic controller system
JP5548443B2 (en) Image processing apparatus and control method thereof
JP2007047095A (en) Circuit and method for processing data and waveform display apparatus
JP2007087086A (en) Dma transfer system
JP2011180653A (en) Data transfer device and data transfer method
JP2005084707A5 (en)
JP2011193420A (en) Selector circuit
JP2005274822A (en) Acoustic signal processor, acoustic signal processing system and program

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20090213

Free format text: JAPANESE INTERMEDIATE CODE: A621

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110228