JP2007286082A - Drawing processor - Google Patents

Drawing processor Download PDF

Info

Publication number
JP2007286082A
JP2007286082A JP2006109628A JP2006109628A JP2007286082A JP 2007286082 A JP2007286082 A JP 2007286082A JP 2006109628 A JP2006109628 A JP 2006109628A JP 2006109628 A JP2006109628 A JP 2006109628A JP 2007286082 A JP2007286082 A JP 2007286082A
Authority
JP
Japan
Prior art keywords
display
frame buffer
graphics processor
image data
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006109628A
Other languages
Japanese (ja)
Inventor
Sachiyo Aoki
幸代 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Interactive Entertainment Inc
Original Assignee
Sony Computer Entertainment Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Computer Entertainment Inc filed Critical Sony Computer Entertainment Inc
Priority to JP2006109628A priority Critical patent/JP2007286082A/en
Priority to PCT/JP2006/323949 priority patent/WO2007122768A1/en
Publication of JP2007286082A publication Critical patent/JP2007286082A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/399—Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers

Abstract

<P>PROBLEM TO BE SOLVED: To solve the problem that a hardware converter for converting an image to the image for display has limits of flexibility and expandability. <P>SOLUTION: A main processor 10 generates a drawing command instructing a graphics processor 30 to draw a three-dimensional object. A drawing processing unit 32 generates drawing data and writes the data to a frame buffer 42 for drawing in a local memory 40. A software converter 38 converts the drawing data held in the frame buffer 42 for drawing into display image data suitable for specifications of the display 60 through software processing and writes the display image data to a frame buffer 44 for display in the local memory 40. A display controller 50 generates an image data by scanning the display image data in the frame buffer 44 for display in sequence and supplies the image signal to the display 60. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

この発明は、描画処理技術に関し、特に表示装置に適した画像データを生成するための描画処理技術に関する。   The present invention relates to a drawing processing technique, and more particularly to a drawing processing technique for generating image data suitable for a display device.

液晶ディスプレイやプラズマディスプレイなどの薄型ディスプレイ製造技術が向上し、価格が低下してきたことにつれて、現在では、多種多様な表示装置が身の回りに存在する。ディスプレイ装置には、ＤＶＤプレイヤにより再生された高画質の映像が表示されたり、コンピュータグラフィックスにより生成された動画像が表示される。   As the manufacturing technology for thin displays such as liquid crystal displays and plasma displays has been improved and the price has been reduced, there are now a wide variety of display devices. On the display device, a high-quality video reproduced by the DVD player is displayed, or a moving image generated by computer graphics is displayed.

コンピュータやＤＶＤプレイヤから出力される画像データを表示装置に表示するためには、画像信号の水平周波数や垂直周波数などを変換することにより、画像信号を表示装置の仕様に整合する形式に変換するコンバータの機能をもつディスプレイコントローラが必要である。   In order to display image data output from a computer or a DVD player on a display device, a converter that converts the image signal into a format that matches the specifications of the display device by converting the horizontal frequency or vertical frequency of the image signal. A display controller with the following functions is required.

表示装置の種類によって、表示可能な画像信号の仕様、例えば、フレームレートや解像度などが異なる。ディスプレイコントローラが出力先の表示装置の仕様に合わせて画像信号を変換するためには、各種のコンバータが必要となり、回路規模が大きくなり、製造コストがかさむという問題がある。また、ハードウエアでコンバータを構成して出荷すると、新しいディスプレイの技術や規格にすぐには対応することができないため、柔軟性や拡張性が制限される。   Depending on the type of display device, displayable image signal specifications, such as frame rate and resolution, differ. In order for the display controller to convert the image signal in accordance with the specifications of the display device that is the output destination, various converters are required, which increases the circuit scale and increases the manufacturing cost. In addition, when a converter is configured by hardware and shipped, the new display technology and standards cannot be readily accommodated, limiting flexibility and expandability.

本発明はこうした課題に鑑みてなされたものであり、その目的は、多種多様な表示装置の仕様に容易に適応することができる描画処理技術を提供することにある。   The present invention has been made in view of these problems, and an object thereof is to provide a drawing processing technique that can be easily adapted to the specifications of various display devices.

上記課題を解決するために、本発明のある態様の描画処理装置は、描画データを生成するグラフィックスプロセッサと、前記グラフィックスプロセッサにより生成された前記描画データを保持するフレームバッファと、ディスプレイの仕様に適した画像信号を前記ディスプレイに供給するディスプレイコントローラとを含む。前記グラフィックスプロセッサは、前記フレームバッファに保持された前記描画データをソフトウエア処理により前記ディスプレイの仕様に適した表示画像データに変換するソフトウエアコンバータを有する。前記ディスプレイコントローラは、前記ソフトウエアコンバータにより生成された前記表示画像データを順次スキャンすることにより前記画像信号を生成する。   In order to solve the above problems, a drawing processing apparatus according to an aspect of the present invention includes a graphics processor that generates drawing data, a frame buffer that holds the drawing data generated by the graphics processor, and a display specification. And a display controller for supplying an image signal suitable for the display to the display. The graphics processor has a software converter that converts the drawing data held in the frame buffer into display image data suitable for the specifications of the display by software processing. The display controller generates the image signal by sequentially scanning the display image data generated by the software converter.

本発明の別の態様もまた、描画処理装置である。この装置は、グラフィックスプロセッサを制御するメインプロセッサと、描画データを生成するグラフィックスプロセッサと、前記メインプロセッサと前記グラフィックスプロセッサにより共有されるメインメモリと、前記グラフィックスプロセッサによりデータが読み書きされるローカルメモリとを含む。前記グラフィックスプロセッサは、前記描画データをソフトウエア処理によりディスプレイの仕様に適した表示画像データに変換するソフトウエアコンバータを有する。前記ソフトウエアコンバータに入力される前記描画データ、および前記ソフトウエアコンバータから出力される前記表示画像データは、前記メインメモリまたは前記ローカルメモリのいずれかに格納される。   Another aspect of the present invention is also a drawing processing apparatus. In this apparatus, a main processor for controlling a graphics processor, a graphics processor for generating drawing data, a main memory shared by the main processor and the graphics processor, and data being read and written by the graphics processor Including local memory. The graphics processor includes a software converter that converts the drawing data into display image data suitable for display specifications by software processing. The drawing data input to the software converter and the display image data output from the software converter are stored in either the main memory or the local memory.

本発明のさらに別の態様もまた、描画処理装置である。この装置は、グラフィックスプロセッサを制御するメインプロセッサと、描画データを生成するグラフィックスプロセッサと、前記メインプロセッサと前記グラフィックスプロセッサにより共有され、前記グラフィックスプロセッサにより生成された前記描画データを保持するメインメモリと、前記グラフィックスプロセッサによりデータが読み書きされるローカルメモリと、ディスプレイの仕様に適した画像信号を前記ディスプレイに供給するディスプレイコントローラとを含む。前記グラフィックスプロセッサは、前記メインメモリに保持された前記描画データをソフトウエア処理により前記ディスプレイの仕様に適した表示画像データに変換し、前記表示画像データを前記ローカルメモリ内のフレームバッファに書き出すソフトウエアコンバータを有する。前記ディスプレイコントローラは、前記フレームバッファ内において、前記ソフトウエアコンバータにより生成された前記表示画像データを順次スキャンすることにより前記画像信号を生成する。   Yet another embodiment of the present invention is also a drawing processing apparatus. This apparatus holds a main processor that controls a graphics processor, a graphics processor that generates drawing data, and the drawing data that is shared by the main processor and the graphics processor and that is generated by the graphics processor. A main memory; a local memory in which data is read and written by the graphics processor; and a display controller that supplies the display with an image signal suitable for display specifications. The graphics processor converts the drawing data held in the main memory into display image data suitable for the specifications of the display by software processing, and writes the display image data to a frame buffer in the local memory. Wear converter. The display controller generates the image signal by sequentially scanning the display image data generated by the software converter in the frame buffer.

なお、以上の構成要素の任意の組合せ、本発明の表現を方法、装置、システム、コンピュータプログラム、データ構造、記録媒体などの間で変換したものもまた、本発明の態様として有効である。   It should be noted that any combination of the above-described constituent elements and the expression of the present invention converted between a method, an apparatus, a system, a computer program, a data structure, a recording medium, etc. are also effective as an aspect of the present invention.

本発明によれば、多種多様な表示装置の仕様に容易に適応することができる。   According to the present invention, it is possible to easily adapt to the specifications of various display devices.

図１は、実施の形態に係る描画処理装置１００の構成図である。描画処理装置１００は、描画対象となるオブジェクト（以下、単に「オブジェクト」という）の３次元モデル情報にもとづいて画面に表示するための描画データを生成するレンダリング処理を行う。同図は機能に着目したブロック図を描いており、これらの機能ブロックはハードウエアのみ、ソフトウエアのみ、またはそれらの組合せによっていろいろな形で実現することができる。   FIG. 1 is a configuration diagram of a drawing processing apparatus 100 according to the embodiment. The drawing processing apparatus 100 performs rendering processing for generating drawing data to be displayed on the screen based on the three-dimensional model information of an object to be drawn (hereinafter simply referred to as “object”). This figure depicts a block diagram focusing on functions, and these functional blocks can be realized in various forms by hardware only, software only, or a combination thereof.

描画処理装置１００は、メインプロセッサ１０、メインメモリ２０、グラフィックスプロセッサ３０、ローカルメモリ４０、ディスプレイコントローラ５０、ディスプレイ６０、および通信部８０を含む。これらは図示しないバスに接続されている。   The drawing processing apparatus 100 includes a main processor 10, a main memory 20, a graphics processor 30, a local memory 40, a display controller 50, a display 60, and a communication unit 80. These are connected to a bus (not shown).

メインメモリ２０は、主にメインプロセッサ１０によって使用される記憶領域であり、オブジェクトの頂点データや制御パラメータが記憶される。   The main memory 20 is a storage area mainly used by the main processor 10, and stores object vertex data and control parameters.

メインプロセッサ１０は、オブジェクトのジオメトリ演算処理などを行い、グラフィックスプロセッサ３０に対してオブジェクトの描画を指示する描画コマンドを生成する。   The main processor 10 performs an object geometry calculation process and the like, and generates a drawing command for instructing the graphics processor 30 to draw the object.

ローカルメモリ４０は、主にグラフィックスプロセッサ３０によって使用される記憶領域であり、描画アルゴリズムを実行するためのシェーダプログラムやオブジェクトの表面に貼り付けるためのテクスチャなどが記憶される。また、ローカルメモリ４０内には描画データの中間結果や最終結果を保持するためのフレームバッファが設けられる。   The local memory 40 is a storage area mainly used by the graphics processor 30 and stores a shader program for executing a drawing algorithm, a texture for pasting on the surface of an object, and the like. The local memory 40 is provided with a frame buffer for holding intermediate results and final results of drawing data.

グラフィックスプロセッサ３０は、オブジェクトをレンダリングして描画データを生成し、ローカルメモリ４０に描画データを格納する。グラフィックスプロセッサ３０は、描画処理部３２とソフトウエアコンバータ３８を含む。   The graphics processor 30 renders an object to generate drawing data, and stores the drawing data in the local memory 40. The graphics processor 30 includes a drawing processing unit 32 and a software converter 38.

描画処理部３２は、メインプロセッサ１０から指示される描画コマンドにしたがって、オブジェクトに対してシェーディング、テクスチャマッピングなどの様々な描画演算処理を行い、描画データをローカルメモリ４０内の描画用フレームバッファ４２に書き出す。描画処理部３２は、図示しないラスタライザ、シェーダユニット、テクスチャユニットなどの機能ブロックを含む。   The drawing processing unit 32 performs various drawing calculation processes such as shading and texture mapping on the object in accordance with a drawing command instructed from the main processor 10, and draws the drawing data in the drawing frame buffer 42 in the local memory 40. Write out. The drawing processing unit 32 includes functional blocks such as a rasterizer, a shader unit, and a texture unit (not shown).

ソフトウエアコンバータ３８は、描画処理部３２により生成された描画データをディスプレイ６０の仕様に適した表示画像データに変換するためのソフトウエアモジュールであり、フィルタ３４と切替信号生成部３６を含む。   The software converter 38 is a software module for converting the drawing data generated by the drawing processing unit 32 into display image data suitable for the specifications of the display 60, and includes a filter 34 and a switching signal generation unit 36.

フィルタ３４は、描画処理部３２により生成された描画データを描画用フレームバッファ４２から読み出し、フィルタリング処理を施し、ディスプレイ６０の仕様に適した表示画像データに変換する。フィルタリングの一例として、解像度変換、色空間変換、ガンマ補正、ダウンサンプリング、時間軸フィルタリング（temporal filtering）、アンチエイリアシング、モーションブラーなどがある。フィルタ３４は、変換処理後の表示画像データをローカルメモリ４０内の表示用フレームバッファ４４に書き込む。   The filter 34 reads the drawing data generated by the drawing processing unit 32 from the drawing frame buffer 42, performs a filtering process, and converts it into display image data suitable for the specifications of the display 60. Examples of filtering include resolution conversion, color space conversion, gamma correction, downsampling, temporal filtering, anti-aliasing, and motion blur. The filter 34 writes the display image data after the conversion process into the display frame buffer 44 in the local memory 40.

表示用フレームバッファ４４は、表示画像データの書き込みと読み出しを独立に行えるように、ダブルバッファやトリプルバッファなどのマルチバッファで構成され、ディスプレイコントローラ５０によって読み出し中のバッファとは別のバッファに次のフレームの表示画像データが書き込まれる。ディスプレイコントローラ５０は、ディスプレイ６０の垂直同期周波数（「リフレッシュレート」とも呼ばれる）に合わせて、マルチバッファで構成される表示用フレームバッファ４４を順次切り替えてスキャンする。   The display frame buffer 44 is composed of a multi-buffer such as a double buffer or a triple buffer so that display image data can be written and read independently. The display image data of the frame is written. The display controller 50 scans by sequentially switching the display frame buffer 44 composed of multi-buffers in accordance with the vertical synchronization frequency (also referred to as “refresh rate”) of the display 60.

ディスプレイコントローラ５０は、ディスプレイ６０の垂直同期周波数に合わせて垂直同期信号（ＶＳＹＮＣ；vertical synchronizing signal）を生成し、グラフィックスプロセッサ３０の切替信号生成部３６に与える。   The display controller 50 generates a vertical synchronizing signal (VSYNC; vertical synchronizing signal) in accordance with the vertical synchronizing frequency of the display 60 and supplies the generated signal to the switching signal generator 36 of the graphics processor 30.

切替信号生成部３６は、ディスプレイコントローラ５０からディスプレイ６０の垂直同期信号の供給を受け、マルチバッファで構成される表示用フレームバッファ４４の切り替えタイミングを指示する切替信号を生成し、ディスプレイコントローラ５０に与える。   The switching signal generator 36 receives the vertical synchronization signal of the display 60 from the display controller 50, generates a switching signal for instructing the switching timing of the display frame buffer 44 composed of multi-buffers, and provides the display controller 50 .

ディスプレイコントローラ５０は、切替信号生成部３６からの切替信号によってマルチバッファで構成された表示用フレームバッファ４４を切り替えながらスキャンして表示画像データを読み出す。   The display controller 50 scans and reads the display image data while switching the display frame buffer 44 composed of multi-buffers according to the switching signal from the switching signal generation unit 36.

ディスプレイコントローラ５０による表示用フレームバッファ４４のスキャン動作をより詳しく説明する。ディスプレイコントローラ５０は、表示用フレームバッファ４４から表示画像データのピクセルデータをライン状に順次読み込む。すなわち、ディスプレイコントローラ５０は、表示用フレームバッファ４４の左上隅の画素から水平方向にスキャンし、最初の横一列の画素データを読み出す。次に、垂直方向に１画素だけ移動して、次の横一列の画素を読み出す。最下段の画素列までスキャンが終わると、再び最上段の画素列から同様のスキャンを行う。   The scanning operation of the display frame buffer 44 by the display controller 50 will be described in more detail. The display controller 50 sequentially reads pixel data of display image data from the display frame buffer 44 in a line shape. That is, the display controller 50 scans in the horizontal direction from the pixel at the upper left corner of the display frame buffer 44 and reads the first horizontal row of pixel data. Next, the pixel is moved by one pixel in the vertical direction, and the next horizontal row of pixels is read out. When scanning is completed up to the lowermost pixel column, the same scanning is performed again from the uppermost pixel column.

ここで、表示用フレームバッファ４４は、マルチバッファで構成されているため、切替信号生成部３６は、ディスプレイ６０の垂直同期信号に合わせて切替信号をディスプレイコントローラ５０に与え、ディスプレイコントローラ５０が表示画像データをスキャンするフレームバッファを切り替えるように制御する。ディスプレイコントローラ５０は、切替信号生成部３６から切替信号を受けたタイミングで、それまでスキャンしていた第１のフレームバッファからの画素列の読み出しを中断し、第１のフレームバッファから第２のフレームバッファに切り替え、第２のフレームバッファから次の画素列を読み出す。   Here, since the display frame buffer 44 is composed of a multi-buffer, the switching signal generation unit 36 provides a switching signal to the display controller 50 in accordance with the vertical synchronization signal of the display 60, and the display controller 50 displays the display image. Control to switch the frame buffer to scan data. The display controller 50 suspends the reading of the pixel column from the first frame buffer that has been scanned so far at the timing when the switching signal is received from the switching signal generation unit 36, and the second frame from the first frame buffer. Switch to the buffer and read the next pixel column from the second frame buffer.

ディスプレイコントローラ５０は、このようにして表示用フレームバッファ４４から読み出したＲＧＢのカラー値からなる表示画像データをディスプレイ６０に対応したフォーマットの画像信号に変換してディスプレイ６０に供給する。   The display controller 50 converts display image data composed of RGB color values read out from the display frame buffer 44 in this way into an image signal having a format corresponding to the display 60 and supplies the image signal to the display 60.

なお、グラフィックスプロセッサ３０とメインプロセッサ１０は図示しない入出力インタフェースを介して接続されており、グラフィックスプロセッサ３０は、入出力インタフェースを介してメインメモリ２０にアクセスすることができ、逆に、メインプロセッサ１０は、入出力インタフェースを介してローカルメモリ４０にアクセスすることができる。   The graphics processor 30 and the main processor 10 are connected via an input / output interface (not shown), and the graphics processor 30 can access the main memory 20 via the input / output interface. The processor 10 can access the local memory 40 via the input / output interface.

通信部８０は、メインプロセッサ１０からの命令にしたがって、ネットワーク経由でデータを送受信することができる。通信部８０により送受信されるデータは、メインメモリ２０に保持される。   The communication unit 80 can transmit and receive data via a network in accordance with a command from the main processor 10. Data transmitted and received by the communication unit 80 is held in the main memory 20.

図２から図４を参照して、グラフィックスプロセッサ３０によるフレームバッファへの描画データの書き込みから、ディスプレイコントローラ５０によるフレームバッファからの描画データの読み出しまでの流れを追いながら、ソフトウエアコンバータ３８による画像変換処理の動作を詳しく説明する。   With reference to FIGS. 2 to 4, the image by the software converter 38 is followed while following the flow from the writing of the drawing data to the frame buffer by the graphics processor 30 to the reading of the drawing data from the frame buffer by the display controller 50. The operation of the conversion process will be described in detail.

図２は、フィルタリングを伴わない画像変換処理を説明する図である。ソフトウエアコンバータ３８において、フィルタ３４は動作せず、切替信号生成部３６だけが動作する。フィルタリング処理がないため、ローカルメモリ４０内には描画用フレームバッファ４２は設けられず、表示用フレームバッファ４４だけが設けられる。描画処理部３２は描画データを表示用フレームバッファ４４に直接書き込む。   FIG. 2 is a diagram for explaining image conversion processing without filtering. In the software converter 38, the filter 34 does not operate, and only the switching signal generator 36 operates. Since there is no filtering processing, the drawing frame buffer 42 is not provided in the local memory 40, and only the display frame buffer 44 is provided. The drawing processing unit 32 writes the drawing data directly into the display frame buffer 44.

表示用フレームバッファ４４は、ここでは一例としてダブルバッファで構成され、第１表示用フレームバッファ４４ａと第２表示用フレームバッファ４４ｂを含む。表示用フレームバッファ４４の入力側の切替部７４により、描画処理部３２が描画データを書き込む先のフレームバッファが、第１表示用フレームバッファ４４ａと第２表示用フレームバッファ４４ｂのどちらかに選択される。   Here, the display frame buffer 44 is configured as a double buffer, for example, and includes a first display frame buffer 44a and a second display frame buffer 44b. The switching unit 74 on the input side of the display frame buffer 44 selects either the first display frame buffer 44a or the second display frame buffer 44b as the frame buffer to which the drawing processing unit 32 writes the drawing data. The

入力側の切替部７４は、選択されたフレームバッファへの１フレーム分の描画データの書き込みが完了すると、描画処理部３２からの描画データの書き込み先を他方のフレームバッファに切り替える。これにより、次のフレームの描画データは他方のフレームバッファに書き込まれることになる。   When the writing of the drawing data for one frame to the selected frame buffer is completed, the input-side switching unit 74 switches the drawing data writing destination from the drawing processing unit 32 to the other frame buffer. As a result, the drawing data of the next frame is written into the other frame buffer.

表示用フレームバッファ４４の出力側の切替部７６により、ディスプレイコントローラ５０が１フレーム分の画像データを読み出す先のフレームバッファが、第１表示用フレームバッファ４４ａと第２表示用フレームバッファ４４ｂのどちらかに選択される。   Either the first display frame buffer 44a or the second display frame buffer 44b is the frame buffer to which the display controller 50 reads image data for one frame by the switching unit 76 on the output side of the display frame buffer 44. Selected.

ディスプレイコントローラ５０は切替信号生成部３６に垂直同期信号を与え、切替信号生成部３６は垂直同期信号に合わせて切替信号を生成する。表示用フレームバッファ４４の出力側の切替部７６は、切替信号生成部３６からの切替信号に応じて、ディスプレイコントローラ５０による画像データの読み込み先を現在読み出し中のフレームバッファから他方のフレームバッファに切り替える。これにより、それ以降のディスプレイコントローラ５０によるスキャンは他方のフレームバッファに対してなされることになる。   The display controller 50 gives a vertical synchronization signal to the switching signal generator 36, and the switching signal generator 36 generates a switching signal in accordance with the vertical synchronization signal. The switching unit 76 on the output side of the display frame buffer 44 switches the reading destination of the image data by the display controller 50 from the currently read frame buffer to the other frame buffer in accordance with the switching signal from the switching signal generation unit 36. . As a result, the subsequent scanning by the display controller 50 is performed on the other frame buffer.

ディスプレイコントローラ５０は、たとえば、ディスプレイ６０の垂直同期周波数が６０Ｈｚである場合、６０Ｈｚで垂直同期信号を切替信号生成部３６に与える。これにより、ディスプレイコントローラ５０は、１／６０秒毎に第１表示用フレームバッファ４４ａと第２表示用フレームバッファ４４ｂを切り替えながら参照することになる。描画処理部３２もそれに合わせて、第１表示用フレームバッファ４４ａと第２表示用フレームバッファ４４ｂを切り替えながら、１／６０秒で１フレームの描画データをフレームバッファに生成する。   For example, when the vertical synchronization frequency of the display 60 is 60 Hz, the display controller 50 provides the vertical synchronization signal to the switching signal generator 36 at 60 Hz. Accordingly, the display controller 50 refers to the first display frame buffer 44a and the second display frame buffer 44b while switching between them every 1/60 seconds. The drawing processing unit 32 also generates one frame of drawing data in the frame buffer in 1/60 seconds while switching between the first display frame buffer 44a and the second display frame buffer 44b.

図３は、フィルタリング付きの画像変換処理を説明する図である。この場合、描画処理部３２による描画データは、フィルタ３４によるフィルタリング処理を受けるため、ローカルメモリ４０内には描画用フレームバッファ４２が設けられる。描画処理部３２により生成された描画データはいったん描画用フレームバッファ４２に書き込まれる。フィルタ３４は、描画用フレームバッファ４２から描画データを読み出し、フィルタリング処理を施し、表示画像データを生成する。   FIG. 3 is a diagram for explaining image conversion processing with filtering. In this case, since the drawing data by the drawing processing unit 32 is subjected to the filtering process by the filter 34, a drawing frame buffer 42 is provided in the local memory 40. The drawing data generated by the drawing processing unit 32 is once written in the drawing frame buffer 42. The filter 34 reads the drawing data from the drawing frame buffer 42, performs a filtering process, and generates display image data.

フィルタ３４によりフィルタリングされた後の表示画像データは、表示用フレームバッファ４４に書き込まれる。表示用フレームバッファ４４は、図２と同様、ダブルバッファにより構成されており、フィルタ３４による書き込み先のフレームバッファは、表示用フレームバッファ４４の入力側の切替部７４の作用により、第１表示用フレームバッファ４４ａと第２表示用フレームバッファ４４ｂのどちらかに選択される。   The display image data filtered by the filter 34 is written in the display frame buffer 44. The display frame buffer 44 is configured by a double buffer, as in FIG. 2. The write destination frame buffer by the filter 34 is the first display buffer by the action of the switching unit 74 on the input side of the display frame buffer 44. The frame buffer 44a or the second display frame buffer 44b is selected.

ディスプレイコントローラ５０は、表示用フレームバッファ４４から画像データを読み出すが、表示用フレームバッファ４４の出力側の切替部７６の作用により、読み出し先のフレームバッファは、第１表示用フレームバッファ４４ａと第２表示用フレームバッファ４４ｂのどちらかに選択される。切替信号生成部３６がディスプレイコントローラ５０から受け取る垂直同期信号にしたがって切替信号を生成し、表示用フレームバッファ４４の出力側の切替部７６を制御する動作については、図２と同じである。   The display controller 50 reads out the image data from the display frame buffer 44, but due to the action of the switching unit 76 on the output side of the display frame buffer 44, the read-out frame buffers are the first display frame buffer 44a and the second display frame buffer 44a. One of the display frame buffers 44b is selected. The operation of generating the switching signal according to the vertical synchronization signal received from the display controller 50 by the switching signal generation unit 36 and controlling the switching unit 76 on the output side of the display frame buffer 44 is the same as in FIG.

図３の場合、フィルタ３４は、ディスプレイ６０の仕様に合わせて解像度や色空間を調整することができるため、多種多様なディスプレイ６０の規格に対応して画質を高めることができる。フィルタ３４は、ＨＤ（High Definition）画像からＳＤ（Standard Definition）画像へダウンコンバートや、ＳＤ画像からＨＤ画像へのアップコンバートを行うこともできる。また、フィルタ３４は、画像に対してガンマ補正やアンチエイリアシングなどの画像処理を施すこともでき、画像変換処理を一層多機能にすることができる。   In the case of FIG. 3, the filter 34 can adjust the resolution and color space according to the specifications of the display 60, so that the image quality can be enhanced in accordance with various display 60 standards. The filter 34 can also down-convert HD (High Definition) images to SD (Standard Definition) images and up-convert SD images to HD images. The filter 34 can also perform image processing such as gamma correction and anti-aliasing on the image, and can further increase the functionality of the image conversion processing.

図４は、時間軸フィルタリング付きの画像変換処理を説明する図である。フィルタ３４は、時間軸に沿って複数のフレームを混合（ブレンド）する時間軸フィルタリングを行うため、描画用フレームバッファ４２はマルチバッファ、ここではダブルバッファで構成される。描画用フレームバッファ４２の入力側の切替部７２により、描画処理部３２による描画データの書き込み先のフレームバッファは、第１描画用フレームバッファ４２ａと第２描画用フレームバッファ４２ｂの間で切り替えられる。   FIG. 4 is a diagram illustrating image conversion processing with time axis filtering. Since the filter 34 performs time-axis filtering that mixes (blends) a plurality of frames along the time axis, the drawing frame buffer 42 is composed of a multi-buffer, here, a double buffer. The switching unit 72 on the input side of the drawing frame buffer 42 switches the frame buffer to which the drawing processing unit 32 writes the drawing data between the first drawing frame buffer 42a and the second drawing frame buffer 42b.

フィルタ３４は、第１描画用フレームバッファ４２ａおよび第２描画用フレームバッファ４２ｂから２フレーム分の画像データを読み出し、２つの画像をブレンドし、ブレンドされた画像データを表示用フレームバッファ４４に書き込む。   The filter 34 reads two frames of image data from the first drawing frame buffer 42 a and the second drawing frame buffer 42 b, blends the two images, and writes the blended image data into the display frame buffer 44.

表示用フレームバッファ４４は、図３と同様にダブルバッファで構成されており、フィルタ３４によりブレンドされた画像データは、第１表示用フレームバッファ４４ａと第２表示用フレームバッファ４４ｂのいずれかに書き込まれる。ディスプレイコントローラ５０は、切替信号生成部３６からの切替信号のタイミングで第１表示用フレームバッファ４４ａと第２表示用フレームバッファ４４ｂを切り替えながらスキャンする。   The display frame buffer 44 is composed of a double buffer as in FIG. 3, and the image data blended by the filter 34 is written into either the first display frame buffer 44a or the second display frame buffer 44b. It is. The display controller 50 scans while switching between the first display frame buffer 44a and the second display frame buffer 44b at the timing of the switching signal from the switching signal generator 36.

図４の時間軸フィルタリングは、一例として、異なる垂直同期周波数のディスプレイ６０に適合させるために用いられる。たとえば、ＮＴＳＣ方式のテレビの垂直同期信号は５９．９７Ｈｚであるのに対して、ＰＡＬ方式のテレビの垂直同期信号は５０Ｈｚである。フィルタ３４は、ＮＴＳＣ向けに作成されたフレーム画像をＰＡＬ方式に適合するように、ＮＴＳＣ方式で作成されたフレーム画像をＰＡＬ方式のタイミングに合わせてずらしたり、時間軸方向に隣接するフレーム画像を内挿することでＰＡＬ方式のタイミングのフレーム画像を生成する。   The time axis filtering of FIG. 4 is used, for example, to adapt to a display 60 with different vertical synchronization frequencies. For example, the vertical synchronization signal of an NTSC television is 59.97 Hz, whereas the vertical synchronization signal of a PAL television is 50 Hz. The filter 34 shifts the frame image created by the NTSC system in accordance with the timing of the PAL system so that the frame image created for the NTSC conforms to the PAL system, or inserts a frame image adjacent in the time axis direction. By inserting, a frame image of the PAL timing is generated.

このように時間軸フィルタリングをすることで、描画用フレームバッファ４２にはＮＴＳＣ方式による５９．９７Ｈｚのフレーム画像が生成され、表示用フレームバッファ４４にはＰＡＬ方式による５０Ｈｚのフレーム画像が生成される。   By performing time axis filtering in this manner, a 59.97 Hz frame image based on the NTSC system is generated in the drawing frame buffer 42, and a 50 Hz frame image based on the PAL system is generated in the display frame buffer 44.

この場合、ディスプレイコントローラ５０は、ＰＡＬ方式のディスプレイ６０の規格に合わせて５０Ｈｚの垂直同期信号を生成して切替信号生成部３６に与え、切替信号生成部３６は５０Ｈｚの切替信号により表示用フレームバッファ４４の出力側の切替部７６を制御する。これにより、ディスプレイコントローラ５０は、ＰＡＬ方式に適合する５０Ｈｚの画像信号をディスプレイ６０に供給することができるようになる。   In this case, the display controller 50 generates a 50 Hz vertical synchronizing signal in accordance with the standard of the PAL display 60 and supplies it to the switching signal generator 36. The switching signal generator 36 uses the 50 Hz switching signal to generate a display frame buffer. The output side switching unit 76 is controlled. As a result, the display controller 50 can supply a 50 Hz image signal conforming to the PAL system to the display 60.

別の例として、テレビのモニタとパーソナルコンピュータ（ＰＣ）のディスプレイでは垂直同期周波数が異なるため、ＮＴＳＣ方式で描画されたフレーム画像を時間軸フィルタリングによってＰＣに適合する周波数のフレーム画像に変換してもよい。   As another example, since the vertical synchronization frequency is different between a television monitor and a personal computer (PC) display, a frame image drawn in the NTSC format may be converted into a frame image having a frequency suitable for the PC by time axis filtering. Good.

さらに別の例として、ハイフレームレートレンダリングに時間軸フィルタリングを適用してもよい。たとえば、描画処理部３２は、２４０Ｈｚで高フレームレートの描画データを生成し、描画用フレームバッファ４２に描画データを書き込み、フィルタ３４は、描画用フレームバッファ４２に書き込まれた複数のフレーム画像を時間軸方向にブレンドすることでフレームレートを６０Ｈｚに下げ、表示用フレームバッファ４４に出力する。フィルタ３４は、時間軸方向にフレーム画像をブレンドする際、モーションブラーの効果を加えてもよい。   As yet another example, time axis filtering may be applied to high frame rate rendering. For example, the drawing processing unit 32 generates drawing data at a high frame rate at 240 Hz, writes the drawing data to the drawing frame buffer 42, and the filter 34 converts the plurality of frame images written in the drawing frame buffer 42 into time. By blending in the axial direction, the frame rate is lowered to 60 Hz and output to the display frame buffer 44. The filter 34 may add a motion blur effect when blending frame images in the time axis direction.

本実施の形態のソフトウエアコンバータ３８による画像変換処理には、以下に述べるようないくつもの利点がある。   The image conversion processing by the software converter 38 of the present embodiment has a number of advantages as described below.

従来は、ディスプレイコントローラ５０内にハードウエアコンバータが設けられ、ディスプレイ６０の仕様に合わせて画像サイズやフレームレートなどを変換するが、回路規模や製造コストの問題から、あらゆるディスプレイ６０の仕様に対応させることは難しく、変換画像の出力経路も固定される。しかしながら、本実施の形態では、ソフトウエアコンバータ３８はソフトウエアモジュールであるため、多種多様なディスプレイ６０に対応させることでき、ソフトウエアのバージョンアップやディスプレイ６０の仕様を定義するテーブルを更新することにより、ディスプレイ６０の新しい技術や規格にもすぐに対応することができる。また、ソフトウエア処理であるため、変換画像の出力先も自由に変えられる。さらに、ソフトウエアコンバータ３８はフィルタ３４を含むため、画像に多種多様なフィルタリングを施すことができ、画像変換処理の柔軟性と機能性が一層高まる。   Conventionally, a hardware converter is provided in the display controller 50 and converts an image size, a frame rate, and the like according to the specifications of the display 60. However, due to problems of circuit scale and manufacturing cost, the display controller 50 is adapted to any display 60 specifications. This is difficult, and the output path of the converted image is also fixed. However, in this embodiment, since the software converter 38 is a software module, it can be used for a wide variety of displays 60, and by updating the version of the software or updating the table defining the specifications of the display 60. The new technology and standard of the display 60 can be readily supported. In addition, because of software processing, the output destination of the converted image can be freely changed. Furthermore, since the software converter 38 includes the filter 34, it is possible to perform various kinds of filtering on the image, and the flexibility and functionality of the image conversion process are further enhanced.

また、ソフトウエアコンバータ３８の機能をグラフィックスプロセッサ３０にもたせたことにより、グラフィックスプロセッサ３０は、描画処理とフィルタリングを伴った画像変換処理を連続的に実行することができるため、ハードウエアコンバータを用いる場合に比べて、メモリに対するデータの読み書きの回数が減るため、レイテンシが改善される。また、同一のフレームメモリ内で描画処理と画像変換処理を行うことができるため、画像変換用に別途メモリを設ける必要もなくなり、システムの回路規模を小さくすることができる。   In addition, since the function of the software converter 38 is provided to the graphics processor 30, the graphics processor 30 can continuously execute the image conversion processing with drawing processing and filtering. Compared with the case of using the memory, the number of times data is read from and written to the memory is reduced, so that the latency is improved. Further, since drawing processing and image conversion processing can be performed in the same frame memory, it is not necessary to provide a separate memory for image conversion, and the circuit scale of the system can be reduced.

本実施の形態では、グラフィックスプロセッサ３０内にソフトウエアコンバータ３８の機能があるため、ローカルメモリ４０内のフレームバッファから描画データを読み取り、画像変換処理の結果をフレームバッファに書き戻すことができる。仮に、ディスプレイコントローラ５０内にハードウエアコンバータを設けて、ローカルメモリ４０内のフレームバッファから描画データを読み取り、画像変換処理の結果をローカルメモリ４０に書き戻そうとすると、ローカルメモリ４０に対して、グラフィックスプロセッサ３０とハードウエアコンバータの両方が非同期に書き込みをすることになる。そのため、ローカルメモリ４０に対するアクセス要求が競合し、アービトレーションが必要となったり、ハートウエアコンバータによるスキャン専用のメモリ領域をローカルメモリ４０内に設けることが必要になるなど、メモリのアクセス制御のためのハードウエア機構が複雑になってしまう。本実施の形態では、グラフィックスプロセッサ３０が描画処理と画像変換処理の両方を行うため、同期を取ることが容易であり、複雑なメモリの同期制御機構は不要である。   In this embodiment, since the graphics processor 30 has the function of the software converter 38, drawing data can be read from the frame buffer in the local memory 40, and the result of the image conversion process can be written back to the frame buffer. If a hardware converter is provided in the display controller 50 to read the drawing data from the frame buffer in the local memory 40 and write the result of the image conversion process back to the local memory 40, the local memory 40 Both the graphics processor 30 and the hardware converter will write asynchronously. For this reason, there are conflicting access requests to the local memory 40, arbitration is required, and a memory area dedicated for scanning by the heartware converter must be provided in the local memory 40. Wear mechanism becomes complicated. In this embodiment, since the graphics processor 30 performs both the drawing process and the image conversion process, it is easy to achieve synchronization, and a complicated memory synchronization control mechanism is unnecessary.

以上、本発明を実施の形態をもとに説明した。実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。そのような変形例を説明する。   The present invention has been described based on the embodiments. The embodiments are exemplifications, and it will be understood by those skilled in the art that various modifications can be made to combinations of the respective constituent elements and processing processes, and such modifications are within the scope of the present invention. . Such a modification will be described.

上記の説明では、表示用フレームバッファ４４をローカルメモリ４０内に設けたが、表示用フレームバッファ４４をメインメモリ２０内に設けてもよい。この場合、フィルタ３４は、ローカルメモリ４０内の描画用フレームバッファ４２から画像を読み出し、画像をフィルタリング処理し、フィルタリング処理後の画像をメインメモリ２０内の表示用フレームバッファ４４に書き出す。通信部８０はメインメモリ２０内の表示用フレームバッファ４４から画像データを読み出し、ネットワーク経由で画像データを送信してもよい。このように、ソフトウエアコンバータ３８によれば、変換画像の出力先のメモリを自由に選択できるため、システムに拡張性を与えることができる。   In the above description, the display frame buffer 44 is provided in the local memory 40, but the display frame buffer 44 may be provided in the main memory 20. In this case, the filter 34 reads an image from the drawing frame buffer 42 in the local memory 40, filters the image, and writes the image after the filtering process to the display frame buffer 44 in the main memory 20. The communication unit 80 may read image data from the display frame buffer 44 in the main memory 20 and transmit the image data via a network. As described above, according to the software converter 38, the output destination memory of the converted image can be freely selected, so that the system can be extended.

また、上記の説明では、描画用フレームバッファ４２をローカルメモリ４０内に設けたが、描画用フレームバッファ４２をメインメモリ２０内に設けてもよい。この場合、フィルタ３４は、メインメモリ２０内の描画用フレームバッファ４２から画像を読み出し、画像をフィルタリング処理し、フィルタリング処理後の画像をローカルメモリ４０内の表示用フレームバッファ４４に書き出す。このように、ソフトウエアコンバータ３８によれば、画像の読み出し先のメモリも自由に選択することができる。たとえば、ハイフレームレートレンダリングの場合、描画処理部３２が容量の大きいメインメモリ２０に高フレームレートで描画データを生成し、フィルタ３４がディスプレイ６０の周波数に合わせたフレーム画像をローカルメモリ４０に書き出してもよい。   In the above description, the drawing frame buffer 42 is provided in the local memory 40, but the drawing frame buffer 42 may be provided in the main memory 20. In this case, the filter 34 reads the image from the drawing frame buffer 42 in the main memory 20, filters the image, and writes the image after the filtering process to the display frame buffer 44 in the local memory 40. As described above, according to the software converter 38, a memory from which an image is read can be freely selected. For example, in the case of high frame rate rendering, the drawing processing unit 32 generates drawing data at a high frame rate in the main memory 20 having a large capacity, and the filter 34 writes out a frame image matching the frequency of the display 60 to the local memory 40. Also good.

実施の形態に係る描画処理装置の構成図である。It is a block diagram of the drawing processing apparatus which concerns on embodiment. フィルタリングを伴わない画像変換処理を説明する図である。It is a figure explaining the image conversion process without filtering. フィルタリング付きの画像変換処理を説明する図である。It is a figure explaining the image conversion process with filtering. 時間軸フィルタリング付きの画像変換処理を説明する図である。It is a figure explaining the image conversion process with time-axis filtering.

符号の説明Explanation of symbols

１０ メインプロセッサ、 ２０ メインメモリ、 ３０ グラフィックスプロセッサ、 ３２ 描画処理部、 ３４ フィルタ、 ３６ 切替信号生成部、 ３８ ソフトウエアコンバータ、 ４０ ローカルメモリ、 ４２ 描画用フレームバッファ、 ４４ 表示用フレームバッファ、 ５０ ディスプレイコントローラ、 ６０ ディスプレイ、 ８０ 通信部、 １００ 描画処理装置。   10 main processor, 20 main memory, 30 graphics processor, 32 drawing processing unit, 34 filter, 36 switching signal generation unit, 38 software converter, 40 local memory, 42 drawing frame buffer, 44 display frame buffer, 50 display Controller, 60 display, 80 communication unit, 100 drawing processing device.

Claims (8)

描画データを生成するグラフィックスプロセッサと、
前記グラフィックスプロセッサにより生成された前記描画データを保持するフレームバッファと、
ディスプレイの仕様に適した画像信号を前記ディスプレイに供給するディスプレイコントローラとを含み、
前記グラフィックスプロセッサは、前記フレームバッファに保持された前記描画データをソフトウエア処理により前記ディスプレイの仕様に適した表示画像データに変換するソフトウエアコンバータを有し、
前記ディスプレイコントローラは、前記ソフトウエアコンバータにより生成された前記表示画像データを順次スキャンすることにより前記画像信号を生成することを特徴とする描画処理装置。 A graphics processor for generating drawing data;
A frame buffer for holding the drawing data generated by the graphics processor;
A display controller for supplying the display with an image signal suitable for the specifications of the display,
The graphics processor includes a software converter that converts the drawing data held in the frame buffer into display image data suitable for the specifications of the display by software processing,
The drawing processing apparatus, wherein the display controller generates the image signal by sequentially scanning the display image data generated by the software converter. 前記フレームバッファは、前記グラフィックスプロセッサにより前記描画データが読み書きされる第１の領域と、前記ディスプレイコントローラにより前記表示画像データが読み出される第２の領域とに分けられ、
前記ソフトウエアコンバータは、前記第１の領域に保持された前記描画データを読み込んで前記表示画像データに変換し、前記表示画像データを前記第２の領域に書き出し、
前記ディスプレイコントローラは、前記第２の領域に保持された前記表示画像データを順次スキャンすることを特徴とする請求項１に記載の描画処理装置。 The frame buffer is divided into a first area where the graphics data is read and written by the graphics processor and a second area where the display image data is read by the display controller,
The software converter reads the drawing data held in the first area, converts the drawing data into the display image data, writes the display image data to the second area,
The drawing processing apparatus according to claim 1, wherein the display controller sequentially scans the display image data held in the second area. 前記ソフトウエアコンバータは、前記ディスプレイの垂直同期周波数に合うように前記ディスプレイコントローラが前記表示画像データを読み出すタイミングを制御することを特徴とする請求項１または２に記載の描画処理装置。   The drawing processing apparatus according to claim 1, wherein the software converter controls a timing at which the display controller reads the display image data so as to match a vertical synchronization frequency of the display. 前記ソフトウエアコンバータは、空間解像度変換フィルタまたは色空間変換フィルタを前記描画データに施すことにより、前記描画データを前記表示画像データに変換することを特徴とする請求項１から３のいずれかに記載の描画処理装置。   4. The software converter according to claim 1, wherein the software converter converts the drawing data into the display image data by applying a spatial resolution conversion filter or a color space conversion filter to the drawing data. 5. Drawing processor. 前記ソフトウエアコンバータは、前記フレームバッファにフレーム単位で格納される前記描画データを時間軸方向に混合する時間軸フィルタリングにより、前記描画データを前記表示画像データに変換することを特徴とする請求項１から４のいずれかに記載の描画処理装置。   The software converter converts the drawing data into the display image data by time axis filtering that mixes the drawing data stored in the frame buffer in a frame unit in a time axis direction. 5. The drawing processing apparatus according to any one of 4. グラフィックスプロセッサを制御するメインプロセッサと、
描画データを生成するグラフィックスプロセッサと、
前記メインプロセッサと前記グラフィックスプロセッサにより共有されるメインメモリと、
前記グラフィックスプロセッサによりデータが読み書きされるローカルメモリとを含み、
前記グラフィックスプロセッサは、前記描画データをソフトウエア処理によりディスプレイの仕様に適した表示画像データに変換するソフトウエアコンバータを有し、
前記ソフトウエアコンバータに入力される前記描画データ、および前記ソフトウエアコンバータから出力される前記表示画像データは、前記メインメモリまたは前記ローカルメモリのいずれかに格納されることを特徴とする描画処理装置。 A main processor that controls the graphics processor;
A graphics processor for generating drawing data;
A main memory shared by the main processor and the graphics processor;
Including a local memory from / to which data is read / written by the graphics processor,
The graphics processor has a software converter that converts the drawing data into display image data suitable for display specifications by software processing,
The drawing processing apparatus, wherein the drawing data input to the software converter and the display image data output from the software converter are stored in either the main memory or the local memory. グラフィックスプロセッサを制御するメインプロセッサと、
描画データを生成するグラフィックスプロセッサと、
前記メインプロセッサと前記グラフィックスプロセッサにより共有され、前記グラフィックスプロセッサにより生成された前記描画データを保持するメインメモリと、
前記グラフィックスプロセッサによりデータが読み書きされるローカルメモリと、
ディスプレイの仕様に適した画像信号を前記ディスプレイに供給するディスプレイコントローラとを含み、
前記グラフィックスプロセッサは、前記メインメモリに保持された前記描画データをソフトウエア処理により前記ディスプレイの仕様に適した表示画像データに変換し、前記表示画像データを前記ローカルメモリ内のフレームバッファに書き出すソフトウエアコンバータを有し、
前記ディスプレイコントローラは、前記フレームバッファ内において、前記ソフトウエアコンバータにより生成された前記表示画像データを順次スキャンすることにより前記画像信号を生成することを特徴とする描画処理装置。 A main processor that controls the graphics processor;
A graphics processor for generating drawing data;
A main memory that is shared by the main processor and the graphics processor and holds the drawing data generated by the graphics processor;
Local memory from and to which data is read and written by the graphics processor;
A display controller for supplying the display with an image signal suitable for the specifications of the display,
The graphics processor converts the drawing data held in the main memory into display image data suitable for the specifications of the display by software processing, and writes the display image data to a frame buffer in the local memory. Wear converter,
The drawing processing apparatus, wherein the display controller generates the image signal by sequentially scanning the display image data generated by the software converter in the frame buffer. グラフィックスプロセッサにより生成された画像をディスプレイの仕様に適した画像に変換する処理をコンピュータに実行させるためのプログラムであって、
前記グラフィックスプロセッサにより生成された描画データをフレームバッファから読み出すステップと、
前記描画データにフィルタリング処理を施すことにより、前記ディスプレイの仕様に適した表示画像データに変換するステップと、
前記表示画像データを前記フレームバッファに書き戻すステップと、
ディスプレイコントローラが前記フレームバッファ内の前記表示画像データを順次スキャンする際のタイミングを前記ディスプレイの垂直同期周波数に合うように制御するステップとをコンピュータに実行させることを特徴とするプログラム。 A program for causing a computer to execute processing for converting an image generated by a graphics processor into an image suitable for display specifications,
Reading drawing data generated by the graphics processor from a frame buffer;
Converting the drawing data into display image data suitable for the specifications of the display by performing a filtering process;
Writing the display image data back into the frame buffer;
A program for causing a computer to execute a step of controlling a timing at which the display controller sequentially scans the display image data in the frame buffer so as to match a vertical synchronization frequency of the display.
JP2006109628A 2006-04-12 2006-04-12 Drawing processor Pending JP2007286082A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006109628A JP2007286082A (en) 2006-04-12 2006-04-12 Drawing processor
PCT/JP2006/323949 WO2007122768A1 (en) 2006-04-12 2006-11-30 Drawing processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006109628A JP2007286082A (en) 2006-04-12 2006-04-12 Drawing processor

Publications (1)

Publication Number Publication Date
JP2007286082A true JP2007286082A (en) 2007-11-01

Family

ID=38624691

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006109628A Pending JP2007286082A (en) 2006-04-12 2006-04-12 Drawing processor

Country Status (2)

Country Link
JP (1) JP2007286082A (en)
WO (1) WO2007122768A1 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101911125A (en) * 2008-01-18 2010-12-08 高通股份有限公司 Multi-buffer support for off-screen surfaces in a graphics processing system
CN105933724A (en) * 2016-05-23 2016-09-07 福建星网视易信息系统有限公司 Video producing method, device and system
JP2018194807A (en) * 2017-05-17 2018-12-06 株式会社ソニー・インタラクティブエンタテインメント Video output apparatus, conversion apparatus, video output method, and conversion method
JP2020074080A (en) * 2013-03-15 2020-05-14 マジック リープ， インコーポレイテッドＭａｇｉｃ Ｌｅａｐ，Ｉｎｃ． Display system and method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05282126A (en) * 1992-03-31 1993-10-29 Toshiba Corp Display control device
US5649173A (en) * 1995-03-06 1997-07-15 Seiko Epson Corporation Hardware architecture for image generation and manipulation
JPH10269377A (en) * 1997-03-27 1998-10-09 Toshiba Corp Display control system, and display control method for three-dimensional graphics data
JP2000056750A (en) * 1998-08-10 2000-02-25 Namco Ltd Image generating device and image generating method
US6839093B1 (en) * 1998-11-13 2005-01-04 Intel Corporation Programmably controlling video formats
JP4789494B2 (en) * 2004-05-19 2011-10-12 株式会社ソニー・コンピュータエンタテインメント Image frame processing method, apparatus, rendering processor, and moving image display method

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101911125A (en) * 2008-01-18 2010-12-08 高通股份有限公司 Multi-buffer support for off-screen surfaces in a graphics processing system
JP2011510407A (en) * 2008-01-18 2011-03-31 クゥアルコム・インコーポレイテッド Multi-buffer support for off-screen surfaces in graphics processing systems
JP2020074080A (en) * 2013-03-15 2020-05-14 マジック リープ， インコーポレイテッドＭａｇｉｃ Ｌｅａｐ，Ｉｎｃ． Display system and method
CN105933724A (en) * 2016-05-23 2016-09-07 福建星网视易信息系统有限公司 Video producing method, device and system
JP2018194807A (en) * 2017-05-17 2018-12-06 株式会社ソニー・インタラクティブエンタテインメント Video output apparatus, conversion apparatus, video output method, and conversion method

Also Published As

Publication number Publication date
WO2007122768A1 (en) 2007-11-01

Similar Documents

Publication Publication Date Title
JP4327173B2 (en) Graphics processor, drawing processing apparatus, and drawing control method
JP4312238B2 (en) Image conversion apparatus and image conversion method
US6788309B1 (en) Method and apparatus for generating a video overlay
KR102561042B1 (en) Data processing systems
JP5317825B2 (en) Image processing apparatus and image processing method
JP5120987B2 (en) Apparatus, method and system for image processing
JP2007214659A (en) Osd apparatus
JP2009194425A (en) Image processing apparatus and image processing method, and computer program
US20120256962A1 (en) Video Processing Apparatus and Method for Extending the Vertical Blanking Interval
JP2007286082A (en) Drawing processor
JPWO2009037818A1 (en) Digital image processing device
JP2000324337A (en) Image magnification and reducing device
JP2006301029A (en) On-screen display apparatus and on-screen display creating method
JP2010048976A (en) Signal processing device and signal processing method
JP2006303631A (en) On-screen display device and on-screen display generation method
JP2005346044A (en) Image signal processing circuit and image display apparatus
JP2015125411A (en) Video processing device
JP2002182639A (en) Image processor
JP4124015B2 (en) Image display device
JP4862470B2 (en) Image processing device
JP3862983B2 (en) Display mechanism and computer system
JP2004252009A (en) Display control method, display control device and display device
US20070263977A1 (en) Image processing apparatus
TWI493537B (en) Display system and data transmission method thereof
JP4958587B2 (en) Special effects device