JP2007281930A - Bias circuit - Google Patents

Bias circuit Download PDF

Info

Publication number
JP2007281930A
JP2007281930A JP2006106248A JP2006106248A JP2007281930A JP 2007281930 A JP2007281930 A JP 2007281930A JP 2006106248 A JP2006106248 A JP 2006106248A JP 2006106248 A JP2006106248 A JP 2006106248A JP 2007281930 A JP2007281930 A JP 2007281930A
Authority
JP
Japan
Prior art keywords
voltage
current
bias circuit
circuit
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2006106248A
Other languages
Japanese (ja)
Inventor
Hirokazu Makihara
Takahiro Yokoyama
隆弘 横山
弘和 牧原
Original Assignee
Matsushita Electric Ind Co Ltd
松下電器産業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Ind Co Ltd, 松下電器産業株式会社 filed Critical Matsushita Electric Ind Co Ltd
Priority to JP2006106248A priority Critical patent/JP2007281930A/en
Publication of JP2007281930A publication Critical patent/JP2007281930A/en
Ceased legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a stable bias circuit to a reference voltage or variation of temperature without complicating circuit configuration. <P>SOLUTION: A first circuit region is provide with at least one resistance R1, and one terminal of resistance R1 is connected to a control terminal. When a reference voltage Vref is impressed to the control terminal, a reference current Iref flows into the resistance R1. The voltage drop occurs by flowing the current Iref into the resistance R1. When the amount of voltage drop is set to ΔV, the voltage V1 of a second terminal of the resistance R1 is represented by Vref-ΔV. A part of the current Iref is consumed in the first circuit region, the remaining current is output to the second terminal of the first circuit region as a current I1. A part of the current I1 flows into a second circuit region as a current I2, the remaining current is output from an output terminal as idle current Iout and flows into a transistor. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、トランジスタのバイアス回路に係り、特に高周波電力増幅用バイポーラトランジスタのベースバイアス回路に使用されるバイアス回路に関する。   The present invention relates to a transistor bias circuit, and more particularly to a bias circuit used in a base bias circuit of a bipolar transistor for high frequency power amplification.
エミッタ接地バイポーラトランジスタに用いられるベースバイアス回路には、電流供給能力、温度に対する安定性などが求められる。携帯電話機のような電池駆動の端末に対しては、これらの要件に加え低電圧化および電圧変動に対する安定性の要求が高まっている。   A base bias circuit used for a grounded-emitter bipolar transistor is required to have current supply capability, temperature stability, and the like. In addition to these requirements, battery-driven terminals such as cellular phones are increasingly required to have low voltage and stability against voltage fluctuations.
低電圧駆動時に用いられる従来のベースバイアス回路の構成について、図を用いて説明する。図2は抵抗分割による従来のバイアス回路の構成図である。抵抗分割によるバイアス回路は二つの抵抗R1,R2から構成される。抵抗R1の一方の端子が制御端子に接続され、他方の端子が抵抗R2の一方の端子に接続され、抵抗R2の他方の端子が接地され、二つの抵抗の接続点が出力端子と接続される。   A configuration of a conventional base bias circuit used during low-voltage driving will be described with reference to the drawings. FIG. 2 is a configuration diagram of a conventional bias circuit based on resistance division. The bias circuit by resistance division is composed of two resistors R1 and R2. One terminal of the resistor R1 is connected to the control terminal, the other terminal is connected to one terminal of the resistor R2, the other terminal of the resistor R2 is grounded, and a connection point between the two resistors is connected to the output terminal. .
出力端子はトランジスタTR1のベースに接続され、ベース電圧およびベース電流が供給される。制御端子に基準電圧Vrefが印加されると、制御端子から電流Irefが入力され、抵抗R1を通る。Irefの一部は抵抗R2を流れ、残りが出力電流IoutとしてトランジスタTR1に入力される。   The output terminal is connected to the base of the transistor TR1 and supplied with a base voltage and a base current. When the reference voltage Vref is applied to the control terminal, the current Iref is input from the control terminal and passes through the resistor R1. Part of Iref flows through the resistor R2, and the rest is input to the transistor TR1 as the output current Iout.
しかしながら、上記構成では基準電圧Vrefの変動で容易にトランジスタTR1の動作電流が変動してしまう。また、温度が変動し、トランジスタTR1のオン電圧が変わったときには大幅にトランジスタTR1の動作電流が変動してしまう。 However, in the above configuration, the operating current of the transistor TR1 easily varies due to the variation of the reference voltage Vref. Further, when the temperature fluctuates and the on-voltage of the transistor TR1 changes, the operating current of the transistor TR1 greatly fluctuates.
抵抗分割における問題を改善するために、抵抗−ダイオード分割を用いたバイアス回路が用いられる。図3は抵抗−ダイオード分割を用いた従来のバイアス回路の構成図である。抵抗−ダイオード分割を用いた従来のベースバイアス回路は、抵抗R1とダイオードD1から構成される。抵抗R1の一方の端子は制御端子と接続され、他方はダイオードD1のアノードと接続され、ダイオードD1のカソードは接地される。抵抗R1とダイオードD1の接続点が出力端子と接続される。   In order to improve the problem in resistance division, a bias circuit using resistance-diode division is used. FIG. 3 is a configuration diagram of a conventional bias circuit using resistance-diode division. A conventional base bias circuit using resistance-diode division includes a resistor R1 and a diode D1. One terminal of the resistor R1 is connected to the control terminal, the other is connected to the anode of the diode D1, and the cathode of the diode D1 is grounded. A connection point between the resistor R1 and the diode D1 is connected to the output terminal.
制御端子に基準電圧が印加されると、制御端子から電流Irefが入力され、抵抗R1を通る。Irefの一部はダイオードD1を流れ、残りが出力電流IoutとしてトランジスタTR1に入力される。   When a reference voltage is applied to the control terminal, a current Iref is input from the control terminal and passes through the resistor R1. Part of Iref flows through diode D1, and the rest is input to transistor TR1 as output current Iout.
上記構成によれば、基準電圧Vrefを大きくしていっても出力電圧Voutは第一のダイオードD1のオン電圧にクリップされるので、基準電圧Vrefの変動に対するトランジスタTR1の動作電流の変動は抑制される。   According to the above configuration, even if the reference voltage Vref is increased, the output voltage Vout is clipped to the on-voltage of the first diode D1, so that fluctuations in the operating current of the transistor TR1 with respect to fluctuations in the reference voltage Vref are suppressed. The
図4は抵抗分割を用いたバイアス回路と抵抗−ダイオード分割を用いたバイアス回路使用時の基準電圧Vrefに対するトランジスタTR1のアイドル電流Icqのシミュレーション結果を示す。ここで、アイドル電流Icqは、トランジスタTR1の直流動作電流である。   FIG. 4 shows a simulation result of the idle current Icq of the transistor TR1 with respect to the reference voltage Vref when the bias circuit using resistance division and the bias circuit using resistance-diode division are used. Here, the idle current Icq is a DC operating current of the transistor TR1.
抵抗分割を用いたバイアス回路に比べ、抵抗−ダイオード分割を用いたバイアス回路の方が、制御電圧の変動に対するアイドル電流の変動が小さい。しかしながら、両回路とも、制御電圧Vrefの増加に対して、アイドル電流が単調に増加する傾向があり、アイドル電流を一定にするためには基準電圧Vrefを安定化する回路が必要になる。   Compared with the bias circuit using resistance division, the bias circuit using resistance-diode division has a smaller fluctuation of the idle current with respect to the fluctuation of the control voltage. However, in both circuits, the idle current tends to monotonously increase as the control voltage Vref increases, and a circuit that stabilizes the reference voltage Vref is required to make the idle current constant.
また、図5は従来のバイアス回路使用時の温度に対するトランジスタTR1のアイドル電流Icqのシミュレーション結果を示す。高温動作時には、トランジスタTR1のオン電圧が低電圧側にシフトする。このとき、抵抗分割によるバイアス回路ではアイドル電流が大幅に増加している。   FIG. 5 shows a simulation result of the idle current Icq of the transistor TR1 with respect to the temperature when the conventional bias circuit is used. During high temperature operation, the on-voltage of the transistor TR1 is shifted to the low voltage side. At this time, the idle current is greatly increased in the bias circuit based on resistance division.
抵抗−ダイオード分割によるバイアス回路ではトランジスタと同様にダイオードD1のオン電圧も低電圧側にシフトする。出力電圧VoutはダイオードD1のオン電圧にクリップされるため、高温動作時には出力電圧Voutが小さくなり、トランジスタTR1のオン電圧のシフトを打ち消して、アイドル電流Icqの増加が抑制される。   In the bias circuit by resistance-diode division, the on-voltage of the diode D1 is also shifted to the low voltage side as in the transistor. Since the output voltage Vout is clipped to the on-voltage of the diode D1, the output voltage Vout decreases during high temperature operation, canceling the shift of the on-voltage of the transistor TR1 and suppressing the increase in the idle current Icq.
逆に低温動作時では、トランジスタのオン電圧が高電圧側にシフトするが、抵抗−ダイオード分割によるバイアス回路では、ダイオードD1のオン電圧も高電圧側にシフトするので、高温動作時と同様にトランジスタTR1のオン電圧のシフトを打ち消して、アイドル電流Icqの減少が抑制される。   Conversely, the on-voltage of the transistor shifts to the high voltage side during the low temperature operation, but in the bias circuit based on resistance-diode division, the on-voltage of the diode D1 also shifts to the high voltage side. The shift of the ON voltage of TR1 is canceled, and the decrease in the idle current Icq is suppressed.
通常、ダイオードD1はトランジスタTR1よりもデバイスサイズが小さいためにオン電圧のシフト量が完全には一致しないことや、バイアス回路とトランジスタTR1の間に高周波信号分離用のインダクタや抵抗が挿入されることにより、バイアス回路とトランジスタTR1の間で電圧降下が生じることで、アイドル電流の温度依存が残る。 Normally, the diode D1 has a smaller device size than the transistor TR1, and therefore the on-voltage shift amount does not completely match, or an inductor or resistor for high-frequency signal separation is inserted between the bias circuit and the transistor TR1. As a result, a voltage drop occurs between the bias circuit and the transistor TR1, and the temperature dependence of the idle current remains.
これを改善するために、温度補償用ダイオードと直列に抵抗を挿入し、かつ温度補償用ダイオードにショットキダイオードやトランジスタとは異なる材料のダイオードを用いた構成が提案されている(例えば、特許文献1参照)。
特開平11−68469号公報
In order to improve this, a configuration has been proposed in which a resistor is inserted in series with a temperature compensation diode, and a diode made of a material different from a Schottky diode or a transistor is used as the temperature compensation diode (for example, Patent Document 1). reference).
JP-A-11-68469
以上説明したように、従来のバイアス回路の構成では、基準電圧が大きくなると、トランジスタのアイドル電流が大きくなる。このため、アイドル電流を一定に設定しようとする場合、基準電圧を安定化する回路が必要となる。   As described above, in the configuration of the conventional bias circuit, as the reference voltage increases, the idle current of the transistor increases. For this reason, when setting the idle current constant, a circuit for stabilizing the reference voltage is required.
また、従来のバイアス回路の構成ではアイドル電流が温度によって変動してしまうという問題があった。アイドル電流の温度依存を改善するためにダイオードをトランジスタと異なる特殊な構成にするなど、プロセスが複雑化し、コストの面で不利である。   Further, the conventional bias circuit configuration has a problem that the idle current fluctuates depending on the temperature. In order to improve the temperature dependence of the idle current, the process is complicated, such as making the diode a special configuration different from the transistor, which is disadvantageous in terms of cost.
本発明は、上記事情に鑑みてなされたものであって、回路構成を複雑にすることなく、基準電圧や温度の変動に対して安定なバイアス回路を提供することを目的とする。   The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a bias circuit that is stable against fluctuations in the reference voltage and temperature without complicating the circuit configuration.
本発明のバイアス回路は、制御端子および出力端子を備えるバイアス回路であって、前記制御端子と前記出力端子との間に接続され、少なくとも1つの抵抗を有する第1の回路領域と、前記制御端子と前記出力端子との間に接続され、前記制御端子への印加電圧により前記第1の回路領域の抵抗に流れる電流を変化させる機能を有する第2の回路領域と、を備える。   The bias circuit of the present invention is a bias circuit having a control terminal and an output terminal, and is connected between the control terminal and the output terminal, and has a first circuit region having at least one resistor, and the control terminal And a second circuit region connected between the output terminal and the output terminal, and having a function of changing a current flowing through the resistance of the first circuit region by a voltage applied to the control terminal.
上記構成によれば、第2の回路領域が動作する電圧(オン電圧)を適切に設定することにより、第1の回路領域の抵抗に流れる電流を制御し、この抵抗の電圧降下を制御できるため、出力電流を制御することができる。したがって、幅広い基準電圧において安定なバイアス回路を実現することができる。   According to the above configuration, by appropriately setting the voltage (ON voltage) at which the second circuit region operates, the current flowing through the resistor in the first circuit region can be controlled, and the voltage drop of this resistor can be controlled. The output current can be controlled. Therefore, a stable bias circuit can be realized with a wide range of reference voltages.
また、本発明のバイアス回路は、制御端子および出力端子を備えるバイアス回路であって、前記制御端子と前記出力端子との間に接続され、少なくとも1つの抵抗を有する第1の回路領域と、前記制御端子と前記出力端子との間に接続され、温度により前記第1の回路領域の抵抗に流れる電流を変化させる機能を有する第2の回路領域と、を備える。   The bias circuit of the present invention is a bias circuit including a control terminal and an output terminal, and is connected between the control terminal and the output terminal, and has a first circuit region having at least one resistor, And a second circuit region connected between the control terminal and the output terminal and having a function of changing a current flowing through the resistor of the first circuit region depending on temperature.
上記構成によれば、第2の回路領域のオン電圧を温度に応じて適切に設定することにより、第1の回路領域の抵抗に流れる電流を制御し、この抵抗の電圧降下を制御できるため、出力電流を制御することができる。したがって、温度の変動に対して安定なバイアス回路を実現することができる。   According to the above configuration, by appropriately setting the ON voltage of the second circuit region according to the temperature, the current flowing through the resistor of the first circuit region can be controlled, and the voltage drop of this resistor can be controlled. The output current can be controlled. Therefore, it is possible to realize a bias circuit that is stable against temperature fluctuations.
また、本発明のバイアス回路は、前記第1の回路領域の抵抗が、前記制御端子と前記出力端子との間に接続され、前記第1の回路領域が、一端が前記出力端子に接続され他端が接地される抵抗をさらに有するものである。   In the bias circuit of the present invention, the resistance of the first circuit region is connected between the control terminal and the output terminal, and the first circuit region is connected at one end to the output terminal. It further has a resistor whose end is grounded.
また、本発明のバイアス回路は、前記第1の回路領域の抵抗が、前記制御端子と前記出力端子との間に接続され、前記第1の回路領域が、一端が前記出力端子に接続され他端が接地されるダイオードを有するものである。   In the bias circuit of the present invention, the resistance of the first circuit region is connected between the control terminal and the output terminal, and the first circuit region is connected at one end to the output terminal. It has a diode whose end is grounded.
また、本発明のバイアス回路は、前記第2の回路領域が、アノードが前記制御端子に接続されるダイオードと、ベースが前記ダイオードのカソードに接続され、コレクタが前記出力端子に接続され、エミッタが接地されるトランジスタと、を有するものである。   In the bias circuit of the present invention, the second circuit region includes a diode whose anode is connected to the control terminal, a base connected to the cathode of the diode, a collector connected to the output terminal, and an emitter. And a transistor to be grounded.
さらに、本発明のバイアス回路は、前記ダイオードが、ショットキダイオードであるものである。   Furthermore, in the bias circuit of the present invention, the diode is a Schottky diode.
上記構成によれば、ショットキダイオードの金属を選択することにより、オン電圧を自由に設定できるので、使用するトランジスタのオン電圧よりも低いオン電圧となるショットキダイオードを用いることにより、より低い電圧で第2の回路領域を動作させることができ、より低い電圧まで出力電流の変動を抑えることができる。   According to the above configuration, the on-voltage can be freely set by selecting the metal of the Schottky diode. Therefore, by using the Schottky diode that has an on-voltage lower than the on-voltage of the transistor to be used, 2 circuit areas can be operated, and fluctuations in the output current can be suppressed to a lower voltage.
本発明のバイアス回路によれば、基準電圧や温度の変動に対して安定なバイアス回路を実現することができる。 According to the bias circuit of the present invention, it is possible to realize a bias circuit that is stable against changes in the reference voltage and temperature.
(第一の実施形態)
図1は本発明における第一の実施形態によるバイアス回路の構成図である。本発明のバイアス回路は制御端子および出力端子を備え、第1の回路領域と第2の回路領域から構成される。第1の回路領域の第1の端子は制御端子と接続されており、第2の端子は電気的に出力端子と接続される。
(First embodiment)
FIG. 1 is a configuration diagram of a bias circuit according to a first embodiment of the present invention. The bias circuit of the present invention includes a control terminal and an output terminal, and is composed of a first circuit region and a second circuit region. The first terminal of the first circuit region is connected to the control terminal, and the second terminal is electrically connected to the output terminal.
第2の回路領域の第1の端子は制御端子と接続されており、第2の端子は前記出力端子と接続される。また、第1の回路領域は少なくとも1つの抵抗R1を備え、抵抗R1の一つの端子は前記制御端子に接続される。   The first terminal of the second circuit area is connected to the control terminal, and the second terminal is connected to the output terminal. The first circuit region includes at least one resistor R1, and one terminal of the resistor R1 is connected to the control terminal.
制御端子に基準電圧Vrefが印加されると基準電流Irefが抵抗R1に流れ込む。抵抗R1に電流Irefが流れることにより電圧降下が生じる。この電圧降下量をΔVとすると、抵抗R1の第2の端子の電圧V1はVref−ΔVで表される。   When the reference voltage Vref is applied to the control terminal, the reference current Iref flows into the resistor R1. A voltage drop is caused by the current Iref flowing through the resistor R1. When this voltage drop amount is ΔV, the voltage V1 of the second terminal of the resistor R1 is expressed by Vref−ΔV.
電流Irefの一部は、第1の回路領域で消費され、残りが電流I1として第1の回路領域の第2の端子に出力される。電流I1の一部は電流I2として第2の回路領域に流れ込み、残りの電流はアイドル電流Ioutとして出力端子から出力され、トランジスタに流れ込む。   A part of the current Iref is consumed in the first circuit area, and the rest is output as the current I1 to the second terminal of the first circuit area. Part of the current I1 flows into the second circuit region as the current I2, and the remaining current is output from the output terminal as the idle current Iout and flows into the transistor.
第2の回路領域は基準電圧Vrefが一定の値よりも大きくなるとオンになり、基準電圧Vrefの値に応じて電流I2が変化するように設定されている。電流I2は電流Irefから供給されるため、第2の回路領域が動作することによって抵抗R1に流れる電流Irefを変化させることができる。電流Irefを制御することが出来れば、抵抗R1による電圧降下ΔVおよび電圧V1、ひいては出力電圧Voutおよびアイドル電流Ioutも制御することが可能となる。   The second circuit region is set to turn on when the reference voltage Vref becomes larger than a certain value, and the current I2 changes according to the value of the reference voltage Vref. Since the current I2 is supplied from the current Iref, the current Iref flowing through the resistor R1 can be changed by operating the second circuit region. If the current Iref can be controlled, the voltage drop ΔV and the voltage V1 due to the resistor R1, and thus the output voltage Vout and the idle current Iout can also be controlled.
第2の回路領域がオンになる電圧を適切に設定することによって、幅広い基準電圧においてトランジスタのアイドル電流の変動を改善することが出来る。また、第2の回路領域がオンになる電圧は温度により変動するように設定されており、アイドル電流の温度依存も改善することができる。   By appropriately setting the voltage at which the second circuit region is turned on, fluctuations in the idle current of the transistor can be improved over a wide range of reference voltages. Further, the voltage at which the second circuit region is turned on is set so as to vary with temperature, and the temperature dependence of the idle current can be improved.
上記バイアス回路の具体的な実現方法として、第1の回路領域が従来の抵抗−ダイオード分割によるバイアス回路であり、第2の回路領域がダイオードおよびトランジスタからなる構成について、従来の抵抗分割および抵抗−ダイオード分割によるバイアス回路と比較しながら説明する。トランジスタは全てInGaP/GaAsヘテロ接合バイポーラトランジスタを用い、ダイオードはInGaP/GaAsヘテロ接合バイポーラトランジスタのベース−コレクタをショートしたものとして説明する。   As a specific method for realizing the bias circuit, the first circuit area is a conventional resistor-diode bias bias circuit, and the second circuit area is composed of a diode and a transistor. The description will be made in comparison with a bias circuit using diode division. It is assumed that all transistors are InGaP / GaAs heterojunction bipolar transistors, and diodes are short-circuited from the base-collector of the InGaP / GaAs heterojunction bipolar transistors.
図6は本発明の第一の実施形態に係るバイアス回路のひとつの構成例である。図6のバイアス回路は第1の回路領域および第2の回路領域から構成される。第1の回路領域は抵抗R1およびダイオードD1からなり、抵抗R1の一方の端子が制御端子に接続され、他方の端子がダイオードD1のアノードに接続され、ダイオードD1のカソードが接地される。抵抗R1とダイオードD1の接続点が出力端子と接続される。   FIG. 6 shows one configuration example of the bias circuit according to the first embodiment of the present invention. The bias circuit shown in FIG. 6 includes a first circuit region and a second circuit region. The first circuit region includes a resistor R1 and a diode D1, and one terminal of the resistor R1 is connected to the control terminal, the other terminal is connected to the anode of the diode D1, and the cathode of the diode D1 is grounded. A connection point between the resistor R1 and the diode D1 is connected to the output terminal.
第2の回路領域は、ダイオードD2およびトランジスタTR2から構成される。ダイオードD2のアノードは制御端子に接続され、ダイオードD2のカソードはトランジスタTR2のベースに接続される。トランジスタTR2のエミッタは接地され、トランジスタTR2のコレクタは回路領域の出力端子に接続される。   The second circuit region includes a diode D2 and a transistor TR2. The anode of the diode D2 is connected to the control terminal, and the cathode of the diode D2 is connected to the base of the transistor TR2. The emitter of the transistor TR2 is grounded, and the collector of the transistor TR2 is connected to the output terminal of the circuit area.
制御端子に基準電圧Vrefが印加されると基準電流Irefが抵抗R1を介して第1の回路領域を構成する回路に入力される。抵抗R1に電流Irefが流れることにより電圧降下が生じる。この電圧降下量をΔVとすると、出力電圧VoutはVref−ΔVで表される。電流Irefの一部は、ダイオードD1に流れ込み、残りが電流I1として出力端子に出力される。電流I1の一部は電流I2として第2の回路領域に流れ込み、残りの電流はアイドル電流Ioutとしてトランジスタに流れ込む。   When the reference voltage Vref is applied to the control terminal, the reference current Iref is input to the circuit constituting the first circuit region via the resistor R1. A voltage drop is caused by the current Iref flowing through the resistor R1. When this voltage drop amount is ΔV, the output voltage Vout is expressed by Vref−ΔV. Part of the current Iref flows into the diode D1, and the rest is output to the output terminal as the current I1. A part of the current I1 flows into the second circuit region as the current I2, and the remaining current flows into the transistor as the idle current Iout.
制御端子に印加される基準電圧VrefがダイオードD2のオン電圧とトランジスタTR2のオン電圧を合計した値よりも大きくなると、ダイオードD2およびトランジスタT2がオンになり、バイアス回路の出力端子からトランジスタTR2のコレクタに電流I2が流れる。   When the reference voltage Vref applied to the control terminal becomes larger than the sum of the on-voltage of the diode D2 and the on-voltage of the transistor TR2, the diode D2 and the transistor T2 are turned on, and the collector of the transistor TR2 is turned on from the output terminal of the bias circuit. Current I2 flows through
電流I2は電流Irefから供給されるため、電流Irefが増加し、抵抗R1による電圧降下ΔVが大きくなる。出力電圧VoutはVref−ΔVで表されるので、基準電圧Vrefが第2の回路領域がオンになる電圧よりも高い場合には、電圧Vrefの増加に対してΔVも増加し、電圧VrefとΔVが打ち消しあい、出力電圧Voutの変動が抑制される。   Since the current I2 is supplied from the current Iref, the current Iref increases and the voltage drop ΔV due to the resistor R1 increases. Since the output voltage Vout is expressed by Vref−ΔV, when the reference voltage Vref is higher than the voltage at which the second circuit region is turned on, ΔV also increases as the voltage Vref increases, and the voltages Vref and ΔV Cancel each other, and the fluctuation of the output voltage Vout is suppressed.
図7は従来のバイアス回路と、本実施形態のバイアス回路使用時の基準電圧Vrefに対するトランジスタのアイドル電流Icqのシミュレーション結果を比較した図である。トランジスタおよびダイオードは全てInGaP/GaAsヘテロ接合バイポーラトランジスタを用いてシミュレーションを行った。抵抗分割や抵抗―ダイオード分割を用いた従来のバイアス回路に比べて、本実施形態のバイアス回路は第2の回路領域がオンになる基準電圧Vref>2.2Vにおいて、基準電圧Vrefに対するアイドル電流の変動が改善している。   FIG. 7 is a diagram comparing the simulation result of the transistor idle current Icq with respect to the reference voltage Vref when the conventional bias circuit and the bias circuit of this embodiment are used. All transistors and diodes were simulated using InGaP / GaAs heterojunction bipolar transistors. Compared to the conventional bias circuit using resistance division or resistance-diode division, the bias circuit of the present embodiment has an idle current with respect to the reference voltage Vref at the reference voltage Vref> 2.2 V at which the second circuit region is turned on. The fluctuation has improved.
次に温度に対するアイドル電流の変動について説明する。高温動作時にはトランジスタTR1のオン電圧が低電圧側にシフトする。バイアス回路の出力電圧VoutはダイオードD1のオン電圧にクリップされている。高温動作時にはダイオードD1のオン電圧も低電圧側にシフトするが、通常トランジスタTR1よりもダイオードD1の方がデバイスサイズが小さいため、温度に対するオン電圧のシフト量がトランジスタTR1と異なり、アイドル電流の温度依存をなくすことができない。図5では温度上昇に伴いアイドル電流が増加している。   Next, the fluctuation of the idle current with respect to the temperature will be described. During high temperature operation, the on-voltage of the transistor TR1 shifts to the low voltage side. The output voltage Vout of the bias circuit is clipped to the ON voltage of the diode D1. During the high temperature operation, the on-voltage of the diode D1 also shifts to the low voltage side. However, since the diode D1 is usually smaller in device size than the transistor TR1, the on-voltage shift amount with respect to the temperature is different from that of the transistor TR1, Dependence cannot be removed. In FIG. 5, the idle current increases as the temperature rises.
本実施形態のバイアス回路では高温動作時に、ダイオードD2のオン電圧およびトランジスタTR2のオン電圧が低電圧側にシフトする。このとき、ダイオードD2およびトランジスタTR2に流れる電流が増加するため、トランジスタTR2のコレクタに流れ込む電流I2も増加する。電流I2は電流Irefから供給されるため、電流Irefが増加し、抵抗R1による電圧降下ΔVが大きくなる。出力電圧VoutはVref−ΔVで表されるので、高温時にはVoutが小さくなりアイドル電流の増加を抑制することが出来る。 In the bias circuit of this embodiment, the on-voltage of the diode D2 and the on-voltage of the transistor TR2 shift to the low voltage side during high temperature operation. At this time, since the current flowing through the diode D2 and the transistor TR2 increases, the current I2 flowing into the collector of the transistor TR2 also increases. Since the current I2 is supplied from the current Iref, the current Iref increases and the voltage drop ΔV due to the resistor R1 increases. Since the output voltage Vout is expressed by Vref−ΔV, Vout becomes small at high temperatures, and an increase in idle current can be suppressed.
図8は従来のバイアス回路と、本実施形態のバイアス回路使用時の温度に対するトランジスタのアイドル電流Icqのシミュレーション結果を比較した図である。抵抗分割や抵抗―ダイオード分割を用いた従来のバイアス回路に比べて、本実施形態のバイアス回路は高温側において、温度に対するアイドル電流の増加が抑制され、温度に対するアイドル電流の変動が改善している。   FIG. 8 is a diagram comparing the simulation results of the transistor idle current Icq with respect to the temperature when the conventional bias circuit and the bias circuit of this embodiment are used. Compared to the conventional bias circuit using resistance division or resistance-diode division, the bias circuit of this embodiment suppresses an increase in idle current with respect to temperature and improves fluctuations in idle current with respect to temperature on the high temperature side. .
(第二の実施形態)
本実施形態のバイアス回路は、第2の回路領域のダイオードとしてショットキダイオードを用いたものである。pn接合を用いたダイオードはp層とn層の半導体のバンド構造によりオン電圧が決定されるため、半導体材料の変更をしないとオン電圧を変更することが出来ない。これに対し、ショットキダイオードは金属−半導体のショットキ接合を用いており、金属を選択することにより、オン電圧を自由に設定できる。
(Second embodiment)
The bias circuit of the present embodiment uses a Schottky diode as the diode in the second circuit region. In a diode using a pn junction, the on-voltage is determined by the band structure of the p-layer and n-layer semiconductors. Therefore, the on-voltage cannot be changed unless the semiconductor material is changed. On the other hand, the Schottky diode uses a metal-semiconductor Schottky junction, and the on-voltage can be freely set by selecting a metal.
使用するトランジスタのオン電圧よりも低いオン電圧を有するショットキダイオードを使うことにより、より低い電圧で第2の回路領域をオンにすることができる。本実施形態によれば、より低い電圧までアイドル電流の変動を抑えることが出来る。 By using a Schottky diode having an on-voltage lower than the on-voltage of the transistor to be used, the second circuit region can be turned on with a lower voltage. According to this embodiment, fluctuations in the idle current can be suppressed to a lower voltage.
上記実施形態ではトランジスタは全てInGaP/GaAsヘテロ接合バイポーラトランジスタを用い、ダイオードはInGaP/GaAsヘテロ接合バイポーラトランジスタのベース−コレクタをショートしたものとして説明したが、ドランジスタおよびダイオードはAlGaAs、GaAs、Si、SiGe、SiC、GaN、InP、のいずれかを用いたバイポーラトランジスタもしくはそれらを組み合わせて作成可能なヘテロ接合バイポーラトランジスタを用いてもでもよい。 In the above embodiments, the transistors are all assumed to be InGaP / GaAs heterojunction bipolar transistors and the diodes are short-circuited from the base-collector of the InGaP / GaAs heterojunction bipolar transistors. Alternatively, a bipolar transistor using any of SiC, GaN, and InP or a heterojunction bipolar transistor that can be formed by combining them may be used.
上記実施形態では例として第1の回路領域が抵抗−ダイオード分割によるバイアス回路である場合について動作を説明したが、図9aのように第1の回路領域は抵抗R1,R2の抵抗分割であってもよい。また、図9b,図9cのように、第1の回路領域のダイオードD1に対して抵抗R2を並列もしくは直列に接続してもよい。さらに、図9dのように、ダイオードD2のアノードと出力端子間に抵抗R3を接続してもよい。図9b〜図9dのように抵抗を挿入することによって温度特性とVref値の調整が可能であるが、基本的な動作は上記第一の実施形態で説明した構成と同じである。   In the above embodiment, the operation has been described in the case where the first circuit area is a bias circuit by resistance-diode division as an example. However, as shown in FIG. 9A, the first circuit area is resistance division of resistors R1 and R2. Also good. Further, as shown in FIGS. 9b and 9c, the resistor R2 may be connected in parallel or in series to the diode D1 in the first circuit region. Further, as shown in FIG. 9d, a resistor R3 may be connected between the anode of the diode D2 and the output terminal. Although the temperature characteristics and the Vref value can be adjusted by inserting resistors as shown in FIGS. 9b to 9d, the basic operation is the same as the configuration described in the first embodiment.
第2の回路領域に関しても図10のように制御端子−ダイオードのアノード間の抵抗R4、トランジスタのエミッタ−グランド間の抵抗R5、およびバイアス回路の出力端子−トランジスタのコレクタ間の抵抗R6のすべて、もしくは一部に抵抗を挿入することで電流I2を調整することが可能であるが、基本的な動作は上記第一の実施形態で説明した構成と同じである。なお、図11は、図10におけるダイオードD2(バイポーラトランジスタのベース−コレクタをショートしたもの)をダイオード3に置き換えたものである。   Also for the second circuit region, as shown in FIG. 10, all of the resistance R4 between the control terminal and the anode of the diode, the resistance R5 between the emitter and ground of the transistor, and the resistance R6 between the output terminal of the bias circuit and the collector of the transistor, Alternatively, the current I2 can be adjusted by inserting a resistor in part, but the basic operation is the same as the configuration described in the first embodiment. 11 is obtained by replacing the diode D2 (with the base and collector of the bipolar transistor short-circuited) in FIG.
以上説明したように、本実施形態にかかるバイアス回路によれば、第2の回路領域は、基準電圧Vrefが一定の値よりも大きくなるとオンになり、基準電圧Vrefの値に応じて電流I2が変化するように設定されているため、第2の回路領域が動作することによって抵抗R1に流れる電流Irefを変化させることができ、さらに、抵抗R1による電圧降下ΔVおよび電圧V1、しいては出力電圧Voutおよびアイドル電流Ioutを制御することができる。これによって、幅広い基準電圧や温度範囲においてトランジスタのアイドル電流の変動を改善したバイアス回路を提供することができる。   As described above, according to the bias circuit of the present embodiment, the second circuit region is turned on when the reference voltage Vref becomes larger than a certain value, and the current I2 is changed according to the value of the reference voltage Vref. Since the second circuit region operates, the current Iref flowing through the resistor R1 can be changed, and the voltage drop ΔV and the voltage V1 due to the resistor R1, and thus the output voltage can be changed. Vout and idle current Iout can be controlled. Accordingly, it is possible to provide a bias circuit in which fluctuations in the idle current of the transistor are improved over a wide range of reference voltages and temperatures.
本発明にかかるバイアス回路は、回路構成を複雑にすることなく、基準電圧や温度の変動に対して安定なバイアス回路を提供できるという効果を有し、トランジスタのバイアス回路等に有用である。   The bias circuit according to the present invention has an effect of providing a stable bias circuit with respect to variations in the reference voltage and temperature without complicating the circuit configuration, and is useful for a transistor bias circuit and the like.
本発明の第一の実施形態に係るバイアス回路の構成図(1)Configuration of bias circuit according to the first embodiment of the present invention (1) 従来の抵抗分割によるバイアス回路の構成図Bias circuit configuration diagram by conventional resistance division 従来の抵抗−ダイオード分割を用いたバイアス回路の構成図Configuration diagram of bias circuit using conventional resistor-diode division 従来のバイアス回路使用時の基準電圧に対するトランジスタのアイドル電流Icqのシミュレーション結果を示す図The figure which shows the simulation result of the idle current Icq of the transistor with respect to the reference voltage at the time of using the conventional bias circuit 従来のバイアス回路使用時の温度に対するトランジスタのアイドル電流のシミュレーション結果を示す図The figure which shows the simulation result of the idle current of the transistor with respect to the temperature when using the conventional bias circuit 本発明の第一の実施形態に係るバイアス回路の構成図(2)Configuration of bias circuit according to the first embodiment of the present invention (2) 従来のバイアス回路と、本発明の第一の実施形態に係るバイアス回路使用時の基準電圧Vrefに対するトランジスタのアイドル電流Icqのシミュレーション結果を示す図The figure which shows the simulation result of the idle current Icq of the transistor with respect to the reference voltage Vref at the time of use of the conventional bias circuit and the bias circuit according to the first embodiment of the present invention 従来のバイアス回路と、本発明の第一の実施形態に係るバイアス回路使用時の温度に対するトランジスタのアイドル電流Icqのシミュレーション結果を示す図The figure which shows the simulation result of the idle current Icq of the transistor with respect to the temperature at the time of use of the conventional bias circuit and the bias circuit according to the first embodiment of the present invention 本発明の第二の実施形態に係るバイアス回路の構成図(1)Configuration of bias circuit according to second embodiment of the present invention (1) 本発明の第二の実施形態に係るバイアス回路の構成図(2)Configuration of bias circuit according to second embodiment of the present invention (2) 本発明の第二の実施形態に係るバイアス回路の構成図(3)Configuration of bias circuit according to second embodiment of the present invention (3) 本発明の第二の実施形態に係るバイアス回路の構成図(4)Configuration of bias circuit according to second embodiment of the present invention (4) 本発明の第二の実施形態に係るバイアス回路の構成図(5)Configuration of bias circuit according to second embodiment of the present invention (5) 本発明の第二の実施形態に係るバイアス回路の構成図(6)Configuration of bias circuit according to second embodiment of the present invention (6)
符号の説明Explanation of symbols
R1〜R6 抵抗
D1〜D2 ダイオード
D3 ショットキダイオード
TR1〜TR2 トランジスタ
Iref R1を流れる電流
I1 第1の回路領域から出力される電流
I2 第2の回路領域に流れ込む電流
Iout バイアス回路の出力電流
ΔV R1による電圧降下
Vout バイアス回路の出力電圧
Vref 基準電圧
R1 to R6 Resistance D1 to D2 Diode D3 Schottky diode TR1 to TR2 Transistor Iref Current flowing through R1 I1 Current output from the first circuit area I2 Current flowing into the second circuit area Iout Bias circuit output current ΔV R1 voltage Drop Vout Bias output voltage Vref Reference voltage

Claims (6)

  1. 制御端子および出力端子を備えるバイアス回路であって、
    前記制御端子と前記出力端子との間に接続され、少なくとも1つの抵抗を有する第1の回路領域と、
    前記制御端子と前記出力端子との間に接続され、前記制御端子への印加電圧により前記第1の回路領域の抵抗に流れる電流を変化させる機能を有する第2の回路領域と、
    を備えるバイアス回路。
    A bias circuit comprising a control terminal and an output terminal,
    A first circuit region connected between the control terminal and the output terminal and having at least one resistor;
    A second circuit region connected between the control terminal and the output terminal and having a function of changing a current flowing through a resistor of the first circuit region by a voltage applied to the control terminal;
    A bias circuit comprising:
  2. 制御端子および出力端子を備えるバイアス回路であって、
    前記制御端子と前記出力端子との間に接続され、少なくとも1つの抵抗を有する第1の回路領域と、
    前記制御端子と前記出力端子との間に接続され、温度により前記第1の回路領域の抵抗に流れる電流を変化させる機能を有する第2の回路領域と、
    を備えるバイアス回路。
    A bias circuit comprising a control terminal and an output terminal,
    A first circuit region connected between the control terminal and the output terminal and having at least one resistor;
    A second circuit region connected between the control terminal and the output terminal and having a function of changing a current flowing through the resistor of the first circuit region according to a temperature;
    A bias circuit comprising:
  3. 前記第1の回路領域の抵抗は、前記制御端子と前記出力端子との間に接続され、
    前記第1の回路領域は、一端が前記出力端子に接続され他端が接地される抵抗をさらに有するものである請求項1または2記載のバイアス回路。
    The resistance of the first circuit region is connected between the control terminal and the output terminal,
    The bias circuit according to claim 1, wherein the first circuit region further includes a resistor having one end connected to the output terminal and the other end grounded.
  4. 前記第1の回路領域の抵抗は、前記制御端子と前記出力端子との間に接続され、
    前記第1の回路領域は、一端が前記出力端子に接続され他端が接地されるダイオードを有するものである請求項1または2記載のバイアス回路。
    The resistance of the first circuit region is connected between the control terminal and the output terminal,
    The bias circuit according to claim 1, wherein the first circuit region has a diode having one end connected to the output terminal and the other end grounded.
  5. 前記第2の回路領域は、アノードが前記制御端子に接続されるダイオードと、ベースが前記ダイオードのカソードに接続され、コレクタが前記出力端子に接続され、エミッタが接地されるトランジスタと、を有するものである請求項1または2記載のバイアス回路。   The second circuit region has a diode whose anode is connected to the control terminal, and a transistor whose base is connected to the cathode of the diode, whose collector is connected to the output terminal, and whose emitter is grounded. The bias circuit according to claim 1 or 2.
  6. 前記ダイオードは、ショットキダイオードであるものである請求項5記載のバイアス回路。   The bias circuit according to claim 5, wherein the diode is a Schottky diode.
JP2006106248A 2006-04-07 2006-04-07 Bias circuit Ceased JP2007281930A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006106248A JP2007281930A (en) 2006-04-07 2006-04-07 Bias circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006106248A JP2007281930A (en) 2006-04-07 2006-04-07 Bias circuit

Publications (1)

Publication Number Publication Date
JP2007281930A true JP2007281930A (en) 2007-10-25

Family

ID=38682923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006106248A Ceased JP2007281930A (en) 2006-04-07 2006-04-07 Bias circuit

Country Status (1)

Country Link
JP (1) JP2007281930A (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11330866A (en) * 1998-03-13 1999-11-30 Nokia Mobile Phones Ltd Radio frequency amplifier and operating point stabilizing method
JP2001102873A (en) * 1999-09-30 2001-04-13 Toshiba Corp Linear amplifier and radio communication equipment using the same
JP2002100938A (en) * 2000-09-25 2002-04-05 Toshiba Corp High-output amplifier
JP2003051720A (en) * 2001-08-07 2003-02-21 Matsushita Electric Ind Co Ltd Bias circuit for power amplifier
JP2003058262A (en) * 2001-08-15 2003-02-28 Nec Corp Bias circuit
JP2005101734A (en) * 2003-09-22 2005-04-14 Toshiba Corp High output amplifier circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11330866A (en) * 1998-03-13 1999-11-30 Nokia Mobile Phones Ltd Radio frequency amplifier and operating point stabilizing method
JP2001102873A (en) * 1999-09-30 2001-04-13 Toshiba Corp Linear amplifier and radio communication equipment using the same
JP2002100938A (en) * 2000-09-25 2002-04-05 Toshiba Corp High-output amplifier
JP2003051720A (en) * 2001-08-07 2003-02-21 Matsushita Electric Ind Co Ltd Bias circuit for power amplifier
JP2003058262A (en) * 2001-08-15 2003-02-28 Nec Corp Bias circuit
JP2005101734A (en) * 2003-09-22 2005-04-14 Toshiba Corp High output amplifier circuit

Similar Documents

Publication Publication Date Title
JP3759513B2 (en) Band gap reference circuit
US7176701B2 (en) Semiconductor device, temperature sensor, and electronic apparatus comprising it
US8427227B2 (en) Temperature compensation circuit
TWI431913B (en) Current detection circuit and current mode switch regulator
KR101029359B1 (en) Circuitry and methodology for driving multiple light emitting devices
US6407537B2 (en) Voltage regulator provided with a current limiter
JP4212036B2 (en) Constant voltage generator
US7843253B2 (en) Reference voltage generating circuit and constant voltage circuit
US7834700B2 (en) Radio frequency power amplifier
US7679353B2 (en) Constant-current circuit and light-emitting diode drive device therewith
US8138836B2 (en) Emitter-follower type bias circuit
US6954058B2 (en) Constant current supply device
US6992524B2 (en) Quiescent current control circuit for high-power amplifiers
US6806775B2 (en) Power amplifier circuit
US7064614B2 (en) Current mirror biasing circuit with power control for HBT power amplifiers
JP5051105B2 (en) Reference voltage generation circuit and bias circuit
EP0942524A2 (en) Radio frequency amplifiers
JP2009253728A (en) High-frequency power amplifier
US7009453B2 (en) Bias current supply circuit and amplification circuit
JP4074260B2 (en) Power amplifier
US8981849B2 (en) Bias circuit and power amplifier with dual-power mode
JPWO2006016456A1 (en) Circuit protection method, protection circuit and power supply device using the same
JP2006133936A (en) Power supply device and portable device
KR20070009712A (en) Excess current detecting circuit and power supply device provided with it
JP2004038832A (en) Stabilized power supply with current limiting function

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20071113

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071120

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110203

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110927

A045 Written measure of dismissal of application

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20120124