JP2009094791A

JP2009094791A - Amplifier circuit

Info

Publication number: JP2009094791A
Application number: JP2007263406A
Authority: JP
Inventors: Hironori Nagasawa; 弘憲長沢
Original assignee: Toshiba Corp; Toshiba Discrete Semiconductor Technology Corp
Current assignee: Toshiba Corp; Toshiba Electronic Device Solutions Corp
Priority date: 2007-10-09
Filing date: 2007-10-09
Publication date: 2009-04-30

Abstract

<P>PROBLEM TO BE SOLVED: To provide an amplifier circuit capable of making large the temperature coefficient of idle current. <P>SOLUTION: The amplifier circuit includes an amplifying stage circuit 11 having a transistor Q1 for amplifying and outputting a signal, and a bias circuit 21 which has: a transistor Q2 having substantially the same layer structure as the transistor Q1 has, wherein a collector is connected to a voltage supply terminal Vdc, and an emitter is connected to the base of the transistor Q1; a diode D1 whose anode is connected to the emitter of the transistor Q2 and whose cathode is grounded and which has on-voltage lower than on-voltage of the transistor Q2; and a voltage supply circuit 23 for setting voltage supplied from a control voltage supply terminal Vcon so as to have a negative coefficient for reducing voltage with respect to a temperature rise and supplying the voltage to the base of the transistor Q2, and is formed on the same substrate as the transistor Q1. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、バイポーラトランジスタを使用した増幅回路に関する。 The present invention relates to an amplifier circuit using bipolar transistors.

バイポーラトランジスタを用いた高出力増幅器は、コレクタ電流が温度変化に対して大きく影響を受けることから、例えばトランジスタをダイオード接続したカレントミラー回路でバイアス電流が供給されている。また、バイアス回路の出力インピーダンスを下げるため、エミッタフォロワ等を介してベース電流を供給するように構成されたバイアス回路が用いられることが多い。 In a high-power amplifier using a bipolar transistor, the collector current is greatly affected by a change in temperature. Therefore, for example, a bias current is supplied by a current mirror circuit in which transistors are diode-connected. In order to lower the output impedance of the bias circuit, a bias circuit configured to supply a base current via an emitter follower or the like is often used.

例えば、エミッタフォロワ構成のトランジスタのコレクタには、電源電圧Ｖccが供給され、ベースには、電圧供給回路を介してベース電圧が供給され、エミッタは、ダイオード接続されたトランジスタを介して接地電位に接続されるとともに、インダクタを介して増幅用トランジスタのベースに接続されたバイアス回路が開示されている（例えば、特許文献１参照。）。 For example, the power supply voltage Vcc is supplied to the collector of a transistor having an emitter follower configuration, the base voltage is supplied to the base via a voltage supply circuit, and the emitter is connected to the ground potential via a diode-connected transistor. In addition, a bias circuit connected to the base of an amplifying transistor via an inductor is disclosed (for example, see Patent Document 1).

この開示されたバイアス回路は、増幅用トランジスタのベース電位に負の温度係数を持たせることで、増幅回路のアイドル電流（コレクタ電流）の温度特性のフラット化を図ったものであり、電力効率（高周波出力電力／直流投入電力で定義）の温度特性のフラット化、つまり、温度による変化を小さくすることができる。 This disclosed bias circuit is intended to flatten the temperature characteristics of the idle current (collector current) of the amplifier circuit by giving a negative temperature coefficient to the base potential of the amplifier transistor, and thus the power efficiency ( Flattening of temperature characteristics of high-frequency output power / DC input power), that is, changes due to temperature can be reduced.

しかし、アイドル電流は、増幅用トランジスタの相互コンダクタンスに直接影響を及ぼし、しかも、相互コンダクタンスは増幅回路の利得（出力電力／入力電力）に強い影響を及ぼす。つまり、例えば、温度一定の場合、利得は相互コンダクタンスに比例し、相互コンダクタンスはアイドル電流に比例するので、利得はアイドル電流に比例することになる。一方、増幅用トランジスタのベース・エミッタ間容量及びベース・コレクタ間容量は、利得を減少させる要因であり、且つ正の温度係数を持っているので、温度上昇に伴って増加する。このため、アイドル電流をフラット化すると、これらベース・エミッタ間容量、ベース・コレクタ間容量の影響により、利得は負の温度係数を持つことになる。この利得の温度係数が大きい場合、増幅回路の出力が不足する問題がある。
特開２００５−１０１７３３号公報（第３頁、図８） However, the idle current directly affects the transconductance of the amplifying transistor, and the transconductance strongly affects the gain (output power / input power) of the amplifier circuit. That is, for example, when the temperature is constant, the gain is proportional to the mutual conductance, and the mutual conductance is proportional to the idle current. Therefore, the gain is proportional to the idle current. On the other hand, the base-emitter capacitance and the base-collector capacitance of the amplifying transistor are factors that reduce the gain, and have a positive temperature coefficient, and therefore increase as the temperature rises. Therefore, when the idle current is flattened, the gain has a negative temperature coefficient due to the influence of the base-emitter capacitance and the base-collector capacitance. When the temperature coefficient of the gain is large, there is a problem that the output of the amplifier circuit is insufficient.
Japanese Patent Laying-Open No. 2005-101733 (page 3, FIG. 8)

本発明は、アイドル電流の温度係数を大きくすることが可能な増幅回路を提供することを目的とする。 An object of the present invention is to provide an amplifier circuit capable of increasing the temperature coefficient of idle current.

本発明の一態様の増幅回路は、信号がベースに入力され、増幅された信号がコレクタに出力され、エミッタが接地された第１のトランジスタと、前記第１のトランジスタと実質的に同じ層構造をなして同一の基板上に形成され、コレクタが電圧供給端子に接続され、エミッタが前記第１のトランジスタのベースに接続された第２のトランジスタ、アノードが前記第２のトランジスタのエミッタに接続され、カソードが接地され、前記第２のトランジスタのオン電圧よりも低いオン電圧を有するダイオード、及び、制御電圧供給端子から供給される電圧を、温度上昇に対して電圧が減少する負の係数を持つように設定して、前記第２のトランジスタのベースに供給する電圧供給回路を有するバイアス回路とを備えていることを特徴とする。 An amplifier circuit according to one embodiment of the present invention includes a first transistor in which a signal is input to a base, an amplified signal is output to a collector, and an emitter is grounded. The first transistor has substantially the same layer structure as the first transistor. Formed on the same substrate, the collector is connected to the voltage supply terminal, the emitter is connected to the base of the first transistor, the anode is connected to the emitter of the second transistor The cathode is grounded, the diode has an on-voltage lower than the on-voltage of the second transistor, and the voltage supplied from the control voltage supply terminal has a negative coefficient that decreases with increasing temperature. And a bias circuit having a voltage supply circuit for supplying the voltage to the base of the second transistor.

本発明によれば、アイドル電流の温度係数を大きくすることが可能な増幅回路を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the amplifier circuit which can enlarge the temperature coefficient of an idle current can be provided.

以下、本発明の実施例について、図面を参照しながら説明する。以下に示す図では、同一の構成要素には同一の符号を付す。 Embodiments of the present invention will be described below with reference to the drawings. In the figure shown below, the same code | symbol is attached | subjected to the same component.

本発明の実施例１に係る増幅回路について、図１乃至図３、図５、及び図６を参照しながら説明する。図１は増幅回路の回路構成を模式的に示す図である。図２は増幅回路における電流及び電圧を模式的に示す図である。図３は増幅回路の中のバイアス回路のトランジスタのコレクタの電流と電位の関係を模式的に示す図である。図４は比較のための増幅回路及びこの増幅回路における電流及び電圧を模式的に示す図である。図５は増幅回路の中の増幅段回路のアイドル電流と制御電圧の関係を模式的に示す図である。図６は増幅回路の中の増幅段回路のアイドル電流の温度による増加分と制御電圧の関係を模式的に示す図である。 An amplifier circuit according to a first embodiment of the present invention will be described with reference to FIGS. 1 to 3, FIG. 5, and FIG. FIG. 1 is a diagram schematically showing a circuit configuration of an amplifier circuit. FIG. 2 is a diagram schematically showing current and voltage in the amplifier circuit. FIG. 3 is a diagram schematically showing the relationship between the current and the potential of the collector of the transistor of the bias circuit in the amplifier circuit. FIG. 4 is a diagram schematically showing an amplifying circuit for comparison and currents and voltages in the amplifying circuit. FIG. 5 is a diagram schematically showing the relationship between the idle current and the control voltage of the amplifier stage circuit in the amplifier circuit. FIG. 6 is a diagram schematically showing the relationship between the increase in the idle current of the amplifier stage circuit in the amplifier circuit due to the temperature and the control voltage.

図１に示すように、増幅回路１は、信号がベースに入力され、増幅された信号がコレクタに出力され、エミッタが接地された第１のトランジスタであるトランジスタＱ１を有する増幅段回路１１と、トランジスタＱ１のベースにバイアス電流を供給するバイアス回路２１とを備えている。 As shown in FIG. 1, an amplifier circuit 1 includes an amplifier stage circuit 11 having a transistor Q1, which is a first transistor in which a signal is input to a base, an amplified signal is output to a collector, and an emitter is grounded; And a bias circuit 21 for supplying a bias current to the base of the transistor Q1.

バイアス回路２１は、トランジスタＱ１と実質的に同じ層構造をなし、コレクタが電圧供給端子Ｖｄｃに接続され、エミッタがトランジスタＱ１のベースに接続された第２のトランジスタであるトランジスタＱ２、アノードがトランジスタＱ２のエミッタに接続され、カソードが接地され、トランジスタＱ２のオン電圧よりも低いオン電圧を有するダイオードＤ１、及び、制御電圧供給端子Ｖｃｏｎから供給される電圧を、温度上昇に対して電圧が減少する負の係数を持つように設定して、トランジスタＱ２のベースに供給する電圧供給回路２３を有している。トランジスタＱ２は、エミッタフォロワ回路を構成している。また、バイアス回路２１は、トランジスタＱ１と同一基板上に形成されている。 The bias circuit 21 has substantially the same layer structure as the transistor Q1, has a collector connected to the voltage supply terminal Vdc, an emitter connected to the base of the transistor Q1, a transistor Q2, and an anode connected to the transistor Q2. The voltage supplied from the control voltage supply terminal Vcon and the diode D1 having a turn-on voltage lower than the turn-on voltage of the transistor Q2 and the cathode connected to the emitter of the transistor Q2 are negative. And a voltage supply circuit 23 that supplies the base of the transistor Q2. The transistor Q2 constitutes an emitter follower circuit. The bias circuit 21 is formed on the same substrate as the transistor Q1.

ここで、オン電圧とは、順方向バイアスの電流−電圧特性において、電流が急激に増加する電圧、すなわち、立ち上がり電圧のことである。ダイオードＤ１のオン電圧は、半導体材料あるいは構造等によって決まる。化合物半導体の場合、例えば、構成元素または組成比を変更することにより、オン電圧を下げることが可能である。また、シリコンを使用する場合、例えば、ショットキーダイオードとすることによってオン電圧を下げることが可能であるし、また、ゲルマニウムを導入することによってオン電圧を下げることが可能である。 Here, the on-voltage is a voltage at which the current rapidly increases in the current-voltage characteristic of the forward bias, that is, a rising voltage. The on-voltage of the diode D1 is determined by the semiconductor material or the structure. In the case of a compound semiconductor, for example, the on-voltage can be lowered by changing a constituent element or a composition ratio. When silicon is used, for example, the on-voltage can be lowered by using a Schottky diode, and the on-voltage can be lowered by introducing germanium.

トランジスタＱ１のコレクタは、電源端子Ｖｃｃに接続され、直流電圧が供給される。トランジスタＱ１のベースは、入力端子Ｉｎに接続され、信号が入力される。トランジスタＱ１のコレクタは、また、出力端子Ｏｕｔに接続され、増幅された信号が出力される。トランジスタＱ１のエミッタは接地される。 The collector of the transistor Q1 is connected to the power supply terminal Vcc and supplied with a DC voltage. The base of the transistor Q1 is connected to the input terminal In and receives a signal. The collector of the transistor Q1 is also connected to the output terminal Out, and an amplified signal is output. The emitter of transistor Q1 is grounded.

バイアス回路２１のダイオードＤ１は、トランジスタＱ１と対をなしてカレントミラー回路を構成している。ダイオードＤ１は、トランジスタＱ２のオン電圧よりも低いオン電圧を有しており、トランジスタＱ２と同構造のトランジスタのベースとコレクタが接続（ダイオード接続）されて形成された構造とは異なっている。例えば、ダイオードＤ１は、ショットキーダイオード構造をなし、トランジスタＱ２のコレクタ層と同一材料の半導体層と、Ｔｉ／Ｐｔ／Ａｕ等からなる金属電極とから構成される。 The diode D1 of the bias circuit 21 forms a current mirror circuit in pairs with the transistor Q1. The diode D1 has an on-voltage lower than the on-voltage of the transistor Q2, and is different from the structure formed by connecting (diode connection) the base and collector of a transistor having the same structure as the transistor Q2. For example, the diode D1 has a Schottky diode structure and includes a semiconductor layer made of the same material as the collector layer of the transistor Q2 and a metal electrode made of Ti / Pt / Au or the like.

電圧供給回路２３は、トランジスタＱ１、Ｑ２と実質的に同じ層構造をなし同一の半導体基板上に形成された第３及び第４のトランジスタであるトランジスタＱ３、Ｑ４と、第１及び第２の抵抗である抵抗Ｒ１、Ｒ２とを有している。 The voltage supply circuit 23 includes transistors Q3 and Q4, which are third and fourth transistors, which have substantially the same layer structure as the transistors Q1 and Q2 and are formed on the same semiconductor substrate, and first and second resistors. And resistors R1 and R2.

トランジスタＱ３のコレクタは電圧供給端子Ｖｄｃに接続され、トランジスタＱ３のベースは、トランジスタＱ２のベース及びトランジスタＱ４のコレクタに接続され、且つ抵抗Ｒ１を介して制御電圧供給端子Ｖｃｏｎに接続されている。トランジスタＱ３のエミッタは、トランジスタＱ４のベースに接続且つ抵抗Ｒ２を介して接地されている。トランジスタＱ４のエミッタは接地されている。制御電圧供給端子Ｖｃｏｎは、トランジスタの特性であるベース・エミッタ間電圧等に応じて決定される。なお、トランジスタＱ１、Ｑ２、Ｑ３、Ｑ４、及びダイオードＤ１は、同一の半導体基板上に形成されることが好ましい。 The collector of the transistor Q3 is connected to the voltage supply terminal Vdc, the base of the transistor Q3 is connected to the base of the transistor Q2 and the collector of the transistor Q4, and is connected to the control voltage supply terminal Vcon via the resistor R1. The emitter of the transistor Q3 is connected to the base of the transistor Q4 and grounded through the resistor R2. The emitter of the transistor Q4 is grounded. The control voltage supply terminal Vcon is determined according to the base-emitter voltage or the like, which is a characteristic of the transistor. The transistors Q1, Q2, Q3, Q4 and the diode D1 are preferably formed on the same semiconductor substrate.

次に、バイアス回路２１を有する増幅回路１の動作について説明する。図２に示すように、トランジスタＱ４に流れるコレクタ電流をI4、トランジスタＱ３に流れるコレクタ電流をI3、トランジスタＱ４のベース・エミッタ間電圧をVbe4、トランジスタＱ３のベース・エミッタ間電圧をVbe3、トランジスタＱ２のベース電位（トランジスタＱ４のコレクタ電位）をVaとして、トランジスタの電流増幅率が大きく、コレクタ電流に比べてベース電流が無視できる程度しか流れないとすると、近似的に、次の式（１）が成り立つ。
Va=Vbe3+I3・R2=Vcon-I4・R1 ・・・（１）
ここで、抵抗Ｒ１、Ｒ２の抵抗値をそれぞれR1、R2、制御電圧供給端子Ｖｃｏｎの制御電圧をVconとしている。 Next, the operation of the amplifier circuit 1 having the bias circuit 21 will be described. As shown in FIG. 2, the collector current flowing through the transistor Q4 is I4, the collector current flowing through the transistor Q3 is I3, the base-emitter voltage of the transistor Q4 is Vbe4, the base-emitter voltage of the transistor Q3 is Vbe3, and the transistor Q2 Assuming that the base potential (collector potential of the transistor Q4) is Va and that the current amplification factor of the transistor is large and the base current flows only to a negligible level compared to the collector current, the following equation (1) is approximately satisfied. .
Va = Vbe3 + I3 ・ R2 = Vcon-I4 ・ R1 (1)
Here, the resistance values of the resistors R1 and R2 are R1 and R2, respectively, and the control voltage of the control voltage supply terminal Vcon is Vcon.

図３に縦軸に電流、横軸に電位を取って示すように、式（１）のトランジスタＱ４のコレクタ電流I4は、トランジスタＱ２のベース電位（トランジスタＱ４のコレクタ電位）Vaの増加に伴い減少する関係にある。図３には、また、室温、室温より低温、及び室温より高温の３つの異なる温度における、(Vbe3＋Vbe4)対I4の特性が示されている。つまり、式（１）及び電流−電圧特性から、ベース電位Vaは、温度が高くなるほど小さくなる、負の温度係数を持っている。 As shown in FIG. 3 where the vertical axis represents current and the horizontal axis represents potential, the collector current I4 of the transistor Q4 in the equation (1) decreases as the base potential of the transistor Q2 (collector potential of the transistor Q4) Va increases. Have a relationship. FIG. 3 also shows (Vbe3 + Vbe4) vs. I4 characteristics at three different temperatures: room temperature, lower than room temperature, and higher than room temperature. That is, from the equation (1) and the current-voltage characteristics, the base potential Va has a negative temperature coefficient that decreases as the temperature increases.

そして、トランジスタＱ１及びＱ２は、同一層で形成されるので、トランジスタＱ１のベース・エミッタ間電圧Vbe1及びトランジスタＱ２のベース・エミッタ間電圧Vbe2の温度係数の符号は同一である。また、Va＝Vbe1＋Vbe2であるから、Vaが負の温度係数を持てば、Vbe1、Vbe2は共に負の温度係数を持つことになる。よって、ベース電位Vbも負の温度係数を持つ。 Since the transistors Q1 and Q2 are formed in the same layer, the signs of the temperature coefficients of the base-emitter voltage Vbe1 of the transistor Q1 and the base-emitter voltage Vbe2 of the transistor Q2 are the same. Also, since Va = Vbe1 + Vbe2, if Va has a negative temperature coefficient, both Vbe1 and Vbe2 have a negative temperature coefficient. Therefore, the base potential Vb also has a negative temperature coefficient.

トランジスタＱ２のエミッタは、トランジスタＱ２のベース電位Vaと同様に負の温度係数を持つので、トランジスタＱ１のベース電位Vbも負の温度係数を持つことになる。 Since the emitter of the transistor Q2 has a negative temperature coefficient similarly to the base potential Va of the transistor Q2, the base potential Vb of the transistor Q1 also has a negative temperature coefficient.

本実施例の増幅回路１の動作の特徴を、比較例の増幅回路の動作と比較しながら説明する。増幅回路１では、ダイオードＤ１を構成要素としているが、図４に示すように、比較例の増幅回路９は、ダイオードＤ１が、ダイオード接続されたトランジスタ構成のダイオードＤ９に置き換えられている。つまり、ダイオードＤ９のオン電圧がトランジスタＱ２のオン電圧と実質的に等しい。その他の増幅回路９の構成は、増幅回路１と同様である。 The characteristics of the operation of the amplifier circuit 1 of this embodiment will be described in comparison with the operation of the amplifier circuit of the comparative example. In the amplifier circuit 1, the diode D1 is a component, but as shown in FIG. 4, in the amplifier circuit 9 of the comparative example, the diode D1 is replaced by a diode-connected diode D9 having a diode connection. That is, the ON voltage of the diode D9 is substantially equal to the ON voltage of the transistor Q2. Other configurations of the amplifier circuit 9 are the same as those of the amplifier circuit 1.

まず、比較例の増幅回路９において、トランジスタＱ１のベース電位Vcの温度係数を算出する。 First, in the amplifier circuit 9 of the comparative example, the temperature coefficient of the base potential Vc of the transistor Q1 is calculated.

トランジスタＱ２のコレクタ電流をI22、トランジスタＱ２の逆方向飽和電流をIs2、熱電圧をVtとすると、トランジスタＱ２の特性は、I22=Is2・exp（Vbe2/Vt）と表わせる（他のトランジスタも同様）。また、Vc+Vbe2=Vaであるから、ダイオードＤ９の逆方向飽和電流をIs9とすると、近似的には、
Vt・ln(I22/Is9)+Vt・ln(I22/Is2)=Va ・・・（２）
となって、
I22=(Is2・Is9・exp(Va/Vt))^１／２・・・（３）
となる。また、Vc=Vt・ln(I22/Is9)であるから、式（３）を代入して、
Vc=(Vt/2)(ln(Is2/Is9)+Va/Vt)=(Vt・lnK2＋Va)/2 ・・・（４）
となる。ここで、K2=Is2/Is9である。式（４）及びVt=kT/q（ｋはボルツマン定数、Tは周囲温度、qは電気素量）からVcの温度係数を求めると、
∂Vc/∂T=(k/q)lnK2+∂Va/∂T ・・・（５）
となる。 When the collector current of the transistor Q2 is I22, the reverse saturation current of the transistor Q2 is Is2, and the thermal voltage is Vt, the characteristic of the transistor Q2 can be expressed as I22 = Is2 · exp (Vbe2 / Vt). ). Since Vc + Vbe2 = Va, assuming that the reverse saturation current of the diode D9 is Is9, approximately,
Vt · ln (I22 / Is9) + Vt · ln (I22 / Is2) = Va (2)
Become
I22 = (Is2 ・ Is9 ・ exp (Va / Vt)) ^1/2 (3)
It becomes. Also, since Vc = Vt · ln (I22 / Is9), substituting equation (3),
Vc = (Vt / 2) (ln (Is2 / Is9) + Va / Vt) = (Vt · lnK2 + Va) / 2 (4)
It becomes. Here, K2 = Is2 / Is9. From the equation (4) and Vt = kT / q (k is the Boltzmann constant, T is the ambient temperature, and q is the elementary charge), the temperature coefficient of Vc is obtained.
∂Vc / ∂T = (k / q) lnK2 + ∂Va / ∂T (5)
It becomes.

次に、本実施例の増幅回路１において、トランジスタＱ１のベース電位Vbの温度係数を算出する。 Next, in the amplifier circuit 1 of this embodiment, the temperature coefficient of the base potential Vb of the transistor Q1 is calculated.

図２に示すように、増幅回路１のトランジスタＱ２のコレクタ電流をI2、トランジスタＱ２のベース・エミッタ間電圧をVbe2、トランジスタＱ２の逆方向飽和電流をIs2、ダイオードＤ１の逆方向飽和電流をIs11とする。ダイオードＤ１のオン電圧が、トランジスタＱ２のオン電圧より低くなる構成、つまり、比較例のダイオードＤ９のオン電圧に比べ低くなる構成としているので、そのオン電圧の差をVxとする。そして、室温時において、トランジスタＱ１のコレクタ電流を比較例のコレクタ電流に一致させるため、ベース電位Vbは比較例のベース電位Vcと等しくなるように設定する。 As shown in FIG. 2, the collector current of the transistor Q2 of the amplifier circuit 1 is I2, the base-emitter voltage of the transistor Q2 is Vbe2, the reverse saturation current of the transistor Q2 is Is2, and the reverse saturation current of the diode D1 is Is11. To do. Since the on-voltage of the diode D1 is lower than the on-voltage of the transistor Q2, that is, the on-voltage of the diode D9 of the comparative example is lower, the difference between the on-voltages is Vx. In order to make the collector current of the transistor Q1 coincide with the collector current of the comparative example at room temperature, the base potential Vb is set to be equal to the base potential Vc of the comparative example.

これらに基づいて、ダイオードＤ１に関して、
I2=Is11・exp((Vb+Vx)/Vt) ・・・（６）
が成り立つ。ここから、比較例と同様にして、
I2= (Is2・Is11・exp((Va+Vx)/Vt))^１／２・・・（７）
Vb=(Vt・ln(K1)+Va+Vx)/2-Vx=(Vt・lnK1+Va-Vx)/2 ・・・（８）
∂Vb/∂T=(k/q)lnK1+∂Va/∂T ・・・（９）
となる。ここで、K1=Is2/Is11である。 Based on these, for diode D1,
I2 = Is11 ・ exp ((Vb + Vx) / Vt) (6)
Holds. From here, like the comparative example,
I2 = (Is2 ・ Is11 ・ exp ((Va + Vx) / Vt)) ^1/2 (7)
Vb = (Vt • ln (K1) + Va + Vx) / 2−Vx = (Vt • lnK1 + Va−Vx) / 2 (8)
∂Vb / ∂T = (k / q) lnK1 + ∂Va / ∂T (9)
It becomes. Here, K1 = Is2 / Is11.

ダイオードＤ１はVxだけ比較例のダイオードＤ９よりもオン電圧が低いので、同じ電圧（ここではトランジスタＱ１のベース電位Vb）を印加したときに同じ電流を流すためには、サイズを小さくしなければならない。その結果、K1＞K2となる。 Since the on-voltage of the diode D1 is lower than the diode D9 of the comparative example by Vx, the size must be reduced in order to pass the same current when the same voltage (here, the base potential Vb of the transistor Q1) is applied. . As a result, K1> K2.

ところで、式（５）あるいは式（９）において、ベース電位Vaが負の温度係数を持っているので、∂Va/∂Tは負である。一方、式（５）あるいは式（９）の右辺の第１項は正であるから、それぞれにおいて、第１項が第２項を打ち消す関係にある。上述の通り、K1＞K2であるから、（本実施例の第１項）＞（比較例の第１項）となって、結局、式（９）＞（５）式となる。つまり、本実施例の方が比較例よりもトランジスタＱ１のベース電位Vbの温度係数を大きく、すなわち、負の温度係数の絶対値を小さくすることが出来る。 Incidentally, in the formula (5) or the formula (9), since the base potential Va has a negative temperature coefficient, ∂Va / ∂T is negative. On the other hand, since the first term on the right side of Expression (5) or Expression (9) is positive, the first term cancels the second term in each case. As described above, since K1> K2, (first term of the present embodiment)> (first term of the comparative example), and eventually, the equation (9)> (5) is obtained. That is, in this embodiment, the temperature coefficient of the base potential Vb of the transistor Q1 can be made larger than that of the comparative example, that is, the absolute value of the negative temperature coefficient can be made smaller.

上述したように、増幅回路１は、信号を増幅して出力するトランジスタＱ１を有する増幅段回路１１と、トランジスタＱ１と実質的に同じ層構造をなし、コレクタが電圧供給端子Ｖｄｃに接続され、エミッタがトランジスタＱ１のベースに接続されたトランジスタＱ２、アノードがトランジスタＱ２のエミッタに接続され、カソードが接地され、トランジスタＱ２のオン電圧よりも低いオン電圧を有するダイオードＤ１、及び、制御電圧供給端子Ｖｃｏｎから供給される電圧を、温度上昇に対して電圧が減少する負の係数を持つように設定して、トランジスタＱ２のベースに供給する電圧供給回路２３を有し、トランジスタＱ１と同一基板上に形成されたバイアス回路２１とを備えている。 As described above, the amplifying circuit 1 has substantially the same layer structure as the amplifying stage circuit 11 including the transistor Q1 that amplifies and outputs a signal, and the collector is connected to the voltage supply terminal Vdc, and the emitter. Is connected to the base of the transistor Q1, the anode is connected to the emitter of the transistor Q2, the cathode is grounded, the diode D1 having an on-voltage lower than the on-voltage of the transistor Q2, and the control voltage supply terminal Vcon The voltage to be supplied is set to have a negative coefficient that decreases with increasing temperature, and the voltage supply circuit 23 is supplied to the base of the transistor Q2, and is formed on the same substrate as the transistor Q1. And a bias circuit 21.

その結果、図５に示すように、縦軸に電流Ic、横軸に制御電圧Vconを取って、本実施例の増幅回路１におけるトランジスタＱ１のコレクタ電流、すなわちアイドル電流Icは実線のようになり、比較のための増幅回路９におけるトランジスタＱ１のアイドル電流Icは破線のように算出される。本実施例のアイドル電流Icは、制御電圧Vconが２．８５Ｖのとき室温で、比較例のアイドル電流Icと一致するように回路定数が決められている。 As a result, as shown in FIG. 5, the current Ic is taken on the vertical axis and the control voltage Vcon is taken on the horizontal axis, and the collector current of the transistor Q1 in the amplifier circuit 1 of this embodiment, that is, the idle current Ic becomes a solid line. The idle current Ic of the transistor Q1 in the amplifier circuit 9 for comparison is calculated as indicated by a broken line. The circuit constant is determined so that the idle current Ic of this embodiment matches the idle current Ic of the comparative example at room temperature when the control voltage Vcon is 2.85V.

そして、図５に示されたアイドル電流Icに基づいて、図６に示すように、縦軸に電流の差ΔIc、横軸に制御電圧Vconを取って、ΔIc＝（高温時のアイドル電流Ic）−（低温時のアイドル電流Ic）と定義したときの、本実施例の増幅回路１におけるトランジスタＱ１のアイドル電流差ΔIcは実線のようになり、比較のための増幅回路９におけるトランジスタＱ１のアイドル電流差ΔIcは破線のように算出される。制御電圧Vconが２．６Ｖ〜３．２Ｖの範囲において、本実施例のアイドル電流差ΔIcは、比較例のアイドル電流差ΔIcよりも大きくなっている。つまり、増幅回路１のアイドル電流Icの温度係数は、比較例のアイドル電流Icの温度係数より大きいことを示している。そのため、温度が上がった場合、増幅回路１のアイドル電流Icは比較例よりも上昇することで、利得の減少が抑制される。つまり、利得の温度係数を比較例よりもフラットに近付けることが可能となる。 Then, based on the idle current Ic shown in FIG. 5, the current difference ΔIc on the vertical axis and the control voltage Vcon on the horizontal axis, as shown in FIG. 6, ΔIc = (idle current Ic at high temperature) − The idle current difference ΔIc of the transistor Q1 in the amplifier circuit 1 of this embodiment when defined as (low temperature idle current Ic) becomes a solid line, and the idle current of the transistor Q1 in the amplifier circuit 9 for comparison is The difference ΔIc is calculated as indicated by a broken line. When the control voltage Vcon is in the range of 2.6 V to 3.2 V, the idle current difference ΔIc of the present embodiment is larger than the idle current difference ΔIc of the comparative example. That is, the temperature coefficient of the idle current Ic of the amplifier circuit 1 is larger than the temperature coefficient of the idle current Ic of the comparative example. For this reason, when the temperature rises, the idle current Ic of the amplifier circuit 1 rises more than in the comparative example, thereby suppressing a decrease in gain. That is, it becomes possible to make the temperature coefficient of gain closer to flat than the comparative example.

また、負の温度係数を持つ電圧供給回路２３を、増幅段回路１１のトランジスタＱ１が形成された基板と同一の基板上に形成しているので、増幅回路１の温度をモニタリングする回路を外部に別途設置する必要がなくなる。そのため、占有面積の増加を抑制することが可能となる。 Since the voltage supply circuit 23 having a negative temperature coefficient is formed on the same substrate as the substrate on which the transistor Q1 of the amplification stage circuit 11 is formed, a circuit for monitoring the temperature of the amplification circuit 1 is externally provided. There is no need to install it separately. As a result, an increase in the occupied area can be suppressed.

本発明の実施例２に係る増幅回路について、図７を参照しながら説明する。図７は増幅回路の回路構成を模式的に示す図である。実施例１の増幅回路１とは、ダイオードＤ１が、トランジスタ構成のｐｎ接合を利用したダイオードに変更された点が異なる。なお、実施例１と同一構成部分には同一の符号を付して、その説明は省略する。 An amplifier circuit according to Embodiment 2 of the present invention will be described with reference to FIG. FIG. 7 is a diagram schematically showing a circuit configuration of the amplifier circuit. The amplifier circuit 1 of the first embodiment is different from the amplifier circuit 1 in that the diode D1 is changed to a diode using a pn junction having a transistor configuration. In addition, the same code | symbol is attached | subjected to the same component as Example 1, and the description is abbreviate | omitted.

図７に示すように、増幅回路２は、増幅段回路１１及び電圧供給回路２３が実施例１の増幅回路１と同様であるが、実施例１の増幅回路１のダイオードＤ１が、トランジスタ構成の層構造を有し、トランジスタとしたときのベース及びコレクタに相当するｐｎ接合を利用したダイオードＤ２と置き換えられた構成を有している。ダイオードＤ２は、トランジスタとしたときのエミッタがフローティング（浮遊）状態にあるが、エミッタがベースと接続されてもよい。 As shown in FIG. 7, the amplifier circuit 2 is the same as the amplifier circuit 1 of the first embodiment in the amplifier stage circuit 11 and the voltage supply circuit 23, but the diode D1 of the amplifier circuit 1 of the first embodiment has a transistor configuration. It has a layer structure and is replaced with a diode D2 using a pn junction corresponding to a base and a collector in the case of a transistor. In the diode D2, the emitter of the transistor is in a floating state, but the emitter may be connected to the base.

トランジスタＱ１、Ｑ２、Ｑ３、Ｑ４は、例えば、エミッタがＩｎＧａＰ、ベース及びコレクタがＧａＡｓで構成されたヘテロ接合バイポーラトランジスタ、所謂、ＩｎＧａＰ／ＧａＡｓＨＢＴ（Hetero-junction Bipolar Transistor）を用いている。トランジスタ構成のダイオードＤ２も、トランジスタＱ１、Ｑ２、Ｑ３、Ｑ４と同じ層構造を有している。トランジスタＱ１、Ｑ２、Ｑ３、Ｑ４は、エミッタサイズが異なるものの、同一ＧａＡｓ基板上に形成されている。 As the transistors Q1, Q2, Q3, and Q4, for example, heterojunction bipolar transistors each having an emitter made of InGaP and a base and a collector made of GaAs, so-called InGaP / GaAs HBT (Hetero-junction Bipolar Transistor) are used. The transistor-configured diode D2 also has the same layer structure as the transistors Q1, Q2, Q3, and Q4. The transistors Q1, Q2, Q3, and Q4 are formed on the same GaAs substrate, although the emitter sizes are different.

ダイオードＤ２は、ｐ型のＧａＡｓ及びｎ型のＧａＡｓでｐｎ接合が形成されているが、トランジスタＱ１、Ｑ２、Ｑ３、Ｑ４は、ベースがｐ型のＧａＡｓ、エミッタがｎ型のＩｎＧａＰで形成されている。従って、材料の持つバンドギャップの違いにより、ダイオードＤ２のオン電圧は、トランジスタＱ１、Ｑ２、Ｑ３、Ｑ４のオン電圧より低く設定されている。なお、コレクタがＧａＡｓの代わりに、例えば、ＧａＡｓとＡｌＧａＡｓとからなる積層構造、あるいは、ＧａＡｓとＩｎＧａＰとからなる積層構造等を採用することは可能である。また、その他の元素を有するバンドギャップの異なる化合物半導体を組み合わせてダイオードＤ２の構成することは可能である。 The diode D2 is made of p-type GaAs and n-type GaAs, and a pn junction is formed. The transistors Q1, Q2, Q3, and Q4 are formed of p-type GaAs base and n-type InGaP emitter. Yes. Therefore, the on-voltage of the diode D2 is set lower than the on-voltages of the transistors Q1, Q2, Q3, and Q4 due to the difference in the band gap of the material. Instead of GaAs, for example, a stacked structure composed of GaAs and AlGaAs or a stacked structure composed of GaAs and InGaP can be employed. Further, it is possible to configure the diode D2 by combining compound semiconductors having other elements having different band gaps.

上述したように、増幅回路２は、トランジスタ構成のベース及びコレクタに相当するｐｎ接合を利用したダイオードＤ２を使用している。その結果、増幅回路２は、実施例１の増幅回路１が有する効果を同様に有している。その上、実施例１の増幅回路１に比較して、ダイオードＤ２をトランジスタＱ１、Ｑ２、Ｑ３、Ｑ４と同じ層構造として形成できるので余分な工程を必要とせず、つまり、コストの上昇なく利得の温度係数を比較例よりもフラットに近付けることが可能となる。 As described above, the amplifier circuit 2 uses the diode D2 using a pn junction corresponding to the base and collector of the transistor configuration. As a result, the amplifier circuit 2 has the same effect as that of the amplifier circuit 1 of the first embodiment. In addition, the diode D2 can be formed in the same layer structure as the transistors Q1, Q2, Q3, and Q4 as compared with the amplifier circuit 1 of the first embodiment, so that no extra process is required, that is, the gain is increased without increasing the cost. It becomes possible to make the temperature coefficient closer to flat than the comparative example.

以上、本発明は上記実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々変形して実施することができる。 As mentioned above, this invention is not limited to the said Example, In the range which does not deviate from the summary of this invention, it can change and implement variously.

例えば、実施例では、第２のトランジスタのエミッタは、第１のトランジスタのベースに直接接続される例を示したが、第２のトランジスタのエミッタは、抵抗またはインダクタを介して第１のトランジスタのベースに接続されることは可能である。 For example, in the embodiment, the emitter of the second transistor is directly connected to the base of the first transistor. However, the emitter of the second transistor is connected to the first transistor via a resistor or an inductor. It is possible to be connected to the base.

また、実施例では、第１乃至第４のトランジスタ及びダイオードは、同一の半導体基板の上にモノリシックに形成される例を示したが、必ずしも、同一の半導体基板の上に形成される必要はなく、例えば、第１及び第２のトランジスタとダイオードが、同一の半導体基板の上にモノリシックに形成されることは可能である。 In the embodiment, the first to fourth transistors and diodes are monolithically formed on the same semiconductor substrate. However, the first to fourth transistors and diodes are not necessarily formed on the same semiconductor substrate. For example, the first and second transistors and the diode can be formed monolithically on the same semiconductor substrate.

本発明の実施例１に係る増幅回路の回路構成を模式的に示す図。1 schematically shows a circuit configuration of an amplifier circuit according to Embodiment 1 of the present invention. FIG. 本発明の実施例１に係る増幅回路における電流及び電圧を模式的に示す図。The figure which shows typically the electric current and voltage in the amplifier circuit which concerns on Example 1 of this invention. 本発明の実施例１に係る増幅回路の中のバイアス回路のトランジスタのコレクタの電流と電位の関係を模式的に示す図。The figure which shows typically the relationship between the electric current of the collector of the transistor of the bias circuit in the amplifier circuit which concerns on Example 1 of this invention, and electric potential. 比較のための増幅回路及びこの増幅回路における電流及び電圧を模式的に示す図。The figure which shows typically the amplifier circuit for a comparison, and the electric current and voltage in this amplifier circuit. 本発明の実施例１に係る増幅回路の中の増幅段回路のアイドル電流と制御電圧の関係を模式的に示す図。The figure which shows typically the relationship between the idle current and control voltage of the amplification stage circuit in the amplifier circuit which concerns on Example 1 of this invention. 本発明の実施例１に係る増幅回路の中の増幅段回路のアイドル電流の温度による増加分と制御電圧の関係を模式的に示す図。The figure which shows typically the relationship between the increase with the temperature of the idle current of the amplifier stage circuit in the amplifier circuit which concerns on Example 1 of this invention, and a control voltage. 本発明の実施例２に係る増幅回路の回路構成を模式的に示す図。FIG. 6 is a diagram schematically illustrating a circuit configuration of an amplifier circuit according to a second embodiment of the invention.

Explanation of symbols

１、２、９増幅回路
１１増幅段回路
２１、３１、９１バイアス回路
２３電圧供給回路
Ｄ１、Ｄ２、Ｄ９ダイオード
Ｑ１、Ｑ２、Ｑ３、Ｑ４トランジスタ
Ｒ１、Ｒ２抵抗
Ｉｎ入力端子
Ｏｕｔ出力端子
Ｖｃｃ電源端子
Ｖｃｏｎ制御端子
Ｖｄｃコレクタ電源端子
Ｉｃ、Ｉ２、Ｉ３、Ｉ４コレクタ電流
Ｖａ、Ｖｂ、Ｖｃ電位
Ｖｂｅ１、Ｖｂｅ２、Ｖｂｅ３、Ｖｂｅ４ベース・エミッタ電圧 1, 2, 9 Amplifying circuit 11 Amplifying stage circuits 21, 31, 91 Bias circuit 23 Voltage supply circuits D1, D2, D9 Diodes Q1, Q2, Q3, Q4 Transistors R1, R2 Resistor In Input terminal Out Output terminal Vcc Power supply terminal Vcon Control terminal Vdc Collector power supply terminals Ic, I2, I3, I4 Collector current Va, Vb, Vc Potential Vbe1, Vbe2, Vbe3, Vbe4 Base-emitter voltage

Claims

A first transistor having a signal input to the base, an amplified signal output to the collector, and an emitter grounded;
A second transistor having substantially the same layer structure as the first transistor and formed on the same substrate, a collector connected to a voltage supply terminal, and an emitter connected to the base of the first transistor; The anode is connected to the emitter of the second transistor, the cathode is grounded, the diode having an on-voltage lower than the on-voltage of the second transistor, and the voltage supplied from the control voltage supply terminal are heated A bias circuit having a voltage supply circuit that is set so as to have a negative coefficient with which the voltage decreases with respect to the second transistor and supplies the base to the second transistor;
An amplifier circuit comprising:

The voltage supply circuit includes third and fourth transistors having substantially the same layer structure as the first transistor and formed on the substrate, and the collector of the third transistor is the voltage supply And a base of the third transistor is connected to the control voltage supply terminal via a base of the second transistor, a collector of the fourth transistor, and a first resistor. 2. The amplifier according to claim 1, wherein an emitter of the first transistor is connected to a base of the fourth transistor and grounded through a second resistor, and an emitter of the fourth transistor is grounded. circuit.

2. The diode according to claim 1, wherein the diode has substantially the same layer structure as the second transistor, and has a structure corresponding to a base and a collector of the second transistor having a pn junction. 2. The amplifier circuit according to 2.

4. The amplification according to claim 1, wherein the first transistor is a heterojunction bipolar transistor including an emitter having InGaP, a base having GaAs, and a collector having GaAs. 5. circuit.

The amplifier circuit according to claim 1, wherein the diode is a Schottky diode.