JP2007281230A - Semiconductor device and its manufacturing method - Google Patents
Semiconductor device and its manufacturing method Download PDFInfo
- Publication number
- JP2007281230A JP2007281230A JP2006106159A JP2006106159A JP2007281230A JP 2007281230 A JP2007281230 A JP 2007281230A JP 2006106159 A JP2006106159 A JP 2006106159A JP 2006106159 A JP2006106159 A JP 2006106159A JP 2007281230 A JP2007281230 A JP 2007281230A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- magnetic
- insulating resin
- conductive layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
Description
本発明は、シリコンウエハ等の半導体基材上にインダクタを備えた半導体装置およびその製造方法に関する。 The present invention relates to a semiconductor device including an inductor on a semiconductor substrate such as a silicon wafer and a method for manufacturing the same.
近年、コスト低減やチップ部品の削減を目的に、インダクタ等の誘導素子を半導体基板に集積化する傾向がある。
シリコン基板表面にスパイラルインダクタを形成する場合、このインダクタによって作り出される電磁エネルギーの一部は、配線と下側の基板との間の寄生キャパシタンスによってシリコン基板やインダクタを形成する配線において失われる。
In recent years, inductive elements such as inductors tend to be integrated on a semiconductor substrate in order to reduce costs and chip components.
When forming a spiral inductor on the surface of a silicon substrate, part of the electromagnetic energy generated by the inductor is lost in the silicon substrate and the wiring forming the inductor due to the parasitic capacitance between the wiring and the lower substrate.
電磁エネルギーが失われる原因のひとつは、シリコン基板とスパイラルインダクタとの距離が近いことである。そこで、ウエハレベルCSP(chip scale package)の銅めっき再配線プロセスと、厚膜樹脂を絶縁層として利用することで、インダクタと基板間の距離を大きくとり、かつ配線抵抗を小さくすることにより、高いQ値を実現したインダクタが開発されている。 One cause of the loss of electromagnetic energy is the short distance between the silicon substrate and the spiral inductor. Therefore, by using a wafer level CSP (chip scale package) copper plating rewiring process and using a thick film resin as an insulating layer, the distance between the inductor and the substrate is increased, and the wiring resistance is reduced. Inductors that achieve Q values have been developed.
図5はスパイラルインダクタを有する従来の半導体装置の一例を示す図面であり、図12(a)は部分切り欠き斜視図、図12(b)は断面図である。
この半導体装置40においては、集積回路4が形成された半導体基板1の一面に集積回路(IC)の電極2およびパッシベーション膜3(絶縁層)が形成されている。さらに、半導体基板1のパッシベーション膜3の上には、第一の絶縁樹脂層41が設けられ、この第一の絶縁樹脂層41の上には、電極2と電気的に接続された下部配線層42が形成されている。さらに半導体基板1および下部配線層42の上を覆うように第二の絶縁樹脂層43が形成されており、この第二の絶縁樹脂層43の上に、誘導素子としてスパイラルインダクタ45を有する上部配線層44が設けられている。スパイラルインダクタ45は、下部配線層43を介して集積回路4の電極2と電気的に接続されている。
FIG. 5 is a drawing showing an example of a conventional semiconductor device having a spiral inductor, in which FIG. 12 (a) is a partially cutaway perspective view and FIG. 12 (b) is a sectional view.
In this
しかしながら、このような半導体装置においては、絶縁樹脂層によってインダクタが半導体基板から離れているとはいえ、まだ半導体基板内を通過する磁束が存在し、インダクタ真下には、デバイスを設置することができないことがある。 However, in such a semiconductor device, although the inductor is separated from the semiconductor substrate by the insulating resin layer, there is still a magnetic flux passing through the semiconductor substrate, and the device cannot be installed directly under the inductor. Sometimes.
上記の問題を解決するために、メアンダタイプのインダクタも使用されているが、インダクタンス値が小さく、所望の値を満たせないことがある。また、大きなインダクタンス値を得ようとすると、インダクタのサイズが大きくなってしまう。
例えば、ソレノイドタイプのインダクタに磁性体を適用する提案もなされているが(特許文献1参照)、強磁性体の体積が少なく、かつ閉磁路を構成していないため十分な効果が得られていない。
For example, although a proposal has been made to apply a magnetic material to a solenoid type inductor (see Patent Document 1), a sufficient effect is not obtained because the volume of the ferromagnetic material is small and a closed magnetic circuit is not formed. .
本発明は、上記実情に鑑みて考案されたものであり、ソレノイド形状の誘導素子を備えた半導体装置において、大きなインダクタンス値を備えるとともに、誘導素子の小型化も図れる半導体装置を提供することを第一の目的とする。また、本発明は、ソレノイド形状の誘導素子に対して、インダクタンス値の増大を促すように磁気回路を形成する半導体装置の製造方法を提供することを第二の目的とする。 The present invention has been devised in view of the above circumstances, and it is a semiconductor device provided with a solenoid-shaped inductive element to provide a semiconductor device that has a large inductance value and that can be reduced in size. One purpose. A second object of the present invention is to provide a method for manufacturing a semiconductor device in which a magnetic circuit is formed so as to promote an increase in inductance value of a solenoid-shaped inductive element.
本発明の請求項1に記載の半導体装置は、少なくとも一面に電極を備えた半導体基板と、該半導体基板の一面を覆うように順に配された第一の磁性層および第一の絶縁樹脂層と、前記第一の絶縁樹脂層上に配され、前記電極と電気的に接続された第一の導電層と、前記第一の導電層上に順に配された第二の絶縁樹脂層、第二の磁性層、第三の絶縁樹脂層、第二の導電層、第四の絶縁樹脂層および第三の磁性層と、を備え、前記第一の導電層と前記第二の導電層とは電気的に接続され、この2つの導電層中を流れる電流により形成される磁界が前記半導体基板面に沿うように配されたソレノイド形状の誘導素子を構成しており、前記第一の磁性層と第二の磁性層とは接触し、閉磁路を構成していることを特徴とする。
本発明の請求項2に記載の半導体装置は、請求項1において、さらに第三の磁性層は、第二の磁性層と接触し、閉磁路を構成していることを特徴とする。
本発明の請求項3に記載の半導体装置は、請求項1または2において、前記第一の導電層および前記第二の導電層は、銅めっきからなることを特徴とする。
本発明の請求項4に記載の半導体装置は、請求項1乃至3のいずれかにおいて、前記第一の絶縁樹脂層から第四の絶縁樹脂層は、感光性樹脂からなることを特徴とする。
本発明の請求項5に記載の半導体装置の製造方法は、少なくとも一面に電極を備えた半導体基板と、該半導体基板の一面を覆うように順に配された第一の磁性層および第一の絶縁樹脂層と、前記第一の絶縁樹脂層上に配され、前記電極と電気的に接続された第一の導電層と、前記第一の導電層上に順に配された第二の絶縁樹脂層、第二の磁性層、第三の絶縁樹脂層、第二の導電層、第四の絶縁樹脂層および第三の磁性層と、を備え、前記第一の導電層と前記第二の導電層とは電気的に接続され、この2つの導電層中を流れる電流により形成される磁界が前記半導体基板面に沿うように配されたソレノイド形状の誘導素子を構成しており、前記第一の磁性層と第二の磁性層とは接触し、閉磁路を構成している半導体装置の製造方法であって、前記第一の磁性層と接触するように前記第二の磁性層を形成することを特徴とする。
本発明の請求項6に記載の半導体装置の製造方法は、請求項5において、前記第二の磁性層と接触するように、前記第三の磁性層を形成することを特徴とする。
本発明の請求項7に記載の半導体装置の製造方法は、請求項5または6において、前記第一の導電層および前記第二の導電層を、銅めっきにより形成することを特徴とする。
本発明の請求項8に記載の半導体装置の製造方法は、請求項5乃至7のいずれかにおいて、前記第一の絶縁樹脂層から第四の絶縁樹脂を、感光性樹脂により形成することを特徴とする。
According to a first aspect of the present invention, there is provided a semiconductor device having an electrode on at least one surface, a first magnetic layer and a first insulating resin layer sequentially disposed so as to cover one surface of the semiconductor substrate. A first conductive layer disposed on the first insulating resin layer and electrically connected to the electrode; a second insulating resin layer disposed in order on the first conductive layer; A magnetic layer, a third insulating resin layer, a second conductive layer, a fourth insulating resin layer, and a third magnetic layer, wherein the first conductive layer and the second conductive layer are electrically Are connected to each other and constitute a solenoid-shaped inductive element in which a magnetic field formed by a current flowing in the two conductive layers is arranged along the surface of the semiconductor substrate. The second magnetic layer is in contact with each other to form a closed magnetic circuit.
According to a second aspect of the present invention, in the semiconductor device according to the first aspect, the third magnetic layer is in contact with the second magnetic layer to form a closed magnetic circuit.
According to a third aspect of the present invention, in the semiconductor device according to the first or second aspect, the first conductive layer and the second conductive layer are made of copper plating.
According to a fourth aspect of the present invention, in any one of the first to third aspects, the first insulating resin layer to the fourth insulating resin layer are made of a photosensitive resin.
According to a fifth aspect of the present invention, there is provided a method for manufacturing a semiconductor device, comprising: a semiconductor substrate provided with an electrode on at least one surface; a first magnetic layer and a first insulation arranged in order so as to cover one surface of the semiconductor substrate; A resin layer, a first conductive layer disposed on the first insulating resin layer and electrically connected to the electrode, and a second insulating resin layer sequentially disposed on the first conductive layer , A second magnetic layer, a third insulating resin layer, a second conductive layer, a fourth insulating resin layer, and a third magnetic layer, wherein the first conductive layer and the second conductive layer Constitutes a solenoid-shaped inductive element in which a magnetic field formed by a current flowing in the two conductive layers is arranged along the surface of the semiconductor substrate, and the first magnetic A method of manufacturing a semiconductor device in which a layer and a second magnetic layer are in contact with each other to form a closed magnetic circuit, And forming the second magnetic layer in contact with the first magnetic layer.
According to a sixth aspect of the present invention, there is provided a method for manufacturing a semiconductor device according to the fifth aspect, wherein the third magnetic layer is formed so as to be in contact with the second magnetic layer.
According to a seventh aspect of the present invention, in the method for manufacturing a semiconductor device according to the fifth or sixth aspect, the first conductive layer and the second conductive layer are formed by copper plating.
The method for manufacturing a semiconductor device according to claim 8 of the present invention is characterized in that in any one of claims 5 to 7, the fourth insulating resin is formed from the first insulating resin layer by a photosensitive resin. And
本発明では、ソレノイド形状の誘導素子を第一の磁性層ないし第三の磁性層で被覆するとともに、第一の磁性層ないし第三の磁性層を接触させることで閉磁路を構成することができる。これにより、インダクタンス値の増加と誘導素子の小型化とを両立可能な半導体装置が得られる。また、本発明では、ソレノイド形状の誘導素子を第一の磁性層ないし第三の磁性層で被覆するとともに、第一の磁性層ないし第三の磁性層を接触するように形成している。これにより、上記第二の目的を解決することができ、インダクタンス値の増加と誘導素子の小型化とを両立可能な半導体装置の製造方法を提供できる。 In the present invention, the closed magnetic circuit can be configured by covering the solenoid-shaped inductive element with the first magnetic layer or the third magnetic layer and bringing the first magnetic layer or the third magnetic layer into contact with each other. . As a result, a semiconductor device capable of achieving both an increase in inductance value and a reduction in size of the inductive element can be obtained. In the present invention, the solenoid-shaped inductive element is covered with the first magnetic layer to the third magnetic layer, and the first magnetic layer to the third magnetic layer are formed in contact with each other. Thereby, the second object can be solved, and a method for manufacturing a semiconductor device capable of achieving both an increase in inductance value and a reduction in size of the inductive element can be provided.
以下、本発明に係る半導体装置の一実施形態を図面に基づいて説明する。 Hereinafter, an embodiment of a semiconductor device according to the present invention will be described with reference to the drawings.
図1は、本発明の半導体装置の一例を示す断面図であり、図2〜図11は、本発明に係る半導体装置の製造方法の一例を工程順に示す断面図および平面図である。
この半導体装置10においては、集積回路(図示略)が形成された半導体基板1の表面に集積回路(IC、図示略)の電極2およびパッシベーション膜3が形成されている。
FIG. 1 is a cross-sectional view illustrating an example of a semiconductor device of the present invention, and FIGS. 2 to 11 are a cross-sectional view and a plan view illustrating an example of a method of manufacturing a semiconductor device according to the present invention in order of steps.
In this
さらにこの半導体装置10は、半導体基板1のパッシベーション膜3上に順に配された第一の磁性層11および第一の絶縁樹脂層12と、前記第一の絶縁樹脂層12上に配され、前記電極3と電気的に接続された第一の導電層13と、前記第一の導電層13上に順に配された第二の絶縁樹脂層14、第二の磁性層15、第三の絶縁樹脂層16、第二の導電層17、第四の絶縁樹脂層18および第三の磁性層19と、を備える。
Further, the
この半導体装置10では、前記第一の導電層13と前記第二の導電層17とは電気的に接続されており、この2つの導電層が前記半導体基板面に沿うように配されたソレノイド形状の誘導素子(インダクタ)を構成している。
In the
そして本発明の半導体装置10では、前記第一の磁性層11と第二の磁性層15と第三の磁性層19とは接触し、閉磁路を構成していることを特徴とする。ソレノイド形状のインダクタを磁性層で挟み込むことで閉磁路を構成することができる。これにより、磁性層が無い場合に比べ、インダクタンス値の増加とインダクタの小型化の両立が可能となる。
In the
一般に、磁性材料は非磁性材料に比べて透磁率が大きく、しかも磁性層に覆われたインダクタのインダクタンスはこの透磁率に比例する。このため、インダクタを磁性層で被覆することで、大きなインダクタンスを得ることができる。 In general, a magnetic material has a larger magnetic permeability than a nonmagnetic material, and the inductance of an inductor covered with a magnetic layer is proportional to the magnetic permeability. For this reason, a large inductance can be obtained by covering the inductor with a magnetic layer.
インダクタが有するインダクタンスをこの磁性層の透磁率に比例して大きくすることが可能である。したがって、比透磁率が数百程度の磁性部材(例えば、フェライトの透磁率が数百程度)を用いることによりインダクタンスを数十倍(磁性層材料の透磁率によってはそれ以上)に上げることができる。 It is possible to increase the inductance of the inductor in proportion to the magnetic permeability of the magnetic layer. Therefore, the inductance can be increased to several tens of times (or more depending on the magnetic permeability of the magnetic layer material) by using a magnetic member having a relative magnetic permeability of several hundreds (for example, the magnetic permeability of ferrite is several hundreds). .
さらに、第三の磁性層19は、第二の磁性層15と接触し、閉磁路を構成していることが好ましい。これにより第一の磁性層11と第二の磁性層15、第二の磁性層15と第三の磁性層19で個々に閉磁路を構成するため、よりインダクタンス値を向上することができる。
Furthermore, the third
半導体基板1は、基材1aの一面上に、例えば電極2としてAlパッドを設け、さらにその上にSiNまたはSiO2等のパッシベーション膜3(不動態化による絶縁膜)を形成してなるものである。このパッシベーション膜3には、電極2と整合する位置に開口部3aが設けられており、この開口部3aを通して電極2が露出されている。パッシベーション膜3は、例えばLP−CVD法等により形成することができ、その膜厚は例えば0.1〜1μmである。
ここでは、第一の導電層13および第二の導電層17およびを、集積回路と電気的に接続するための電極2が、半導体基板1の表面の2箇所(図では1箇所のみ表示)に設けられている。
The
Here, the
半導体基板1は、シリコンウエハ等の半導体ウエハでもよく、半導体ウエハをチップ寸法に切断(ダイシング)した半導体チップであってもよい。半導体基板1が半導体チップである場合は、まず、半導体ウエハの上に、各種半導体素子やIC、誘導素子等を複数組、形成した後、チップ寸法に切断することで複数の半導体チップを得ることができる。
The
第一の磁性層11は、各電極2と整合する位置に形成された開口部11aを有する。また、第一の磁性層11は、閉磁路を構成するため、インダクタサイズから少なくとも50μm以上大きくするとよい。
The first
第一の磁性層11の材料としては、例えばNi,Fe,Znを主成分とするフェライトや、CoNbZr等のアモルファス金属、Ni−Fe(パーマロイ)等の強磁性体金属等の各種磁性部材を用いることができ、その厚さは、例えば1〜10μmである。第一の磁性層11は、例えばめっき法やスパッタリング法により形成することができる。また開口部11aは、例えばフォトリソグラフィ技術を利用したパターニングやリフトオフ法などにより形成することができる。
As a material of the first
第一の絶縁樹脂層12は、電極2と整合する位置に形成された開口部12aを有する。第一の絶縁樹脂層12は、例えばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等からなるが、感光性樹脂からなることが好ましい。これにより、絶縁樹脂層を容易に形成することができる。その厚さは例えば1〜30μmである。
The first insulating
第一の絶縁樹脂層12は、例えば回転塗布法、印刷法、ラミネート法などにより形成することができる。また開口部12aないし12cは、例えばフォトリソグラフィ技術を利用したパターニングなどにより形成することができる。
The first insulating
第一の導電層13の一端部は、開口部12aを介して第一の絶縁樹脂層12を貫通し、電極2と電気的に接続されている。
One end of the first
第一の導電層13の材料としては、例えばCu等が用いられ、その厚さは例えば1〜20μmである。これにより十分な導電性が得られる。第一の導電層13は、例えば、電解銅めっき法等のめっき法、スパッタリング法、蒸着法、または2つ以上の方法の組み合わせにより形成することができるが、めっき法によることが好ましい。これにより、導電層を容易に形成することができる。
As the material of the first
第二の絶縁樹脂層14は、例えばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等からなるが、感光性樹脂からなることが好ましい。これにより、絶縁樹脂層を容易に形成することができる。その厚さは例えば1〜30μmである。
The second insulating
第二の絶縁樹脂層14は、例えば回転塗布法、印刷法、ラミネート法などにより形成することができる。
The second insulating
第二の磁性層15は、第一の絶縁樹脂層12および第二の絶縁樹脂層14の端部において第一の磁性層11と接触するように形成される。第二の磁性層15は、例えばNiZn系のフェライトや、CoNbZr等のアモルファス金属、NiFe(パーマロイ)等の強磁性金属等からなり、その厚さは例えば1〜10μmである。
The second
第二の磁性層15は、例えばめっき法、スパッタ法などにより形成することができる。また開口部15aは、例えばフォトリソグラフィ技術を利用したパターニングやリフトオフ法などにより形成することができる。
The second
第三の絶縁樹脂層16は、例えばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等からなり、感光性樹脂からなることが好ましい。これにより、絶縁樹脂層を容易に形成することができる。その厚さは例えば1〜30μmである。こうした第三の絶縁樹脂層16は、例えば回転塗布法、印刷法、ラミネート法などにより形成することができる。
The third
第二の導電層17の材料としては、例えばCu等が用いられ、その厚さは例えば1〜20μmである。これにより十分な導電性が得られる。第二の導電層17は、例えば、電解銅めっき法等のめっき法、スパッタリング法、蒸着法、または2つ以上の方法の組み合わせにより形成することができるが、めっき法によることが好ましい。これにより、導電層を容易に形成することができる。
For example, Cu or the like is used as the material of the second
第四の絶縁樹脂層18は、例えばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等からなるが、感光性樹脂からなることが好ましい。これにより、絶縁樹脂層を容易に形成することができる。その厚さは例えば1〜30μmである。こうした第四の絶縁樹脂層18は、例えば回転塗布法、印刷法、ラミネート法などにより形成することができる。
The fourth insulating
第三の磁性層19は第二の磁性層15と接触するように形成される。第三の磁性層19は、例えばNiZn系のフェライトや、CoNbZr等のアモルファス金属、NiFe(パーマロイ)等の強磁性金属等からなり、その厚さは例えば1〜10μmである。
The third
なお、第三の磁性層19上に、封止樹脂層(図示略)が設けられていてもよい。封止樹脂層は、例えばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等からなり、その厚さは例えば10〜15μmである。封止樹脂層には、外部への端子を出力するための開口部が設けられる。また、封止樹脂層の上に、必要に応じて、バンプ等の外部への出力端子等の構造物を付加することができる。
A sealing resin layer (not shown) may be provided on the third
次に、図1に示す半導体装置の製造方法について、図2〜図11を参照して説明する。なお、図2〜図11の(b)にそれぞれ示す図は、半導体装置の積層方向において上から見た時の平面図であり、図2〜図11の(a)にそれぞれ示す図は、これら図2〜図11の(b)にそれぞれ示すアルファベットを附した鎖線に沿って切断した時の断面図である。
まず、図2(a)、(b)に示すように、集積回路(図示略)、電極2およびパッシベーション膜3を有する半導体基板1を用意する。この半導体基板1は、上述したように、基材1aの一面上に電極2とパッシベーション膜3が形成されており、パッシベーション膜3には、電極2と整合する位置に電極2の少なくとも一部を露呈させる開口部3aが2箇所に設けられた半導体ウエハである。パッシベーション膜3は例えばLP−CVD等により形成され、その膜厚は例えば0.1〜1μmである。
Next, a method for manufacturing the semiconductor device shown in FIG. 1 will be described with reference to FIGS. 2B to 11B are plan views when viewed from above in the stacking direction of the semiconductor device, and FIGS. 2A to 11A are respectively the drawings. It is sectional drawing when it cut | disconnects along the chain line which attached the alphabet respectively shown to (b) of FIGS.
First, as shown in FIGS. 2A and 2B, a
次に、図3(a)、(b)に示すように、半導体基板1のパッシベーション膜3の上に、開口部11aを有する第一の磁性層11を形成する。その厚さは、例えば、1〜10μmである。このとき、閉磁路を構成するため、第一の磁性層11は、インダクタサイズから少なくとも50μm以上大きくするとよい。
Next, as shown in FIGS. 3A and 3B, a first
第一の磁性層11は、例えば上述したような磁性材料を、めっき法やスパッタリング法により成膜することによって形成することができる。このとき、Alパッドやチップのスクライブラインを露出させる。さらに、開口部11aは、例えばイオンミリングやICP−RIEによるエッチング、またはフォトリソグラフィー法やリフトオフ法によるパターニングなどにより形成される。
The first
次いで、図4(a)、(b)に示すように、開口部12aを有する第一の絶縁樹脂層12を形成する。開口部12aは、開口部11aと略同じ位置に形成され、電極2の少なくとも一部を露呈させるものであればよい。
このような第一の絶縁樹脂層12は、例えば上記樹脂からなる膜を例えば回転塗布法、印刷法、ラミネート法などによって第一の磁性層11上の全面に成膜した後、例えばフォトリソグラフィ技術を利用したパターニングなどにより、開口部12aを形成することによって形成することができる。
Next, as shown in FIGS. 4A and 4B, a first insulating
Such a first insulating
次に、図5(a)、(b)に示すように、第一の絶縁樹脂層12の上に第一の導電層13を形成する。その厚さは、例えば0.1〜30μmである。この第一の導電層13を所定の領域に形成する方法は、特に限定されるものではない。
Next, as shown in FIGS. 5A and 5B, the first
ここで、第一の導電層13を形成する好適な方法の一例について説明する。
まず、スパッタリング法等により、電解めっき用の薄いシード層(図示略)を第一の磁性層上の全面または必要な領域に形成する。シード層は、例えばスパッタリング法により形成されたCu層およびCr層からなる積層体、またはCu層およびTi層からなる積層体である。また、無電解Cuめっき層でもよいし、蒸着法、塗布法または化学気相成長法(CVD)等により形成された金属薄膜層であってもよいし、上記の金属層形成方法を組み合わせてもよい。
Here, an example of a suitable method for forming the first
First, a thin seed layer (not shown) for electrolytic plating is formed on the entire surface of the first magnetic layer or a necessary region by sputtering or the like. The seed layer is, for example, a laminated body made of a Cu layer and a Cr layer formed by a sputtering method, or a laminated body made of a Cu layer and a Ti layer. Further, it may be an electroless Cu plating layer, a metal thin film layer formed by a vapor deposition method, a coating method, a chemical vapor deposition method (CVD), or the like, or a combination of the above metal layer forming methods. Good.
次に、シード層の上に、電解めっき用のレジスト膜(図示略)を形成する。このレジスト膜には第一の導電層13の形成すべき領域に開口部を設け、該開口部において、前記シード層を露出させておく。レジスト膜は、例えば、フォトリソグラフィ技術によるパターニング、フィルムレジストをラミネートする方法、液体レジストを回転塗布する方法等により形成することができる。
Next, a resist film (not shown) for electrolytic plating is formed on the seed layer. The resist film is provided with an opening in a region where the first
そして、前記レジスト膜をマスクとして露出したシード層上に、電解めっき法等により、Cu等から構成された導電層を形成する。このように、所望の領域に第一の導電層13が形成された後、不要なレジスト膜およびシード層はエッチングにより除去し、第一の導電層13が形成された領域以外の部分では第一の絶縁樹脂層12が露出されるようにする[図5(a)、(b)参照]。
Then, a conductive layer made of Cu or the like is formed on the exposed seed layer using the resist film as a mask by an electrolytic plating method or the like. As described above, after the first
次いで、図6(a)、(b)に示すように、第二の絶縁樹脂層14を形成する。第二の絶縁樹脂層14には、それぞれの第一の導電層13の端部付近を露呈させる開口部14cが形成される。こうした開口部14cを介して、第一の導電層13は後述する第二の導電層17と電気的に接続される。
このような第二の絶縁樹脂層14は、例えば上記樹脂からなる膜を例えば回転塗布法、印刷法、ラミネート法などによって基板の全面に成膜した後、例えばフォトリソグラフィ技術を利用したパターニングなどにより開口部14cを形成することによって形成することができる。
Next, as shown in FIGS. 6A and 6B, a second insulating
The second insulating
次に、図7(a)、(b)に示すように、第二の磁性層15を形成する。その厚さは、例えば、1〜10μmである。このとき、閉磁路を構成するため、第一の絶縁樹脂層12および第二の絶縁樹脂層14を貫通して第一の磁性層11と接触するように形成する。この工程により第一の磁性層11と第二の磁性層15を接続することで、第一の導電層13を覆うように接続された閉磁路が形成されるので、外部への磁場の漏洩を抑制できる。
Next, as shown in FIGS. 7A and 7B, the second
第二の磁性層15は、上述したような磁性材料を例えばめっき法やスパッタリング法により成膜することによって形成することができる。さらに、例えば、フォトリソグラフィー法やリフトオフ法によるパターニングなどにより、所定の形状にパターニングする。
The second
次いで、図8(a)、(b)に示すように、開口部16cを有する第三の絶縁樹脂層16を形成する。開口部16cは、図6(a)、(b)に示す工程において形成した開口部14cと重なる位置に形成された、第一の導電層13の端部付近を露呈させる開口部であればよい。
このような第三の絶縁樹脂層16は、例えば上記樹脂からなる膜を例えば回転塗布法、印刷法、ラミネート法などによって第二の磁性層15上の全面に成膜した後、例えばフォトリソグラフィ技術を利用したパターニングなどにより開口部16cを形成すればよい。
Next, as shown in FIGS. 8A and 8B, a third insulating
Such a third insulating
次いで、図9(a)、(b)に示すように、第三の絶縁樹脂層16の上に、第二の導電層17を形成する。その厚さは、例えば1〜20μmである。第二の導電層17は、第二の絶縁樹脂層14を貫通する開口部14cや第三の絶縁樹脂層16を貫通する開口部16cを埋めて、両端部で隣接する第一の導電層13に1列づつズレて接続され、こうした第一の導電層13と第二の導電層17によって、図13に示すように、全体として断面略矩形のコイルを形成する。
こうした第二の導電層17を所定の領域に設ける方法は、第一の導電層13を設ける方法とほぼ同様に行うことができるので、詳しい説明は省略する。
Next, as shown in FIGS. 9A and 9B, a second
Since the method of providing the second
次いで、図10(a)、(b)に示すように第四の絶縁樹脂層18を形成する。このような第四の絶縁樹脂層18は、例えば上記樹脂からなる膜を例えば回転塗布法、印刷法、ラミネート法などによって第二の導電層17上に成膜して形成することができる。
Next, as shown in FIGS. 10A and 10B, a fourth insulating
次に、図11(a)、(b)に示すように、第三の磁性層19を形成する。その厚さは、例えば、1〜10μmである。このとき、閉磁路を構成するため、第二の磁性層15と接触するように形成する。この工程により第二の磁性層15と第三の磁性層19を接続することで、第一の導電層13および第二の導電層17をそれぞれ覆うように構成された閉磁路が形成されるので、外部への磁場の漏洩を抑制できる。
Next, as shown in FIGS. 11A and 11B, a third
第三の磁性層19は、上述したような磁性材料を例えばめっき法やスパッタリング法により成膜することによって形成することができる。さらに、例えば、フォトリソグラフィー法やリフトオフ法によるパターニングなどにより、所定の形状にパターニングする。
The third
第三の磁性層19の形成後、前記アンテナ回路などの各種構造物が形成された半導体ウエハを所定の寸法にダイシングすることにより、前記アンテナ回路がパッケージ化された半導体チップを得ることができる。
After the third
なお、第三の磁性層19上に封止樹脂層(図示略)を形成する場合、例えば、感光性ポリイミド樹脂等の感光性樹脂をフォトリソグラフィ技術によりパターニングすることによって、所望の位置に開口部を有する封止樹脂層を形成することができる。その厚さは、例えば1〜30μmである。なお、封止樹脂層の形成方法は、この方法に限定されるものではない。
In the case where a sealing resin layer (not shown) is formed on the third
以上のようにして得られる半導体装置10では、ソレノイド形状を有するインダクタが第一の磁性層11ないし第三の磁性層19で被覆されているので、閉磁路を構成することができる。また、インダクタの近傍に磁性層が配置されることで効率的に磁束密度が増加するので、インダクタンス値の増加とインダクタの小型化とを両立することができる。
In the
以上、本発明の半導体装置について説明してきたが、本発明はこれに限定されるものではなく、発明の趣旨を逸脱しない範囲で、適宜変更が可能である。 Although the semiconductor device of the present invention has been described above, the present invention is not limited to this, and can be appropriately changed without departing from the spirit of the invention.
例えば、図では、半導体基板上のインダクタ1つに対応する部分のみを図示したが、本発明は、複数のインダクタを備えた半導体装置に適用することもできる。 For example, in the figure, only a portion corresponding to one inductor on the semiconductor substrate is shown, but the present invention can also be applied to a semiconductor device including a plurality of inductors.
(実施例1)
図1に示すように、シリコン基板である半導体基板1上に、第一の磁性層11と、第一の絶縁樹脂層12と、第一の導電層13と、第二の絶縁樹脂層14と、第二の磁性層15と、第三の絶縁樹脂層16と、第二の導電層17と、第四の絶縁樹脂層18と第三の磁性層19と、を備える半導体装置10を作製した。
Example 1
As shown in FIG. 1, a first
第一ないし第三の絶縁樹脂層は、ポリイミド系の絶縁樹脂をスピンコートにより10μmの厚さに成膜することにより形成した。
第一ないし第三の磁性層は、Ni−Zn系のフェライト(透磁率100)をスパッタリング法により1μmの厚さに成膜することにより形成した。
第一の導電層は、電解銅めっきにより5μmの厚さに成膜することにより形成した。第二の導電層は、電解銅めっきにより10μmの厚さに成膜することにより形成した。第一の導電層と第二の導電層は電気的接続され、ソレノイド形状のインダクタを構成する。その巻き数は5巻きであった。
The first to third insulating resin layers were formed by spin-coating a polyimide insulating resin to a thickness of 10 μm.
The first to third magnetic layers were formed by depositing Ni—Zn-based ferrite (permeability 100) to a thickness of 1 μm by sputtering.
The first conductive layer was formed by forming a film having a thickness of 5 μm by electrolytic copper plating. The second conductive layer was formed by forming a film having a thickness of 10 μm by electrolytic copper plating. The first conductive layer and the second conductive layer are electrically connected to form a solenoid-shaped inductor. The number of turns was 5.
(比較例1)
第一ないし第三の磁性層を配さなかったこと以外は実施例と同様に半導体装置を作製した。
(Comparative Example 1)
A semiconductor device was fabricated in the same manner as in the example except that the first to third magnetic layers were not provided.
(比較例2)
第一および第三の磁性層を配さなかった(第二の磁性層のみ配した)こと以外は実施例と同様に半導体装置を作製した。
(Comparative Example 2)
A semiconductor device was fabricated in the same manner as in the example except that the first and third magnetic layers were not provided (only the second magnetic layer was provided).
以上のようにして作製された半導体装置におけるインダクタンス値を測定した。
磁性層を配さなかった比較例1ではインダクタンス値が2.2nHであり、インダクタのコア部分にのみ磁性層を配した比較例2では22nHであったのに対し、インダクタを第一ないし第三の磁性層で被覆するとともに閉磁路を構成した実施例ではインダクタンス値が64nHであり、比較例1のインダクタよりも約30倍程度インダクタンス値が上昇することがわかった。
The inductance value in the semiconductor device manufactured as described above was measured.
In Comparative Example 1 in which the magnetic layer was not provided, the inductance value was 2.2 nH, and in Comparative Example 2 in which the magnetic layer was provided only in the core portion of the inductor, it was 22 nH, whereas the inductors were first to third. It was found that the inductance value was 64 nH in the example in which the magnetic layer was covered and the closed magnetic circuit was configured, and the inductance value increased about 30 times that of the inductor of Comparative Example 1.
本発明は、例えば誘導素子がアンテナコイルとして機能する非接触ICタグ用半導体装置など、誘導素子を有する各種半導体装置に適用できる。 The present invention can be applied to various semiconductor devices having an inductive element such as a non-contact IC tag semiconductor device in which the inductive element functions as an antenna coil.
1 半導体基板、2 電極、3 パッシベーション膜、10 半導体装置、11 第一の磁性層、12 第一の絶縁樹脂層、13 第一の導電層、14 第二の絶縁樹脂層、15 第二の磁性層、16 第三の絶縁樹脂層、17 第二の導電層、18 第四の絶縁樹脂層、19 第三の磁性層。
DESCRIPTION OF
Claims (8)
前記第一の導電層と前記第二の導電層とは電気的に接続され、この2つの導電層中を流れる電流により形成される磁界が前記半導体基板面に沿うように配されたソレノイド形状の誘導素子を構成しており、
前記第一の磁性層と第二の磁性層とは接触し、閉磁路を構成していることを特徴とする半導体装置。 A semiconductor substrate provided with an electrode on at least one surface, a first magnetic layer and a first insulating resin layer sequentially disposed so as to cover one surface of the semiconductor substrate, and disposed on the first insulating resin layer; A first conductive layer electrically connected to the electrode; a second insulating resin layer disposed in order on the first conductive layer; a second magnetic layer; a third insulating resin layer; A conductive layer, a fourth insulating resin layer, and a third magnetic layer, and a semiconductor device comprising:
The first conductive layer and the second conductive layer are electrically connected, and a magnetic field formed by a current flowing through the two conductive layers is arranged along the surface of the semiconductor substrate. An inductive element,
The first magnetic layer and the second magnetic layer are in contact with each other to form a closed magnetic circuit.
前記第一の磁性層と接触するように前記第二の磁性層を形成することを特徴とする半導体装置の製造方法。 A semiconductor substrate provided with an electrode on at least one surface, a first magnetic layer and a first insulating resin layer sequentially disposed so as to cover one surface of the semiconductor substrate, and disposed on the first insulating resin layer; A first conductive layer electrically connected to the electrode; a second insulating resin layer disposed in order on the first conductive layer; a second magnetic layer; a third insulating resin layer; A conductive layer, a fourth insulating resin layer, and a third magnetic layer, wherein the first conductive layer and the second conductive layer are electrically connected and flow through the two conductive layers. It constitutes a solenoid-shaped inductive element in which a magnetic field formed by an electric current is arranged along the semiconductor substrate surface, and the first magnetic layer and the second magnetic layer are in contact with each other to form a closed magnetic circuit A method of manufacturing a semiconductor device,
The method of manufacturing a semiconductor device, wherein the second magnetic layer is formed in contact with the first magnetic layer.
8. The method for manufacturing a semiconductor device according to claim 5, wherein the fourth insulating resin from the first insulating resin layer is formed of a photosensitive resin.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006106159A JP2007281230A (en) | 2006-04-07 | 2006-04-07 | Semiconductor device and its manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006106159A JP2007281230A (en) | 2006-04-07 | 2006-04-07 | Semiconductor device and its manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007281230A true JP2007281230A (en) | 2007-10-25 |
Family
ID=38682371
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006106159A Withdrawn JP2007281230A (en) | 2006-04-07 | 2006-04-07 | Semiconductor device and its manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007281230A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9336938B2 (en) | 2012-04-12 | 2016-05-10 | Shinko Electric Industries Co., Ltd. | Wiring substrate and method for manufacturing the wiring substrate |
JP2018524800A (en) * | 2015-06-25 | 2018-08-30 | インテル アイピー コーポレイション | WLCSP vertical inductor |
JP2019191016A (en) * | 2018-04-25 | 2019-10-31 | マグネデザイン株式会社 | Super-thin high-sensitivity magnetic sensor |
-
2006
- 2006-04-07 JP JP2006106159A patent/JP2007281230A/en not_active Withdrawn
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9336938B2 (en) | 2012-04-12 | 2016-05-10 | Shinko Electric Industries Co., Ltd. | Wiring substrate and method for manufacturing the wiring substrate |
JP2018524800A (en) * | 2015-06-25 | 2018-08-30 | インテル アイピー コーポレイション | WLCSP vertical inductor |
US10784033B2 (en) | 2015-06-25 | 2020-09-22 | Intel IP Corporation | Vertical inductor for WLCSP |
US11250981B2 (en) | 2015-06-25 | 2022-02-15 | Intel Corporation | Vertical inductor for WLCSP |
US11984246B2 (en) | 2015-06-25 | 2024-05-14 | Intel Corporation | Vertical inductor for WLCSP |
JP2019191016A (en) * | 2018-04-25 | 2019-10-31 | マグネデザイン株式会社 | Super-thin high-sensitivity magnetic sensor |
JP7062216B2 (en) | 2018-04-25 | 2022-05-06 | マグネデザイン株式会社 | Ultra-thin high-sensitivity magnetic sensor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11735353B2 (en) | Inductor component and method of manufacturing same | |
US8407883B2 (en) | Magnetically enhanced power inductor with self-aligned hard axis magnetic core produced in an applied magnetic field using a damascene process sequence | |
CN106409469B (en) | Coil electronic building brick and its manufacturing method | |
TWI303957B (en) | Embedded inductor devices and fabrication methods thereof | |
US8395472B2 (en) | Planar, monolithically integrated coil | |
TWI236763B (en) | High performance system-on-chip inductor using post passivation process | |
JP3983199B2 (en) | Semiconductor device and manufacturing method thereof | |
US7978043B2 (en) | Semiconductor device | |
US20120056705A1 (en) | Layered inductor and manufacturing method thereof | |
US10566126B2 (en) | Chip inductor and manufacturing method thereof | |
JP3745316B2 (en) | Semiconductor integrated circuit and manufacturing method thereof | |
CN112908611B (en) | Coil component | |
US20180097055A1 (en) | Micro-transformer with magnetic field confinement and manufacturing method of the same | |
JP7334558B2 (en) | inductor components | |
JP4464127B2 (en) | Semiconductor integrated circuit and manufacturing method thereof | |
JP2006319094A (en) | Semiconductor device and its manufacturing process | |
JP2007281230A (en) | Semiconductor device and its manufacturing method | |
JP2007019333A (en) | Semiconductor device and its manufacturing method | |
JP2009266908A (en) | Method for manufacturing semiconductor device and semiconductor device | |
JP2020155733A (en) | Thin-film magnetic device | |
JP2007189499A (en) | Semiconductor device | |
JP2006041357A (en) | Semiconductor device and its manufacturing method | |
JP2008091631A (en) | Semiconductor device | |
JP2006261297A (en) | Semiconductor device and its manufacturing method | |
JP7411590B2 (en) | Inductor parts and their manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090707 |