JP2007189499A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2007189499A JP2007189499A JP2006005833A JP2006005833A JP2007189499A JP 2007189499 A JP2007189499 A JP 2007189499A JP 2006005833 A JP2006005833 A JP 2006005833A JP 2006005833 A JP2006005833 A JP 2006005833A JP 2007189499 A JP2007189499 A JP 2007189499A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic body
- resin layer
- conductive portion
- semiconductor device
- insulating resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Details Of Aerials (AREA)
Abstract
Description
本発明は、シリコンウエハ等の半導体基板上に小型アンテナ回路を備えた半導体装置に関し、特にアンテナ感度を向上させ、通信距離を長くした半導体装置に関する。 The present invention relates to a semiconductor device provided with a small antenna circuit on a semiconductor substrate such as a silicon wafer, and more particularly to a semiconductor device with improved antenna sensitivity and a longer communication distance.
近年、ICチップと無線通信用のアンテナコイルを有し、このアンテナコイルによって信号の送受信を行う半導体モジュールが提案されている。この半導体モジュールは、RF−IDと呼ばれる無線認証システムで、ICチップによる高い情報処理能力を有し、また非接触で信号の読み取りや書き込みができる。このため近年では、アクセスコントロール、電子マネー、偽造防止技術や物流などの分野で普及が進んでいる。このような半導体モジュールは、一般にICチップが設けられた絶縁基板上の同一面内に渦巻状アンテナコイルが形成されたものであり、カード型、タグ型、コイン型などがある。また、さらなる半導体モジュールの小型化、低価格化のため、電極が設けられたICチップ上の同一面かつ直上に半導体プロセスを応用してアンテナコイルが形成されたオンチップアンテナも提案されている。 In recent years, there has been proposed a semiconductor module that has an IC chip and an antenna coil for wireless communication, and transmits and receives signals using the antenna coil. This semiconductor module is a wireless authentication system called RF-ID, has a high information processing capability by an IC chip, and can read and write signals without contact. For this reason, in recent years, it has become popular in fields such as access control, electronic money, anti-counterfeiting technology and logistics. Such a semiconductor module generally has a spiral antenna coil formed on the same surface on an insulating substrate provided with an IC chip, and includes a card type, a tag type and a coin type. In order to further reduce the size and cost of a semiconductor module, an on-chip antenna in which an antenna coil is formed by applying a semiconductor process on the same surface and directly above an IC chip provided with electrodes has been proposed.
上記のような従来のオンチップアンテナ技術は、13.56MHz等の動作周波数にて、リーダライタとオンチップアンテナ間の誘導結合により動作するタイプのアンテナである。前記動作方式のアンテナでは、アンテナの開口面積に依存してアンテナの通信距離が決定するため、ICチップ上のような微小面積上に形成しても、その通信距離は非常に短く、接触レベルもしくは1〜2mmといった距離でないとデータの送受信、読み取りができないといった問題があった。これらの結果として、従来の技術のオンチップアンテナは通信距離の短さ故、使用用途が限定されてしまっており、普及が停滞している。
本発明は、このような従来の実情に鑑みて提案されたものであり、オンチップアンテナを備えた半導体装置において、アンテナ感度を向上させ、通信距離を長くすることが可能な半導体装置を提供することを目的とする。 The present invention has been proposed in view of such a conventional situation, and provides a semiconductor device capable of improving antenna sensitivity and extending a communication distance in a semiconductor device including an on-chip antenna. For the purpose.
本発明の請求項1に記載の半導体装置は、少なくとも一面に電極を備えた半導体基板と、該基板の一面を覆うように設けられた第一の磁性体と、前記第一の磁性体上に設けられた第一の絶縁樹脂層と、前記第一の絶縁樹脂層上に設けられ、前記電極と電気的に接続された第一の導電部と、前記第一の導電部上に設けられた第二の絶縁樹脂層と、前記第二の絶縁樹脂層上に設けられた第二の導電部と、を備え、前記第一の導電部と前記第二の導電部とは電気的に接続されており、アンテナ回路を構成していることを特徴とする。
本発明の請求項2に記載の半導体装置は、請求項1において、前記アンテナ回路は、略同一パターンからなる周回部を複数備え、各周回部が順にずれて配置され、スパイラル形状をなしていることを特徴とする。
本発明の請求項3に記載の半導体装置は、請求項2において、前記アンテナ回路は、前記スパイラル形状の最内周を構成する前記第二の導電部より内側の領域に、第二の磁性体を配してなることを特徴とする。
本発明の請求項4に記載の半導体装置は、請求項3において、前記第一の磁性体と前記第二の磁性体とは、互いに重なる位置に配されていることを特徴とする。
According to a first aspect of the present invention, there is provided a semiconductor device including a semiconductor substrate having an electrode on at least one surface, a first magnetic body provided so as to cover one surface of the substrate, and the first magnetic body. A first insulating resin layer provided, a first conductive portion provided on the first insulating resin layer and electrically connected to the electrode, and provided on the first conductive portion A second insulating resin layer, and a second conductive portion provided on the second insulating resin layer, wherein the first conductive portion and the second conductive portion are electrically connected. It is characterized by constituting an antenna circuit.
A semiconductor device according to a second aspect of the present invention is the semiconductor device according to the first aspect, wherein the antenna circuit includes a plurality of circular portions having substantially the same pattern, and the circular portions are sequentially shifted to form a spiral shape. It is characterized by that.
According to a third aspect of the present invention, in the semiconductor device according to the second aspect, the antenna circuit includes a second magnetic body in a region inside the second conductive portion constituting the innermost circumference of the spiral shape. It is characterized by arranging.
According to a fourth aspect of the present invention, in the semiconductor device according to the third aspect, the first magnetic body and the second magnetic body are arranged at positions where they overlap each other.
本発明の半導体装置では、半導体基板上に磁性体(第一の磁性体)を設けることで、集磁効果を高めることができ、これによりアンテナ感度を向上、通信距離を長くすることができる。さらに、スパイラル形状を有するアンテナ回路の最内周より内側にあたる部分に磁性体(第二の磁性体)を設けることで、上記効果をより高めることができる。 In the semiconductor device of the present invention, by providing the magnetic body (first magnetic body) on the semiconductor substrate, the magnetic flux collection effect can be enhanced, thereby improving the antenna sensitivity and increasing the communication distance. Furthermore, the above-described effect can be further enhanced by providing a magnetic body (second magnetic body) in a portion corresponding to the inner side of the innermost circumference of the antenna circuit having a spiral shape.
以下、本発明に係る半導体装置の一実施形態を図面に基づいて説明する。 Hereinafter, an embodiment of a semiconductor device according to the present invention will be described with reference to the drawings.
図1は、本発明の半導体装置の一例を示す断面図であり、図2は、図1に示す半導体装置の平面図である。
この半導体装置10においては、集積回路(図示略)が形成された半導体基板1の表面に集積回路(IC、図示略)の電極2およびパッシベーション膜3が形成されている。
さらにこの半導体装置10は、半導体基板1のパッシベーション膜3上に設けられた第一の磁性体11と、この第一の磁性体11上に設けられた第一の絶縁樹脂層12と、第一の絶縁樹脂層12の上に設けられた第一の導電部13と、第一の絶縁樹脂層12および第一の導電部13上に設けられた第二の絶縁樹脂層14と、第二の絶縁樹脂層14上に設けられた第二の導電部15と、第二の磁性体16と、を有する。
FIG. 1 is a cross-sectional view showing an example of the semiconductor device of the present invention, and FIG. 2 is a plan view of the semiconductor device shown in FIG.
In this
Further, the
この半導体装置10では、前記第一の導電部13と前記第二の導電部15とは電気的に接続されている。第二の導電部15は、アンテナ回路15aを有しており、該アンテナ回路は、図2に示すように、略同一パターンからなる周回部を複数備え、各周回部が順にずれて配置され、スパイラル形状をなしている。
なお、図1ではアンテナ回路15aが2つ(2周分)しか図示されていないが、実際には図2に示すように、周回部は複数、設けられる。その際、周回部の数には特に限定はなく、周回部の長さや応答すべき共振周波数、応答感度などによって適宜決定される。
In the
In FIG. 1, only two
そして本発明の半導体装置10では、第一の磁性体11と第二の磁性体16とが配されていることにより、前記アンテナ回路15aのアンテナ感度を向上させることができる。
特に、前記アンテナ回路15aにおいて、前記スパイラル形状の最内周を構成する第二の導電部より内側の領域に、前記第二の磁性体が配されていることが好ましい。スパイラル形状をなすアンテナ回路15aの内側の部分に第二の磁性体16が配されることにより、より集磁効果が高まり、さらにアンテナ感度を高めることができる。
In the
In particular, in the
また、前記第一の磁性体11と前記第二の磁性体16とは、互いに重なる位置に配されていることが好ましい。第一の磁性体11と第二の磁性体16とを重なる位置に配することで、より集磁効果が高まり、さらにアンテナ感度を高めることができる。さらに、前記第一の磁性体11と前記第二の磁性体16とは連接されていることがより好ましい。これによりさらなる感度向上が期待できる。
Moreover, it is preferable that the first
半導体基板1は、少なくとも表層が絶縁部(図示略)をなす基材1aの一面上に、例えば電極2としてAlパッドを設け、さらにその上にSiNまたはSiO2等のパッシベーション膜3(不動態化による絶縁膜)を形成してなるものである。このパッシベーション膜3には、電極2と整合する位置に開口部3aが設けられており、この開口部3aを通して電極2が露出されている。パッシベーション膜3は、例えばLP−CVD法等により形成することができ、その膜厚は例えば0.1〜0.5μmである。
ここでは、第二の導電部15を、集積回路と電気的に接続するための電極2が、半導体基板1の表面の2箇所(図では1箇所のみ表示)に設けられている。
The
Here, the
半導体基板1は、シリコンウエハ等の半導体ウエハでもよく、半導体ウエハをチップ寸法に切断(ダイシング)した半導体チップであってもよい。半導体基板1が半導体チップである場合は、まず、半導体ウエハの上に、各種半導体素子やIC、誘導素子等を複数組、形成した後、チップ寸法に切断することで複数の半導体チップを得ることができる。
The
第一の磁性体11は、電極2と整合する位置に形成された開口部11aを有する。第一の磁性体11は、例えばNiZn系のフェライトや、CoNbZr等のアモルファス金属、NiFe(パーマロイ)等の強磁性金属等からなり、その厚さは例えば1〜10μmである。
The first
第一の磁性体11は、例えばめっき法、スパッタ法などにより形成することができる。また開口部11aは、例えばフォトリソグラフィ技術を利用したパターニングやリフトオフ法などにより形成することができる。
The first
第一の絶縁樹脂層12は、電極2と整合する位置に形成された開口部12aと、後述する第二の磁性体が設けられる位置に形成された開口部12bとを有する。第一の絶縁樹脂層12は、例えばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等からなり、その厚さは例えば1〜30μmである。
The first
第一の絶縁樹脂層12は、例えば回転塗布法、印刷法、ラミネート法などにより形成することができる。また開口部12aは、例えばフォトリソグラフィ技術を利用したパターニングなどにより形成することができる。
The first
第一の導電部13は、電極2とアンテナ回路15aとを電気的に接続する再配線部(アンダーパス)である。第一の導電部13の一端部は、開口部12aを介して第一の絶縁樹脂層12を貫通し、電極2と電気的に接続されている。また、第一の導電部12の他端部は、開口部14aと整合する位置まで延びている。
The first
第一の導電部13の材料としては、例えばCu等が用いられ、その厚さは例えば1〜20μmである。これにより十分な導電性が得られる。第一の導電部13は、例えば、電解銅めっき法等のめっき法、スパッタリング法、蒸着法、または2つ以上の方法の組み合わせにより形成することができる。
For example, Cu or the like is used as the material of the first
第二の絶縁樹脂層14は、半導体基板1の表面に沿う位置が開口部12aとは異なる位置に開口した開口部14aを有する。この開口部14aは、第二の導電部15の一端部に整合する位置に形成されている。また、後述する第二の磁性体16が設けられる位置に形成された開口部14bを有する。
The second
第二の絶縁樹脂層14は、例えばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等からなり、その厚さは例えば1〜30μmである。第二の絶縁樹脂層14は、例えば回転塗布法、印刷法、ラミネート法などにより形成することができる。また開口部14a,14bは、例えばフォトリソグラフィ技術を利用したパターニングなどにより形成することができる。
The second
第二の導電部15は、アンテナ回路15aを有する。前記アンテナ回路15aは、図2に示すように、略同一パターンからなる周回部を複数備え、各周回部が順にずれて配置され、スパイラル形状をなしている。第二の導電部15の一端部は、開口部14aを介して第二の絶縁樹脂層14を貫通しており、第一の導電部13の端部と接続されている。
The second
第二の導電部15の材料としては、例えばCu等が用いられ、その厚さは例えば1〜20μmである。これにより十分な導電性が得られる。第二の導電部15は、例えば、電解銅めっき法等のめっき法、スパッタリング法、蒸着法、または2つ以上の方法の組み合わせにより形成することができる。
For example, Cu or the like is used as the material of the second
第二の磁性体16は、前記アンテナ回路のスパイラル形状の最内周より内側の領域に、開口部12bおよび開口部14aを介して第一の絶縁樹脂層12および第二の絶縁樹脂層14を貫通して配されている。
The second
第二の磁性体16の材料としては、例えばNiZn系のフェライトや、CoNbZr等のアモルファス金属、NiFe(パーマロイ)等の強磁性金属を用いることができる。特にNiZn系のフェライトペーストが好ましい。その厚さは、例えば10〜50μmである。第二の磁性体16は、マスクを用いた印刷法により好ましく形成されるが、これに限定されずめっき法、スパッタ法等でもよい。
As the material of the second
なお、第二の導電部15上に、封止樹脂層(図示略)が設けられていてもよい。封止樹脂層は、例えばポリイミド樹脂、エポキシ樹脂、シリコーン樹脂等からなり、その厚さは例えば10〜15μmである。封止樹脂層には、外部への端子を出力するための開口部が設けられる。また、封止樹脂層の上に、必要に応じて、バンプ等の外部への出力端子等の構造物を付加することができる。
Note that a sealing resin layer (not shown) may be provided on the second
次に、図1に示す半導体装置の製造方法について説明する。
まず、図3(a)に示すように、集積回路(図示略)、電極2およびパッシベーション膜3を有する半導体基板1を用意する。この半導体基板1は、上述したように、基材1aの一面上に電極2とパッシベーション膜3が形成されており、パッシベーション膜3には、電極2と整合する位置に開口部3aが設けられた半導体ウエハである。パッシベーション膜3は例えばLP−CVD等により形成され、その膜厚は例えば0.1〜0,5μmである。
Next, a method for manufacturing the semiconductor device shown in FIG. 1 will be described.
First, as shown in FIG. 3A, a
次いで、図3(b)に示すように、半導体基板1のパッシベーション膜3の上に、開口部11aを有する第一の磁性体11を形成する。その厚さは、例えば1〜30μmである。
このような第一の磁性体11は、例えば上記磁性体材料からなる膜を例えばめっき法、スパッタ法などによってパッシベーション膜3の全面に成膜した後、例えばフォトリソグラフィ技術を利用したパターニングなどにより、電極2と整合する位置に開口部11aを形成することによって形成することができる。
Next, as shown in FIG. 3B, a first
For example, the first
次いで、図3(c)に示すように、第一の磁性体11上に、開口部12a,12bを有する第一の絶縁樹脂層12を形成する。その厚さは、例えば1〜30μmである。
このような第一の絶縁樹脂層12は、例えば上記樹脂からなる膜を例えば回転塗布法、印刷法、ラミネート法などによって第一の磁性体11の全面に成膜した後、例えばフォトリソグラフィ技術を利用したパターニングなどにより、電極2と整合する位置に開口部12a、第二の磁性体16が設けられる位置(スパイラル形状をなすアンテナ回路の最内周よりも内側の領域)に開口部12bを形成することによって形成することができる。
Next, as shown in FIG. 3C, a first insulating
Such a first insulating
次いで、図3(d)に示すように、第一の絶縁樹脂層12の上であって、半導体基板1上の電極2に整合する位置に第一の導電部13を形成する。その厚さは、例えば1〜20μmであるこの第一の導電部13を所定の領域に形成する方法は、特に限定されるものではないが、例えば以下に示すような方法を用いることができる。
Next, as shown in FIG. 3 (d), the first
ここで、第一の導電部13を形成する好適な方法の一例について説明する。
まず、スパッタリング法等により、電解めっき用の薄いシード層(図示略)を第一の絶縁樹脂層11上の全面または必要な領域に形成する。シード層は、例えばスパッタリング法により形成されたCu層およびCr層からなる積層体、またはCu層およびTi層からなる積層体である。また、無電解Cuめっき層でもよいし、蒸着法、塗布法または化学気相成長法(CVD法)等により形成された金属薄膜層であってもよいし、上記の金属層形成方法を組み合わせてもよい。
Here, an example of a suitable method for forming the first
First, a thin seed layer (not shown) for electrolytic plating is formed on the entire surface of the first insulating
次に、シード層の上に、電解めっき用のレジスト膜(図示略)を形成する。このレジスト膜には第一の導電部12の形成すべき領域に開口部を設け、該開口部において、前記シード層を露出させておく。レジスト膜は、例えば、フォトリソグラフィ技術によるパターニング、フィルムレジストをラミネートする方法、液体レジストを回転塗布する方法等により形成することができる。
Next, a resist film (not shown) for electrolytic plating is formed on the seed layer. The resist film is provided with an opening in a region where the first
そして、前記レジスト膜をマスクとして露出したシード層上に、電解めっき法等により、Cu等から構成された第一の導電部13を形成する。このように、所望の領域に第一の導電部13が形成された後、不要なレジスト膜およびシード層はエッチングにより除去し、第一の導電部13が形成された領域以外の部分では第一の絶縁樹脂層12が露出されるようにする[図3(d)参照]。
Then, a first
次に、図3(e)に示すように、第一の導電部13上に、開口部を有する第二の絶縁樹脂層14を形成する。その厚さは、例えば1〜30μmである。
このような第二の絶縁樹脂層14は、例えば上記樹脂からなる膜を例えば回転塗布法、印刷法、ラミネート法などによって全面に成膜した後、例えばフォトリソグラフィ技術を利用したパターニングなどにより、第一の導電部13と第二の導電部15を電気的に接続するパッドに整合する位置に開口部14aを形成し、第二の磁性体16が設けられる位置(スパイラル形状をなすアンテナ回路の最内周よりも内側の領域)に開口部14bを形成することによって形成することができる。
Next, as shown in FIG. 3E, a second insulating
Such a second insulating
次いで、図3(f)に示すように、第二の絶縁樹脂層14の上に、スパイラル形状をなすアンテナ回路15aを有する第二の導電部15を形成する。その厚さは、例えば1〜20μmである。
第二の導電部15を所定の領域に設ける方法は、第一の導電部13を設ける方法とほぼ同様に行うことができるので、詳しい説明は省略する。
Next, as shown in FIG. 3 (f), a second
Since the method of providing the second
次いで、図3(g)に示すように、スパイラル形状をなすアンテナ回路の最内周よりも内側の領域に、開口部12b.14bを介して第1の第一の絶縁樹脂層12および第二の絶縁樹脂層14を貫通して第二の磁性体16を形成する。その厚さは、例えば10〜50μmである。第二の磁性体16は、マスクを用いた印刷法により好ましく形成されるが、これに限定されずめっき法、スパッタ法等でもよい。
Next, as shown in FIG. 3G,
第二の磁性体16の形成後、前記アンテナ回路などの各種構造物が形成された半導体ウエハを所定の寸法にダイシングすることにより、前記アンテナ回路がパッケージ化された半導体チップを得ることができる。
なお、第二の導電部15上に封止樹脂層(図示略)を形成する場合、例えば、感光性ポリイミド樹脂等の感光性樹脂をフォトリソグラフィ技術によりパターニングすることによって、所望の位置に開口部を有する封止樹脂層を形成することができる。その厚さは、例えば1〜30μmである。なお、封止樹脂層の形成方法は、この方法に限定されるものではない。
After the second
In the case where a sealing resin layer (not shown) is formed on the second
以上のようにして得られる半導体装置では、半導体基板上に磁性体(第一の磁性体)が設けられ、さらに、スパイラル形状を有するアンテナ回路の最内周より内側にあたる部分に磁性体(第二の磁性体)が設けられているので、集磁効果を高めることができる。その結果、アンテナ感度が向上し、通信距離を長くすることができる。 In the semiconductor device obtained as described above, the magnetic body (first magnetic body) is provided on the semiconductor substrate, and further, the magnetic body (the second magnetic body) is disposed on the inner side of the innermost circumference of the antenna circuit having a spiral shape. The magnetic collecting effect can be enhanced. As a result, the antenna sensitivity can be improved and the communication distance can be increased.
以上、本発明の半導体装置について説明してきたが、本発明はこれに限定されるものではなく、発明の趣旨を逸脱しない範囲で、適宜変更が可能である。 Although the semiconductor device of the present invention has been described above, the present invention is not limited to this, and can be appropriately changed without departing from the spirit of the invention.
また、図では、半導体基板上のアンテナ回路1つに対応する部分のみを図示したが、本発明は、複数のアンテナ回路を備えた半導体装置に適用することもできる。 Further, in the figure, only a portion corresponding to one antenna circuit on the semiconductor substrate is illustrated, but the present invention can also be applied to a semiconductor device including a plurality of antenna circuits.
本発明は、アンテナ回路を有する各種半導体装置に適用できる。 The present invention can be applied to various semiconductor devices having an antenna circuit.
1 半導体基板、2 電極、3 パッシベーション膜、10 半導体装置、11 第一の磁性体、12 第一の絶縁樹脂層、13 第一の導電部、14 第二の絶縁樹脂層、15 第二の導電部、15a アンテナ回路、16 第二の磁性体。
DESCRIPTION OF
Claims (4)
該基板の一面を覆うように設けられた第一の磁性体と、
前記第一の磁性体上に設けられた第一の絶縁樹脂層と、
前記第一の絶縁樹脂層上に設けられ、前記電極と電気的に接続された第一の導電部と、
前記第一の導電部上に設けられた第二の絶縁樹脂層と、
前記第二の絶縁樹脂層上に設けられた第二の導電部と、を備えた半導体装置であって、
前記第一の導電部と前記第二の導電部とは電気的に接続されており、アンテナ回路を構成していることを特徴とする半導体装置。 A semiconductor substrate having electrodes on at least one surface;
A first magnetic body provided to cover one surface of the substrate;
A first insulating resin layer provided on the first magnetic body;
A first conductive portion provided on the first insulating resin layer and electrically connected to the electrode;
A second insulating resin layer provided on the first conductive portion;
A second conductive portion provided on the second insulating resin layer, and a semiconductor device comprising:
The semiconductor device, wherein the first conductive portion and the second conductive portion are electrically connected to constitute an antenna circuit.
4. The semiconductor device according to claim 3, wherein the first magnetic body and the second magnetic body are arranged at positions overlapping each other.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006005833A JP2007189499A (en) | 2006-01-13 | 2006-01-13 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006005833A JP2007189499A (en) | 2006-01-13 | 2006-01-13 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007189499A true JP2007189499A (en) | 2007-07-26 |
Family
ID=38344366
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006005833A Withdrawn JP2007189499A (en) | 2006-01-13 | 2006-01-13 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007189499A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012084586A (en) * | 2010-10-07 | 2012-04-26 | Renesas Electronics Corp | Inductor |
JP2012521089A (en) * | 2009-03-18 | 2012-09-10 | アギア システムズ インコーポレーテッド | Integrated circuit inductor with reduced magnetic coupling |
US8704531B2 (en) | 2008-03-28 | 2014-04-22 | Nec Corporation | Loop element and noise analyzer |
KR101483553B1 (en) * | 2013-09-06 | 2015-01-21 | 주식회사 바른전자 | Semiconductor package comprising ferrite antenna for near filed communication and manufacturing method thereof |
-
2006
- 2006-01-13 JP JP2006005833A patent/JP2007189499A/en not_active Withdrawn
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8704531B2 (en) | 2008-03-28 | 2014-04-22 | Nec Corporation | Loop element and noise analyzer |
JP2012521089A (en) * | 2009-03-18 | 2012-09-10 | アギア システムズ インコーポレーテッド | Integrated circuit inductor with reduced magnetic coupling |
JP2012084586A (en) * | 2010-10-07 | 2012-04-26 | Renesas Electronics Corp | Inductor |
KR101483553B1 (en) * | 2013-09-06 | 2015-01-21 | 주식회사 바른전자 | Semiconductor package comprising ferrite antenna for near filed communication and manufacturing method thereof |
CN104425434A (en) * | 2013-09-06 | 2015-03-18 | 株式会社百润电子 | Semiconductor package comprising ferrite antenna for near filed communication and manufacturing method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7905008B2 (en) | Method of manufacturing a coil component | |
JP3377786B2 (en) | Semiconductor chip | |
US20090033467A1 (en) | Rf identification device with near-field-coupled antenna | |
US8106845B2 (en) | Omnidirectional flat antenna and method of production | |
JP5815353B2 (en) | Coil wiring element and method of manufacturing coil wiring element | |
US7616167B2 (en) | Semiconductor device and method of producing the same | |
US7978043B2 (en) | Semiconductor device | |
JP2007189499A (en) | Semiconductor device | |
JP4141857B2 (en) | Semiconductor device | |
JP3377787B1 (en) | Semiconductor chip and semiconductor device using the same | |
JP2006319094A (en) | Semiconductor device and its manufacturing process | |
JP2008103603A (en) | Electronic substrate, and electronic apparatus | |
JP2009266908A (en) | Method for manufacturing semiconductor device and semiconductor device | |
JP2004213196A (en) | Semiconductor module, non-contact ic tag and manufacturing method for semiconductor module | |
JP2008091631A (en) | Semiconductor device | |
JP4316851B2 (en) | Manufacturing method of semiconductor chip | |
JP2007281230A (en) | Semiconductor device and its manufacturing method | |
JP2007019333A (en) | Semiconductor device and its manufacturing method | |
JP2010129858A (en) | Inductor element | |
JP2006041357A (en) | Semiconductor device and its manufacturing method | |
JP4675662B2 (en) | Semiconductor device | |
JP2006261297A (en) | Semiconductor device and its manufacturing method | |
JP2010093076A (en) | Semiconductor package and semiconductor device | |
JP2007189498A (en) | Semiconductor device and manufacturing method therefor | |
JP2006294896A (en) | Semiconductor device and its manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090407 |