JP2007281228A - Terminal group manufacturing method of circuit board - Google Patents
Terminal group manufacturing method of circuit board Download PDFInfo
- Publication number
- JP2007281228A JP2007281228A JP2006106128A JP2006106128A JP2007281228A JP 2007281228 A JP2007281228 A JP 2007281228A JP 2006106128 A JP2006106128 A JP 2006106128A JP 2006106128 A JP2006106128 A JP 2006106128A JP 2007281228 A JP2007281228 A JP 2007281228A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- terminals
- connecting portion
- terminal group
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Manufacturing Of Printed Wiring (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
本発明は回路基板に設けられた部品実装用の複数個の端子からなる端子群の製造方法に関するものであり、特に、端子群の表面に形成されるはんだプリコート層の厚みを均一化する端子群製造方法に関するものである。 The present invention relates to a method for manufacturing a terminal group comprising a plurality of terminals for component mounting provided on a circuit board, and more particularly, a terminal group for uniformizing the thickness of a solder precoat layer formed on the surface of the terminal group. It relates to a manufacturing method.
回路基板に設けられた部品実装用端子に電子部品の接続部を載置してはんだ付けする際に、はんだ付けの作業性を向上させるために、複数の端子からなる端子群に予めはんだプリコート層を形成することが知られている。このはんだプリコート層は、端子群の表面にペースト状はんだを印刷用メタルマスクを用いて印刷し、該ペースト状はんだを加熱溶融（以下フュージングと称する）して形成するか、あるいは、はんだめっき等によってはんだ層を形成し、該はんだ層にフラックスを塗布した後にフュージングすることにより形成される。 In order to improve the soldering workability when placing the connection part of the electronic component on the component mounting terminal provided on the circuit board and soldering, a solder precoat layer is previously formed on the terminal group composed of a plurality of terminals. Is known to form. The solder precoat layer is formed by printing paste solder on the surface of the terminal group using a printing metal mask and heating and melting the paste solder (hereinafter referred to as fusing), or by solder plating or the like. It is formed by forming a solder layer, fusing the solder layer and then fusing.
ペースト状はんだを印刷してはんだプリコート層を形成する方法では、狭いピッチの端子群の場合、ペースト状はんだのにじみやダレにより、隣接する端子間が繋がってしまうことがある。この状態でフュージングを行うと、はんだが溶融したときに隣接する端子間で均一に分離せず、はんだプリコート層の厚みにばらつきが発生し易い。また、端子周囲を覆うカバーレイの位置ずれによっても、はんだプリコート層の厚みが不均一となることもある。 In a method of forming a solder precoat layer by printing paste solder, in the case of a terminal group with a narrow pitch, adjacent terminals may be connected due to bleeding or sagging of the paste solder. When fusing is performed in this state, when the solder is melted, the adjacent terminals are not uniformly separated, and the thickness of the solder precoat layer tends to vary. Further, the thickness of the solder precoat layer may become non-uniform due to the positional deviation of the cover lay covering the periphery of the terminal.
図１７〜図２０は、ペースト状はんだを印刷してフュージングを行うまでの過程を示す説明図である。図１７は絶縁基板１の上に相対峙する端子２ａ，２ｂが複数組並列して配置された端子群を示し、端子長さ方向（図の左右方向）にカバーレイ３がずれた状態を示している。同図に示す端子２ａ，２ｂは端子長さが0.3mmで、カバーレイ３が0.1mmずれた状態で貼り合わせてある。従って、カバーレイ３の開口部３ａから露出する左側端子２ａの長さが0.2mm、右側端子２ｂの長さが0.4mmとなり、左右端子面積の差が２倍になってしまう。
17-20 is explanatory drawing which shows the process until it prints and pastes a paste-form solder. FIG. 17 shows a terminal group in which a plurality of sets of
この状態では、図１８に示すように印刷用メタルマスク４の左側開口部４ａがカバーレイ３の上にまで及んでいるため、ペースト状はんだ５を印刷すると、図１９に示すようにカバーレイ３の上面にまでペースト状はんだ５が印刷されてしまう。印刷されるペースト状はんだ５の量は、前記開口部４ａ，４ｂの大きさで決まるため、カバーレイ３のずれに関係なく同じ量が印刷される。従って、図２０に示すようにフュージングを行うと、面積が狭い端子２ａでは、はんだプリコート層６ａの厚みが厚くなり、逆に面積が広い端子２ｂでは、はんだプリコート層６ｂの厚みが薄くなる。この結果、はんだプリコート層６ａ，６ｂの厚みが不均一になる。
In this state, as shown in FIG. 18, the
ＩＣやコネクター等の部品を実装する際、図２１（ａ）に示すように、はんだプリコート層６の厚みが均等であれば、同図（ｂ）に示すように、部品を上方から圧接しながらはんだを溶融したときに、それぞれの端子２ではんだプリコート層６が均等な厚みとなって、良好な接続が得られる。
When mounting a component such as an IC or a connector, as shown in FIG. 21A, if the thickness of the
これに対して、図２２（ａ）に示すように、はんだプリコート層６の厚みにばらつきがあると、はんだプリコート層６が上方の部品端子に接続している端子２ｃと、接続していない端子２ｄが発生する。従って、同図（ｂ）に示すように、部品を上方から圧接しながらはんだを溶融したときに、上下の間隙が広い端子の接続を取ろうとして、部品をさらに押し込む必要があり、はんだプリコート層６の厚みが厚い端子２ｃでは、はんだがはみ出して隣接の端子とショートする可能性がある。このため、安定した接続を取ることができないという不具合があった。
On the other hand, as shown in FIG. 22 (a), when the thickness of the
一般的に、フレキシブル回路基板では、ベース材としてポリイミド等のフィルムを使用することが多く、この場合は温度や湿度によって寸法の収縮が起きる。このため、カバーレイを貼り合わせるときに位置ずれが発生し易く、その結果、端子が露出している面積が大きく変化してしまう。端子面積が小さければ、この影響が非常に大きいものになってしまう。また、フュージング時にも温度や湿度の影響で収縮を起こすことから、形成された回路との位置合わせが不安定になっている。従って、はんだプリコート層の厚みを均一に形成しにくい要因となっている。ここで、一般的にカバーレイを形成するには、必要な部分への絶縁インクの印刷による手法や、予め開口が形成された絶縁フィルムを接着する手法や、感光性の絶縁インクの塗布またはフィルム状の感光性絶縁樹脂のラミネートに続く露光、現像、熱処理による手法などが採用される。 In general, a flexible circuit board often uses a film of polyimide or the like as a base material. In this case, shrinkage of dimensions occurs due to temperature and humidity. For this reason, a positional shift is likely to occur when the coverlay is bonded, and as a result, the area where the terminals are exposed changes greatly. If the terminal area is small, this effect becomes very large. In addition, since the shrinkage occurs due to the influence of temperature and humidity during fusing, the alignment with the formed circuit is unstable. Therefore, it is a factor that it is difficult to form a uniform thickness of the solder precoat layer. Here, in general, in order to form a cover lay, a method by printing an insulating ink on a necessary portion, a method of bonding an insulating film in which an opening is formed in advance, a coating or film of photosensitive insulating ink A method by exposure, development, heat treatment, etc. following the lamination of the photosensitive insulating resin in the form of a tape is employed.
一方、はんだめっきによってはんだ層を形成し、このはんだ層をフュージングしてはんだプリコート層を形成する方法であっても、電流密度分布のばらつきによってワーク内ではんだ層の厚みが不均一となることもあり、前述したペースト状はんだを印刷する方法と同様に、はんだプリコート層の厚みを均一に形成しにくい要因となっている。 On the other hand, even if the solder layer is formed by solder plating and the solder pre-coating layer is formed by fusing the solder layer, the thickness of the solder layer may be non-uniform in the workpiece due to variations in the current density distribution. There is a factor that makes it difficult to form a uniform thickness of the solder precoat layer, similar to the method of printing paste solder described above.
部品を押し込まざるを得ないときの、はんだのはみ出しによるショートを防止する方法としては、端子の一部にはんだと融合しないスリット状の領域を形成し、横幅の広い端子部分と、スリット状の領域によって分割された横幅の狭い端子部分とに分けることで、余剰の溶融はんだがスリット状の領域に流れ込むようにしたものが知られている（例えば、特許文献１参照）。 As a method to prevent short-circuiting due to protrusion of solder when parts have to be pushed in, a slit-like area that does not fuse with solder is formed in a part of the terminal, a wide terminal part, and a slit-like area It is known that excessive molten solder flows into a slit-like region by dividing the terminal portion into narrow terminal portions divided by (see, for example, Patent Document 1).
また、絶縁基板上にはんだ耐熱性を有する感光性樹脂製マスクを設け、該マスクを露光することにより開口部を形成し、この開口部にペースト状はんだを埋め込んでリフローすることにより、接続端子上にはんだプリコート層を形成した後に、前記感光性樹脂製マスクを溶解除去する方法も知られている（例えば、特許文献２参照）。
カバーレイの位置ずれ等から、はんだプリコート層の厚みが均一でない場合、図２２に示すように、部品を必要以上に押し込むことになり、はんだがはみ出して隣接の端子とショートする危険がある等、従来は安定した接続を取ることができないという不具合があった。 If the thickness of the solder precoat layer is not uniform due to misalignment of the coverlay, etc., as shown in FIG. 22, the parts will be pushed more than necessary, and there is a risk that the solder will protrude and short to the adjacent terminals, etc. Conventionally, there has been a problem that a stable connection cannot be established.
特許文献１記載の発明は、余剰の溶融はんだがスリット状の領域に流れ込むようにしてあるが、はんだプリコート層の厚みを均等にするようにはなっておらず、逆にスリット状領域を形成することによって端子に狭隘部が生じ、この狭隘部のはんだが薄くなり、厚みがばらつく要因にもなる 。
In the invention described in
特許文献２記載の発明は、感光性樹脂製マスクに開口部を設け、ここにペースト状はんだを埋め込んではんだプリコート層を形成した後に、前記感光性樹脂製マスクを除去するので、工数が多くなってコスト高となる。また、はんだプリコート層の厚みをより簡単に均一化することができず、従来は外観検査により厚みを確認して、差が大きい場合には手直しを行っている。このため、品質および作業効率が良好ではなかった。
In the invention described in
そこで、本発明は、回路基板に設けられた部品実装用の複数個の端子からなる端子群の表面にはんだプリコート層を形成する方法において、狭ピッチの端子に対しても端子群内のそれぞれの端子表面に形成されるはんだプリコート層の厚みを均一化する端子群の製造方法を提供することを目的とする。 Accordingly, the present invention provides a method for forming a solder precoat layer on the surface of a terminal group consisting of a plurality of terminals for mounting components provided on a circuit board, and each of the terminals in the terminal group is also applied to a narrow pitch terminal. It aims at providing the manufacturing method of the terminal group which equalizes the thickness of the solder precoat layer formed in a terminal surface.
本発明は上記目的を達成するために提案されたものであり、請求項１記載の発明は、回路基板に設けられた部品実装用の複数個の端子からなる端子群であって、該端子群の表面にはんだプリコート層を形成する方法において、前記端子群には相対峙する端子相互間をそれぞれ接続する前記端子と同一材質からなる連結部が予め形成されており、この連結部を含む前記端子群の表面にはんだ層を設け、このはんだ層を加熱溶融してはんだプリコート層を形成し、然る後に、前記端子相互間の不要部分を切断除去することを特徴とする回路基板の端子群製造方法を提供する。
The present invention has been proposed in order to achieve the above object, and the invention according to
この構成によれば、回路基板に設けられた端子群の相対峙する端子相互間がそれぞれ前記端子と同一材質からなる連結部にて接続され、双方の端子と連結部が一体の平面をなしている。この端子と連結部の表面にペースト状はんだの印刷やはんだめっきを行えば、端子と連結部の表面は段差がなくて一体の平面であるため、この平面にほぼ同一厚みのはんだ層が形成される。このはんだ層をフュージングすれば、それぞれの端子と連結部の平面部全体にはんだが流れ込み、前記平面部全体に亘って、均一厚みのはんだプリコート層が形成される。そして、前記端子群の相対峙する端子相互間の不要部分を切断除去することにより、前記連結部近傍がなくなって、均一厚みのはんだプリコート層を有する端子がそれぞれ離間して端子群が形成される。 According to this configuration, the mutually facing terminals of the terminal group provided on the circuit board are connected to each other by the connecting portions made of the same material as the terminals, and both the terminals and the connecting portions form an integral plane. Yes. If paste-like solder printing or solder plating is performed on the surface of the terminal and the connecting portion, the surface of the terminal and the connecting portion is an integral flat surface without a step, and therefore a solder layer having substantially the same thickness is formed on this flat surface. The When this solder layer is fused, the solder flows into the entire flat portion of each terminal and connecting portion, and a solder precoat layer having a uniform thickness is formed over the entire flat portion. Then, by cutting and removing unnecessary portions between the mutually facing terminals of the terminal group, the vicinity of the connecting portion is eliminated, and terminals having a solder precoat layer having a uniform thickness are separated from each other to form a terminal group. .
請求項２記載の発明は、回路基板に設けられた部品実装用の複数個の端子からなる端子群であって、該端子群の表面にはんだプリコート層を形成する方法において、前記端子群には相対峙する端子相互間をそれぞれ接続する前記端子と同一材質からなる第１の連結部と、隣接する第１の連結部相互間をそれぞれ接続する前記端子および第１の連結部と同一材質からなる第２の連結部が予め形成されており、これら第１および第２の連結部を含む前記端子群の表面にはんだ層を設け、このはんだ層を加熱溶融してはんだプリコート層を形成し、然る後に、前記端子相互間の不要部分を切断除去することを特徴とする回路基板の端子群製造方法を提供する。
The invention according to
この構成によれば、回路基板に設けられた端子群の相対峙する端子相互間がそれぞれ前記端子と同一材質からなる第１の連結部にて接続され、双方の端子と第１の連結部が一体の平面をなしている。また、隣接する第１の連結部相互間がそれぞれ前記端子および第１の連結部と同一材質からなる第２の連結部にて接続され、第１の連結部と第２の連結部が一体の平面をなしている。前記相対峙する端子と第１の連結部と第２の連結部の表面にペースト状はんだの印刷やはんだめっきを行えば、各端子と第１および第２の連結部の表面は段差がなくて一体の平面であるため、この平面にほぼ同一厚みのはんだ層が形成される。 According to this configuration, the mutually opposing terminals of the terminal group provided on the circuit board are connected to each other by the first connecting portion made of the same material as the terminals, and both the terminals and the first connecting portion are connected to each other. It is an integral plane. Adjacent first connecting portions are connected to each other by a second connecting portion made of the same material as the terminal and the first connecting portion, and the first connecting portion and the second connecting portion are integrated. It is flat. If paste solder printing or solder plating is performed on the surfaces of the terminals facing each other, the first connecting portion, and the second connecting portion, the surface of each terminal and the first and second connecting portions has no step. Since it is an integral plane, a solder layer having substantially the same thickness is formed on this plane.
このはんだ層をフュージングすれば、各端子と第１および第２の連結部の平面部全体にはんだが流れ込み、前記平面部全体に亘って、ほぼ均一厚みのはんだプリコート層が形成される。第１の連結部と第２の連結部の接続部分近傍（交差部分）では、双方の回路の幅により面積が大きくなるため、はんだプリコート層の厚みがわずかに厚くなるが、前記端子群の相対峙する端子相互間の不要部分を切断除去することにより、前記交差部分がなくなって、均一厚みのはんだプリコート層を有する端子がそれぞれ離間して端子群が形成される。 When this solder layer is fused, the solder flows into the entire flat portion of each terminal and the first and second connecting portions, and a solder precoat layer having a substantially uniform thickness is formed over the entire flat portion. In the vicinity of the connecting portion (intersection portion) between the first connecting portion and the second connecting portion, the area increases due to the width of both circuits, so the thickness of the solder precoat layer is slightly increased. By cutting and removing unnecessary portions between the opposing terminals, the crossing portions are eliminated, and terminals having a solder precoat layer having a uniform thickness are separated from each other to form a terminal group.
請求項３記載の発明は、上記第１の連結部であって、該第１の連結部と第２の連結部の接続部分近傍に開口部を設けたことを特徴とする請求項２記載の回路基板の端子群製造方法を提供する。
Invention of
この構成によれば、上記第１の連結部と第２の連結部の接続部分近傍（交差部分）に開口部を設けたことにより、該交差部分の面積が大きくならない。従って、該交差部分のはんだ層の厚みが厚くならず、他の平面部とほぼ同じ厚みで、より一層均一した厚みのはんだプリコート層が形成される。 According to this configuration, since the opening is provided in the vicinity (intersection) of the connection portion between the first connection portion and the second connection portion, the area of the intersection portion does not increase. Accordingly, the thickness of the solder layer at the intersecting portion is not increased, and a solder precoat layer having a more uniform thickness is formed with substantially the same thickness as the other flat portions.
請求項４記載の発明は、上記第１の連結部であって、上記端子群の最外側縁部に切欠部を設けたことを特徴とする請求項２記載の回路基板の端子群製造方法を提供する。 According to a fourth aspect of the present invention, there is provided the circuit board terminal group manufacturing method according to the second aspect, wherein the first connecting portion is provided with a notch at an outermost edge of the terminal group. provide.
この構成によれば、上記端子群の最外側にある第１の連結部の外側縁部に切欠部を設けたことにより、最外側にある第１の連結部と第２の連結部の接続部近傍（交差部分）の面積が大きくならない。従って、該交差部分のはんだ層の厚みが厚くならず、他の平面部とほぼ同じ厚みで、より一層均一した厚みのはんだプリコート層が形成される。 According to this configuration, by providing a notch in the outer edge of the first connecting portion located on the outermost side of the terminal group, the connecting portion between the first connecting portion and the second connecting portion located on the outermost side. The area of the neighborhood (intersection) does not increase. Accordingly, the thickness of the solder layer at the intersecting portion is not increased, and a solder precoat layer having a more uniform thickness is formed with substantially the same thickness as the other flat portions.
請求項５記載の発明は、上記第１の連結部であって、上記端子群の最外側縁部に凸部を設けたことを特徴とする請求項２記載の回路基板の端子群製造方法を提供する。 According to a fifth aspect of the present invention, there is provided the terminal group manufacturing method for a circuit board according to the second aspect, wherein the first connecting portion is provided with a convex portion at an outermost edge portion of the terminal group. provide.
この構成によれば、上記端子群の最外側にある第１の連結部の外側縁部に凸部を設けたことにより、最外側にある第１の連結部と第２の連結部の接続部分近傍（交差部分）のはんだが外側縁部の凸部に流れ、該交差部分のはんだ層の厚みが厚くならず、他の平面部とほぼ同じ厚みで、より一層均一した厚みのはんだプリコート層が形成される。 According to this configuration, by providing a convex portion on the outer edge of the first connecting portion located on the outermost side of the terminal group, a connecting portion between the first connecting portion located on the outermost side and the second connecting portion. The solder in the vicinity (intersection) flows to the convex part of the outer edge, and the thickness of the solder layer at the intersection does not increase. It is formed.
請求項６記載の発明は、上記端子の回路幅を回路パターンよりも幅広に形成し、且つ、端子相互間の連結部の回路幅を上記端子よりも幅狭に形成したことを特徴とする請求項１または２記載の回路基板の端子群製造方法を提供する。
The invention according to
この構成によれば、上記端子の回路幅を回路パターンならびに連結部の回路幅よりも広くしたことにより、相対峙する端子部分のみではんだ層が厚くなり、該端子部分で均一した厚みのはんだプリコート層が形成される。 According to this configuration, by making the circuit width of the terminal wider than the circuit width of the circuit pattern and the connecting portion, the solder layer is thickened only at the terminal portions facing each other, and the solder precoat having a uniform thickness at the terminal portions. A layer is formed.
本発明によれば、端子間の寸法やカバーレイにずれが発生したとしても、これらの寸法ずれに影響されることなく、はんだプリコート層をより均一な厚みに形成することが可能となり、実装部品の接続が容易かつ確実に行えるようになり、回路基板製造における品質ならびに生産効率を大幅に向上させることができる。 According to the present invention, it is possible to form the solder precoat layer with a more uniform thickness without being affected by these dimensional deviations even if the dimensions between the terminals and the coverlay are displaced. Can be easily and reliably connected, and the quality and production efficiency in circuit board manufacture can be greatly improved.
以下、本発明に係る回路基板の端子群製造方法について、好適な実施例をあげて説明する。回路基板に設けられた部品実装用の複数個の端子からなる端子群の表面にはんだプリコート層を形成する方法において、狭ピッチの端子に対しても端子群内のそれぞれの端子表面に形成されるはんだプリコート層の厚みを均一化するという目的を達成するために、本発明は前記端子群には相対峙する端子相互間をそれぞれ接続する連結部が予め形成されており、この連結部を含む前記端子群の表面にはんだ層を設け、このはんだ層を加熱溶融してはんだプリコート層を形成し、然る後に、前記端子相互間の不要部分を切断除去することにより実現した。 Hereinafter, a method for producing a terminal group of a circuit board according to the present invention will be described with reference to preferred embodiments. In a method of forming a solder precoat layer on the surface of a terminal group consisting of a plurality of terminals for mounting components provided on a circuit board, a narrow pitch terminal is formed on each terminal surface in the terminal group. In order to achieve the object of making the thickness of the solder precoat layer uniform, the present invention includes a connecting portion for connecting the terminals facing each other in advance in the terminal group, and including the connecting portion. This was realized by providing a solder layer on the surface of the terminal group, heating and melting the solder layer to form a solder precoat layer, and then cutting and removing unnecessary portions between the terminals.
なお、説明の都合上、図１７〜図２２の従来技術で説明したものと同一構成部分は各実施例においても同一符号を使用するものとする。 For convenience of explanation, the same components as those described in the prior art of FIGS. 17 to 22 are denoted by the same reference numerals in each embodiment.
先ず、図１〜図５に従って実施例１について説明する。図１は絶縁基板１の上に相対峙する端子２ａ，２ｂが複数組並列して配置された端子群を示し、該端子群には各端子２ａ，２ｂ相互間を接続する連結部１０が予め形成されている。この連結部１０は前記端子２ａ，２ｂと同一材質からなっている。絶縁基板１の表面にはカバーレイ３を貼り付けてあり、該カバーレイ３に設けた開口部３ａから前記端子群の各端子２ａ，２ｂおよび連結部１０が露出しており、他の回路パターン部分はカバーレイ３にて被蔽されている。
First, Example 1 is demonstrated according to FIGS. FIG. 1 shows a terminal group in which a plurality of sets of
カバーレイの開口部３ａから破線の位置までが、本来の端子２ａ，２ｂの長さを示している。仮に、カバーレイ３の貼り付け位置がずれて、開口部３ａから破線の位置までの長さが左右で異なったとしても、後述するように、端子２ａ，２ｂおよび連結部１０の全体にはんだが流れ込むため、均一した厚みではんだプリコート層６が形成される。
The length of the
図２は印刷用メタルマスク４を示し、前記各端子２ａ，２ｂおよび連結部１０の位置に対応して開口部４ｃが設けられている。ペースト状はんだ５を印刷すると、前記印刷用メタルマスクの開口部４ｃにペースト状はんだが印刷され、図３に示すように、印刷用メタルマスク４を取り外すと、前記カバーレイの開口部３ａ内の各端子２ａ，２ｂおよび連結部１０の上にペースト状のはんだ層５が設けられる。
FIG. 2 shows the
この状態ではんだ層をフェージングすれば、図４に示すように、カバーレイの開口部３ａ内の各端子２ａ，２ｂおよび連結部１０の上に、はんだプリコート層６が形成される。万一、前記印刷用メタルマスクの開口部４ｃが他の部分にまではみ出して、カバーレイ３の上面や端子２ａ，２ｂおよび連結部１０以外部分にまで印刷されてしまったとしても、フュージングすることにより、各端子２ａ，２ｂおよび連結部１０の全体にはんだが流れ込むので、均一厚みのプリコート層６を形成することができる。
If the solder layer is faded in this state, as shown in FIG. 4, the
このように、カバーレイ３にずれが生じたとしても、カバーレイの開口部３ａの位置ずれに関係なく、はんだプリコート層６を形成することが可能となる。そして、図５に示すように、相対峙する端子２ａ，２ｂ相互間の不要部分をプレス打ち抜きなどの手段で切断除去することにより、前記連結部１０がなくなり、除去部分１１を挟んで均一厚みのはんだプリコート層６を有する端子２ａ，２ｂがそれぞれ離間して形成される。
Thus, even if the cover lay 3 is displaced, the
斯くして、相対峙する端子２ａ，２ｂ間を連結部１０によって繋ぐことで、カバーレイ３の位置ずれによる端子面積の変化（面積差）が発生することがなくなり、均一厚みのはんだプリコート層６を有する端子群が形成され、部品実装が安定して行えるため回路基板の生産性の向上に寄与できる。
Thus, by connecting the
なお、図４〜図５では、はんだの表面張力を説明するため、はんだプリコート層６の両端部側（カバーレイの開口部３ａの縁部側）が極端に丸みをおびて記載されているが、双方の端子２ａ，２ｂのはんだプリコート層６の厚み（最厚部分）が等しいので、部品実装時にはんだがはみ出して隣接する他の端子に接触するようなことはない。
4 to 5, in order to explain the surface tension of the solder, both end portions of the solder precoat layer 6 (edge side of the
次に、図６〜図８に従って実施例２について説明する。図６は絶縁基板１の上に相対峙する端子２ａ，２ｂが複数組並列して配置された端子群を示し、該端子群には各端子２ａ，２ｂ相互間を接続する第１の連結部１２と、隣接する第１の連結部１２，１２相互間を接続する第２の連結部１３が予め形成されておいる。この第１の連結部１２と第２の連結部１３は前記端子２ａ，２ｂと同一材質からなっている。絶縁基板１の表面にはカバーレイ３を貼り付けてあり、該カバーレイ３に設けた開口部３ａから前記端子群の各端子２ａ，２ｂおよび第１の連結部１２と第２の連結部１３が露出しており、他の回路パターン部分はカバーレイ３にて被蔽されている。
Next, Example 2 will be described with reference to FIGS. FIG. 6 shows a terminal group in which a plurality of sets of
図７は印刷用メタルマスク４を示し、図２のように端子および連結部の形状に合わせてもよいが、ここでは前記カバーレイの開口部３ａに対応して一括開口した開口部４ｄが設けられている。ペースト状はんだ５を印刷すると、前記印刷用メタルマスクの開口部４ｄの全体にペースト状はんだ５が印刷される。印刷用メタルマスク４を取り外して、はんだ層をフェージングすれば、各端子２ａ，２ｂおよび第１の連結部１２と第２の連結部１３の平面部全体にはんだが流れ込み、図８に示すように、各端子２ａ，２ｂおよび第１の連結部１２と第２の連結部１３の上に、ほぼ均一厚みのはんだプリコート層６が形成される。
FIG. 7 shows the
このように、相対峙する端子２ａ，２ｂ間に第１の連結部１２を設けるだけではなく、隣接する第１の連結部１２，１２間の相互を接続する第２の連結部１３を設けることにより、フュージング時に溶融したはんだが、対峙または隣接した端子間の平面部で移動することから、より一層均一厚みのはんだプリコート層６を形成することが可能となる。図示は省略するが、実施例１と同様に、相対峙する端子２ａ，２ｂ相互間の不要部分をプレス打ち抜きなどの手段で切断除去することにより、前記第１の連結部１２および第２の連結部１３がなくなり、均一厚みのはんだプリコート層６を有する端子２ａ，２ｂがそれぞれ離間して形成される。
In this way, not only the first connecting
なお、第１および第２の連結部１２，１３の回路幅は、端子２ａ，２ｂの回路幅の30％から150％までが適当である。接続する回路幅により第１および第２の連結部１２，１３の接続部分近傍（交差部分）の面積が端子２ａ，２ｂ部分よりも大きくなるため、はんだプリコート層６の厚みが交差部分でやや厚くなる。実験例では、端子２ａ，２ｂの回路幅が0.25mm、第１および第２の連結部１２，１３の回路幅が0.25mmの場合、交差部分の厚みは端子部の厚み40μmに対し、60μmとやや厚くなることを確認した。しかし、前述したように、第１の連結部１２と第２の連結部１３は打ち抜いて除去するため、部品実装において悪影響を及ぼすことはない。
The circuit width of the first and second connecting
次に、図９〜図１０に従って実施例３について説明する。実施例３は実施例２の変形例である。図９に示すように、絶縁基板１の上に相対峙する端子２ａ，２ｂが複数組並列して配置するとともに、各端子２ａ，２ｂ相互間を接続する第１の連結部１２と、隣接する第１の連結部１２，１２相互間を接続する第２の連結部１３が予め形成されている。さらに、前記第１の連結部１２の略中央部、すなわち第２の連結部１３との接続部分近傍（交差部分）に開口部１４を設けて、該交差部分の回路を一部除去する。
Next, Example 3 will be described with reference to FIGS. The third embodiment is a modification of the second embodiment. As shown in FIG. 9, a plurality of sets of
この開口部１４は丸形のほか三角形や四角形など多角形であってもよい。なお、最外側の交差部分には前記開口部１４ではなく、第２の連結部１３との接続部分の反対側すなわち最外側縁部に切欠部１５を設けてもよい。前記開口部１４の大きさは、交差部分の面積の10％から80％程度の面積が適当である。
The
実施例２の場合と同様に、印刷用メタルマスク４を使用してカバーレイの開口部３ａ部分にペースト状はんだ５を印刷し、印刷用メタルマスク４を取り外して、はんだ層をフェージングすれば、各端子２ａ，２ｂおよび第１の連結部１２と第２の連結部１３の平面部全体にはんだが流れ込み、図１０に示すように、各端子２ａ，２ｂおよび第１の連結部１２と第２の連結部１３の上に、ほぼ均一厚みのはんだプリコート層６が形成される。
As in the case of Example 2, if the
このように、第１の連結部１２と第２の連結部１３の交差部分に開口部１４または切欠部１５を設けたことにより、交差部分の面積が端子部分よりも大きくならない。従って、該交差部分のはんだ層が厚くならず、他の平面部とほぼ同じ厚みで、より一層均一した厚みのはんだプリコート層６が形成される。
Thus, by providing the
そして、端子２ａ，２ｂ相互間の不要部分を切断除去することにより、前記第１の連結部１２および第２の連結部１３がなくなり、均一厚みのはんだプリコート層６を有する端子２ａ，２ｂがそれぞれ離間して形成される。
Then, by cutting and removing unnecessary portions between the
次に、図１１〜図１２に従って実施例４について説明する。実施例４は実施例２のさらなる変形例である。図１１に示すように、絶縁基板１の上に相対峙する端子２ａ，２ｂが複数組並列して配置するとともに、各端子２ａ，２ｂ相互間を接続する第１の連結部１２と、隣接する第１の連結部１２，１２相互間を接続する第２の連結部１３が予め形成されている。さらに、最外側の第１の連結部１２には、第２の連結部１３との接続部分の反対側すなわち最外側縁部に凸部１６を設けてある。
Next, a fourth embodiment will be described with reference to FIGS. The fourth embodiment is a further modification of the second embodiment. As shown in FIG. 11, a plurality of sets of
実施例２の場合と同様に、印刷用メタルマスク４を使用してカバーレイの開口部３ａ部分にペースト状はんだ５を印刷し、印刷用メタルマスク４を取り外して、はんだ層をフェージングすれば、各端子２ａ，２ｂおよび第１の連結部１２と第２の連結部１３の平面部全体にはんだが流れ込み、各端子２ａ，２ｂおよび第１の連結部１２と第２の連結部１３の上に、ほぼ均一厚みのはんだプリコート層６が形成される。
As in the case of Example 2, if the
実施例２で前述したように、第１および第２の連結部１２，１３の交差部分の面積が端子２ａ，２ｂ部分よりも大きくなるため、はんだプリコート層６の厚みが交差部分でやや厚くなるが、本実施例のように、最外側にある交差部分の外側に前記凸部１６を設けたことにより、はんだが凸部１６へ流れ込んで、最外側の交差部分とその他の交差部分とで、はんだの厚さがほぼ等しくなる。
As described above in the second embodiment, since the area of the intersecting portion of the first and second connecting
また、図１２に示すように、前記第１の連結部１２と第２の連結部１３との交差部分に開口部１４を設けて、該交差部分の回路を一部除去した回路基板においても、最外側の交差部分に、第２の連結部１３との接続部分の反対側すなわち最外側縁部に凸部１６を設ける。
In addition, as shown in FIG. 12, even in a circuit board in which an
図１１の場合と同様に、カバーレイの開口部３ａ部分にペースト状はんだ５を印刷した後に、はんだ層をフェージングすれば、各端子２ａ，２ｂおよび第１の連結部１２と第２の連結部１３の平面部全体にはんだが流れ込み、各端子２ａ，２ｂおよび第１の連結部１２と第２の連結部１３の上にほぼ均一厚みのはんだプリコート層６が形成される。
As in the case of FIG. 11, if the solder layer is faded after the paste-
この場合も、前記交差部分に開口部１４を設けたことにより、該交差部分のはんだ層が厚くならず、さらに、最外側の交差部分の外側に前記凸部１６を設けたことにより、はんだが凸部１６へ流れ込むため、より一層均一した厚みのはんだプリコート層６が形成される。
Also in this case, by providing the
そして、図１１および図１２の何れの場合でも、交差部分のはんだ層が他の実施例に比較して薄くなることにより、端子２ａ，２ｂ相互間の不要部分を打ち抜くときに、打ち抜き型が交差部分のはんだプリコート層に局部的に当たるのを防止できる。
In either case of FIG. 11 and FIG. 12, the punching die intersects when the unnecessary portion between the
次に、図１３〜図１４に従って実施例５について説明する。実施例５は実施例４の変形例である。図１３に示すように、絶縁基板１の上に相対峙する端子２ａ，２ｂが複数組並列して配置するとともに、各端子２ａ，２ｂ相互間を接続する第１の連結部１２と、隣接する第１の連結部１２，１２相互間を接続する第２の連結部１３が予め形成されている。さらに、前記端子２ａ，２ｂの回路幅を回路パターンよりも広くするとともに、第１の連結部１２と第２の連結部１３の回路幅を端子２ａ，２ｂよりも狭く形成する。
Next, Example 5 will be described with reference to FIGS. The fifth embodiment is a modification of the fourth embodiment. As shown in FIG. 13, a plurality of sets of
実施例４の場合と同様に、印刷用メタルマスク４を使用してカバーレイの開口部３ａ部分にペースト状はんだ５を印刷し、印刷用メタルマスク４を取り外して、はんだ層をフェージングすれば、各端子２ａ，２ｂおよび第１の連結部１２と第２の連結部１３の平面部全体にはんだが流れ込んではんだプリコート層６が形成される。
As in the case of Example 4, if the paste-
本実施例では、端子２ａ，２ｂの回路幅を回路パターンよりも広く、カバーレイの開口部３ａから端子２ａ，２ｂまでの部分と、第１の連結部１２と第２の連結部１３を幅狭に形成してあるので、幅狭部分でははんだ層が薄くなり、カバーレイ３がずれたとしても、その影響をより小さくすることができる。すなわち、端子２ａ，２ｂのみではんだ層が厚くなり、該端子部分で均一した厚みのはんだプリコート層６が形成される。また端子２ａ，２ｂ相互間は切断除去されるが、この除去部分１１のはんだ量を少なくすることができ、不要部分におけるはんだの無駄を省くことが可能である。
In the present embodiment, the circuit width of the
次に、図１５〜図１６に従って実施例６について説明する。実施例１〜実施例５は、何れも端子２ａ，２ｂおよび連結部（１０または１２，１３）にプリコート層６を形成した後に、端子２ａ，２ｂ相互間の不要部分を打ち抜いて除去するが、多層回路基板などでは、外層基板の不要部分を打ち抜くことにより、内層基板の回路も打ち抜かれてしまうため、回路設計に大きな制約を受けてしまうことが多い。そこで、不要部分をハーフカットすることによって、外層基板の不要部分のみを除去する。
Next, Example 6 will be described with reference to FIGS. In each of Examples 1 to 5, after the
例えば、図１５に示すように、多層回路基板の外層基板２０に、実施例１において説明したような端子群が形成されている場合、不要部分として除去すべき箇所に対応して中空部２１が形成された接着部材２２で、前記外装基板２０を内層基板２３に積層しておく。
For example, as shown in FIG. 15, when the terminal group as described in the first embodiment is formed on the
すなわち、相対峙する端子２ａ，２ｂおよび連結部１０にはんだ層を印刷し、フェージングによってプリコート層６を形成した後に、端子２ａ，２ｂ間の除去部分１１に沿って外装基板２０をハーフカットすれば、図１６に示すように、前記接着部材２２の中空部２１がハーフカットの逃げとなり、内層基板２３を傷損させることなくして、外層基板２０の不要部分のみを除去することができる。斯くして、不要部分の除去による回路設計の制約を最小限に抑えることができる。
That is, after the solder layer is printed on the opposing
ここで、前記中空部２１に、フッ素樹脂シートや、離型剤処理を表面に施した可撓性絶縁シートなどの接着しないシート部材を載置すると、ハーフカットの際の下当てシートとなるので、安定したハーフカットができるとともに、万一、切断深さに狂いが生じても、内装基板を防護する防護シートにもなり、好適である。
Here, when a non-adhesive sheet member such as a fluororesin sheet or a flexible insulating sheet subjected to a release agent treatment is placed on the
なお、本発明は、本発明の精神を逸脱しない限り種々の改変を為すことができ、そして、本発明が該改変されたものに及ぶことは当然である。 It should be noted that the present invention can be variously modified without departing from the spirit of the present invention, and the present invention naturally extends to the modified ones.
１ 絶縁基板
２，２ａ，２ｂ 端子
３ カバーレイ
３ａ 開口部
４ 印刷用メタルマスク
４ａ，４ｂ，４ｃ，４ｄ 開口部
５ ペースト状はんだ
６，６ａ，６ｂ はんだプリコート層
１０ 連結部
１１ 除去部
１２ 第１の連結部
１３ 第２の連結部
１４ 開口部
１５ 切欠部
１６ 凸部
２０ 外層基板
２１ 中空部
２２ 接着部材
２３ 内層基板
DESCRIPTION OF
Claims (6)
前記端子群には相対峙する端子相互間をそれぞれ接続する前記端子と同一材質からなる連結部が予め形成されており、
この連結部を含む前記端子群の表面にはんだ層を設け、このはんだ層を加熱溶融してはんだプリコート層を形成し、
然る後に、前記端子相互間の不要部分を切断除去することを特徴とする回路基板の端子群製造方法。 In a method of forming a solder precoat layer on a surface of a terminal group comprising a plurality of terminals for mounting components provided on a circuit board,
The terminal group is formed in advance with a connecting portion made of the same material as the terminal for connecting the terminals facing each other.
A solder layer is provided on the surface of the terminal group including the connecting portion, the solder layer is heated and melted to form a solder precoat layer,
Thereafter, an unnecessary portion between the terminals is cut and removed.
前記端子群には相対峙する端子相互間をそれぞれ接続する前記端子と同一材質からなる第１の連結部と、隣接する第１の連結部相互間をそれぞれ接続する前記端子および第１の連結部と同一材質からなる第２の連結部が予め形成されており、
これら第１および第２の連結部を含む前記端子群の表面にはんだ層を設け、このはんだ層を加熱溶融してはんだプリコート層を形成し、
然る後に、前記端子相互間の不要部分を切断除去することを特徴とする回路基板の端子群製造方法。 In a method of forming a solder precoat layer on a surface of a terminal group comprising a plurality of terminals for mounting components provided on a circuit board,
The terminal group includes a first connecting portion made of the same material as the terminal that connects the terminals facing each other, and the terminal and the first connecting portion that connect the adjacent first connecting portions, respectively. And a second connecting portion made of the same material is formed in advance,
A solder layer is provided on the surface of the terminal group including the first and second connecting portions, the solder layer is heated and melted to form a solder precoat layer,
Thereafter, an unnecessary portion between the terminals is cut and removed.
3. The circuit board according to claim 1, wherein a circuit width of the terminal is formed wider than a circuit pattern, and a circuit width of a connecting portion between the terminals is formed narrower than the terminal. Terminal group manufacturing method.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006106128A JP4936771B2 (en) | 2006-04-07 | 2006-04-07 | Circuit board terminal group manufacturing method |
| TW096109872A TW200746949A (en) | 2006-04-07 | 2007-03-22 | Method of manufacturing terminal set of circuit board |
| CN2007100904082A CN101052279B (en) | 2006-04-07 | 2007-04-06 | Method of manufacturing terminal set of circuit basic plate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006106128A JP4936771B2 (en) | 2006-04-07 | 2006-04-07 | Circuit board terminal group manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007281228A true JP2007281228A (en) | 2007-10-25 |
| JP4936771B2 JP4936771B2 (en) | 2012-05-23 |
Family
ID=38682369
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006106128A Expired - Fee Related JP4936771B2 (en) | 2006-04-07 | 2006-04-07 | Circuit board terminal group manufacturing method |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP4936771B2 (en) |
| CN (1) | CN101052279B (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6483079B2 (en) * | 2016-12-13 | 2019-03-13 | 本田技研工業株式会社 | Electrical conductor joining method |
| CN108581127B (en) * | 2018-06-25 | 2024-04-19 | 广东朝阳电子科技股份有限公司 | Staggered earphone wire tin-dipping jig and accurate tin-dipping method |
| US20220131289A1 (en) * | 2019-02-08 | 2022-04-28 | Nippon Sheet Glass Company, Limited | Glass plate module |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08167771A (en) * | 1994-12-13 | 1996-06-25 | Sony Corp | Soldering method and printed wiring board |
| JPH10322007A (en) * | 1997-05-21 | 1998-12-04 | Ibiden Co Ltd | Manufacture of printed board |
-
2006
- 2006-04-07 JP JP2006106128A patent/JP4936771B2/en not_active Expired - Fee Related
-
2007
- 2007-04-06 CN CN2007100904082A patent/CN101052279B/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08167771A (en) * | 1994-12-13 | 1996-06-25 | Sony Corp | Soldering method and printed wiring board |
| JPH10322007A (en) * | 1997-05-21 | 1998-12-04 | Ibiden Co Ltd | Manufacture of printed board |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4936771B2 (en) | 2012-05-23 |
| CN101052279B (en) | 2010-06-23 |
| CN101052279A (en) | 2007-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4640952B2 (en) | Chip resistor and manufacturing method thereof | |
| JP4936771B2 (en) | Circuit board terminal group manufacturing method | |
| JP6038439B2 (en) | Chip resistor, chip resistor mounting structure | |
| JP5958768B2 (en) | Circuit structure | |
| JP4676411B2 (en) | Method for manufacturing printed wiring board | |
| JP2006100704A (en) | Rigid-flexible substrate and manufacturing method therefor | |
| JP2010103295A (en) | Method for manufacturing end surface through-hole wiring substrate | |
| JP4831819B2 (en) | Circuit board terminal group manufacturing method | |
| JP4786461B2 (en) | Method for manufacturing terminal for connecting connector of wiring board | |
| JP4074327B2 (en) | Flexible printed circuit board | |
| JP6570728B2 (en) | Electronic device and manufacturing method thereof | |
| JP2010212320A (en) | Flexible printed wiring board | |
| JP5242614B2 (en) | Chip resistor and manufacturing method thereof | |
| CN117153631B (en) | Preparation method of fuse element of fuse link current | |
| TWI328985B (en) | ||
| JP3321660B2 (en) | Board structure with terminal strip | |
| JPH07254771A (en) | Manufacturing method of printed board for large current | |
| JP4838277B2 (en) | Wiring board structure of electronic component mounting board and electronic component mounting structure | |
| JPH1084181A (en) | Method of mounting terminal on circuit board and circuit board | |
| JPH06216298A (en) | Leadframe, and manufacture thereof | |
| JP2003078220A (en) | Resin-molded board | |
| TW202145849A (en) | Mounting structure for chip component | |
| JP2013030795A (en) | Chip resistor and method for manufacturing the same | |
| JP2023182977A (en) | Heating head and hot bar joint machine equipped with the same | |
| JP2002094216A (en) | Buried board and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081031 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110510 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110622 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120124 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120221 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150302 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4936771 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |