JP2007273736A - 集積回路装置 - Google Patents

集積回路装置 Download PDF

Info

Publication number
JP2007273736A
JP2007273736A JP2006097714A JP2006097714A JP2007273736A JP 2007273736 A JP2007273736 A JP 2007273736A JP 2006097714 A JP2006097714 A JP 2006097714A JP 2006097714 A JP2006097714 A JP 2006097714A JP 2007273736 A JP2007273736 A JP 2007273736A
Authority
JP
Japan
Prior art keywords
electrode
pattern
insulating film
insulating
plating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006097714A
Other languages
English (en)
Inventor
Moichi Kawai
茂一 川合
Tatsuya Ito
達也 伊藤
Takuya Aizawa
卓也 相沢
Kazuhisa Itoi
和久 糸井
Yutaka Saito
豊 斉藤
Akira Matsuzaki
顕 松崎
Kenichi Nagai
健一 永井
Akifumi Saito
章史 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Sanyo Electric Co Ltd
Original Assignee
Fujikura Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd, Sanyo Electric Co Ltd filed Critical Fujikura Ltd
Priority to JP2006097714A priority Critical patent/JP2007273736A/ja
Publication of JP2007273736A publication Critical patent/JP2007273736A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】小型で、金属近傍においても使用可能なソレノイド型コイルを含む集積回路装置を提供することにある。
【解決手段】半導体集積回路装置1は、配線31を片側の面に有する上側ICチップ2と、配線32とAlからなる電極41を片方の面に有する下側ICチップ4と、フェライトからなる高透磁率材料を使用した磁性基板5と、配線31と配線32を電気的に接続する接続端子33とを有する。配線31および配線32は電極41と電気的に接続される。配線31と配線32は接続端子33を用いて電気的に接続されることにより、螺旋中心軸35を中心として螺旋構造をなすコイル3が構成される。磁性基板5は螺旋中心軸35上にその中心が位置するように配置される。
【選択図】図2A

Description

本発明は、WLP(Wafer Level Package)において構成されるソレノイド型コイルを含む半導体集積回路装置に関する。
従来、個体識別用にスパイラル型のコイルが使用されたRF−ID(Radio Frequency Identification)タグがある。このRF−IDタグによると、基板上にスパイラル型のコイルを配置したことによりタグを薄型に形成することができ、シール状、あるいはカード状に加工できるため、識別対象に簡単に取り付けられる。
しかし、従来のRF−IDタグによると、金属表面に取り付けた際、受信磁束によって金属表面に渦電流が発生し、渦電流により受信磁束を打ち消す磁束が生じることによりコイルが反応しないという問題がある。
上記の問題を解決する手段として、ソレノイド型コイルを基板と面平行に構成したRF−IDタグがある(例えば、特許文献1)。
このRF−IDタグは、ICチップ上に絶縁層とCuメッキ層を積層することによりソレノイド型コイルを構成し、絶縁層の厚みを調整してやることでクロスセクション(コイルの断面積)を確保し、スパイラル型のRF−IDタグと同等の感度を得ることができる。また、ソレノイド型コイルは、金属近傍においてスパイラル型コイルに比べて磁束の減衰が少ないため、感度が低下しにくい。
特開2004−213196号公報
しかし、従来のソレノイド型コイルを使用したRF−IDタグによると、絶縁層の厚さはせいぜい数μmであり、十分な感度を得るためにはクロスセクションを大きくするためコイルの横幅を十分に設けるか、コイル巻数を稼ぐために長さを十分に設ける必要がある。その結果、装置が大型化するという問題がある。
従って、本発明の目的は、小型で、金属近傍においても使用可能なソレノイド型コイルを含む集積回路装置を提供することにある。
(1)本発明は上記目的を達成するため、第1の基板と、前記第1の基板上に積層された絶縁樹脂による第1の絶縁膜と、前記第1の絶縁膜上に積層され前記第1の絶縁膜に設けられた開口部を介して前記基板上の電極と電気的に接続され第1のパターンを構成する第1のCuメッキ層と、前記第1のCuメッキ層上に積層された絶縁樹脂による第2の絶縁層と、前記第2の絶縁層に設けられた開口部によって前記第1のCuメッキ層を露出させ形成される第1の電極とを有する第1のチップと、
第2の基板と、前記第2の基板上に積層された絶縁樹脂による第3の絶縁膜と、前記第3の絶縁膜上に積層され前記第3の絶縁膜に設けられた開口部を介して前記基板上の電極と電気的に接続され前記第1のパターンに対向して設けられ前記第1のパターンと電気的に接続されることにより螺旋構造をなす第2のパターンを構成する第2のCuメッキ層と、前記第2のCuメッキ層上に積層された絶縁樹脂による第4の絶縁層と、前記第4の絶縁層に設けられた開口部によって前記第2のCuメッキ層を露出させ形成される第2の電極とを有する第2のチップと、
前記第1の電極と前記第2の電極を導電性材料で接続することによりなる前記螺旋構造内に配置される磁性基板とからなることを特徴とする集積回路装置を提供する。
このような構成によれば、WLPによる微細構造を施したチップを2枚面突合せしたことにより、面平行方向に螺旋構造をなすソレノイド型コイルが形成され、螺旋構造の中心に磁性基板を有することにより、十分なクロスセクションが得られ、チップサイズでアンテナコイルを構成することが可能となる。
(2)また、本発明は上記目的を達成するため、集積回路が形成された第1の半導体と、前記第1の半導体に積層された絶縁樹脂による第1の絶縁膜と、前記第1の絶縁膜上に積層され前記第1の絶縁膜に設けられた開口部を介して前記第1の半導体上の電極と電気的に接続され第1のパターンを構成する第1のCuメッキ層と、前記第1のCuメッキ層上に積層された絶縁樹脂による第2の絶縁層と、前記第2の絶縁層に設けられた開口部によって前記第1のCuメッキ層を露出させ形成される第1の電極とを有する第1のチップと、
集積回路が形成された第2の半導体と、前記第2の半導体上に積層された絶縁樹脂による第3の絶縁膜と、前記第3の絶縁膜上に積層され前記第3の絶縁膜に設けられた開口部を介して前記第2の半導体上の電極と電気的に接続され前記第1のパターンに対向して設けられ前記第1のパターンと電気的に接続されることにより螺旋構造をなす第2のパターンを構成する第2のCuメッキ層と、前記第2のCuメッキ層上に積層された絶縁樹脂による第4の絶縁層と、前記第4の絶縁層に設けられた開口部によって前記第2のCuメッキ層を露出させ形成される第2の電極とを有する第2のチップと、
前記第1の電極と前記第2の電極を導電性材料で接続することによりなる前記螺旋構造内に配置される磁性基板とからなることを特徴とする集積回路装置を提供する。
このような構成によれば、(1)の効果に加え、半導体集積回路に高度な回路演算機能を有することが可能となる。
(3)また、本発明は上記目的を達成するため、集積回路が形成された第1の半導体と、前記第1の半導体に積層された絶縁樹脂による第1の絶縁膜と、前記第1の絶縁膜上に積層され前記第1の絶縁膜に設けられた開口部を介して前記第1の半導体上の電極と電気的に接続され第1のパターンを構成する第1のCuメッキ層と、前記第1のCuメッキ層上に積層された絶縁樹脂による第2の絶縁層と、前記第2の絶縁層に設けられた開口部によって前記第1のCuメッキ層を露出させ形成される第1の電極とを有する第1のチップと、
集積回路が形成された第2の半導体と、前記第2の半導体上に積層された絶縁樹脂による第3の絶縁膜と、前記第3の絶縁膜上に積層され前記第3の絶縁膜に設けられた開口部を介して前記第2の半導体上の電極と電気的に接続され前記第1のパターンに対向して設けられ前記第1のパターンと電気的に接続されることにより螺旋構造をなす第2のパターンを構成する第2のCuメッキ層と、前記第2のCuメッキ層上に積層された絶縁樹脂による第4の絶縁層と、前記第4の絶縁層に設けられた開口部によって前記第2のCuメッキ層を露出させ形成される第2の電極とを有する第2のチップと、
前記第1の電極と前記第2の電極を導電性材料で接続することによりなる前記螺旋構造内に配置される磁性基板とからなるRF−IDタグチップを構成することを特徴とする集積回路装置を提供する。
このような構成によれば、(2)の構成において微小構造でありながら感度の優れたRF−IDタグを提供できる。
また、前記第1のチップと前記第2のチップのいずれか一方は、前記第1のパターンまたは前記第2のパターンを有する面と反対側の面上に金属層を有することが望ましい。
集積装置は、金属層を有することで磁界の鏡面効果が生じ、見かけ上コイルを通る磁束が倍になり感度が向上する。
また、前記パターンは50μm以下のピッチでCuメッキ層が配置されることが望ましい。
また、前記第1の電極と前記第2の電極間のギャップは少なくとも50μmの間隔を有する必要がある。
また、本発明は上記目的を達成するため、集積回路が形成された第1の半導体と、前記第1の半導体上に積層された絶縁樹脂による第1の絶縁膜と、前記第1の絶縁膜上に積層され前記第1の絶縁膜に設けられた開口部を介して前記第1の半導体上の電極と電気的に接続され第1のパターンと第2のパターンを構成する第1のCuメッキ層と、前記第1のCuメッキ層上に積層された絶縁樹脂による第2の絶縁層と、前記第2の絶縁層に設けられた開口部によって前記第1のCuメッキ層を露出させ形成される第1パターンに電気的に接続される第1の電極と第2のパターンに電気的に接続される第2の電極とを有する第1のチップと、
集積回路が形成された第2の半導体と、前記第2の半導体上に積層された絶縁樹脂による第3の絶縁膜と、前記第3の絶縁膜上に積層され前記第3の絶縁膜に設けられた開口部を介して前記第2の半導体上の電極と電気的に接続され前記第1のパターンに対向して設けられ前記第1のパターンと電気的に接続されることにより第1の螺旋構造をなす第3のパターンと前記第2のパターンに対向して設けられ前記第2のパターンと電気的に接続されることにより第2の螺旋構造をなす第4のパターンとを構成する第2のCuメッキ層と、前記第2のCuメッキ層上に積層された絶縁樹脂による第4の絶縁層と、前記第4の絶縁層に設けられた開口部によって前記第2のCuメッキ層を露出させ形成される第3のパターンと電気的に接続される第3の電極と第4のパターンと電気的に接続される第4の電極とを有する第2のチップと、
前記第1の電極と前記第3の電極を導電性材料で接続することによりなる前記第1の螺旋構造と前記第2の電極と前記第4の電極を導電材料で接続することによりなる前記第2の螺旋構造の両者を貫くように配置される磁性基板とからなる変換装置を構成することを特徴とする集積回路装置を提供する。
このような構成によれば、WLPによる2枚のチップを面突合せにより構成し、面平行方向に第1の螺旋構造と第2の螺旋構造を形成することにより、変圧機能および信号変換機能を有するチップサイズの変換装置を提供することができる。
本発明によれば、小型で、金属近傍においても使用可能なソレノイド型コイルを含む集積回路装置を構成することができる。
以下に、本発明の実施の形態を図面を参考にして詳細に説明する。
〔第1の実施の形態〕
図1は、本発明の第1の実施の形態に関する半導体集積回路装置の概略構成図である。
(構成)
この半導体集積回路装置1は、磁性基板5とコイル3とで構成されたコイルアンテナ部10と、コイル3を電気的に制御する制御部40とを有する。
図2Aは本発明の第1の実施の形態に係る半導体集積回路装置の構成を示す斜視図である。一部構成を詳しく説明するため、図面を一点鎖線で示している。また、図2Bは、図2AのA−A部における切断面を示す図である。
半導体集積回路装置1は、配線31を片側の面に有する上側ICチップ2と、配線32とアルミニウム(Al)からなる電極41を片方の面に有する下側ICチップ4と、フェライトからなる高透磁率材料を使用した磁性基板5と、配線31と配線32を電気的に接続する接続端子33とを有する。上側ICチップ2と下側ICチップ4は面突合せで配置される。配線32は電極41と電気的に接続されている。
配線31と配線32は接続端子33を用いて電気的に接続されることにより、上側ICチップ2および下側ICチップ4の面平行方向、つまり図2A、図2Bに示すz軸方向に法線を持つ面に対し平行の方向に螺旋中心軸35を中心として螺旋構造をなすコイル3が構成される。磁性基板5は螺旋中心軸35上にその中心が位置するように配置される。なお、コイル3は図2A、図2Bに示すy軸方向に磁気反応方向を有する。
下側ICチップ4および配線32は、WLPにより作製される。下側ICチップ4は、Si基板に半導体プロセスによって回路パターンが設けられており、図1に示した制御部40の機能を有している。回路パターンはSiOによるパッシベーション膜34により絶縁され、電極41のみ表面に現れている。下側ICチップ4は絶縁樹脂36により電極41以外を覆い、絶縁樹脂36の表面上に配線32がCuメッキにより50μm以下の可能な限り狭小なピッチで形成されている。現状では最小ピッチは1μmである。配線32は、絶縁樹脂36に開口された部分より下側ICチップ4上の電極41と電気的に接続されている。また、配線32の表面は絶縁樹脂36により絶縁されており、接続端子33取り付け部分のみ露出している。また、下側ICチップ4は、配線32を有する面と反対の面に10μmの厚さのCuメッキによる金属板6を有する。
上側ICチップ2および配線31は、WLPにより作製される。下側ICチップ4は、Si基板に半導体プロセスによって回路パターンが設けられており、所望の機能を付加することができる。回路パターンはパッシベーション膜34により絶縁され、さらに絶縁樹脂36により覆われた後、その表面上に配線31がCuメッキにより50μm以下の可能な限り狭小なピッチで形成されている。配線31の表面は絶縁樹脂36により絶縁されており、接続端子33取り付け部分のみ露出している。
回路パターンピッチが少なくとも50μm以下であるため、配線31と配線32との間隔は少なくとも50μmの高さを有し、Cuメッキにより配線32の上に円柱状の接続端子33を形成して半田バンプで接合するか、半田バンプのみを接続端子33として用いて接合する。
なお、コイル3と電気的に接続される電極は上側ICチップ2上に設けてもよい。また、上側ICチップ2上と下側ICチップ4上とにそれぞれ電極を設けてもよい。また、金属板6は、上側ICチップ2に形成してもよい。
(動作)
以下に、本発明の実施の形態における半導体集積回路装置の動作を図1と図2を参照しつつ説明する。
コイルアンテナ部10がRF−ID信号の及ぶ範囲内にある場合、磁性基板5は磁束を集磁し、その磁束に反応したコイル3は起電力を生じ、制御部40を駆動させる。制御部40は、RF−ID信号に基づいて識別動作を実行し、その結果に応じて所望の信号をコイル3より送信する。
(第1の実施の形態の効果)
上記した実施の形態によると、WLPにより上側ICチップ2および下側ICチップ4を作製したため、プリント基板では実現できない50μm以下のピッチにより形成された微細構造により配線31および配線32が形成可能となり、従来のコイルに比べコイルサイズに対する巻数を多くすることができる。その結果、クロスセクションが減少したにもかかわらず、チップレベルのサイズにおいて従来と同等の感度を有するコイルアンテナ部10が実現可能となる。また、微細構造のパターンで形成したことにより、コイル3は微小電流で制御可能となる。
また、コイル3は上側ICチップ2および下側ICチップ4を面突合せで構成したことにより、それぞれに対し面平行方向に形成されており、金属近傍でも反磁界の影響を受けず優れた感度を示す。
また、IC上にコイル3の電極41を設けたことにより配線引回し等によるスペースの制限がなくなり搭載機器または搭載容器設計の際に配置の自由度が向上する。
また、磁性基板5のマウントもチップマウンタにより可能となるので、新たな設備を設けることなしに半導体集積回路装置1を半導体製造プロセスによって製造でき、量産化に適する。
〔第2の実施の形態〕
図3は、本発明の第2の実施の形態に関する半導体集積回路装置の概略構成図である。なお、以下の説明において、第1の実施の形態と同一の構成および機能を有する部分については共通の符号を付している。
(構成)
この半導体集積回路装置1は、コイル3Aとコイル3Bとそれぞれのコイルを貫くように配置され閉磁路を構成する磁性基板5とからなる変換部11と、コイル3Aおよびコイル3Bをそれぞれ電気的に制御する制御部40Aおよび制御部40Bとを有する。
図4は、本発明の第2の実施の形態に係る半導体集積回路装置を示す斜視図である。一部構成を詳しく説明するため、図面を一点鎖線で示している。
半導体集積回路装置1は、配線31Aおよび配線31Bを片側の面に有する上側ICチップ2と、配線32Aおよび配線31BとAlからなる電極41Aおよび電極41Bを片方の面に有する下側ICチップ4と、フェライトからなる高透磁率材料を使用した磁性基板5と、配線31Aおよび配線31Bと配線32Aおよび配線32Bを電気的に接続する接続端子33Aおよび接続端子33Bとを有する。配線32Aおよび配線32Bは電極41Aおよび電極41Bと電気的に接続される。
配線31Aおよび配線31Bと配線32Aおよび配線32Bは接続端子33Aおよび接続端子33Bにより電気的に接続されることにより、上側ICチップ2および下側ICチップ4の面平行方向、つまり図4に示すz軸方向に法線を持つ面に平行な方向に螺旋構造をなすコイル3Aおよび3Bが構成される。磁性基板5はコイル3Aおよびコイル3Bを両方貫くように配置される。
(第2の実施の形態の効果)
第1の実施の形態と同様にWLPにより上側ICチップ2および下側ICチップ4を作製したため、従来のコイルに比べコイルサイズに対する巻数を多くすることができる。その結果、チップレベルのサイズで、微小電流で制御可能な変換部11を構成でき、変圧機能および信号変換機能を有する変換装置として使用できるようになる。
また、IC上にコイル3Aおよび3Bの電極41Aおよび電極41Bを設けたことにより配線引回し等によるスペースの制限がなくなり搭載機器設計の際に配置の自由度が向上する。
また、磁性基板5のマウントもチップマウンタにより可能となるので、新たな設備を設けることなしに半導体集積回路装置1を半導体製造プロセスによって製造でき、量産化に適する。
なお、磁性基板5は開磁路を構成するものを用いてもよい。
本発明の第1の実施の形態に関する磁気検出装置の概略構成図である。 本発明の第1の実施の形態に係る半導体集積回路装置の構成を示す斜視図である。 図2AのA−A部における切断面を示す図である。 本発明の第2の実施の形態に関する半導体集積回路装置の概略構成図である。 本発明の第2の実施の形態に係る半導体集積回路装置を示す斜視図である。
符号の説明
1……半導体集積回路装置、2……上側ICチップ、3……コイル、3A……コイル、3B……コイル、4……下側ICチップ、5……磁性基板、6……金属板、10……コイルアンテナ部、11……変換部、31……配線、31A……配線、31B……配線、32……配線、32A……配線、32B……配線、33……接続端子、33A……接続端子、33B……接続端子、34……パッシベーション膜、35……螺旋中心軸、36……絶縁樹脂、40……制御部、40A……制御部、40B……制御部、41……電極、41A……電極、41B……電極

Claims (7)

  1. 第1の基板と、前記第1の基板上に積層された絶縁樹脂による第1の絶縁膜と、前記第1の絶縁膜上に積層され前記第1の絶縁膜に設けられた開口部を介して前記基板上の電極と電気的に接続され第1のパターンを構成する第1のCuメッキ層と、前記第1のCuメッキ層上に積層された絶縁樹脂による第2の絶縁層と、前記第2の絶縁層に設けられた開口部によって前記第1のCuメッキ層を露出させ形成される第1の電極とを有する第1のチップと、
    第2の基板と、前記第2の基板上に積層された絶縁樹脂による第3の絶縁膜と、前記第3の絶縁膜上に積層され前記第3の絶縁膜に設けられた開口部を介して前記基板上の電極と電気的に接続され前記第1のパターンに対向して設けられ前記第1のパターンと電気的に接続されることにより螺旋構造をなす第2のパターンを構成する第2のCuメッキ層と、前記第2のCuメッキ層上に積層された絶縁樹脂による第4の絶縁層と、前記第4の絶縁層に設けられた開口部によって前記第2のCuメッキ層を露出させ形成される第2の電極とを有する第2のチップと、
    前記第1の電極と前記第2の電極を導電性材料で接続することによりなる前記螺旋構造内に配置される磁性基板とからなることを特徴とする集積回路装置。
  2. 集積回路が形成された第1の半導体と、前記第1の半導体に積層された絶縁樹脂による第1の絶縁膜と、前記第1の絶縁膜上に積層され前記第1の絶縁膜に設けられた開口部を介して前記第1の半導体上の電極と電気的に接続され第1のパターンを構成する第1のCuメッキ層と、前記第1のCuメッキ層上に積層された絶縁樹脂による第2の絶縁層と、前記第2の絶縁層に設けられた開口部によって前記第1のCuメッキ層を露出させ形成される第1の電極とを有する第1のチップと、
    集積回路が形成された第2の半導体と、前記第2の半導体上に積層された絶縁樹脂による第3の絶縁膜と、前記第3の絶縁膜上に積層され前記第3の絶縁膜に設けられた開口部を介して前記第2の半導体上の電極と電気的に接続され前記第1のパターンに対向して設けられ前記第1のパターンと電気的に接続されることにより螺旋構造をなす第2のパターンを構成する第2のCuメッキ層と、前記第2のCuメッキ層上に積層された絶縁樹脂による第4の絶縁層と、前記第4の絶縁層に設けられた開口部によって前記第2のCuメッキ層を露出させ形成される第2の電極とを有する第2のチップと、
    前記第1の電極と前記第2の電極を導電性材料で接続することによりなる前記螺旋構造内に配置される磁性基板とからなることを特徴とする集積回路装置。
  3. 前記パターンは50μm以下のピッチでCuメッキ層が配置されることを特徴とする請求項1または2のいずれかに記載の集積回路装置。
  4. 前記第1の電極と前記第2の電極間のギャップは少なくとも50μmの間隔を有することを特徴とする請求項1または2のいずれかに記載の集積回路装置。
  5. 集積回路が形成された第1の半導体と、前記第1の半導体に積層された絶縁樹脂による第1の絶縁膜と、前記第1の絶縁膜上に積層され前記第1の絶縁膜に設けられた開口部を介して前記第1の半導体上の電極と電気的に接続され第1のパターンを構成する第1のCuメッキ層と、前記第1のCuメッキ層上に積層された絶縁樹脂による第2の絶縁層と、前記第2の絶縁層に設けられた開口部によって前記第1のCuメッキ層を露出させ形成される第1の電極とを有する第1のチップと、
    集積回路が形成された第2の半導体と、前記第2の半導体上に積層された絶縁樹脂による第3の絶縁膜と、前記第3の絶縁膜上に積層され前記第3の絶縁膜に設けられた開口部を介して前記第2の半導体上の電極と電気的に接続され前記第1のパターンに対向して設けられ前記第1のパターンと電気的に接続されることにより螺旋構造をなす第2のパターンを構成する第2のCuメッキ層と、前記第2のCuメッキ層上に積層された絶縁樹脂による第4の絶縁層と、前記第4の絶縁層に設けられた開口部によって前記第2のCuメッキ層を露出させ形成される第2の電極とを有する第2のチップと、
    前記第1の電極と前記第2の電極を導電性材料で接続することによりなる前記螺旋構造内に配置される磁性基板とからなるRF−IDタグチップを構成することを特徴とする集積回路装置。
  6. 前記第1のチップと前記第2のチップのいずれか一方は、前記第1のパターンまたは前記第2のパターンを有する面と反対側の面上に金属層を有することを特徴とする請求項1、2、または5のいずれかに記載の集積回路装置。
  7. 集積回路が形成された第1の半導体と、前記第1の半導体上に積層された絶縁樹脂による第1の絶縁膜と、前記第1の絶縁膜上に積層され前記第1の絶縁膜に設けられた開口部を介して前記第1の半導体上の電極と電気的に接続され第1のパターンと第2のパターンを構成する第1のCuメッキ層と、前記第1のCuメッキ層上に積層された絶縁樹脂による第2の絶縁層と、前記第2の絶縁層に設けられた開口部によって前記第1のCuメッキ層を露出させ形成される第1パターンに電気的に接続される第1の電極と第2のパターンに電気的に接続される第2の電極とを有する第1のチップと、
    集積回路が形成された第2の半導体と、前記第2の半導体上に積層された絶縁樹脂による第3の絶縁膜と、前記第3の絶縁膜上に積層され前記第3の絶縁膜に設けられた開口部を介して前記第2の半導体上の電極と電気的に接続され前記第1のパターンに対向して設けられ前記第1のパターンと電気的に接続されることにより第1の螺旋構造をなす第3のパターンと前記第2のパターンに対向して設けられ前記第2のパターンと電気的に接続されることにより第2の螺旋構造をなす第4のパターンとを構成する第2のCuメッキ層と、前記第2のCuメッキ層上に積層された絶縁樹脂による第4の絶縁層と、前記第4の絶縁層に設けられた開口部によって前記第2のCuメッキ層を露出させ形成される第3のパターンと電気的に接続される第3の電極と第4のパターンと電気的に接続される第4の電極とを有する第2のチップと、
    前記第1の電極と前記第3の電極を導電性材料で接続することによりなる前記第1の螺旋構造と前記第2の電極と前記第4の電極を導電材料で接続することによりなる前記第2の螺旋構造の両者を貫くように配置される磁性基板とからなる変換装置を構成することを特徴とする集積回路装置。
JP2006097714A 2006-03-31 2006-03-31 集積回路装置 Pending JP2007273736A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006097714A JP2007273736A (ja) 2006-03-31 2006-03-31 集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006097714A JP2007273736A (ja) 2006-03-31 2006-03-31 集積回路装置

Publications (1)

Publication Number Publication Date
JP2007273736A true JP2007273736A (ja) 2007-10-18

Family

ID=38676223

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006097714A Pending JP2007273736A (ja) 2006-03-31 2006-03-31 集積回路装置

Country Status (1)

Country Link
JP (1) JP2007273736A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009135325A (ja) * 2007-11-30 2009-06-18 Asahi Kasei Electronics Co Ltd インダクタンス素子及びその製造方法
WO2019239626A1 (ja) * 2018-06-15 2019-12-19 株式会社村田製作所 Rfidタグ及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009135325A (ja) * 2007-11-30 2009-06-18 Asahi Kasei Electronics Co Ltd インダクタンス素子及びその製造方法
WO2019239626A1 (ja) * 2018-06-15 2019-12-19 株式会社村田製作所 Rfidタグ及びその製造方法
US11699057B2 (en) 2018-06-15 2023-07-11 Murata Manufacturing Co., Ltd. RFID tag and method for producing the same

Similar Documents

Publication Publication Date Title
US8349649B2 (en) Semiconductor device and manufacturing method thereof
US10470346B2 (en) Electronic module with EMI protection
US20050263847A1 (en) Semiconductor device and method for fabricating the same
JP2006253631A (ja) 半導体装置及びその製造方法、キャパシタ構造体及びその製造方法
JP2008171965A (ja) 超小型電力変換装置
JP2010109269A (ja) 半導体装置
KR102105392B1 (ko) 칩 전자부품 및 칩 전자부품의 실장 기판
JP6716867B2 (ja) コイル部品およびその製造方法
US20120098137A1 (en) Element mounting substrate and semiconductor module
US8791369B2 (en) Electronic component
JP7334558B2 (ja) インダクタ部品
JP5711572B2 (ja) アイソレータ用回路基板、アイソレータおよびそれらの製造方法
JP2005340573A (ja) 半導体素子、半導体装置、及び半導体素子の製造方法
US8552534B2 (en) Laminated semiconductor substrate, semiconductor substrate, laminated chip package and method of manufacturing the same
WO2007094797A1 (en) Method for making a neo-layer comprising embedded discrete components
JP2007273736A (ja) 集積回路装置
US20130087921A1 (en) Semiconductor Arrangement for Galvanically Isolated Signal Transmission and Method for Producing Such an Arrangement
JP5448393B2 (ja) 積層型半導体パッケージおよび積層型半導体装置
JP5153364B2 (ja) 積層型半導体パッケージおよび電子装置
JP2017174920A (ja) 電極内蔵基板およびその製造方法、インダクタンス素子、インターポーザ、シールド基板およびモジュール
JP4837307B2 (ja) 実装基板モジュール、その製造方法、および半導体装置
US20220173025A1 (en) Printed circuit board and electronic component package
US11551851B2 (en) Module substrate antenna, and module substrate mounting the same
JP2007180762A (ja) 半導体装置
JP2006261297A (ja) 半導体装置及びその製造方法