JP2007267429A - Circuit board with built-in patterned antenna - Google Patents

Circuit board with built-in patterned antenna Download PDF

Info

Publication number
JP2007267429A
JP2007267429A JP2007187471A JP2007187471A JP2007267429A JP 2007267429 A JP2007267429 A JP 2007267429A JP 2007187471 A JP2007187471 A JP 2007187471A JP 2007187471 A JP2007187471 A JP 2007187471A JP 2007267429 A JP2007267429 A JP 2007267429A
Authority
JP
Japan
Prior art keywords
substrate
circuit board
pattern antenna
built
antenna
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007187471A
Other languages
Japanese (ja)
Other versions
JP4141491B2 (en
Inventor
Yukari Ushiyama
由香里 丑山
Kazuyuki Kubota
和之 窪田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2007187471A priority Critical patent/JP4141491B2/en
Publication of JP2007267429A publication Critical patent/JP2007267429A/en
Application granted granted Critical
Publication of JP4141491B2 publication Critical patent/JP4141491B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a circuit board with a built-in patterned antenna that can be reduced in size without requiring any excessive substrate space, can prevent influences caused by mutual noise between the antenna and a wiring pattern or a device and an increase in load capacity, and can connect front and rear surfaces of a substrate electrically to each other without using any via hole. <P>SOLUTION: The patterned antenna is composed of two loops formed on both surfaces of the substrate along the peripheral edge of the substrate, respectively, and an inter-loop connection which is extended from the side faces of the substrate to peripheral edge areas of both the surfaces of the substrate and connects the two loop sections to each other. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、パターンアンテナを内蔵する回路基板に関する。   The present invention relates to a circuit board incorporating a pattern antenna.

パターンアンテナ内蔵回路基板は、電気回路とパターンアンテナとを一体にしてプリント基板上に実装した構造であり、非接触型ICカード等の小型通信モジュールとして用いられている。その典型例の1つとして、特許文献1にパターンアンテナ内蔵回路基板を用いた送信機および受信機が開示されている。   The circuit board with a built-in pattern antenna has a structure in which an electric circuit and a pattern antenna are integrally mounted on a printed circuit board, and is used as a small communication module such as a non-contact type IC card. As one of typical examples, Patent Document 1 discloses a transmitter and a receiver using a circuit board with a built-in pattern antenna.

用途上、携帯性が重要であり、小型化が要請されるが、パターンアンテナ用のスペースの確保と小型化との両立が常に課題となる。   Portability is important for applications, and miniaturization is required, but it is always a challenge to ensure space for pattern antennas and miniaturization.

すなわち、図1に示したように、従来のパターンアンテナ内蔵回路基板10では、基板12上の限られたスペース内で、配線パターンやベタパターン等の回路形成部14以外に、必要な電磁波送受信特性を発揮するためのアンテナ16の形成に必要なスペースが余分に必要となる。   That is, as shown in FIG. 1, in the conventional circuit board 10 with a built-in pattern antenna, necessary electromagnetic wave transmission / reception characteristics in a limited space on the board 12 in addition to the circuit forming part 14 such as a wiring pattern or a solid pattern. An extra space necessary for forming the antenna 16 for exhibiting the above is required.

更に、同じ基板表面に近接配置されたアンテナと配線パターンやデバイスとが相互のノイズにより影響を受け易いという問題もある。   Further, there is a problem that the antenna and the wiring pattern or device arranged close to each other on the same substrate surface are easily affected by mutual noise.

また、基板表裏面間の電気的接続のためにビアを設けると、負荷容量が増加して、信号の立ち上がりにタイムラグが生じ、信号遅延の原因となる。   Also, if vias are provided for electrical connection between the front and back surfaces of the substrate, the load capacity increases, a time lag occurs at the rise of the signal, and this causes a signal delay.

特開2000−114992号公報(図1、段落0020〜0024)JP 2000-114992 A (FIG. 1, paragraphs 0020 to 0024)

本発明の目的の1つは、パターンアンテナの形成に余分な基板スペースを必要とせず小型化を促進できる構造のパターンアンテナ内蔵回路基板を提供することである。   One of the objects of the present invention is to provide a circuit board with a built-in pattern antenna that does not require an extra board space for forming a pattern antenna and can facilitate downsizing.

本発明のもう1つの目的は、アンテナと配線パターンやデバイスとの配置間隔に余裕を設けて相互のノイズによる影響を防止できる構造のパターンアンテナ内蔵回路基板を提供することである。   Another object of the present invention is to provide a circuit board with a built-in pattern antenna, which can prevent the influence of mutual noise by providing a margin in the arrangement interval between the antenna and the wiring pattern or device.

本発明の更にもう1つの目的は、ビアを用いずに基板表裏面間の電気的接続を可能として負荷容量の増加を防止した構造のパターンアンテナ内蔵回路基板を提供することを目的とする。   Still another object of the present invention is to provide a circuit board with a built-in pattern antenna that can prevent an increase in load capacity by enabling electrical connection between the front and back surfaces of a board without using vias.

特許請求しない第1参考技術によるパターンアンテナ内蔵回路基板は、パターンアンテナが、基板の側面に形成された主部と、該基板に形成された電気回路との接続部とから成ることを特徴とする。   The circuit board with a built-in pattern antenna according to the first reference technology which is not claimed is characterized in that the pattern antenna is composed of a main part formed on a side surface of the board and a connection part between an electric circuit formed on the board. .

更に、特許請求しない第2参考技術によるパターンアンテナ内蔵回路基板は、パターンアンテナが、矩形基板の各側面にそれぞれ形成された側面部分と、該矩形基板の表面の各コーナー領域に形成され、隣接する上記側面部分間を接続するコーナー部分とから成るループアンテナであることを特徴とする。   Further, in the circuit board with a built-in pattern antenna according to the second reference technique which is not claimed, the pattern antenna is formed adjacent to each of the side surface portions formed on each side surface of the rectangular substrate and each corner region of the surface of the rectangular substrate. It is a loop antenna comprising a corner portion connecting the side portions.

本発明によるパターンアンテナ内蔵回路基板は、パターンアンテナが、該基板の両面に該基板の周縁に沿ってそれぞれ形成された2つのループ部分と、該基板の側面から該基板の両面の周縁領域まで延在して上記2つのループ部分間を連接するループ間連接部分とから成る2重ループアンテナであることを特徴とする。本発明のパターンアンテナ内蔵回路基板においては、前記ループ間連接部分を、前記基板の側面に形成された凹部の内壁から該基板の両面の周縁部まで延在して形成することができる。   In the circuit board with a built-in pattern antenna according to the present invention, the pattern antenna extends from the side surface of the substrate to the peripheral region of both surfaces of the substrate, and the two loop portions respectively formed along the periphery of the substrate on both surfaces of the substrate. The present invention is characterized in that it is a double loop antenna comprising an inter-loop connecting portion connecting the two loop portions. In the circuit board with a built-in pattern antenna according to the present invention, the connecting portion between the loops can be formed to extend from the inner wall of the recess formed on the side surface of the substrate to the peripheral portions on both surfaces of the substrate.

〔参考形態1〕
図2に、第1参考技術によるパターンアンテナ内蔵回路基板の一実施形態を示す。
[Reference Form 1]
FIG. 2 shows an embodiment of a circuit board with a built-in pattern antenna according to the first reference technique.

パターンアンテナ内蔵回路基板100は、プリント基板102に回路部104とパターンアンテナ106とが設けられて成る。回路部104はプリント基板102の一表面上に形成されており、パターンアンテナ106はプリント基板102の一側面に形成された主部108と、上記一側面に形成され主部108から上記回路部104まで延在する接続部110とから成る。   The circuit board 100 with a built-in pattern antenna includes a printed circuit board 102 provided with a circuit unit 104 and a pattern antenna 106. The circuit unit 104 is formed on one surface of the printed circuit board 102, and the pattern antenna 106 is formed on one side surface of the printed circuit board 102, and the circuit unit 104 is formed on the one side surface from the main unit 108. And a connecting portion 110 extending to the end.

本参考形態において、パターンアンテナの主部108が基板102の側面に形成されているので、図1に示した従来構造のように基板表面にパターンアンテナ形成用に余分なスペースを必要としないので、回路基板の小型化を促進できる。   In the present embodiment, since the main portion 108 of the pattern antenna is formed on the side surface of the substrate 102, no extra space is required for forming the pattern antenna on the substrate surface unlike the conventional structure shown in FIG. Miniaturization of the circuit board can be promoted.

また、図1に示した従来構造では、回路基板10の外径寸法内に回路部14と、かつこれを取り囲むパターンアンテナ16とを設けていたため、回路基板10を小型化しようとすると回路形成部14に近接してパターンアンテナ16を形成する必要があり、このため回路部14とパターンアンテナ16とが相互のノイズにより影響を受け易かった。   Further, in the conventional structure shown in FIG. 1, since the circuit portion 14 and the pattern antenna 16 surrounding the circuit portion 14 are provided within the outer diameter of the circuit board 10, the circuit forming portion is intended to reduce the size of the circuit board 10. Therefore, the pattern antenna 16 needs to be formed close to 14, and the circuit unit 14 and the pattern antenna 16 are easily affected by mutual noise.

これに対して、図2に示す参考形態1の構造では、パターンアンテナ106の大部分を成す主部108は回路基板100の表面ではなく側面に設けられており、パターンアンテナ106のごく一部を成す接続部110のみを回路基板100の表面に設ければよい。そのため、回路基板の外形寸法を図1の従来構造より一回り小さくしてもなおかつ回路部104とパターンアンテナ主部108との間隔を従来構造より大きくとることができる。これにより、回路部104とパターンアンテナ106とが相互のノイズにより影響を受けないように設計しつつ小型化を実現することができる。   On the other hand, in the structure of Reference Embodiment 1 shown in FIG. 2, the main part 108 constituting most of the pattern antenna 106 is provided not on the surface of the circuit board 100 but on the side surface. Only the connecting portion 110 to be formed may be provided on the surface of the circuit board 100. Therefore, even if the outer dimension of the circuit board is made slightly smaller than that of the conventional structure of FIG. 1, the distance between the circuit portion 104 and the pattern antenna main portion 108 can be made larger than that of the conventional structure. Accordingly, the circuit unit 104 and the pattern antenna 106 can be reduced in size while designing so as not to be affected by mutual noise.

図3を参照して、本参考形態によるパターンアンテナ内蔵回路基板100の製造手順の一例を説明する。   With reference to FIG. 3, an example of a manufacturing procedure of the circuit board 100 with a built-in pattern antenna according to the present embodiment will be described.

図3(1)に示すように、一般にプリント配線基板に用いられているFR−4等のガラスクロス入り樹脂板20の両面に銅箔22を貼り付けた両面銅張積層板24に、NCドリルまたはルーターにより貫通孔または貫通スリット26を開口する。なお、この積層板24は、実際には多数個のパターンアンテナ内蔵回路基板100を一括して作り込むための大判の積層板であるが、図には回路基板100を1個形成するための領域とその隣接領域について、一部分を示してある。   As shown in FIG. 3 (1), an NC drill is attached to a double-sided copper-clad laminate 24 in which a copper foil 22 is bonded to both sides of a glass cloth-containing resin plate 20 such as FR-4 generally used for printed wiring boards. Alternatively, a through hole or through slit 26 is opened by a router. The laminate 24 is actually a large laminate for making a large number of circuit boards 100 with a built-in pattern antenna in a lump, but the area for forming one circuit board 100 is shown in the figure. And a part of the adjacent region.

図3(2)に示すように、無電解銅めっきと電解銅めっきを順次行なって、貫通孔(貫通スリット)26の内壁を含む積層板24の全面に銅からなる導体層28を形成する。   As shown in FIG. 3B, electroless copper plating and electrolytic copper plating are sequentially performed to form a conductor layer 28 made of copper on the entire surface of the laminate 24 including the inner wall of the through hole (through slit) 26.

図3(3)に示すように、フォトリソグラフィーにより導体層28とその下の銅箔22をパターニングして、回路部104とパターンアンテナ用導体層108’を形成する。回路部104は積層板24の表面に形成され、パターンアンテナ用導体層は貫通孔(貫通スリット)26の内壁から開口縁部に延在する主部用導体層108’およびこれと回路部104とを接続する接続部用導体層(図示せず)としての積層板24の表面領域におよびパターンアンテナ主部108とを形成する。なお、図示の便宜上、回路部104は単純な連続層として示したが、実際には所定の配線パターンに形成されている。   As shown in FIG. 3C, the conductor layer 28 and the copper foil 22 thereunder are patterned by photolithography to form the circuit portion 104 and the patterned antenna conductor layer 108 '. The circuit portion 104 is formed on the surface of the laminated plate 24, and the conductor layer for the pattern antenna includes the main portion conductor layer 108 ′ extending from the inner wall of the through hole (through slit) 26 to the opening edge, and the circuit portion 104. And the pattern antenna main portion 108 are formed on the surface region of the laminate 24 as a connection portion conductor layer (not shown) for connecting the two. For convenience of illustration, the circuit unit 104 is shown as a simple continuous layer, but is actually formed in a predetermined wiring pattern.

図3(4)は、図3(3)の状態を平面図で示したものである。ここでは、大判の積層板24上に一括して形成された多数個のうち隣り合う2個の回路基板100Aおよび100Bを示してある。   FIG. 3 (4) is a plan view showing the state of FIG. 3 (3). Here, two circuit boards 100A and 100B adjacent to each other among a large number formed on the large laminate 24 are shown.

次いで、積層板24両面へのソルダレジスト塗布、配線パターンパッド部への金めっき等の外装めっき処理、フラックス塗布、HASL処理によるパッド部への部品実装用はんだコート等の後処理を行なう。   Next, post-processing such as solder resist coating on both surfaces of the laminate 24, exterior plating processing such as gold plating on the wiring pattern pad portion, flux coating, solder coating for component mounting on the pad portion by HASL processing, and the like is performed.

次に、図3(4)のように、貫通スリット26の中心を通る破線C1に沿って切断し、回路基板100Aと100Bとを個片に分離する。これにより切り分けられた左右2個の回路基板100Aおよび100Bは、図3(5)に示すように、元の貫通スリット26がキャスタレーション(凹部もしくは切り欠き)26’となる。キャスタレーション26’は内壁に導体層108’が形成されている。   Next, as shown in FIG. 3 (4), the circuit boards 100A and 100B are separated into individual pieces by cutting along a broken line C1 passing through the center of the through slit 26. As shown in FIG. 3 (5), the two left and right circuit boards 100A and 100B separated by this process have the original through slit 26 as a castellation (recess or notch) 26 '. The castellation 26 'has a conductor layer 108' formed on the inner wall.

更に、図3(5)の破線C2に沿って切断して、キャスタレーション26の両端部を除去する。これにより、図2に示したように、所定寸法の主部108と接続部110とから成るパターンアンテナ106を備えた所定外形寸法のパターンアンテナ内蔵回路基板100が得られる。なお、切断線C2より外側の領域Rは回路基板100には不要であり、余分な領域として除去される。   Furthermore, it cut | disconnects along the broken line C2 of FIG. 3 (5), and the both ends of the castellation 26 are removed. As a result, as shown in FIG. 2, a circuit board 100 with a built-in pattern antenna having a predetermined outer dimension provided with a pattern antenna 106 composed of a main portion 108 and a connecting portion 110 having a predetermined size is obtained. The region R outside the cutting line C2 is unnecessary for the circuit board 100 and is removed as an extra region.

以上の操作を大判の積層板24の全体について一括して行なうことにより、多数個のパターンアンテナ内蔵回路基板100が得られる。   A large number of circuit boards with built-in pattern antennas 100 can be obtained by performing the above operations collectively for the entire large-sized laminate 24.

なお、本参考形態では、回路部104およびパターンアンテナ106の形成をサブトラクティブ法により行なう例を説明したが、特にこれに限定する必要はなく、アディティブ法によって形成してもよい。この点は、通常のプリント配線基板の製法と同様である。   In the present embodiment, the example in which the circuit portion 104 and the pattern antenna 106 are formed by the subtractive method has been described. However, the present invention is not particularly limited to this, and the circuit portion 104 and the pattern antenna 106 may be formed by the additive method. This point is the same as the manufacturing method of a normal printed wiring board.

〔参考形態2〕
前述の参考形態1においては、パターンアンテナ内蔵回路基板100には、その側面の寸法(長さ)に対応した寸法(長さ)の主部108を有するパターンアンテナ106が形成される。
[Reference form 2]
In the above-mentioned reference form 1, the pattern antenna 106 having the main part 108 having a dimension (length) corresponding to the dimension (length) of the side surface is formed on the circuit board 100 with a built-in pattern antenna.

本参考形態では、回路基板100の側面寸法より小さい寸法の主部108を有するパターンアンテナ106を形成する方法を説明する。   In the present embodiment, a method for forming the pattern antenna 106 having the main portion 108 having a smaller dimension than the side dimension of the circuit board 100 will be described.

この方法では、図4(1)に示したようにキャスタレーション用の貫通スリット(貫通孔)の寸法を回路形成部104の1側辺と同等程度に小さくし、そこにパターンアンテナ主部用導体層108’を形成する。(対応する参考形態1の処理段階を示す図3(4)のパターンアンテナ主部用導体層108’は回路形成部104の1側辺よりかなり大きい寸法であった。)
この場合、図示したように、必要なパターンアンテナ主部用導体層108’の寸法が最終的な回路基板100の外形寸法(切断線C1、C2で規定される)より小さければ、図3(5)に示した場合のように切断線C2より外側の余分な領域Rは発生しないので、大判の積層板24により多数の回路基板100を作り込める、という利点がある。すなわち、図4(1)に示したように、個々の回路基板100が直接隣接して大判の積層板24に形成される。
In this method, as shown in FIG. 4A, the size of the cast slit through slit (through hole) is made as small as one side of the circuit forming portion 104, and there is a conductor for the main part of the pattern antenna. Layer 108 'is formed. (The pattern antenna main part conductor layer 108 ′ in FIG. 3 (4) showing the processing steps of the corresponding reference embodiment 1 was considerably larger than one side of the circuit forming part 104.)
In this case, as shown in the figure, if the required size of the pattern antenna main part conductor layer 108 ′ is smaller than the final dimensions of the circuit board 100 (defined by the cutting lines C1 and C2), FIG. ), An extra region R outside the cutting line C2 does not occur, and there is an advantage that a large number of circuit boards 100 can be formed by the large-sized laminate 24. That is, as shown in FIG. 4A, the individual circuit boards 100 are formed on the large laminate 24 directly adjacent to each other.

次いで、図4(2)に示すように、NCドリルやルーターによりパターンアンテナ主部用導体層108の両端の位置に穴Dを開ける。これにより、導体層108は回路基板100の外形寸法(切断線C1、C2で規定される)よりも小さく整形される。図示の例では、隣接する回路基板100の導体層108の両端が共通の穴Dにより削除され、それぞれ寸法減少される。   Next, as shown in FIG. 4 (2), holes D are made at positions on both ends of the pattern antenna main portion conductor layer 108 by an NC drill or a router. As a result, the conductor layer 108 is shaped smaller than the external dimensions of the circuit board 100 (defined by the cutting lines C1 and C2). In the illustrated example, both ends of the conductor layer 108 of the adjacent circuit board 100 are deleted by the common hole D, and the dimensions are respectively reduced.

ここで、更に寸法の小さいパターンアンテナ主部108が必要な場合には、図4(3)に示したように、複数のドリル穴Dを開けることができる。ドリル穴開け位置をオーバラップさせることにより、またはルーターで穴開けをすることにより、不要な残留部が発生しないように穴開けを行なう。   Here, when the pattern antenna main part 108 having a smaller dimension is required, a plurality of drill holes D can be formed as shown in FIG. Drilling is performed so that unnecessary residual portions do not occur by overlapping the drilling positions or by drilling with a router.

以上の操作により、図4(4)に示すように、主部108の寸法が回路基板100の側辺寸法より小さいパターンアンテナ内蔵回路基板100が得られる。   With the above operation, the circuit board 100 with a built-in pattern antenna is obtained in which the dimension of the main portion 108 is smaller than the side dimension of the circuit board 100 as shown in FIG.

本参考形態においても、参考形態1と同様に、余分なスペースを必要とせず、回路部とパターンアンテナ部とが相互のノイズに影響を受けないように設計しつつ小型化を実現できるという作用効果が得られる。   Also in the present embodiment, as in the first embodiment, there is no need for an extra space, and it is possible to achieve downsizing while designing the circuit unit and the pattern antenna unit so as not to be affected by mutual noise. Is obtained.

〔参考形態3〕
図5に、第2参考技術によるパターンアンテナ内蔵回路基板の一実施形態を示す。
[Reference form 3]
FIG. 5 shows an embodiment of a circuit board with a built-in pattern antenna according to the second reference technique.

パターンアンテナ内蔵回路基板200は、パターンアンテナ112が、矩形基板102の各側面にそれぞれ形成されたキャスタレーションの内壁に延在する側面部分114と、矩形基板102の表面上の各コーナー領域に形成され、隣接する側面部分114間を接続するコーナー部分116とから成るループアンテナとして形成されている。ループアンテナ112は、基板102の表面に形成された接続部分110を介して、基板102の表面に形成された回路部104と接続されている。   The circuit board with a built-in pattern antenna 200 is formed with a side surface portion 114 extending to the inner wall of a castellation formed on each side surface of the rectangular substrate 102 and a corner region on the surface of the rectangular substrate 102. The loop antenna is formed of a corner portion 116 that connects between the adjacent side surface portions 114. The loop antenna 112 is connected to the circuit unit 104 formed on the surface of the substrate 102 via a connection portion 110 formed on the surface of the substrate 102.

キャスタレーション内壁に延在する4つの側面部分114は、参考形態1における主部108と同様の操作により形成される。   The four side surface portions 114 extending on the inner wall of the castellation are formed by the same operation as that of the main portion 108 in the first embodiment.

本参考形態においても、参考形態1、2と同様に、余分なスペースを必要とせず、回路部とパターンアンテナ部とが相互のノイズに影響を受けないように設計しつつ小型化を実現できるという作用効果が得られる。   Also in this reference form, like the reference forms 1 and 2, an extra space is not required, and the circuit unit and the pattern antenna unit can be reduced in size while being designed not to be affected by mutual noise. The effect is obtained.

〔実施形態1〕
図6に、本発明によるパターンアンテナ内蔵回路基板の一実施形態を示す。
Embodiment 1
FIG. 6 shows an embodiment of a circuit board with a built-in pattern antenna according to the present invention.

パターンアンテナ内蔵回路基板300は、プリント基板102に回路部とパターンアンテナ120とが設けられて成る。回路部は図示の便宜上示していないが、基板102の上面にパターンアンテナに囲まれて設けられている。パターンアンテナ120は、基板102の両面に基板102の周縁に沿ってそれぞれ形成された2つのループ部分122と、基板102の側面から基板の両面の周縁領域まで延在して上記2つのループ部分122間を連接するループ間連接部分124とから成る2重ループアンテナである。ループ間連接部分124は、基板102の側面に形成されたキャスタレーションの内壁全面から基板の両面の周縁部まで延在して形成されている。   The circuit board 300 with a built-in pattern antenna includes a printed circuit board 102 provided with a circuit portion and a pattern antenna 120. Although the circuit portion is not shown for convenience of illustration, it is provided on the upper surface of the substrate 102 so as to be surrounded by the pattern antenna. The pattern antenna 120 includes two loop portions 122 formed on both surfaces of the substrate 102 along the periphery of the substrate 102, and the two loop portions 122 extending from the side surface of the substrate 102 to the peripheral regions on both surfaces of the substrate 102. This is a double loop antenna composed of an interloop connecting portion 124 that connects the two. The inter-loop connecting portion 124 is formed to extend from the entire inner wall of the castellation formed on the side surface of the substrate 102 to the peripheral portions on both sides of the substrate.

パターンアンテナ内蔵回路基板300は参考形態1と同様にサブトラクティブ法で形成することもできるし、アディティブ法で形成することもできる。   The circuit board with a built-in pattern antenna 300 can be formed by the subtractive method as in the first embodiment, or can be formed by the additive method.

本実施形態においては、基板両面に形成されたループ部分122間の接続を、基板側面部のキャスタレーション内壁に形成されたループ間連接部124によって行なうため、従来のようにビアにより表裏面のループ間を接続した場合のように負荷容量の増加による信号立ち上がりの遅延を生ずることがない、という作用効果が得られる。   In the present embodiment, since the loop portions 122 formed on both sides of the substrate are connected by the inter-loop connecting portion 124 formed on the inner wall of the castellation on the side surface of the substrate, the loops on the front and back surfaces are formed by vias as in the prior art. There is an effect that the delay of the signal rise due to the increase of the load capacity does not occur as in the case where they are connected.

〔実施形態2〕
上記の実施形態1においては、本発明による2重ループアンテナを備えたパターンアンテナ内蔵基板300を、参考形態1と同様のサブトラクティブ法で形成できるし、またアデティブ法によっても形成できることを述べた。しかし、本発明によるパターンアンテナ内蔵基板の製法はこれらに限定する必要はない。
[Embodiment 2]
In the first embodiment described above, it has been described that the pattern antenna-embedded substrate 300 provided with the double loop antenna according to the present invention can be formed by the same subtractive method as in the first embodiment, or by the additive method. However, the manufacturing method of the substrate with a built-in pattern antenna according to the present invention need not be limited to these.

図7に、本発明によるパターンアンテナ内蔵回路基板の別の態様を示す。   FIG. 7 shows another embodiment of the circuit board with a built-in pattern antenna according to the present invention.

パターンアンテナ内蔵回路基板330は、プリント基板102に回路部とパターンアンテナ130とが設けられて成る。回路部は図示の便宜上示していないが、基板102上面にパターンアンテナに囲まれて設けられている。パターンアンテナ130は、実施形態1と同様に、基板102の両面に基板102の周縁に沿ってそれぞれ形成された2つのループ部分122と、基板102の側面から基板の両面の周縁領域まで延在して上記2つのループ部分122間を連接するループ間連接部分126とから成る2重ループアンテナである。ただし、実施形態4とは異なり、基板102の側面にはキャスタレーションは設けず、平滑な基板側面にループ間連接部分126が直接形成されている。   The circuit board 330 with a built-in pattern antenna is formed by providing a circuit portion and a pattern antenna 130 on the printed circuit board 102. Although the circuit portion is not shown for convenience of illustration, it is provided on the upper surface of the substrate 102 so as to be surrounded by the pattern antenna. Similar to the first embodiment, the pattern antenna 130 includes two loop portions 122 formed on both sides of the substrate 102 along the periphery of the substrate 102, and extends from the side surface of the substrate 102 to the peripheral regions on both sides of the substrate 102. Thus, a double loop antenna comprising an inter-loop connecting portion 126 connecting the two loop portions 122 is provided. However, unlike the fourth embodiment, no castellation is provided on the side surface of the substrate 102, and the inter-loop connecting portion 126 is directly formed on the smooth substrate side surface.

本実施形態のパターンアンテナ130は、導電性ペーストの印刷により下記のようにして形成される。導電性ペーストは通常のものでよく、例えば、エポキシ樹脂等の樹脂中に、銀フィラー等の導電性粒子を分散させたものを用いることができる。   The pattern antenna 130 of this embodiment is formed as follows by printing a conductive paste. The conductive paste may be a normal one, and for example, a paste in which conductive particles such as a silver filler are dispersed in a resin such as an epoxy resin can be used.

先ず、導電性ペーストを、個片に切断分離された基板102の側面から基板102の両面周縁部まで延在するように印刷して、ループ間連接部分126を形成する。   First, the conductive paste is printed so as to extend from the side surface of the substrate 102 cut and separated into individual pieces to the peripheral edges of both surfaces of the substrate 102 to form the inter-loop connecting portion 126.

次に、このループ間連接部分126の延在部126Aの上に重なるようにして、基板102の表面および裏面に各々導電性ペーストを印刷して、ループ部分122を形成すると、図7に示した2重ループアンテナ130が完成する。   Next, a conductive paste is printed on the front surface and the back surface of the substrate 102 so as to overlap the extended portion 126A of the inter-loop connecting portion 126, thereby forming the loop portion 122, as shown in FIG. The double loop antenna 130 is completed.

あるいは別の方法として、先ず、大判の両面銅張積層板24の表裏両面の銅箔にフォトリソグラフィー処理を施して、両面それぞれに、回路部配線パターンとアンテナループ部分122とを形成する。その際、積層板24にはビア穴は形成しない。   Alternatively, as another method, first, the copper foils on both the front and back surfaces of the large-sized double-sided copper clad laminate 24 are subjected to photolithography to form the circuit portion wiring pattern and the antenna loop portion 122 on each of both surfaces. At that time, no via hole is formed in the laminated plate 24.

次に、切断により個々の回路基板に分離した後、導電性ペーストを基板側面から表裏両面に延在するように印刷してループ連接部分126を形成すると、図7に示した2重ループアンテナ130が完成する。   Next, after being separated into individual circuit boards by cutting, the conductive paste is printed so as to extend from the side surface of the board to both the front and back surfaces to form the loop connecting portion 126, whereby the double loop antenna 130 shown in FIG. Is completed.

本実施形態によっても、基板両面に形成されたループ部分122間の接続を、基板側面部に形成されたループ間連接部126によって行なうため、従来のようにビアにより表裏面のループ間を接続した場合のように負荷容量の増加による信号立ち上がりの遅延を生ずることがない、という実施形態1と同様の作用効果が得られる。   Also in this embodiment, since the loop portions 122 formed on both sides of the substrate are connected by the inter-loop connecting portion 126 formed on the side surface portion of the substrate, the loops on the front and back surfaces are connected by vias as in the prior art. As in the case, the same effect as that of the first embodiment in which the delay of the signal rise due to the increase of the load capacity is not caused can be obtained.

本発明によれば、パターンアンテナの形成に余分な基板スペースを必要とせず小型化を促進できると同時に、アンテナと配線パターンやデバイスとの配置間隔に余裕を設けて相互のノイズによる影響を防止できる構造のパターンアンテナ内蔵回路基板が提供される。   According to the present invention, it is possible to promote downsizing without requiring an extra board space for forming a pattern antenna, and at the same time, it is possible to prevent the influence of mutual noise by providing a margin in the arrangement interval between the antenna and the wiring pattern or device. A circuit board with a built-in pattern antenna is provided.

また、ビアを用いずに基板表裏面間の電気的接続を可能として負荷容量の増加を防止した構造のパターンアンテナ内蔵回路基板も提供される。   There is also provided a circuit board with a built-in pattern antenna having a structure in which an electrical connection between the front and back surfaces of the substrate can be made without using vias to prevent an increase in load capacity.

図1は、従来のパターンアンテナ内蔵回路基板を示す斜視図である。FIG. 1 is a perspective view showing a conventional circuit board with a built-in pattern antenna. 図2は、第1参考技術の一形態によるパターンアンテナ内蔵回路基板を示す斜視図である。FIG. 2 is a perspective view showing a circuit board with a built-in pattern antenna according to an embodiment of the first reference technique. 図3は、図2のパターンアンテナ内蔵回路基板の製造工程を示す(1)〜(3)断面図および(4)〜(5)平面図である。3 is a cross-sectional view (1) to (3) and a plan view (4) to (5) showing a manufacturing process of the circuit board with a built-in pattern antenna of FIG. 図4は、第1参考技術の別の形態によるパターンアンテナ内蔵回路基板を示す(4)斜視図およびその製造工程を示す(1)〜(3)平面図である。FIG. 4: is a (4) perspective view which shows the circuit board with a built-in pattern antenna by another form of 1st reference technique, and (1)-(3) top views which show the manufacturing process. 図5は、第2参考技術の一形態によるパターンアンテナ内蔵回路基板を示す斜視図である。FIG. 5 is a perspective view showing a circuit board with a built-in pattern antenna according to an embodiment of the second reference technique. 図6は、本発明の一実施形態によるパターンアンテナ内蔵回路基板を示す斜視図である。FIG. 6 is a perspective view showing a circuit board with a built-in pattern antenna according to an embodiment of the present invention. 図7は、本発明の別の実施形態によるパターンアンテナ内蔵回路基板を示す斜視図である。FIG. 7 is a perspective view showing a circuit board with a built-in pattern antenna according to another embodiment of the present invention.

符号の説明Explanation of symbols

10 従来のパターンアンテナ内蔵回路基板
12 プリント基板
14 回路部分
16 アンテナ部分
100 パターンアンテナ内蔵回路基板
102 プリント基板
104 回路部
106 パターンアンテナ
108 パターンアンテナ106の主部
110 パターンアンテナ106の接続部
200 パターンアンテナ内蔵回路基板
112 パターンアンテナ
114 パターンアンテナ112の側面部分
116 パターンアンテナ112のコーナー部分
300 パターンアンテナ内蔵回路基板
120 パターンアンテナ
122 パターンアンテナ120のループ部分
124 パターンアンテナ120のループ間連接部分
DESCRIPTION OF SYMBOLS 10 Conventional circuit board with built-in pattern antenna 12 Printed circuit board 14 Circuit part 16 Antenna part 100 Circuit board with built-in pattern antenna 102 Printed circuit board 104 Circuit part 106 Pattern antenna 108 Main part of pattern antenna 106 110 Connection part of pattern antenna 106 200 Built-in pattern antenna Circuit board 112 Pattern antenna 114 Side surface portion of pattern antenna 112 116 Corner portion of pattern antenna 112 300 Pattern antenna built-in circuit board 120 Pattern antenna 122 Loop portion of pattern antenna 120 124 Joint portion between loops of pattern antenna 120

Claims (2)

パターンアンテナを内蔵する回路基板において、
パターンアンテナが、該基板の両面に該基板の周縁に沿ってそれぞれ形成された2つのループ部分と、該基板の側面から該基板の両面の周縁領域まで延在して上記2つのループ部分間を連接するループ間連接部分とから成る2重ループアンテナであることを特徴とするパターンアンテナ内蔵回路基板。
In circuit boards with built-in pattern antennas,
The pattern antenna includes two loop portions formed on both sides of the substrate along the periphery of the substrate, and extends from the side surface of the substrate to the peripheral regions on both surfaces of the substrate, and extends between the two loop portions. A circuit board with a built-in pattern antenna, wherein the circuit board is a double loop antenna comprising a connecting portion between loops connected to each other.
請求項1記載のパターンアンテナ内蔵回路基板において、前記ループ間連接部分が、前記基板の側面に形成された凹部の内壁から該基板の両面の周縁部まで延在して形成されていることを特徴とするパターンアンテナ内蔵回路基板。   2. The circuit board with a built-in pattern antenna according to claim 1, wherein the inter-loop connecting portion is formed to extend from an inner wall of a concave portion formed on a side surface of the substrate to a peripheral edge portion on both surfaces of the substrate. A circuit board with a built-in pattern antenna.
JP2007187471A 2007-07-18 2007-07-18 Circuit board with built-in pattern antenna Expired - Fee Related JP4141491B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007187471A JP4141491B2 (en) 2007-07-18 2007-07-18 Circuit board with built-in pattern antenna

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007187471A JP4141491B2 (en) 2007-07-18 2007-07-18 Circuit board with built-in pattern antenna

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002328440A Division JP4010927B2 (en) 2002-11-12 2002-11-12 Circuit board with built-in pattern antenna

Publications (2)

Publication Number Publication Date
JP2007267429A true JP2007267429A (en) 2007-10-11
JP4141491B2 JP4141491B2 (en) 2008-08-27

Family

ID=38639882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007187471A Expired - Fee Related JP4141491B2 (en) 2007-07-18 2007-07-18 Circuit board with built-in pattern antenna

Country Status (1)

Country Link
JP (1) JP4141491B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010166379A (en) * 2009-01-16 2010-07-29 Shuho:Kk Method of manufacturing printed antenna, and communication apparatus with print antenna
JP2016065876A (en) * 2011-04-07 2016-04-28 カール マール ホールディング ゲーエムベーハー Measuring device having transmitting circuit for transmitting measured value by radio
CN109687134A (en) * 2019-01-14 2019-04-26 欧普照明股份有限公司 Circuit board structure and equipment

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010166379A (en) * 2009-01-16 2010-07-29 Shuho:Kk Method of manufacturing printed antenna, and communication apparatus with print antenna
JP2016065876A (en) * 2011-04-07 2016-04-28 カール マール ホールディング ゲーエムベーハー Measuring device having transmitting circuit for transmitting measured value by radio
CN109687134A (en) * 2019-01-14 2019-04-26 欧普照明股份有限公司 Circuit board structure and equipment

Also Published As

Publication number Publication date
JP4141491B2 (en) 2008-08-27

Similar Documents

Publication Publication Date Title
EP2986088B1 (en) Printed circuit board, manufacturing method thereof and radio-frequency device
JP2004235629A (en) High-speed performance printed circuit board and manufacturing method therefor
KR101497230B1 (en) Electronic component embedded substrate and method of manufacturing electronic component embedded substrate
WO2011046479A1 (en) Printed circuit board
JP2006303202A (en) Printed board with built-in component and manufacturing method thereof
CN110719690A (en) High speed multi-layer PCB stack and routing method
JP4141491B2 (en) Circuit board with built-in pattern antenna
JP2006270026A (en) Wiring structure, printed wiring board, integrated circuit, and electronic device
EP1594353A1 (en) High frequency multilayer printed wiring board
JP2002344092A (en) Printed board
JP4010927B2 (en) Circuit board with built-in pattern antenna
WO2012176933A1 (en) Noise suppression device and multilayer printed circuit board carrying same
EP2941939B1 (en) Printed circuit board
JP2013115110A (en) Printed wiring board of step structure
WO2008010445A1 (en) Multilayer printed circuit board
JP2008235697A (en) Wiring circuit board and manufacturing method thereof
JP2010062180A (en) Multilayer printed wiring board
JP2007281303A (en) Printed wiring board, and its manufacturing method
JP2008034672A (en) Method for mounting chip component, and electronic module
CN111787690A (en) Circuit board
JP2006261543A (en) Semiconductor device package and relay printed board
JP2019029559A (en) Multilayer wiring board and manufacturing method thereof
JP2011066099A (en) Multilayer circuit board
JP2010278072A (en) Multilayer substrate
JP5739363B2 (en) Wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080513

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080610

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4141491

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110620

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120620

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120620

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130620

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees