JP2007259658A - Control circuit for dc-dc converter, the dc-dc converter and control method for the dc-dc converter - Google Patents

Control circuit for dc-dc converter, the dc-dc converter and control method for the dc-dc converter Download PDF

Info

Publication number
JP2007259658A
JP2007259658A JP2006083740A JP2006083740A JP2007259658A JP 2007259658 A JP2007259658 A JP 2007259658A JP 2006083740 A JP2006083740 A JP 2006083740A JP 2006083740 A JP2006083740 A JP 2006083740A JP 2007259658 A JP2007259658 A JP 2007259658A
Authority
JP
Japan
Prior art keywords
current
circuit
inductive element
control
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006083740A
Other languages
Japanese (ja)
Inventor
Chikara Tsuchiya
主税 土屋
Hidekiyo Ozawa
秀清 小澤
Morihito Hasegawa
守仁 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2006083740A priority Critical patent/JP2007259658A/en
Publication of JP2007259658A publication Critical patent/JP2007259658A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a synchronous rectification type DC-DC converter, capable of improving the control voltage value of output voltage, when load is low, and to provide a control circuit for a DC-DC converter capable of improving the power conversion efficiency. <P>SOLUTION: An averaging circuit 12G averages out a coil current IL1. A voltage comparator COMP compares the averaged out average current AI, with a predetermined current value that has been set previously. When a comparison result, with the average current AI of the coil current IL1 being smaller than the predetermined current value, is obtained, a conduction control circuit 17G controls a transistor FET2 to be non-conducting, according to the detection result by a backflow detection circuit 16G, thus preventing generation of backflow current and increasing the oscillation period of an oscillator OSC to be large, according to the output signal of the voltage comparator COMP. Thus, PWM fixed control is switched to PFM control for stretching the cycle period of an operation cycle, according to the amount of load power. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、DC−DCコンバータの制御に関するものであり、特に、同期整流方式のDC−DCコンバータにおける、軽負荷時での制御に関するものである。   The present invention relates to control of a DC-DC converter, and more particularly, to control at a light load in a synchronous rectification DC-DC converter.

携帯型電子機器においては、装置用の電源として電池が搭載されているが、一般的に電池の電圧は放電が進むに従って低下していくため、電子機器内部で使用する電圧を一定に保つためにDC−DCコンバータにより電池出力の定電圧化を計っている。携帯機器で使用されるDC−DCの効率は電池での稼働時間を左右するため、重負荷から軽負荷に至るまでの全ての領域で高効率化が要求される。   In portable electronic devices, a battery is mounted as a power source for the device. In general, since the voltage of the battery decreases as the discharge progresses, in order to keep the voltage used inside the electronic device constant. A DC-DC converter is used to make the battery output constant voltage. Since the efficiency of DC-DC used in portable devices affects the operating time of the battery, high efficiency is required in all areas from heavy loads to light loads.

PFM(Pulse Frequency Modulation)方式とPWM(Pulse Width Modulation)方式との動作方式を負荷に応じて切り換えて制御するDC−DCコンバータが提案されている。特許文献1に開示されている技術が一例である。重負荷時を含む通常動作状態においては、PWM方式で動作させながら、軽負荷時においてはPFM方式に切り換える。ここでコイル電流はノコギリ波状の電流波形となる。そして負荷に供給される電流は、コイル電流の平均値である。低負荷時においては、コイル電流のノコギリ波形のボトム値が負となり、電流方向が反転して負荷からコイルに向かって電流が逆流する場合がある。よって逆流発生が検出されると、同期整流素子を非導通状態に維持することで、逆流を防止していた。このとき、コイル電流が不連続となるため、いわゆる不連続電流モード(DCM)となる。   There has been proposed a DC-DC converter that switches and controls an operation method between a PFM (Pulse Frequency Modulation) method and a PWM (Pulse Width Modulation) method according to a load. The technique disclosed in Patent Document 1 is an example. In a normal operation state including a heavy load, the PWM method is operated, and the PFM method is switched in a light load. Here, the coil current has a sawtooth waveform. The current supplied to the load is the average value of the coil current. When the load is low, the bottom value of the sawtooth waveform of the coil current may be negative, the current direction may be reversed, and the current may flow backward from the load toward the coil. Therefore, when the occurrence of backflow is detected, the backflow is prevented by maintaining the synchronous rectifying element in a non-conductive state. At this time, since the coil current is discontinuous, a so-called discontinuous current mode (DCM) is set.

不連続電流モードにおいて、PWM制御により所定周期でスイッチング動作が行われ、負荷側に向けて毎周期ごとに過剰な電力が放出されると、軽負荷の場合には出力電圧が上昇し制御不能となる問題があった。よって、不連続電流モードでは、メインスイッチング素子のスイッチングを制限することで、出力電圧の上昇を抑えるPFM制御が行われていた。すなわち、連続電流モード(CCM)から不連続電流モードへの切り替え時(すなわちコイル電流のボトム値が負になるとき)には、必ずPWM制御からPFM制御へ切り替える必要があった。   In the discontinuous current mode, switching operation is performed at a predetermined cycle by PWM control, and if excessive power is discharged every cycle toward the load side, the output voltage rises in the case of a light load, and control is impossible. There was a problem. Therefore, in the discontinuous current mode, PFM control is performed to limit the increase of the output voltage by limiting the switching of the main switching element. That is, when switching from the continuous current mode (CCM) to the discontinuous current mode (that is, when the bottom value of the coil current becomes negative), it is necessary to always switch from PWM control to PFM control.

図7に、先行文献2に係るDC−DCコンバータ100を示す。DC−DCコンバータ100では、負荷電力量にかかわらず固定周期でスイッチング動作が行われる、PWM固定制御が行われる。DC−DCコンバータ100は、コイル電流IL1の逆流を許すことにより、負荷側の過剰電力が毎周期戻される構成を有している。PWM固定制御が行われる場合には、選択信号DSAはハイレベルとされ、論理和ゲート回路OR101の出力端子は、比較器COMP103の出力電圧に関わらず、ハイレベルに固定される。よってコイル電流IL1の逆流に関わらず、同期整流素子であるトランジスタFET102の導通状態が維持される。すなわちPWM方式により所定周期でスイッチング動作が行われ、負荷側に向けて毎周期ごとに過剰な電力が放出されても、毎周期ごとに過剰電力を入力側に回生することができる。よって出力電圧の上昇が防止できる。   FIG. 7 shows a DC-DC converter 100 according to Prior Literature 2. In the DC-DC converter 100, PWM fixed control is performed in which the switching operation is performed at a fixed period regardless of the load power amount. The DC-DC converter 100 has a configuration in which excess power on the load side is returned every cycle by allowing a reverse flow of the coil current IL1. When the PWM fixed control is performed, the selection signal DSA is set to the high level, and the output terminal of the OR gate circuit OR101 is fixed to the high level regardless of the output voltage of the comparator COMP103. Therefore, regardless of the reverse flow of the coil current IL1, the conduction state of the transistor FET102, which is a synchronous rectifier, is maintained. That is, even if a switching operation is performed in a predetermined cycle by the PWM method and excessive power is discharged every cycle toward the load side, the excess power can be regenerated to the input side every cycle. Therefore, an increase in output voltage can be prevented.

よってDC−DCコンバータ100では、コイル電流IL1のノコギリ波形のボトム値が負になるときにおいても、出力電圧の上昇を防止することができる。よってコイル電流IL1のボトム値が負の場合において、PFM制御へ切り替える必要がなくなり、PWM制御の状態を維持できる。よって負荷の消費電力が非常に低く、コイル電流IL1のボトム値が負になる場合においても、DC−DCコンバータをPWM制御で動作させて電力を負荷に供給することができる。   Therefore, the DC-DC converter 100 can prevent the output voltage from rising even when the bottom value of the sawtooth waveform of the coil current IL1 becomes negative. Therefore, when the bottom value of the coil current IL1 is negative, it is not necessary to switch to the PFM control, and the PWM control state can be maintained. Therefore, even when the power consumption of the load is very low and the bottom value of the coil current IL1 is negative, the DC-DC converter can be operated by PWM control to supply power to the load.

その他、先行文献3が開示されている。
特開平6−303766号公報 特開2006−14482号公報 特開平8−340675号公報
In addition, the prior document 3 is disclosed.
JP-A-6-303766 JP 2006-14482 A JP-A-8-340675

しかしPWM固定制御中において、さらに負荷が軽負荷状態になったとき(負荷の停止時など)は、消費電力全体に占めるDC−DCコンバータ100の固定損(スイッチング動作など)の割合が顕著になる。よって固定損を減少させ効率を高めるためには、負荷の停止時などにおいては、DC−DCコンバータ100をPWM固定制御からPFM制御に切り替え、動作周波数を低下させる必要がある。   However, when the load is further reduced during PWM fixed control (such as when the load is stopped), the ratio of the fixed loss (such as switching operation) of the DC-DC converter 100 to the total power consumption becomes significant. . Therefore, in order to reduce the fixed loss and increase the efficiency, it is necessary to switch the DC-DC converter 100 from the PWM fixed control to the PFM control to reduce the operating frequency when the load is stopped.

従来は連続電流モードから不連続電流モードへの切り替わり時(すなわちコイル電流IL1のボトム値が負になるとき)に、PWM制御からPFM制御へ切り替える必要があった。しかし先行文献2では、コイル電流IL1のボトム値が負の状態となる範囲においてもPWM制御が可能であるため、当該範囲でPWM固定制御とPFM制御との切り替えを行う必要がある。しかしそのような切り替えを可能とする方法については具体的な開示がないため問題である。   Conventionally, when switching from the continuous current mode to the discontinuous current mode (that is, when the bottom value of the coil current IL1 becomes negative), it is necessary to switch from PWM control to PFM control. However, according to the prior art document 2, since PWM control is possible even in a range where the bottom value of the coil current IL1 is negative, it is necessary to switch between PWM fixed control and PFM control in this range. However, there is no specific disclosure about a method for enabling such switching, which is a problem.

また従来は逆流電流の発生をトリガとして、PWM制御からPFM制御への切り替えを行うことができた。しかし先行文献2では、逆流電流の発生時においてもPWM制御を行うため、逆流電流の発生を切り替えのトリガとすることができない。すると、PWM制御からPFM制御へ切り替えるための新たなトリガが必要になるが、当該トリガについては具体的な開示がないため問題である。   Conventionally, switching from PWM control to PFM control can be performed using generation of a backflow current as a trigger. However, in the prior art document 2, since the PWM control is performed even when the reverse current is generated, the generation of the reverse current cannot be used as a switching trigger. Then, a new trigger for switching from PWM control to PFM control is necessary, but there is no specific disclosure about the trigger, which is a problem.

本発明は前記背景技術の課題の少なくとも1つを解消するためになされたものであり、同期整流方式のDC−DCコンバータにおいて、軽負荷時において、出力電圧の制御電圧値の改善を図ると共に、電力変換効率の改善を図ることが可能なDC−DCコンバータの制御回路、DC−DCコンバータ、およびその制御方法を提供することを目的とする。   The present invention has been made in order to solve at least one of the problems of the background art described above, and in a synchronous rectification DC-DC converter, while improving the control voltage value of the output voltage at light load, It is an object of the present invention to provide a DC-DC converter control circuit, a DC-DC converter, and a control method thereof that can improve power conversion efficiency.

前記目的を達成するために、第1の発明に係るDC−DCコンバータの制御回路は、誘導素子に電力を蓄積する際に導通する第1スイッチング素子と、誘導素子に蓄積された電力の負荷への放出期間に応じてスイッチング制御されて導通する第2スイッチング素子とを備えるDC−DCコンバータの制御を、負荷電力量に関わらず動作サイクルの繰り返し周期を所定周期とするPWM固定制御と、軽負荷では動作サイクルの繰り返し周期を負荷電力量に応じて伸縮するPFM制御との間で、選択可能とするDC−DCコンバータの制御回路であって、誘導素子を流れる誘導素子電流を測定する電流測定回路と、誘導素子電流を予め定められる所定電流値と比較する比較回路と、第2スイッチング素子の導通による逆流電流を監視し、電流方向の反転を検出する逆流検出回路と、比較回路の比較結果が入力され、誘導素子電流が所定電流値より少ないときは、逆流検出回路の検出結果に応じて第2スイッチング素子を非導通とし、誘導素子電流が所定電流値より多いときは、検出結果に関わらず誘導素子への電力蓄積が開始されるまでの間、第2スイッチング素子の導通状態を維持する導通制御回路と、動作サイクルの繰り返し周期を定める発振器であって、電流測定回路による測定結果、または、比較回路による比較結果に応じて発振周期を変更する発振回路とを備えることを特徴とする。   In order to achieve the above object, a control circuit for a DC-DC converter according to a first aspect of the present invention includes a first switching element that conducts when accumulating electric power in an inductive element, and a load of electric power accumulated in the inductive element. Control of a DC-DC converter including a second switching element that is switched in accordance with the discharge period of the power supply, and a PWM fixed control in which a repetition cycle of an operation cycle is a predetermined cycle regardless of load power amount, and a light load A DC-DC converter control circuit that enables selection between PFM control that expands and contracts the cycle of an operation cycle in accordance with load electric energy, and that measures an inductive element current flowing through the inductive element A comparison circuit for comparing the inductive element current with a predetermined current value, and monitoring a reverse current caused by conduction of the second switching element, When the comparison result of the reverse current detection circuit for detecting inversion and the comparison circuit is input and the inductive element current is less than a predetermined current value, the second switching element is made non-conductive according to the detection result of the reverse current detection circuit, and the inductive element When the current is greater than the predetermined current value, the conduction control circuit that maintains the conduction state of the second switching element until the accumulation of power in the induction element is started regardless of the detection result, and the repetition cycle of the operation cycle And an oscillation circuit that changes an oscillation cycle in accordance with a measurement result by a current measurement circuit or a comparison result by a comparison circuit.

また第1の発明に係るDC−DCコンバータは、誘導素子に電力を蓄積する際に導通する第1スイッチング素子と、誘導素子に蓄積された電力の負荷への放出期間に応じてスイッチング制御されて導通する第2スイッチング素子とを備えるDC−DCコンバータの制御を、負荷電力量に関わらず動作サイクルの繰り返し周期を所定周期とするPWM固定制御と、軽負荷では動作サイクルの繰り返し周期を負荷電力量に応じて伸縮するPFM制御との間で、選択可能とするDC−DCコンバータであって、誘導素子を流れる誘導素子電流を測定する電流測定回路と、誘導素子電流を予め定められる所定電流値と比較する比較回路と、第2スイッチング素子の導通による逆流電流を監視し、電流方向の反転を検出する逆流検出回路と、比較回路の比較結果が入力され、誘導素子電流が所定電流値より少ないときは、逆流検出回路の検出結果に応じて第2スイッチング素子を非導通とし、誘導素子電流が所定電流値より多いときは、検出結果に関わらず誘導素子への電力蓄積が開始されるまでの間、第2スイッチング素子の導通状態を維持する導通制御回路と、動作サイクルの繰り返し周期を定める発振器であって、電流測定回路による測定結果、または、比較回路による比較結果に応じて発振周期を変更する発振回路とを備えることを特徴とする。   The DC-DC converter according to the first aspect of the present invention is switched according to a first switching element that conducts when accumulating electric power in the inductive element and a discharge period of the electric power accumulated in the inductive element to the load. The control of the DC-DC converter including the second switching element that conducts is performed by PWM fixed control in which the repetition cycle of the operation cycle is a predetermined cycle regardless of the load power amount, and in the light load, the repetition cycle of the operation cycle is determined by the load power amount. A DC-DC converter that is selectable between PFM control that expands and contracts in accordance with the current measurement circuit that measures the inductive element current flowing through the inductive element, and a predetermined current value that determines the inductive element current in advance. A comparison circuit for comparison, a reverse current detection circuit for monitoring reverse current due to conduction of the second switching element and detecting inversion of the current direction, and a comparison circuit When the comparison result is input and the inductive element current is smaller than the predetermined current value, the second switching element is made nonconductive according to the detection result of the backflow detection circuit, and when the inductive element current is larger than the predetermined current value, the detection result Regardless of whether or not power storage in the inductive element is started, a conduction control circuit that maintains the conduction state of the second switching element and an oscillator that determines a repetition period of the operation cycle, the measurement result by the current measurement circuit Or an oscillation circuit that changes an oscillation cycle in accordance with a comparison result by the comparison circuit.

また第1の発明に係るDC−DCコンバータの制御方法は、誘導素子に電力を蓄積する際に導通する第1流通経路と、誘導素子に蓄積された電力の負荷への放出期間に応じてスイッチング制御されて導通する第2流通経路とを備えるDC−DCコンバータの制御を、負荷電力量に関わらず動作サイクルの繰り返し周期を所定周期とするPWM固定制御と、軽負荷では動作サイクルの繰り返し周期を負荷電力量に応じて伸縮するPFM制御との間で、選択可能とするDC−DCコンバータの制御方法であって、誘導素子を流れる誘導素子電流を測定するステップと、誘導素子電流を予め定められる所定電流値と比較するステップと、第2流通経路の導通による逆流電流を監視し、電流方向の反転を検出するステップと、比較するステップの比較結果が入力され、誘導素子電流が所定電流値より少ないときは、逆流検出回路の検出結果に応じて第2流通経路を非導通とし、誘導素子電流が所定電流値より多いときは、検出結果に関わらず誘導素子への電力蓄積が開始されるまでの間、第2流通経路の導通状態を維持するステップと、動作サイクルの繰り返し周期を定める発振器であって、測定するステップによる測定結果、または、比較するステップによる比較結果に応じて発振周期を変更するステップとを備えることを特徴とする。   The DC-DC converter control method according to the first aspect of the invention is switched according to the first flow path that is conducted when power is stored in the inductive element, and the discharge period of the power stored in the inductive element to the load. The control of the DC-DC converter including the second flow path that is controlled and conducted is PWM fixed control in which the repetition cycle of the operation cycle is a predetermined cycle regardless of the amount of load power, and the repetition cycle of the operation cycle in a light load. A method for controlling a DC-DC converter that can be selected between PFM control that expands and contracts in accordance with load electric energy, the step of measuring an inductive element current flowing through the inductive element, and the inductive element current being predetermined Comparison between the step of comparing with a predetermined current value, the step of monitoring the backflow current due to the conduction of the second flow path and detecting the reversal of the current direction, and the step of comparing When the result is input and the inductive element current is smaller than the predetermined current value, the second flow path is made non-conductive according to the detection result of the backflow detection circuit, and when the inductive element current is larger than the predetermined current value, the detection result is Regardless of whether or not power storage in the inductive element is started, the step of maintaining the conduction state of the second flow path and the oscillator that determines the repetition period of the operation cycle, the measurement result of the measurement step, or And a step of changing an oscillation period according to a comparison result of the comparing step.

本発明に係るDC−DCコンバータの制御回路またはDC−DCコンバータは、第1スイッチング素子と、第2スイッチング素子とを備える。また本発明に係るDC−DCコンバータの制御方法は、第1流通経路と、第2流通経路とを備える。第1の発明に係るDC−DCコンバータの制御回路、DC−DCコンバータ、およびDC−DCコンバータの制御方法では、誘導素子に蓄積された電力の負荷への放出期間に応じて、第2スイッチング素子または第2流通経路がスイッチング制御されて導通することにより、いわゆる同期整流動作が行われる。また第1の発明に係るDC−DCコンバータの制御回路、DC−DCコンバータ、およびDC−DCコンバータの制御方法では、PWM固定制御とPFM制御との間で制御方法が選択可能とされる。PWM固定制御とは、負荷電力量に関わらず、動作サイクルの繰り返し周期を所定周期に固定とする制御である。またPFM制御とは、動作サイクルの繰り返し周期を負荷電力量に応じて伸縮する制御である。   A control circuit for a DC-DC converter or a DC-DC converter according to the present invention includes a first switching element and a second switching element. The DC-DC converter control method according to the present invention includes a first distribution path and a second distribution path. In the DC-DC converter control circuit, the DC-DC converter, and the DC-DC converter control method according to the first aspect of the present invention, the second switching element is selected according to the discharge period of the power accumulated in the inductive element to the load. Alternatively, a so-called synchronous rectification operation is performed by conducting the switching of the second distribution path. In the DC-DC converter control circuit, the DC-DC converter, and the DC-DC converter control method according to the first invention, the control method can be selected between PWM fixed control and PFM control. The PWM fixed control is control that fixes the repetition cycle of the operation cycle to a predetermined cycle regardless of the load power amount. Moreover, PFM control is control which expands / contracts the repetition period of an operation cycle according to load electric energy.

誘電素子には、ノコギリ波状の誘導素子電流が流れる。そして負荷に供給される電流は、誘導素子電流の平均値である。すると負荷において消費される負荷電流が減少して軽負荷状態に至ると、誘導素子電流のノコギリ波形のボトム値が負となる場合がある。すると電流方向が反転して、負荷から誘導素子に向かって電流が逆流する。そして逆流検出回路は、当該逆流電流を監視し、電流方向の反転を検出する。   A sawtooth inductive element current flows through the dielectric element. The current supplied to the load is an average value of the inductive element current. Then, when the load current consumed in the load decreases to reach a light load state, the bottom value of the sawtooth waveform of the inductive element current may become negative. Then, the current direction is reversed, and the current flows backward from the load toward the inductive element. The backflow detection circuit monitors the backflow current and detects reversal of the current direction.

電流測定回路または誘導素子電流を測定するステップは、誘導素子電流を測定する。比較回路または比較するステップは、誘導素子電流を、予め定められる所定電流値と比較する。ここで所定電流値は、DC−DCコンバータに接続される負荷の消費電力に応じて適宜定められる。例えば、所定電流値を、負荷の最低必要消費電力を供給する際に必要な誘導素子電流値に設定すれば、誘導素子電流が所定電流値より多いときには負荷の動作状態であり、誘導素子電流が所定電流値より少ないときには負荷の停止状態であることを検出することができる。なお所定電流値は、ノコギリ波形のボトム値がゼロのときの誘導素子電流の平均値以下の値に設定することができる。   The step of measuring the current measuring circuit or the inductive element current measures the inductive element current. The comparison circuit or the comparing step compares the inductive element current with a predetermined current value. Here, the predetermined current value is appropriately determined according to the power consumption of the load connected to the DC-DC converter. For example, if the predetermined current value is set to an inductive element current value necessary for supplying the minimum required power consumption of the load, the load is in an operating state when the inductive element current is larger than the predetermined current value. When the current value is smaller than the predetermined current value, it can be detected that the load is stopped. The predetermined current value can be set to a value equal to or less than the average value of the inductive element current when the bottom value of the sawtooth waveform is zero.

導通制御回路は、第2スイッチング素子の導通/非導通状態を制御する回路である。また導通状態を制御するステップは、第2流通経路の導通/非導通状態を制御する。導通制御回路または制御するステップは、比較回路の比較結果および逆流検出回路の検出結果に応じて動作する。また発振回路は、DC−DCコンバータの動作サイクルの繰り返し周期を定める回路である。発振回路は、電流測定回路による測定結果、または、比較回路による比較結果に応じて、発振周期を可変制御する動作を行う回路である。また発振周期を変更するステップによって、発振回路の発振周期が可変制御される。   The conduction control circuit is a circuit that controls the conduction / non-conduction state of the second switching element. The step of controlling the conduction state controls the conduction / non-conduction state of the second flow path. The conduction control circuit or the controlling step operates according to the comparison result of the comparison circuit and the detection result of the backflow detection circuit. The oscillation circuit is a circuit that determines the repetition period of the operation cycle of the DC-DC converter. The oscillation circuit is a circuit that performs an operation of variably controlling the oscillation cycle in accordance with the measurement result by the current measurement circuit or the comparison result by the comparison circuit. Further, the oscillation cycle of the oscillation circuit is variably controlled by the step of changing the oscillation cycle.

比較回路または比較するステップにより、誘導素子電流が所定電流値より多いとの比較結果が得られるときは、負荷が、DC−DCコンバータの電力を必要としている状態である。すると、逆流検出回路または検出するステップの検出結果に関わらず、誘導素子への電力蓄積が開始されるまでの間、導通制御回路または導通状態を制御するステップによって、第2スイッチング素子または第2流通経路の導通状態が維持される。また発振回路は、所定の発振周期の発振信号を出力する。これにより、発振回路により定まる固定周波数で動作する、PWM固定制御が行われる。   When a comparison result that the inductive element current is larger than the predetermined current value is obtained by the comparison circuit or the comparison step, the load is in a state where the power of the DC-DC converter is required. Then, regardless of the detection result of the backflow detection circuit or the detecting step, the second switching element or the second flow is controlled by the step of controlling the conduction control circuit or the conduction state until the accumulation of power in the inductive element is started. The conduction state of the path is maintained. The oscillation circuit outputs an oscillation signal having a predetermined oscillation period. Thereby, PWM fixed control which operates at a fixed frequency determined by the oscillation circuit is performed.

PWM固定制御では、電流のボトム値が負であり、電流方向が反転して負荷から誘導素子に向かって電流が流れる場合にも、誘導素子には、負荷側の電力が移動して蓄積されることとなる。すなわちPWM方式により所定周期でスイッチング動作が行われ、負荷側に向けて毎周期ごとに過剰な電力が放出されても、毎周期ごとに過剰電力を誘導素子に戻すことができる。よって、出力電圧の上昇が抑制される。   In the PWM fixed control, even when the current bottom value is negative and the current direction is reversed and the current flows from the load to the inductive element, the load-side power moves and accumulates in the inductive element. It will be. That is, even if a switching operation is performed at a predetermined cycle by the PWM method and excessive power is released every cycle toward the load side, the excess power can be returned to the inductive element every cycle. Therefore, an increase in output voltage is suppressed.

一方、比較回路または比較するステップにより、誘導素子電流が所定電流値より少ないとの比較結果が得られるときは、負荷の停止状態などであり、負荷が必要最低限の電力も消費していない状態である。この場合、逆流検出回路または検出するステップの検出結果に応じて、第2スイッチング素子または第2流通経路を非導通とすることで、逆流電流の発生が防止される。そして、発振回路の発振周期が、電流測定回路による測定結果、または、比較回路による比較結果に応じて大きくされる。あるいは、発振回路の発振周期が、測定するステップによる測定結果、または、比較するステップによる比較結果に応じて大きくされる。これにより、PWM固定制御から、動作サイクルの繰り返し周期を負荷電力量に応じて伸縮するPFM制御へ切り替えられる。そしてPFM制御により固定損を減少させることができるため、DC−DCコンバータの効率を高めることが可能となる。   On the other hand, when the comparison circuit or the comparing step gives a comparison result that the inductive element current is smaller than the predetermined current value, the load is in a stopped state, etc., and the load does not consume the minimum necessary power It is. In this case, the backflow current is prevented from being generated by turning off the second switching element or the second flow path in accordance with the detection result of the backflow detection circuit or the detecting step. Then, the oscillation period of the oscillation circuit is increased according to the measurement result by the current measurement circuit or the comparison result by the comparison circuit. Alternatively, the oscillation period of the oscillation circuit is increased according to the measurement result of the measuring step or the comparison result of the comparing step. As a result, the PWM fixed control is switched to the PFM control that expands and contracts the repetition cycle of the operation cycle according to the load power amount. Since the fixed loss can be reduced by PFM control, the efficiency of the DC-DC converter can be increased.

以上により、誘導素子電流のノコギリ波形のボトム値が負値に至る領域においても、PWM制御からPFM制御へ切り替えることが可能となる。これにより、負荷に供給する電力が非常に低く、誘導素子電流のボトム値が負になる場合においても、PWM制御によって電力を供給することができる。すなわちDC−DCコンバータの動作周波数を一定に保ちながら、低電力を供給することができる。よって、低電力の供給を必要とし、かつ、DC−DCコンバータの動作周波数変動に影響を受けやすい負荷に対しても、電力を供給することが可能となる。   As described above, it is possible to switch from PWM control to PFM control even in a region where the bottom value of the sawtooth waveform of the inductive element current reaches a negative value. Thereby, even when the power supplied to the load is very low and the bottom value of the inductive element current becomes negative, the power can be supplied by PWM control. That is, low power can be supplied while keeping the operating frequency of the DC-DC converter constant. Therefore, it is possible to supply power to a load that requires low power supply and is easily affected by fluctuations in the operating frequency of the DC-DC converter.

また電力供給が不要な場合においては、誘導素子電流のノコギリ波形のボトム値が負値に至る領域においても、PWM固定制御からPFM制御に切り替えることができる。これにより、PFM制御により固定損を減少させることができるため、DC−DCコンバータの効率を高めることが可能となる。   When power supply is not required, the PWM fixed control can be switched to the PFM control even in a region where the bottom value of the sawtooth waveform of the inductive element current reaches a negative value. As a result, the fixed loss can be reduced by the PFM control, so that the efficiency of the DC-DC converter can be increased.

本発明によれば、負荷電力量に関わらず動作サイクルの繰り返し周期を所定周期とするPWM固定制御と、軽負荷では前記動作サイクルの繰り返し周期を負荷電力量に応じて伸縮するPFM制御との間で、制御方式を選択可能とするDC−DCコンバータの制御回路、DC−DCコンバータおよびその制御方法を提供することが可能となる。このとき、誘導素子電流のボトム値が負の状態となる範囲においても、PWM固定制御とPFM制御との切り替えを行うことが可能となる。   According to the present invention, between the PWM fixed control in which the repetition cycle of the operation cycle is a predetermined cycle regardless of the load electric energy, and the PFM control in which the repetition cycle of the operation cycle is expanded or contracted according to the load electric energy in a light load. Thus, it is possible to provide a control circuit for a DC-DC converter, a DC-DC converter, and a control method therefor that can select a control method. At this time, it is possible to switch between PWM fixed control and PFM control even in a range where the bottom value of the inductive element current is in a negative state.

本発明の原理図を図1に示す。DC−DCコンバータ1Gは、制御回路11G、トランジスタFET1およびFET2、チョークコイルL1を備える。また制御回路11Gは、逆流検出回路16G、平均化回路12G,電圧比較器COMP、発振器OSC、導通制御回路17Gを備える。トランジスタFET1のドレイン端子には、入力電圧Vinが入力される。トランジスタFET1のソース端子は、チョークコイルL1の一端子、およびトランジスタFET2のドレイン端子に接続されている。トランジスタFET2のソース端子は接地電位に接続されている。トランジスタFET1、FET2のゲート端子は、導通制御回路17Gに接続される。チョークコイルL1の他端子からは出力電圧Voutが出力され、出力電圧Voutは不図示の負荷に供給される。   A principle diagram of the present invention is shown in FIG. The DC-DC converter 1G includes a control circuit 11G, transistors FET1 and FET2, and a choke coil L1. The control circuit 11G includes a backflow detection circuit 16G, an averaging circuit 12G, a voltage comparator COMP, an oscillator OSC, and a conduction control circuit 17G. The input voltage Vin is input to the drain terminal of the transistor FET1. The source terminal of the transistor FET1 is connected to one terminal of the choke coil L1 and the drain terminal of the transistor FET2. The source terminal of the transistor FET2 is connected to the ground potential. The gate terminals of the transistors FET1 and FET2 are connected to the conduction control circuit 17G. An output voltage Vout is output from the other terminal of the choke coil L1, and the output voltage Vout is supplied to a load (not shown).

制御回路11Gの構成を説明する。チョークコイルL1の出力端子は、平均化回路12Gおよび逆流検出回路16Gに接続される。平均化回路12Gの出力端子は、電圧比較器COMPに接続される。なお、平均化回路12Gの出力端子を発振器OSCに接続してもよい。電圧比較器COMPの出力端子は、導通制御回路17Gおよび発振器OSCに接続される。逆流検出回路16Gの出力端子は、導通制御回路17Gに接続される。   The configuration of the control circuit 11G will be described. The output terminal of the choke coil L1 is connected to the averaging circuit 12G and the backflow detection circuit 16G. The output terminal of the averaging circuit 12G is connected to the voltage comparator COMP. Note that the output terminal of the averaging circuit 12G may be connected to the oscillator OSC. The output terminal of the voltage comparator COMP is connected to the conduction control circuit 17G and the oscillator OSC. The output terminal of the backflow detection circuit 16G is connected to the conduction control circuit 17G.

DC−DCコンバータ1Gの動作を説明する。DC−DCコンバータ1Gでは、チョークコイルL1に蓄積された電力の負荷への放出期間に応じて、トランジスタFET2がスイッチング制御されて導通することにより、チョークコイルL1の端子間電圧が反転して流れる、いわゆる同期整流動作が行われる。そして本発明に係るDC−DCコンバータ1Gは、PWM固定制御とPFM制御との間で制御方法が選択可能とされる。PWM固定制御とは、負荷電力量に関わらず、動作サイクルの繰り返し周期を所定周期に固定とする制御である。またPFM制御とは、動作サイクルの繰り返し周期を負荷電力量に応じて伸縮する制御である。   The operation of the DC-DC converter 1G will be described. In the DC-DC converter 1G, the transistor FET2 is subjected to switching control in accordance with the discharge period of the electric power accumulated in the choke coil L1 to conduct, whereby the voltage between the terminals of the choke coil L1 flows in an inverted manner. A so-called synchronous rectification operation is performed. In the DC-DC converter 1G according to the present invention, a control method can be selected between the PWM fixed control and the PFM control. The PWM fixed control is control that fixes the repetition cycle of the operation cycle to a predetermined cycle regardless of the load power amount. Moreover, PFM control is control which expands / contracts the repetition period of an operation cycle according to load electric energy.

チョークコイルL1には、ノコギリ波状のコイル電流IL1が流れる。そして負荷には、コイル電流IL1の平均値の電流が供給される。ここで負荷が軽負荷状態になり、負荷において消費される負荷電流が減少すると、コイル電流IL1のノコギリ波形のボトム値が負となる場合がある。するとボトム値が負の範囲では、電流方向が反転して、負荷からチョークコイルL1に向かって、電流が逆流する。そして逆流検出回路16Gは、当該逆流電流を監視し、電流方向の反転を検出する。   A sawtooth coil current IL1 flows through the choke coil L1. The load is supplied with an average current of the coil current IL1. Here, when the load becomes a light load state and the load current consumed in the load decreases, the bottom value of the sawtooth waveform of the coil current IL1 may become negative. Then, in the range where the bottom value is negative, the current direction is reversed, and the current flows backward from the load toward the choke coil L1. The backflow detection circuit 16G monitors the backflow current and detects reversal of the current direction.

平均化回路12Gは、コイル電流IL1を平均化する。電圧比較器COMPは、平均化された平均電流AIを、予め定められる所定電流値と比較する。ここで所定電流値は、DC−DCコンバータ1Gに接続される負荷の消費電力に応じて適宜定められる。例えば、所定電流値を、負荷の消費電力の下限値を供給する際に必要な平均電流AIに設定すれば、電圧比較器COMPよって負荷の動作状態と停止状態とを検出することができる。なお所定電流値の値は、ノコギリ波形のボトム値がゼロであるコイル電流IL1の平均値以下とすることができる。また所定電流値の値は、0(A)よりも大きくされる。   The averaging circuit 12G averages the coil current IL1. The voltage comparator COMP compares the averaged average current AI with a predetermined current value. Here, the predetermined current value is appropriately determined according to the power consumption of the load connected to the DC-DC converter 1G. For example, if the predetermined current value is set to the average current AI necessary for supplying the lower limit value of the power consumption of the load, the operating state and the stopped state of the load can be detected by the voltage comparator COMP. The value of the predetermined current value can be equal to or less than the average value of the coil current IL1 in which the bottom value of the sawtooth waveform is zero. Further, the value of the predetermined current value is set larger than 0 (A).

導通制御回路17Gは、トランジスタFET1およびFET2の導通/非導通状態を制御する回路である。導通制御回路17Gは、逆流検出回路16Gおよび電圧比較器COMPの出力信号に応じて動作する。また発振器OSCは、DC−DCコンバータ1Gの動作サイクルの繰り返し周期を定める回路である。発振回路の発振周期は、平均化回路12Gまたは電圧比較器COMPの出力に応じて変更される。ここで電圧比較器COMPの出力に応じて発振周期を変更する場合は、2つの発振周期の間で切り替える制御が行われる。一方、平均化回路12Gの出力に応じて発振周期を変更する場合は、平均化回路12Gの出力に応じて連続的に周期を変化させる制御が可能である。   The conduction control circuit 17G is a circuit that controls the conduction / non-conduction state of the transistors FET1 and FET2. The conduction control circuit 17G operates in accordance with the output signals of the backflow detection circuit 16G and the voltage comparator COMP. The oscillator OSC is a circuit that determines the repetition period of the operation cycle of the DC-DC converter 1G. The oscillation period of the oscillation circuit is changed according to the output of the averaging circuit 12G or the voltage comparator COMP. Here, when the oscillation cycle is changed in accordance with the output of the voltage comparator COMP, control for switching between the two oscillation cycles is performed. On the other hand, when changing the oscillation cycle according to the output of the averaging circuit 12G, it is possible to control the cycle to be continuously changed according to the output of the averaging circuit 12G.

電圧比較器COMPにより、コイル電流IL1の平均電流AIが所定電流値より多いとの比較結果が得られるときは、負荷がDC−DCコンバータ1Gからの電力供給を必要としている状態である。このとき、逆流検出回路16Gの検出結果に関わらず、チョークコイルL1への電力蓄積が開始されるまでの間、導通制御回路17GによってトランジスタFET2の導通状態が維持される。また発振器OSCは、所定周期の発振信号を出力する。これにより、発振器OSCにより定まる固定周波数で動作する、PWM固定制御が行われる。   When the comparison result that the average current AI of the coil current IL1 is larger than the predetermined current value is obtained by the voltage comparator COMP, the load needs to supply power from the DC-DC converter 1G. At this time, the conduction state of the transistor FET2 is maintained by the conduction control circuit 17G until the accumulation of power in the choke coil L1 is started regardless of the detection result of the backflow detection circuit 16G. The oscillator OSC outputs an oscillation signal having a predetermined period. As a result, PWM fixed control that operates at a fixed frequency determined by the oscillator OSC is performed.

PWM固定制御では、コイル電流IL1のボトム値が負であり、電流方向が反転して負荷からチョークコイルL1に向かって電流が流れる場合にも、チョークコイルL1には、負荷側の電力が移動して蓄積されることとなる。すなわちPWM方式により所定周期でスイッチング動作が行われ、負荷側に向けて毎周期ごとに過剰な電力が放出されても、毎周期ごとに過剰電力をチョークコイルL1に戻すことができるため、出力電圧Voutの上昇を抑制することができる。よって、負荷に供給する電力が非常に低く、コイル電流IL1のボトム値が負になる場合においても、PWM制御によって電力を供給することができる。この場合、PWM制御とPFM制御との切り替えを定める所定電流値は、ボトム値が負であるコイル電流IL1の平均値となる。   In the PWM fixed control, even when the bottom value of the coil current IL1 is negative and the current direction is reversed and current flows from the load toward the choke coil L1, the power on the load side moves to the choke coil L1. Will be accumulated. That is, even if a switching operation is performed in a predetermined cycle by the PWM method and excessive power is released every cycle toward the load side, the excess power can be returned to the choke coil L1 every cycle. An increase in Vout can be suppressed. Therefore, even when the power supplied to the load is very low and the bottom value of the coil current IL1 is negative, the power can be supplied by PWM control. In this case, the predetermined current value that determines switching between PWM control and PFM control is an average value of the coil current IL1 having a negative bottom value.

その後負荷が停止状態となり、負荷電流を消費しない状態となると、電圧比較器COMPにより、コイル電流IL1の平均電流AIが所定電流値より少ないとの比較結果が得られる。すると導通制御回路17Gにより、トランジスタFET2を逆流検出回路16Gの検出結果に応じて非導通とする制御が行われる。よって、チョークコイルL1の逆流電流の発生が防止される。また、発振器OSCの発振周期が、平均化回路12Gまたは電圧比較器COMPの出力信号に応じて大きくされる。これにより、PWM固定制御から、動作サイクルの繰り返し周期を負荷電力量に応じて伸縮するPFM制御へ切り替えられる。   Thereafter, when the load is stopped and the load current is not consumed, the voltage comparator COMP provides a comparison result that the average current AI of the coil current IL1 is smaller than a predetermined current value. Then, the conduction control circuit 17G performs control to turn off the transistor FET2 in accordance with the detection result of the backflow detection circuit 16G. Therefore, the generation of the reverse current of the choke coil L1 is prevented. The oscillation period of the oscillator OSC is increased according to the output signal of the averaging circuit 12G or the voltage comparator COMP. As a result, the PWM fixed control is switched to the PFM control that expands and contracts the repetition cycle of the operation cycle according to the load power amount.

以上により、コイル電流IL1のノコギリ波形のボトム値が負値に至る領域においても、PWM制御からPFM制御へ切り替えることが可能となる。これにより、負荷に供給する電力が非常に低く、コイル電流IL1のボトム値が負になる場合においても、PWM制御によって電力を負荷へ供給することができる。すなわちDC−DCコンバータの動作周波数を一定に保ちながら、非常に低い電力を供給することが可能となる。よって、低電力の供給を必要とし、かつ、DC−DCコンバータの動作周波数変動に影響を受けやすい負荷に対しても、電力を供給することが可能となる。   As described above, the PWM control can be switched to the PFM control even in the region where the bottom value of the sawtooth waveform of the coil current IL1 reaches a negative value. Thereby, even when the power supplied to the load is very low and the bottom value of the coil current IL1 becomes negative, the power can be supplied to the load by PWM control. That is, it is possible to supply very low power while keeping the operating frequency of the DC-DC converter constant. Therefore, it is possible to supply power to a load that requires low power supply and is easily affected by fluctuations in the operating frequency of the DC-DC converter.

また電力供給が不要な場合においては、コイル電流IL1のノコギリ波形のボトム値が負値に至る領域においても、PWM固定制御からPFM制御に切り替えることができる。これにより、PFM制御により固定損を減少させることができるため、DC−DCコンバータの効率を高めることが可能となる。   When power supply is not necessary, the PWM fixed control can be switched to the PFM control even in the region where the bottom value of the sawtooth waveform of the coil current IL1 reaches a negative value. As a result, the fixed loss can be reduced by the PFM control, so that the efficiency of the DC-DC converter can be increased.

以下、本発明のDC−DCコンバータの制御回路、およびその制御方法について具体化した実施形態を図2乃至図4に基づき図面を参照しつつ詳細に説明する。図2に本発明に係るDC−DCコンバータ1を示す。トランジスタFET1のドレイン端子には、入力端子Tinが接続され、入力電圧Vinが入力される。トランジスタFET1のソース端子は、チョークコイルL1の一端子、およびトランジスタFET2のドレイン端子に接続されている。トランジスタFET2のソース端子は接地電位に接続されている。トランジスタFET1、FET2のゲート端子は、後述する制御回路11の出力端子DH1、DL1に各々接続されている。   DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of a DC-DC converter control circuit and a control method thereof according to the present invention will be described below in detail with reference to the drawings based on FIGS. FIG. 2 shows a DC-DC converter 1 according to the present invention. An input terminal Tin is connected to the drain terminal of the transistor FET1, and the input voltage Vin is input thereto. The source terminal of the transistor FET1 is connected to one terminal of the choke coil L1 and the drain terminal of the transistor FET2. The source terminal of the transistor FET2 is connected to the ground potential. The gate terminals of the transistors FET1 and FET2 are connected to output terminals DH1 and DL1 of a control circuit 11, which will be described later.

チョークコイルL1の他端子はセンス抵抗RS1を介して出力端子Toutに接続されており、入力電圧Vinが降圧されて出力電圧Voutとして出力される。出力端子Toutには、チョークコイルL1を介して供給される電力を蓄積しておくために、接地電位との間に出力コンデンサC1が接続されている。   The other terminal of the choke coil L1 is connected to the output terminal Tout via the sense resistor RS1, and the input voltage Vin is stepped down and output as the output voltage Vout. An output capacitor C1 is connected between the output terminal Tout and the ground potential in order to store electric power supplied via the choke coil L1.

ここで、トランジスタFET1、FET2のソース端子には、トランジスタFET1、FET2のバックゲート端子が接続されていることが一般的である。バックゲート端子とは、MOSトランジスタ内部構造におけるウェル部であり、トランジスタにおいてはP型導電層である。したがって、トランジスタFET1、FET2においては、ソース端子からバックゲート端子を経てドレイン端子に向かい、PN接合構造が形成されていることが一般的である。いわゆるボディダイオード構造である。ボディダイオードにより通常の電流方向とは逆方向に整流作用を有する。   Here, the back gate terminals of the transistors FET1 and FET2 are generally connected to the source terminals of the transistors FET1 and FET2. The back gate terminal is a well portion in the MOS transistor internal structure, and is a P-type conductive layer in the transistor. Therefore, in the transistors FET1 and FET2, a PN junction structure is generally formed from the source terminal to the drain terminal through the back gate terminal. This is a so-called body diode structure. The body diode has a rectifying action in the direction opposite to the normal current direction.

制御回路11は、トランジスタFET1、FET2を交互に導通制御することにより、入力電圧Vinを降圧して出力端子Toutに電力供給を行う際、出力電圧Voutを所定電圧値に維持する制御を行う。   The control circuit 11 performs control to maintain the output voltage Vout at a predetermined voltage value when stepping down the input voltage Vin and supplying power to the output terminal Tout by alternately controlling conduction of the transistors FET1 and FET2.

制御回路11の構成を説明する。センス抵抗RS1の両端子が接続される入力端子CS1および入力端子FB1は、平均化回路12に接続される。平均化回路12は、ローパスフィルタLPFと電圧増幅器AMP2とを備える。入力端子CS1およびFB1は、ローパスフィルタLPFを介して、電圧増幅器AMP2の非反転入力端子および反転入力端子に接続される。電圧比較器COMP4の非反転入力端子には、電圧増幅器AMP2から出力される出力電圧Vrが入力され、反転入力端子には基準電圧e3が入力される。電圧比較器COMP4の出力端子は、論理和ゲート回路OR1および発振器OSCに接続される。   The configuration of the control circuit 11 will be described. The input terminal CS1 and the input terminal FB1 to which both terminals of the sense resistor RS1 are connected are connected to the averaging circuit 12. The averaging circuit 12 includes a low pass filter LPF and a voltage amplifier AMP2. Input terminals CS1 and FB1 are connected to a non-inverting input terminal and an inverting input terminal of voltage amplifier AMP2 through low-pass filter LPF. The output voltage Vr output from the voltage amplifier AMP2 is input to the non-inverting input terminal of the voltage comparator COMP4, and the reference voltage e3 is input to the inverting input terminal. The output terminal of the voltage comparator COMP4 is connected to the OR gate circuit OR1 and the oscillator OSC.

また入力端子CS1および入力端子FB1は、電圧増幅器AMP1の非反転入力端子および反転入力端子に接続される。入力端子FB1は、更に抵抗素子R2を介して接地電位に接続されている抵抗素子R1の一端子に接続されており、抵抗素子R1、R2の接続点が誤差増幅器ERA1の反転入力端子に接続されている。誤差増幅器ERA1の非反転入力端子には基準電圧e1が印加されている。   The input terminal CS1 and the input terminal FB1 are connected to the non-inverting input terminal and the inverting input terminal of the voltage amplifier AMP1. The input terminal FB1 is further connected to one terminal of the resistance element R1 connected to the ground potential via the resistance element R2, and the connection point of the resistance elements R1 and R2 is connected to the inverting input terminal of the error amplifier ERA1. ing. A reference voltage e1 is applied to the non-inverting input terminal of the error amplifier ERA1.

電圧増幅器AMP1の出力端子は、比較器COMP1の非反転入力端子に接続される。比較器COMP1の出力端子は、フリップフロップ回路FFのリセット端子Rに接続されている。また誤差増幅器ERA1の出力端子は、比較器COMP1の反転入力端子および電圧比較器COMP2の非反転入力端子に接続される。また電圧比較器COMP2の反転入力には、基準電圧e2が印加される。論理積ゲート回路AND2の第一の入力には、発振器OSCの出力端子が接続される。また論理積ゲート回路AND2の第二の入力には、電圧比較器COMP2の出力端子が接続される。論理積ゲート回路AND2の出力端子は、フリップフロップ回路FFのセット端子Sに接続される。   The output terminal of the voltage amplifier AMP1 is connected to the non-inverting input terminal of the comparator COMP1. The output terminal of the comparator COMP1 is connected to the reset terminal R of the flip-flop circuit FF. The output terminal of the error amplifier ERA1 is connected to the inverting input terminal of the comparator COMP1 and the non-inverting input terminal of the voltage comparator COMP2. The reference voltage e2 is applied to the inverting input of the voltage comparator COMP2. The output terminal of the oscillator OSC is connected to the first input of the AND gate circuit AND2. The output terminal of the voltage comparator COMP2 is connected to the second input of the AND gate circuit AND2. The output terminal of the AND gate circuit AND2 is connected to the set terminal S of the flip-flop circuit FF.

フリップフロップ回路FFのセット端子Sは、所定周期で発振する発振器OSCのパルス信号PSによりトリガされる。フリップフロップ回路FFの出力端子Qが制御回路11の出力端子DH1に接続されると共に、出力端子*Qは、論理積ゲート回路AND1を介して出力端子DL1に接続されている。出力端子Qおよび*Qからは、それぞれ、制御信号VQおよび*VQが出力される。   The set terminal S of the flip-flop circuit FF is triggered by a pulse signal PS of an oscillator OSC that oscillates at a predetermined cycle. The output terminal Q of the flip-flop circuit FF is connected to the output terminal DH1 of the control circuit 11, and the output terminal * Q is connected to the output terminal DL1 via the AND gate circuit AND1. Control signals VQ and * VQ are output from output terminals Q and * Q, respectively.

電圧比較器COMP3の反転入力端子は制御部の入力端子LX1に接続され、非反転入力端子はグランドに接地される。論理和ゲート回路OR1の第一の入力端子には、電圧比較器COMP4の出力端子が接続され、第二の入力端子には電圧比較器COMP3の出力端子が接続される。論理積ゲート回路AND1の第一の入力端子には、論理和ゲート回路OR1の出力端子が接続され、第2の入力端子には、フリップフロップ回路FFの出力端子*Qが接続される。論理積ゲート回路AND1の出力端子は、制御回路11の出力端子DL1に接続される。電圧比較器COMP3と論理積ゲート回路AND1とは、チョークコイルL1のコイル電流IL1が逆流するのを防止するためにトランジスタFET2を非導通状態とする逆流防止回路である。そして論理和ゲート回路OR1は、この逆流防止回路の機能を停止させるための回路である。   The inverting input terminal of the voltage comparator COMP3 is connected to the input terminal LX1 of the control unit, and the non-inverting input terminal is grounded. The output terminal of the voltage comparator COMP4 is connected to the first input terminal of the OR gate circuit OR1, and the output terminal of the voltage comparator COMP3 is connected to the second input terminal. The output terminal of the OR gate circuit OR1 is connected to the first input terminal of the AND gate circuit AND1, and the output terminal * Q of the flip-flop circuit FF is connected to the second input terminal. The output terminal of the AND gate circuit AND1 is connected to the output terminal DL1 of the control circuit 11. The voltage comparator COMP3 and the AND gate circuit AND1 are a backflow prevention circuit that makes the transistor FET2 non-conductive in order to prevent the coil current IL1 of the choke coil L1 from backflowing. The OR gate circuit OR1 is a circuit for stopping the function of the backflow prevention circuit.

また図3に、発振器OSCの回路構成を示す。発振器OSCは、定電流回路20、トランジスタQ2ないしQ4、キャパシタCT、電圧比較器COMP11、基準電圧設定部e13Rを備える。定電流回路20は、トランジスタQ1、電流測定抵抗RT、電圧増幅器AMP11、基準電圧設定部e11Rおよびe12R、スイッチ回路SW11を備える。スイッチ回路SW11には、電圧比較器COMP4から出力される出力電圧Vxが入力される。スイッチ回路SW11は、基準電圧設定部e11Rおよびe12Rの何れか一方を、電圧増幅器AMP11の非反転入力端子に択一に接続する。   FIG. 3 shows a circuit configuration of the oscillator OSC. The oscillator OSC includes a constant current circuit 20, transistors Q2 to Q4, a capacitor CT, a voltage comparator COMP11, and a reference voltage setting unit e13R. The constant current circuit 20 includes a transistor Q1, a current measurement resistor RT, a voltage amplifier AMP11, reference voltage setting units e11R and e12R, and a switch circuit SW11. The output voltage Vx output from the voltage comparator COMP4 is input to the switch circuit SW11. The switch circuit SW11 alternatively connects one of the reference voltage setting units e11R and e12R to the non-inverting input terminal of the voltage amplifier AMP11.

トランジスタQ1のエミッタ端子は、電流測定抵抗RTの入力端子に接続されると共に、電圧増幅器AMP11の反転入力端子に接続される。またトランジスタQ1のコレクタ端子は、負荷であるトランジスタQ2に接続される。トランジスタQ1のベース端子は、電圧増幅器AMP11の出力端子に接続される。電圧増幅器AMP11の非反転入力端子には、スイッチ回路SW11が接続される。また電流測定抵抗RTの出力端子は接地される。   The emitter terminal of the transistor Q1 is connected to the input terminal of the current measuring resistor RT and also to the inverting input terminal of the voltage amplifier AMP11. The collector terminal of the transistor Q1 is connected to the transistor Q2 that is a load. The base terminal of the transistor Q1 is connected to the output terminal of the voltage amplifier AMP11. The switch circuit SW11 is connected to the non-inverting input terminal of the voltage amplifier AMP11. The output terminal of the current measuring resistor RT is grounded.

トランジスタQ2とQ3とはカレントミラー回路を構成する。キャパシタCTはトランジスタQ3に直列に接続される。トランジスタQ4はキャパシタCTに並列に接続される。電圧比較器COMP11の非反転入力端子には、キャパシタCTの出力端子およびトランジスタQ4のドレイン端子が接続される。また電圧比較器COMP11の反転入力端子には、基準電圧設定部e13Rが接続される。電圧比較器COMP11の出力端子は、トランジスタQ4のゲート端子に接続されると共に、発振器OSCの出力端子PTに接続される。電圧比較器COMP11からは、パルス信号PSが出力される。   Transistors Q2 and Q3 form a current mirror circuit. Capacitor CT is connected in series with transistor Q3. Transistor Q4 is connected in parallel with capacitor CT. The output terminal of the capacitor CT and the drain terminal of the transistor Q4 are connected to the non-inverting input terminal of the voltage comparator COMP11. The reference voltage setting unit e13R is connected to the inverting input terminal of the voltage comparator COMP11. The output terminal of the voltage comparator COMP11 is connected to the gate terminal of the transistor Q4 and to the output terminal PT of the oscillator OSC. A pulse signal PS is output from the voltage comparator COMP11.

DC−DCコンバータ1の動作を説明する。本発明に係るDC−DCコンバータ1は、PWM固定制御とPFM制御との間で制御方法が切り替え可能とされる、PWM−PFM制御方式のDC−DCコンバータである。PWM固定制御とは、負荷電力量に関わらず、動作サイクルの繰り返し周期を所定周期に固定とする制御である。またPFM制御とは、動作サイクルの繰り返し周期を負荷電力量に応じて伸縮する制御である。   The operation of the DC-DC converter 1 will be described. The DC-DC converter 1 according to the present invention is a PWM-PFM control type DC-DC converter in which a control method can be switched between PWM fixed control and PFM control. The PWM fixed control is control that fixes the repetition cycle of the operation cycle to a predetermined cycle regardless of the load power amount. Moreover, PFM control is control which expands / contracts the repetition period of an operation cycle according to load electric energy.

平均化回路12のローパスフィルタLPFは、センス抵抗RS1に流れるコイル電流IL1の平均電流値を取り出すフィルタ回路である。ここでコイル電流IL1の平均電流値は、DC−DCコンバータ1の出力電流を表す。電圧増幅器AMP2からは、平均電流値に応じた出力電圧Vrが出力される。電圧比較器COMP4は、出力電圧Vrが基準電圧e3よりも大きいか小さいかを判別する。ここで基準電圧e3は、所定電流値を定める電圧値である。所定電流値は、負荷電流の最低値を表す値であり、DC−DCコンバータに接続される負荷の消費電力に応じて適宜定められる。なお所定電流値の値は、ノコギリ波形のボトム値がゼロであるコイル電流IL1の平均値以下の値とすることができる。   The low pass filter LPF of the averaging circuit 12 is a filter circuit that extracts an average current value of the coil current IL1 flowing through the sense resistor RS1. Here, the average current value of the coil current IL1 represents the output current of the DC-DC converter 1. An output voltage Vr corresponding to the average current value is output from the voltage amplifier AMP2. The voltage comparator COMP4 determines whether the output voltage Vr is larger or smaller than the reference voltage e3. Here, the reference voltage e3 is a voltage value that determines a predetermined current value. The predetermined current value is a value representing the minimum value of the load current, and is appropriately determined according to the power consumption of the load connected to the DC-DC converter. The value of the predetermined current value can be a value equal to or less than the average value of the coil current IL1 in which the bottom value of the sawtooth waveform is zero.

そして電圧増幅器AMP2の出力電圧Vrが基準電圧e3よりも大きいときには、DC−DCコンバータ1の出力電流が負荷電流の最低値より大きく、負荷が重負荷状態であるとの判断が電圧比較器COMP4によって行われる。そして電圧比較器COMP4からはハイレベルの出力電圧Vxが出力される。一方、出力電圧Vrが基準電圧e3よりも小さいときには、DC−DCコンバータ1の出力電流が、負荷電流の最低値より小さく、負荷が無負荷状態であると判別される。そして電圧比較器COMP4からは、ローレベルの出力電圧Vxが出力される。   When the output voltage Vr of the voltage amplifier AMP2 is larger than the reference voltage e3, the voltage comparator COMP4 determines that the output current of the DC-DC converter 1 is larger than the minimum value of the load current and the load is in a heavy load state. Done. The voltage comparator COMP4 outputs a high-level output voltage Vx. On the other hand, when the output voltage Vr is smaller than the reference voltage e3, it is determined that the output current of the DC-DC converter 1 is smaller than the minimum value of the load current and the load is in the no-load state. The voltage comparator COMP4 outputs a low level output voltage Vx.

PWM制御とPFM制御との選択は、電圧比較器COMP4の比較結果に基づいて行われる。まず、重負荷時において、PWM固定制御が行われる場合のDC−DCコンバータ1の動作を説明する。負荷が重負荷状態のときは、電圧比較器COMP4からは、ハイレベルの出力電圧Vxが出力される。ハイレベルの出力電圧Vxが論理和ゲート回路OR1に入力されると、論理和ゲート回路OR1の出力電圧Vmがハイレベルに固定される。すなわち、電圧比較器COMP3の出力電圧Vdがマスクされる。   The selection between the PWM control and the PFM control is performed based on the comparison result of the voltage comparator COMP4. First, the operation of the DC-DC converter 1 when PWM fixed control is performed under heavy load will be described. When the load is in a heavy load state, a high level output voltage Vx is output from the voltage comparator COMP4. When the high-level output voltage Vx is input to the OR gate circuit OR1, the output voltage Vm of the OR gate circuit OR1 is fixed to the high level. That is, the output voltage Vd of the voltage comparator COMP3 is masked.

論理積ゲート回路AND1は、論理和ゲート回路OR1からハイレベルの出力電圧Vmが入力されるときは制御信号*VQを通過させ、ローレベルの出力電圧Vmが入力されるときは制御信号*VQをマスクする回路である。今、論理積ゲート回路AND1の第一の入力にはハイレベルの出力電圧Vmが入力されるため、制御信号*VQは通過が許可された状態である。これにより、出力電圧Vxがハイレベルのときは、電圧比較器COMP3によるコイル電流IL1の逆流防止動作が阻止されることが分かる。   The AND gate circuit AND1 passes the control signal * VQ when the high level output voltage Vm is input from the OR gate circuit OR1, and the control signal * VQ when the low level output voltage Vm is input. This is a circuit for masking. Now, since the high-level output voltage Vm is input to the first input of the AND gate circuit AND1, the control signal * VQ is allowed to pass. As a result, it is understood that when the output voltage Vx is at a high level, the backflow prevention operation of the coil current IL1 by the voltage comparator COMP3 is blocked.

PWM固定制御が行われる場合のコイル電流IL1の波形を、図4に示す。図4は、コイル電流IL1のボトム値Ibが負値に至った状態の動作波形である。期間Tonにおいては、制御信号VQがハイレベルであり、トランジスタFET1が導通する。よってコイル電流IL1は所定時間割合で増加する。一方、期間Toffにおいては、制御信号*VQがハイレベルであり、トランジスタFET2が導通する。よってコイル電流IL1は所定時間割合で減少する。これによりコイル電流IL1は、ノコギリ波状に流れることとなる。ノコギリ波状に流れるコイル電流IL1の平均値を、平均電流AIとする。平均電流AIは、負荷に流れる負荷電流を表している。   FIG. 4 shows the waveform of the coil current IL1 when the PWM fixed control is performed. FIG. 4 is an operation waveform in a state where the bottom value Ib of the coil current IL1 reaches a negative value. In the period Ton, the control signal VQ is at a high level, and the transistor FET1 is turned on. Therefore, the coil current IL1 increases at a predetermined time rate. On the other hand, in the period Toff, the control signal * VQ is at the high level, and the transistor FET2 is turned on. Therefore, the coil current IL1 decreases at a predetermined time rate. As a result, the coil current IL1 flows in a sawtooth waveform. An average value of the coil current IL1 flowing in a sawtooth waveform is defined as an average current AI. The average current AI represents the load current flowing through the load.

(2)および(3)の期間は、制御信号*VQがハイレベルにあり、トランジスタFET2が導通状態にある期間である。(2)領域において、チョークコイルL1に蓄積されている電力が出力端子Tout側に放出され、コイル電流IL1がゼロに至った時点で放出は完了する。引き続く(3)領域においてもトランジスタFET2の導通状態が維持されるため、出力端子Tout側からチョークコイルL1に向かってコイル電流IL1が流れ、過剰電力がチョークコイルL1に戻される。   Periods (2) and (3) are periods in which the control signal * VQ is at a high level and the transistor FET2 is in a conductive state. (2) In the region, the power accumulated in the choke coil L1 is released to the output terminal Tout side, and the emission is completed when the coil current IL1 reaches zero. In the subsequent region (3), since the conduction state of the transistor FET2 is maintained, the coil current IL1 flows from the output terminal Tout side toward the choke coil L1, and excess power is returned to the choke coil L1.

(3)期間の終了後、制御信号*VQがローレベルに遷移すると共に、制御信号VQがハイレベルに遷移して、トランジスタFET1が導通状態となる期間に移行する。期間の初期段階である(4)領域においては、チョークコイルL1に蓄積されている電力が入力端子Tin側に回生される。ここでトランジスタFET1が導通して回生が行われるため、コイル電流IL1の回生径路における電力消費を更に低減することができる。回生が完了すると(1)期間となり、コイル電流IL1が反転して入力端子Tin側からチョークコイルL1に向かってコイル電流IL1が流れ始める。チョークコイルL1に電力が蓄積され始め、次サイクルが開始される。   (3) After the period ends, the control signal * VQ transitions to a low level, and the control signal VQ transitions to a high level, so that the transistor FET1 enters a conductive state. In the region (4) which is the initial stage of the period, the electric power stored in the choke coil L1 is regenerated to the input terminal Tin side. Here, since the transistor FET1 conducts and regeneration is performed, the power consumption of the coil current IL1 in the regeneration path can be further reduced. When the regeneration is completed, the period (1) is reached, and the coil current IL1 is inverted and the coil current IL1 starts to flow from the input terminal Tin side toward the choke coil L1. Electric power begins to be accumulated in the choke coil L1, and the next cycle is started.

以上より、図4中の(3)および(4)の期間における、トランジスタFET2およびFET1のスイッチング制御は、出力端子Toutから入力端子INに電力供給する昇圧型DC−DCコンバータを構成していることとなる。よってDC−DCコンバータがPWM固定制御で動作している場合には、トランジスタFET2を使用して、出力電圧Voutを昇圧して入力側に戻すことができる。すなわち、出力端子Tout側に放出された電力の一部がチョークコイルL1に戻される。これにより、出力コンデンサC1に蓄積される過剰電力による出力電圧Voutの上昇を低減することができるため、出力電圧Voutが制御不能状態に陥ることが防止出来る。   As described above, the switching control of the transistors FET2 and FET1 during the periods (3) and (4) in FIG. 4 constitutes a step-up DC-DC converter that supplies power from the output terminal Tout to the input terminal IN. It becomes. Therefore, when the DC-DC converter is operating under PWM fixed control, the transistor FET2 can be used to boost the output voltage Vout and return it to the input side. That is, a part of the electric power discharged to the output terminal Tout side is returned to the choke coil L1. As a result, an increase in the output voltage Vout due to excess power accumulated in the output capacitor C1 can be reduced, and the output voltage Vout can be prevented from falling into an uncontrollable state.

次に負荷が動作状態から停止状態へ遷移し、PWM固定制御からPFM制御へ切り替えられる時の動作を説明する。負荷が軽負荷状態となるにつれて、平均電流AIが低下する。そして平均電流AIの低下に伴い、電圧増幅器AMP2の出力電圧Vrが低下する。そして平均電流AIが所定電流値PI(図4)よりも低くなると、出力電圧Vrが基準電圧e3よりも小さくなる。すると電圧比較器COMP4の出力電圧Vxはハイレベルからローレベルへ遷移し、低負荷状態であると判別される。そしてローレベルの出力電圧Vxに応じて、PWM固定制御からPFM制御への切り替えが行われる。このとき図4に示すように、コイル電流IL1のノコギリ波のボトム値が負値の場合においても、PWM制御からPFM制御へ切り替えることが可能である。   Next, the operation when the load changes from the operating state to the stopped state and is switched from the PWM fixed control to the PFM control will be described. As the load becomes lighter, the average current AI decreases. As the average current AI decreases, the output voltage Vr of the voltage amplifier AMP2 decreases. When the average current AI becomes lower than the predetermined current value PI (FIG. 4), the output voltage Vr becomes lower than the reference voltage e3. Then, the output voltage Vx of the voltage comparator COMP4 transitions from a high level to a low level, and is determined to be in a low load state. Then, switching from PWM fixed control to PFM control is performed according to the low-level output voltage Vx. At this time, as shown in FIG. 4, even when the bottom value of the sawtooth wave of the coil current IL1 is a negative value, it is possible to switch from PWM control to PFM control.

ローレベルの出力電圧Vxが論理和ゲート回路OR1に入力されると、論理和ゲート回路OR1の出力電圧Vmはハイレベルに固定されなくなる。すなわち、電圧比較器COMP3の出力電圧Vdがマスクされなくなる。すると電圧比較器COMP3は、逆流を検知したときはローレベルの出力電圧Vdを出力することで、論理積ゲート回路AND1の出力をローレベルに固定し、*制御信号VQをマスクする。また電圧比較器COMP3は、逆流を検知しないときはハイレベルの出力電圧Vdを出力することで、*制御信号VQを通過させる。これにより電圧比較器COMP3によって、コイル電流IL1の逆流防止動作が行われる。よってPWM固定制御は終了する。   When the low-level output voltage Vx is input to the OR gate circuit OR1, the output voltage Vm of the OR gate circuit OR1 is not fixed to the high level. That is, the output voltage Vd of the voltage comparator COMP3 is not masked. Then, the voltage comparator COMP3 outputs the low level output voltage Vd when the backflow is detected, thereby fixing the output of the AND gate circuit AND1 to the low level and masking the * control signal VQ. The voltage comparator COMP3 outputs the high-level output voltage Vd when it does not detect backflow, thereby allowing the * control signal VQ to pass. As a result, the voltage comparator COMP3 performs the backflow prevention operation of the coil current IL1. Therefore, the PWM fixed control ends.

PFM制御について説明する。PFM制御は、動作サイクルの繰り返し周期を、負荷電力量に応じて伸縮する制御である。DC−DCコンバータ1では、動作サイクルの繰り返し周期の変更は、第1に発振器OSCの発振周波数fを変更する方法、第2にトランジスタFET1のスイッチングをスキップする方法、の両者により行われる。   The PFM control will be described. The PFM control is a control that expands and contracts the repetition cycle of the operation cycle according to the load electric energy. In the DC-DC converter 1, the repetition period of the operation cycle is changed by both a method of first changing the oscillation frequency f of the oscillator OSC and a method of skipping switching of the transistor FET1.

発振器OSCの発振周波数fを可変制御することでPFM制御を行う方法を、図3を用いて説明する。スイッチ回路SW11は、入力される出力電圧Vxがハイレベルからローレベルへ遷移すると、電圧増幅器AMP11の非反転入力に接続される基準電圧を基準電圧e11からe12へ切り換える。ここで基準電圧e12はe11よりも低い値である。トランジスタQ1は電圧増幅器AMP11の基準電圧と電流測定抵抗RTを流れる電流Irtで発生する電圧が常に一定になるような定電流回路動作をする。ここで、基準電圧e11からe12へ基準電圧が低下するため、電圧増幅器AMP11の出力電圧は低下し、トランジスタQ1のベース電流を減少させる。トランジスタQ1のベース電流が減少すると、電流測定抵抗RTに流れる電流Irtも減少する。よって、基準電圧e12に応じた値まで、電流Irtが減少する。負荷トランジスタQ2には、電流Irtが流れる。トランジスタQ2とトランジスタQ3はカレントミラー回路を構成するので、トランジスタQ3にも電流Irtが流れる。   A method of performing PFM control by variably controlling the oscillation frequency f of the oscillator OSC will be described with reference to FIG. When the input output voltage Vx transitions from a high level to a low level, the switch circuit SW11 switches the reference voltage connected to the non-inverting input of the voltage amplifier AMP11 from the reference voltage e11 to e12. Here, the reference voltage e12 is a value lower than e11. The transistor Q1 operates as a constant current circuit so that the voltage generated by the reference voltage of the voltage amplifier AMP11 and the current Irt flowing through the current measurement resistor RT is always constant. Here, since the reference voltage decreases from the reference voltage e11 to e12, the output voltage of the voltage amplifier AMP11 decreases and the base current of the transistor Q1 decreases. When the base current of the transistor Q1 decreases, the current Irt flowing through the current measurement resistor RT also decreases. Therefore, the current Irt decreases to a value corresponding to the reference voltage e12. A current Irt flows through the load transistor Q2. Since transistor Q2 and transistor Q3 form a current mirror circuit, current Irt also flows through transistor Q3.

キャパシタCTはトランジスタQ3に直列に接続されるため、トランジスタQ3に流れる電流IrtでキャパシタCTが充電され、その電圧は時間と共に上昇する。キャパシタCTの電圧が電圧e13まで上昇すると、電圧比較器COMP11からはハイレベルのパルス信号PSが出力される。するとトランジスタQ4がオンし、キャパシタCTの電荷が放電されるため、キャパシタCTの電圧が0(V)になる。キャパシタCTの電荷が0(V)になると、パルス信号PSがローレベルとなり、トランジスタQ4がオフするので、再びトランジスタQ3に流れる電流IrtでキャパシタCTが充電される。このように発振器OSCは、キャパシタCTの容量と、電流Irtの電流量から決まる一定の発振周波数fで発振する。   Since the capacitor CT is connected in series with the transistor Q3, the capacitor CT is charged with the current Irt flowing through the transistor Q3, and the voltage rises with time. When the voltage of the capacitor CT rises to the voltage e13, the voltage comparator COMP11 outputs a high level pulse signal PS. Then, the transistor Q4 is turned on and the charge of the capacitor CT is discharged, so that the voltage of the capacitor CT becomes 0 (V). When the charge of the capacitor CT becomes 0 (V), the pulse signal PS becomes low level and the transistor Q4 is turned off, so that the capacitor CT is charged again with the current Irt flowing through the transistor Q3. Thus, the oscillator OSC oscillates at a constant oscillation frequency f determined from the capacitance of the capacitor CT and the amount of current Irt.

今、基準電圧e11からe12へ基準電圧が低下されることに従い、電流Irtが低下している。よって基準電圧e11からe12への変更により、発振周波数fが低くなる。これによりDC−DCコンバータ1の動作周波数が低くなり、スイッチング頻度が低下するため、固定損が下がり高効率となる。   Now, as the reference voltage is lowered from the reference voltage e11 to e12, the current Irt is lowered. Therefore, the oscillation frequency f is lowered by changing the reference voltage e11 to e12. As a result, the operating frequency of the DC-DC converter 1 is lowered and the switching frequency is lowered, so that the fixed loss is reduced and the efficiency is increased.

以上説明したように、低負荷状態を検知し、出力電圧Vxがローレベルとされることに応じて、PWM固定制御からPFM制御へ移行させることができる。すると、低負荷状態を検知することに応じてPWM固定制御を停止し、その後出力電圧Voutが所定電圧値よりも上昇したことを検知してからPWM制御からPFM制御に移行する場合に比して、応答速度の速い切り替え動作が可能となる。   As described above, it is possible to shift from the PWM fixed control to the PFM control in response to detecting the low load state and setting the output voltage Vx to the low level. Then, the PWM fixed control is stopped in response to the detection of the low load state, and after that, it is detected that the output voltage Vout has risen above the predetermined voltage value, and then the PWM control is shifted to the PFM control. Switching operation with a fast response speed is possible.

次に、トランジスタFET1のスイッチングをスキップすることでPFM制御を行う方法を説明する。逆流を許さない状態でDC−DCコンバータを固定周波数で強制的にスイッチングさせると、負荷が極端に軽い場合には、DC−DCコンバータの出力電圧が上昇してDC−DCコンバータが制御不能になる事がある。そこでトランジスタFET1がオンになるのを間欠的に禁止するPFM制御により、出力電圧の上昇を防止することが行われる。   Next, a method for performing PFM control by skipping switching of the transistor FET1 will be described. When the DC-DC converter is forcibly switched at a fixed frequency without allowing reverse flow, when the load is extremely light, the output voltage of the DC-DC converter rises and the DC-DC converter becomes uncontrollable. There is a thing. Therefore, the rise of the output voltage is prevented by PFM control that intermittently inhibits the transistor FET1 from being turned on.

前述の通り、出力電圧Vxがローレベルとされることに応じて、電圧比較器COMP3によってコイル電流IL1の逆流防止動作が行われるため、PWM固定制御は終了する。すると逆流を許さない状態でDC−DCコンバータを固定周波数でスイッチングさせるため、出力電圧Voutが上昇する。   As described above, since the back-flow prevention operation of the coil current IL1 is performed by the voltage comparator COMP3 in response to the output voltage Vx being set to the low level, the PWM fixed control ends. Then, since the DC-DC converter is switched at a fixed frequency in a state where no backflow is allowed, the output voltage Vout increases.

図2において、制御回路11の誤差増幅器ERA1は、DC−DCコンバ−タの出力電圧Voutを抵抗素子R1と抵抗素子R2で分圧した電圧と、基準電圧e1との差を増幅して、出力電圧Vcを出力する。よって出力電圧Voutが上昇すると、基準電圧e1との差が小さくなり、出力電圧Vcが下がる。そして出力電圧Vcが基準電圧e2よりも低くなると、電圧比較器COMP2はローレベルの出力電圧Vd2を出力する。   In FIG. 2, the error amplifier ERA1 of the control circuit 11 amplifies the difference between the reference voltage e1 and the voltage obtained by dividing the output voltage Vout of the DC-DC converter by the resistance element R1 and the resistance element R2, and outputs the amplified voltage. The voltage Vc is output. Therefore, when the output voltage Vout increases, the difference from the reference voltage e1 decreases, and the output voltage Vc decreases. When the output voltage Vc becomes lower than the reference voltage e2, the voltage comparator COMP2 outputs a low level output voltage Vd2.

論理積ゲート回路AND2は、電圧比較器COMP2からハイレベルの出力電圧Vd2が入力されるときはパルス信号PSを通過させ、ローレベルの出力電圧Vd2が入力されるときはパルス信号PSをマスクする回路である。よって論理積ゲート回路AND2は、ローレベルの出力電圧Vd2が入力されると、パルス信号PSをマスクすることでフリップフロップ回路FFがセット状態とされることを防止する。その結果、DC−DCコンバータのスイッチング動作がスキップされる。これにより、負荷が軽くなりDC−DCコンバータの出力電圧が規定値よりも上昇したときには、トランジスタFET1がオンになることを禁止することで、出力電圧の上昇を防止することができる。このとき、発振器OSCの発振周波数fとは異なる周波数でトランジスタFET1のスイッチングが行われるため、PFM制御が行われることになる。   The AND gate circuit AND2 passes the pulse signal PS when the high level output voltage Vd2 is input from the voltage comparator COMP2, and masks the pulse signal PS when the low level output voltage Vd2 is input. It is. Therefore, when the low-level output voltage Vd2 is input, the AND gate circuit AND2 prevents the flip-flop circuit FF from being set by masking the pulse signal PS. As a result, the switching operation of the DC-DC converter is skipped. Thereby, when the load becomes light and the output voltage of the DC-DC converter rises above a specified value, the transistor FET1 is prohibited from being turned on, thereby preventing the output voltage from rising. At this time, since the transistor FET1 is switched at a frequency different from the oscillation frequency f of the oscillator OSC, the PFM control is performed.

以上により、コイル電流IL1のノコギリ波形のボトム値が負値に至る領域においても、PWM制御からPFM制御へ切り替えることが可能となる。これにより、負荷に供給する電力が非常に低く、コイル電流IL1のボトム値が負になる場合においても、PWM制御によって負荷に電力を供給することができる。すなわちDC−DCコンバータの動作周波数を一定に保ちながら、低電力を供給することができる。よって、低電力の供給を必要とし、かつ、DC−DCコンバータの動作周波数変動に影響を受けやすい負荷に対しても、電力を供給することが可能となる。   As described above, the PWM control can be switched to the PFM control even in the region where the bottom value of the sawtooth waveform of the coil current IL1 reaches a negative value. Thereby, even when the power supplied to the load is very low and the bottom value of the coil current IL1 becomes negative, the power can be supplied to the load by PWM control. That is, low power can be supplied while keeping the operating frequency of the DC-DC converter constant. Therefore, it is possible to supply power to a load that requires low power supply and is easily affected by fluctuations in the operating frequency of the DC-DC converter.

また電力供給が不要な場合においては、コイル電流IL1のノコギリ波形のボトム値が負値に至る領域においても、PWM固定制御からPFM制御に切り替えることができる。これにより、PFM制御により固定損を減少させることができるため、DC−DCコンバータの効率を高めることが可能となる。   When power supply is not necessary, the PWM fixed control can be switched to the PFM control even in the region where the bottom value of the sawtooth waveform of the coil current IL1 reaches a negative value. As a result, the fixed loss can be reduced by the PFM control, so that the efficiency of the DC-DC converter can be increased.

尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。図3の発振器OSCは、発振周波数を2つの周波数の間で切り換える方式であるが、この形態に限られない。DC−DCコンバータの出力電流に応じて、発振周波数を連続的に可変する発振器OSC1の回路を図5に示す。図5の発振器OSC1に備えられる電圧増幅器AMP11aは、2つの非反転入力端子を持つ差動増幅器である。第1の非反転入力端子には基準電圧e11が入力され、第2の非反転入力端子には電圧増幅器AMP2から出力される出力電圧Vrが入力される。電圧増幅器AMP11aは、2つの非反転入力に入力される基準電圧e11と出力電圧Vrとのうちの低い方の電圧と、反転入力に入力されるトランジスタQ1に流れる電流Irtに応じた電圧と、の差を増幅する。   The present invention is not limited to the above-described embodiment, and it goes without saying that various improvements and modifications can be made without departing from the spirit of the present invention. The oscillator OSC in FIG. 3 is a method of switching the oscillation frequency between two frequencies, but is not limited to this form. FIG. 5 shows a circuit of an oscillator OSC1 that continuously varies the oscillation frequency in accordance with the output current of the DC-DC converter. The voltage amplifier AMP11a provided in the oscillator OSC1 in FIG. 5 is a differential amplifier having two non-inverting input terminals. The reference voltage e11 is input to the first non-inverting input terminal, and the output voltage Vr output from the voltage amplifier AMP2 is input to the second non-inverting input terminal. The voltage amplifier AMP11a has a lower voltage of the reference voltage e11 and the output voltage Vr input to the two non-inverting inputs, and a voltage corresponding to the current Irt flowing through the transistor Q1 input to the inverting input. Amplify the difference.

高負荷状態では、DC−DCコンバータの出力電流が多く、電圧増幅器AMP2の出力電圧Vrが基準電圧e11よりも高くなる。よって電圧増幅器AMP11aは、基準電圧e11と電流Irtにより発生した電圧との差を増幅する。よって発振器OSC1の発振周波数fは、基準電圧e11により定まる一定値となる。   In a high load state, the output current of the DC-DC converter is large, and the output voltage Vr of the voltage amplifier AMP2 is higher than the reference voltage e11. Therefore, the voltage amplifier AMP11a amplifies the difference between the reference voltage e11 and the voltage generated by the current Irt. Therefore, the oscillation frequency f of the oscillator OSC1 is a constant value determined by the reference voltage e11.

低負荷状態へ移行すると、DC−DCコンバータの出力電流が低下し、電圧増幅器AMP2の出力電圧Vrも低下する。そして出力電圧Vrが基準電圧e11よりも低くなると、電圧増幅器AMP11aは、出力電圧Vrと電流Irtにより発生した電圧との差を増幅する。DC−DCコンバータの出力電流の低下に応じて出力電圧Vrが低下し、出力電圧Vrの低下に応じて電流Irtが低下する。電流Irtが低下すると、キャパシタCTの充電時間が長くなるので、発振器OSC1の発振周波数fが低下する。   When shifting to the low load state, the output current of the DC-DC converter decreases, and the output voltage Vr of the voltage amplifier AMP2 also decreases. When the output voltage Vr becomes lower than the reference voltage e11, the voltage amplifier AMP11a amplifies the difference between the output voltage Vr and the voltage generated by the current Irt. The output voltage Vr decreases as the output current of the DC-DC converter decreases, and the current Irt decreases as the output voltage Vr decreases. When the current Irt decreases, the charging time of the capacitor CT becomes longer, so that the oscillation frequency f of the oscillator OSC1 decreases.

これにより発振器OSC1は、DC−DCコンバータの出力電流が基準電圧e11で定められる出力電流よりも多いときは、所定の発振周波数で動作する。そしてDC−DCコンバータの出力電流が基準電圧e11で定められる出力電流よりも少ないときは、不足量に応じて発振周波数を低下させる。これにより、DC−DCコンバータの出力電流値に応じたPFM制御が可能となる。なお、基準電圧e11で定められる出力電流が、電圧比較器COMP4の基準電圧e3によって定められる出力電流(PWM制御からPFM制御への切り替え時の出力電流)以下の値となるように、基準電圧e11を設定することが望ましい。   Thus, the oscillator OSC1 operates at a predetermined oscillation frequency when the output current of the DC-DC converter is larger than the output current determined by the reference voltage e11. When the output current of the DC-DC converter is smaller than the output current determined by the reference voltage e11, the oscillation frequency is lowered according to the shortage. Thereby, PFM control according to the output current value of a DC-DC converter is attained. The reference voltage e11 is set so that the output current determined by the reference voltage e11 is equal to or less than the output current determined by the reference voltage e3 of the voltage comparator COMP4 (output current when switching from PWM control to PFM control). It is desirable to set

また平均化回路12はローパスフィルタLPFを備えるとしたが、この形態に限られない。図6に、他の構成例である平均化回路12aの回路図を示す。平均化回路12aは、電圧増幅器AMP1aおよびAMP2a、最小電流検出回路30、最小/最大電流検出回路31、選択回路32,演算回路33を備える。電圧増幅器AMP1aの非反転入力端子には入力端子CS1が接続され、反転入力端子には入力端子FB1が接続される。また電圧増幅器AMP2aの反転入力端子には入力端子CS1が接続され、非反転入力端子には入力端子FB1が接続される。最小/最大電流検出回路31の入力端子には、電圧増幅器AMP1aの出力端子が接続される。最小/最大電流検出回路31から出力されるピーク値Imaxは、演算回路33へ入力される。また最小/最大電流検出回路31から出力されるボトム値Imin1は、選択回路32および演算回路33へ入力される。最小電流検出回路30の入力端子には、電圧増幅器AMP2aの出力端子が接続される。そして最小電流検出回路30から出力されるボトム値Imin2は、選択回路32へ入力される。選択回路32から出力されるボトム値Iminは、演算回路33へ入力される。演算回路33からは出力電圧Vrが出力される。   The averaging circuit 12 includes the low-pass filter LPF, but is not limited to this form. FIG. 6 shows a circuit diagram of an averaging circuit 12a which is another configuration example. The averaging circuit 12a includes voltage amplifiers AMP1a and AMP2a, a minimum current detection circuit 30, a minimum / maximum current detection circuit 31, a selection circuit 32, and an arithmetic circuit 33. The input terminal CS1 is connected to the non-inverting input terminal of the voltage amplifier AMP1a, and the input terminal FB1 is connected to the inverting input terminal. The input terminal CS1 is connected to the inverting input terminal of the voltage amplifier AMP2a, and the input terminal FB1 is connected to the non-inverting input terminal. The output terminal of the voltage amplifier AMP1a is connected to the input terminal of the minimum / maximum current detection circuit 31. The peak value Imax output from the minimum / maximum current detection circuit 31 is input to the arithmetic circuit 33. The bottom value Imin1 output from the minimum / maximum current detection circuit 31 is input to the selection circuit 32 and the arithmetic circuit 33. The output terminal of the voltage amplifier AMP2a is connected to the input terminal of the minimum current detection circuit 30. The bottom value Imin2 output from the minimum current detection circuit 30 is input to the selection circuit 32. The bottom value Imin output from the selection circuit 32 is input to the arithmetic circuit 33. An output voltage Vr is output from the arithmetic circuit 33.

平均化回路12aの動作を説明する。最小/最大電流検出回路31は、コイル電流IL1のピーク値を取得してピーク値Imaxとして出力すると共に、コイル電流IL1の正のボトム値を取得してボトム値Imin1として出力するサンプルホールド回路である。ボトム値Imin1は、コイル電流IL1のボトム値が正の場合には0より大きい値となり、コイル電流IL1のボトム値が負の場合には0となる。また最小電流検出回路30は、コイル電流IL1の負のボトム値の絶対値を取得して、ボトム値Imin2として出力するサンプルホールド回路である。ボトム値Imin2は、コイル電流IL1のボトム値が正の場合には0となり、コイル電流IL1のボトム値が負の場合には0より大きい値となる。   The operation of the averaging circuit 12a will be described. The minimum / maximum current detection circuit 31 is a sample-and-hold circuit that acquires the peak value of the coil current IL1 and outputs it as the peak value Imax, and acquires the positive bottom value of the coil current IL1 and outputs it as the bottom value Imin1. . The bottom value Imin1 is greater than 0 when the bottom value of the coil current IL1 is positive, and is 0 when the bottom value of the coil current IL1 is negative. The minimum current detection circuit 30 is a sample and hold circuit that acquires the absolute value of the negative bottom value of the coil current IL1 and outputs the absolute value as the bottom value Imin2. The bottom value Imin2 is 0 when the bottom value of the coil current IL1 is positive, and is greater than 0 when the bottom value of the coil current IL1 is negative.

選択回路32は、コイル電流IL1のボトム値の正負に応じて、ボトム値Imin1とImin2との何れか一方を選択する回路である。選択回路32は、入力されるボトム値Imin1が0より大きいときは、コイル電流IL1のボトム値が正であると判断し、ボトム値Imin1を選択する。一方、入力されるボトム値Imin1が0であるときは、コイル電流IL1のボトム値が負であると判断し、ボトム値Imin2を選択する。そして選択回路32は、選択したボトム値Imin1またはImin2を、ボトム値Iminとして、演算回路33へ出力する。   The selection circuit 32 is a circuit that selects one of the bottom values Imin1 and Imin2 according to the sign of the bottom value of the coil current IL1. When the input bottom value Imin1 is greater than 0, the selection circuit 32 determines that the bottom value of the coil current IL1 is positive and selects the bottom value Imin1. On the other hand, when the input bottom value Imin1 is 0, it is determined that the bottom value of the coil current IL1 is negative, and the bottom value Imin2 is selected. Then, the selection circuit 32 outputs the selected bottom value Imin1 or Imin2 to the arithmetic circuit 33 as the bottom value Imin.

演算回路33は、コイル電流IL1のボトム値の正負に応じて、演算方法を選択する回路である。演算回路33は、入力されるボトム値Imin1が0より大きいときは、コイル電流IL1のボトム値が正であると判断し、ボトム値Iminとピーク値Imaxとを加算した上で2で除する演算を行う。一方、入力されるボトム値Imin1が0であるときは、コイル電流IL1のボトム値が負であると判断し、ピーク値Imaxからボトム値Iminを減算した上で2で除する演算を行う。最小電流検出回路30から出力されるボトム値Imin2は、負の絶対値であるためである。これにより平均化回路12aによって、コイル電流IL1の平均電流値を演算することができる。   The arithmetic circuit 33 is a circuit that selects an arithmetic method according to the sign of the bottom value of the coil current IL1. When the input bottom value Imin1 is greater than 0, the arithmetic circuit 33 determines that the bottom value of the coil current IL1 is positive, adds the bottom value Imin and the peak value Imax, and then divides by 2 I do. On the other hand, when the input bottom value Imin1 is 0, it is determined that the bottom value of the coil current IL1 is negative, and the calculation is performed by subtracting the bottom value Imin from the peak value Imax and dividing by 2. This is because the bottom value Imin2 output from the minimum current detection circuit 30 is a negative absolute value. Thus, the average current value of the coil current IL1 can be calculated by the averaging circuit 12a.

なお演算回路33は、デジタルおよびアナログの何れの回路によって構成してもよい。演算回路33をアナログ回路で構成する場合には、オペアンプによる加算器を備え、当該オペアンプのゲインを半分に設定することで、2で除する演算を行うことができる。また演算回路33をデジタル回路で構成する場合には、カウンタの1ビットシフトにより2で除する演算を容易に行うことが可能である。   Note that the arithmetic circuit 33 may be configured by either digital or analog circuits. In the case where the arithmetic circuit 33 is configured by an analog circuit, an operation by an operational amplifier is provided, and the operation divided by 2 can be performed by setting the gain of the operational amplifier to half. Further, when the arithmetic circuit 33 is constituted by a digital circuit, it is possible to easily perform an operation of dividing by 2 by a 1-bit shift of the counter.

また本実施形態の制御回路11は、単一または複数の半導体チップなどにより構成してもよい。また本実施形態のトランジスタFET1およびFET2は、独立したディスクリートのパワー素子であってもよいし、制御回路11にLSIとして搭載されてもよい。またDC−DCコンバータ1を単一または複数の半導体チップにより構成してもよい。またDC−DCコンバータ1および制御回路11は、モジュールとして構成してもよい。また本実施形態に係るDC−DCコンバータ1を、各種の電源装置に適用可能であることは言うまでもない。   Further, the control circuit 11 of this embodiment may be configured by a single or a plurality of semiconductor chips. The transistors FET1 and FET2 of this embodiment may be independent discrete power elements, or may be mounted as an LSI in the control circuit 11. Moreover, you may comprise the DC-DC converter 1 with a single or several semiconductor chip. Moreover, you may comprise the DC-DC converter 1 and the control circuit 11 as a module. Needless to say, the DC-DC converter 1 according to this embodiment can be applied to various power supply apparatuses.

なお、チョークコイルL1は誘導素子の一例、トランジスタFET1は第1スイッチング素子の一例、トランジスタFET2は第2スイッチング素子の一例、電圧比較器COMP4は比較回路の一例、電圧比較器COMP3は逆流検出回路の一例、最小/最大電流検出回路31はピーク値取得回路の一例、最小電流検出回路30はボトム値取得回路のそれぞれ一例である。   The choke coil L1 is an example of an inductive element, the transistor FET1 is an example of a first switching element, the transistor FET2 is an example of a second switching element, the voltage comparator COMP4 is an example of a comparison circuit, and the voltage comparator COMP3 is an example of a reverse current detection circuit. For example, the minimum / maximum current detection circuit 31 is an example of a peak value acquisition circuit, and the minimum current detection circuit 30 is an example of a bottom value acquisition circuit.

本発明の原理図Principle of the present invention DC−DCコンバータ1の回路図Circuit diagram of DC-DC converter 1 発振器OSCの回路図Circuit diagram of oscillator OSC コイル電流IL1の波形図Waveform diagram of coil current IL1 発振器OSC1の回路図Circuit diagram of oscillator OSC1 平均化回路12aの回路図Circuit diagram of averaging circuit 12a 従来技術に係るDC−DCコンバータ100の回路図Circuit diagram of DC-DC converter 100 according to the prior art

符号の説明Explanation of symbols

1 DC−DCコンバータ
11 制御回路
12 平均化回路
AMP1、AMP2 電圧増幅器
AND1、AND2 論理積ゲート回路
COMP1ないしCOMP4 電圧比較器
FET1、FET2 トランジスタ
IL1 コイル電流
LPF ローパスフィルタ
OR1 論理和ゲート回路
OSC 発振器
DESCRIPTION OF SYMBOLS 1 DC-DC converter 11 Control circuit 12 Average circuit AMP1, AMP2 Voltage amplifier AND1, AND2 AND gate circuit COMP1 thru | or COMP4 Voltage comparator FET1, FET2 Transistor IL1 Coil current LPF Low pass filter OR1 OR gate circuit OSC Oscillator

Claims (8)

誘導素子に電力を蓄積する際に導通する第1スイッチング素子と、誘導素子に蓄積された電力の負荷への放出期間に応じてスイッチング制御されて導通する第2スイッチング素子とを備えるDC−DCコンバータの制御を、負荷電力量に関わらず動作サイクルの繰り返し周期を所定周期とするPWM固定制御と、軽負荷では前記動作サイクルの繰り返し周期を負荷電力量に応じて伸縮するPFM制御との間で、選択可能とするDC−DCコンバータの制御回路であって、
前記誘導素子を流れる誘導素子電流を測定する電流測定回路と、
前記誘導素子電流を予め定められる所定電流値と比較する比較回路と、
前記第2スイッチング素子の導通による逆流電流を監視し、電流方向の反転を検出する逆流検出回路と、
前記比較回路の比較結果が入力され、前記誘導素子電流が前記所定電流値より少ないときは、前記逆流検出回路の検出結果に応じて前記第2スイッチング素子を非導通とし、前記誘導素子電流が前記所定電流値より多いときは、前記検出結果に関わらず前記誘導素子への電力蓄積が開始されるまでの間、前記第2スイッチング素子の導通状態を維持する導通制御回路と、
動作サイクルの繰り返し周期を定める発振器であって、前記電流測定回路による測定結果、または、前記比較回路による比較結果に応じて発振周期を変更する発振回路と
を備えることを特徴とするDC−DCコンバータの制御回路。
A DC-DC converter comprising: a first switching element that conducts when storing electric power in an inductive element; and a second switching element that conducts switching under control according to a discharge period of power accumulated in the inductive element to a load. The control between the PWM fixed control in which the repetition cycle of the operation cycle is a predetermined cycle regardless of the load power amount, and the PFM control in which the repetition cycle of the operation cycle is expanded or contracted according to the load power amount in a light load, A control circuit for a DC-DC converter that can be selected,
A current measuring circuit for measuring an inductive element current flowing through the inductive element;
A comparison circuit that compares the inductive element current with a predetermined current value;
A backflow detection circuit that monitors a backflow current due to conduction of the second switching element and detects reversal of the current direction;
When the comparison result of the comparison circuit is input and the inductive element current is smaller than the predetermined current value, the second switching element is made non-conductive according to the detection result of the backflow detection circuit, and the inductive element current is A conduction control circuit that maintains the conduction state of the second switching element until the accumulation of power in the inductive element is started regardless of the detection result when more than a predetermined current value;
An oscillator for determining a repetition period of an operation cycle, comprising: an oscillation circuit that changes an oscillation period in accordance with a measurement result by the current measurement circuit or a comparison result by the comparison circuit; Control circuit.
前記所定電流値の値は、ボトム値がゼロである前記誘導素子電流の平均値以下であり、ゼロよりも大きい値であることを特徴とする請求項1に記載のDC−DCコンバータの制御回路。   2. The control circuit for a DC-DC converter according to claim 1, wherein the value of the predetermined current value is equal to or less than an average value of the inductive element currents having a bottom value of zero and is larger than zero. . 前記発振回路は、前記比較回路による比較結果に基づき、前記誘導素子電流が前記所定電流値より多いときは前記発振周期を予め定められた所定周期とし、前記誘導素子電流が前記所定電流値より少ないときは前記発振周期を前記所定周期よりも大きくすることを特徴とする請求項1に記載のDC−DCコンバータの制御回路。   The oscillation circuit sets the oscillation period to a predetermined period when the inductive element current is greater than the predetermined current value based on a comparison result by the comparison circuit, and the inductive element current is less than the predetermined current value. 2. The control circuit for a DC-DC converter according to claim 1, wherein the oscillation period is longer than the predetermined period. 前記発振回路は、前記電流測定回路による測定結果に基づき、前記誘導素子電流が前記所定電流値より多いときは前記発振周期を予め定められた所定周期とし、前記誘導素子電流が前記所定電流値より少ないときは前記誘導素子電流の減少量に応じて前記発振周期を大きくすることを特徴とする請求項1に記載のDC−DCコンバータの制御回路。   The oscillation circuit sets the oscillation period to a predetermined period when the inductive element current is greater than the predetermined current value based on a measurement result by the current measurement circuit, and the inductive element current is greater than the predetermined current value. 2. The control circuit for a DC-DC converter according to claim 1, wherein when the frequency is small, the oscillation period is increased in accordance with a decrease amount of the inductive element current. 前記電流測定回路は、ローパスフィルタを備えることを特徴とする請求項1に記載のDC−DCコンバータの制御回路。   The DC-DC converter control circuit according to claim 1, wherein the current measurement circuit includes a low-pass filter. 前記電流測定回路は、
前記誘導素子電流のピーク値を取得するピーク値取得回路と、
前記誘導素子電流のボトム値を取得するボトム値取得回路と、
前記ピーク値と前記ボトム値との平均値を算出する演算回路と
を備えることを特徴とする請求項1に記載のDC−DCコンバータの制御回路。
The current measurement circuit includes:
A peak value acquisition circuit for acquiring a peak value of the inductive element current;
A bottom value acquisition circuit for acquiring a bottom value of the inductive element current;
The control circuit for a DC-DC converter according to claim 1, further comprising: an arithmetic circuit that calculates an average value of the peak value and the bottom value.
誘導素子に電力を蓄積する際に導通する第1スイッチング素子と、誘導素子に蓄積された電力の負荷への放出期間に応じてスイッチング制御されて導通する第2スイッチング素子とを備えるDC−DCコンバータの制御を、負荷電力量に関わらず動作サイクルの繰り返し周期を所定周期とするPWM固定制御と、軽負荷では前記動作サイクルの繰り返し周期を負荷電力量に応じて伸縮するPFM制御との間で、選択可能とするDC−DCコンバータであって、
前記誘導素子を流れる誘導素子電流を測定する電流測定回路と、
前記誘導素子電流を予め定められる所定電流値と比較する比較回路と、
前記第2スイッチング素子の導通による逆流電流を監視し、電流方向の反転を検出する逆流検出回路と、
前記比較回路の比較結果が入力され、前記誘導素子電流が前記所定電流値より少ないときは、前記逆流検出回路の検出結果に応じて前記第2スイッチング素子を非導通とし、前記誘導素子電流が前記所定電流値より多いときは、前記検出結果に関わらず前記誘導素子への電力蓄積が開始されるまでの間、前記第2スイッチング素子の導通状態を維持する導通制御回路と、
動作サイクルの繰り返し周期を定める発振器であって、前記電流測定回路による測定結果、または、前記比較回路による比較結果に応じて発振周期を変更する発振回路と
を備えることを特徴とするDC−DCコンバータ。
A DC-DC converter comprising: a first switching element that conducts when storing power in the inductive element; and a second switching element that conducts switching under control according to a discharge period of the power accumulated in the inductive element to a load. The control between the PWM fixed control in which the repetition cycle of the operation cycle is a predetermined cycle regardless of the load power amount, and the PFM control in which the repetition cycle of the operation cycle is expanded or contracted according to the load power amount in a light load, A selectable DC-DC converter,
A current measuring circuit for measuring an inductive element current flowing through the inductive element;
A comparison circuit that compares the inductive element current with a predetermined current value;
A backflow detection circuit that monitors a backflow current due to conduction of the second switching element and detects reversal of the current direction;
When the comparison result of the comparison circuit is input and the inductive element current is less than the predetermined current value, the second switching element is made non-conductive according to the detection result of the backflow detection circuit, and the inductive element current is A conduction control circuit that maintains the conduction state of the second switching element until the accumulation of power in the inductive element is started regardless of the detection result when more than a predetermined current value;
An oscillator for determining a repetition period of an operation cycle, comprising: an oscillation circuit that changes an oscillation period in accordance with a measurement result by the current measurement circuit or a comparison result by the comparison circuit; .
誘導素子に電力を蓄積する際に導通する第1流通経路と、誘導素子に蓄積された電力の負荷への放出期間に応じてスイッチング制御されて導通する第2流通経路とを備えるDC−DCコンバータの制御を、負荷電力量に関わらず動作サイクルの繰り返し周期を所定周期とするPWM固定制御と、軽負荷では前記動作サイクルの繰り返し周期を負荷電力量に応じて伸縮するPFM制御との間で、選択可能とするDC−DCコンバータの制御方法であって、
前記誘導素子を流れる誘導素子電流を測定するステップと、
前記誘導素子電流を予め定められる所定電流値と比較するステップと、
前記第2流通経路の導通による逆流電流を監視し、電流方向の反転を検出するステップと、
前記比較するステップの比較結果が入力され、前記誘導素子電流が前記所定電流値より少ないときは、前記逆流検出回路の検出結果に応じて前記第2流通経路を非導通とし、前記誘導素子電流が前記所定電流値より多いときは、前記検出結果に関わらず前記誘導素子への電力蓄積が開始されるまでの間、前記第2流通経路の導通状態を維持するステップと、
動作サイクルの繰り返し周期を定める発振器であって、前記測定するステップによる測定結果、または、前記比較するステップによる比較結果に応じて発振周期を変更するステップと
を備えることを特徴とするDC−DCコンバータの制御方法。
A DC-DC converter comprising: a first distribution path that conducts when storing power in the inductive element; and a second distribution path that conducts switching under control according to a discharge period of the power accumulated in the inductive element to a load. The control between the PWM fixed control in which the repetition cycle of the operation cycle is a predetermined cycle regardless of the load power amount, and the PFM control in which the repetition cycle of the operation cycle is expanded or contracted according to the load power amount in a light load, A control method for a DC-DC converter that is selectable,
Measuring an inductive element current flowing through the inductive element;
Comparing the inductive element current to a predetermined current value determined in advance;
Monitoring a backflow current due to conduction of the second flow path and detecting reversal of the current direction;
When the comparison result of the comparing step is input and the inductive element current is less than the predetermined current value, the second flow path is made non-conductive according to the detection result of the backflow detection circuit, and the inductive element current is Maintaining the conduction state of the second flow path until the accumulation of power to the inductive element is started regardless of the detection result when the current value is greater than the predetermined current value;
An oscillator that determines a repetition period of an operation cycle, comprising: a step of changing an oscillation period according to a measurement result of the measuring step or a comparison result of the comparing step Control method.
JP2006083740A 2006-03-24 2006-03-24 Control circuit for dc-dc converter, the dc-dc converter and control method for the dc-dc converter Withdrawn JP2007259658A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006083740A JP2007259658A (en) 2006-03-24 2006-03-24 Control circuit for dc-dc converter, the dc-dc converter and control method for the dc-dc converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006083740A JP2007259658A (en) 2006-03-24 2006-03-24 Control circuit for dc-dc converter, the dc-dc converter and control method for the dc-dc converter

Publications (1)

Publication Number Publication Date
JP2007259658A true JP2007259658A (en) 2007-10-04

Family

ID=38633294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006083740A Withdrawn JP2007259658A (en) 2006-03-24 2006-03-24 Control circuit for dc-dc converter, the dc-dc converter and control method for the dc-dc converter

Country Status (1)

Country Link
JP (1) JP2007259658A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010268646A (en) * 2009-05-18 2010-11-25 Fujitsu Semiconductor Ltd Power supply controller, power supply, and power supply control method
JP2011010512A (en) * 2009-06-29 2011-01-13 Denso Corp Step up/down converter
JP2011259659A (en) * 2010-06-11 2011-12-22 Sanken Electric Co Ltd Switching power supply device
JP2012095518A (en) * 2010-06-28 2012-05-17 Rohm Co Ltd Load drive circuit, light emitting device and display device using the same
JP2013110892A (en) * 2011-11-22 2013-06-06 Auto Network Gijutsu Kenkyusho:Kk Pwm control device and switching power supply circuit
JP2016123146A (en) * 2014-12-24 2016-07-07 三菱電機株式会社 System interconnection inverter device
US9602000B2 (en) 2014-12-15 2017-03-21 Kabushiki Kaisha Toshiba Power supply circuit and control method thereof
JP2018082609A (en) * 2016-11-07 2018-05-24 ローム株式会社 Dc/dc converter

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010268646A (en) * 2009-05-18 2010-11-25 Fujitsu Semiconductor Ltd Power supply controller, power supply, and power supply control method
JP2011010512A (en) * 2009-06-29 2011-01-13 Denso Corp Step up/down converter
JP2011259659A (en) * 2010-06-11 2011-12-22 Sanken Electric Co Ltd Switching power supply device
JP2012095518A (en) * 2010-06-28 2012-05-17 Rohm Co Ltd Load drive circuit, light emitting device and display device using the same
KR101775162B1 (en) * 2010-06-28 2017-09-05 로무 가부시키가이샤 Load driving circuit, light emitting apparatus using the same and display device
JP2013110892A (en) * 2011-11-22 2013-06-06 Auto Network Gijutsu Kenkyusho:Kk Pwm control device and switching power supply circuit
US9602000B2 (en) 2014-12-15 2017-03-21 Kabushiki Kaisha Toshiba Power supply circuit and control method thereof
JP2016123146A (en) * 2014-12-24 2016-07-07 三菱電機株式会社 System interconnection inverter device
JP2018082609A (en) * 2016-11-07 2018-05-24 ローム株式会社 Dc/dc converter

Similar Documents

Publication Publication Date Title
US10601318B2 (en) Switching converter using pulse-frequency modulation and current-mode control
JP4910575B2 (en) Switching power supply
US8471540B2 (en) DC-DC converter
US9035640B2 (en) High efficient control circuit for buck-boost converters and control method thereof
TWI290414B (en) DC to DC converter, voltage converting device, method for controlling a converter and boost DC to DC converter
US7800351B2 (en) High efficiency voltage regulator with auto power-save mode
JP6001570B2 (en) Switching control of PWM operation and PFM operation in step-down converter
US7372239B2 (en) Multi-output type DC/DC converter
JP5125066B2 (en) Control circuit for synchronous rectification type DC-DC converter, synchronous rectification type DC-DC converter and control method therefor
JP3335587B2 (en) DC-DC converter circuit
JP4651977B2 (en) DC-DC converter control circuit and control method thereof
US11218076B2 (en) Ultra-low Iq buck converter with switchable error amplifier
JP5091028B2 (en) Switching regulator and semiconductor device including the switching regulator
JP2007259658A (en) Control circuit for dc-dc converter, the dc-dc converter and control method for the dc-dc converter
JP2010259257A (en) Switching regulator and operation control method thereof
JP2006288156A (en) Dc-dc converter
JP2010063276A (en) Current-mode control type switching regulator
JP2007259599A (en) Switching regulator
JP2017093159A (en) Step-down dc/dc converter and control circuit, control method therefor, on-vehicle power supply device
CN113708608A (en) Controller convenient to realize ultralow quiescent current of boost converter
JP2009254047A (en) Dc-dc converter
JP5304173B2 (en) Power supply voltage control circuit and DC-DC converter
JP2004208448A (en) Step-up/step-down dc-dc converter
JP2006230167A (en) Power supply unit
US9537390B2 (en) Control circuit, control method, DC-DC converter and electronic device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081008

A761 Written withdrawal of application

Effective date: 20101126

Free format text: JAPANESE INTERMEDIATE CODE: A761