JP2007258752A - Heterojunction bipolar transistor and manufacturing method thereof - Google Patents

Heterojunction bipolar transistor and manufacturing method thereof Download PDF

Info

Publication number
JP2007258752A
JP2007258752A JP2007166144A JP2007166144A JP2007258752A JP 2007258752 A JP2007258752 A JP 2007258752A JP 2007166144 A JP2007166144 A JP 2007166144A JP 2007166144 A JP2007166144 A JP 2007166144A JP 2007258752 A JP2007258752 A JP 2007258752A
Authority
JP
Japan
Prior art keywords
single crystal
layer
type single
conductivity type
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007166144A
Other languages
Japanese (ja)
Other versions
JP4823154B2 (en
Inventor
Isao Suzumura
功 鈴村
Katsuya Oda
克矢 小田
Katsuyoshi Washio
勝由 鷲尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2007166144A priority Critical patent/JP4823154B2/en
Publication of JP2007258752A publication Critical patent/JP2007258752A/en
Application granted granted Critical
Publication of JP4823154B2 publication Critical patent/JP4823154B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an SiGeC heterojunction bipolar transistor in which high-speed operation can be maintained at the time of a high collector current, and to provide a manufacturing method of the SiGeC hetero junction bipolar transistor. <P>SOLUTION: An exemplary SiGeC heterojunction bipolar transistor has a collector comprising an n-type single crystal Si layer and an n-type single crystal SiGe layer. The base of the transistor comprises a heavily doped p-type single crystal SiGeC layer, and its emitter comprises an n-type single crystal Si layer. At the heterointerface of the n-type single crystal SiGe layer and the p-type single crystal SiGeC layer, a band gap of the p-type single crystal SiGeC layer is not smaller than the n-type single crystal SiGe layer. Even when the effective neutral base is enlarged by the increase of collector current, no energy barrier is formed in a conduction band at the heterointerface of the n-type single crystal SiGe layer and the p-type single crystal SiGeC layer. Since a diffusion of electrons is not impeded, the heterojunction bipolar transistor capable of maintaining a high-speed operation even under a heavily injected state can be obtained, so that the performance of a circuit employing the transistor can be enhanced. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本願発明はヘテロ接合を用いた半導体装置に関するするものである。本願発明は、特にエピタキシャル成長により形成したＳｉＧｅＣ層を用いたバイポーラトランジスタに有用である。   The present invention relates to a semiconductor device using a heterojunction. The present invention is particularly useful for a bipolar transistor using a SiGeC layer formed by epitaxial growth.

単結晶ＳｉＧｅＣと単結晶Ｓｉとのヘテロ接合を用いたバイポーラトランジスタ（ＨＢＴ）はこれまで知られている。例えばこの例は日本国、特許公開公報、特開２００１-６８４７９号にみられる（特許文献１）。図２４はこの単結晶ＳｉＧｅＣ層と単結晶Ｓｉ層とからなるＳｉＧｅＣ−ＨＢＴの主要部分の断面構造である。このＨＢＴは、コレクタとなるｎ型単結晶Ｓｉ層１０１、及びｎ型単結晶ＳｉＧｅＣ層１０２、ベースとなるｐ型単結晶ＳｉＧｅＣ層１０３、エミッタとなるｎ型単結晶ＳｉＧｅＣ層１０４、及びｎ型単結晶Ｓｉ層１０５を積層した構造を有する。   A bipolar transistor (HBT) using a heterojunction of single crystal SiGeC and single crystal Si has been known so far. For example, this example can be found in Japan, Patent Publication, and JP-A-2001-68479 (Patent Document 1). FIG. 24 shows a cross-sectional structure of the main part of the SiGeC-HBT composed of the single crystal SiGeC layer and the single crystal Si layer. This HBT includes an n-type single crystal Si layer 101 and an n-type single crystal SiGeC layer 102 serving as a collector, a p-type single crystal SiGeC layer 103 serving as a base, an n-type single crystal SiGeC layer 104 serving as an emitter, and an n-type single crystal. The crystal Si layer 105 is stacked.

これまでのＨＢＴにおける、Ｇｅ、Ｃ組成比、及びＢ濃度は、例えば図２５に示すような分布を持っている。Ｇｅ、Ｃ組成比は、コレクタのｎ型ＳｉＧｅＣ層１０２において、コレクタのｎ型単結晶Ｓｉ層１０１側からＳｉＧｅＣ層１０２内部まで増加する。次に、エミッタのｎ型単結晶ＳｉＧｅＣ層１０４の内部まで徐々に減少する。更にエミッタのｎ型単結晶Ｓｉ層１０５に向かうに従い減少する。   The Ge, C composition ratio, and B concentration in the conventional HBT have a distribution as shown in FIG. 25, for example. In the collector n-type SiGeC layer 102, the Ge and C composition ratio increases from the collector n-type single-crystal Si layer 101 side to the inside of the SiGeC layer 102. Next, it gradually decreases to the inside of the n-type single crystal SiGeC layer 104 of the emitter. Further, it decreases toward the n-type single crystal Si layer 105 of the emitter.

図２６は図２５の構成のＨＢＴのエネルギー・バンド・ギャップ構造の例を示す図である。伝導帯の下端、価電子帯の上端が示されている。図２６の（ａ）は注入電流が小さい場合、（ｂ）は注入電流が大きい場合のバンド構造を各々示している。ベースのｐ型単結晶ＳｉＧｅＣ層１０３において、そのＧｅ、Ｃ組成比の変化に伴って、伝導帯のエネルギーがエミッタ側からコレクタ側に向かって減少している。   FIG. 26 is a diagram showing an example of the energy band gap structure of the HBT having the configuration of FIG. The lower end of the conduction band and the upper end of the valence band are shown. FIG. 26A shows the band structure when the injection current is small, and FIG. 26B shows the band structure when the injection current is large. In the base p-type single crystal SiGeC layer 103, the energy of the conduction band decreases from the emitter side to the collector side with the change of the Ge and C composition ratio.

コレクタのｎ型単結晶Ｓｉ層１０１とｎ型単結晶ＳｉＧｅＣ層１０２の界面において、伝導帯には、バンドギャップに起因したエネルギー障壁が発生していない。従って、エミッタから注入された電子は、伝導帯の傾斜によって発生した電界により加速されて、ベース中を走行する（図２６（ａ））。   At the interface between the collector n-type single crystal Si layer 101 and the n-type single crystal SiGeC layer 102, no energy barrier is generated in the conduction band due to the band gap. Therefore, the electrons injected from the emitter are accelerated by the electric field generated by the inclination of the conduction band and travel in the base (FIG. 26A).

又、単結晶ＳｉＧｅと単結晶ＳｉＣとのヘテロ接合を有するＨＢＴの例が日本国、特許公開公報、特開２０００-７７４２５号に見られる（特許文献２）。図２７は単結晶ＳｉＧｅと単結晶ＳｉＣからなるＨＢＴの主要部分の断面構造であり、コレクタとなるｎ型単結晶Ｓｉ層、及びｎ型単結晶ＳｉＣ層、ベースとなるｐ型単結晶ＳｉＧｅ層、エミッタとなるｎ型単結晶ＳｉＣ層、及びｎ型単結晶Ｓｉ層を積層した構造を有する。   An example of an HBT having a heterojunction of single crystal SiGe and single crystal SiC can be found in Japan, Patent Publication No. 2000-77425 (Patent Document 2). FIG. 27 shows a cross-sectional structure of the main part of an HBT composed of single crystal SiGe and single crystal SiC, an n-type single crystal Si layer serving as a collector, an n-type single crystal SiC layer, a p-type single crystal SiGe layer serving as a base, It has a structure in which an n-type single crystal SiC layer to be an emitter and an n-type single crystal Si layer are stacked.

特開２００１-６８４７９号JP 2001-68479 A 特開２０００-７７４２５号JP 2000-77425 A

本願発明は、単結晶Ｓｉ層、単結晶ＳｉＧｅ層、および単結晶ＳｉＧｅＣ層によって形成するヘテロ接合を利用したＨＢＴにおいて、コレクタ電流が大きい場合でも高速動作可能なＨＢＴを提供する。ここで、高コレクタ電流の領域とは、コレクタ電流と遮断周波数との関係において、その極大値を示すコレクタ電流値或はこのコレクタ電流値近傍領域以上を称する。更に、本願発明の別な観点は製造コストの低いＨＢＴとその製造方法を提供することである。   The present invention provides an HBT that uses a heterojunction formed by a single crystal Si layer, a single crystal SiGe layer, and a single crystal SiGeC layer, and can operate at high speed even when the collector current is large. Here, the region of high collector current refers to the collector current value indicating the maximum value or the region near the collector current value in the relationship between the collector current and the cutoff frequency. Furthermore, another aspect of the present invention is to provide an HBT having a low manufacturing cost and a manufacturing method thereof.

これまで知られた技術での、上記本願発明の諸課題を以下に検討する。   The problems of the present invention described above with the techniques known so far will be discussed below.

単結晶ＳｉＧｅＣをベースに用いた従来のバイポーラトランジスタでは、コレクタのｎ型単結晶Ｓｉ層上に単結晶Ｓｉよりもバンドギャップの小さいｎ型単結晶ＳｉＧｅＣ層１０２を直接設けている。このため、コレクタ電流を増やしていくと、ベース・コレクタ接合のコレクタ側の空乏層において、ベース側から拡散してくる電子によってｎ型不純物イオンによる空間電荷が打ち消され、中性ベースが実質的に拡大する。その結果、図２６の（ｂ）に示すように、コレクタ・ベース界面において、伝導帯にエネルギー障壁が現れる。これによりエミッタから注入された電子の走行が阻害されるため、ＨＢＴの高速動作性能が低下するという難点が発生する。前述のように、図２６は図２５の構成のＨＢＴのエネルギー・バンド・ギャップ構造の例を示す図である。図２６の（ａ）は注入電流が小さい場合、（ｂ）は注入電流が大きい場合のバンド構造を各々示している。注入電流の増大によって中性ベースが拡大する模様が明確に理解されよう。   In a conventional bipolar transistor using single crystal SiGeC as a base, an n-type single crystal SiGeC layer 102 having a band gap smaller than that of single crystal Si is directly provided on the collector n-type single crystal Si layer. For this reason, when the collector current is increased, the space charge due to the n-type impurity ions is canceled by electrons diffused from the base side in the depletion layer on the collector side of the base-collector junction, and the neutral base is substantially reduced. Expanding. As a result, as shown in FIG. 26B, an energy barrier appears in the conduction band at the collector-base interface. As a result, traveling of electrons injected from the emitter is hindered, resulting in a problem that the high-speed operation performance of the HBT is deteriorated. As described above, FIG. 26 is a diagram showing an example of the energy band gap structure of the HBT having the configuration of FIG. FIG. 26A shows the band structure when the injection current is small, and FIG. 26B shows the band structure when the injection current is large. It will be clearly understood that the neutral base expands as the injection current increases.

又、コレクタ電流が大きいときでも、エネルギー障壁によるＨＢＴの動作速度低下を抑制するためには、ｎ型単結晶ＳｉＧｅＣ層１０２の膜厚を厚くすることが考えられる。しかし、結晶性を向上させるためには成長温度を下げる必要があるが、ＳｉＧｅＣ層の成長速度は成長温度の逆数に対して指数関数的に減少するため、単結晶ＳｉＧｅＣ層の膜厚が大きくなると成長時間が急激に増加してしまう。その結果、ＳｉＧｅＣＨＢＴを製造する際のスループットが低下し、コストが上昇してしまうという問題がある。   Even when the collector current is large, it is conceivable to increase the thickness of the n-type single crystal SiGeC layer 102 in order to suppress the decrease in the operating speed of the HBT due to the energy barrier. However, it is necessary to lower the growth temperature in order to improve the crystallinity. However, since the growth rate of the SiGeC layer decreases exponentially with respect to the reciprocal of the growth temperature, the film thickness of the single crystal SiGeC layer increases. Growth time will increase rapidly. As a result, there is a problem that throughput when manufacturing SiGeCHBT is lowered and cost is increased.

もう一方の従来例である、単結晶ＳｉＧｅのベースと単結晶ＳｉＣのコレクタを用いたＨＢＴでは、図２７に示すように、始めからベース層とコレクタ層の間にｎ型単結晶ＳｉＣ層１０７を設けた従来のバイポーラトランジスタでは、コレクタ電流によらずにベースよりもコレクタの方がバンドギャップが大きくなっている。そのため、コレクタ・ベース接合において、伝導帯にエネルギー障壁が形成されるため、電子の走行が阻害されて高速動作性能が低下するという問題がある。   In an HBT using a single crystal SiGe base and a single crystal SiC collector, which is another conventional example, an n-type single crystal SiC layer 107 is provided between the base layer and the collector layer from the beginning as shown in FIG. In the conventional bipolar transistor provided, the band gap of the collector is larger than that of the base regardless of the collector current. For this reason, in the collector-base junction, an energy barrier is formed in the conduction band, so that there is a problem that the traveling of electrons is hindered and the high-speed operation performance is deteriorated.

図１及び図６を参酌して、本願発明の骨子を説明する。図１は本願発明のＨＢＴ主要部の積層構造の断面図である。図６の（ａ）は、通常動作状態におけるＨＢＴのエネルギーバンド構造を示し、図６の（ｂ）は、コレクタ電流が大きくなり、中性ベースがコレクタまで延びた時のエネルギーバンド構造である。各図は伝導帯の下端及び価電子帯の上端が示されている。符号１５がエミッタ、符号９がベース、符号７及び符号３がコレクタである。この符号３の部分が半導体基板側の領域である。   The gist of the present invention will be described with reference to FIGS. FIG. 1 is a cross-sectional view of the laminated structure of the HBT main part of the present invention. FIG. 6A shows the energy band structure of the HBT in the normal operation state, and FIG. 6B shows the energy band structure when the collector current increases and the neutral base extends to the collector. Each figure shows the lower end of the conduction band and the upper end of the valence band. Reference numeral 15 is an emitter, reference numeral 9 is a base, reference numerals 7 and 3 are collectors. The portion denoted by reference numeral 3 is a region on the semiconductor substrate side.

本願発明の主たる目的は、技術的にはベース・コレクタの界面の伝導帯にエネルギー障壁が形成されないように、ベース及びコレクタの各層を設定することである。わけても、本願発明は、高いコレクタ電流の時、中性ベースでエネルギー段差の発生を抑制することである。   The main object of the present invention is to technically set the base and collector layers so that no energy barrier is formed in the conduction band at the base-collector interface. In particular, the present invention is to suppress the generation of energy steps on a neutral basis when the collector current is high.

本願発明は、単結晶ＳｉＧｅＣをヘテロ接合材料に用いたＨＢＴを前提として、ベースとコレクタの材料の選択を、単結晶ＳｉＧｅ層を主材料として好都合に行い、上記本願発明の目的を達成するものである。即ち、この材料選択に当って、高いコレクタ電流の時、ベースのエネルギーギャップＥｇがコレクタのエネルギーギャップＥｇより大きくなるように設定することが基本思想である。前記単結晶ＳｉＧｅＣ層はベース、コレクタ或はエミッタの各領域に用いることが出来る。ここで、単結晶ＳｉＧｅＣ層は、ベース或はコレクタに用いる選択が先ず重要である。   The present invention achieves the above-mentioned object of the present invention by conveniently selecting the base and collector materials using the single-crystal SiGe layer as the main material on the premise of HBT using single-crystal SiGeC as a heterojunction material. is there. That is, when selecting a material, the basic idea is to set the base energy gap Eg to be larger than the collector energy gap Eg when the collector current is high. The single crystal SiGeC layer can be used in the base, collector or emitter regions. Here, it is first important to select the single crystal SiGeC layer to be used for the base or the collector.

本願発明のＨＢＴのベースには、単結晶ＳｉＧｅ層、或いは単結晶ＳｉＧｅＣ層を用いることが出来る。一方、コレクタは、ＳｉＧｅ層、ＳｉＧｅＣ層、及びＳｉＧｅＣ層とＳｉＧｅ層の積層体（ＳｉＧｅＣ／ＳｉＧｅと表示する）を用いることが出来る。下記の表はその選択の範囲を纏めたものである。   A single crystal SiGe layer or a single crystal SiGeC layer can be used for the base of the HBT of the present invention. On the other hand, the collector can use a SiGe layer, a SiGeC layer, and a stacked body of SiGeC and SiGe layers (shown as SiGeC / SiGe). The table below summarizes the range of choices.

エミッタは、単結晶Ｓｉ層、単結晶ＳｉＧｅ層、単結晶ＳｉＣ層と単結晶ＳｉＧｅ層との積層体（ＳｉＧｅ／ＳｉＣと表示する）、或いは単結晶ＳｉＧｅＣ層と単結晶ＳｉＧｅ層との積層体（ＳｉＧｅ／ＳｉＧｅＣと表示する）などを用いることが出来る。   The emitter is a single crystal Si layer, a single crystal SiGe layer, a stack of single crystal SiC layers and a single crystal SiGe layer (denoted as SiGe / SiC), or a stack of single crystal SiGeC layers and a single crystal SiGe layer ( (Displayed as SiGe / SiGeC).

本願発明の趣旨に従って、種々の形態をとる事ができるが、その要点を略述する。尚、ＨＢＴの各領域の厚さなどは通例のＨＢＴ技術に従って充分である。 Various forms can be taken in accordance with the gist of the present invention, but the outline thereof will be outlined. It should be noted that the thickness of each area of the HBT is sufficient in accordance with the usual HBT technology.

ベースに単結晶ＳｉＧｅ層を用いることは、ドリフト電界による動作の高速化或は電流増幅率の向上を得ることが出来る。又、ベースはＣを導入しない形態であるため、不純物、例えばボロン（Ｂ）がベースにＣと同時に導入されたことによって生ずる結晶性の質的低下の難点を回避する利点を有する。   The use of a single crystal SiGe layer as the base can increase the operation speed due to the drift electric field or improve the current amplification factor. Further, since the base is in a form in which C is not introduced, it has an advantage of avoiding the difficulty of qualitative deterioration of crystallinity caused by introducing impurities such as boron (B) into the base simultaneously with C.

一方、ベースに導入される高濃度の不純物、例えば、Ｂの他領域への拡散によるベース幅の拡大を招く難点がある。この難点を補償する為、コレクタにＣを導入した単結晶ＳｉＧｅＣ層を用いることが良い。Ｂの拡散を抑制し、単結晶ＳｉＧｅＣ層を用いることが良い。Ｂの拡散を抑制すると共に、ＣはＳｉやＧｅよりも格子定数が小さいことから、ＳｉＧｅＣ層の歪を低減する。従って、熱処理に伴う転位や欠陥が発生しにくくなることから、リーク電流の発生などの難点を有さない。更に、コレクタにＳｉＧｅＣ又はＳｉＧｅＣ／ＳｉＧｅを用いる場合、ベース・コレクタ接合のコレクタ側の空乏層中にエネルギー障壁が形成されるのを抑制することが出来る。即ち、従って、トランジスタの高速性、電流増幅率を確保することが出来る。   On the other hand, there is a difficulty that the base width is increased due to diffusion of high-concentration impurities introduced into the base, for example, B into other regions. In order to compensate for this difficulty, it is preferable to use a single crystal SiGeC layer in which C is introduced into the collector. B diffusion is suppressed, and a single crystal SiGeC layer is preferably used. While suppressing the diffusion of B, since C has a smaller lattice constant than Si and Ge, it reduces the strain of the SiGeC layer. Therefore, dislocations and defects associated with the heat treatment are less likely to occur, so there are no problems such as the occurrence of leakage current. Furthermore, when SiGeC or SiGeC / SiGe is used for the collector, the formation of an energy barrier in the depletion layer on the collector side of the base-collector junction can be suppressed. That is, the high speed and current amplification factor of the transistor can be ensured.

ベースへのＣの導入、即ち単結晶ＳｉＧｅＣ層を用いることは、ベースに導入される不純物、例えばＢの拡散を抑制する為に有用である。このＣの不純物拡散の抑制効果によって、ベース幅の拡大が阻止される。この場合、わけても、コレクタに、ＳｉＧｅＣ／ＳｉＧｅを用いることが有用である。ベース・コレクタ界面の伝導帯にエネルギー障壁が形成されない。従って、コレクタ電流が大きい場合でも、ＨＢＴの高速性を確保することが出来る。ベースにＳｉＧｅＣ、コレクタ側にＳｉＧｅＣ／ＳｉＧｅを用いるため、ＳｉＧｅＣ層では歪が低減されるので、熱処理に伴う転位や欠陥の発生が抑制される。従って、製品の歩留まり、ＨＢＴ特性のバラツキの低減に有用である。又、コレクタの一部としてＣを含有しない領域を有するので、半導体基板にコレクタ層の下部領域としてＳｉＧｅ層を選択成長することをより好都合に可能とする。このことは、ＨＢＴの製造上好都合の構造を可能とする。より詳細は後述される。   The introduction of C into the base, that is, the use of a single crystal SiGeC layer is useful for suppressing diffusion of impurities introduced into the base, for example, B. Due to the effect of suppressing the impurity diffusion of C, the expansion of the base width is prevented. In this case, it is particularly useful to use SiGeC / SiGe for the collector. No energy barrier is formed in the conduction band at the base-collector interface. Therefore, even when the collector current is large, the high speed of the HBT can be ensured. Since SiGeC is used for the base and SiGeC / SiGe is used for the collector side, strain is reduced in the SiGeC layer, so that dislocations and defects due to heat treatment are suppressed. Therefore, it is useful for reducing product yield and variation in HBT characteristics. In addition, since the C-free region is included as a part of the collector, it is possible to more conveniently allow the SiGe layer to be selectively grown on the semiconductor substrate as the lower region of the collector layer. This allows for an advantageous structure for manufacturing HBTs. More details will be described later.

本願発明は、単結晶Ｓｉ層、単結晶ＳｉＧｅ層、および単結晶ＳｉＧｅＣ層を用いて形成するヘテロ接合を利用したＨＢＴにおいて、コレクタ電流が大きい場合でも高速動作可能なＨＢＴを提供することが出来る。   The present invention can provide an HBT using a heterojunction formed using a single crystal Si layer, a single crystal SiGe layer, and a single crystal SiGeC layer, which can operate at high speed even when the collector current is large.

更に、本願発明の別な側面によれば、製造コストの低いＨＢＴとその製造方法を提供することが出来る。   Furthermore, according to another aspect of the present invention, an HBT having a low manufacturing cost and a manufacturing method thereof can be provided.

具体的な実施の形態の諸例を説明するに先立って、本願発明の主な諸形態を列挙する。
（１）第１の形態は、ＳｉＧｅＣベース、ＳｉＧｅコレクタの例である。 Prior to describing examples of specific embodiments, main aspects of the present invention will be listed.
(1) The first form is an example of a SiGeC base and SiGe collector.

本願発明のＨＢＴの第１の形態は、次の構成を有する。図１を参酌して説明する。即ち、第１導電型単結晶Ｓｉ層上、例えば図１で言えば、ｎ型単結晶Ｓｉ層３上に設けられた第１導電型単結晶ＳｉＧｅ層すなわちｎ型単結晶ＳｉＧｅ層７からなるコレクタと、前記第１導電型単結晶ＳｉＧｅ層７上に設けられた前記第１導電型と反対導電型の第２導電型単結晶ＳｉＧｅＣ層すなわちｐ型単結晶ＳｉＧｅＣ層９からなるベースと、前記第２導電型単結晶ＳｉＧｅＣ層上に設けられた第２の第１導電型単結晶Ｓｉ層すなわちｎ型単結晶Ｓｉ層１５からなるエミッタを有するＨＢＴであって、前記ｎ型単結晶ＳｉＧｅ層７のｐ型単結晶ＳｉＧｅＣ層９側のバンドギャップがｐ型単結晶ＳｉＧｅＣ層９のｎ型単結晶ＳｉＧｅ層７側のバンドギャップと略等しいかもしくは小さい事を特徴とするものである。
（２）第２の形態は、ＳｉＧｅＣ層をベースに、ＳｉＧｅＣ／ＳｉＧｅ層をコレクタに用いた例である。 The first embodiment of the HBT of the present invention has the following configuration. This will be described with reference to FIG. That is, a collector composed of a first conductivity type single crystal SiGe layer, that is, an n type single crystal SiGe layer 7 provided on the first conductivity type single crystal Si layer, for example, on the n type single crystal Si layer 3 in FIG. A base made of a second conductivity type single crystal SiGeC layer opposite to the first conductivity type, that is, a p-type single crystal SiGeC layer 9 provided on the first conductivity type single crystal SiGe layer 7; An HBT having an emitter composed of a second first-conductivity-type single-crystal Si layer, that is, an n-type single-crystal Si layer 15 provided on a two-conductivity-type single-crystal SiGeC layer, The band gap on the p-type single crystal SiGeC layer 9 side is substantially equal to or smaller than the band gap on the n-type single crystal SiGe layer 7 side of the p-type single crystal SiGeC layer 9.
(2) The second mode is an example in which a SiGeC / SiGe layer is used as a collector based on a SiGeC layer.

前述した第１導電型単結晶ＳｉＧｅ層７と第２導電型単結晶ＳｉＧｅＣ層９との間に、更にコレクタの一部となる第１導電型単結晶ＳｉＧｅＣ層すなわちｎ型単結晶ＳｉＧｅＣ層２９を挿入する。尚、図１０に即せば、第１導電型単結晶ＳｉＧｅ層はｎ型単結晶ＳｉＧｅ層７であり、又、第２導電型単結晶ＳｉＧｅＣ層はｐ型単結晶ＳｉＧｅＣ層９である。そして、ｎ型単結晶ＳｉＧｅＣ層２９のｎ型単結晶ＳｉＧｅ層７側のバンドギャップがｎ型単結晶ＳｉＧｅ層７のｎ型単結晶ＳｉＧｅＣ層２９側のバンドギャップと略等しいかもしくは大きく、且つ、ｎ型単結晶ＳｉＧｅＣ層２９のｐ型単結晶ＳｉＧｅＣ層９側のバンドギャップがｐ型単結晶ＳｉＧｅＣ層９のｎ型単結晶ＳｉＧｅＣ層２９側のバンドギャップと略等しいかもしくは小さくするものである。（３）第３の形態は、ＳｉＧｅ層をベースに、ＳｉＧｅＣ層をコレクタに用いた例である。   Between the first conductivity type single crystal SiGe layer 7 and the second conductivity type single crystal SiGeC layer 9 described above, a first conductivity type single crystal SiGeC layer, i.e., an n-type single crystal SiGeC layer 29, which becomes a part of the collector, is further provided. insert. According to FIG. 10, the first conductivity type single crystal SiGe layer is an n type single crystal SiGe layer 7, and the second conductivity type single crystal SiGeC layer is a p type single crystal SiGeC layer 9. The band gap of the n-type single crystal SiGeC layer 29 on the n-type single crystal SiGe layer 7 side is substantially equal to or larger than the band gap of the n-type single crystal SiGe layer 7 on the n-type single crystal SiGeC layer 29 side, and The band gap of the n-type single crystal SiGeC layer 29 on the p-type single crystal SiGeC layer 9 side is substantially equal to or smaller than the band gap of the p-type single crystal SiGeC layer 9 on the n-type single crystal SiGeC layer 29 side. (3) The third mode is an example in which a SiGe layer is used as a collector and a SiGeC layer is used as a collector.

第１導電型単結晶Ｓｉ層上、例えば図１１で言えば、ｎ型単結晶Ｓｉ層３上に設けられた第１導電型単結晶ＳｉＧｅＣ層すなわちｎ型単結晶ＳｉＧｅＣ層２９からなるコレクタと、前記第１導電型単結晶ＳｉＧｅＣ層２９上に設けられた前記第１導電型と反対導電型の第２導電型単結晶ＳｉＧｅ層すなわちｐ型単結晶ＳｉＧｅ層３０からなるベースと、前記第２導電型単結晶ＳｉＧｅ層３０上に設けられた第２の第１導電型単結晶Ｓｉ層すなわちｎ型単結晶Ｓｉ層１５からなるエミッタを有するヘテロ接合バイポーラトランジスタであって、ｎ型単結晶ＳｉＧｅＣ層２９のｐ型単結晶ＳｉＧｅ層３０側のバンドギャップがｐ型単結晶ＳｉＧｅ層３０のｎ型単結晶ＳｉＧｅＣ層２９側のバンドギャップと略等しいかもしくは小さくすれば好適である。
（４）第４の形態は、ＳｉＧｅ層をベースに、ＳｉＧｅＣ／ＳｉＧｅ層をコレクタに用いた例である。 On the first conductivity type single crystal Si layer, for example, referring to FIG. 11, a collector composed of the first conductivity type single crystal SiGeC layer, that is, the n type single crystal SiGeC layer 29 provided on the n type single crystal Si layer 3; A base made of a second conductivity type single crystal SiGe layer, that is, a p-type single crystal SiGe layer 30 opposite to the first conductivity type, provided on the first conductivity type single crystal SiGeC layer 29; and the second conductivity type A heterojunction bipolar transistor having an emitter composed of a second first-conductivity-type single-crystal Si layer, that is, an n-type single-crystal Si layer 15, provided on the single-type single-crystal SiGe layer 30, and an n-type single-crystal SiGeC layer 29 It is preferable if the band gap on the p-type single crystal SiGe layer 30 side is substantially equal to or smaller than the band gap on the p-type single crystal SiGe layer 30 side on the n-type single crystal SiGeC layer 29 side. That.
(4) The fourth embodiment is an example in which a SiGeC / SiGe layer is used as a collector based on a SiGe layer.

又、前記第１導電型単結晶Ｓｉ層、例えば図１２で言えば、ｎ型単結晶Ｓｉ層３と第１導電型単結晶ＳｉＧｅＣ層すなわちｎ型単結晶ＳｉＧｅＣ層２９の間に更にコレクタの一部となる第１導電型単結晶ＳｉＧｅ層すなわちｎ型単結晶ＳｉＧｅ層７を有し、ｎ型単結晶ＳｉＧｅ層７のｎ型単結晶ＳｉＧｅＣ層２９側のバンドギャップがｎ型単結晶ＳｉＧｅＣ層２９のｎ型単結晶ＳｉＧｅ層７側のバンドギャップと略等しいかもしくは小さくすればよい。   Further, a collector is further provided between the first conductivity type single crystal Si layer, for example, in FIG. 12, between the n type single crystal Si layer 3 and the first conductivity type single crystal SiGeC layer, that is, the n type single crystal SiGeC layer 29. A first conductivity type single crystal SiGe layer serving as a part, that is, an n type single crystal SiGe layer 7, and a band gap of the n type single crystal SiGe layer 7 on the n type single crystal SiGeC layer 29 side is an n type single crystal SiGeC layer 29. The band gap on the n-type single crystal SiGe layer 7 side may be substantially equal to or smaller than that.

以下、（５）より（８）までの形態は、エミッタに工夫を施した諸形態である。
（５）第５の形態は、ＳｉＧｅ層或はＳｉＧｅＣ層をベースに、ＳｉＧｅＣ／ＳｉＧｅ層をコレクタに用い、且つＳｉＧｅエミッタ層を用いた例である。 Hereinafter, the forms from (5) to (8) are various forms in which the emitter is devised.
(5) The fifth embodiment is an example in which a SiGeC / SiGe layer is used as a collector and a SiGe emitter layer is used based on a SiGe layer or a SiGeC layer.

前述した第２導電型単結晶層、例えばｐ型単結晶ＳｉＧｅＣ層９（図１０図の例の場合）もしくはｐ型単結晶ＳｉＧｅ層３０（図１２の例の場合）と、第２の第１導電型単結晶Ｓｉ層即ちエミッタのｎ型単結晶Ｓｉ層１５の間に、エミッタの一部となる第２の第１導電型単結晶ＳｉＧｅ層、即ちｎ型単結晶ＳｉＧｅ層３１を有すれば好適である。   The second conductivity type single crystal layer described above, for example, the p-type single crystal SiGeC layer 9 (in the case of the example of FIG. 10) or the p-type single crystal SiGe layer 30 (in the case of the example of FIG. 12), and the second first If there is a second first-conductivity-type single-crystal SiGe layer, that is, an n-type single-crystal SiGe layer 31 that becomes a part of the emitter, between the conductivity-type single-crystal Si layer, ie, the n-type single-crystal Si layer 15 of the emitter Is preferred.

この時、第２の第１導電型単結晶ＳｉＧｅ層、即ち、例えば図１３で言えば、エミッタのｎ型単結晶ＳｉＧｅ層３１の第２導電型単結晶層側(即ち、ベース層側)のバンドギャップが、当該第２導電型単結晶層の前記第２の第１導電型単結晶ＳｉＧｅ層側のバンドギャップと略等しいかもしくは大きくすればよい。尚、ここで、第２導電型単結晶層(即ち、ベース)は、具体的にはｐ型単結晶ＳｉＧｅＣ層９もしくはｐ型単結晶ＳｉＧｅ層３０である。
（６）第６の形態は、ＳｉＧｅ層或はＳｉＧｅＣ層をベースに、ＳｉＧｅＣ／ＳｉＧｅ層をコレクタに用い、且つＳｉ／ＳｉＣエミッタを用いた例である。 At this time, the second first-conductivity-type single-crystal SiGe layer, that is, the emitter-type n-type single-crystal SiGe layer 31 on the second-conductivity-type single-crystal layer side (that is, the base layer side) of FIG. The band gap may be substantially equal to or larger than the band gap of the second conductivity type single crystal layer on the second first conductivity type single crystal SiGe layer side. Here, the second conductivity type single crystal layer (that is, the base) is specifically the p type single crystal SiGeC layer 9 or the p type single crystal SiGe layer 30.
(6) The sixth embodiment is an example in which a SiGeC / SiGe layer is used as a collector and a Si / SiC emitter is used based on a SiGe layer or a SiGeC layer.

前述した第２導電型単結晶層、即ちベース（９、３０）と第２の第１導電型単結晶Ｓｉ層、即ちエミッタのｎ型単結晶Ｓｉ層１５の間に、エミッタの一部となる第１導電型単結晶ＳｉＣ層、即ちｎ型単結晶ＳｉＣ層３２を有すれば好適である。   A portion of the emitter is formed between the second conductivity type single crystal layer, ie, the base (9, 30), and the second first conductivity type single crystal Si layer, ie, the n-type single crystal Si layer 15 of the emitter. It is preferable to have the first conductivity type single crystal SiC layer, that is, the n-type single crystal SiC layer 32.

この時、前記第１導電型単結晶ＳｉＣ層の前記第２導電型単結晶層側のバンドギャップが、前記第２導電型単結晶層の第１導電型単結晶ＳｉＣ層側のバンドギャップと略等しいかもしくは大きくすればよい。図１５に即せば、第１導電型単結晶ＳｉＣ層はｎ型単結晶ＳｉＣ層３２である。第２導電型単結晶層はｐ型単結晶ＳｉＧｅＣ層９である。又、図１１或いは図１２に即せば、前記第２導電型単結晶層はｐ型単結晶ＳｉＧｅＣ層３０である。
（７）第７の形態は、ＳｉＧｅ層或はＳｉＧｅＣ層をベースに、ＳｉＧｅＣ／ＳｉＧｅ層をコレクタに用い、且つＳｉ／ＳｉＧｅＣエミッタ層を用いた例である。 At this time, the band gap of the first conductivity type single crystal SiC layer on the second conductivity type single crystal layer side is substantially equal to the band gap of the second conductivity type single crystal layer on the first conductivity type single crystal SiC layer side. It can be equal or larger. According to FIG. 15, the first conductivity type single crystal SiC layer is an n-type single crystal SiC layer 32. The second conductivity type single crystal layer is a p-type single crystal SiGeC layer 9. 11 or 12, the second conductivity type single crystal layer is a p-type single crystal SiGeC layer 30.
(7) The seventh embodiment is an example in which a SiGeC / SiGe layer is used as a collector and a Si / SiGeC emitter layer is used based on a SiGe layer or a SiGeC layer.

前述の第２導電型単結晶層９、３０と第２の第１導電型単結晶Ｓｉ層（１５）即ちエミッタのｎ型単結晶Ｓｉ層１５の間に、エミッタの一部となる第２の第１導電型単結晶ＳｉＧｅＣ層即ちエミッタのｎ型単結晶ＳｉＧｅＣ層３３を有すれば好適である。   Between the second conductivity type single crystal layers 9 and 30 and the second first conductivity type single crystal Si layer (15), that is, the n-type single crystal Si layer 15 of the emitter, a second part which becomes a part of the emitter. It is preferable to have the first conductivity type single crystal SiGeC layer, that is, the emitter n-type single crystal SiGeC layer 33.

この時、第２の第１導電型単結晶ＳｉＧｅＣ層の第２導電型単結晶層側のバンドギャップが、当該第２導電型単結晶層、即ちベースにおけるエミッタのｎ型単結晶ＳｉＧｅＣ層３３側のバンドギャップと略等しいかもしくは大きくすればよい。図１７に即せば、第２の第１導電型単結晶ＳｉＧｅＣ層はエミッタのｎ型単結晶ＳｉＧｅＣ層３３である。第２導電型単結晶層はｐ型単結晶ＳｉＧｅＣ層９である。又、図１１或いは図１２に即せば、前記第２導電型単結晶層はｐ型単結晶ＳｉＧｅＣ層３０である。
（８）第８の形態はＳｉ／ＳｉＣ／ＳｉＧｅＣエミッタを用いた例である。 At this time, the band gap of the second first conductivity type single crystal SiGeC layer on the second conductivity type single crystal layer side is the second conductivity type single crystal layer, that is, the emitter at the base on the n type single crystal SiGeC layer 33 side. The band gap may be approximately equal to or larger than the band gap. According to FIG. 17, the second first conductivity type single crystal SiGeC layer is the n-type single crystal SiGeC layer 33 of the emitter. The second conductivity type single crystal layer is a p-type single crystal SiGeC layer 9. 11 or 12, the second conductivity type single crystal layer is a p-type single crystal SiGeC layer 30.
(8) The eighth mode is an example using a Si / SiC / SiGeC emitter.

前述した第２導電型単結晶層、例えばｐ型単結晶ＳｉＧｅＣ層９（例えば、図１８の形態の場合）もしくはｐ型単結晶ＳｉＧｅ層３０（例えば、図１１又は図１２の形態の場合）と第２の第１導電型単結晶Ｓｉ層すなわちエミッタのｎ型単結晶Ｓｉ層１５の間において、ｐ型単結晶ＳｉＧｅＣ層９もしくはｐ型単結晶ＳｉＧｅ層３０上に、エミッタの一部となる第２の第１導電型単結晶ＳｉＧｅＣ層すなわちエミッタのｎ型単結晶ＳｉＧｅＣ層３３を設け、更にこのエミッタのｎ型単結晶ＳｉＧｅＣ層３３上にエミッタの一部となる第１導電型単結晶ＳｉＣ層すなわちｎ型単結晶ＳｉＣ層３２を設ければ好適である。   The above-described second conductivity type single crystal layer, for example, p-type single crystal SiGeC layer 9 (for example, in the case of the form of FIG. 18) or p-type single crystal SiGe layer 30 (for example, in the case of the form of FIG. 11 or FIG. 12) Between the second first-conductivity-type single-crystal Si layer, i.e., the n-type single-crystal Si layer 15 of the emitter, on the p-type single-crystal SiGeC layer 9 or the p-type single-crystal SiGe layer 30, the first Two first conductivity type single crystal SiGeC layers, that is, an n-type single crystal SiGeC layer 33 as an emitter are provided, and a first conductivity type single crystal SiC layer serving as a part of the emitter is further formed on the n-type single crystal SiGeC layer 33 as an emitter. In other words, it is preferable to provide the n-type single crystal SiC layer 32.

この時、第２の第１導電型単結晶ＳｉＧｅＣ層、例えば図１８で言えば、エミッタのｎ型単結晶ＳｉＧｅＣ層３３の第２導電型単結晶層すなわちｐ型単結晶ＳｉＧｅＣ層９もしくはｐ型単結晶ＳｉＧｅ層３０側のバンドギャップがｐ型単結晶ＳｉＧｅＣ層９もしくはｐ型単結晶ＳｉＧｅ層３０のエミッタのｎ型単結晶ＳｉＧｅＣ層３３側のバンドギャップと略等しいかもしくは大きくすればよい。   At this time, the second first conductivity type single crystal SiGeC layer, for example, in FIG. 18, the second conductivity type single crystal layer of the n type single crystal SiGeC layer 33 of the emitter, that is, the p type single crystal SiGeC layer 9 or the p type. The band gap on the single crystal SiGe layer 30 side may be substantially equal to or larger than the band gap on the n type single crystal SiGeC layer 33 side of the emitter of the p type single crystal SiGeC layer 9 or p type single crystal SiGe layer 30.

更に、第１導電型単結晶ＳｉＣ層、例えば図１８で言えば、ｎ型単結晶ＳｉＣ層３２の第２の第１導電型単結晶ＳｉＧｅＣ層、すなわちｎ型単結晶ＳｉＧｅＣ層３３側のバンドギャップがｎ型単結晶ＳｉＧｅＣ層３３のｎ型単結晶ＳｉＣ層３２側のバンドギャップと略等しいかもしくは大きくすればよい。   Furthermore, the first conductivity type single crystal SiC layer, for example, in FIG. 18, the band gap of the n type single crystal SiC layer 32 on the second first conductivity type single crystal SiGeC layer, that is, the n type single crystal SiGeC layer 33 side. May be substantially equal to or larger than the band gap of the n-type single crystal SiGeC layer 33 on the n-type single crystal SiC layer 32 side.

又、上記の諸ＨＢＴにおいて、ベースとコレクタの少なくとも一部で、エミッタ側からコレクタ側に向かってＧｅ組成比が増加する領域を設ければ好適である。   In the above HBTs, it is preferable to provide a region where the Ge composition ratio increases from the emitter side to the collector side in at least a part of the base and the collector.

更に、第２の第１導電型単結晶ＳｉＧｅ層、例えば図１３で言えば、エミッタのｎ型単結晶ＳｉＧｅ層３１中の少なくとも一部において、エミッタ側からコレクタ側に向かってＧｅ組成比が増加する領域を設ければ好適である。   Further, the Ge composition ratio increases from the emitter side to the collector side in at least a part of the second first-conductivity-type single-crystal SiGe layer, for example, the emitter n-type single-crystal SiGe layer 31 in FIG. It is preferable to provide a region to be used.

又、第２の第１導電型単結晶ＳｉＧｅＣ層、例えば図１７又は図１８で言えば、エミッタのｎ型単結晶ＳｉＧｅＣ層３３中の少なくとも一部において、エミッタ側からコレクタ側に向かってＧｅ組成比が増加する領域を設ければよい。   Further, in at least a part of the second first conductivity type single crystal SiGeC layer, for example, the n-type single crystal SiGeC layer 33 of the emitter in FIG. 17 or FIG. 18, the Ge composition from the emitter side toward the collector side. A region where the ratio increases may be provided.

更に、上記の諸ＨＢＴにおいて、コレクタの少なくとも一部において、エミッタ側からコレクタ側に向かってＧｅ組成比が減少する領域を設けると好適である。   Furthermore, in the various HBTs described above, it is preferable to provide a region where the Ge composition ratio decreases from the emitter side toward the collector side in at least a part of the collector.

又、上記の諸ＨＢＴにおいて、エミッタの少なくとも一部において、エミッタ側からコレクタ側に向かってＣ組成比が増加する領域を設ければよい。   In the various HBTs described above, a region where the C composition ratio increases from the emitter side to the collector side may be provided in at least a part of the emitter.

更に、上記の諸ＨＢＴのうち、ベースとコレクタの少なくとも一部にＣを含む層を設けたＨＢＴにおいて、ベースとコレクタの少なくとも一部において、エミッタ側からコレクタ側に向かってＣ組成比が減少する領域を設ければ好適である。   Further, among the above HBTs, in an HBT in which a layer containing C is provided in at least a part of the base and the collector, the C composition ratio decreases from the emitter side to the collector side in at least a part of the base and the collector. It is preferable to provide a region.

又、上記の諸ＨＢＴのうち、ＧｅとＣを共に含む単結晶層におけるＧｅ組成のＣ組成に対する比が５以上２０以下であればよい。   Moreover, the ratio of the Ge composition to the C composition in the single crystal layer containing both Ge and C among the various HBTs may be 5 or more and 20 or less.

更に、単結晶基板、例えば図７で言えば、ｎ型単結晶Ｓｉ層１上に設けられた開口部を有する絶縁膜すなわちコレクタ・ベース分離絶縁膜２１と、前記絶縁膜の開口部内に設けられたコレクタとなる第１導電型単結晶ＳｉＧｅ層すなわちｎ型単結晶ＳｉＧｅ層７と、前記第１導電型単結晶ＳｉＧｅ層上に設けられた第２導電型単結晶ＳｉＧｅＣ層すなわちｐ型単結晶ＳｉＧｅＣ層９と、前記第２導電型単結晶ＳｉＧｅＣ層上に設けられた第２の第１導電型単結晶Ｓｉ層すなわちエミッタのｎ型単結晶Ｓｉ層１５を有することを特徴とすれば好適である。   Furthermore, in the case of FIG. 7, for example, in FIG. 7, an insulating film having an opening provided on the n-type single crystal Si layer 1, that is, a collector / base isolation insulating film 21, and an opening in the insulating film are provided. A first conductivity type single crystal SiGe layer or n-type single crystal SiGe layer 7 serving as a collector, and a second conductivity type single crystal SiGeC layer or p type single crystal SiGeC provided on the first conductivity type single crystal SiGe layer. It is preferable to have a layer 9 and a second first-conductivity-type single-crystal Si layer provided on the second-conductivity-type single-crystal SiGeC layer, that is, an n-type single-crystal Si layer 15 as an emitter. .

この時、単結晶基板すなわちｎ型単結晶Ｓｉ層上に絶縁膜すなわちコレクタ・ベース分離絶縁膜を形成する工程と、前記絶縁膜に開口部を設ける工程と、前記開口部内のみにコレクタとなる第１導電型単結晶ＳｉＧｅ層すなわちｎ型単結晶ＳｉＧｅ層を選択エピタキシャル成長により形成する工程と、前記開口部内のみに前記第１導電型単結晶ＳｉＧｅ層上に第２導電型単結晶ＳｉＧｅＣ層、即ちｐ型単結晶ＳｉＧｅＣ層を選択エピタキシャル成長により形成すればよい。   At this time, a step of forming an insulating film, that is, a collector / base isolation insulating film on the single crystal substrate, that is, an n-type single crystal Si layer, a step of providing an opening in the insulating film, and a step of forming a collector only in the opening. Forming a single-conductivity-type single-crystal SiGe layer, that is, an n-type single-crystal SiGe layer by selective epitaxial growth, and a second-conductivity-type single-crystal SiGeC layer, ie, p, on the first-conductivity-type single-crystal SiGe layer only in the opening. A type single crystal SiGeC layer may be formed by selective epitaxial growth.

又は、単結晶基板すなわちｎ型単結晶Ｓｉ層上に設けられた開口部を有する絶縁膜すなわちコレクタ・ベース分離絶縁膜と、前記絶縁膜の開口部内に設けられたコレクタとなる第１導電型単結晶ＳｉＧｅＣ層すなわちｎ型単結晶ＳｉＧｅＣ層と、前記第１導電型単結晶ＳｉＧｅＣ層上に設けられた第２導電型単結晶ＳｉＧｅ層すなわちｐ型単結晶ＳｉＧｅ層と、前記第２導電型単結晶ＳｉＧｅ層上に設けられた第２の第１導電型単結晶Ｓｉ層すなわちエミッタのｎ型単結晶Ｓｉ層を有すればよい。   Alternatively, an insulating film having an opening provided on a single crystal substrate, that is, an n-type single crystal Si layer, that is, a collector / base isolation insulating film, and a first conductivity type single serving as a collector provided in the opening of the insulating film. A crystalline SiGeC layer, that is, an n-type single crystal SiGeC layer; a second conductive type single crystal SiGe layer that is provided on the first conductive type single crystal SiGeC layer; that is, a p-type single crystal SiGe layer; and the second conductive type single crystal. It is only necessary to have a second first conductivity type single crystal Si layer provided on the SiGe layer, that is, an n-type single crystal Si layer of an emitter.

この時、単結晶基板すなわちｎ型単結晶Ｓｉ層上に絶縁膜すなわちコレクタ・ベース分離絶縁膜を形成する工程と、前記絶縁膜に開口部を設ける工程と、前記開口部内のみにコレクタとなる第１導電型単結晶ＳｉＧｅＣ層すなわちｎ型単結晶ＳｉＧｅＣ層を選択エピタキシャル成長により形成する工程と、前記開口部内のみに前記第１導電型単結晶ＳｉＧｅＣ層上に第２導電型単結晶ＳｉＧｅ層すなわちｐ型単結晶ＳｉＧｅ層を選択エピタキシャル成長により形成すればよい。   At this time, a step of forming an insulating film, that is, a collector / base isolation insulating film on the single crystal substrate, that is, an n-type single crystal Si layer, a step of providing an opening in the insulating film, and a step of forming a collector only in the opening. Forming a single-conductivity-type single-crystal SiGeC layer, that is, an n-type single-crystal SiGeC layer by selective epitaxial growth, and a second-conductivity-type single-crystal SiGe layer, ie, p-type, on the first-conductivity-type single-crystal SiGeC layer only in the opening. A single crystal SiGe layer may be formed by selective epitaxial growth.

次いで、具体的な実施の形態を図に即しながら説明する。   Next, specific embodiments will be described with reference to the drawings.

本願発明に係るＨＢＴの好適な実施の形態は、例えば、図１に示すように、コレクタがｎ型単結晶Ｓｉ層３とｎ型単結晶ＳｉＧｅ層７からなり、ベースが高濃度ｐ型単結晶ＳｉＧｅＣ層９からなり、エミッタがｎ型単結晶Ｓｉ層１５からなることを特徴としている。   A preferred embodiment of the HBT according to the present invention is, for example, as shown in FIG. 1, in which the collector is composed of an n-type single crystal Si layer 3 and an n-type single crystal SiGe layer 7, and the base is a high-concentration p-type single crystal. The SiGeC layer 9 is used, and the emitter is an n-type single crystal Si layer 15.

又、ベースとして単結晶ＳｉＧｅを用いた場合、例えば図１１において、コレクタがｎ型単結晶Ｓｉ層３とｎ型単結晶ＳｉＧｅＣ層２９からなり、ベースが高濃度ｐ型単結晶ＳｉＧｅ層３０からなり、エミッタがｎ型単結晶Ｓｉ層１５からなることを特徴としている。本構造を用いることにより、コレクタ電流の大小に関わらず、コレクタ・ベース接合において伝導帯にはエネルギー障壁が形成されない。従って、エミッタから注入された電子の走行が阻害されないため、ＨＢＴを高速に動作させることができる。   When single crystal SiGe is used as the base, for example, in FIG. 11, the collector is composed of the n-type single crystal Si layer 3 and the n-type single crystal SiGeC layer 29, and the base is composed of the high-concentration p-type single crystal SiGe layer 30. The emitter is composed of an n-type single crystal Si layer 15. By using this structure, an energy barrier is not formed in the conduction band in the collector-base junction regardless of the magnitude of the collector current. Accordingly, since the travel of electrons injected from the emitter is not hindered, the HBT can be operated at high speed.

又、本構造により、成長速度の遅いｎ型単結晶ＳｉＧｅＣ層の膜厚を小さくできることから、ＨＢＴを作製する時間を大幅に短縮でき、スループットが向上する。その結果、ＨＢＴの製造コストを低減することができる。
＜実施例１＞
図１は、本願発明に係るＨＢＴの一実施例を示すＨＢＴにおける真性領域の断面構造である。図１において参照符号３はコレクタの一部となるｎ型単結晶Ｓｉ層を示す。このｎ型単結晶Ｓｉ層上にコレクタの一部となるｎ型単結晶ＳｉＧｅ層７、ベースとなる高濃度ｐ型単結晶ＳｉＧｅＣ層９、及びエミッタとなるｎ型単結晶Ｓｉ層１５を順次形成している。 In addition, this structure can reduce the film thickness of the n-type single crystal SiGeC layer having a slow growth rate, so that the time for manufacturing the HBT can be significantly shortened and the throughput is improved. As a result, the manufacturing cost of HBT can be reduced.
<Example 1>
FIG. 1 is a cross-sectional structure of an intrinsic region in an HBT showing one embodiment of the HBT according to the present invention. In FIG. 1, reference numeral 3 denotes an n-type single crystal Si layer that becomes a part of the collector. On this n-type single crystal Si layer, an n-type single crystal SiGe layer 7 as a part of the collector, a high-concentration p-type single crystal SiGeC layer 9 as a base, and an n-type single crystal Si layer 15 as an emitter are sequentially formed. is doing.

こうした半導体多層膜をＨＢＴの真性部分に適用した場合の、ＨＢＴの断面構造を図２に示す。始めに、Ｓｉ基板上に高濃度ｎ型単結晶２、及びコレクタとなるｎ型単結晶Ｓｉ層３を順次形成する。次に、トランジスタの真性部分、及びコレクタ引き出し層を形成する部分以外に、コレクタ・ベース分離絶縁膜４を形成する。さらに、絶縁膜５により、素子分離領域を形成する。次いで、コレクタ引き出し層６を形成した後、こうして準備した基板上にｎ型単結晶ＳｉＧｅ層、ｐ型単結晶ＳｉＧｅＣ層、及びｎ型単結晶Ｓｉ層を基板全面に順次形成する。このとき、絶縁膜４、５が形成されていない部分では、コレクタのｎ型単結晶Ｓｉ層３の表面が露出している。従って、この部分には、ｎ型単結晶ＳｉＧｅ層７、ｐ型単結晶ＳｉＧｅＣ層９、ｎ型単結晶Ｓｉ層１１の各層がエピタキシャル成長する。同時に、コレクタ・ベース分離絶縁膜上には、ｎ型多結晶ＳｉＧｅ層８、ｐ型多結晶ＳｉＧｅＣ層１０、ｎ型多結晶Ｓｉ層１２の各層が成長する。   FIG. 2 shows a cross-sectional structure of the HBT when such a semiconductor multilayer film is applied to the intrinsic part of the HBT. First, a high-concentration n-type single crystal 2 and an n-type single crystal Si layer 3 to be a collector are sequentially formed on a Si substrate. Next, the collector / base isolation insulating film 4 is formed in addition to the intrinsic part of the transistor and the part where the collector lead layer is formed. Further, an element isolation region is formed by the insulating film 5. Next, after the collector lead layer 6 is formed, an n-type single crystal SiGe layer, a p-type single crystal SiGeC layer, and an n-type single crystal Si layer are sequentially formed on the entire surface of the substrate thus prepared. At this time, the surface of the collector n-type single crystal Si layer 3 is exposed in a portion where the insulating films 4 and 5 are not formed. Accordingly, the n-type single crystal SiGe layer 7, the p-type single crystal SiGeC layer 9, and the n-type single crystal Si layer 11 are epitaxially grown in this portion. At the same time, the n-type polycrystalline SiGe layer 8, the p-type polycrystalline SiGeC layer 10, and the n-type polycrystalline Si layer 12 grow on the collector-base isolation insulating film.

次に、こうして形成したｎ型単結晶Ｓｉ層１１、及びｎ型多結晶Ｓｉ層１２層の上に、エミッタ・べース分離絶縁膜１３を形成する。次いで、真性領域近傍を除いて、絶縁膜１３、単結晶層７、９、１１、多結晶層８、１０、１２を除去する。この後、絶縁膜１４を堆積し、単結晶層７、９、１１、多結晶層８、１０、１２、絶縁膜１３の側壁に絶縁膜１４を形成する。エミッタ引き出し層となる高濃度ｎ型多結晶Ｓｉ層１５を形成した後、熱処理により、ｎ型多結晶Ｓｉ層中のｎ型不純物、例えばＰをｎ型単結晶Ｓｉ層１１に拡散させて、エミッタ領域１６を形成する。この後、基板全面に絶縁膜１７を堆積し、エミッタ、ベース、コレクタの各部分を開口し、エミッタ電極１８、ベース電極１９、及コレクタ電極２０を形成する。   Next, an emitter / base isolation insulating film 13 is formed on the n-type single crystal Si layer 11 and the n-type polycrystalline Si layer 12 thus formed. Next, the insulating film 13, the single crystal layers 7, 9, 11, and the polycrystalline layers 8, 10, 12 are removed except for the vicinity of the intrinsic region. Thereafter, the insulating film 14 is deposited, and the insulating film 14 is formed on the sidewalls of the single crystal layers 7, 9, 11, the polycrystalline layers 8, 10, 12, and the insulating film 13. After the high-concentration n-type polycrystalline Si layer 15 to be the emitter lead layer is formed, an n-type impurity, for example, P in the n-type polycrystalline Si layer is diffused into the n-type single crystal Si layer 11 by heat treatment, so that the emitter Region 16 is formed. Thereafter, an insulating film 17 is deposited on the entire surface of the substrate, and the emitter, base, and collector portions are opened, and an emitter electrode 18, a base electrode 19, and a collector electrode 20 are formed.

次に、図２に示した構造を有するＨＢＴを作製するときのフロー図を、図３に示す。これらの図は、ＨＢＴの製造工程のうち主要なものを示しており、さらにＨＢＴの真性領域近傍の縦断面構造を示している。   Next, FIG. 3 shows a flow chart for manufacturing an HBT having the structure shown in FIG. These drawings show the main steps in the manufacturing process of the HBT, and further show the longitudinal sectional structure near the intrinsic region of the HBT.

Ｓｉ基板１上に、いわゆる埋め込み層である高濃度ｎ型単結晶Ｓｉ層２を形成した後、この上に、コレクタとなるｎ型単結晶Ｓｉ層をエピタキシャル成長により形成する。このときの成長方法としては、化学気相堆積（ＣＶＤ）法が好適であり、成長中に同時にｎ型不純物、例えばＰを導入する。ここで、ＨＢＴのベース・コレクタ耐圧の低下、及びベース・コレクタ間容量の増加を抑制する為、不純物濃度は約５ｘ１０17ｃｍ-3以下が好適である。更に、この後、コレクタ・ベース絶縁膜４を形成する（図３の（ａ））。 A high-concentration n-type single crystal Si layer 2 which is a so-called buried layer is formed on the Si substrate 1, and then an n-type single crystal Si layer serving as a collector is formed thereon by epitaxial growth. As a growth method at this time, a chemical vapor deposition (CVD) method is suitable, and an n-type impurity such as P is introduced simultaneously during the growth. Here, in order to suppress a decrease in the base-collector breakdown voltage of the HBT and an increase in the base-collector capacitance, the impurity concentration is preferably about 5 × 10 17 cm −3 or less. Thereafter, a collector / base insulating film 4 is formed (FIG. 3A).

次に、基板表面にｎ型ＳｉＧｅ層、ｐ型ＳｉＧｅＣ層、ｎ型Ｓｉ層を順次形成する。このとき、ｎ型単結晶Ｓｉ層３の表面が露出した部分には、ｎ型単結晶ＳｉＧｅ層７、ｐ型単結晶ＳｉＧｅＣ層９、ｎ型単結晶Ｓｉ層１１が成長する。一方、コレクタ・ベース絶縁膜上には、ｎ型単結晶ＳｉＧｅ層８、ｐ型多結晶ＳｉＧｅＣ層１０、ｎ型多結晶Ｓｉ層１２が成長する（図３の（ｂ））。   Next, an n-type SiGe layer, a p-type SiGeC layer, and an n-type Si layer are sequentially formed on the substrate surface. At this time, an n-type single crystal SiGe layer 7, a p-type single crystal SiGeC layer 9, and an n-type single crystal Si layer 11 are grown on the exposed portion of the surface of the n-type single crystal Si layer 3. On the other hand, an n-type single crystal SiGe layer 8, a p-type polycrystalline SiGeC layer 10, and an n-type polycrystalline Si layer 12 are grown on the collector / base insulating film (FIG. 3B).

次に、上述の工程で用いる各層のエピタキシャル成長について、詳細に説明する。エピタキシャル成長方法としては、分子線エピタキシー法（ＭＢＥ法）や化学的気相堆積法（ＣＶＤ）法などを用いることができる。ここでは特に大口径化への適用が可能であり、スループットがよいことから、トランジスタの製造に適しているＣＶＤ法を用いた場合について説明する。   Next, the epitaxial growth of each layer used in the above process will be described in detail. As an epitaxial growth method, a molecular beam epitaxy method (MBE method), a chemical vapor deposition method (CVD) method, or the like can be used. Here, a case where a CVD method suitable for manufacturing a transistor is used will be described because it is particularly applicable to an increase in diameter and has a high throughput.

始めに、単結晶Ｓｉ層３が露出した状態で、基板の洗浄を行い、これにより基板表面上の不要な粒子（パーティクル）、有機汚染物、金属汚染物、及び自然酸化膜などを除去する。洗浄として、例えば、アンモニアと過酸化水素と純水の混合液による洗浄を行った後、フッ酸水溶液によって表面の酸化膜を除去し、純水による洗浄を行う。こうすることによって、当該半導体基体の表面が水素原子で終端された状態を作り出すことができる。従って、単結晶Ｓｉ層３の表面に自然酸化膜が形成されにくくなる。基板を成長装置内に設置し、超高真空状態の反応室に基板を搬送した後、エピタキシャル成長を行う直前に、搬送中に付着した汚染物や自然酸化膜を除去する目的で基板表面の清浄化を行う。例えば、水素雰囲気中で、基板を８００℃以上で数分間加熱することにより、単結晶Ｓｉ層の表面から汚染物や自然酸化膜が除去され、清浄な表面が得られる。   First, the substrate is cleaned with the single crystal Si layer 3 exposed, thereby removing unnecessary particles, organic contaminants, metal contaminants, natural oxide films, and the like on the substrate surface. As the cleaning, for example, after cleaning with a mixed solution of ammonia, hydrogen peroxide, and pure water, the oxide film on the surface is removed with a hydrofluoric acid aqueous solution, and cleaning with pure water is performed. By doing so, it is possible to create a state in which the surface of the semiconductor substrate is terminated with hydrogen atoms. Accordingly, it becomes difficult to form a natural oxide film on the surface of the single crystal Si layer 3. After the substrate is placed in the growth apparatus and transported to a reaction chamber in an ultra-high vacuum state, the substrate surface is cleaned for the purpose of removing contaminants and natural oxide films attached during transport immediately before epitaxial growth. I do. For example, by heating the substrate at 800 ° C. or higher for several minutes in a hydrogen atmosphere, contaminants and natural oxide films are removed from the surface of the single crystal Si layer, and a clean surface can be obtained.

基板温度を成長温度まで下げた後、ｎ型単結晶ＳｉＧｅ層７、ｐ型単結晶ＳｉＧｅＣ層９、ｎ型単結晶Ｓｉ層１１を順次エピタキシャル成長する。代表的なＣＶＤ法には、ターボ分子ポンプにより排気した状態で少量の原料ガスを流すことにより、非常に低圧の分子流領域で成長を行う超高真空ＣＶＤ（ＵＨＶ／ＣＶＤ）法や、多量の水素を流しながら成長を行う減圧ＣＶＤ法などがある。ＵＨＶ／ＣＶＤ法では、低温で成長を行うために、反応性の高いガスを原料に用いる。例えば、ＳｉＧｅ層を成長する場合、Ｓｉの原料としてジシラン（Ｓｉ2Ｈ6）、Ｇｅの原料としてゲルマン（ＧｅＨ4）を用いれば好適である。又、Ｃの原料ガスとしては、モノメチルシラン（ＣＨ3ＳｉＨ3）、ジメチルシラン（(ＣＨ3)2ＳｉＨ2）、トリメチルシラン（(ＣＨ3)3ＳｉＨ）、メタン、エチレン、アセチレンなどのガスを使用することができる。Ｃ組成比は、これらのガスの供給量を変化させることによって制御できる。ガスの流量は、分子流領域での成長を行うために、成長中の圧力が高くならないようにする必要がある。成長室の圧力は、成長室の形状や排気速度などによって変化するが、約１Ｐａ以下で成長を行えば均一な成長を実現することができる。成長温度は、エピタキシャル成長層の結晶性悪化を抑制するために６５０℃以下で、成長時間の増大によるスループットの低下を防ぐために５００℃以上とすればよい。例えば、成長温度を５５０℃とすれば、結晶性が良く、膜厚の制御性を向上し、且つ、スループットの低下を招かずにエピタキシャル成長を行うことができる。又、ＳｉＧｅ層中の組成比を制御するためには、各原料ガスの比率を変化させればよい。例えば、成長温度５５０℃において、Ｓｉ2Ｈ6の流量を２．０ｍｌ／ｍｉｎ、ＧｅＨ4の流量を１０．５ｍｌ／ｍｉｎとすることにより、Ｇｅ組成比３０％のＳｉＧｅ層が成長できる。又、ＳｉＧｅＣのエピタキシャル成長を行う場合、例えばＳｉ2Ｈ6が２.０ｍｌ／ｍｉｎ、ＧｅＨ4が１０.５ｍｌ／ｍｉｎ、及びＣＨ3ＳｉＨ3が０.７０ｍｌ/ｍｉｎとするとことにより、Ｇｅ組成比３０％、Ｃ組成比３％の単結晶ＳｉＧｅＣ層を形成することができる。又、エピタキシャル成長と同時に、不純物を含んだガスを供給することによって、ドーピングを行うことができる。ｐ型のドーピングを行うときに用いるガスとしてはＢなどのＩＩＩ族元素を含んだもの、例えばジボラン（Ｂ2Ｈ6）などを用いることができる。ｎ型のドーピングを行うときに用いるガスとしてはＰなどのＩＶ族元素を含んだもの、例えばホスフィン（ＰＨ3）やアルシン（ＡｓＨ4）などを用いることができる。又は、エピタキシャル成長に拡散やイオン注入などを用いることでドーピングを行うことができる。 After the substrate temperature is lowered to the growth temperature, the n-type single crystal SiGe layer 7, the p-type single crystal SiGeC layer 9, and the n-type single crystal Si layer 11 are sequentially epitaxially grown. Typical CVD methods include an ultra-high vacuum CVD (UHV / CVD) method in which growth is performed in a very low pressure molecular flow region by flowing a small amount of source gas in a state of being evacuated by a turbo molecular pump, There is a low pressure CVD method in which growth is performed while flowing hydrogen. In the UHV / CVD method, a highly reactive gas is used as a raw material in order to perform growth at a low temperature. For example, when a SiGe layer is grown, it is preferable to use disilane (Si 2 H 6 ) as the Si material and germane (GeH 4 ) as the Ge material. In addition, as a source gas of C, gases such as monomethylsilane (CH 3 SiH 3 ), dimethylsilane ((CH 3 ) 2 SiH 2 ), trimethylsilane ((CH 3 ) 3 SiH), methane, ethylene, acetylene, etc. Can be used. The C composition ratio can be controlled by changing the supply amount of these gases. The gas flow rate needs to prevent the pressure during growth from becoming high in order to perform growth in the molecular flow region. The pressure in the growth chamber varies depending on the shape of the growth chamber, the exhaust speed, and the like, but uniform growth can be achieved by performing growth at about 1 Pa or less. The growth temperature may be 650 ° C. or lower in order to suppress deterioration of crystallinity of the epitaxial growth layer, and may be 500 ° C. or higher in order to prevent a decrease in throughput due to an increase in growth time. For example, if the growth temperature is 550 ° C., the crystallinity is good, the controllability of the film thickness is improved, and the epitaxial growth can be performed without causing a decrease in throughput. Further, in order to control the composition ratio in the SiGe layer, the ratio of each source gas may be changed. For example, at a growth temperature of 550 ° C., a SiGe layer with a Ge composition ratio of 30% can be grown by setting the flow rate of Si 2 H 6 to 2.0 ml / min and the flow rate of GeH 4 to 10.5 ml / min. Further, when epitaxial growth of SiGeC is performed, for example, Si 2 H 6 is 2.0 ml / min, GeH 4 is 10.5 ml / min, and CH 3 SiH 3 is 0.70 ml / min. %, And a C composition ratio of 3% can be formed. Also, doping can be performed by supplying a gas containing impurities simultaneously with the epitaxial growth. As a gas used for p-type doping, a gas containing a group III element such as B, for example, diborane (B 2 H 6 ) can be used. As a gas used for n-type doping, a gas containing a group IV element such as P, for example, phosphine (PH 3 ) or arsine (AsH 4 ) can be used. Alternatively, doping can be performed by using diffusion, ion implantation, or the like for epitaxial growth.

一方、減圧ＣＶＤ法では、多量の水素ガスをキャリアガスをして流し、同時に原料ガスを供給することによってエピタキシャル成長を行う。使用するガスは、余り反応性が高いと気相中の反応が生じてしまい、堆積した膜の結晶性が悪化するという問題がある。従って、Ｓｉの原料ガスとしては、例えばモノシラン（ＳｉＨ4）やジクロルシラン（ＳｉＨ2Ｃｌ2）などを始め、Ｓｉの水素化物や塩化物などを用いればよい。Ｇｅの原料ガスもＳｉと同様に、ＧｅＨ4などのＧｅの水素化物や塩化物などを用いることができる。成長圧力は、ほぼ水素ガスの圧力で決定され、約１０００Ｐａより１００００Ｐａ程度の圧力を用いることができる。成長温度は、ガスの分解と結晶性の両立する最適な温度範囲として、６００℃より８００℃程度とすればよい。ガスの流量に関しては、ＵＨＶ／ＣＶＤ法と同様に、流量の比で組成比を制御することができる。成長方法に関しては、他の層に関しても同様である。 On the other hand, in the low pressure CVD method, a large amount of hydrogen gas is allowed to flow as a carrier gas, and at the same time, a source gas is supplied to perform epitaxial growth. If the gas used has a high reactivity, a reaction in the gas phase occurs, and there is a problem that the crystallinity of the deposited film is deteriorated. Therefore, as Si source gas, for example, monosilane (SiH 4 ), dichlorosilane (SiH 2 Cl 2 ), etc., as well as Si hydride or chloride may be used. Similarly to Si, Ge hydride or chloride such as GeH 4 can be used as the Ge source gas. The growth pressure is substantially determined by the pressure of hydrogen gas, and a pressure of about 1000 Pa to 10000 Pa can be used. The growth temperature may be about 600 ° C. to about 800 ° C. as an optimum temperature range in which gas decomposition and crystallinity are compatible. As for the gas flow rate, the composition ratio can be controlled by the flow rate ratio as in the UHV / CVD method. The same applies to the other layers with respect to the growth method.

図４は、図１に示した半導体多層膜をエピタキシャル成長により形成した直後のＧｅ組成比、Ｃ組成比分布と不純物分布を示す。図４の上段がゲルマニウム及びカーボンの組成比例、下段はこれに対応する位置での不純物濃度の分布を示す。図４の上下の各図面の横軸は結晶成長層の表面からの深さを示す。そして、各図は、これらの上下の図面で横軸の位置を一致させて描かれている。   FIG. 4 shows the Ge composition ratio, C composition ratio distribution, and impurity distribution immediately after the semiconductor multilayer film shown in FIG. 1 is formed by epitaxial growth. The upper part of FIG. 4 shows the composition ratio of germanium and carbon, and the lower part shows the impurity concentration distribution at the corresponding position. The horizontal axis in each of the upper and lower drawings in FIG. 4 indicates the depth from the surface of the crystal growth layer. And each figure is drawn by making the position of a horizontal axis correspond in these upper and lower drawings.

バイポーラトランジスタの高速化を行うためには、ベースの厚さを薄くして、キャリアの走行時間を低減する必要がある。しかし、ベースの不純物濃度を変えずにベースの厚さを薄くすると、ベース抵抗が上昇してしまう。他方の要請として、バイポーラトランジスタを用いた回路の高速動作を実現するには、ベース抵抗を低減する必要がある。従って、そのためにはベースの不純物濃度を増加しなければならない。しかし、ベースの不純物濃度を増加するとコレクタ電流が小さくなるため、電流増幅率が低下してしまう。   In order to increase the speed of the bipolar transistor, it is necessary to reduce the carrier traveling time by reducing the thickness of the base. However, if the thickness of the base is reduced without changing the impurity concentration of the base, the base resistance increases. On the other hand, it is necessary to reduce the base resistance in order to realize high-speed operation of a circuit using bipolar transistors. Therefore, the impurity concentration of the base must be increased for this purpose. However, when the impurity concentration of the base is increased, the collector current is reduced, and the current amplification factor is lowered.

そこで、ベースのバンドギャップを小さくしたヘテロ接合を用いることにより、低いベース抵抗を維持したまま電流増幅率を向上させる事が可能となる。   Therefore, by using a heterojunction with a small base band gap, the current amplification factor can be improved while maintaining a low base resistance.

又、エピタキシャル成長後の熱処理に伴う不純物の熱拡散により、ベースの厚さが大きくなるのを防ぐため、ベースにはＣを添加すればよい。Ｃは半導体材料に含有させる不純物の拡散を抑えることが出来る。即ち、Ｃ原子は格子間に存在するＳｉ原子と置換しやすいため、格子間のＳｉ原子の数が減少する。その結果、格子間Ｓｉ原子を介して拡散するＢ原子は拡散しにくくなる。又、Ｃは共有結合のエネルギーが大きい。従って、ＳｉＧｅ層にＣを添加することにより、バンドギャップがＣ組成比に応じて増大する。   In addition, C may be added to the base in order to prevent the base from becoming thick due to thermal diffusion of impurities accompanying the heat treatment after epitaxial growth. C can suppress diffusion of impurities contained in the semiconductor material. That is, since C atoms are easily replaced with Si atoms existing between the lattices, the number of Si atoms between the lattices is reduced. As a result, B atoms that diffuse through interstitial Si atoms are less likely to diffuse. Moreover, C has a large covalent bond energy. Therefore, by adding C to the SiGe layer, the band gap increases according to the C composition ratio.

これらの諸効果を得るためには、Ｃ原子が格子位置に取り込まれる必要がある。しかし、単結晶Ｓｉ層や単結晶ＳｉＧｅ層中のＣの固溶度が低いためにＣ濃度を高くすることはできない。Ｃ組成比の上限は５％程度である。   In order to obtain these various effects, C atoms need to be incorporated into the lattice positions. However, since the solid solubility of C in the single crystal Si layer or single crystal SiGe layer is low, the C concentration cannot be increased. The upper limit of the C composition ratio is about 5%.

Ｃを添加した状態で、ベースのバンドギャップを小さくした効果を得るためには、ベースのＧｅ組成比は５％以上であることが望ましい。又、ＧｅはＳｉよりも約４．２％格子定数が大きい。従って、Ｓｉ基板上にＳｉＧｅ層をエピタキシャル成長すると、Ｇｅ組成比に応じた歪みが生じる。   In order to obtain the effect of reducing the band gap of the base with C added, the Ge composition ratio of the base is desirably 5% or more. Ge has a lattice constant larger than Si by about 4.2%. Therefore, when the SiGe layer is epitaxially grown on the Si substrate, distortion corresponding to the Ge composition ratio occurs.

一方、Ｃは、ＳｉやＧｅよりも格子定数が小さいことから、単結晶ＳｉＧｅ層にＣを加えることによって、単結晶ＳｉＧｅ層の歪みを低減できる。例えば、単結晶Ｓｉ基板上に成長した単結晶ＳｉＧｅＣ層において、そのＧｅとＣの比率を８.５付近にすることにより、Ｓｉ基板とほぼ格子整合させ、歪みを極めて小さくできる。ＳｉＧｅ層におけるＧｅ組成比と膜厚をそれぞれ大きくすると、歪みが緩和して結晶欠陥が生じるため、Ｇｅ組成比の上限は約５０％とすればよい。ＨＢＴの遮断周波数が１５０ＧＨｚ以上といった性能を得るためにはベースの厚さは約１０ｎｍとすれば良く、不純物濃度はベース抵抗の増大を防ぐために１×１０19ｃｍ-3以上で、結晶性が悪化する１×１０21ｃｍ-3以下とすればよい。Ｂの拡散を抑制する効果を得るためにはＢ濃度よりも多くの量のＣ原子を添加しなければならず、その下限は約１×１０１９ｃｍ-3である。 On the other hand, since C has a smaller lattice constant than Si and Ge, the distortion of the single crystal SiGe layer can be reduced by adding C to the single crystal SiGe layer. For example, in a single crystal SiGeC layer grown on a single crystal Si substrate, by making the ratio of Ge and C close to 8.5, lattice matching with the Si substrate can be made substantially and distortion can be made extremely small. Increasing the Ge composition ratio and the film thickness in the SiGe layer alleviates strain and causes crystal defects. Therefore, the upper limit of the Ge composition ratio may be about 50%. In order to obtain the performance such that the cutoff frequency of HBT is 150 GHz or more, the thickness of the base may be about 10 nm, and the impurity concentration is 1 × 10 19 cm −3 or more to prevent the base resistance from increasing, and the crystallinity deteriorates. It may be set to 1 × 10 21 cm −3 or less. In order to obtain the effect of suppressing the diffusion of B, a larger amount of C atoms than the B concentration must be added, and the lower limit is about 1 × 10 19 cm −3 .

以上のように、各単結晶層を形成した後、エミッタ・ベース分離絶縁膜１３を形成する。エミッタ・ベース分離絶縁膜１３のエミッタ部分に開口部を形成した後、エミッタ引き出し層となる高濃度ｎ型多結晶Ｓｉ層１５を形成する。更に、短時間で高温アニ−ルを行うことにより、エミッタ引き出し層１５からｎ型単結晶Ｓｉ層１１内部にｎ型不純物を拡散させ、エミッタ領域１６を形成する。ここで、ｎ型不純物には、例えばＰを用い、その濃度はエミッタ抵抗が上昇するのを抑制するため、約１ｘ１０20ｃｍ-3以上とすれば良い。以上により、本実施例に示すＨＢＴの真性領域が完成する（図３の（ｃ））。 As described above, after each single crystal layer is formed, the emitter / base isolation insulating film 13 is formed. After an opening is formed in the emitter portion of the emitter / base isolation insulating film 13, a high-concentration n-type polycrystalline Si layer 15 to be an emitter extraction layer is formed. Further, by performing high-temperature annealing in a short time, n-type impurities are diffused from the emitter extraction layer 15 into the n-type single crystal Si layer 11 to form the emitter region 16. Here, for example, P is used as the n-type impurity, and the concentration thereof may be about 1 × 10 20 cm −3 or more in order to suppress an increase in emitter resistance. Thus, the intrinsic region of the HBT shown in the present embodiment is completed ((c) in FIG. 3).

図５に、図４に示したＧｅ組成比、Ｃ組成比、不純物濃度分布をもつＨＢＴにおけるエミッタ形成後のＧｅ組成比、Ｃ組成比、不純物濃度分布を示す。図の構成は図４と同様である。ベース層にＣを添加することによって不純物であるＢの拡散が抑制され、薄いベース層が維持できている。   FIG. 5 shows the Ge composition ratio, C composition ratio, and impurity concentration distribution after emitter formation in the HBT having the Ge composition ratio, C composition ratio, and impurity concentration distribution shown in FIG. The configuration of the figure is the same as that of FIG. By adding C to the base layer, diffusion of B which is an impurity is suppressed, and a thin base layer can be maintained.

図６に、図５に示したＧｅ、Ｃ組成比及び不純物分布を有するＨＢＴのエネルギーバンド構造を示す。ここで、図６の（ａ）は通常の動作状態におけるＨＢＴのエネルギーバンド構造を示し、図６の（ｂ）は、コレクタ電流が大きくなり、中性ベース領域がｎ型単結晶ＳｉＧｅ層７中まで延びた時のエネルギーバンド構造である。各図は伝導帯の下端及び価電子帯の上端が示されている。符号１５がエミッタ、符号９がベース、符号７及び符号３はコレクタである。   FIG. 6 shows an energy band structure of the HBT having the Ge, C composition ratio and impurity distribution shown in FIG. Here, FIG. 6A shows the energy band structure of the HBT in a normal operation state, and FIG. 6B shows that the collector current increases and the neutral base region is in the n-type single crystal SiGe layer 7. It is an energy band structure when extended to. Each figure shows the lower end of the conduction band and the upper end of the valence band. Reference numeral 15 is an emitter, reference numeral 9 is a base, reference numerals 7 and 3 are collectors.

ｐ型単結晶ＳｉＧｅＣ層９からなるベースのバンドギャップよりも、ｎ型単結晶ＳｉＧｅ層７からなるコレクタ層のバンドギャップを小さくしておくことにより、高注入状態で中性ベースが延びた場合、バンドギャップの差に対応して伝導帯に形成された段差によりキャリアが加速されるため、トランジスタの高速動作が可能となる。例えば、ｐ型単結晶ＳｉＧｅＣ層９とｎ型単結晶ＳｉＧｅ層７におけるＧｅ組成比を同じ値にした場合、ベースのＣ組成比に対応したエネルギー差が生じるが、更にキャリアを加速する効果を得るためには、ｎ型ＳｉＧｅ層７中のＧｅ組成比を大きくすればよい。   When the neutral base extends in a high implantation state by keeping the band gap of the collector layer made of the n-type single crystal SiGe layer 7 smaller than the band gap of the base made of the p-type single crystal SiGeC layer 9, Since the carriers are accelerated by the step formed in the conduction band corresponding to the difference in the band gap, the transistor can be operated at high speed. For example, when the Ge composition ratio in the p-type single crystal SiGeC layer 9 and the n-type single crystal SiGe layer 7 is set to the same value, an energy difference corresponding to the C composition ratio of the base is generated, but the effect of further accelerating carriers is obtained. For this purpose, the Ge composition ratio in the n-type SiGe layer 7 may be increased.

又、単結晶ＳｉＧｅＣ層を形成する際、Ｃの原料ガスを導入すると表面反応が阻害されるため、Ｃ組成比が少なくなるほど成長速度が大きくなる。従って、単結晶Ｓｉ層を用いた場合は、コレクタに同程度の厚さを持つ単結晶ＳｉＧｅＣ層を用いた時と比べて成長時間が短縮できるため、トランジスタの製造を行う際のスループットを向上することが可能となる。
＜実施例２＞
図７は、本願発明に係るＨＢＴの第２の実施例を示すＨＢＴの断面構造であり、図１に示したＨＢＴの真性部分を自己整合的に形成したときのデバイス構造を示す。始めに、Ｓｉ基板１上に、コレクタとなる高濃度ｎ型単結晶Ｓｉ層２、及びｎ型単結晶Ｓｉ層３を順次形成する。次に、トランジスタの真性部分となる領域以外にコレクタ・ベース分離絶縁膜４を形成する。更に、各トランジスタの間の領域に溝を形成し、溝に絶縁膜５、及び絶縁膜２０を埋め込むことによって、素子分離領域を形成する。次いで、基板上にコレクタ・ベース分離絶縁膜２１、２２、ベース引き出し層となるｐ型多結晶Ｓｉ層２３、エミッタ・ベース分離絶縁膜１３を堆積する。この後、エミッタ・ベース分離絶縁膜１３と多結晶Ｓｉ層２３に開口部を形成し、この側壁にエミッタ・ベース分離絶縁膜２４を形成する。更に、開口部にイオン注入し、コレクタとなるｎ型単結晶Ｓｉ層２５を形成する。次いで、開口部内のコレクタ・ベース分離絶縁膜２２、２１をエッチング除去し、ｎ型単結晶Ｓｉ層３表面を露出させる。次に、この開口部のみに、コレクタとなるｎ型単結晶ＳｉＧｅ層７、ベースとなる高濃度ｐ型単結晶ＳｉＧｅＣ層９、及びエミッタとなるｎ型単結晶Ｓｉ層１１を順次選択エピタキシャル成長によって形成する。エミッタ引き出し層となる高濃度ｎ型多結晶Ｓｉ層１４を形成した後、熱処理によりｎ型多結晶Ｓｉ層１４中のＰをｎ型単結晶Ｓｉ層１１に拡散させることによりエミッタ１５を形成する。基板全面に絶縁膜１６を堆積し、コレクタ部分を開口した後、コレクタ引き出し層となる高濃度ｎ型単結晶Ｓｉ層６を形成する。最後に、エミッタ、ベース部分を開口し、エミッタ電極１７、ベース電極１８、コレクタ電極１９を形成する。 In addition, when a single crystal SiGeC layer is formed, the surface reaction is inhibited when a C source gas is introduced. Therefore, the growth rate increases as the C composition ratio decreases. Therefore, when the single crystal Si layer is used, the growth time can be shortened compared with the case where the single crystal SiGeC layer having the same thickness is used as the collector, so that the throughput in manufacturing the transistor is improved. It becomes possible.
<Example 2>
FIG. 7 is a cross-sectional structure of an HBT showing a second embodiment of the HBT according to the present invention, and shows a device structure when the intrinsic part of the HBT shown in FIG. 1 is formed in a self-aligned manner. First, a high-concentration n-type single crystal Si layer 2 and an n-type single crystal Si layer 3 to be a collector are sequentially formed on the Si substrate 1. Next, the collector / base isolation insulating film 4 is formed in a region other than the region that becomes the intrinsic part of the transistor. Further, a trench is formed in a region between the transistors, and the insulating film 5 and the insulating film 20 are embedded in the trench, thereby forming an element isolation region. Next, collector / base isolation insulating films 21 and 22, a p-type polycrystalline Si layer 23 serving as a base lead layer, and an emitter / base isolation insulating film 13 are deposited on the substrate. Thereafter, an opening is formed in the emitter / base isolation insulating film 13 and the polycrystalline Si layer 23, and an emitter / base isolation insulating film 24 is formed on the side wall. Further, ions are implanted into the opening to form an n-type single crystal Si layer 25 serving as a collector. Next, the collector / base isolation insulating films 22 and 21 in the opening are removed by etching to expose the surface of the n-type single crystal Si layer 3. Next, an n-type single-crystal SiGe layer 7 serving as a collector, a high-concentration p-type single-crystal SiGeC layer 9 serving as a base, and an n-type single-crystal Si layer 11 serving as an emitter are sequentially formed only in the opening by selective epitaxial growth. To do. After forming the high-concentration n-type polycrystalline Si layer 14 to be the emitter extraction layer, the emitter 15 is formed by diffusing P in the n-type polycrystalline Si layer 14 into the n-type single crystal Si layer 11 by heat treatment. After an insulating film 16 is deposited on the entire surface of the substrate and the collector portion is opened, a high-concentration n-type single crystal Si layer 6 serving as a collector lead layer is formed. Finally, the emitter and base portions are opened, and an emitter electrode 17, a base electrode 18, and a collector electrode 19 are formed.

図８及び図９に、図７に示した構造を有するＨＢＴを実現するための製造方法のフロー図を示す。これらの図は、ＨＢＴの製造工程のうち主要なものを示しており、更にＨＢＴの真性領域近傍における縦断面構造を示している。まず、Ｓｉ基板１上に、埋め込み層である高濃度ｎ型単結晶Ｓｉ層２を形成した後、この上に、エピタキシャル成長により、コレクタとなるｎ型単結晶Ｓｉ層３を形成する。このとき、成長方法にはＣＶＤ法が好適である。又、ｎ型不純物は例えばＰであり、その濃度は、ＨＢＴのベース・コレクタ耐圧の低下やコレクタ・ベース間容量の増加を防ぐため、約５×１０17ｃｍ-3以下とすれば好適である。 8 and 9 are flowcharts of a manufacturing method for realizing the HBT having the structure shown in FIG. These drawings show the main steps in the manufacturing process of the HBT, and further show the longitudinal sectional structure in the vicinity of the intrinsic region of the HBT. First, a high-concentration n-type single crystal Si layer 2 as a buried layer is formed on a Si substrate 1, and then an n-type single crystal Si layer 3 serving as a collector is formed thereon by epitaxial growth. At this time, the CVD method is suitable as the growth method. The n-type impurity is, for example, P, and its concentration is preferably about 5 × 10 17 cm −3 or less in order to prevent a decrease in the base-collector breakdown voltage of the HBT and an increase in the collector-base capacitance. .

次に、コレクタ・ベース分離絶縁膜４と素子分離領域を形成後、コレクタ・ベース分離絶縁膜となるＳｉ酸化膜２１とＳｉ窒化膜２２、ベース引き出し層となるｐ型多結晶Ｓｉ層２３、エミッタ・ベース分離絶縁膜１３を順に堆積する。この後、エミッタ・ベース分離絶縁膜１３とｐ型多結晶Ｓｉ層２３に開口部を形成し、更に、この開口部の側壁にエミッタ・ベース分離絶縁膜２４を形成した後、開口部にイオン打ち込み法により、高濃度コレクタとなるｎ型単結晶Ｓｉ層２５を形成する。このとき、不純物濃度は、コレクタの空乏層が拡がることによりコレクタ内における電子の走行時間が増大し、トランジスタの動作速度が低下するのを防ぐため、約１×１０18ｃｍ-3とすれば好適である（図８の（ａ））。 Next, after the collector / base isolation insulating film 4 and the element isolation region are formed, the Si oxide film 21 and the Si nitride film 22 as the collector / base isolation insulating film, the p-type polycrystalline Si layer 23 as the base lead layer, the emitter A base isolation insulating film 13 is sequentially deposited. Thereafter, an opening is formed in the emitter / base isolation insulating film 13 and the p-type polycrystalline Si layer 23. Further, an emitter / base isolation insulating film 24 is formed on the side wall of the opening, and then ion implantation is performed in the opening. By the method, an n-type single crystal Si layer 25 to be a high concentration collector is formed. At this time, the impurity concentration is preferably about 1 × 10 18 cm −3 in order to prevent the electron transit time in the collector from increasing due to the expansion of the depletion layer of the collector and lowering the operation speed of the transistor. ((A) of FIG. 8).

次に、開口部において、コレクタ・ベース分離絶縁膜２２と２１を順次エッチング除去し、ｎ型単結晶Ｓｉ層３の表面を露出させる。このとき、ベース引き出し層２３の下面も同時に露出する（図８の（ｂ））。   Next, the collector / base isolation insulating films 22 and 21 are sequentially removed by etching in the opening to expose the surface of the n-type single crystal Si layer 3. At this time, the lower surface of the base lead layer 23 is also exposed at the same time (FIG. 8B).

次いで、コレクタ、ベース、エミッタを選択エピタキシャル成長を用いることにより、ｎ型単結晶Ｓｉ層３上のみに単結晶層を形成することが可能となる。このときの成長方法としては、選択成長の実現が可能であり、基板の大口径化や高いスループットが実現できる減圧ＣＶＤ法や、ＵＨＶ／ＣＶＤ法が好適である。減圧ＣＶＤ法では、高温での基板表面の清浄化と７００℃程度の比較的高温での成長により、選択性の向上や成長時間の短縮が可能となる。一方、ＵＨＶ／ＣＶＤ法では、反応性の高いガスを少量使用することにより、６００℃以下といった比較的低い温度での成長が可能となる。その結果、ガスの流れに影響されない均一な単結晶層を得ることができ、ＧｅやＣ組成比の高精度な制御が可能となる。本実施例の構造を実現する成長方法は、これらの技術のみに限られるものではなく、酸化膜上と単結晶上で選択性の得られる成長方法であれば適用が可能である。   Next, a single crystal layer can be formed only on the n-type single crystal Si layer 3 by using selective epitaxial growth of the collector, base and emitter. As a growth method at this time, selective growth can be realized, and a low pressure CVD method or a UHV / CVD method capable of realizing a large substrate diameter and high throughput is preferable. In the low pressure CVD method, it is possible to improve the selectivity and shorten the growth time by cleaning the substrate surface at a high temperature and growing at a relatively high temperature of about 700 ° C. On the other hand, in the UHV / CVD method, growth at a relatively low temperature of 600 ° C. or less is possible by using a small amount of highly reactive gas. As a result, a uniform single crystal layer that is not affected by the gas flow can be obtained, and the Ge or C composition ratio can be controlled with high accuracy. The growth method that realizes the structure of this embodiment is not limited to these techniques, and any growth method that can obtain selectivity on an oxide film and a single crystal is applicable.

実施例１と同様に、基板表面の清浄化を行った後、単結晶Ｓｉ層３の表面のみに選択的にエピタキシャル成長を行う。選択成長を行うには、エッチング反応を起こすＨＣlやＣl2などのハロゲン系のガスを原料ガスと共に供給することで実現できる。例えば、ＵＨＶ／ＣＶＤ法の場合、２．０ｍｌ／ｍｉｎのＳｉ2Ｈ6、１０．５ｍｌ／ｍｉｎのＧｅＨ4に、５ｍｌ／ｍｉｎのＣｌ2を添加することにより、Ｇｅ組成比３０％のＳｉＧｅ層を選択成長することができる。同様に減圧ＣＶＤの場合、原料ガスと共に２０ｍｌ／ｍｉｎのＨＣｌガスを流すことにより、選択成長を実現できる。 Similar to Example 1, after the substrate surface is cleaned, epitaxial growth is selectively performed only on the surface of the single crystal Si layer 3. The selective growth can be realized by supplying a halogen-based gas such as HCl or Cl 2 that causes an etching reaction together with the source gas. For example, in the case of the UHV / CVD method, a SiGe layer having a Ge composition ratio of 30% is obtained by adding 5 ml / min of Cl 2 to 2.0 ml / min of Si 2 H 6 and 10.5 ml / min of GeH 4. Can be selectively grown. Similarly, in the case of low pressure CVD, selective growth can be realized by flowing HCl gas of 20 ml / min together with the raw material gas.

又、エッチングガスを使用しない選択成長方法として、表面の材料による堆積開始時間の違いを利用することができる。成長の初期段階においては、酸化物などの汚染や結晶の表面状態などの違いにより、成長が開始されない。堆積が始まるまでの時間は潜伏時間と呼ばれ、材料や成長条件によって変化する。単結晶基板上でのエピタキシャル成長は、表面の清浄化が完了している状態ではほとんど潜伏時間は存在しないが、例えば酸化膜上では、潜伏時間が長いために、酸化膜上に堆積が開始するまでの間は単結晶上のみに選択的にエピタキシャル成長を行うことができる。酸化膜上での潜伏時間は、ガスの供給量を下げ、成長温度を上げることによって長くすることができ、又、ＳｉＧｅにおけるＧｅ組成比を増やすことによっても長くなる。例えば、成長温度を５５０℃、Ｓｉ2Ｈ6流量を２．０ｍｌ／ｍｉｎ、ＧｅＨ4流量を３．１ｍｌ／ｍｉｎとした場合、Ｇｅ組成比１５％のＳｉＧｅ層を１００ｎｍ以上選択成長させることが可能である。これらの方法により、ｎ型単結晶ＳｉＧｅ層を開口部内の単結晶Ｓｉ層上に選択成長することができる（図８の（ｃ））。 Also, as a selective growth method that does not use an etching gas, the difference in deposition start time depending on the surface material can be used. In the initial stage of growth, growth does not start due to differences in contamination such as oxides and the surface state of crystals. The time until deposition begins is called the incubation time and varies depending on the material and growth conditions. In epitaxial growth on a single crystal substrate, there is almost no latency time in the state where surface cleaning is completed, but for example, on an oxide film, the latency time is long, so that deposition starts on the oxide film. During this period, epitaxial growth can be selectively performed only on the single crystal. The incubation time on the oxide film can be increased by lowering the gas supply rate and raising the growth temperature, and can also be increased by increasing the Ge composition ratio in SiGe. For example, when the growth temperature is 550 ° C., the Si 2 H 6 flow rate is 2.0 ml / min, and the GeH 4 flow rate is 3.1 ml / min, a SiGe layer with a Ge composition ratio of 15% can be selectively grown to 100 nm or more. It is. By these methods, an n-type single crystal SiGe layer can be selectively grown on the single crystal Si layer in the opening (FIG. 8C).

次いで、ｐ型単結晶ＳｉＧｅＣ層９とｎ型単結晶Ｓｉ層１１を選択エピタキシャル成長によって形成する。ここで、高濃度ｐ型多結晶Ｓｉ層からなるベース引き出し層２３の下面では、多結晶Ｓｉ層が露出しているため、選択成長を行っても多結晶ＳｉＧｅＣ層や多結晶Ｓｉ層が堆積する。Ｓｉ基板として面方位が（１００）のものを使用した場合、多結晶Ｓ層では、結晶の面方位として（１１１）や（３１１）が主に表面に現れるため、これらの面では成長速度が遅いことから、多結晶ＳｉＧｅＣ層や多結晶Ｓｉ層の膜厚は、単結晶層よりも薄くなる。又、成長圧力を下げることにより、面方位依存性が大きくなることから、ｎ型ＳｉＧｅ層９を形成するときには成長圧力を下げ、ｐ型ＳｉＧｅＣ層１１を形成するときには成長圧力を上げることにより、真性ベースと外部ベース層２６が直接接続され、つなぎ部分の抵抗を下げることができる（図９の（ａ））。尚、上記成長条件は、成長温度、ガス流量、圧力等を選択成長可能な範囲ならば変更可能である。例えば、高濃度ｐ型単結晶ＳｉＧｅＣ層９の成長では、Ｃ組成比が増加するほど選択性が悪化しやすくなることから、ｎ型単結晶ＳｉＧｅ層７、及びｎ型単結晶Ｓｉ層１１の場合よりも、成長温度の上昇、ガス流量の減少、成長圧力の低下等を行えば良い。   Next, a p-type single crystal SiGeC layer 9 and an n-type single crystal Si layer 11 are formed by selective epitaxial growth. Here, since the polycrystalline Si layer is exposed on the lower surface of the base lead layer 23 made of the high-concentration p-type polycrystalline Si layer, the polycrystalline SiGeC layer and the polycrystalline Si layer are deposited even if selective growth is performed. . When a Si substrate having a plane orientation of (100) is used, in the polycrystalline S layer, (111) and (311) appear mainly on the surface as the crystal plane orientation, so the growth rate is slow on these planes. Therefore, the thickness of the polycrystalline SiGeC layer or the polycrystalline Si layer is thinner than that of the single crystal layer. In addition, since the plane orientation dependency is increased by lowering the growth pressure, the growth pressure is lowered when the n-type SiGe layer 9 is formed, and the growth pressure is raised when the p-type SiGeC layer 11 is formed. The base and the external base layer 26 are directly connected, and the resistance of the connecting portion can be lowered ((a) of FIG. 9). The growth conditions can be changed as long as the growth temperature, gas flow rate, pressure, and the like can be selectively grown. For example, in the growth of the high-concentration p-type single crystal SiGeC layer 9, the selectivity is likely to deteriorate as the C composition ratio increases. Therefore, in the case of the n-type single crystal SiGe layer 7 and the n-type single crystal Si layer 11 Rather, it is sufficient to increase the growth temperature, decrease the gas flow rate, decrease the growth pressure, and the like.

以上のように、多層膜を形成した後、開口部の側壁に、エミッタ・ベース分離絶縁膜２７と２８を順次形成する（図９の（ｂ））。次いで、エミッタ引き出し層となる高濃度のＰを含んだｐ型多結晶Ｓｉ層１４を堆積し、更に熱処理を施すことによって、Ｐを上記ｎ型単結晶Ｓｉ層１１中に拡散し、エミッタ１５を形成する。ここで、不純物濃度は、エミッタ抵抗があまり高くならないようにするため、約１×１０20ｃｍ-3以上が好適である。この後、開口部とその周辺部を除いて、上記ｐ型多結晶Ｓｉ層１４を除去する。以上により、本実施形態におけるＳｉＧｅＣを用いたＨＢＴの真性領域が完成する（図９の（ｃ））。 As described above, after the multilayer film is formed, the emitter / base isolation insulating films 27 and 28 are sequentially formed on the side wall of the opening (FIG. 9B). Next, a p-type polycrystalline Si layer 14 containing high-concentration P serving as an emitter extraction layer is deposited and further subjected to heat treatment to diffuse P into the n-type single-crystal Si layer 11, and to form the emitter 15. Form. Here, the impurity concentration is preferably about 1 × 10 20 cm −3 or more so that the emitter resistance does not become too high. Thereafter, the p-type polycrystalline Si layer 14 is removed except for the opening and its peripheral portion. Thus, the intrinsic region of the HBT using SiGeC in this embodiment is completed ((c) in FIG. 9).

本実施例によれば、真性ベースである高濃度ｐ型単結晶ＳｉＧｅＣ層９とベース引き出し層である高濃度ｐ型多結晶Ｓｉ層２３とが、高濃度ｐ型多結晶ＳｉＧｅＣ層からなる外部ベース層２６を介して自己整合的に接合している。これにより、実施例１の場合と比べ、寄生抵抗及び寄生容量が低減することから、このＨＢＴを用いた回路の高速動作が可能となる。
＜実施例３＞
図１０は本願発明に係るＨＢＴの第３の実施例を示すＨＢＴの真性部分の断面図である。実施例１との違いは、コレクタのｎ型単結晶ＳｉＧｅ層７とベースの高濃度ｐ型単結晶ＳｉＧｅＣ層９の間にコレクタの一部となるｎ型単結晶ＳｉＧｅＣ層２９を設けたことである。この時、コレクタのｎ型単結晶ＳｉＧｅＣ層２９とベースのｐ型単結晶ＳｉＧｅＣ層９の界面において、ｎ型単結晶ＳｉＧｅＣ層２９側のバンドギャップを小さくし、コレクタのｎ型単結晶ＳｉＧｅＣ層２９とｎ型単結晶ＳｉＧｅ層７の界面において、ｎ型単結晶ＳｉＧｅ層７側のバンドギャップを小さくすればよい。 According to the present embodiment, the high-concentration p-type single-crystal SiGeC layer 9 that is an intrinsic base and the high-concentration p-type polycrystal Si layer 23 that is a base lead layer are formed of an external base composed of a high-concentration p-type polycrystal SiGeC layer. The layers 26 are joined in a self-aligning manner. As a result, the parasitic resistance and the parasitic capacitance are reduced as compared with the case of the first embodiment, so that the circuit using the HBT can be operated at high speed.
<Example 3>
FIG. 10 is a sectional view of the intrinsic part of the HBT showing a third embodiment of the HBT according to the present invention. The difference from the first embodiment is that an n-type single crystal SiGeC layer 29 serving as a part of the collector is provided between the collector n-type single crystal SiGe layer 7 and the base high-concentration p-type single crystal SiGeC layer 9. is there. At this time, the band gap on the n-type single crystal SiGeC layer 29 side is reduced at the interface between the collector n-type single crystal SiGeC layer 29 and the base p-type single crystal SiGeC layer 9, and the collector n-type single crystal SiGeC layer 29 The band gap on the n-type single crystal SiGe layer 7 side may be reduced at the interface between the n-type single crystal SiGe layer 7 and the n-type single crystal SiGe layer 7.

本実施例により、ベース層よりもコレクタのｎ型単結晶ＳｉＧｅＣ層２９、更にｎ型単結晶ＳｉＧｅ層７のバンドギャップが小さくなることから、高注入状態でのコレクタ・ベースにおける伝導帯にエネルギーの段差が形成され、この段差によってキャリアが加速されることから、高注入状態でＨＢＴの高速動作が実現できる。又、ベース層だけでなくコレクタ側にもＣを添加することにより、更にＢの熱拡散を抑制してベースの厚さを薄くすることができる。更に、コレクタのｎ型単結晶ＳｉＧｅＣ層２９において、Ｇｅによる歪みをＣ添加により打ち消すことが可能となるため、高温の熱処理を行った後でも、歪みの緩和による結晶欠陥の発生を低減することができ、ＨＢＴの歩留まりを向上することができる。
＜実施例４＞
図１１は本願発明に係るＨＢＴの第４の実施例を示すＨＢＴの真性部分の断面図である。図１１において参照符号３はコレクタの一部となるｎ型単結晶Ｓｉ層を示し、この上に順にコレクタの一部となるｎ型単結晶ＳｉＧｅＣ層２９、ベースとなる高濃度ｐ型単結晶ＳｉＧｅ層３０、及びエミッタとなるｎ型単結晶Ｓｉ層１５を形成している。 According to this embodiment, the band gap of the collector n-type single crystal SiGeC layer 29 and further the n-type single crystal SiGe layer 7 is smaller than that of the base layer. Since a step is formed, and carriers are accelerated by this step, high-speed operation of the HBT can be realized in a high injection state. Further, by adding C not only to the base layer but also to the collector side, the thermal diffusion of B can be further suppressed and the thickness of the base can be reduced. Furthermore, in the collector n-type single-crystal SiGeC layer 29, the strain due to Ge can be canceled by the addition of C, so that the generation of crystal defects due to strain relaxation can be reduced even after high-temperature heat treatment. And the yield of HBT can be improved.
<Example 4>
FIG. 11 is a sectional view of the intrinsic part of the HBT showing the fourth embodiment of the HBT according to the present invention. In FIG. 11, reference numeral 3 indicates an n-type single crystal Si layer that becomes a part of the collector, and an n-type single crystal SiGeC layer 29 that becomes a part of the collector, and a high-concentration p-type single crystal SiGe that becomes a base in this order. A layer 30 and an n-type single crystal Si layer 15 to be an emitter are formed.

単結晶Ｓｉ層もしくは単結晶ＳｉＧｅ層にＣを添加することによりＢの熱拡散は抑制できるが、単結晶Ｓｉ層もしくは単結晶ＳｉＧｅ層中でのＣの固溶度が小さいために、Ｃ組成比が大きくなったり、エピタキシャル成長温度が高くなると、Ｃを含んだ単結晶層の結晶性が悪化する。又、高濃度のＢドーピングと同時にＣを添加する事により、ＢとＣの結合に起因した欠陥が生じる。本実施例では、ベース層にはＣを添加せずにコレクタ側だけにＣを添加することにより、ｐ型単結晶ＳｉＧｅ層からコレクタ側へのＢの拡散を抑制した上で、ＨＢＴのリーク電流の発生を抑制することができる。
＜実施例５＞
図１２は本願発明に係るＨＢＴの第５の実施例を示すＨＢＴの真性部分の断面図である。実施例４との違いは、コレクタのｎ型単結晶Ｓｉ層３とｎ型単結晶ＳｉＧｅＣ層２９の間にコレクタの一部となるｎ型単結晶ＳｉＧｅ層７を設けたことである。この時、コレクタのｎ型単結晶ＳｉＧｅＣ層２９とｎ型単結晶ＳｉＧｅ層７の界面において、ｎ型単結晶ＳｉＧｅ層側のバンドギャップを小さくすればよい。 Although the thermal diffusion of B can be suppressed by adding C to the single crystal Si layer or the single crystal SiGe layer, the C composition ratio is low because the solid solubility of C in the single crystal Si layer or the single crystal SiGe layer is small. The crystallinity of the single crystal layer containing C deteriorates when the thickness of the single crystal layer increases or the epitaxial growth temperature increases. Further, when C is added at the same time as the high concentration of B doping, defects due to the bond between B and C are generated. In this embodiment, the addition of C to the collector side without adding C to the base layer suppresses the diffusion of B from the p-type single crystal SiGe layer to the collector side, and the leakage current of the HBT. Can be suppressed.
<Example 5>
FIG. 12 is a sectional view of the intrinsic part of the HBT showing the fifth embodiment of the HBT according to the present invention. The difference from the fourth embodiment is that an n-type single crystal SiGe layer 7 which is a part of the collector is provided between the collector n-type single crystal Si layer 3 and the n-type single crystal SiGeC layer 29. At this time, the band gap on the n-type single crystal SiGe layer side may be reduced at the interface between the collector n-type single crystal SiGeC layer 29 and the n-type single crystal SiGe layer 7.

本実施例により、高注入状態でのコレクタ・ベースにおける伝導帯にエネルギーの段差が形成され、この段差によってキャリアが加速されることから、ＨＢＴの高速動作が実現できる。又、ＳｉＧｅＣ層と比較してＳｉＧｅ層の成長速度が速いため、コレクタに同程度の厚さの単結晶ＳｉＧｅＣ層を用いた時と比べて成長時間が短縮できるため、トランジスタの製造を行う際のスループットを向上することが可能となる。
＜実施例６＞
図１３は本願発明に係るＨＢＴの第６の実施例を示すＨＢＴの真性部分の断面図である。実施例１との違いは、ベースのｐ型単結晶ＳｉＧｅＣ層９とエミッタのｎ型単結晶Ｓｉ層１５の間にエミッタの一部となるｎ型単結晶ＳｉＧｅ層３１を設けたことである。この時、エミッタのｎ型単結晶ＳｉＧｅ層３１とベースのｐ型単結晶ＳｉＧｅＣ層９の界面において、ｐ型単結晶ＳｉＧｅＣ層９側のバンドギャップを小さくするように、ベース中のＣ組成比に応じたＧｅ組成比の段差を設ければよい。エミッタ側から導入されたＰは、ｎ型単結晶ＳｉＧｅ層３１において、拡散が抑制される。これにより、エミッタ・ベース接合の空乏層が拡大するとキャリアの走行時間が増大し、トランジスタの高速動作性能が低下する。従って、ｎ型単結晶ＳｉＧｅ層３１の膜厚は１０ｎｍ以下が好適である。 According to the present embodiment, a step of energy is formed in the conduction band in the collector base in the high injection state, and carriers are accelerated by this step, so that high-speed operation of the HBT can be realized. In addition, since the growth rate of the SiGe layer is higher than that of the SiGeC layer, the growth time can be shortened compared to the case where a single crystal SiGeC layer having the same thickness as the collector is used. Throughput can be improved.
<Example 6>
FIG. 13 is a sectional view of the intrinsic part of the HBT showing the sixth embodiment of the HBT according to the present invention. The difference from the first embodiment is that an n-type single crystal SiGe layer 31 serving as a part of the emitter is provided between the base p-type single crystal SiGeC layer 9 and the emitter n-type single crystal Si layer 15. At this time, at the interface between the emitter n-type single crystal SiGe layer 31 and the base p-type single crystal SiGeC layer 9, the C composition ratio in the base is set so as to reduce the band gap on the p-type single crystal SiGeC layer 9 side. A step with a corresponding Ge composition ratio may be provided. The diffusion of P introduced from the emitter side is suppressed in the n-type single crystal SiGe layer 31. Thus, when the depletion layer of the emitter-base junction is enlarged, the carrier travel time is increased, and the high-speed operation performance of the transistor is lowered. Therefore, the thickness of the n-type single crystal SiGe layer 31 is preferably 10 nm or less.

図１４に、本実施例のＨＢＴにおけるＧｅおよびＣ組成比分布を示す。ベース中の不純物であるＢは、Ｃの添加と同様にＧｅの組成比が大きいほど拡散が抑制される。従って、本実施例により、ベース幅が小さいＨＢＴの作製が可能となるため、実施例１の効果に加えて更に高速動作性能を向上することができる。又、図１４に示すように、Ｇｅ組成比をエミッタ側からベースに向かって増加させることにより、エミッタのｎ型単結晶Ｓｉ層１５とｎ型単結晶ＳｉＧｅ層３１の界面で歪みの量を小さくすることが可能となり、歪みの緩和に伴う欠陥の発生によるＨＢＴの歩留まり低下を防ぐことができる。   FIG. 14 shows the Ge and C composition ratio distribution in the HBT of this example. B, which is an impurity in the base, is more suppressed in diffusion as the Ge composition ratio is larger as in the case of adding C. Therefore, according to the present embodiment, it becomes possible to manufacture an HBT having a small base width. Therefore, in addition to the effects of the first embodiment, the high-speed operation performance can be further improved. Further, as shown in FIG. 14, by increasing the Ge composition ratio from the emitter side toward the base, the amount of strain is reduced at the interface between the n-type single crystal Si layer 15 and the n-type single crystal SiGe layer 31 of the emitter. This makes it possible to prevent a decrease in the yield of the HBT due to the generation of defects accompanying the relaxation of strain.

尚、この例はベースがｐ型単結晶ＳｉＧｅ層からなる場合にも適用でき、バンドギャップに関しても、ベースのバンドギャップに対応してＧｅ組成比を設定すれば、同様の効果が得られることは言うまでもない。
＜実施例７＞
図１５は本願発明のＨＢＴの第７の実施例を示すＨＢＴの真性部分の断面図である。実施例１との違いは、ベースのｐ型単結晶ＳｉＧｅＣ層９とエミッタのｎ型単結晶Ｓｉ層１５の間にエミッタの一部となるｎ型単結晶ＳｉＣ層３２を設けたことである。この時、エミッタのｎ型単結晶ＳｉＣ層３２とベースのｐ型単結晶ＳｉＧｅＣ層９の界面において、ｐ型単結晶ＳｉＧｅＣ層９側のバンドギャップを小さくするように、例えばベース中のＧｅ組成比に応じたＣ組成比の段差を設けても良い。本実施例により、ｐ型単結晶ＳｉＧｅＣ層９のみならず、エミッタにおけるＣによってベースからエミッタへのＢの拡散が抑制されるため、実施例１の効果に加えて、更なる高速動作性能の向上が可能となる。又、エミッタのバンドギャップを単結晶Ｓｉ層よりも大きくすることが可能となるため、実施例１よりも更にＨＢＴの電流増幅率を増大させることが可能となる。 This example can also be applied when the base is made of a p-type single crystal SiGe layer. Regarding the band gap, the same effect can be obtained if the Ge composition ratio is set corresponding to the band gap of the base. Needless to say.
<Example 7>
FIG. 15 is a sectional view of the intrinsic part of the HBT showing the seventh embodiment of the HBT of the present invention. The difference from the first embodiment is that an n-type single crystal SiC layer 32 serving as a part of the emitter is provided between the base p-type single crystal SiGeC layer 9 and the emitter n-type single crystal Si layer 15. At this time, for example, the Ge composition ratio in the base is set so as to reduce the band gap on the p-type single crystal SiGeC layer 9 side at the interface between the emitter n-type single crystal SiC layer 32 and the base p-type single crystal SiGeC layer 9. You may provide the level | step difference of C composition ratio according to. According to this embodiment, not only the p-type single crystal SiGeC layer 9 but also C in the emitter suppresses the diffusion of B from the base to the emitter, so that in addition to the effects of the first embodiment, further improvement in high-speed operation performance is achieved. Is possible. Further, since the band gap of the emitter can be made larger than that of the single crystal Si layer, the current amplification factor of the HBT can be further increased as compared with the first embodiment.

図１６に本実施例のＨＢＴにおけるＧｅおよびＣ組成比分布を示す。図１６に示すように、ｐ型単結晶ＳｉＧｅＣ層９のＧｅ組成比が３０％で、ｎ型単結晶ＳｉＣ層１５とｐ型単結晶ＳｉＧｅＣ層９のＣ組成比が０．８％であれば、バンドギャップはｐ型単結晶ＳｉＧｅＣ層の方が小さくなることから、ｎ型単結晶ＳｉＣ層３２とｐ型単結晶ＳｉＧｅＣ層９の界面において、Ｃ組成比の段差を設ける必要はない。   FIG. 16 shows the Ge and C composition ratio distribution in the HBT of this example. As shown in FIG. 16, if the Ge composition ratio of the p-type single crystal SiGeC layer 9 is 30% and the C composition ratio of the n-type single crystal SiC layer 15 and the p-type single crystal SiGeC layer 9 is 0.8%, Since the band gap is smaller in the p-type single crystal SiGeC layer, there is no need to provide a step in the C composition ratio at the interface between the n-type single crystal SiC layer 32 and the p-type single crystal SiGeC layer 9.

尚、本実施例はベースがｐ型単結晶ＳｉＧｅ層３０からなる場合にも適用でき、バンドギャップに関しても、ベースのバンドギャップに対応してＣ組成比を設定すれば、同様の効果が得られることは言うまでもない。
＜実施例８＞
図１７は本願発明のＨＢＴの第８の実施例を示すＨＢＴの真性部分の断面図である。実施例１との違いは、ベースのｐ型単結晶ＳｉＧｅＣ層９とエミッタのｎ型単結晶Ｓｉ層１５の間にエミッタの一部となるｎ型単結晶ＳｉＧｅＣ層３３を設けたことである。この時、エミッタのｎ型単結晶ＳｉＧｅＣ層３３とベースのｐ型単結晶ＳｉＧｅＣ層９の界面において、ｐ型単結晶ＳｉＧｅＣ層９側のバンドギャップを小さくするようなＧｅ組成比およびＣ組成比とすればよい。 This embodiment can also be applied to the case where the base is made of the p-type single crystal SiGe layer 30, and the same effect can be obtained by setting the C composition ratio corresponding to the band gap of the base. Needless to say.
<Example 8>
FIG. 17 is a sectional view of the intrinsic part of the HBT showing the eighth embodiment of the HBT of the present invention. The difference from the first embodiment is that an n-type single crystal SiGeC layer 33 which is a part of the emitter is provided between the base p-type single crystal SiGeC layer 9 and the emitter n-type single crystal Si layer 15. At this time, at the interface between the emitter n-type single crystal SiGeC layer 33 and the base p-type single crystal SiGeC layer 9, the Ge composition ratio and the C composition ratio are set so as to reduce the band gap on the p-type single crystal SiGeC layer 9 side. do it.

本実施例により、ＧｅとＣの双方によりベースからエミッタへのＢの拡散が抑制されるため、実施例１の効果に加えて、更なる高速動作性能の向上が可能となる。   According to the present embodiment, since diffusion of B from the base to the emitter is suppressed by both Ge and C, in addition to the effects of the first embodiment, it is possible to further improve the high-speed operation performance.

尚、本実施例はベースがｐ型単結晶ＳｉＧｅ層３０からなる場合にも適用でき、バンドギャップに関しても、ベースのバンドギャップに対応してＧｅ組成比およびＣ組成比を設定すれば、同様の効果が得られることは言うまでもない。
＜実施例９＞
図１８は本願発明のＨＢＴの第６の実施例を示すＨＢＴの真性部分の断面図である。実施例１との違いは、ベースのｐ型単結晶ＳｉＧｅＣ層９とエミッタのｎ型単結晶Ｓｉ層１５の間にエミッタの一部となるｎ型単結晶ＳｉＧｅＣ層３３とｎ型単結晶ＳｉＣ層３２を設けたことである。この時、エミッタのｎ型単結晶ＳｉＧｅＣ層３３とベースのｐ型単結晶ＳｉＧｅＣ層９の界面において、ｐ型単結晶ＳｉＧｅＣ層９側のバンドギャップを小さくするようなＧｅ組成比およびＣ組成比とし、エミッタのｎ型単結晶ＳｉＣ層３２のベース側のバンドギャップがベースのｐ型単結晶ＳｉＧｅＣ層９のエミッタ側のバンドギャップよりも大きくなるＧｅ組成比およびＣ組成比とすればよい。更にＧｅ組成比およびＣ組成比を変化させることにより、ヘテロ界面において転位や欠陥が発生しにくくなる。従って、これらを介したリーク電流や不純物の拡散が抑制されることから、ＨＢＴの歩留まり向上、及び特性のバラつき低減が実現される。 This embodiment can also be applied to the case where the base is composed of the p-type single crystal SiGe layer 30, and the band gap can be similar by setting the Ge composition ratio and the C composition ratio corresponding to the base band gap. Needless to say, an effect can be obtained.
<Example 9>
FIG. 18 is a sectional view of the intrinsic part of the HBT showing the sixth embodiment of the HBT of the present invention. The difference from the first embodiment is that an n-type single-crystal SiGeC layer 33 and an n-type single-crystal SiC layer that are part of the emitter are disposed between the base p-type single-crystal SiGeC layer 9 and the emitter n-type single-crystal Si layer 15. 32 is provided. At this time, the Ge composition ratio and the C composition ratio are set so as to reduce the band gap on the p-type single crystal SiGeC layer 9 side at the interface between the emitter n-type single crystal SiGeC layer 33 and the base p-type single crystal SiGeC layer 9. The base-side band gap of the n-type single-crystal SiC layer 32 of the emitter may be set to a Ge composition ratio and a C-composition ratio that make the emitter-side band gap larger than the base-side p-type single-crystal SiGeC layer 9. Further, by changing the Ge composition ratio and the C composition ratio, dislocations and defects are less likely to occur at the heterointerface. Therefore, since leakage current and impurity diffusion through these are suppressed, the yield of HBT is improved and the variation in characteristics is reduced.

本実施例により、ＧｅとＣの双方によりベースからエミッタへのＢの拡散が抑制されるため、実施例１の効果に加えて、更なる高速動作性能の向上が可能となる。又、エミッタのバンドギャップを単結晶Ｓｉ層よりも大きくすることが可能となるため、実施例１よりも更にＨＢＴの電流増幅率を増大させることが可能となる。   According to the present embodiment, since diffusion of B from the base to the emitter is suppressed by both Ge and C, in addition to the effects of the first embodiment, it is possible to further improve the high-speed operation performance. Further, since the band gap of the emitter can be made larger than that of the single crystal Si layer, the current amplification factor of the HBT can be further increased as compared with the first embodiment.

尚、本実施例はベースがｐ型単結晶ＳｉＧｅ層３０からなる場合にも適用でき、バンドギャップに関しても、ベースのバンドギャップに対応してＧｅ組成比およびＣ組成比を設定すれば、同様の効果が得られることは言うまでもない。
＜実施例１０＞
図１９は本願発明に係るＨＢＴの第１０の実施例を示すＨＢＴのＧｅおよびＣ組成比分布である。実施例１との違いは、ベースおよびコレクタの少なくとも一部において、Ｇｅ組成比がエミッタ側からコレクタ側に向かって増加することである。 This embodiment can also be applied to the case where the base is composed of the p-type single crystal SiGe layer 30, and the band gap can be similar by setting the Ge composition ratio and the C composition ratio corresponding to the base band gap. Needless to say, an effect can be obtained.
<Example 10>
FIG. 19 is a Ge and C composition ratio distribution of the HBT showing the tenth embodiment of the HBT according to the present invention. The difference from Example 1 is that the Ge composition ratio increases from the emitter side toward the collector side in at least a part of the base and the collector.

本実施例によれば、伝導帯の傾斜に起因したドリフト電界によって、ベースもしくはコレクタ中で電子がより一層加速されることから、実施例１の場合と比べ、ＨＢＴの動作速度を向上させることができる。又、エミッタを単結晶Ｓｉ層１５で形成している場合、単結晶Ｓｉ層１５とベースの単結晶ＳｉＧｅＣ層９もしくは単結晶ＳｉＧｅ層３０との界面において格子歪に起因した転位や欠陥の発生を抑制できる。従って、これらを介したリーク電流の発生やドーパントの拡散を低減できる。これにより、ＨＢＴの歩留まり向上、及び特性のバラつき低減が達成できる。更に、本実施例は、実施例１の場合と比べ、半導体層に内包される歪みが小さい。これにより、熱処理に伴う転位や欠陥の発生は抑制されることから、ＨＢＴの歩留まりが向上し、特性のバラつき低減が達成可能である。
＜実施例１１＞
図２０は本願発明のＨＢＴの第１１の実施例を示すＨＢＴのＧｅおよびＣ組成比分布である。実施例１との違いは、コレクタのｎ型単結晶ＳｉＧｅ層の少なくとも一部において、Ｇｅ組成比がエミッタ側からコレクタ側に向かって減少することである。 According to the present embodiment, electrons are further accelerated in the base or the collector due to the drift electric field caused by the inclination of the conduction band, so that the operating speed of the HBT can be improved compared to the case of the first embodiment. it can. Further, when the emitter is formed of the single crystal Si layer 15, dislocations and defects due to lattice strain are generated at the interface between the single crystal Si layer 15 and the base single crystal SiGeC layer 9 or the single crystal SiGe layer 30. Can be suppressed. Therefore, the generation of leakage current and the diffusion of dopants through these can be reduced. As a result, it is possible to improve the yield of the HBT and reduce the variation in characteristics. Further, in this example, the distortion included in the semiconductor layer is small as compared with the case of Example 1. As a result, the occurrence of dislocations and defects associated with the heat treatment is suppressed, so that the yield of HBT can be improved and the variation in characteristics can be reduced.
<Example 11>
FIG. 20 is a Ge and C composition ratio distribution of the HBT showing the eleventh embodiment of the HBT of the present invention. The difference from Example 1 is that the Ge composition ratio decreases from the emitter side toward the collector side in at least a part of the n-type single crystal SiGe layer of the collector.

本実施例により、コレクタの単結晶Ｓｉ層３と単結晶ＳｉＧｅ層７の界面での格子定数の違いを抑えることが可能となるため、界面において、格子歪の変化が小さくなっている。このため、歪に起因した転位や欠陥の発生を減らすことができるため、これらを介したリーク電流の発生やドーパントの拡散を低減できる。従って、ＨＢＴの歩留まり向上、及び特性のバラつき低減が達成可能である。又、本実施例において、ｎ型単結晶Ｓｉ層３とｎ型単結晶ＳｉＧｅ層７のヘテロ界面において、Ｇｅ組成比を０％で連続的に接続させることにより、伝導帯にはノッチが形成されない。従って、高コレクタ電流のとき、ノッチにおいて電子の走行が阻害されることによって、ＨＢＴの動作速度が悪化しないようにすることができる。   According to this embodiment, it is possible to suppress a difference in lattice constant at the interface between the single crystal Si layer 3 and the single crystal SiGe layer 7 of the collector, so that the change in lattice strain is small at the interface. For this reason, since the generation of dislocations and defects due to strain can be reduced, the generation of leakage current and the diffusion of dopants through these can be reduced. Therefore, it is possible to improve the yield of the HBT and reduce the variation in characteristics. Further, in this embodiment, at the heterointerface between the n-type single crystal Si layer 3 and the n-type single crystal SiGe layer 7, the notch is not formed in the conduction band by continuously connecting the Ge composition ratio at 0%. . Therefore, when the collector current is high, the travel of electrons in the notch is inhibited, so that the operating speed of the HBT can be prevented from deteriorating.

尚、本実施例は、コレクタがｎ型単結晶ＳｉＧｅＣ層２９からなる場合にも適用でき、同様の効果が得られることは言うまでもない。
＜実施例１２＞
図２１は本願発明のＨＢＴの第１２の実施例を示すＨＢＴのＧｅおよびＣ組成比分布である。実施例７との違いは、エミッタのｎ型単結晶ＳｉＣ層３２の少なくとも一部において、Ｃ組成比がエミッタ側からコレクタ側に向かって増加することである。 This embodiment can also be applied when the collector is made of the n-type single crystal SiGeC layer 29, and it goes without saying that the same effect can be obtained.
<Example 12>
FIG. 21 is a Ge and C composition ratio distribution of the HBT showing the twelfth embodiment of the HBT of the present invention. The difference from Example 7 is that the C composition ratio increases from the emitter side toward the collector side in at least a part of the n-type single crystal SiC layer 32 of the emitter.

本実施例により、エミッタの単結晶Ｓｉ層１５とｎ型単結晶ＳｉＣ層３２の界面でが格子歪の変化が小さくなっている。このため、歪に起因した転位や欠陥の発生を減らすことができるため、これらを介したリーク電流の発生やドーパントの拡散を低減できる。従って、ＨＢＴの歩留まり向上、及び特性のバラつき低減が達成可能である。尚、本実施例はエミッタがｎ型単結晶ＳｉＧｅＣ層からなる場合にも適用でき、同様の効果が得られることは言うまでもない。
＜実施例１３＞
図２２は本願発明に係るＨＢＴの第１３の実施例を示すＨＢＴのＧｅおよびＣ組成比分布である。実施例７との違いは、ベースのｐ型単結晶ＳｉＧｅＣ層９の少なくとも一部において、Ｃ組成比がエミッタ側からコレクタ側に向かって減少することである。 According to the present embodiment, the lattice strain change is small at the interface between the emitter single crystal Si layer 15 and the n-type single crystal SiC layer 32. For this reason, since the generation of dislocations and defects due to strain can be reduced, the generation of leakage current and the diffusion of dopants through these can be reduced. Therefore, it is possible to improve the yield of the HBT and reduce the variation in characteristics. This embodiment can be applied to the case where the emitter is made of an n-type single crystal SiGeC layer, and it goes without saying that the same effect can be obtained.
<Example 13>
FIG. 22 is a Ge and C composition ratio distribution of the HBT showing the thirteenth embodiment of the HBT according to the present invention. The difference from Example 7 is that the C composition ratio decreases from the emitter side toward the collector side in at least a part of the p-type single crystal SiGeC layer 9 of the base.

本実施例によれば、ｐ型単結晶ＳｉＧｅＣ層９において、伝導体には傾斜が付けられていることから、ドリフト電界により電子が加速され、実施例１の場合と比べ、トランジスタの動作速度を向上できる。更に、本実施例では、実施例３よりもｎ型単結晶ＳｉＧｅＣ層２９のＣ組成比が小さいことから、結晶性向上のため、成長温度を低下させなくても良い。従って、ｎ型単結晶ＳｉＧｅＣ層２９の成長時間が大幅に減少するため、ＳｉＧｅＣＨＢＴを製造する際のスループットを向上できる。尚、本実施例はコレクタのｎ型単結晶ＳｉＧｅ層を設けた場合にも適用でき、同様の効果が得られることは言うまでもない。
＜実施例１４＞
図２３は本願発明のＨＢＴの第１４の実施例を示すＨＢＴのＧｅおよびＣ組成比分布である。実施例１との違いは、エミッタ、ベース、コレクタの少なくとも一部において、Ｇｅ組成比がＣ組成比と５から２０までの比率を保ちながら変化することである。この比率の範囲では、単結晶Ｓｉ層上に成長した単結晶ＳｉＧｅＣ層の格子定数がＳｉに近い。これにより、ｎ型単結晶Ｓｉ層３とｎ型単結晶ＳｉＧｅＣ層２９の間に挟まれたｎ型単結晶ＳｉＧｅ層７の歪みが低減されることから、エミッタを形成するときの熱処理において、ｎ型単結晶Ｓｉ層３とｎ型単結晶ＳｉＧｅ層７のヘテロ界面において、転位や欠陥が発生しにくくなり、これらを介したリーク電流や不純物の拡散が抑制されることから、ＨＢＴの歩留まり向上、及び信頼性向上が実現可能である。又、本実施例によれば、単結晶ＳｉＧｅＣ層の表面ラフネスは０.２０ｎｍ以下となり、同じＧｅ組成比を有する単結晶ＳｉＧｅ層の表面ラフネスとほぼ同等になる。これにより、実施例２の場合と比べ、高濃度ｐ型単結晶ＳｉＧｅＣ層９と外部ベース層２６の界面に発生する隙間が小さくなり、接触面積が増加する。これにより、ベース抵抗が減少することから、ＨＢＴのより一層の高速動作が実現できる。 According to this example, since the conductor is inclined in the p-type single crystal SiGeC layer 9, electrons are accelerated by the drift electric field, and the operation speed of the transistor is increased as compared with the case of Example 1. It can be improved. Furthermore, in this embodiment, since the C composition ratio of the n-type single crystal SiGeC layer 29 is smaller than that in Embodiment 3, it is not necessary to lower the growth temperature in order to improve crystallinity. Therefore, since the growth time of the n-type single crystal SiGeC layer 29 is greatly reduced, the throughput when manufacturing the SiGeCHBT can be improved. It is needless to say that this embodiment can be applied to the case where an n-type single crystal SiGe layer as a collector is provided, and the same effect can be obtained.
<Example 14>
FIG. 23 is a Ge and C composition ratio distribution of the HBT showing the fourteenth embodiment of the HBT of the present invention. The difference from Example 1 is that the Ge composition ratio changes while maintaining the ratio of 5 to 20 with the C composition ratio in at least a part of the emitter, base, and collector. In the range of this ratio, the lattice constant of the single crystal SiGeC layer grown on the single crystal Si layer is close to Si. As a result, distortion of the n-type single crystal SiGe layer 7 sandwiched between the n-type single crystal Si layer 3 and the n-type single crystal SiGeC layer 29 is reduced. Therefore, in the heat treatment when forming the emitter, n Since dislocations and defects are less likely to occur at the hetero interface between the n-type single crystal Si layer 3 and the n-type single crystal SiGe layer 7 and the diffusion of leakage current and impurities through these is suppressed, the yield of the HBT is improved. In addition, reliability can be improved. Further, according to the present example, the surface roughness of the single crystal SiGeC layer is 0.20 nm or less, which is almost equal to the surface roughness of the single crystal SiGe layer having the same Ge composition ratio. As a result, the gap generated at the interface between the high-concentration p-type single crystal SiGeC layer 9 and the external base layer 26 is reduced as compared with the second embodiment, and the contact area is increased. As a result, the base resistance is reduced, so that higher speed operation of the HBT can be realized.

又、本実施例では、ラフネスが０.２０ｎｍ以下であることにより、ｎ型単結晶ＳｉＧｅＣ層２９、及びｐ型単結晶ＳｉＧｅＣ層９の膜厚が均一となる。これにより、ＨＢＴの特性のバラつきが減少し、歩留まりが向上する。尚、本実施例はエミッタ、ベース、コレクタの少なくとも一部に単結晶ＳｉＧｅＣ層を含んでいるＨＢＴには全て適用でき、同様の効果が得られることは言うまでもない。
＜本願発明の一般的特徴のまとめ＞
本願発明によれば、コレクタのｎ型単結晶Ｓｉ層とベースのｐ型単結晶ＳｉＧｅＣ層の間に、コレクタの単結晶ＳｉＧｅ層を設ける場合、単結晶ＳｉＧｅ層とｐ型単結晶ＳｉＧｅＣ層のヘテロ界面において、単結晶ＳｉＧｅ層のバンドギャップがｐ型単結晶ＳｉＧｅＣ層以下とすることにより、コレクタ電流が増加した場合でも、ベースから近い位置にエネルギー障壁が形成されないため、電子の走行が阻害されない。これにより、高コレクタ電流時であっても、低コレクタ電流時と同様のＨＢＴの高い動作速度を維持することができる。又、コレクタに単結晶ＳｉＧｅ層を設けることにより、同程度の膜厚を有するＳｉＧｅＣ層を設ける場合と比べ、真性部分の形成時間が短縮することから、ＨＢＴの製造コストを削減できる。更に、ＨＢＴの真性部分を選択エピタキシャル成長を用いて形成するとき、絶縁膜上に多結晶半導体層が形成されにくくなる。この結果、ベース、エミッタ等でのショートの発生が少なくなり、ＨＢＴの信頼性が向上する。真性部分に設けた単結晶ＳｉＧｅＣ層のＧｅとＣの比率を５から２０までの間とし、ＧｅとＣの組成比を連動させることにより、単結晶ＳｉＧｅＣ層の表面ラフネスが小さくなることから、真性ベースのｐ型単結晶ＳｉＧｅＣ層と外部ベース層の接触面積が増加し、ベース抵抗が下がる。これにより、ＨＢＴの動作速度を高めることができる。 In this embodiment, since the roughness is 0.20 nm or less, the thicknesses of the n-type single crystal SiGeC layer 29 and the p-type single crystal SiGeC layer 9 are uniform. As a result, variations in the characteristics of the HBT are reduced and the yield is improved. The present embodiment can be applied to all HBTs including a single crystal SiGeC layer in at least a part of the emitter, base, and collector, and it goes without saying that the same effect can be obtained.
<Summary of general features of the present invention>
According to the present invention, when the collector single-crystal SiGe layer is provided between the collector n-type single-crystal Si layer and the base p-type single-crystal SiGeC layer, the single-crystal SiGe layer and the p-type single-crystal SiGeC layer are heterogeneous. By setting the band gap of the single crystal SiGe layer to be equal to or less than that of the p-type single crystal SiGeC layer at the interface, even when the collector current increases, an energy barrier is not formed at a position close to the base, so that electron travel is not hindered. As a result, even when the collector current is high, the same high operating speed of the HBT as when the collector current is low can be maintained. Also, by providing a single crystal SiGe layer on the collector, the formation time of the intrinsic part is shortened compared with the case of providing a SiGeC layer having the same thickness, so that the manufacturing cost of the HBT can be reduced. Furthermore, when the intrinsic part of the HBT is formed by selective epitaxial growth, it becomes difficult to form a polycrystalline semiconductor layer on the insulating film. As a result, the occurrence of short circuits at the base, emitter, etc. is reduced, and the reliability of the HBT is improved. The surface roughness of the single-crystal SiGeC layer is reduced by setting the ratio of Ge and C of the single-crystal SiGeC layer provided in the intrinsic part between 5 and 20, and interlocking the composition ratio of Ge and C. The contact area between the base p-type single crystal SiGeC layer and the external base layer increases, and the base resistance decreases. Thereby, the operating speed of the HBT can be increased.

以下に本願発明の主な実施の諸形態を列挙する。
（１）第１導電型単結晶Ｓｉ層上に設けられた第１導電型単結晶ＳｉＧｅ層からなるコレクタと、前記第１導電型単結晶ＳｉＧｅＣ上に設けられた前記第１導電型と反対導電型の第２導電型単結晶ＳｉＧｅＣ層からなるベースと、前記第２導電型単結晶ＳｉＧｅＣ層上に設けられた第２の第１導電型単結晶Ｓｉ層からなるエミッタを有するヘテロ接合バイポーラトランジスタであって、前記第１導電型単結晶ＳｉＧｅ層の第２導電型単結晶ＳｉＧｅＣ層側のバンドギャップが前記第２導電型単結晶ＳｉＧｅＣ層の第１導電型単結晶ＳｉＧｅ層側のバンドギャップと略等しいかもしくは小さい事を特徴とするヘテロ接合バイポーラトランジスタ。
（２）前記第１導電型単結晶ＳｉＧｅ層と第２導電型単結晶ＳｉＧｅＣ層の間に更にコレクタの一部となる第１導電型単結晶ＳｉＧｅＣ層を有し、前記第１導電型単結晶ＳｉＧｅＣ層の第１導電型単結晶ＳｉＧｅ層側のバンドギャップが前記第１導電型単結晶ＳｉＧｅ層の第１導電型単結晶ＳｉＧｅＣ層側のバンドギャップと略等しいかもしくは大きく、且つ、前記第１導電型単結晶ＳｉＧｅＣ層の第２導電型単結晶ＳｉＧｅＣ層側のバンドギャップが前記第２導電型単結晶ＳｉＧｅＣ層の第１導電型単結晶ＳｉＧｅＣ層側のバンドギャップと略等しいかもしくは小さいことを特徴とする請求項１記載のヘテロ接合バイポーラトランジスタ。
（３）第１導電型単結晶Ｓｉ層上に設けられた第１導電型単結晶ＳｉＧｅＣ層からなるコレクタと、前記第１導電型単結晶ＳｉＧｅＣ上に設けられた前記第１導電型と反対導電型の第２導電型単結晶ＳｉＧｅ層からなるベースと、前記第２導電型単結晶ＳｉＧｅ層上に設けられた第２の第１導電型単結晶Ｓｉ層からなるエミッタを有するヘテロ接合バイポーラトランジスタであって、前記第１導電型単結晶ＳｉＧｅＣ層の第２導電型単結晶ＳｉＧｅ層側のバンドギャップが前記第２導電型単結晶ＳｉＧｅ層の第１導電型単結晶ＳｉＧｅＣ層側のバンドギャップと略等しいかもしくは小さい事を特徴とするヘテロ接合バイポーラトランジスタ。
（４）前記第１導電型単結晶Ｓｉ層と第１導電型単結晶ＳｉＧｅＣ層の間に更にコレクタの一部となる第１導電型単結晶ＳｉＧｅ層を有し、前記第１導電型単結晶ＳｉＧｅ層の第１導電型単結晶ＳｉＧｅＣ層側のバンドギャップが前記第１導電型単結晶ＳｉＧｅＣ層の第１導電型単結晶ＳｉＧｅ層側のバンドギャップと略等しいかもしくは小さいことを特徴とする前項（３）に記載のヘテロ接合バイポーラトランジスタ。
（５）前記第２導電型単結晶層と第２の第１導電型単結晶Ｓｉ層の間に更にエミッタの一部となる第２の第１導電型単結晶ＳｉＧｅ層を有することを特徴とする前項（１）より（４）に記載のヘテロ接合バイポーラトランジスタ。
（６）前記第２の第１導電型単結晶ＳｉＧｅ層の第２導電型単結晶層側のバンドギャップが前記第２導電型単結晶層の第２の第１導電型単結晶ＳｉＧｅ層側のバンドギャップと略等しいかもしくは大きいことを特徴とする前記（５）に記載のヘテロ接合バイポーラトランジスタ。
（７）前記第２導電型単結晶層と第２の第１導電型単結晶Ｓｉ層の間に更にエミッタの一部となる第１導電型単結晶ＳｉＣ層を有することを特徴とする前項（１）より（４）に記載のヘテロ接合バイポーラトランジスタ。
（８）前記第１導電型単結晶ＳｉＣ層の第２導電型単結晶層側のバンドギャップが前記第２導電型単結晶層の第１導電型単結晶ＳｉＣ層側のバンドギャップと略等しいかもしくは大きいことを特徴とする前記（７）に記載のヘテロ接合バイポーラトランジスタ。
（９）前記第２導電型単結晶層と第２の第１導電型単結晶Ｓｉ層の間に更にエミッタの一部となる第２の第１導電型単結晶ＳｉＧｅＣ層を有することを特徴とする前項（１）より（４）に記載のヘテロ接合バイポーラトランジスタ。
（１０）前記第２の第１導電型単結晶ＳｉＧｅＣ層の第２導電型単結晶層側のバンドギャップが前記第２導電型単結晶層の第２の第１導電型単結晶ＳｉＧｅＣ層側のバンドギャップと略等しいかもしくは大きいことを特徴とする前項（９）に記載のヘテロ接合バイポーラトランジスタ。
（１１）前記第２導電型単結晶層と第２の第１導電型単結晶Ｓｉ層の間において、前記第２導電型単結晶層上に設けられたエミッタの一部となる第２の第１導電型単結晶ＳｉＧｅＣ層と、前記第１導電型単結晶ＳｉＧｅＣ層上に設けられたエミッタの一部となる第１導電型単結晶ＳｉＣ層を有することを特徴とする前項（１）より（４）に記載のヘテロ接合バイポーラトランジスタ。
（１２）前記第２の第１導電型単結晶ＳｉＧｅＣ層の第２導電型単結晶層側のバンドギャップが第２導電型単結晶層の第２の第１導電型単結晶ＳｉＧｅＣ層側のバンドギャップと略等しいかもしくは大きいことを特徴とする前項（１１）に記載のヘテロ接合バイポーラトランジスタ。
（１３）前記第１導電型単結晶ＳｉＣ層の第２導電型単結晶層側のバンドギャップが第２導電型単結晶層の第１導電型単結晶ＳｉＣ層側のバンドギャップと略等しいかもしくは大きいことを特徴とする前項（１１）又は（１２）に記載のヘテロ接合バイポーラトランジスタ。
（１４）ベースとコレクタの少なくとも一部で、エミッタ側からコレクタ側に向かってＧｅ組成比が増加する領域を有することを特徴とする前項（１）より（１３）に記載のヘテロ接合バイポーラトランジスタ。
（１５）前記第２の第１導電型単結晶ＳｉＧｅ層中の少なくとも一部において、エミッタ側からコレクタ側に向かってＧｅ組成比が増加する領域を有することを特徴とする前項（５）又は（６）に記載のヘテロ接合バイポーラトランジスタ。
（１６）前記第２の第１導電型単結晶ＳｉＧｅＣ層中の少なくとも一部において、エミッタ側からコレクタ側に向かってＧｅ組成比が増加する領域を有することを特徴とする前項（９）より（１３）に記載のヘテロ接合バイポーラトランジスタ。
（１７）コレクタの少なくとも一部において、エミッタ側からコレクタ側に向かってＧｅ組成比が減少する領域を有することを特徴とする前項（１）より（１６）に記載のヘテロ接合バイポーラトランジスタ。
（１８）エミッタの少なくとも一部に、エミッタ側からコレクタ側に向かってＣ組成比が増加する領域を有することを特徴とする前項（５）より（１７）に記載のヘテロ接合バイポーラトランジスタ。
（１９）ベースとコレクタの少なくとも一部に、エミッタ側からコレクタ側に向かってＣ組成比が減少する領域を有することを特徴とする前項（２）より（１８）に記載のヘテロ接合バイポーラトランジスタ。
（２０）ＧｅとＣを共に含む単結晶層におけるＧｅ組成のＣ組成に対する比が５以上２０以下であることを特徴とする前項（１）より（２）及び（５）より（１９）に記載のヘテロ接合バイポーラトランジスタ。
（２１）単結晶基板上に設けられた開口部を有する絶縁膜と、前記絶縁膜の開口部内に設けられたコレクタとなる第１導電型単結晶ＳｉＧｅ層と、前記第１導電型単結晶ＳｉＧｅ層上に設けられた第２導電型単結晶ＳｉＧｅＣ層と、前記第２導電型単結晶ＳｉＧｅＣ層上に設けられた第２の第１導電型単結晶Ｓｉ層を有することを特徴とする前項（１）より（２）及び（５）より（２０）に記載のヘテロ接合バイポーラトランジスタ。
（２２）単結晶基板上に絶縁膜を形成する工程と、前記絶縁膜に開口部を設ける工程と、前記開口部内のみにコレクタとなる第１導電型単結晶ＳｉＧｅ層を選択エピタキシャル成長により形成する工程と、前記開口部内のみに前記第１導電型単結晶ＳｉＧｅ層上に第２導電型単結晶ＳｉＧｅＣ層を選択エピタキシャル成長により形成することを特徴とするヘテロ接合バイポーラトランジスタの製造方法。
（２３）単結晶基板上に設けられた開口部を有する絶縁膜と、前記絶縁膜の開口部内に設けられたコレクタとなる第１導電型単結晶ＳｉＧｅＣ層と、前記第１導電型単結晶ＳｉＧｅＣ層上に設けられた第２導電型単結晶ＳｉＧｅ層と、前記第２導電型単結晶ＳｉＧｅ層上に設けられた第２の第１導電型単結晶Ｓｉ層を有することを特徴とする前項（３）より（２０）に記載のヘテロ接合バイポーラトランジスタ。
（２４）単結晶基板上に絶縁膜を形成する工程と、前記絶縁膜に開口部を設ける工程と、前記開口部内のみにコレクタとなる第１導電型単結晶ＳｉＧｅＣ層を選択エピタキシャル成長により形成する工程と、前記開口部内のみに前記第１導電型単結晶ＳｉＧｅＣ層上に第２導電型単結晶ＳｉＧｅ層を選択エピタキシャル成長により形成することを特徴とするヘテロ接合バイポーラトランジスタの製造方法。 Listed below are main embodiments of the present invention.
(1) A collector composed of a first conductivity type single crystal SiGe layer provided on the first conductivity type single crystal SiGe layer, and a conductivity opposite to the first conductivity type provided on the first conductivity type single crystal SiGeC. A heterojunction bipolar transistor having a base made of a second conductivity type single crystal SiGeC layer of a type and an emitter made of a second first conductivity type single crystal SiGe layer provided on the second conductivity type single crystal SiGeC layer The band gap of the first conductivity type single crystal SiGe layer on the second conductivity type single crystal SiGeC layer side is substantially the same as the band gap of the second conductivity type single crystal SiGeC layer on the first conductivity type single crystal SiGe layer side. Heterojunction bipolar transistor characterized by being equal or smaller.
(2) The first conductivity type single crystal SiGeC layer further comprising a first conductivity type single crystal SiGeC layer to be a part of a collector between the first conductivity type single crystal SiGe layer and the second conductivity type single crystal SiGeC layer, and the first conductivity type single crystal The band gap on the first conductivity type single crystal SiGe layer side of the SiGeC layer is substantially equal to or larger than the band gap on the first conductivity type single crystal SiGeC layer side of the first conductivity type single crystal SiGe layer, and the first The band gap of the conductive single crystal SiGeC layer on the second conductive single crystal SiGeC layer side is substantially equal to or smaller than the band gap of the second conductive single crystal SiGeC layer on the first conductive single crystal SiGeC layer side. The heterojunction bipolar transistor according to claim 1.
(3) A collector composed of a first conductivity type single crystal SiGeC layer provided on the first conductivity type single crystal SiGe layer, and a conductivity opposite to the first conductivity type provided on the first conductivity type single crystal SiGeC. A heterojunction bipolar transistor having a base composed of a second conductivity type single crystal SiGe layer of a type and an emitter composed of a second first conductivity type single crystal Si layer provided on the second conductivity type single crystal SiGe layer The band gap of the first conductivity type single crystal SiGeC layer on the second conductivity type single crystal SiGe layer side is substantially equal to the band gap of the second conductivity type single crystal SiGe layer on the first conductivity type single crystal SiGeC layer side. Heterojunction bipolar transistor characterized by being equal or smaller.
(4) A first conductivity type single crystal SiGe layer that is a part of a collector is further provided between the first conductivity type single crystal Si layer and the first conductivity type single crystal SiGeC layer, and the first conductivity type single crystal The band gap of the SiGe layer on the first conductivity type single crystal SiGeC layer side is substantially equal to or smaller than the band gap on the first conductivity type single crystal SiGeC layer side of the first conductivity type single crystal SiGeC layer. The heterojunction bipolar transistor according to (3).
(5) A second first conductivity type single crystal SiGe layer which becomes a part of an emitter is further provided between the second conductivity type single crystal layer and the second first conductivity type single crystal Si layer. The heterojunction bipolar transistor according to any one of (1) to (4).
(6) A band gap on the second conductivity type single crystal layer side of the second first conductivity type single crystal SiGe layer is larger than that on the second first conductivity type single crystal SiGe layer side of the second conductivity type single crystal layer. The heterojunction bipolar transistor according to (5), wherein the heterojunction bipolar transistor is substantially equal to or larger than a band gap.
(7) The preceding item (1), further comprising a first conductivity type single crystal SiC layer serving as a part of an emitter between the second conductivity type single crystal layer and the second first conductivity type single crystal Si layer. The heterojunction bipolar transistor according to any one of 1) to (4).
(8) Whether a band gap on the second conductivity type single crystal layer side of the first conductivity type single crystal SiC layer is substantially equal to a band gap on the first conductivity type single crystal SiC layer side of the second conductivity type single crystal layer. Alternatively, the heterojunction bipolar transistor according to (7), which is large.
(9) A second first conductivity type single crystal SiGeC layer which becomes a part of an emitter is further provided between the second conductivity type single crystal layer and the second first conductivity type single crystal Si layer. The heterojunction bipolar transistor according to any one of (1) to (4).
(10) The band gap on the second conductivity type single crystal layer side of the second first conductivity type single crystal SiGeC layer is equal to that on the second first conductivity type single crystal SiGeC layer side of the second conductivity type single crystal layer. The heterojunction bipolar transistor according to item (9), wherein the heterojunction bipolar transistor is substantially equal to or larger than a band gap.
(11) A second second portion which becomes a part of an emitter provided on the second conductivity type single crystal layer between the second conductivity type single crystal layer and the second first conductivity type single crystal Si layer. According to the item (1), characterized in that it has a one-conductivity-type single-crystal SiGeC layer and a first-conductivity-type single-crystal SiC layer serving as part of an emitter provided on the first-conductivity-type single-crystal SiGeC layer. The heterojunction bipolar transistor described in 4).
(12) The band gap on the second conductivity type single crystal layer side of the second first conductivity type single crystal SiGeC layer is a band on the second conductivity type single crystal SiGeC layer side of the second conductivity type single crystal layer. The heterojunction bipolar transistor according to item (11), wherein the heterojunction bipolar transistor is substantially equal to or larger than the gap.
(13) A band gap on the second conductivity type single crystal layer side of the first conductivity type single crystal SiC layer is substantially equal to a band gap on the first conductivity type single crystal SiC layer side of the second conductivity type single crystal layer, or 13. The heterojunction bipolar transistor according to item (11) or (12), which is large.
(14) The heterojunction bipolar transistor as described in (1) to (13) above, wherein at least a part of the base and the collector has a region where the Ge composition ratio increases from the emitter side toward the collector side.
(15) At least a part of the second first-conductivity-type single-crystal SiGe layer has a region in which the Ge composition ratio increases from the emitter side toward the collector side. The heterojunction bipolar transistor according to 6).
(16) From (9) above, wherein at least a part of the second first-conductivity-type single-crystal SiGeC layer has a region in which the Ge composition ratio increases from the emitter side toward the collector side. The heterojunction bipolar transistor according to 13).
(17) The heterojunction bipolar transistor as described in (1) to (16) above, wherein at least a part of the collector has a region in which the Ge composition ratio decreases from the emitter side toward the collector side.
(18) The heterojunction bipolar transistor as described in (5) to (17) above, wherein at least a part of the emitter has a region in which the C composition ratio increases from the emitter side toward the collector side.
(19) The heterojunction bipolar transistor according to (18) to (18) above, wherein at least a part of the base and the collector has a region in which the C composition ratio decreases from the emitter side toward the collector side.
(20) The ratio of the Ge composition to the C composition in the single crystal layer containing both Ge and C is 5 or more and 20 or less, as described in (2) and (5) to (19) above. Heterojunction bipolar transistor.
(21) An insulating film having an opening provided on the single crystal substrate, a first conductivity type single crystal SiGe layer serving as a collector provided in the opening of the insulation film, and the first conductivity type single crystal SiGe The above-mentioned item comprising a second conductivity type single crystal SiGeC layer provided on the layer and a second first conductivity type single crystal Si layer provided on the second conductivity type single crystal SiGeC layer. The heterojunction bipolar transistor according to (1) to (2) and (5) to (20).
(22) A step of forming an insulating film on the single crystal substrate, a step of providing an opening in the insulating film, and a step of forming a first conductivity type single crystal SiGe layer serving as a collector only in the opening by selective epitaxial growth. And forming a second conductivity type single crystal SiGeC layer on the first conductivity type single crystal SiGe layer only in the opening by selective epitaxial growth.
(23) An insulating film having an opening provided on the single crystal substrate, a first conductivity type single crystal SiGeC layer serving as a collector provided in the opening of the insulation film, and the first conductivity type single crystal SiGeC (1) a second conductivity type single crystal SiGe layer provided on the layer; and a second first conductivity type single crystal Si layer provided on the second conductivity type single crystal SiGe layer. The heterojunction bipolar transistor according to 3) to (20).
(24) A step of forming an insulating film on the single crystal substrate, a step of providing an opening in the insulating film, and a step of forming a first conductivity type single crystal SiGeC layer serving as a collector only in the opening by selective epitaxial growth And forming a second conductivity type single crystal SiGe layer on the first conductivity type single crystal SiGeC layer only in the opening by selective epitaxial growth.

以上詳細に説明したように、本願発明によれば、コレクタのｎ型単結晶Ｓｉ層とベースのｐ型単結晶ＳｉＧｅＣ層との間に、コレクタの単結晶ＳｉＧｅ層を設ける場合、単結晶ＳｉＧｅ層とｐ型単結晶ＳｉＧｅC層のヘテロ界面において、単結晶ＳｉＧｅ層のバンドギャップがｐ型単結晶ＳｉＧｅＣ層以下とすることにより、コレクタ電流が増加した場合でも、ベースから近い位置にエネルギー障壁が形成されないため、電子の走行が阻害されない。これにより、高コレクタ電流時であっても、低コレクタ電流時と同様のＨＢＴの高い動作速度を維持することができる。   As described above in detail, according to the present invention, when the collector single-crystal SiGe layer is provided between the collector n-type single-crystal Si layer and the base p-type single-crystal SiGeC layer, the single-crystal SiGe layer When the collector current is increased by setting the band gap of the single crystal SiGe layer to be equal to or less than the p type single crystal SiGeC layer at the heterointerface between the p-type single crystal SiGeC layer and the p-type single crystal SiGeC layer, no energy barrier is formed at a position close to the base. Therefore, the traveling of electrons is not hindered. As a result, even when the collector current is high, the same high operating speed of the HBT as when the collector current is low can be maintained.

又、コレクタに単結晶ＳｉＧｅ層を設けることにより、同程度の膜厚を有するＳｉＧｅＣ層を設ける場合と比べ、真性部分の形成時間が短縮することから、ＨＢＴの製造コストを削減できる。   Also, by providing a single crystal SiGe layer on the collector, the formation time of the intrinsic part is shortened compared with the case of providing a SiGeC layer having the same thickness, so that the manufacturing cost of the HBT can be reduced.

更に、ＨＢＴの真性部分を選択エピタキシャル成長を用いて形成するとき、絶縁膜上に多結晶半導体層が形成されにくくなる。この結果、ベース、エミッタ等でのショートの発生が少なくなり、ＨＢＴの信頼性が向上する。真性部分に設けた単結晶ＳｉＧｅＣ層のＧｅとＣの比率を５から２０までの間とし、ＧｅとＣの組成比を連動させることにより、単結晶ＳｉＧｅＣ層の表面ラフネスが小さくなることから、真性ベースのｐ型単結晶ＳｉＧｅＣ層と外部ベース層の接触面積が増加し、ベース抵抗が下がる。これにより、ＨＢＴの動作速度を高めることができる。   Furthermore, when the intrinsic part of the HBT is formed by selective epitaxial growth, it becomes difficult to form a polycrystalline semiconductor layer on the insulating film. As a result, the occurrence of short circuits at the base, emitter, etc. is reduced, and the reliability of the HBT is improved. The surface roughness of the single-crystal SiGeC layer is reduced by setting the ratio of Ge and C of the single-crystal SiGeC layer provided in the intrinsic part between 5 and 20, and interlocking the composition ratio of Ge and C. The contact area between the base p-type single crystal SiGeC layer and the external base layer increases, and the base resistance decreases. Thereby, the operating speed of the HBT can be increased.

図１は、本願発明の第１の実施形態の真性領域の断面図である。FIG. 1 is a cross-sectional view of an intrinsic region according to the first embodiment of the present invention. 図２は、図１に示した真性部分を有するＨＢＴの縦断面構造図である。FIG. 2 is a longitudinal sectional structural view of the HBT having the intrinsic part shown in FIG. 図３は、図２に示した本願発明のＨＢＴの製造方法を工程順に示したＨＢＴの部分断面図である。FIG. 3 is a partial cross-sectional view of the HBT showing the method of manufacturing the HBT of the present invention shown in FIG. 2 in the order of steps. 図４は、図１に示した半導体多層膜が形成された直後のＧｅ、Ｃ組成比および不純物濃度プロファイルを示す図である。FIG. 4 is a diagram showing the Ge, C composition ratio and impurity concentration profile immediately after the semiconductor multilayer film shown in FIG. 1 is formed. 図５は、図４で示したＧｅおよびＣ組成比分布と不純物分布をもつ半導体多層膜に、エミッタ形成のためのアニールを行い、ＨＢＴの真性部分を形成したときのＧｅおよびＣ組成比分布と不純物分布を示す図である。FIG. 5 shows the Ge and C composition ratio distribution when the semiconductor multilayer film having the Ge and C composition ratio distribution and the impurity distribution shown in FIG. 4 is annealed for emitter formation to form an intrinsic part of the HBT. It is a figure which shows impurity distribution. 図６は、ＨＢＴが通常の動作状態であるときと、コレクタ電流が大きくなり、中性ベースがコレクタ側に延びたときのエネルギーバンド構造を示す図である。FIG. 6 is a diagram showing an energy band structure when the HBT is in a normal operation state and when the collector current increases and the neutral base extends to the collector side. 図７は、選択エピタキシャル成長を用いてＨＢＴの真性部分を形成する、本願発明の第２の実施形態の断面図である。FIG. 7 is a cross-sectional view of a second embodiment of the present invention in which the intrinsic portion of the HBT is formed using selective epitaxial growth. 図８は、図７に示した本願発明のＨＢＴの製造方法を工程順に示したＨＢＴの部分断面図である。FIG. 8 is a partial cross-sectional view of the HBT showing the method of manufacturing the HBT of the present invention shown in FIG. 7 in the order of steps. 図９は、以降の製造方法を工程順に示したＨＢＴの部分断面図である。FIG. 9 is a partial cross-sectional view of the HBT showing the subsequent manufacturing method in the order of steps. 図１０は、本願発明の第３の実施形態のＨＢＴの真性領域の断面図である。FIG. 10 is a cross-sectional view of the intrinsic region of the HBT according to the third embodiment of the present invention. 図１１は、本願発明の第４の実施の形態の真性領域の断面図である。FIG. 11 is a cross-sectional view of the intrinsic region of the fourth embodiment of the present invention. 図１２は、本願発明の第５の実施形態の真性領域の断面図である。FIG. 12 is a cross-sectional view of the intrinsic region of the fifth embodiment of the present invention. 図１３は、本願発明の第６の実施形態の真性領域の断面図である。FIG. 13 is a cross-sectional view of the intrinsic region of the sixth embodiment of the present invention. 図１４は、本願発明のＨＢＴの第６の実施形態でのＧｅ及びＣ組成比プロファイルを示す図である。FIG. 14 is a diagram showing a Ge and C composition ratio profile in the sixth embodiment of the HBT of the present invention. 図１５は、本願発明の第７の実施形態の真性領域の断面図である。FIG. 15 is a cross-sectional view of the intrinsic region of the seventh embodiment of the present invention. 図１６は、本願発明の第８の実施形態の真性領域の断面図である。FIG. 16 is a sectional view of an intrinsic region according to the eighth embodiment of the present invention. 図１７は、本願発明のＨＢＴの第８の実施形態でのＧｅ及びＣ組成比プロファイルを示す図である。FIG. 17 is a diagram showing a Ge and C composition ratio profile in the eighth embodiment of the HBT of the present invention. 図１８は、本願発明の第９の実施形態の真性領域の断面図である。FIG. 18 is a cross-sectional view of the intrinsic region of the ninth embodiment of the present invention. 図１９は、本願発明のＨＢＴの第１０の実施例でのＧｅ及びＣ組成比プロファイルを示す図である。FIG. 19 is a diagram showing a Ge and C composition ratio profile in the tenth embodiment of the HBT of the present invention. 図２０は、本願発明のＨＢＴの第１１の実施例でのＧｅ及びＣ組成比プロファイルを示す図である。FIG. 20 is a diagram showing a Ge and C composition ratio profile in the eleventh embodiment of the HBT of the present invention. 図２１は、本願発明のＨＢＴの第１２の実施例でのＧｅ及びＣ組成比プロファイルを示す図である。FIG. 21 is a diagram showing a Ge and C composition ratio profile in the twelfth embodiment of the HBT of the present invention. 図２２は、本願発明のＨＢＴの第１３の実施例でのＧｅ及びＣ組成比プロファイルを示す図である。FIG. 22 is a diagram showing a Ge and C composition ratio profile in the thirteenth embodiment of the HBT of the present invention. 図２３は、本願発明のＨＢＴの第１４の実施例でのＧｅ及びＣ組成比プロファイルを示す図である。FIG. 23 is a diagram showing a Ge and C composition ratio profile in the fourteenth embodiment of the HBT of the present invention. 図２４は、従来例のＨＢＴの真性部分における断面図である。FIG. 24 is a cross-sectional view of an intrinsic part of a conventional HBT. 図２５は、従来例のＨＢＴのＧｅ、Ｃ組成比及び不純物濃度のプロファイルを示す図である。FIG. 25 is a diagram showing a profile of Ge, C composition ratio and impurity concentration of a conventional HBT. 図２６は、図２５に示した不純物濃度のプロファイルを有する従来例のＨＢＴのエネルギーバンド構造を示した図である。FIG. 26 is a diagram showing an energy band structure of a conventional HBT having the impurity concentration profile shown in FIG. 図２７は、従来例のＨＢＴの真性部分における断面図である。FIG. 27 is a cross-sectional view of an intrinsic part of a conventional HBT.

符号の説明Explanation of symbols

１…Ｓｉ基板、２…高濃度ｎ型単結晶Ｓｉ層、３…コレクタｎ型単結晶Ｓｉ層、４、２１、２２…コレクタ・ベース分離絶縁膜、５、２０…絶縁膜、６…コレクタ引き出し層（高濃度ｎ型単結晶Ｓｉ層）、７…コレクタｎ型単結晶ＳｉＧｅ層、８…ｎ型多結晶ＳｉＧｅ層、９…ベース・高濃度ｐ型単結晶ＳｉＧｅＣ層、１０…高濃度ｐ型多結晶ＳｉＧｅＣ層、１１…エミッタｎ型単結晶Ｓｉ層、１２…ｎ型多結晶ＳｉＧｅ層、１３、２４、２７、２８…エミッタ・ベース分離絶縁膜、１４…エミッタ引き出し層（高濃度ｎ型多結晶Ｓｉ層）、１５…エミッタ、１６…層間絶縁膜、１７…エミッタ電極、１８…ベース電極、１９…コレクタ電極、２３…ベース引き出し層（高濃度ｐ型多結晶Ｓｉ層）、２５…コレクタ・高濃度ｎ型単結晶Ｓｉ層、２６…外部ベース層（高濃度ｐ型多結晶ＳｉＧｅＣ層、ＳｉＧｅ層）、２９…コレクタｎ型単結晶ＳｉＧｅＣ層、３０…ベースｐ型単結晶ＳｉＧｅ層、３１…エミッタｎ型単結晶ＳｉＧｅ層、３２…エミッタｎ型単結晶ＳｉＣ層、３３…エミッタｎ型単結晶ＳｉＧｅＣ層。 DESCRIPTION OF SYMBOLS 1 ... Si substrate, 2 ... High concentration n-type single-crystal Si layer, 3 ... Collector n-type single-crystal Si layer 4, 21, 22 ... Collector / base isolation insulation film 5, 20 ... Insulation film, 6 ... Collector extraction Layer (high-concentration n-type single crystal Si layer), 7... Collector n-type single-crystal SiGe layer, 8... N-type polycrystalline SiGe layer, 9... Base / high-concentration p-type single-crystal SiGeC layer, 10. Polycrystalline SiGeC layer, 11... Emitter n-type single crystal Si layer, 12... N-type polycrystalline SiGe layer, 13, 24, 27, 28... Emitter-base isolation insulating film, 14. Crystal Si layer), 15 ... Emitter, 16 ... Interlayer insulating film, 17 ... Emitter electrode, 18 ... Base electrode, 19 ... Collector electrode, 23 ... Base extraction layer (high-concentration p-type polycrystalline Si layer), 25 ... Collector High concentration n-type single crystal Si layer 26 ... External base layer (high-concentration p-type polycrystalline SiGeC layer, SiGe layer), 29 ... Collector n-type single crystal SiGeC layer, 30 ... Base p-type single crystal SiGe layer, 31 ... Emitter n-type single crystal SiGe layer, 32 ... emitter n-type single crystal SiC layer, 33 ... emitter n-type single crystal SiGeC layer.

Claims (8)

第１導電型の単結晶Ｓｉ層上に設けられた第１導電型の単結晶ＳｉＧｅ層からなるコレクタと、前記第１導電型の単結晶ＳｉＧｅ層上に設けられた前記第１導電型と反対導電型の第２導電型の単結晶ＳｉＧｅＣ層からなるベースと、前記第２導電型の単結晶ＳｉＧｅＣ層上に設けられた第１導電型のエミッタとを有し、且つ、前記単結晶ＳｉＧｅＣ層を構成するＣの成分が前記ベースと前記コレクタとのヘテロ界面近傍で前記ベース側から前記コレクタ側に向かって減少していることによって前記第１導電型の単結晶ＳｉＧｅ層の前記第２導電型の単結晶ＳｉＧｅＣ層側のバンドギャップが前記第２導電型の単結晶ＳｉＧｅＣ層の第１導電型の単結晶ＳｉＧｅ層側のバンドギャップと等しいかもしくは小さいことを特徴とするヘテロ接合バイポーラトランジスタ。   A collector made of a first conductivity type single crystal SiGe layer provided on the first conductivity type single crystal SiGe layer, and opposite to the first conductivity type provided on the first conductivity type single crystal SiGe layer A single conductivity type second conductivity type single crystal SiGeC layer; a first conductivity type emitter provided on the second conductivity type single crystal SiGeC layer; and the single crystal SiGeC layer The second conductivity type of the single-crystal SiGe layer of the first conductivity type is reduced in the vicinity of the heterointerface between the base and the collector from the base side toward the collector side. A band gap on the single crystal SiGeC layer side of the second conductive type single crystal SiGeC layer is equal to or smaller than a band gap on the first conductivity type single crystal SiGe layer side of the second conductivity type single crystal SiGeC layer. Over La transistor. 請求項１において、
前記第１導電型の単結晶ＳｉＧｅ層と前記第２導電型の単結晶ＳｉＧｅＣ層との間に、コレクタの一部となる第１導電型の単結晶ＳｉＧｅＣ層を有し、前記第１導電型の単結晶ＳｉＧｅＣ層の第１導電型の単結晶ＳｉＧｅ層側のバンドギャップが、前記第１導電型の単結晶ＳｉＧｅ層の第１導電型の単結晶ＳｉＧｅＣ層側のバンドギャップと等しいかもしくは大きく、且つ、前記第１導電型の単結晶ＳｉＧｅＣ層の第２導電型単結晶ＳｉＧｅＣ層側のバンドギャップが、前記第２導電型の単結晶ＳｉＧｅＣ層の第１導電型の単結晶ＳｉＧｅＣ層側のバンドギャップと等しいか、もしくは小さいことを特徴とするヘテロ接合バイポーラトランジスタ。 In claim 1,
Between the first conductivity type single crystal SiGe layer and the second conductivity type single crystal SiGeC layer, a first conductivity type single crystal SiGeC layer serving as a part of a collector is provided, and the first conductivity type The band gap on the first conductivity type single crystal SiGe layer side of the single crystal SiGeC layer is equal to or larger than the band gap on the first conductivity type single crystal SiGeC layer side of the first conductivity type single crystal SiGe layer. In addition, the band gap of the first conductivity type single crystal SiGeC layer on the second conductivity type single crystal SiGeC layer side is equal to the first conductivity type single crystal SiGeC layer side of the second conductivity type single crystal SiGeC layer. A heterojunction bipolar transistor characterized by being equal to or smaller than a band gap. 第１導電型の単結晶Ｓｉ層上に設けられた第１導電型の単結晶ＳｉＧｅＣ層からなるコレクタと、前記第１導電型の単結晶ＳｉＧｅＣ層上に設けられた前記第１導電型と反対導電型の第２導電型の単結晶ＳｉＧｅ層からなるベースと、前記第２導電型の単結晶ＳｉＧｅ層上に設けられた第１導電型のエミッタとを有し、且つ、前記単結晶ＳｉＧｅＣ層を構成するＣの成分が前記ベースと前記コレクタとのヘテロ界面近傍で前記コレクタ側から前記ベース側に向かって減少していることによって前記第１導電型の単結晶ＳｉＧｅＣ層の第２導電型の単結晶ＳｉＧｅ層側のバンドギャップが、前記第２導電型の単結晶ＳｉＧｅ層の第１導電型の単結晶ＳｉＧｅＣ層側のバンドギャップと等しいか、もしくは小さい事を特徴とするヘテロ接合バイポーラトランジスタ。   A collector composed of a first conductivity type single crystal SiGeC layer provided on the first conductivity type single crystal SiGe layer, and opposite to the first conductivity type provided on the first conductivity type single crystal SiGeC layer A single-crystal SiGeC layer having a base composed of a second-conductivity-type single-crystal SiGe layer; a first-conductivity-type emitter provided on the second-conductivity-type single-crystal SiGe layer; C component constituting the first conductive type single-crystal SiGeC layer of the first conductive type is reduced in the vicinity of the hetero interface between the base and the collector from the collector side toward the base side. A heterojunction bipolar wherein the band gap on the single crystal SiGe layer side is equal to or smaller than the band gap on the first conductivity type single crystal SiGeC layer side of the second conductivity type single crystal SiGe layer La transistor. 請求項３において、
前記第１導電型の単結晶Ｓｉ層と第１導電型の単結晶ＳｉＧｅＣ層の間にコレクタの一部となる第１導電型の単結晶ＳｉＧｅ層を有し、前記第１導電型の単結晶ＳｉＧｅ層の第１導電型の単結晶ＳｉＧｅＣ層側のバンドギャップが、前記第１導電型の単結晶ＳｉＧｅＣ層の第１導電型の単結晶ＳｉＧｅ層側のバンドギャップと等しいか、もしくは小さいことを特徴とするヘテロ接合バイポーラトランジスタ。 In claim 3,
A first conductivity type single crystal SiGe layer serving as part of a collector between the first conductivity type single crystal Si layer and the first conductivity type single crystal SiGeC layer; The band gap on the first conductivity type single crystal SiGeC layer side of the SiGe layer is equal to or smaller than the band gap on the first conductivity type single crystal SiGe layer side of the first conductivity type single crystal SiGeC layer. A heterojunction bipolar transistor characterized. 請求項１又は２において、
単結晶基板上に設けられた開口部を有する絶縁膜と、前記絶縁膜の開口部内に設けられたコレクタとなる第１導電型の単結晶ＳｉＧｅ層と前記第１導電型の単結晶ＳｉＧｅ層上に設けられたベースとなる第２導電型の単結晶ＳｉＧｅＣ層と、前記第２導電型の単結晶ＳｉＧｅＣ層上に設けられた第１導電型のエミッタを有することを特徴とするヘテロ接合バイポーラトランジスタ。 In claim 1 or 2,
An insulating film having an opening provided on the single crystal substrate, a first conductivity type single crystal SiGe layer serving as a collector provided in the opening of the insulation film, and the first conductivity type single crystal SiGe layer A heterojunction bipolar transistor having a second conductivity type single crystal SiGeC layer as a base provided on the first conductivity type and a first conductivity type emitter provided on the second conductivity type single crystal SiGeC layer . 請求項３又は４において、
単結晶基板上に設けられた開口部を有する絶縁膜と、前記絶縁膜の開口部内に設けられたコレクタとなる第１導電型の単結晶ＳｉＧｅＣ層と、前記第１導電型の単結晶ＳｉＧｅＣ層上に設けられた第２導電型の単結晶ＳｉＧｅ層と、前記第２導電型の単結晶ＳｉＧｅ層上に設けられた第１導電型のエミッタを有することを特徴とするヘテロ接合バイポーラトランジスタ。 In claim 3 or 4,
An insulating film having an opening provided on the single crystal substrate, a first conductivity type single crystal SiGeC layer serving as a collector provided in the opening of the insulation film, and the first conductivity type single crystal SiGeC layer A heterojunction bipolar transistor comprising: a second conductivity type single crystal SiGe layer provided thereon; and a first conductivity type emitter provided on the second conductivity type single crystal SiGe layer. 単結晶基板上に絶縁膜を形成する工程と、前記絶縁膜に開口部を設ける工程と、前記開口部内にコレクタとなる第１導電型の単結晶ＳｉＧｅ層を選択エピタキシャル成長により形成する工程と、前記開口部内の前記第１導電型の単結晶ＳｉＧｅ層上にベースとなる第２導電型の単結晶ＳｉＧｅＣ層を選択エピタキシャル成長により形成する工程とを有することを特徴とするヘテロ接合バイポーラトランジスタの製造方法。   Forming an insulating film on the single crystal substrate; providing an opening in the insulating film; forming a first conductivity type single crystal SiGe layer serving as a collector in the opening by selective epitaxial growth; Forming a second conductivity type single crystal SiGeC layer as a base on the first conductivity type single crystal SiGe layer in the opening by selective epitaxial growth; and a method of manufacturing a heterojunction bipolar transistor, comprising: 単結晶基板上に絶縁膜を形成する工程と、前記絶縁膜に開口部を設ける工程と、前記開口部内にコレクタとなる第１導電型単結晶ＳｉＧｅＣ層を選択エピタキシャル成長により形成する工程と、前記開口部内の前記第１導電型の単結晶ＳｉＧｅＣ層上にベースとなる第２導電型の単結晶ＳｉＧｅ層を選択エピタキシャル成長により形成する工程を有することを特徴とするヘテロ接合バイポーラトランジスタの製造方法。   Forming an insulating film on the single crystal substrate; providing an opening in the insulating film; forming a first conductivity type single crystal SiGeC layer serving as a collector in the opening by selective epitaxial growth; and A method of manufacturing a heterojunction bipolar transistor, comprising: forming a second conductivity type single crystal SiGe layer as a base on the first conductivity type single crystal SiGeC layer in a portion by selective epitaxial growth.
JP2007166144A 2007-06-25 2007-06-25 Heterojunction bipolar transistor Expired - Fee Related JP4823154B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007166144A JP4823154B2 (en) 2007-06-25 2007-06-25 Heterojunction bipolar transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007166144A JP4823154B2 (en) 2007-06-25 2007-06-25 Heterojunction bipolar transistor

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001365037A Division JP4060580B2 (en) 2001-11-29 2001-11-29 Heterojunction bipolar transistor

Publications (2)

Publication Number Publication Date
JP2007258752A true JP2007258752A (en) 2007-10-04
JP4823154B2 JP4823154B2 (en) 2011-11-24

Family

ID=38632606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007166144A Expired - Fee Related JP4823154B2 (en) 2007-06-25 2007-06-25 Heterojunction bipolar transistor

Country Status (1)

Country Link
JP (1) JP4823154B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04106980A (en) * 1990-08-24 1992-04-08 Fujitsu Ltd Semiconductor device and manufacture thereof
JPH05144834A (en) * 1991-03-20 1993-06-11 Hitachi Ltd Bipolar transistor and manufacturing method thereof
JP2000068283A (en) * 1998-08-19 2000-03-03 Hitachi Ltd Bipolar transistor
JP2000332025A (en) * 1999-03-15 2000-11-30 Matsushita Electric Ind Co Ltd Semiconductor device and manufacture thereof
JP2001068479A (en) * 1999-06-22 2001-03-16 Matsushita Electric Ind Co Ltd Hetero-bipolar transistor and its manufacture

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04106980A (en) * 1990-08-24 1992-04-08 Fujitsu Ltd Semiconductor device and manufacture thereof
JPH05144834A (en) * 1991-03-20 1993-06-11 Hitachi Ltd Bipolar transistor and manufacturing method thereof
JP2000068283A (en) * 1998-08-19 2000-03-03 Hitachi Ltd Bipolar transistor
JP2000332025A (en) * 1999-03-15 2000-11-30 Matsushita Electric Ind Co Ltd Semiconductor device and manufacture thereof
JP2001068479A (en) * 1999-06-22 2001-03-16 Matsushita Electric Ind Co Ltd Hetero-bipolar transistor and its manufacture

Also Published As

Publication number Publication date
JP4823154B2 (en) 2011-11-24

Similar Documents

Publication Publication Date Title
JP4060580B2 (en) Heterojunction bipolar transistor
JP4917051B2 (en) Manufacturing method of silicon germanium bipolar transistor
JP2005011915A (en) Semiconductor device, semiconductor circuit module and its manufacturing method
JP2004031884A (en) Hetero-bipolar transistor and method of fabricating the same
JP2003297844A (en) Semiconductor device and manufacture method therefor
US8058124B2 (en) Method of manufacturing a semiconductor device
JP4773101B2 (en) Manufacturing method of semiconductor device
JP3549408B2 (en) Bipolar transistor
JP2001068479A (en) Hetero-bipolar transistor and its manufacture
JP4823154B2 (en) Heterojunction bipolar transistor
JP2002110690A (en) Semiconductor device and manufacturing method thereof
JP2004221195A (en) Semiconductor device and manufacturing method therefor
KR100518561B1 (en) Method for manufacturing bipolar device including germane gas pre-treatment on single crystalline silicon layer and apparatus by the same
Oda et al. Ultra-Low-Power SiGe HBTs using High-Precision RT-CVD Epitaxial Growth
JP2008186899A (en) Semiconductor device, and bipolar transistor and its manufacturing method
JP2003297761A (en) Epitaxial growth method
KR20050060404A (en) Fabrication methode of heterojunction bipolar transistor
JP2005277255A (en) Semiconductor device
JP2009206325A (en) Semiconductor device, and manufacturing method thereof
JP2010114142A (en) Semiconductor device and method of manufacturing the same, and super heterodyne communication device employing the semiconductor device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100510

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110714

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110817

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110906

R150 Certificate of patent or registration of utility model

Ref document number: 4823154

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140916

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees