JPH04106980A - Semiconductor device and manufacture thereof - Google Patents
Semiconductor device and manufacture thereofInfo
- Publication number
- JPH04106980A JPH04106980A JP22409890A JP22409890A JPH04106980A JP H04106980 A JPH04106980 A JP H04106980A JP 22409890 A JP22409890 A JP 22409890A JP 22409890 A JP22409890 A JP 22409890A JP H04106980 A JPH04106980 A JP H04106980A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- layer
- germanium
- carbon
- nitrogen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 56
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 56
- 239000010703 silicon Substances 0.000 claims abstract description 56
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 50
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 46
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 31
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 30
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 48
- 239000007789 gas Substances 0.000 claims description 33
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 30
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 29
- 229910052757 nitrogen Inorganic materials 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 9
- 239000012495 reaction gas Substances 0.000 claims description 3
- 239000013078 crystal Substances 0.000 abstract description 7
- 238000010438 heat treatment Methods 0.000 abstract description 7
- 125000005842 heteroatom Chemical group 0.000 abstract description 6
- 229910003460 diamond Inorganic materials 0.000 abstract description 2
- 239000010432 diamond Substances 0.000 abstract description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000203 mixture Substances 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 10
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 229910002092 carbon dioxide Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000001569 carbon dioxide Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 150000001721 carbon Chemical class 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-O Ammonium Chemical compound [NH4+] QGZKDVFQNNGYKY-UHFFFAOYSA-O 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 101000650578 Salmonella phage P22 Regulatory protein C3 Proteins 0.000 description 1
- 101001040920 Triticum aestivum Alpha-amylase inhibitor 0.28 Proteins 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910000078 germane Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- VEDJZFSRVVQBIL-UHFFFAOYSA-N trisilane Chemical compound [SiH3][SiH2][SiH3] VEDJZFSRVVQBIL-UHFFFAOYSA-N 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔概 要〕
ヘテロ接合を有する素子を含む半導体装置及びその製造
方法に関し、
シリコン・ゲルマニウム層とシリコン膜との格子整合を
良くして素子の特性を向上させることを目的とし、
少なくともシリコン層との接合面に炭素又は窒素が存在
するシリコン・ゲルマニウム層を含み構成する。[Detailed Description of the Invention] [Summary] Regarding a semiconductor device including an element having a heterojunction and a method for manufacturing the same, the object is to improve the characteristics of the element by improving lattice matching between a silicon germanium layer and a silicon film. and includes a silicon-germanium layer in which carbon or nitrogen is present at least on the bonding surface with the silicon layer.
本発明は、半導体装置及びその製造方法に関しより詳し
くは、ヘテロ接合を有する素子を含む半導体装置及びそ
の製造方法に関する。The present invention relates to a semiconductor device and a method for manufacturing the same, and more particularly to a semiconductor device including an element having a heterojunction and a method for manufacturing the same.
シリコンウェハを使用したバイポーラトランジスタにお
いては、遮断周波数が理論上６０ＧＨｚといわれ、試作
された段階でも限界が見えてきている。Bipolar transistors using silicon wafers have a theoretical cutoff frequency of 60 GHz, and even at the stage of prototype production, the limit is becoming apparent.
一方、シリコン・ヘテロ構造を有するトランジスタによ
れば１２０ＧＨｚが可能であるといわれ。On the other hand, it is said that 120 GHz is possible with a transistor having a silicon heterostructure.
これを達成するために素子の微細化が必要になるが、例
えばＢｉＣＭＯ５においては、素子の微細化にともなっ
てＣＭＯ５駆動用の電源電圧が小さくなるため、これに
対応してバイポーラトランジスタのビルトインポテンシ
ャルを抑えてベース・エミンタ閾値電圧を低下させる必
要がある。To achieve this, it is necessary to miniaturize the element. For example, in BiCMO5, as the element becomes smaller, the power supply voltage for driving the CMO5 becomes smaller, so the built-in potential of the bipolar transistor is reduced accordingly. Therefore, it is necessary to reduce the base-eminter threshold voltage.
また、ビルトインポテンシャルを低減することによって
、バイポーラトランジスタの低温動作も可能になる。Also, by reducing the built-in potential, low-temperature operation of bipolar transistors is also possible.
これを達成する方法として、ナロー・ギャップ・ヘテロ
ｆＪＩ造が考えられ、例えば第６．７０に示すように、
シリコンよりなるｎ−型コレクタ層６１の上にシリコン
とゲルマニウムの化合物よりなるベース層６２を形成す
る試みがなされてきている。なお、図中符号６３は、ベ
ース層６２の上に形成したエミツタ層、６４は埋込層を
示している。As a way to achieve this, a narrow gap hetero fJI structure can be considered, for example, as shown in Section 6.70,
Attempts have been made to form a base layer 62 made of a compound of silicon and germanium on an n-type collector layer 61 made of silicon. In the figure, reference numeral 63 indicates an emitter layer formed on the base layer 62, and 64 indicates a buried layer.
〔発明が解決しようとする課題］
しかし、シリコンとゲルマニウムの格子定数の差から格
子歪みが生したり（シリコンの格子定数５．５４人、ゲ
ルマニウムの格子定数５，６６人）、或いは、膜の成長
後温度を室温まで下げる際にシリコンとゲルマニウムの
熱膨張係数の差によりゲルマニウムに歪みが生しるため
（シリコン２．５ＸＩＯ−’／’Ｃ、ゲ／Ｌ／ ７ ：
ウ、ム５．８Ｘ１０−”／’Ｃ）、シリコン・ゲルマ
ニウムによって形成したベース層６２とコレクタ層６１
との格子整合が悪くなり、ベース漏れ電流が多くなって
増幅度が小さくなる等、トランジスタ特性が低下すると
いった問題がある。[Problems to be solved by the invention] However, lattice distortion may occur due to the difference in lattice constant between silicon and germanium (lattice constant of silicon is 5.54 N, lattice constant of germanium is 5.66 N), or When the temperature is lowered to room temperature after growth, distortion occurs in germanium due to the difference in thermal expansion coefficient between silicon and germanium (silicon 2.5XIO-'/'C, Ge/L/7:
C) Base layer 62 and collector layer 61 formed of silicon germanium
There are problems such as poor lattice matching with the base, increased base leakage current, reduced amplification, and other deterioration of transistor characteristics.
本発明はこのような問題に鑑みてなされたものであって
、ソリコン・ゲルマニウム層とシリコン膜との格子整合
を良くしてトランジスタの特性を向上することができる
半導体装置およびその製造方法を提供することを目的と
する。The present invention has been made in view of these problems, and provides a semiconductor device and a method for manufacturing the same that can improve the characteristics of a transistor by improving the lattice matching between the solicon germanium layer and the silicon film. The purpose is to
〔課題を解決するための手段］
上記した課題は、第１図に例示するように、ｌＸ１０１
６〜１×１０１６／−の濃度範囲で炭素を含むシリコン
・ゲルマニウム層６をシリコン１ｉ３の上にヘテロ接合
した構造を有することを特徴とする半導体装置、
または、シリコン層３の上にヘテロ接合されたシリコン
・ゲルマニウム層６．７のうち、少なくともヘテロ界面
に、窒素を含有するシリコン・ゲルマニウム層６を有す
ることを特徴とする半導体装置、
または、前記窒素の濃度をｌＸｌ０１ｂ〜５×ＩＱ＋７
／ｃＭ３としたことを特徴とする半導体装置、または、
上部にシリコン層３を有する基板１を成膜室２１に入れ
、該成膜室２１内を減圧する工程と、前記成膜室２１内
にシリコン系ガス、ゲルマニウム系ガス、炭素系又は窒
素系のガスを含む反応ガスを成膜室２１内に導入し、少
なくともゲルマニウム系ガスとシリコン系ガスとを止め
る前に炭素系又は窒素系のガスを止めることにより、少
なくともシリコン層３との接合面に炭素又は窒素が存在
するシリコン・ゲルマニウム層６を形成する工程とを有
することを特徴とする半導体装置の製造方法によって達
成する。[Means for solving the problem] The above problem can be solved by lX101 as illustrated in FIG.
A semiconductor device characterized by having a structure in which a silicon germanium layer 6 containing carbon in a concentration range of 6 to 1 x 1016/- is heterojunctioned on silicon 1i3, or a heterojunction is formed on silicon layer 3. A semiconductor device characterized by having a silicon-germanium layer 6 containing nitrogen at least at a hetero-interface among the silicon-germanium layers 6.7, or the concentration of nitrogen is set to
/cM3, or
A step of putting the substrate 1 having the silicon layer 3 on the upper part into the film forming chamber 21 and reducing the pressure in the film forming chamber 21, and adding a silicon-based gas, germanium-based gas, carbon-based or nitrogen-based gas into the film forming chamber 21. By introducing a reaction gas containing gas into the film forming chamber 21 and stopping the carbon-based or nitrogen-based gas before stopping at least the germanium-based gas and the silicon-based gas, carbon is formed at least on the bonding surface with the silicon layer 3. Alternatively, this can be achieved by a method for manufacturing a semiconductor device characterized by comprising a step of forming a silicon germanium layer 6 in which nitrogen is present.
第１の発明によれば、シリコン層３上にヘテロ接合する
シリコン・ゲルマニウム層６内に、■×１０′６〜Ｉ
Ｘ １０”／ｃ−ｄの濃度範囲で格子定数３．５６人の
炭素を含ませている。According to the first invention, in the silicon-germanium layer 6 which is in the heterojunction on the silicon layer 3,
It contains carbon with a lattice constant of 3.56 in a concentration range of X 10''/c-d.
このため、シリコンやゲルマニウムよりも格子定数の小
さな炭素によってヘテロ界面の格子歪みが緩和され、ま
た、スリップ・ラインが発生するような熱処理等の耐性
が増してくる。また、シリコン・ゲルマニウム層６から
シリコン層３にかけて結晶欠陥が発生する場合には、欠
陥が生している箇所に炭素が集まり易（、この炭素によ
ってリーク電流の発生を抑制する傾向がある。これらに
よって、例えばトランジスタの特性の改善に役立つこと
になる。Therefore, carbon, which has a smaller lattice constant than silicon or germanium, relaxes the lattice strain at the heterointerface, and increases resistance to heat treatments that can cause slip lines. In addition, when crystal defects occur from the silicon germanium layer 6 to the silicon layer 3, carbon tends to collect at the location where the defects occur (this carbon tends to suppress the generation of leakage current. This will help improve the characteristics of transistors, for example.
この場合、１×１０′６〜１×１０１１１／ＣＩＩＩの
低濃度で混入させた炭素によって導電率が低下すること
はないが、それ以上の濃度とする場合には、炭素により
シリコン層・ゲルマニウム層６の導電率が小さくなって
抵抗が増加することになるので、これをバイポーラトラ
ンジスタのベース層等に使用することは好ましくない。In this case, carbon mixed at a low concentration of 1 x 10'6 to 1 x 10111/CIII will not reduce the conductivity, but if the concentration is higher than that, carbon will It is not preferable to use this as a base layer of a bipolar transistor, etc., because the conductivity of the material 6 decreases and the resistance increases.
また、第２．３の発明によれば、窒素をシリコン・ゲル
マニウム層６内に混入しているために、第１の発明と同
様に、シリコン、ゲルマニウムよりも格子定数の小さな
窒素によってヘテロ界面の格子歪みが緩和され、また、
熱処理等の耐性が増してくる。Further, according to the 2.3 invention, since nitrogen is mixed into the silicon-germanium layer 6, the hetero interface is formed by nitrogen having a smaller lattice constant than silicon and germanium, as in the first invention. The lattice strain is relaxed, and
Increased resistance to heat treatment, etc.
さらに、第４の発明によれば、少なくともシリコン層３
とシリコン・ゲルマニウム層６のヘテロ接合面に窒素又
は炭素を混入するようにしているため、シリコン層３と
シリコン・ゲルマニウム層６との間にだけ窒素や炭素を
介在させることができ、その接合面に生しる格子歪みを
緩和することになる。Furthermore, according to the fourth invention, at least the silicon layer 3
Since nitrogen or carbon is mixed into the heterojunction surface between the silicon layer 3 and the silicon/germanium layer 6, nitrogen or carbon can be interposed only between the silicon layer 3 and the silicon/germanium layer 6. This will alleviate the lattice distortion that occurs.
［実施例］
そこで、以下に本発明の詳細を図面に基づいて説明する
。[Example] The details of the present invention will be explained below based on the drawings.
（ａ）本発明の第１実施例の説明
第１図は、本発明の一実施例装置を示す断面図であって
、図中符号１は、Ｐ型シリコン基板で、この上には、ｎ
゛型埋込層２とエピタキシャル成長法によってｎ−型コ
レクタ層３が順に形成されている。また、コレクタ層３
のうち、ベース形成領域Ｘ及びｎ°型コレクタコンタク
ト層４の各々の周囲には、選択酸化法によりｓ；Ｏｚ［
５が形成されている。(a) Description of the first embodiment of the present invention FIG. 1 is a sectional view showing an apparatus according to an embodiment of the present invention, in which reference numeral 1 denotes a P-type silicon substrate, on which n
A ?-type buried layer 2 and an n-type collector layer 3 are formed in this order by epitaxial growth. In addition, the collector layer 3
Among them, around each of the base forming region X and the n° type collector contact layer 4, s;Oz[
5 is formed.
このような状態で、まず、第２図に示すような気相エピ
タキシャル成長装置２０の成膜室２１内の支持電極２２
の上にシリコン基板１を置いた後に、排気口２３からガ
スを排出して成膜室２１内をｌ ｔｏｒｒ以下に減圧し
、また、対向電極２４に高周波電圧を印加する。In this state, first, the supporting electrode 22 in the film forming chamber 21 of the vapor phase epitaxial growth apparatus 20 as shown in FIG.
After placing the silicon substrate 1 thereon, gas is discharged from the exhaust port 23 to reduce the pressure in the film forming chamber 21 to below 1 torr, and a high frequency voltage is applied to the counter electrode 24.
そして、ガス供給口２５からアルゴンガス（Ａｒ）を供
給した状態で成長温度を１０００°Ｃまで上昇させた後
に（第３図ＯＡ間）、導入ガスを水素（Ｈ２）に切り換
え、シリコン基板１上のコレクタ層３の表面に僅かに形
成されたＳｉＯ□膜を還元させてその表面を清浄な状態
にする（第３図点ＡＢ間）。Then, after increasing the growth temperature to 1000°C while supplying argon gas (Ar) from the gas supply port 25 (between OA in FIG. 3), the introduced gas is switched to hydrogen (H2), and the silicon substrate 1 is The SiO□ film slightly formed on the surface of the collector layer 3 is reduced to make the surface clean (between points AB in the third figure).
この後に、導入ガスをアルゴンに換えるとともに、成長
温度を６００°Ｃまで低下させる（第３図点ＢＣ間）。After this, the introduced gas is changed to argon, and the growth temperature is lowered to 600°C (between points BC in Figure 3).
ついで、ガス供給口２５からモノシラン（ＳｉＨｍ）、
ゲルマン（ＧｅＨａ）、シボロラン（ＢＺｌ１６）及び
二酸化炭素（ｃｏｚ）のガスをそれぞれ４００ ｃｃ／
ｍｉｎ、４００ｃｃ／ｓｉｎ、２００ ｃｃ／ｓｉｎ及
び１００ ｃｃ／ｌ１ｉｎ以下の流量で導入する（第３
図ＣＤ間）。これにより、ｐ゛型の第一のシリコン・ゲ
ルマニウム層６を９００人の厚さに成長するとともに、
その中に１×１０６〜ｌＸｌ０１８／ｃｄの濃度で炭素
を混入させる。Then, from the gas supply port 25, monosilane (SiHm),
400 cc/g of germane (GeHa), ciborolane (BZl16) and carbon dioxide (coz) gases each.
min, 400cc/sin, 200cc/sin, and 100cc/l1in (3rd
Figure CD). As a result, the p-type first silicon germanium layer 6 is grown to a thickness of 900 nm, and
Carbon is mixed therein at a concentration of 1×10 6 to 1×10 18 /cd.
この場合、コレクタ層３上のシリコン・ゲルマニウム層
６は単結晶となり、また、ＳｉＯ□膜５の上に形成され
る膜６は多結晶となる（第１図（ｂ））。In this case, the silicon-germanium layer 6 on the collector layer 3 becomes a single crystal, and the film 6 formed on the SiO□ film 5 becomes a polycrystal (FIG. 1(b)).
この後に、二酸化炭素ガスの供給を停止することにより
、炭素を含まないＰ°型の第二のシリコン・ゲルマニウ
ム層７を９００人程度積層する（第３図ＤＥ間、第１図
（Ｃ））。After this, by stopping the supply of carbon dioxide gas, a second silicon germanium layer 7 of P° type that does not contain carbon is deposited by about 900 layers (between DE and DE in FIG. 1, (C) in FIG. 1). .
次に、成長室２１内に導入するガスをアルゴンに切り換
えるとともに、成長温度を常温まで低下した後に（第３
図ＥＦ間）、成膜室２１からシリコン基板１を取り出す
。Next, after switching the gas introduced into the growth chamber 21 to argon and lowering the growth temperature to room temperature (third
EF), the silicon substrate 1 is taken out from the film forming chamber 21.
その後、第二のシリコン・ゲルマニウム層６上面にフォ
トレジスト８を塗布してこれを露光、現像し、ベース形
成領域Ｘ及びその周辺のみにフォトレジスト８を残し、
これをマスクにして二層のシリコン・ゲルマニウム層６
．７をＲＩＥ法等によってエツチングし、ベース形成領
域Ｘに残存したそれらの！１６．７をベース層９とする
（第１図（ｄ））。After that, a photoresist 8 is applied to the upper surface of the second silicon germanium layer 6, exposed and developed, leaving the photoresist 8 only in the base forming region X and its surroundings.
Using this as a mask, two layers of silicon and germanium 6
．． 7 was etched by RIE method etc., and those remaining in the base forming area X! 16.7 is the base layer 9 (FIG. 1(d)).
そして、フォトレジスト８を除去した後にＣＶＤ法によ
ってＳｉＯ□膜１０膜形０しく第１図（ｅ））、このＳ
ｉＯ□膜ＩＯをフォトリソグラフィー法によってバター
ニングして、ベース層９とコレクタコンタクト層４の上
に開口部１１．１２を設ける（第１図（ｆ））。After removing the photoresist 8, the SiO
The iO□ film IO is patterned by photolithography to form openings 11 and 12 above the base layer 9 and the collector contact layer 4 (FIG. 1(f)).
この後に、シリコン基板１を再びエピタキシャル成長装
置２０に入れ、成膜室２１内のガス圧を０．１〜ｌ ｔ
ｏｒｒとして、ベース層９及びコレクタコンタクト層４
の上の開口部１１．１２内に砒素を含む単結晶のｎ型シ
リコン膜を形成する。これにより、ベース層９上にはｎ
゛型エミッタ層１３が形成される一方、コレクタコンタ
クト層４は、ｎ゛型シリコン膜の堆積によって厚さが増
加することになる。After this, the silicon substrate 1 is put into the epitaxial growth apparatus 20 again, and the gas pressure in the film forming chamber 21 is set to 0.1 to 1 t.
As orr, base layer 9 and collector contact layer 4
A single-crystal n-type silicon film containing arsenic is formed in the opening 11.12 above the wafer. As a result, n is formed on the base layer 9.
While the ''-type emitter layer 13 is formed, the collector contact layer 4 will increase in thickness due to the deposition of the n'-type silicon film.
なお、上記したベース層９の周辺に形成された多結晶の
シリコン・ゲルマニウム［５６，７はベース引出電極と
なり、ＳｉＯ□膜１０膜形０されるコンタクトホール１
４を通して図示しない電極に接続される。Note that the polycrystalline silicon germanium [56, 7] formed around the base layer 9 will become base lead electrodes, and the contact hole 1 formed in the shape of a SiO□ film 10
4 and is connected to an electrode (not shown).
ところで上記した方法により形成されたバイポーラトラ
ンジスタの不純物濃度分布は第４回に示すようになる。By the way, the impurity concentration distribution of the bipolar transistor formed by the above method is as shown in the fourth article.
そして、ベース層９のうち、第一のシリコン・ゲルマニ
ウム層６に含まれる炭素はシリコンやゲルマニウムと同
しダイヤモンド結晶であり、しかも格子定数は３．５６
人であってゲルマニウムより小さいために、格子歪みを
緩和させるとともに、スリンブ・ラインが発生するよう
な熱処理等の耐性が増してくる。このために、シリコン
・ゲルマニウム層６．７に歪みが生し難くなる。Carbon contained in the first silicon-germanium layer 6 of the base layer 9 is a diamond crystal like silicon and germanium, and has a lattice constant of 3.56.
Since it is a metal and is smaller than germanium, it reduces lattice distortion and increases resistance to heat treatments that can cause slime lines. For this reason, strain is less likely to occur in the silicon germanium layer 6.7.
また、シリコン・ゲルマニウム層６．７からｎ−型コレ
クタ層３にかけて結晶欠陥が発生する場合には、欠陥が
生している箇所に炭素が集まり易く、この炭素によって
リーク電流の発生を抑制する傾向があり、トランジスタ
特性の改善に役立つ。Furthermore, when crystal defects occur from the silicon/germanium layer 6.7 to the n-type collector layer 3, carbon tends to collect where the defects occur, and this carbon tends to suppress the generation of leakage current. It is useful for improving transistor characteristics.
しかも、第一のシリコン・ゲルマニウム層６内に炭素を
１×１０１６〜Ｉ Ｘ １０ ”／ｃｄの低濃度で混入
させているために、この炭素の混入によって導電率が低
下することはないが、それ以上の濃度とする場合には、
炭素によりベース層９の導電率が小さくなってベース抵
抗が増加することになるので好ましくない。Moreover, since carbon is mixed into the first silicon germanium layer 6 at a low concentration of 1 x 1016 to I x 10''/cd, the conductivity does not decrease due to the mixing of carbon. If the concentration is higher than that,
Carbon decreases the electrical conductivity of the base layer 9 and increases the base resistance, which is not preferable.
なお、上記したベース層９はコレタフＮ３との接合部分
だけに炭素を混入させたが、エミツタ層１３との接合部
分にも炭素を含ませてもよい。Although the base layer 9 described above contains carbon only in the part where it joins with the Colletuff N3, it may also contain carbon in the part where it joins with the emitter layer 13.
また、第一のシリコン・ゲルマニウム層６に炭素を混入
させる場合に、ＣＯ２の代わりにＣｏ、 ＣＯＸ等の炭
素系ガスを用いてもよい。Further, when carbon is mixed into the first silicon-germanium layer 6, a carbon-based gas such as Co or COX may be used instead of CO2.
（ｂ）その他の実施例
上記した実施例では、コレクタ層３０表面を高温クリー
ニングする場合について述べたが、この処理を行わない
場合には、基板温度を３００〜４００℃に保持したまま
で、第５図に示すように、反応室２１内をｌ Ｘ １０
−”ｔｏｒｒに減圧する前から予め二酸化炭素ガスを導
入しても良いしく同図Ｉ）、シラン系ガス及びゲルニウ
ム系ガスを導入する前又は同時に二酸化炭素を反応ガス
に供給することも可能である（同図■、ｌ１ｌ）。(b) Other Embodiments In the embodiments described above, the case was described in which the surface of the collector layer 30 was cleaned at high temperature. However, if this treatment is not performed, the substrate temperature is maintained at 300 to 400°C and the cleaning process is performed. As shown in Figure 5, the inside of the reaction chamber 21 is
It is also possible to introduce carbon dioxide gas in advance before the pressure is reduced to -"torr (see Figure I), or to supply carbon dioxide to the reaction gas before or at the same time as introducing the silane gas and the germium gas. (Image ■, l1l).
また、第１のシリコン・ゲルマニウム層６に炭素を含有
させる他の方法としては、支持電極２２の上に炭素系治
具を置いてその炭素を蒸発させ、炭素を膜中に混入させ
ることも可能である。この場合、炭素の取り込み量が多
くならないようにするために、成長温度を６００ ’Ｃ
以下と低くする必要がある。In addition, as another method for incorporating carbon into the first silicon germanium layer 6, it is also possible to place a carbon-based jig on the supporting electrode 22 and evaporate the carbon to mix carbon into the film. It is. In this case, the growth temperature was set to 60'C to prevent the amount of carbon uptake from becoming too large.
It needs to be as low as below.
さらに、上記した実施例では、炭素系ガスを用いて第一
のシリコン・ゲルマニウム層６に炭素を混入させたが、
炭素系ガスの代わりにアンモニウム等の窒素系ガスを使
用し、シリコン・ゲルマニウム層６に格子定数の小さな
窒素（Ｎ）を含ま廿ても同様な結果が得られる。ただし
、窒素の濃度は、ベース抵抗を考慮して５×１０１７〜
ｌＸｌ０Ｉ＆／ｄの範囲に設定することが適当である。Furthermore, in the above embodiment, carbon was mixed into the first silicon germanium layer 6 using a carbon-based gas, but
Similar results can be obtained by using a nitrogen-based gas such as ammonium instead of the carbon-based gas and by including nitrogen (N), which has a small lattice constant, in the silicon-germanium layer 6. However, the concentration of nitrogen is 5 × 1017 ~ considering the base resistance.
It is appropriate to set it in the range of lXl0I&/d.
なお、シリコン・ゲルマニウム層６．７を形成する工程
に用いるシラン系ガスとしては、ジシシラン、トリシラ
ン等がある。Note that examples of the silane gas used in the step of forming the silicon germanium layer 6.7 include disisilane and trisilane.
また、シリコン・ゲルマニウム層６．７の成長は分子線
エピタキシャル法、液層エビタキノヤル成長法によるこ
とも可能である。Further, the silicon germanium layer 6.7 can also be grown by a molecular beam epitaxial method or a liquid layer epitaxial growth method.
さらに、バイポーラトランジスタをＰｎｐ接合型とする
場合にも、ｎ型ベース層をシリコン・ゲルマニウムによ
って形成し、その中に炭素や窒素を混入することもでき
る。Furthermore, even when the bipolar transistor is a Pnp junction type, the n-type base layer can be formed of silicon germanium and carbon or nitrogen can be mixed therein.
（発明の効果〕
以上述べたように第１の発明によれば、シリコン層上に
ヘテロ接合するソリコン・ゲルマニウム層内に、ｌ×１
０′６〜１×１０１１１／ｃｄの濃度範囲で格子定数３
．５６人の炭素を含ませているので、シリコンやゲルマ
ニウムよりも格子定数の小さな炭素によってヘテロ界面
の格子歪みを緩和することができ、また、スリップ・ラ
インが発生するような熱処理等の耐性を増すことができ
る。さらに、シリコン・ゲルマニウム層からシリコン層
にかけて結晶欠陥が発生する場合には、欠陥が生してい
る箇所に炭素が集まり易く、この炭素によってリーク電
流の発生を抑制することが可能であり、これらによって
、例えばトランジスタの特性を改善することができる。(Effects of the Invention) As described above, according to the first invention, the l×1
The lattice constant is 3 in the concentration range of 0'6 to 1×10111/cd.
．． Since it contains carbon, which has a smaller lattice constant than silicon or germanium, the lattice strain at the hetero interface can be alleviated, and it also increases resistance to heat treatments that can cause slip lines. be able to. Furthermore, when crystal defects occur from the silicon/germanium layer to the silicon layer, carbon tends to collect where the defects occur, and this carbon can suppress the generation of leakage current. For example, the characteristics of a transistor can be improved.
この場合、炭素をＩ ＸＩ Ｏ１６〜Ｉ ＸＩ Ｏ”７
ｃｍの低濃度で混入させているために、この炭素の混入
によって導電率が低下することはない。In this case, carbon is I XI O16 to I XI O”7
Since the carbon is mixed at a low concentration of cm, the conductivity does not decrease due to the mixing of carbon.
また、第２．３の発明によれば、窒素をシリコン・ゲル
マニウム層内に混入しているために、第１の発明と同様
に、シリコン、ゲルマニウムヨリも格子定数の小さな窒
素によってヘテロ界面の格子歪みを緩和したり、熱処理
等の耐性を増すことができる。In addition, according to the 2.3 invention, since nitrogen is mixed into the silicon/germanium layer, the lattice of the hetero interface is affected by the nitrogen having a small lattice constant in addition to silicon and germanium, as in the first invention. It can alleviate distortion and increase resistance to heat treatment, etc.
第３の発明では、窒素の濃度を１×１０１６〜５ｘｌＯ
”／ｄとしているので、シリコン・ゲルマニウム層の抵
抗が高くなることはを阻止できる。In the third invention, the nitrogen concentration is 1×1016 to 5×1O
”/d, it is possible to prevent the resistance of the silicon/germanium layer from increasing.
さらに、第４の発明によれば、少なくともシリコン層と
シリコン・ゲルマニウム層のヘテロ接合面に窒素又は炭
素を混入するようにしているため、シリコン層とシリコ
ン・ゲルマニウム層との間にだけ窒素や炭素を介在させ
ることができ、その接合面に生しる格子歪みを緩和する
ことが可能になFurthermore, according to the fourth invention, since nitrogen or carbon is mixed at least at the heterojunction surface between the silicon layer and the silicon/germanium layer, nitrogen or carbon is mixed only between the silicon layer and the silicon/germanium layer. intervening, making it possible to alleviate the lattice strain that occurs at the bonding surface.
第１図は、本発明の一実施例装置の形成工程を示す断面
図、
第２図は、本発明に使用するエピタキシャル成長装置の
一例を示す断面図、
第３図は、本発明におけるシリコン・ゲルマニウム層形
成の際の成長温度と供給ガスの時間的変化を示す工程図
、
第４図は、本発明の一実施例装置における各元素の濃度
を示す濃度分布図、
第５図は、本発明におけるシリコン・ゲルマニウム層形
成のクリーニング工程を含まない場合の供給ガスと真空
度の時間的変化を示す工程図、第６図は、従来装置の一
例を示す断面図、第７図は、従来装置における各元素の
濃度を示す濃度分布図である。
（符号の説明）
１・・・シリコン基板、
２・・・埋込層、
３・・・コレクタ層（シリコン層）、
４・・・コレクタコンタクト層、
５・・・５ｉｎ２膜、
６．７・・・シリコン・ゲルマニウム層、２０・・・エ
ピタキシャル成長装置、
２１・・・成膜室、
２２・・・支持電極、
２３・・・排気口、
２４・・・対向電極、
２５・・・ガス供給口。
出 願 人 冨士通株式会社FIG. 1 is a sectional view showing the formation process of an embodiment of the present invention, FIG. 2 is a sectional view showing an example of an epitaxial growth device used in the present invention, and FIG. 3 is a sectional view showing an example of the epitaxial growth device used in the present invention. FIG. 4 is a process diagram showing temporal changes in growth temperature and supply gas during layer formation. FIG. 4 is a concentration distribution diagram showing the concentration of each element in an apparatus according to an embodiment of the present invention. FIG. A process diagram showing temporal changes in supply gas and degree of vacuum when the cleaning process for silicon germanium layer formation is not included. FIG. 6 is a cross-sectional view showing an example of a conventional device. FIG. 7 is a diagram showing various changes in the conventional device. FIG. 3 is a concentration distribution diagram showing the concentration of elements. (Explanation of symbols) 1...Silicon substrate, 2...Buried layer, 3...Collector layer (silicon layer), 4...Collector contact layer, 5...5in2 film, 6.7. ...Silicon/germanium layer, 20...Epitaxial growth apparatus, 21...Film forming chamber, 22...Support electrode, 23...Exhaust port, 24...Counter electrode, 25...Gas supply port . Applicant Fujitsu Co., Ltd.
Claims (4)
の濃度範囲で炭素を含むシリコン・ゲルマニウム層（６
）をシリコン層（３）の上にヘテロ接合した構造を有す
ることを特徴とする半導体装置。(1) 1 x 10^1^6 to 1 x 10^1^8/cm^3
A silicon germanium layer (6
) on a silicon layer (3) in a heterojunction.
ン・ゲルマニウム層（６、７）のうち、少なくともヘテ
ロ界面に、窒素を含有するシリコン・ゲルマニウム層（
６）を有することを特徴とする半導体装置。(2) Among the silicon-germanium layers (6, 7) heterojunctioned on the silicon layer (3), at least at the hetero-interface, the silicon-germanium layer containing nitrogen (
6) A semiconductor device comprising:
１＾７／ｃｍ＾３としたことを特徴とする半導体装置。(3) The concentration of nitrogen is 1 x 10^1^6 ~ 5 x 10^
A semiconductor device characterized by having a diameter of 1^7/cm^3.
膜室（２１）に入れ、該成膜室（２１）内を減圧する工
程と、 前記成膜室（２１）内にシリコン系ガス、ゲルマニウム
系ガス、炭素系又は窒素系のガスを含む反応ガスを成膜
室（２１）内に導入し、少なくともゲルマニウム系ガス
を止める前に炭素系又は窒素系のガスを止めることによ
り、少なくともシリコン層（３）との接合面に炭素又は
窒素が存在するシリコン・ゲルマニウム層（６）を形成
する工程とを有することを特徴とする半導体装置の製造
方法。(4) Putting the substrate (1) having the silicon layer (3) on the upper part into the film forming chamber (21) and reducing the pressure in the film forming chamber (21); By introducing a reaction gas containing a system gas, germanium-based gas, carbon-based or nitrogen-based gas into the film forming chamber (21), and stopping the carbon-based or nitrogen-based gas at least before stopping the germanium-based gas, A method for manufacturing a semiconductor device, comprising the step of forming a silicon-germanium layer (6) in which carbon or nitrogen is present at least on the bonding surface with the silicon layer (3).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22409890A JPH04106980A (en) | 1990-08-24 | 1990-08-24 | Semiconductor device and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22409890A JPH04106980A (en) | 1990-08-24 | 1990-08-24 | Semiconductor device and manufacture thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04106980A true JPH04106980A (en) | 1992-04-08 |
Family
ID=16808515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22409890A Pending JPH04106980A (en) | 1990-08-24 | 1990-08-24 | Semiconductor device and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04106980A (en) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002050880A1 (en) * | 2000-12-20 | 2002-06-27 | Sony Corporation | Vapor growth method, semiconductor producing method, and production method for semiconductor device |
| US6713359B1 (en) | 1999-05-06 | 2004-03-30 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same including raised source/drain comprising SiGe or SiC |
| US6759697B2 (en) | 2000-09-11 | 2004-07-06 | Matsushita Electric Industrial Co., Ltd. | Heterojunction bipolar transistor |
| JP2004520711A (en) * | 2001-01-30 | 2004-07-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Silicon germanium bipolar transistor |
| US7019341B2 (en) | 1996-12-09 | 2006-03-28 | Ihp Gmbh - Innovations For High Performance Microelectronics/Instut Fur Innovative Mikroelektronik | Silicon germanium hetero bipolar transistor having a germanium concentration profile in the base layer |
| US7119382B2 (en) | 2002-04-30 | 2006-10-10 | Fujitsu Limited | Heterobipolar transistor and method of fabricating the same |
| JP2007067029A (en) * | 2005-08-30 | 2007-03-15 | Hitachi Ltd | Semiconductor device and its manufacturing method |
| JP2007258752A (en) * | 2007-06-25 | 2007-10-04 | Renesas Technology Corp | Heterojunction bipolar transistor and manufacturing method thereof |
-
1990
- 1990-08-24 JP JP22409890A patent/JPH04106980A/en active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7019341B2 (en) | 1996-12-09 | 2006-03-28 | Ihp Gmbh - Innovations For High Performance Microelectronics/Instut Fur Innovative Mikroelektronik | Silicon germanium hetero bipolar transistor having a germanium concentration profile in the base layer |
| US6713359B1 (en) | 1999-05-06 | 2004-03-30 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same including raised source/drain comprising SiGe or SiC |
| US6794713B2 (en) | 1999-05-06 | 2004-09-21 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same including a dual layer raised source and drain |
| US6759697B2 (en) | 2000-09-11 | 2004-07-06 | Matsushita Electric Industrial Co., Ltd. | Heterojunction bipolar transistor |
| US7135721B2 (en) | 2000-09-11 | 2006-11-14 | Matsushita Electric Industrial Co., Ltd. | Heterojunction bipolar transistor having reduced driving voltage requirements |
| US7303979B2 (en) | 2000-12-20 | 2007-12-04 | Sony Corporation | Vapor-phase growth method, semiconductor manufacturing method and semiconductor device manufacturing method |
| WO2002050880A1 (en) * | 2000-12-20 | 2002-06-27 | Sony Corporation | Vapor growth method, semiconductor producing method, and production method for semiconductor device |
| US7157344B2 (en) | 2000-12-20 | 2007-01-02 | Sony Corporation | Vapor-phase growth method, semiconductor manufacturing method and semiconductor device manufacturing method |
| US7507642B2 (en) | 2000-12-20 | 2009-03-24 | Sony Corporation | Vapor-phase growth method, semiconductor manufacturing method and semiconductor device manufacturing method |
| KR100849835B1 (en) * | 2000-12-20 | 2008-08-01 | 소니 가부시끼 가이샤 | Vapor growth method, semiconductor producing method, and production method for semiconductor device |
| JP2004520711A (en) * | 2001-01-30 | 2004-07-08 | インターナショナル・ビジネス・マシーンズ・コーポレーション | Silicon germanium bipolar transistor |
| US7119382B2 (en) | 2002-04-30 | 2006-10-10 | Fujitsu Limited | Heterobipolar transistor and method of fabricating the same |
| US7358546B2 (en) | 2002-04-30 | 2008-04-15 | Fujitsu Limited | Heterobipolar transistor and method of fabricating the same |
| JP2007067029A (en) * | 2005-08-30 | 2007-03-15 | Hitachi Ltd | Semiconductor device and its manufacturing method |
| JP2007258752A (en) * | 2007-06-25 | 2007-10-04 | Renesas Technology Corp | Heterojunction bipolar transistor and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4060580B2 (en) | Heterojunction bipolar transistor | |
| TW511129B (en) | Manufacturing method for semiconductor device | |
| JPH08306700A (en) | Semiconductor device and its manufacture | |
| US5962879A (en) | Super self-aligned bipolar transistor | |
| JP3150376B2 (en) | Fabrication of heterojunction bipolar transistor | |
| TW200830367A (en) | Process for manufacturing epitaxial wafers for integrated devices on a common compound semiconductor III-V wafer | |
| JP3914064B2 (en) | Method and apparatus for growing mixed crystal film | |
| JPH03225870A (en) | Manufacture of heterojunction bipolar transistor | |
| US5442199A (en) | Diamond hetero-junction rectifying element | |
| JPH04106980A (en) | Semiconductor device and manufacture thereof | |
| JP3549408B2 (en) | Bipolar transistor | |
| US8115196B2 (en) | High performance SiGe:C HBT with phosphorous atomic layer doping | |
| JPH1041321A (en) | Manufacture of bipolar transistor | |
| US7485538B1 (en) | High performance SiGe HBT with arsenic atomic layer doping | |
| JP2004193454A (en) | Semiconductor device and method for manufacturing same | |
| JP2707641B2 (en) | Semiconductor device | |
| JPH0964054A (en) | Manufacture of bipolar transistor | |
| JPH0529332A (en) | Heterojunction bipolar transistor and manufacture thereof | |
| JP4404888B2 (en) | Method for growing mixed crystal film | |
| JP2003297761A (en) | Epitaxial growth method | |
| JPH02133928A (en) | Manufacture of semiconductor device | |
| JPH02152239A (en) | Manufacture of semiconductor device | |
| JPH05267321A (en) | Bipolar transistor and its manufacture | |
| WO2004077570A1 (en) | Bipolar transistor and integrated circuit device | |
| JP2008186899A (en) | Semiconductor device, and bipolar transistor and its manufacturing method |