JP2007258475A - Laminated electronic component and manufacturing method thereof - Google Patents

Laminated electronic component and manufacturing method thereof Download PDF

Info

Publication number
JP2007258475A
JP2007258475A JP2006081412A JP2006081412A JP2007258475A JP 2007258475 A JP2007258475 A JP 2007258475A JP 2006081412 A JP2006081412 A JP 2006081412A JP 2006081412 A JP2006081412 A JP 2006081412A JP 2007258475 A JP2007258475 A JP 2007258475A
Authority
JP
Japan
Prior art keywords
powder
batio
srtio
catio
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006081412A
Other languages
Japanese (ja)
Inventor
弘介 ▲高▼野
Hirosuke Takano
Mari Miyauchi
真理 宮内
Akira Sato
陽 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2006081412A priority Critical patent/JP2007258475A/en
Publication of JP2007258475A publication Critical patent/JP2007258475A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a laminated electronic component which can be baked in a reductive atmosphere, has excellent DC bias characteristics, has decreased electrostriction quantity, has capacitive temperature characteristics satisfying X6S characteristics of EIA standards, and further, is excellent in high-temperature acceleration lifetime, and to provide a manufacturing method thereof. <P>SOLUTION: The laminated electronic component has a configuration of alternately laminating a dielectric layer consisting of a dielectric porcelain composition in which BaTiO<SB>3</SB>, SrTiO<SB>3</SB>and CaTiO<SB>3</SB>are included as main components, these BaTiO<SB>3</SB>, SrTiO<SB>3</SB>and CaTiO<SB>3</SB>do not substantially form a solid solution with each other but form a composite structure; and an internal electrode layer. In the manufacturing method of the laminated electronic component, an electrode paste containing a conductive powder, and a co-material containing a BaTiO<SB>3</SB>powder, an SrTiO<SB>3</SB>powder and a CaTiO<SB>3</SB>powder is used as an electrode paste for forming an electrode paste film to be used as an internal electrode after baking. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、積層セラミックコンデンサなどの積層型電子部品と、その製造方法と、に関する。   The present invention relates to a multilayer electronic component such as a multilayer ceramic capacitor and a manufacturing method thereof.

積層セラミックコンデンサは、小型、大容量、高信頼性の電子部品として広く利用されており、電気機器および電子機器の中で使用される個数も多数にのぼる。近年、機器の小型かつ高性能化に伴い、積層型セラミックコンデンサに対する更なる小型化、大容量化、低価格化、高信頼性化への要求はますます厳しくなっている。   Multilayer ceramic capacitors are widely used as small-sized, large-capacity, high-reliability electronic components, and the number used in electrical and electronic devices is large. In recent years, with the miniaturization and high performance of devices, the demand for further miniaturization, larger capacity, lower cost, and higher reliability of multilayer ceramic capacitors has become increasingly severe.

現在、小型、高容量のセラミックコンデンサには、一般に、強誘電体セラミック材料が使われている。このような強誘電体セラミック材料は、電界を印加した際に、機械的歪みが発生するという電歪現象を伴うため、強誘電体セラミック材料を用いたセラミックコンデンサに電圧を印加すると、電歪現象による振動が発生する。   At present, ferroelectric ceramic materials are generally used for small-sized and high-capacity ceramic capacitors. Such a ferroelectric ceramic material is accompanied by an electrostriction phenomenon in which mechanical distortion occurs when an electric field is applied. Therefore, when a voltage is applied to a ceramic capacitor using a ferroelectric ceramic material, the electrostriction phenomenon occurs. Vibration due to.

特に、このような電歪現象は、セラミックコンデンサを回路基板上に実装した場合に、たとえば、電圧の変動により、コンデンサ自身だけでなく、基板や、さらには周りの部品を振動させる原因となり、ときに可聴振動数(20〜20000Hz)の振動音を発することがある。この振動音は人に不快な音域の場合もあり、対策が必要とされていた。   In particular, such an electrostriction phenomenon can cause vibration of not only the capacitor itself but also the board and surrounding components when a ceramic capacitor is mounted on a circuit board. May emit a vibration sound having an audible frequency (20 to 20000 Hz). This vibration sound may be in a range that is uncomfortable for humans, and countermeasures have been required.

これに対し、たとえば、特許文献1では、電歪現象によるセラミックコンデンサの振動の基板への伝達を抑止するために、外部端子電極と基板とを接続するための電極接続部をセラミックコンデンサに設け、コンデンサ素子本体の下面と基板との間に一定の離隔距離を設けることが提案されている。   On the other hand, for example, in Patent Document 1, in order to suppress the transmission of the vibration of the ceramic capacitor due to the electrostriction phenomenon to the substrate, the ceramic capacitor is provided with an electrode connection portion for connecting the external terminal electrode and the substrate, It has been proposed to provide a certain separation distance between the lower surface of the capacitor element body and the substrate.

しかしながら、この文献のように、電極接続部により、一定の離隔距離を設ける方法を採用すると、セラミックコンデンサの製造コストが高くなってしまうという点や、コンデンサの高さ方向が大きくなってしまい、小型化が困難となってしまうという点より、さらなる改良が望まれていた。   However, as described in this document, if a method of providing a certain separation distance by the electrode connecting portion is adopted, the manufacturing cost of the ceramic capacitor increases, and the height direction of the capacitor increases, resulting in a small size. Further improvement has been desired in view of the difficulty in making it easier.

また、特許文献2には、チタン酸カルシウム、チタン酸ストロンチウムおよびチタン酸バリウムを含有し、これら3つの組成モル比について少なくともチタン酸バリウムの組成モル比が0.3以下であり、正方晶または斜方晶の少なくとも何れか一方の結晶構造を含むことを特徴とする誘電体磁器組成物が開示されている。この文献記載の誘電体磁器組成物は、特に、第3次高調波歪み(THD)を低減することを目的としている。しかしながら、この文献の誘電体磁器組成物では、上述した電歪現象の改善については十分ではなく、しかも、主成分であるチタン酸カルシウム、チタン酸ストロンチウムおよびチタン酸バリウムを互いに固溶させた構成を採用しているため、容量温度特性が十分ではなく、たとえば、EIA規格のX6S特性(−55〜105℃、ΔC/C=±22%以内)を満足することができなかった。   Patent Document 2 contains calcium titanate, strontium titanate, and barium titanate, and the compositional molar ratio of at least barium titanate is 0.3 or less with respect to these three compositional molar ratios. A dielectric ceramic composition comprising at least one crystal structure of a tetragonal crystal is disclosed. The dielectric ceramic composition described in this document is particularly intended to reduce third harmonic distortion (THD). However, the dielectric ceramic composition of this document is not sufficient for improving the above-described electrostriction phenomenon, and has a structure in which the main components calcium titanate, strontium titanate and barium titanate are dissolved in each other. Since it is employed, the capacity-temperature characteristic is not sufficient, and for example, the X6S characteristic of the EIA standard (−55 to 105 ° C., ΔC / C = within ± 22%) cannot be satisfied.

なお、上記のような構成を有する積層セラミックコンデンサは、一般に、セラミック粉末およびバインダを主成分とするセラミックグリーンシートに、内部電極形成用の電極ペーストを所定パターンで印刷して積層した後、同時焼成して一体焼結させ、最後に外部電極を形成して製造される。内部電極の導電材としては、PdやPd合金が用いられていたが、Pdは高価であるため、比較的安価なNiやNi合金等の卑金属が使用されるようになってきている。しかしながら、NiやNi合金等の卑金属は、誘電体層を構成する誘電体粉末よりも低い温度で焼結してしまうという性質を有している。そのため、たとえば、特許文献3,4のように、内部電極層の焼結挙動を、誘電体層の焼結挙動に近づけるために、内部電極を形成するための電極ペーストに、共材としてセラミック粉末を添加する方法が知られている。   In general, a multilayer ceramic capacitor having the above-described configuration is generally formed by printing an electrode paste for forming an internal electrode in a predetermined pattern on a ceramic green sheet mainly composed of ceramic powder and a binder, and then simultaneously firing them. Then, it is integrally sintered, and finally an external electrode is formed. As the conductive material for the internal electrode, Pd or Pd alloy is used. However, since Pd is expensive, a relatively inexpensive base metal such as Ni or Ni alloy has been used. However, base metals such as Ni and Ni alloys have the property of being sintered at a lower temperature than the dielectric powder constituting the dielectric layer. Therefore, for example, as in Patent Documents 3 and 4, in order to bring the sintering behavior of the internal electrode layer closer to the sintering behavior of the dielectric layer, ceramic powder as a co-material is used as an electrode paste for forming the internal electrode. A method of adding is known.

特開2004−335963号公報JP 2004-335963 A 特開2000−264729号公報JP 2000-264729 A 特開2003−68559号公報JP 2003-68559 A 特開2005−101318号公報JP 2005-101318 A

本発明の目的は、還元性雰囲気中での焼成が可能であり、比誘電率およびDCバイアス特性(誘電率の直流電圧印加依存性)が良好で、電圧印加時における電歪量が低減されており、容量温度特性がEIA規格のX6S特性(−55〜105℃、ΔC/C=±22%以内)を満足でき、しかも高温加速寿命に優れた積層型電子部品およびその製造方法を提供することを目的とする。   The object of the present invention is that firing in a reducing atmosphere is possible, the relative dielectric constant and DC bias characteristics (dependence of the dielectric constant on the DC voltage application) are good, and the amount of electrostriction during voltage application is reduced. Provided is a multilayer electronic component that can satisfy the EIA standard X6S characteristic (−55 to 105 ° C., ΔC / C = ± 22% or less) and has a high temperature accelerated life and a method for manufacturing the same. With the goal.

本発明者等は、上記目的を達成するために鋭意検討を行った結果、積層セラミックコンデンサ等の積層型電子部品を構成する誘電体層を、主成分として、BaTiO、SrTiOおよびCaTiOを含有し、これらが互いに、実質的に固溶せず、コンポジット構造を形成している誘電体磁器組成物で構成するとともに、焼成後に内部電極層となる電極ペースト膜を、導電体粉末と、BaTiO粉末、SrTiO粉末およびCaTiO粉末を含有する共材と、を含む電極ペーストを用いて形成することにより、上記目的を達成できることを見出し、本発明を完成させるに至った。 As a result of intensive studies to achieve the above object, the present inventors have made BaTiO 3 , SrTiO 3, and CaTiO 3 as main components of a dielectric layer constituting a multilayer electronic component such as a multilayer ceramic capacitor. And an electrode paste film that is composed of a dielectric ceramic composition that is substantially insoluble in each other and forms a composite structure, and that serves as an internal electrode layer after firing, a conductor powder, and BaTiO It was found that the above-mentioned object can be achieved by forming an electrode paste containing 3 powder, SrTiO 3 powder and CaTiO 3 powder, and the present invention has been completed.

すなわち、本発明に係る積層型電子部品の製造方法は、
誘電体層および内部電極層が交互に積層された構成を有する積層型電子部品を製造する方法であって、
焼成後に誘電体層となるグリーンシートを形成する工程と、
電極ペーストを用いて、焼成後に内部電極層となる電極ペースト膜を形成する工程と、
前記グリーンシートおよび電極ペースト膜を交互に積層し、グリーンチップを得る工程と、
前記グリーンチップを焼成する工程と、を有し、
焼成後の前記誘電体層が、主成分として、BaTiO、SrTiOおよびCaTiOを含有し、かつ、前記BaTiO、SrTiOおよびCaTiOが、それぞれ互いに、実質的に固溶せず、コンポジット構造を形成している誘電体磁器組成物からなり、
前記電極ペースト膜を形成するための電極ペーストとして、導電体粉末と、BaTiO粉末、SrTiO粉末およびCaTiO粉末を含有する共材と、を含む電極ペーストを用いることを特徴とする。
That is, the method for manufacturing a multilayer electronic component according to the present invention includes:
A method of manufacturing a multilayer electronic component having a configuration in which dielectric layers and internal electrode layers are alternately laminated,
Forming a green sheet to be a dielectric layer after firing;
Using an electrode paste to form an electrode paste film that becomes an internal electrode layer after firing;
Alternately stacking the green sheet and the electrode paste film to obtain a green chip;
Firing the green chip,
The dielectric layer after firing contains BaTiO 3 , SrTiO 3 and CaTiO 3 as main components, and the BaTiO 3 , SrTiO 3 and CaTiO 3 are not substantially dissolved in each other, and composite Consisting of a dielectric porcelain composition forming the structure,
As the electrode paste for forming the electrode paste film, an electrode paste containing a conductor powder and a co-material containing BaTiO 3 powder, SrTiO 3 powder and CaTiO 3 powder is used.

本発明において、好ましくは、前記電極ペースト中における、前記BaTiO粉末、SrTiO粉末およびCaTiO粉末の含有割合を、式{(Baα ,Srβ ,Caγ )O}TiOで示した場合に、前記式中の記号α、β、γおよびnが、
0.1≦α≦0.7、
0.1≦β≦0.7、
0.1≦γ≦0.7、
α+β+γ=1、
0.8≦n≦1.3、
である。
In the present invention, preferably, the content ratio of the BaTiO 3 powder, SrTiO 3 powder and CaTiO 3 powder in the electrode paste is expressed by the formula {(Ba α , Sr β , Ca γ ) O} n TiO 2 . The symbols α, β, γ and n in the above formula are
0.1 ≦ α ≦ 0.7,
0.1 ≦ β ≦ 0.7,
0.1 ≦ γ ≦ 0.7,
α + β + γ = 1,
0.8 ≦ n ≦ 1.3,
It is.

本発明において、好ましくは、前記誘電体磁器組成物に、主成分として含有される前記BaTiO、SrTiOおよびCaTiOの組成モル比を、組成式{(BaSrCa)O}TiOで示した場合に、前記式中の記号x、y、zおよびmが、
0.19≦x≦0.23、
0.25≦y≦0.31、
0.46≦z≦0.54、
x+y+z=1、
0.980≦m≦1.01、
である。
In the present invention, preferably, the dielectric ceramic composition, said BaTiO 3, SrTiO 3 and CaTiO compositional molar ratio of 3 to be contained as the main component, a composition formula {(Ba x Sr y Ca z ) O} m In the case of TiO 2 , the symbols x, y, z and m in the above formula are
0.19 ≦ x ≦ 0.23,
0.25 ≦ y ≦ 0.31,
0.46 ≦ z ≦ 0.54,
x + y + z = 1,
0.980 ≦ m ≦ 1.01,
It is.

あるいは、本発明において、好ましくは、前記誘電体磁器組成物に、主成分として含有される前記BaTiO、SrTiOおよびCaTiOの組成モル比を、組成式{(BaSrCa)O}TiO(ただし、前記式中、x+y+z=1)で示した場合に、
前記電極ペースト中における、前記BaTiO粉末の比率であるαと、前記誘電体磁器組成物中における、前記BaTiOの比率であるxと、の関係が、α≦xであり、
より好ましくは、前記組成式{(BaSrCa)O}TiOの記号x、y、zおよびmが、
0.19≦x≦0.23、
0.25≦y≦0.31、
0.46≦z≦0.54、
0.980≦m≦1.01、
である。
Alternatively, in the present invention, preferably, the composition molar ratio of BaTiO 3 , SrTiO 3 and CaTiO 3 contained as main components in the dielectric ceramic composition is expressed by a composition formula {(Ba x Sr y Ca z ) O. } m TiO 2 (provided that in the above formulas, x + y + z = 1 ) in the case shown in,
The relationship between α which is the ratio of the BaTiO 3 powder in the electrode paste and x which is the ratio of the BaTiO 3 in the dielectric ceramic composition is α ≦ x,
More preferably, the composition formula {(Ba x Sr y Ca z ) O} m TiO 2 symbols x, y, z and m,
0.19 ≦ x ≦ 0.23,
0.25 ≦ y ≦ 0.31,
0.46 ≦ z ≦ 0.54,
0.980 ≦ m ≦ 1.01,
It is.

本発明において、好ましくは、前記電極ペーストを構成する前記共材が、
Mnの化合物と、
Siの化合物と、
V、Ta、Nb、W、MoおよびCrの各元素の化合物から選択される1種以上と、をさらに含有し、
BaTiO粉末、SrTiO粉末およびCaTiO粉末の合計100モルに対して、
前記Mnの化合物の含有量が、MnO換算で、0.3〜1モル、
前記Siの化合物の含有量が、SiO換算で、0.1〜0.5モル、
前記V、Ta、Nb、W、MoおよびCrの化合物の含有量が、V、Ta、Nb、W、MoおよびCrの各元素換算で、0.02モル以上、0.40モル未満である。
In the present invention, preferably, the common material constituting the electrode paste is,
A compound of Mn;
A compound of Si;
One or more selected from compounds of each element of V, Ta, Nb, W, Mo and Cr,
For a total of 100 moles of BaTiO 3 powder, SrTiO 3 powder and CaTiO 3 powder,
The content of the Mn compound is 0.3 to 1 mol in terms of MnO,
The content of the Si compound is 0.1 to 0.5 mol in terms of SiO 2 ,
Content of the compound of said V, Ta, Nb, W, Mo, and Cr is 0.02 mol or more and less than 0.40 mol in conversion of each element of V, Ta, Nb, W, Mo, and Cr.

本発明において、好ましくは、前記電極ペースト中における、前記共材の含有量が、前記導電体粉末100重量部に対して、1〜30重量部である。   In this invention, Preferably, content of the said common material in the said electrode paste is 1-30 weight part with respect to 100 weight part of said conductor powders.

本発明に係る積層型電子部品は、上記いずれかの方法により製造され、
主成分として、BaTiO、SrTiOおよびCaTiOを含有し、かつ、前記BaTiO、SrTiOおよびCaTiOが、それぞれ互いに、実質的に固溶せず、コンポジット構造を形成している誘電体磁器組成物を含む誘電体層と、内部電極層と、を有する。
The multilayer electronic component according to the present invention is manufactured by any one of the above methods,
Dielectric porcelain containing BaTiO 3 , SrTiO 3 and CaTiO 3 as main components, and the BaTiO 3 , SrTiO 3 and CaTiO 3 are not substantially dissolved in each other to form a composite structure. A dielectric layer including the composition; and an internal electrode layer.

好ましくは、前記誘電体層を構成する誘電体粒子の平均結晶粒子径が0.2〜2μmである。   Preferably, the dielectric crystal constituting the dielectric layer has an average crystal particle diameter of 0.2 to 2 μm.

好ましくは、前記誘電体層の厚みが、2〜20μmである。誘電体層の厚みをこのような範囲とすることにより、定格電圧の高い(たとえば100V以上)中耐圧用途に対応することができる。   Preferably, the dielectric layer has a thickness of 2 to 20 μm. By setting the thickness of the dielectric layer in such a range, it can be used for medium withstand voltage applications having a high rated voltage (for example, 100 V or more).

本発明に係る積層型電子部品としては、特に限定されないが、積層セラミックコンデンサ、圧電素子、チップインダクタ、チップバリスタ、チップサーミスタ、チップ抵抗、その他の表面実装(SMD)チップ型電子部品が例示される。   The multilayer electronic component according to the present invention is not particularly limited, and examples thereof include multilayer ceramic capacitors, piezoelectric elements, chip inductors, chip varistors, chip thermistors, chip resistors, and other surface mount (SMD) chip electronic components. .

本発明によれば、誘電体層を、主成分としてBaTiO、SrTiOおよびCaTiOを含み、かつ、これらが、それぞれ互いに実質的に固溶せず、コンポジット構造を形成している誘電体磁器組成物で構成している。そのため、比誘電率が高く、DCバイアス特性が良好で、電圧印加時における電歪量を低減しつつ、容量温度特性を向上させることができ、特にEIA規格のX6S特性を満足させることができる。 According to the present invention, the dielectric ceramic includes a dielectric layer containing BaTiO 3 , SrTiO 3, and CaTiO 3 as main components, and these are not substantially dissolved in each other to form a composite structure. It is composed of a composition. Therefore, the dielectric constant is high, the DC bias characteristic is good, the capacitance temperature characteristic can be improved while reducing the amount of electrostriction when a voltage is applied, and in particular, the X6S characteristic of the EIA standard can be satisfied.

しかも、本発明では、誘電体層をBaTiO、SrTiOおよびCaTiOを含むコンポジット構造とすることに加えて、共材としてBaTiO粉末、SrTiO粉末およびCaTiO粉末を含む電極ペーストを用いて、内部電極層を形成する。そのため、上記各特性を保ちつつ、高温負荷寿命の向上を図ることができる。 Moreover, in the present invention, in addition to the dielectric layer and the composite structure comprising BaTiO 3, SrTiO 3 and CaTiO 3, with BaTiO 3 powder, SrTiO 3 powder and CaTiO 3 electrode paste containing a powder as a common material The internal electrode layer is formed. Therefore, it is possible to improve the high temperature load life while maintaining the above characteristics.

なお、たとえば、上述した特許文献3(特開2003−68559号公報)には、Ba、CaおよびTiを含有するBCT型結晶粒子と、BaおよびTiを含有するBT型結晶粒子と、からなるコンポジット構造を形成している誘電体層を有する積層セラミックコンデンサにおいて、共材として(Ba、Ca)TiO結晶粉末を含有する電極ペーストを用いて、内部電極を形成する方法が開示されている。しかしながら、この特許文献3では、誘電体層を構成する結晶粒子がコンポジット構造となっている一方で、共材として含有させる材料として、均一な誘電体組成を有する結晶粒子を使用している。そのため、この特許文献3では、本発明のように高温負荷寿命の向上効果を得ることができない。 For example, in the above-mentioned Patent Document 3 (Japanese Patent Laid-Open No. 2003-68559), a composite composed of BCT type crystal particles containing Ba, Ca and Ti and BT type crystal particles containing Ba and Ti. In a multilayer ceramic capacitor having a dielectric layer forming a structure, a method is disclosed in which an internal electrode is formed using an electrode paste containing (Ba, Ca) TiO 3 crystal powder as a co-material. However, in this Patent Document 3, while the crystal particles constituting the dielectric layer have a composite structure, crystal particles having a uniform dielectric composition are used as a material to be included as a co-material. Therefore, in this patent document 3, the improvement effect of a high temperature load lifetime cannot be acquired like this invention.

また、上述した特許文献4(特開2005−101318号公報)では、主成分として、Aサイト成分であるBa,Ca、およびBサイト成分であるTi、Zrがそれぞれ固溶してなる結晶粒子から構成される誘電体層を有する積層セラミックコンデンサにおいて、共材としてBaTiO粉末、BaZrO粉末およびCaZrO粉末を含有する電極ペーストを用いて、内部電極を形成する方法が開示されている。しかしながら、この特許文献4では、電極ペースト中に含有させる共材としてBaTiO粉末、BaZrO粉末およびCaZrO粉末を用いている一方で、誘電体層を構成する結晶粒子がコンポジット構造ではなく、固溶体で形成されている。そのため、この特許文献4でも、本発明のように高温負荷寿命の向上効果を得ることができない。 Further, in Patent Document 4 (Japanese Patent Laid-Open No. 2005-101318) described above, from crystal grains in which Ba and Ca as A site components and Ti and Zr as B site components are dissolved as main components, respectively. In a multilayer ceramic capacitor having a dielectric layer configured, a method of forming an internal electrode using an electrode paste containing BaTiO 3 powder, BaZrO 3 powder and CaZrO 3 powder as a co-material is disclosed. However, in this Patent Document 4, while BaTiO 3 powder, BaZrO 3 powder and CaZrO 3 powder are used as co-materials to be included in the electrode paste, the crystal particles constituting the dielectric layer are not a composite structure but a solid solution. It is formed with. For this reason, even in Patent Document 4, the effect of improving the high temperature load life cannot be obtained as in the present invention.

以下、本発明を、図面に示す実施形態に基づき説明する。
図1は本発明の一実施形態に係る積層セラミックコンデンサの断面図である。
Hereinafter, the present invention will be described based on embodiments shown in the drawings.
FIG. 1 is a cross-sectional view of a multilayer ceramic capacitor according to an embodiment of the present invention.

積層セラミックコンデンサ1
図1に示すように、本発明の一実施形態に係る積層セラミックコンデンサ1は、誘電体層2と内部電極層3とが交互に積層された構成のコンデンサ素子本体10を有する。このコンデンサ素子本体10の両端部には、素子本体10の内部で交互に配置された内部電極層3と各々導通する一対の外部電極4が形成してある。コンデンサ素子本体10の形状に特に制限はないが、通常、直方体状とされる。また、その寸法にも特に制限はなく、用途に応じて適当な寸法とすればよい。
Multilayer ceramic capacitor 1
As shown in FIG. 1, a multilayer ceramic capacitor 1 according to an embodiment of the present invention includes a capacitor element body 10 having a configuration in which dielectric layers 2 and internal electrode layers 3 are alternately stacked. At both ends of the capacitor element body 10, a pair of external electrodes 4 are formed which are electrically connected to the internal electrode layers 3 arranged alternately in the element body 10. The shape of the capacitor element body 10 is not particularly limited, but is usually a rectangular parallelepiped shape. Moreover, there is no restriction | limiting in particular also in the dimension, What is necessary is just to set it as a suitable dimension according to a use.

内部電極層3は、各端面がコンデンサ素子本体10の対向する2端部の表面に交互に露出するように積層してある。一対の外部電極4は、コンデンサ素子本体10の両端部に形成され、交互に配置された内部電極層3の露出端面に接続されて、コンデンサ回路を構成する。   The internal electrode layers 3 are laminated so that the end faces are alternately exposed on the surfaces of the two opposite ends of the capacitor element body 10. The pair of external electrodes 4 are formed at both ends of the capacitor element body 10 and are connected to the exposed end surfaces of the alternately arranged internal electrode layers 3 to constitute a capacitor circuit.

誘電体層2
誘電体層2は、誘電体磁器組成物を含有する。
誘電体層2に含有される誘電体磁器組成物は、BaTiO、SrTiOおよびCaTiOを含む主成分を有する。
Dielectric layer 2
The dielectric layer 2 contains a dielectric ceramic composition.
The dielectric ceramic composition contained in the dielectric layer 2 has a main component including BaTiO 3 , SrTiO 3 and CaTiO 3 .

本実施形態において、主成分を構成する上記BaTiO、SrTiOおよびCaTiOは、それぞれ互いに、実質的に固溶していない状態で含有されている。すなわち、本実施形態では、これらBaTiO、SrTiOおよびCaTiOは、それぞれ別々の結晶粒子としてのBaTiO結晶粒子、SrTiO結晶粒子およびCaTiO結晶粒子として含有され、コンポジット構造を形成している。 In the present embodiment, the BaTiO 3 , SrTiO 3 and CaTiO 3 constituting the main component are contained in a state where they are not substantially dissolved in each other. That is, in this embodiment, these BaTiO 3 , SrTiO 3 and CaTiO 3 are contained as BaTiO 3 crystal particles, SrTiO 3 crystal particles and CaTiO 3 crystal particles as separate crystal particles, respectively, and form a composite structure. .

ただし、BaTiO、SrTiOおよびCaTiOは、実質的にBaTiO結晶粒子、SrTiO結晶粒子およびCaTiO結晶粒子として含有されていれば良く、たとえば、BaTiOの結晶粒子とSrTiOの結晶粒子との界面付近においては、一部固溶相が形成されていても構わない。 However, BaTiO 3 , SrTiO 3 and CaTiO 3 may be substantially contained as BaTiO 3 crystal particles, SrTiO 3 crystal particles and CaTiO 3 crystal particles. For example, BaTiO 3 crystal particles and SrTiO 3 crystal particles In the vicinity of the interface, a part of the solid solution phase may be formed.

BaTiO、SrTiOおよびCaTiOを、それぞれ互いに、実質的に固溶していない状態とし、コンポジット構造を形成させることにより、高い誘電率を維持しながら、容量温度特性の向上を図ることができ、特に、EIA規格のX6S特性(−55〜105℃、ΔC/C=±22%以内)を満足させることができる。なお、この理由としては、たとえば、非固溶とし、コンポジット構造とすることにより、BaTiOに由来するキュリー温度のピークが残存すること等によると考えられる。 By making BaTiO 3 , SrTiO 3, and CaTiO 3 into a state where they are not substantially dissolved in each other and forming a composite structure, it is possible to improve the capacity-temperature characteristics while maintaining a high dielectric constant. In particular, the X6S characteristic of the EIA standard (−55 to 105 ° C., ΔC / C = within ± 22%) can be satisfied. The reason for this is considered to be, for example, that the Curie temperature peak derived from BaTiO 3 remains due to the non-solid solution and the composite structure.

主成分を構成するBaTiO、SrTiOおよびCaTiOが互いに固溶しているか否かについては、たとえば、誘電体層2のX線回折により確認することができる。具体的には、誘電体層2に対して、X線源にCu−Kα線を用いたX線回折を行い、2θ=30〜35°の範囲に、それぞれBaTiO、SrTiOおよびCaTiOに起因する分離可能な3つの回折ピークが観測されるか否かにより確認することができる。なお、2θ=30〜35°の範囲に観測される回折ピークは、それぞれBaTiOの(110)面の回折ピーク、SrTiOの(110)面の回折ピーク、およびCaTiOの(121)面の回折ピークである。 Whether or not BaTiO 3 , SrTiO 3 and CaTiO 3 constituting the main component are dissolved in each other can be confirmed by, for example, X-ray diffraction of the dielectric layer 2. Specifically, the dielectric layer 2 is subjected to X-ray diffraction using Cu-Kα ray as an X-ray source, and BaTiO 3 , SrTiO 3 and CaTiO 3 are respectively obtained in the range of 2θ = 30 to 35 °. This can be confirmed by whether or not the resulting separable three diffraction peaks are observed. The diffraction peaks observed in the range of 2θ = 30 to 35 ° are the diffraction peak of the (110) plane of BaTiO 3 , the diffraction peak of the (110) plane of SrTiO 3 , and the (121) plane of CaTiO 3 , respectively. It is a diffraction peak.

また、主成分を構成するBaTiO、SrTiOおよびCaTiOの組成モル比については特に限定されないが、これらを組成式{(BaSrCa)O}TiOで示した場合に、前記式中の記号x、y、zおよびmが、好ましくは、
0.19≦x≦0.23、
0.25≦y≦0.31、
0.46≦z≦0.54、
0.980≦m≦1.01、
であり、より好ましくは、
0.195≦x≦0.225、
0.255≦y≦0.305、
0.465≦z≦0.535、
0.985≦m≦1.0095、
である。なお、上記式において、x+y+z=1である。
記号x、y、zおよびmを上記範囲とすることにより、DCバイアス特性の向上効果と、電圧印加時における電歪量の低減効果を高めることができる。また、上記組成式において、酸素(O)量は、上記式の化学量論組成から若干偏倚してもよい。
Further, when there is no particular limitation on the composition molar ratio of BaTiO 3, SrTiO 3 and CaTiO 3 that constitute the main component, showing them by a composition formula {(Ba x Sr y Ca z ) O} m TiO 2, The symbols x, y, z and m in the above formula are preferably
0.19 ≦ x ≦ 0.23,
0.25 ≦ y ≦ 0.31,
0.46 ≦ z ≦ 0.54,
0.980 ≦ m ≦ 1.01,
And more preferably
0.195 ≦ x ≦ 0.225,
0.255 ≦ y ≦ 0.305,
0.465 ≦ z ≦ 0.535,
0.985 ≦ m ≦ 1.075,
It is. In the above formula, x + y + z = 1.
By making the symbols x, y, z, and m within the above ranges, it is possible to enhance the effect of improving DC bias characteristics and the effect of reducing the amount of electrostriction during voltage application. In the above composition formula, the amount of oxygen (O) may be slightly deviated from the stoichiometric composition of the above formula.

上記式中、xは、BaTiOの含有割合を示す。主成分中のBaTiOの含有量が増加すると、強誘電性が強くなる傾向にある。xが小さ過ぎると、比誘電率が低くなってしまう傾向にある。特に、比誘電率が低すぎる場合には、所望の容量を得るためには、誘電体層2の積層数を増加させる必要が生じてくるため、製造コストが増加してしまうという問題や、コンデンサの小型化が困難となってしまうという問題が発生してしまう。一方、xが大き過ぎると、比誘電率は向上するものの、電圧印加時の電歪量が高くなり、さらにはDCバイアス特性が悪化する傾向にある。 In the above formula, x represents the content ratio of BaTiO 3 . As the content of BaTiO 3 in the main component increases, the ferroelectricity tends to increase. If x is too small, the relative permittivity tends to be low. In particular, if the relative dielectric constant is too low, it is necessary to increase the number of laminated dielectric layers 2 in order to obtain a desired capacitance. Therefore, there arises a problem that it becomes difficult to reduce the size. On the other hand, if x is too large, although the relative permittivity is improved, the amount of electrostriction when a voltage is applied increases, and the DC bias characteristics tend to deteriorate.

上記式中、yは、SrTiOの含有割合を示す。主成分中のSrTiOの含有量が増加すると、常誘電性が強くなる傾向にある。yが小さ過ぎると、比誘電率が低くなってしまう傾向にある。一方、yが大き過ぎると、DCバイアス特性が悪化する傾向にある。 In the above formula, y represents the content ratio of SrTiO 3 . When the content of SrTiO 3 in the main component increases, the paraelectric property tends to increase. If y is too small, the dielectric constant tends to be low. On the other hand, if y is too large, the DC bias characteristics tend to deteriorate.

上記式中、zは、CaTiOの含有割合を示す。CaTiOは、主に焼結安定性を向上させる効果や、絶縁抵抗値を向上させる効果を有する。zが小さ過ぎると、DCバイアス特性が悪化する傾向にある。一方、zが大き過ぎると、比誘電率が低下してしまう傾向にある。 In the above formula, z indicates the content of CaTiO 3. CaTiO 3 is mainly effect and of improving the sintering stability has the effect of improving the insulation resistance value. If z is too small, the DC bias characteristics tend to deteriorate. On the other hand, if z is too large, the dielectric constant tends to decrease.

主成分中のBaTiOの含有量が増加すると、強誘電性が強くなる一方で、主成分中のSrTiO,CaTiOの含有量が増加すると、常誘電性が強くなる傾向にあり、記号x、y、zを上記範囲とすることにより、強誘電相と常誘電相とのバランスを図ることができる。 When the content of BaTiO 3 in the main component increases, the ferroelectricity becomes stronger. On the other hand, when the content of SrTiO 3 and CaTiO 3 in the main component increases, the paraelectric property tends to increase, and the symbol x By setting, y, and z within the above ranges, a balance between the ferroelectric phase and the paraelectric phase can be achieved.

上記式中、mは、ペロブスカイト構造のAサイトと、Bサイトと、の比(Ba,SrおよびCaと、Tiと、の比)を示す。mを0.980以上とすることにより、焼成時における誘電体粒子の粒成長を抑制することができ、焼成後の誘電体層を構成する誘電体粒子の微細化を図ることができる。また、mを1.01以下とすることにより、焼成温度を高くしなくても緻密な焼結体を得ることができる。mが小さすぎると、誘電体粒子の微細化が困難となり、DCバイアス特性が悪化する傾向にある。一方、mが大きすぎると、焼結温度が高くなり過ぎてしまい、焼結が困難となる傾向にある。   In the above formula, m represents the ratio of the A site of the perovskite structure to the B site (ratio of Ba, Sr and Ca and Ti). By setting m to 0.980 or more, the grain growth of dielectric particles during firing can be suppressed, and the dielectric particles constituting the dielectric layer after firing can be miniaturized. Further, by setting m to 1.01 or less, a dense sintered body can be obtained without increasing the firing temperature. If m is too small, it is difficult to make the dielectric particles fine, and the DC bias characteristics tend to deteriorate. On the other hand, if m is too large, the sintering temperature becomes too high and sintering tends to be difficult.

上記誘電体磁器組成物には、上記した主成分に加えて、副成分をさらに含有していることが好ましい。
本実施形態においては、副成分として、Mnの酸化物と、Siの酸化物と、V、Ta、Nb、W、MoおよびCrの各元素の酸化物から選択される1種以上と、をさらに含有していることが好ましい。
The dielectric ceramic composition preferably further contains a subcomponent in addition to the main component described above.
In the present embodiment, as subcomponents, an oxide of Mn, an oxide of Si, and at least one selected from oxides of elements of V, Ta, Nb, W, Mo, and Cr are further included. It is preferable to contain.

Mnの酸化物は、焼結を促進する効果、および高温負荷寿命を改善する効果を有する。Mnの酸化物の含有量は、上記主成分100モルに対して、MnO換算で、好ましくは0.3〜1モルであり、より好ましくは0.3〜0.8モルである。Mnの酸化物の含有量が少な過ぎると、焼結性が悪化するとともに、高温負荷寿命に劣る傾向にある。一方、含有量が多過ぎると、IR不良率が悪化してしまう場合がある。   The oxide of Mn has the effect of promoting sintering and the effect of improving the high temperature load life. The content of the Mn oxide is preferably 0.3 to 1 mol and more preferably 0.3 to 0.8 mol in terms of MnO with respect to 100 mol of the main component. If the content of the Mn oxide is too small, the sinterability deteriorates and the high temperature load life tends to be inferior. On the other hand, if the content is too large, the IR defect rate may deteriorate.

Siの酸化物は、主として焼結助剤として作用するが、薄層化した際の初期絶縁抵抗の不良率を改善する効果を有する。Siの酸化物の含有量は、上記主成分100モルに対して、SiO換算で、好ましくは0.1〜0.5モルであり、より好ましくは0.15〜0.45モルである。Siの酸化物の含有量が少な過ぎると、焼成温度が上昇してしまう場合がある。一方、多過ぎると、IR不良率が悪化してしまう傾向にある。 The Si oxide mainly acts as a sintering aid, but has an effect of improving the defective rate of the initial insulation resistance when the layer is thinned. The content of the Si oxide is preferably 0.1 to 0.5 mol and more preferably 0.15 to 0.45 mol in terms of SiO 2 with respect to 100 mol of the main component. If the content of Si oxide is too small, the firing temperature may increase. On the other hand, when the amount is too large, the IR defect rate tends to deteriorate.

なお、本実施形態においては、Siの酸化物を複合酸化物の形態で含有させても良い。このような複合酸化物としては、SiOと、誘電体磁器組成物に含有される他の主成分や副成分を構成する元素の酸化物と、の複合酸化物が挙げられ、たとえば、CaSiO、SrSiO、(Ca,Sr)SiO、MnSiO、BaSiOなどが挙げられる。これら複合酸化物を使用する場合には、焼成後の組成が所望の範囲となるように、適宜調整すればよい。 In the present embodiment, Si oxide may be included in the form of a complex oxide. Examples of such composite oxides include composite oxides of SiO 2 and oxides of elements constituting other main components and subcomponents contained in the dielectric ceramic composition. For example, CaSiO 3 , SrSiO 3 , (Ca, Sr) SiO 3 , MnSiO 3 , BaSiO 3 and the like. When these composite oxides are used, they may be appropriately adjusted so that the composition after firing falls within a desired range.

V、Ta、Nb、W、MoおよびCrの各元素の酸化物は、高温負荷寿命を改善する効果を有する。これらの酸化物の含有量は、主成分100モルに対して、V、Ta、Nb、W、MoおよびCrの各酸化物換算で、好ましくは、0.02モル以上、0.40モル未満、より好ましくは0.03〜0.30モル、さらに好ましくは0.05〜0.20モルである。これらの酸化物の含有量が少な過ぎると、上記効果が得難くなる。一方、多過ぎると、IRが低下する傾向にある。
なお、上記含有量は各元素換算の含有量であり、たとえば、Vの酸化物において、V元素換算での含有量が0.10モルである場合には、その酸化物であるV換算での含有量は0.05モルとなる。
The oxides of each element of V, Ta, Nb, W, Mo, and Cr have an effect of improving the high temperature load life. The content of these oxides is preferably 0.02 mol or more and less than 0.40 mol in terms of each oxide of V, Ta, Nb, W, Mo and Cr with respect to 100 mol of the main component. More preferably, it is 0.03-0.30 mol, More preferably, it is 0.05-0.20 mol. If the content of these oxides is too small, the above effect is difficult to obtain. On the other hand, if too much, IR tends to decrease.
In addition, the said content is content of each element conversion, for example, in the oxide of V, when content in V element conversion is 0.10 mol, it is V 2 O 5 which is the oxide The content in terms of conversion is 0.05 mol.

また、本実施形態においては、必要に応じて、上記以外の副成分を含有させても良い。このような副成分としては、特に限定されないが、たとえば、Ba、Ca、Sr、Li、Mg、Al、Zr、Sc、Y、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、YbおよびLuの各元素の酸化物などが挙げられる。   Moreover, in this embodiment, you may contain subcomponents other than the above as needed. Such subcomponents are not particularly limited. For example, Ba, Ca, Sr, Li, Mg, Al, Zr, Sc, Y, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb , Dy, Ho, Er, Tm, Yb, and Lu oxides.

誘電体層2の厚みは、特に限定されないが、好ましくは2〜20μmである。誘電体層2の厚みをこのような範囲とすることにより、定格電圧の高い(たとえば100V以上)中耐圧用途に対応させることができる。誘電体層2を薄くしすぎると、ショート不良率が悪化する場合がある。一方、厚くしすぎると、コンデンサの小型化が困難となってしまう。   Although the thickness of the dielectric material layer 2 is not specifically limited, Preferably it is 2-20 micrometers. By setting the thickness of the dielectric layer 2 in such a range, it is possible to correspond to a medium withstand voltage application having a high rated voltage (for example, 100 V or more). If the dielectric layer 2 is too thin, the short-circuit defect rate may deteriorate. On the other hand, if it is too thick, it is difficult to reduce the size of the capacitor.

内部電極層3
内部電極層3は、後述する電極ペーストを用いて形成される。
内部電極層3に含有される導電材は特に限定されないが、誘電体層2の構成材料が耐還元性を有するため、卑金属を用いることができる。導電材として用いる卑金属としては、Ni、Cu、Ni合金またはCu合金が好ましく、特にNiまたはNi合金が好ましい。内部電極層3の主成分をNiやNi合金とした場合には、誘電体が還元されないように、低酸素分圧(還元雰囲気)で焼成することが好ましい。内部電極層3の厚さは、好ましくは0.5〜2μm、より好ましくは0.8〜1.5μmである。
Internal electrode layer 3
The internal electrode layer 3 is formed using an electrode paste described later.
The conductive material contained in the internal electrode layer 3 is not particularly limited, but a base metal can be used because the constituent material of the dielectric layer 2 has reduction resistance. As the base metal used as the conductive material, Ni, Cu, Ni alloy or Cu alloy is preferable, and Ni or Ni alloy is particularly preferable. When the main component of the internal electrode layer 3 is Ni or a Ni alloy, it is preferable to fire at a low oxygen partial pressure (reducing atmosphere) so that the dielectric is not reduced. The thickness of the internal electrode layer 3 is preferably 0.5 to 2 μm, more preferably 0.8 to 1.5 μm.

外部電極4
外部電極4に含有される導電材は特に限定されないが、本発明では安価なNi,Cuや、これらの合金を用いることができる。外部電極4の厚さは用途等に応じて適宜決定すればよい。
External electrode 4
The conductive material contained in the external electrode 4 is not particularly limited, but in the present invention, inexpensive Ni, Cu, and alloys thereof can be used. What is necessary is just to determine the thickness of the external electrode 4 suitably according to a use etc.

積層セラミックコンデンサ1の製造方法
本実施形態の積層セラミックコンデンサ1は、従来の積層セラミックコンデンサと同様に、ペーストを用いた通常の印刷法やシート法によりグリーンチップを作製し、これを焼成した後、外部電極を印刷または転写して焼成することにより製造される。以下、製造方法について具体的に説明する。
Manufacturing Method of Multilayer Ceramic Capacitor 1 The multilayer ceramic capacitor 1 of the present embodiment is the same as a conventional multilayer ceramic capacitor. After producing a green chip by a normal printing method or a sheet method using a paste and firing it, It is manufactured by printing or transferring an external electrode and baking. Hereinafter, the manufacturing method will be specifically described.

誘電体ペーストの準備
まず、誘電体ペーストに含まれる誘電体原料(誘電体磁器組成物粉末)を準備し、これを塗料化して、誘電体ペーストを調製する。
Preparation of Dielectric Paste First, a dielectric material (dielectric ceramic composition powder) contained in the dielectric paste is prepared, and this is made into a paint to prepare a dielectric paste.

誘電体ペーストは、誘電体原料と有機ビヒクルとを混練した有機系の塗料であってもよく、水系の塗料であってもよい。   The dielectric paste may be an organic paint obtained by kneading a dielectric material and an organic vehicle, or may be a water-based paint.

誘電体原料としては、上記した主成分および副成分の酸化物やその混合物、複合酸化物を用いることができるが、その他、焼成により上記した酸化物や複合酸化物となる各種化合物、たとえば、炭酸塩、シュウ酸塩、硝酸塩、水酸化物、有機金属化合物等から適宜選択し、混合して用いることもできる。誘電体原料中の各化合物の含有量は、焼成後に上記した誘電体磁器組成物の組成となるように決定すればよい。塗料化する前の状態で、誘電体原料の粒径は、通常、平均粒径0.1〜1μm程度である。   As the dielectric material, the above-mentioned main component and subcomponent oxides, mixtures thereof, and composite oxides can be used. In addition, various compounds that become the above oxides or composite oxides by firing, such as carbonic acid, can be used. A salt, an oxalate salt, a nitrate salt, a hydroxide, an organometallic compound, or the like can be selected as appropriate and used in combination. What is necessary is just to determine content of each compound in a dielectric raw material so that it may become a composition of the above-mentioned dielectric ceramic composition after baking. In the state before forming a paint, the particle size of the dielectric material is usually about 0.1 to 1 μm in average particle size.

本実施形態では、上記主成分の原料として、BaTiO粉末、SrTiO粉末およびCaTiO粉末を使用することが好ましく、特に、これらのBaTiO粉末、SrTiO粉末、CaTiO粉末は、互いに予め反応させることなく用いることが好ましい。主成分の原料として、これらの粉末を使用し、しかも、予め互いに反応させることなく用いることにより、焼結後の誘電体磁器組成物において、主成分を構成することとなるBaTiO、SrTiOおよびCaTiOを、それぞれ互いに、実質的に固溶していない構成とすることができる。すなわち、焼結後の誘電体磁器組成物において、これらの複合酸化物を、BaTiO結晶粒子、SrTiO結晶粒子およびCaTiO結晶粒子の形態で存在させ、コンポジット構造を形成させることができる。 In the present embodiment, as a material of the main component, BaTiO 3 powder, it is preferable to use SrTiO 3 powder and CaTiO 3 powder, in particular, those BaTiO 3 powder, SrTiO 3 powder, CaTiO 3 powder, pre-reacted with each other It is preferable to use without making it. BaTiO 3 , SrTiO 3, and SrTiO 3 that constitute the main component in the sintered dielectric ceramic composition by using these powders as raw materials of the main component and using them without reacting with each other in advance. the CaTiO 3, each other, can be configured to not substantially dissolved. That is, in the sintered dielectric ceramic composition, these composite oxides can be present in the form of BaTiO 3 crystal particles, SrTiO 3 crystal particles, and CaTiO 3 crystal particles to form a composite structure.

なお、主成分の原料としては、上記した各粉末以外に、ペロブスカイト構造のAサイトと、Bサイトと、の比(Ba,SrおよびCaと、Tiと、の比)を調整するために、TiOをさらに添加しても良い。 In addition to the powders described above, the raw material for the main component is TiO in order to adjust the ratio between the A site and B site of the perovskite structure (ratio of Ba, Sr and Ca and Ti). 2 may be further added.

また、上記主成分以外の原料(たとえば、副成分の原料)としては、各酸化物や焼成により各酸化物となる化合物を、そのまま用いても良いし、あるいは、予め仮焼きし、焙焼粉として用いても良い。   In addition, as raw materials other than the main components (for example, raw materials for subcomponents), each oxide or a compound that becomes each oxide by firing may be used as it is, or calcined and roasted in advance. It may be used as

有機ビヒクルとは、バインダを有機溶剤中に溶解したものである。有機ビヒクルに用いるバインダは特に限定されず、エチルセルロース、ポリビニルブチラールなどのブチラール樹脂、アクリル樹脂等の通常の各種バインダから適宜選択すればよい。また、用いる有機溶剤も特に限定されず、印刷法やシート法など、利用する方法に応じて、テルピネオール、ブチルカルビトール、アセトン、トルエン、エタノール、キシレン等の各種有機溶剤から適宜選択すればよい。   An organic vehicle is obtained by dissolving a binder in an organic solvent. The binder used for the organic vehicle is not particularly limited, and may be appropriately selected from normal various binders such as butyral resins such as ethyl cellulose and polyvinyl butyral, and acrylic resins. Moreover, the organic solvent to be used is not particularly limited, and may be appropriately selected from various organic solvents such as terpineol, butyl carbitol, acetone, toluene, ethanol, and xylene according to a method to be used such as a printing method or a sheet method.

また、誘電体ペーストを水系の塗料とする場合には、水溶性のバインダや分散剤などを水に溶解させた水系ビヒクルと、誘電体原料とを混練すればよい。水系ビヒクルに用いる水溶性バインダは特に限定されず、たとえば、ポリビニルアルコール、セルロース、水溶性アクリル樹脂などを用いればよい。   Further, when the dielectric paste is used as a water-based paint, a water-based vehicle in which a water-soluble binder or a dispersant is dissolved in water and a dielectric material may be kneaded. The water-soluble binder used for the water-based vehicle is not particularly limited, and for example, polyvinyl alcohol, cellulose, water-soluble acrylic resin, etc. may be used.

電極ペーストの準備
次に、焼成後に図1に示す内部電極層3を形成するため電極ペーストを準備する。
内部電極層3を形成するための電極ペーストとしては、導電体粉末と、共材と、有機ビヒクルと、を含有するペーストを用いる。
Preparation of electrode paste Next, an electrode paste is prepared to form the internal electrode layer 3 shown in FIG. 1 after firing.
As an electrode paste for forming the internal electrode layer 3, a paste containing a conductor powder, a common material, and an organic vehicle is used.

導電体粉末としては、特に限定されないが、Cu、Niおよびこれらの合金から選ばれる少なくとも1種で構成してあることが好ましく、より好ましくはNiまたはNi合金で構成される。   Although it does not specifically limit as conductor powder, It is preferable to comprise by at least 1 sort (s) chosen from Cu, Ni, and these alloys, More preferably, it comprises Ni or Ni alloy.

NiまたはNi合金としては、Mn、Cr、CoおよびAlから選択される少なくとも1種の元素とNiとの合金が好ましく、合金中のNi含有量は95重量%以上であることが好ましい。なお、NiまたはNi合金中には、P、Fe、Mgなどの各種微量成分が0.1重量%程度以下含まれていてもよい。   Ni or an Ni alloy is preferably an alloy of Ni and at least one element selected from Mn, Cr, Co, and Al, and the Ni content in the alloy is preferably 95% by weight or more. In addition, in Ni or Ni alloy, various trace components, such as P, Fe, and Mg, may be contained about 0.1 wt% or less.

本実施形態では、共材として、BaTiO粉末、SrTiO粉末およびCaTiO粉末を用いる。
共材としてのBaTiO粉末、SrTiO粉末およびCaTiO粉末の割合は、これらを式{(Baα ,Srβ ,Caγ )O}TiOで示した場合に、式中の記号α、β、γおよびnが、好ましくは、
0.1≦α≦0.7、
0.1≦β≦0.7、
0.1≦γ≦0.7、
0.8≦n≦1.3、
より好ましくは、
0.15≦α≦0.5、
0.15≦β≦0.5、
0.2≦γ≦0.65、
0.9≦n≦1.2、
の関係となるように調製する。なお、上記式において、α+β+γ=1である。
In the present embodiment, BaTiO 3 powder, SrTiO 3 powder, and CaTiO 3 powder are used as the common material.
The proportions of BaTiO 3 powder, SrTiO 3 powder and CaTiO 3 powder as co-materials are expressed by the symbol α in the formula when these are represented by the formula {(Ba α , Sr β , Ca γ ) O} n TiO 2 , β, γ and n are preferably
0.1 ≦ α ≦ 0.7,
0.1 ≦ β ≦ 0.7,
0.1 ≦ γ ≦ 0.7,
0.8 ≦ n ≦ 1.3,
More preferably,
0.15 ≦ α ≦ 0.5,
0.15 ≦ β ≦ 0.5,
0.2 ≦ γ ≦ 0.65,
0.9 ≦ n ≦ 1.2,
Prepare so that In the above formula, α + β + γ = 1.

電極ペーストに含有させる共材として、BaTiO粉末、SrTiO粉末およびCaTiO粉末を用いることにより、比誘電率、DCバイアス特性、電圧印加時における電歪量および容量温度特性を良好に保ちながら、高温加速寿命を向上させることができる。特に、各粉末の含有比率を上記範囲とすることにより、焼成時に、これらの粉末が内部電極から誘電体層2へと拡散した場合における、誘電体層2の組成ズレの発生を有効に防止することができる。そのため、特性劣化を引き起こすことなく、高温加速寿命の向上効果を発揮させることができる。 By using BaTiO 3 powder, SrTiO 3 powder and CaTiO 3 powder as a co-material to be included in the electrode paste, while maintaining good dielectric constant, DC bias characteristics, electrostriction amount and capacity-temperature characteristics at the time of voltage application, High temperature accelerated life can be improved. In particular, by setting the content ratio of each powder within the above range, it is possible to effectively prevent the compositional deviation of the dielectric layer 2 from occurring when these powders diffuse from the internal electrode to the dielectric layer 2 during firing. be able to. Therefore, the effect of improving the high temperature accelerated life can be exhibited without causing deterioration of characteristics.

上記式中、αは、BaTiO粉末の含有割合を示す。αが小さすぎると、比誘電率が低下する傾向にある。一方、αが大きすぎると、高温加速寿命が悪化する傾向にある。
上記式中、βは、SrTiO粉末の含有割合を示す。βが小さすぎても、あるいは大きすぎても、容量温度特性が悪化してしまい、X6S特性を満足できなくなる傾向にある。
上記式中、γは、CaTiO粉末の含有割合を示す。γが小さすぎても、あるいは大きすぎても、容量温度特性が悪化してしまい、X6S特性を満足できなくなる傾向にある。
上記式中、nは、ペロブスカイト構造のAサイトと、Bサイトと、の比(Ba,SrおよびCaと、Tiと、の比)を示す。nが小さすぎると、高温加速寿命が悪化する傾向にある。一方、nが大きすぎると、焼結性が悪化してしまう。
In the above formula, α represents the content ratio of the BaTiO 3 powder. If α is too small, the dielectric constant tends to decrease. On the other hand, if α is too large, the high temperature accelerated life tends to deteriorate.
In the above formula, β represents the content ratio of the SrTiO 3 powder. If β is too small or too large, the capacity-temperature characteristic tends to deteriorate and the X6S characteristic tends not to be satisfied.
In the above formula, gamma indicates the content of CaTiO 3 powder. If γ is too small or too large, the capacity-temperature characteristic tends to deteriorate, and the X6S characteristic tends not to be satisfied.
In the above formula, n represents the ratio of the A site and B site of the perovskite structure (ratio of Ba, Sr and Ca and Ti). If n is too small, the high temperature accelerated life tends to deteriorate. On the other hand, if n is too large, the sinterability will deteriorate.

本実施形態では、電極ペースト中における、各粉末の含有比率を上記関係とすることに加えて、電極ペースト中におけるBaTiO粉末の含有割合を、誘電体層2を構成する誘電体磁器組成物中におけるBaTiOの含有割合に対して、次のような関係とすることが好ましい。
具体的には、誘電体層2を構成する誘電体磁器組成物中の主成分の組成モル比を、組成式{(BaSrCa)O}TiOで表した場合に、電極ペースト中におけるBaTiO粉末の含有割合を示す記号αが、誘電体層2中におけるBaTiOの含有割合を示す記号xに対して、α≦xの関係となっていることが好ましい。すなわち、電極ペースト中におけるBaTiO粉末の含有割合が、誘電体層2を構成する誘電体磁器組成物中におけるBaTiOの含有割合と同じか、あるいは、少なくなっていることが好ましい。このような関係とすることにより、高温加速寿命のさらなる向上が可能となる。
In the present embodiment, in addition to making the content ratio of each powder in the electrode paste have the above relationship, the content ratio of the BaTiO 3 powder in the electrode paste is set in the dielectric ceramic composition constituting the dielectric layer 2. It is preferable to have the following relationship with respect to the content ratio of BaTiO 3 in.
Specifically, when the composition molar ratio of the main component of the dielectric ceramic composition constituting the dielectric layer 2, expressed by a composition formula {(Ba x Sr y Ca z ) O} m TiO 2, electrode The symbol α indicating the content ratio of the BaTiO 3 powder in the paste preferably has a relationship of α ≦ x with respect to the symbol x indicating the content ratio of BaTiO 3 in the dielectric layer 2. That is, it is preferable that the content ratio of BaTiO 3 powder in the electrode paste is the same as or less than the content ratio of BaTiO 3 in the dielectric ceramic composition constituting the dielectric layer 2. Such a relationship makes it possible to further improve the high temperature accelerated life.

また、電極ペースト中に含有させる共材には、添加成分として、Mnの化合物と、Siの化合物と、V、Ta、Nb、W、MoおよびCrの各元素の化合物から選択される1種以上と、をさらに含有させても良い。これらの添加成分を含有させることにより、高温加速寿命のさらなる向上が可能となる。なお、このような添加成分としては、上記各元素の酸化物の他、焼成により各酸化物となる化合物(たとえば、炭酸塩、シュウ酸塩、硝酸塩、水酸化物、有機金属化合物等)などが挙げられる。また、これらの添加成分は、予め仮焼きし、焙焼粉として用いても良い。   In addition, the common material contained in the electrode paste includes, as an additive component, at least one selected from a compound of Mn, a compound of Si, and a compound of each element of V, Ta, Nb, W, Mo, and Cr And may further be included. By containing these additive components, the high temperature accelerated life can be further improved. In addition to the oxides of the above elements, such additive components include compounds that become oxides upon firing (for example, carbonates, oxalates, nitrates, hydroxides, organometallic compounds, etc.). Can be mentioned. These additive components may be preliminarily calcined and used as roasted powder.

各添加成分の含有割合は、BaTiO粉末、SrTiO粉末およびCaTiO粉末の合計100モルに対して、以下の範囲とすることが好ましい。
すなわち、Mnの化合物の含有量が、MnO換算で、好ましくは0.3〜1モル、より好ましくは0.3〜0.8モルである。Siの化合物の含有量が、SiO換算で、0.1〜0.5モル、より好ましくは0.15〜0.45モルである。また、V、Ta、Nb、W、MoおよびCrの化合物の含有量が、V、Ta、Nb、W、MoおよびCrの各元素換算で、好ましくは0.02モル以上、0.40モル未満、より好ましくは0.03〜0.30モルである。
The content ratio of each additive component is preferably in the following range with respect to a total of 100 moles of BaTiO 3 powder, SrTiO 3 powder and CaTiO 3 powder.
That is, the content of the Mn compound is preferably 0.3 to 1 mol, more preferably 0.3 to 0.8 mol in terms of MnO. The content of the Si compound is 0.1 to 0.5 mol, more preferably 0.15 to 0.45 mol in terms of SiO 2 . The content of the compounds of V, Ta, Nb, W, Mo and Cr is preferably 0.02 mol or more and less than 0.40 mol in terms of each element of V, Ta, Nb, W, Mo and Cr. More preferably, it is 0.03-0.30 mol.

電極ペースト中における、共材の含有量は、前記導電体粉末100重量部に対して、好ましくは1〜30重量部であり、より好ましくは5〜25重量部である。共材の含有量が少なすぎると、焼成時における、内部電極層と誘電体層との間の収縮挙動の差が大きくなってしまい、クラック等の構造欠陥が発生し易くなる。一方、共材の含有量が多すぎると、容量温度特性や、高温加速寿命が悪化してしまう。   The content of the common material in the electrode paste is preferably 1 to 30 parts by weight, more preferably 5 to 25 parts by weight with respect to 100 parts by weight of the conductor powder. If the content of the co-material is too small, the difference in shrinkage behavior between the internal electrode layer and the dielectric layer during firing becomes large, and structural defects such as cracks are likely to occur. On the other hand, when there is too much content of a common material, a capacity temperature characteristic and a high temperature accelerated lifetime will deteriorate.

有機ビヒクルとしては、上記した誘電体ペーストと同様のものを使用すれば良い。   As the organic vehicle, the same one as the above-described dielectric paste may be used.

電極ペーストは、上記した各成分をボールミルや3本ロールミルなどで混合し、スラリー化することにより形成することができる。あるいは、市販の電極ペーストに上記構成を有する共材を添加する方法などを採用しても良い。   The electrode paste can be formed by mixing the above-described components with a ball mill, a three-roll mill, or the like to form a slurry. Or you may employ | adopt the method of adding the co-material which has the said structure to a commercially available electrode paste.

グリーンチップの作製、焼成など
次いで、上記にて作製した誘電体ペーストを用いて、ドクターブレード法などにより、キャリアシート上に、セラミックグリーンシートを形成する。セラミックグリーンシートは、焼成後に図1に示す誘電体層2となる。
Preparation of Green Chip, baking, etc. Then, by using the dielectric paste prepared in the above, by a doctor blade method, on a carrier sheet, to form a ceramic green sheet. The ceramic green sheet becomes the dielectric layer 2 shown in FIG. 1 after firing.

キャリアシートとしては、たとえばPETフィルムなどが用いられ、剥離性を改善するために、シリコーンなどがコーティングしてあるものが好ましい。キャリアシートの厚みは、特に限定されないが、好ましくは5〜100μmである。   As the carrier sheet, for example, a PET film or the like is used, and a film coated with silicone or the like is preferable in order to improve peelability. Although the thickness of a carrier sheet is not specifically limited, Preferably it is 5-100 micrometers.

そして、上記にて作製した電極ペーストを用いて、キャリアシート上に形成されたセラミックグリーンシートの表面に、焼成後に図1に示す内部電極層3となる所定パターンの電極ペースト膜(内部電極パターン)を形成する。   A predetermined pattern of electrode paste film (internal electrode pattern) that becomes the internal electrode layer 3 shown in FIG. 1 after firing on the surface of the ceramic green sheet formed on the carrier sheet using the electrode paste prepared above. Form.

電極ペースト膜の形成方法は、層を均一に形成できる方法であれば特に限定されないが、たとえば、スクリーン印刷法などが挙げられる。   The method for forming the electrode paste film is not particularly limited as long as it is a method capable of forming a layer uniformly, and examples thereof include a screen printing method.

次に、以上のような、所定パターンの電極ペースト膜が表面に形成されたセラミックグリーンシートを複数積層して、グリーンチップを作製する。
そして、焼成前に、グリーンチップに脱バインダ処理を施す。脱バインダ条件としては、昇温速度を好ましくは5〜300℃/時間、保持温度を好ましくは180〜400℃、温度保持時間を好ましくは0.5〜24時間とする。また、焼成雰囲気は、空気もしくは還元性雰囲気とする。
Next, a plurality of ceramic green sheets having a predetermined pattern of electrode paste film formed on the surface are stacked to produce a green chip.
Then, before the firing, the green chip is subjected to binder removal processing. As binder removal conditions, the temperature rising rate is preferably 5 to 300 ° C./hour, the holding temperature is preferably 180 to 400 ° C., and the temperature holding time is preferably 0.5 to 24 hours. The firing atmosphere is air or a reducing atmosphere.

グリーンチップ焼成時の雰囲気は、内部電極層用ペースト中の導電材の種類に応じて適宜決定されればよいが、導電材としてNiやNi合金等の卑金属を用いる場合、焼成雰囲気中の酸素分圧は、10−10〜10−3Paとすることが好ましい。酸素分圧が上記範囲未満であると、内部電極層の導電材が異常焼結を起こし、途切れてしまうことがある。また、酸素分圧が前記範囲を超えると、内部電極層が酸化する傾向にある。 The atmosphere at the time of green chip firing may be appropriately determined according to the type of conductive material in the internal electrode layer paste, but when a base metal such as Ni or Ni alloy is used as the conductive material, the oxygen content in the firing atmosphere The pressure is preferably 10 −10 to 10 −3 Pa. When the oxygen partial pressure is less than the above range, the conductive material of the internal electrode layer may be abnormally sintered and may be interrupted. Further, when the oxygen partial pressure exceeds the above range, the internal electrode layer tends to be oxidized.

また、焼成時の保持温度は、好ましくは1000〜1400℃、より好ましくは1100〜1360℃である。保持温度が上記範囲未満であると緻密化が不十分となり、前記範囲を超えると、内部電極層の異常焼結による電極の途切れや、内部電極層構成材料の拡散による容量温度特性の悪化、誘電体磁器組成物の還元が生じやすくなる。   Moreover, the holding temperature at the time of baking becomes like this. Preferably it is 1000-1400 degreeC, More preferably, it is 1100-1360 degreeC. If the holding temperature is lower than the above range, the densification becomes insufficient. If the holding temperature is higher than the above range, the electrode is interrupted due to abnormal sintering of the internal electrode layer, the capacity temperature characteristic is deteriorated due to diffusion of the constituent material of the internal electrode layer, and the dielectric Reduction of the body porcelain composition is likely to occur.

これ以外の焼成条件としては、昇温速度を好ましくは50〜500℃/時間、より好ましくは200〜300℃/時間、温度保持時間を好ましくは0.5〜8時間、より好ましくは1〜3時間、冷却速度を好ましくは50〜500℃/時間、より好ましくは200〜300℃/時間とする。また、焼成雰囲気は還元性雰囲気とすることが好ましく、雰囲気ガスとしてはたとえば、NとHとの混合ガスを加湿して用いることができる。 As other firing conditions, the rate of temperature rise is preferably 50 to 500 ° C./hour, more preferably 200 to 300 ° C./hour, and the temperature holding time is preferably 0.5 to 8 hours, more preferably 1 to 3 hours. The time and cooling rate are preferably 50 to 500 ° C./hour, more preferably 200 to 300 ° C./hour. Further, the firing atmosphere is preferably a reducing atmosphere, and as the atmosphere gas, for example, a mixed gas of N 2 and H 2 can be used by humidification.

還元性雰囲気中で焼成した場合、コンデンサ素子本体にはアニールを施すことが好ましい。アニールは、誘電体層を再酸化するための処理であり、これによりIR寿命を著しく長くすることができるので、信頼性が向上する。   When firing in a reducing atmosphere, it is preferable to anneal the capacitor element body. Annealing is a process for re-oxidizing the dielectric layer, and this can significantly increase the IR lifetime, thereby improving the reliability.

アニール雰囲気中の酸素分圧は、10−1〜10Paとすることが好ましい。酸素分圧が前記範囲未満であると誘電体層の再酸化が困難であり、前記範囲を超えると内部電極層の酸化が進行する傾向にある。 The oxygen partial pressure in the annealing atmosphere is preferably 10 −1 to 10 Pa. When the oxygen partial pressure is less than the above range, it is difficult to re-oxidize the dielectric layer, and when it exceeds the above range, oxidation of the internal electrode layer tends to proceed.

アニールの際の保持温度は、1100℃以下、特に500〜1100℃とすることが好ましい。保持温度が上記範囲未満であると誘電体層の酸化が不十分となるので、IRが低く、また、高温負荷寿命が短くなりやすい。一方、保持温度が前記範囲を超えると、内部電極層が酸化して容量が低下するだけでなく、内部電極層が誘電体素地と反応してしまい、容量温度特性の悪化、IRの低下、高温負荷寿命の低下が生じやすくなる。なお、アニールは昇温過程および降温過程だけから構成してもよい。すなわち、温度保持時間を零としてもよい。この場合、保持温度は最高温度と同義である。   The holding temperature at the time of annealing is preferably 1100 ° C. or less, particularly 500 to 1100 ° C. When the holding temperature is lower than the above range, the dielectric layer is not sufficiently oxidized, so that the IR is low and the high temperature load life is likely to be shortened. On the other hand, when the holding temperature exceeds the above range, not only the internal electrode layer is oxidized and the capacity is lowered, but the internal electrode layer reacts with the dielectric substrate, the capacity temperature characteristic is deteriorated, the IR is lowered, and the high temperature is increased. The load life is likely to decrease. Note that annealing may be composed of only a temperature raising process and a temperature lowering process. That is, the temperature holding time may be zero. In this case, the holding temperature is synonymous with the maximum temperature.

これ以外のアニール条件としては、温度保持時間を好ましくは0〜20時間、より好ましくは2〜10時間、冷却速度を好ましくは50〜500℃/時間、より好ましくは100〜300℃/時間とする。また、アニールの雰囲気ガスとしては、たとえば、加湿したNガス等を用いることが好ましい。 As other annealing conditions, the temperature holding time is preferably 0 to 20 hours, more preferably 2 to 10 hours, and the cooling rate is preferably 50 to 500 ° C./hour, more preferably 100 to 300 ° C./hour. . Further, as the annealing atmosphere gas, for example, humidified N 2 gas or the like is preferably used.

上記した脱バインダ処理、焼成およびアニールにおいて、Nガスや混合ガス等を加湿するには、たとえばウェッター等を使用すればよい。この場合、水温は5〜75℃程度が好ましい。
脱バインダ処理、焼成およびアニールは、連続して行なっても、独立に行なってもよい。
In the above-described binder removal processing, firing and annealing, for example, a wetter or the like may be used to wet the N 2 gas or mixed gas. In this case, the water temperature is preferably about 5 to 75 ° C.
The binder removal treatment, firing and annealing may be performed continuously or independently.

上記のようにして得られたコンデンサ素子本体に、例えばバレル研磨やサンドブラストなどにより端面研磨を施し、外部電極用ペーストを塗布して焼成し、外部電極4を形成する。そして、必要に応じ、外部電極4表面に、めっき等により被覆層を形成する。
このようにして製造された本実施形態の積層セラミックコンデンサは、ハンダ付等によりプリント基板上などに実装され、各種電子機器等に使用される。
The capacitor element main body obtained as described above is subjected to end face polishing, for example, by barrel polishing or sand blasting, and the external electrode paste is applied and fired to form the external electrode 4. Then, if necessary, a coating layer is formed on the surface of the external electrode 4 by plating or the like.
The multilayer ceramic capacitor of this embodiment manufactured in this way is mounted on a printed circuit board or the like by soldering or the like and used for various electronic devices.

本実施形態によれば、積層セラミックコンデンサの誘電体層2を、上記した誘電体磁器組成物で構成する。そのため、本実施形態の積層セラミックコンデンサは、高い比誘電率を有し、DCバイアス特性(誘電率の直流電圧印加依存性)が良好で、電圧印加時における電歪量が低減されており、容量温度特性を良好とすることができる。特に、容量温度特性については、EIA規格のX6S特性(−55〜105℃、ΔC/C=±22%以内)を満足させることができる。   According to the present embodiment, the dielectric layer 2 of the multilayer ceramic capacitor is composed of the above-described dielectric ceramic composition. For this reason, the multilayer ceramic capacitor of this embodiment has a high relative dielectric constant, good DC bias characteristics (dependence of the dielectric constant on the DC voltage application), reduced electrostriction during voltage application, and capacitance. The temperature characteristics can be improved. In particular, with respect to the capacity-temperature characteristic, the X6S characteristic of the EIA standard (−55 to 105 ° C., ΔC / C = within ± 22%) can be satisfied.

しかも、本実施形態では、誘電体層2を上記構成とするとともに、内部電極層3を形成するための電極ペーストとして、所定の共材を含有する電極ペーストを用いる。そのため、比誘電率、DCバイアス特性、電圧印加時における電歪量の低減効果および容量温度特性を良好に保ちつつ、高温加速寿命を向上させることができ、信頼性の向上を図ることができる。   Moreover, in the present embodiment, the dielectric layer 2 has the above-described configuration, and an electrode paste containing a predetermined common material is used as the electrode paste for forming the internal electrode layer 3. Therefore, the high temperature accelerated life can be improved and the reliability can be improved while maintaining the specific dielectric constant, the DC bias characteristic, the effect of reducing the amount of electrostriction during voltage application, and the capacity-temperature characteristic.

なお、本実施形態では、500以上という高い誘電率を実現しつつ、上記電圧印加時における電歪量に関し、以下のような特性を有する。
一対の内部電極層3に挟まれている誘電体層2の層数をN層とした場合に、セラミックコンデンサを基板に固定し、基板に固定したセラミックコンデンサに対し、AC:0.2Vrms/μm、DC:4V/μm、周波数:1kHzの条件で電圧を印加した際における素子本体10表面の振動幅で定義される電歪量を、好ましくは、0.125N[nm]未満、より好ましくは0.1N[nm]以下とすることができる。すなわち、たとえば、一対の内部電極層3に挟まれている誘電体層2の層数を100層とした場合には、電歪量を、好ましくは12.5nm未満、より好ましくは10nm以下とすることができる。上記基板としては、積層セラミックコンデンサ1が実装されるような通常の基板、たとえば、所定の電極パターンをプリントしたガラスエポキシ基板などを使用すれば良い。
In the present embodiment, while realizing a high dielectric constant of 500 or more, the electrostriction amount when the voltage is applied has the following characteristics.
When the number of dielectric layers 2 sandwiched between the pair of internal electrode layers 3 is N layers, the ceramic capacitor is fixed to the substrate, and the ceramic capacitor fixed to the substrate is AC: 0.2 Vrms / μm. The amount of electrostriction defined by the vibration width of the surface of the element body 10 when a voltage is applied under the conditions of DC: 4 V / μm and frequency: 1 kHz is preferably less than 0.125 N [nm], more preferably 0. .1 N [nm] or less. That is, for example, when the number of dielectric layers 2 sandwiched between the pair of internal electrode layers 3 is 100, the amount of electrostriction is preferably less than 12.5 nm, more preferably 10 nm or less. be able to. As the substrate, a normal substrate on which the multilayer ceramic capacitor 1 is mounted, for example, a glass epoxy substrate printed with a predetermined electrode pattern may be used.

上記電圧印加条件における、AC、DCの値は、誘電体層の厚み1μm当たりの印加電圧である。すなわち、たとえば、誘電体層の厚みを5μmとした場合における印加電圧は、AC:1.0Vrms(=0.2Vrms/μm×5μm)、DC:20V(=4V/μm×5μm)である。また、上記電歪量は、誘電体層2の厚みが変化すると、それに伴い変化する傾向にある。そのため、本実施形態においては、誘電体層2の厚みが、好ましくは2〜20μm、特に5μmの場合に、上記所定範囲となることが好ましい。   The values of AC and DC under the above voltage application conditions are applied voltages per 1 μm thickness of the dielectric layer. That is, for example, when the thickness of the dielectric layer is 5 μm, the applied voltage is AC: 1.0 Vrms (= 0.2 Vrms / μm × 5 μm) and DC: 20 V (= 4 V / μm × 5 μm). Further, the amount of electrostriction tends to change as the thickness of the dielectric layer 2 changes. Therefore, in this embodiment, when the thickness of the dielectric layer 2 is preferably 2 to 20 μm, particularly 5 μm, it is preferable to be within the predetermined range.

以上、本発明の実施形態について説明してきたが、本発明は、上述した実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々に改変することができる。   As mentioned above, although embodiment of this invention has been described, this invention is not limited to the embodiment mentioned above at all, and can be variously modified within the range which does not deviate from the summary of this invention.

たとえば、上述した実施形態では、本発明に係る積層型電子部品として積層セラミックコンデンサを例示したが、本発明に係る積層型電子部品としては、積層セラミックコンデンサに限定されず、上記構成を有するものであれば何でも良い。   For example, in the above-described embodiment, the multilayer ceramic capacitor is exemplified as the multilayer electronic component according to the present invention. However, the multilayer electronic component according to the present invention is not limited to the multilayer ceramic capacitor and has the above-described configuration. Anything is fine.

以下、本発明を、さらに詳細な実施例に基づき説明するが、本発明は、これら実施例に限定されない。   Hereinafter, although this invention is demonstrated based on a more detailed Example, this invention is not limited to these Examples.

実施例1
誘電体ペーストの作製
まず、主成分の原料として、BaTiO粉末、SrTiO粉末およびCaTiO粉末を、副成分の原料として、MnCO、V、SiOを、主成分のAサイトと、Bサイトと、の比(Ba,SrおよびCaと、Tiと、の比)を調整するための原料として、TiOをそれぞれ準備した。なお、副成分の原料であるMnCOは、焼成後にMnOとなる化合物である。
Example 1
Preparation of Dielectric Paste First, BaTiO 3 powder, SrTiO 3 powder and CaTiO 3 powder are used as the main component materials, and MnCO 3 , V 2 O 5 and SiO 2 are used as the main component materials. TiO 2 was prepared as a raw material for adjusting the ratio of B, B (Ba, Sr and Ca and Ti). In addition, MnCO 3 which is a raw material of the subcomponent is a compound that becomes MnO after firing.

次いで、上記にて準備した各原料を、ボールミルで15時間、湿式粉砕し、乾燥して、誘電体材料を得た。なお、各原料の混合割合は、焼成後の組成が表1に示す組成となるように調整した。ただし、表1において、各副成分の添加量は主成分100モルに対するモル数であり、MnO、SiOについては各酸化物換算で、VについてはV元素換算で、それぞれ添加量を示した。 Subsequently, each raw material prepared above was wet pulverized with a ball mill for 15 hours and dried to obtain a dielectric material. In addition, the mixing ratio of each raw material was adjusted so that the composition after baking became the composition shown in Table 1. However, in Table 1, the addition amount of each subcomponent is the number of moles with respect to 100 moles of the main component, MnO and SiO 2 are converted into oxides, and V 2 O 5 is converted into V element. Indicated.

次いで、得られた誘電体原料100重量部と、ポリビニルブチラール樹脂10重量部と、可塑剤としてのジブチルフタレート(DOP)5重量部と、溶媒としてのアルコール100重量部とをボールミルで混合してペースト化し、誘電体ペーストを得た。   Next, 100 parts by weight of the obtained dielectric material, 10 parts by weight of polyvinyl butyral resin, 5 parts by weight of dibutyl phthalate (DOP) as a plasticizer, and 100 parts by weight of alcohol as a solvent are mixed with a ball mill to obtain a paste. Dielectric paste was obtained.

電極ペーストの作製
まず、共材として、BaTiO粉末、SrTiO粉末、CaTiO粉末、MnCO、VおよびSiOの各原料をそれぞれ準備した。そして、準備したこれらの共材と、導電体粉末としてのNi粉末と、有機ビヒクルと、をボールミルで混合してペースト化し、電極ペーストを得た。なお、MnCOは、焼成後にMnOとなる化合物である。
Preparation of Electrode Paste First, BaTiO 3 powder, SrTiO 3 powder, CaTiO 3 powder, MnCO 3 , V 2 O 5 and SiO 2 were prepared as common materials. These prepared co-materials, Ni powder as a conductor powder, and organic vehicle were mixed with a ball mill to obtain a paste, thereby obtaining an electrode paste. MnCO 3 is a compound that becomes MnO after firing.

本実施例では、BaTiO粉末、SrTiO粉末およびCaTiO粉末の含有割合が、これらの比率を式{(Baα ,Srβ ,Caγ )O}TiOで示した場合に、式中の記号α、β、γおよびnが、表1に示す値となるように調整した。また、MnCO、VおよびSiOの含有割合は、BaTiO粉末、SrTiO粉末およびCaTiO粉末の合計100モルに対するモル数で示した。ただし、表1中、MnO、SiOについては各酸化物換算での添加量であり、VについてはV元素換算での添加量である。
また、本実施例では、Ni粉末100重量部に対する、共材の含有量が、20重量部となるように電極ペーストを調製した。
In this example, when the content ratios of BaTiO 3 powder, SrTiO 3 powder and CaTiO 3 powder are expressed by the formula {(Ba α , Sr β , Ca γ ) O} n TiO 2 , The symbols α, β, γ and n were adjusted to the values shown in Table 1. Moreover, the content ratio of MnCO 3 , V 2 O 5 and SiO 2 was shown by the number of moles relative to a total of 100 moles of BaTiO 3 powder, SrTiO 3 powder and CaTiO 3 powder. However, in Table 1, MnO and SiO 2 are addition amounts in terms of oxides, and V 2 O 5 is an addition amount in terms of V elements.
In this example, the electrode paste was prepared so that the content of the common material was 20 parts by weight with respect to 100 parts by weight of the Ni powder.

積層セラミックコンデンサ試料の作製
そして、上記にて作製した誘電体ペーストと、電極ペーストと、を用い、以下のようにして、図1に示される積層型セラミックコンデンサ1を製造した。
Production of Multilayer Ceramic Capacitor Sample The multilayer ceramic capacitor 1 shown in FIG. 1 was produced using the dielectric paste produced above and the electrode paste as follows.

まず、得られた誘電体ペーストを用いて、ドクターブレード法にて、PETフィルム上に、グリーンシートを形成した。次いで、このグリーンシートの上に、電極ペーストを用いて、スクリーン印刷により、電極パターンを印刷し、電極パターンの印刷されたグリーンシートを製造した。なお、電極パターンの印刷されたグリーンシートの厚みは、乾燥後の厚みで6.5μmとした。次いで、上記のグリーンシートとは別に、誘電体ペーストを用いて、ドクターブレード法にて、PETフィルム上に電極パターンの印刷されていないグリーンシートを製造した。   First, a green sheet was formed on a PET film by the doctor blade method using the obtained dielectric paste. Next, an electrode pattern was printed on the green sheet by screen printing using an electrode paste to produce a green sheet on which the electrode pattern was printed. The thickness of the green sheet on which the electrode pattern was printed was 6.5 μm after drying. Next, separately from the above green sheet, a green sheet on which no electrode pattern was printed on the PET film was manufactured by a doctor blade method using a dielectric paste.

そして、上記にて製造した各グリーンシートを次の順序にて積層し、得られた積層体を加圧することにより、グリーンチップを製造した。
まず、電極パターンの印刷されていないグリーンシートを合計の厚みが300μmとなるまで積層した。その上に、電極パターンの印刷されたグリーンシートを5枚積層した。さらにその上に、電極パターンの印刷されていないグリーンシートを合計の厚さが300μmとなるまで積層し、積層体とした。そして、得られた積層体について、温度80℃、圧力1t/cmの条件で加熱・加圧して、グリーンチップを得た。
And each green sheet manufactured above was laminated | stacked in the following order, and the green chip | tip was manufactured by pressing the obtained laminated body.
First, green sheets on which no electrode patterns were printed were laminated until the total thickness reached 300 μm. On top of that, five green sheets printed with electrode patterns were laminated. Further thereon, a green sheet on which no electrode pattern was printed was laminated until the total thickness reached 300 μm to obtain a laminate. The obtained laminate was heated and pressurized under the conditions of a temperature of 80 ° C. and a pressure of 1 t / cm 2 to obtain a green chip.

次いで、得られたグリーンチップを所定のサイズに切断し、脱バインダ処理、焼成およびアニールを下記条件にて行って、積層セラミック焼成体を得た。
脱バインダ処理条件は、昇温速度:30℃/時間、保持温度:250℃、温度保持時間:8時間、雰囲気:空気中とした。
焼成条件は、昇温速度:200℃/時間、保持温度:1240℃、温度保持時間:2時間、冷却速度:200℃/時間、雰囲気ガス:加湿したNとHとの混合ガス(H:3%)とした。
アニール条件は、昇温速度:200℃/時間、保持温度:1000℃、温度保持時間:2時間、冷却速度:200℃/時間、雰囲気ガス:加湿したNガスとした。
なお、焼成およびアニールの際の雰囲気ガスの加湿には、水温を20℃としたウェッターを用いた。
Next, the obtained green chip was cut into a predetermined size and subjected to binder removal processing, firing and annealing under the following conditions to obtain a multilayer ceramic fired body.
The binder removal treatment conditions were temperature rising rate: 30 ° C./hour, holding temperature: 250 ° C., temperature holding time: 8 hours, and atmosphere: in the air.
Firing conditions are: temperature rising rate: 200 ° C./hour, holding temperature: 1240 ° C., temperature holding time: 2 hours, cooling rate: 200 ° C./hour, atmospheric gas: a mixed gas of humidified N 2 and H 2 (H 2 : 3%).
The annealing condition was a Atsushi Nobori rate: 200 ° C. / hour, holding temperature: 1000 ° C., a temperature holding time: 2 hours, cooling rate: 200 ° C. / time, the atmospheric gas of a wet N 2 gas.
A wetter with a water temperature of 20 ° C. was used for humidifying the atmospheric gas during firing and annealing.

次いで、得られた積層セラミック焼成体の端面をサンドブラストにて研磨した後、外部電極としてIn−Gaを塗布し、図1に示す積層セラミックコンデンサの試料1〜13を得た。得られたコンデンサ試料のサイズは、2.5mm×2.5mm×3.2mmであり、誘電体層の厚み5μm、内部電極層の厚み1.5μm、内部電極層に挟まれた誘電体層の数は4とした。   Next, after polishing the end face of the obtained multilayer ceramic fired body by sand blasting, In-Ga was applied as an external electrode to obtain samples 1 to 13 of the multilayer ceramic capacitor shown in FIG. The size of the obtained capacitor sample is 2.5 mm × 2.5 mm × 3.2 mm, the thickness of the dielectric layer is 5 μm, the thickness of the internal electrode layer is 1.5 μm, and the dielectric layer sandwiched between the internal electrode layers is The number was 4.

得られた各コンデンサ試料について、容量温度特性(X6S特性)、比誘電率、高温加速寿命(HALT)、DCバイアス特性および電圧印加による電歪量を下記に示す方法により測定した。   About each obtained capacitor | condenser sample, the capacitance temperature characteristic (X6S characteristic), a dielectric constant, a high temperature accelerated lifetime (HALT), a DC bias characteristic, and the amount of electrostriction by voltage application were measured by the method shown below.

容量温度特性(X6S特性)
コンデンサ試料について、−55℃、25℃および105℃の各温度における静電容量を測定し、25℃における静電容量に対する−55℃および105℃での静電容量の変化率△C(単位は%)を算出した。本実施例では、静電容量の変化率が、EIA規格のX6S特性(−55〜105℃、ΔC=±22%以内)を満たしている試料を良好とした。結果を表1に示す。なお、表1においては、X6S特性を満足する試料を「○」、X6S特性を満足しない試料を「×」とした。
Capacity-temperature characteristics (X6S characteristics)
For the capacitor sample, the capacitance at each temperature of −55 ° C., 25 ° C. and 105 ° C. was measured, and the change rate ΔC of the capacitance at −55 ° C. and 105 ° C. with respect to the capacitance at 25 ° C. (unit: %) Was calculated. In this example, a sample in which the rate of change in electrostatic capacitance satisfies the X6S characteristic of the EIA standard (−55 to 105 ° C., ΔC = within ± 22%) is considered good. The results are shown in Table 1. In Table 1, samples that satisfy the X6S characteristics are indicated by “◯”, and samples that do not satisfy the X6S characteristics are indicated by “X”.

比誘電率ε
まず、コンデンサ試料に対し、基準温度25℃において、デジタルLCRメータ(YHP社製4284A)にて、周波数1kHz、入力信号レベル(測定電圧)1.0Vrmsの信号を入力し、静電容量Cを測定した。そして、比誘電率ε(単位なし)を、誘電体層の厚みと、有効電極面積と、測定の結果得られた静電容量Cとに基づき算出した。比誘電率は高いほうが好ましく、本実施例では500以上を良好とした。結果を表1に示す。
Dielectric constant ε
First, at a reference temperature of 25 ° C., a capacitor with a frequency of 1 kHz and an input signal level (measurement voltage) of 1.0 Vrms is input with a digital LCR meter (YHP 4284A), and the capacitance C is measured. did. Then, the relative dielectric constant ε (no unit) was calculated based on the thickness of the dielectric layer, the effective electrode area, and the capacitance C obtained as a result of the measurement. It is preferable that the relative dielectric constant is high. In this example, 500 or more was considered good. The results are shown in Table 1.

高温加速寿命(HALT
高温加速寿命(HALT)は、得られたサンプルを、175℃で8V/μmの直流電圧の印加状態に保持し、平均寿命時間を測定することにより評価した。本実施例では、印加開始から絶縁抵抗が2桁落ちるまでの時間を寿命と定義した。また、この高温加速寿命は、10個のコンデンサ試料について行い、これらの結果を平均することにより評価した。結果を表1に示す。
High temperature accelerated life (HALT )
The high temperature accelerated life (HALT) was evaluated by maintaining the obtained sample at 175 ° C. in a DC voltage application state of 8 V / μm and measuring the average life time. In this example, the time from the start of application until the insulation resistance drops by two digits was defined as the lifetime. The high temperature accelerated life was evaluated for 10 capacitor samples and averaging the results. The results are shown in Table 1.

DCバイアス特性
コンデンサ試料に対し、一定温度(25℃)において、4V/μmの直流電圧を印加した際の比誘電率の変化(単位は%)を算出することにより、DCバイアス特性を測定した。本実施例では、DCバイアス特性は、10個のコンデンサ試料を用いて測定した値の平均値とした。DCバイアス特性は0に近いほど好ましく、本実施例では、−10%以上を良好とした。結果を表1に示す。
The DC bias characteristic was measured by calculating the change in relative permittivity (unit:%) when a DC voltage of 4 V / μm was applied to a DC bias characteristic capacitor sample at a constant temperature (25 ° C.). In this example, the DC bias characteristic was an average value of values measured using 10 capacitor samples. The DC bias characteristic is preferably as close to 0 as possible, and in this example, −10% or more was considered good. The results are shown in Table 1.

電圧印加による電歪量
まず、コンデンサ試料を、所定パターンの電極がプリントしてあるガラスエポキシ基板にハンダ付けすることにより固定した。次いで、基板に固定したコンデンサ試料に対して、AC:0.2Vrms/μm、DC:4V/μm、周波数:1kHzの条件で電圧を印加し、電圧印加時におけるコンデンサ試料表面の振動幅を測定し、これを電歪量とした。なお、コンデンサ試料表面の振動幅の測定には、レーザードップラー振動計を使用した。また、本実施例では、10個のコンデンサ試料を用いて測定した値の平均値を電歪量とした。電歪量は低いほうが好ましく、本実施例では、いずれの試料も、電歪量が0.5nm以下(0.125N[nm]以下、N=4)となり、良好な結果であった。
Electrostriction due to voltage application First, the capacitor sample was fixed by soldering to a glass epoxy substrate on which electrodes of a predetermined pattern were printed. Next, a voltage is applied to the capacitor sample fixed on the substrate under the conditions of AC: 0.2 Vrms / μm, DC: 4 V / μm, and frequency: 1 kHz, and the vibration width of the capacitor sample surface during voltage application is measured. This was the amount of electrostriction. A laser Doppler vibrometer was used to measure the vibration width of the capacitor sample surface. In this example, the average value of values measured using 10 capacitor samples was used as the amount of electrostriction. The electrostriction amount is preferably low. In this example, the electrostriction amount was 0.5 nm or less (0.125 N [nm] or less, N = 4) in any of the samples, which was a favorable result.

Figure 2007258475
Figure 2007258475

表1に、試料番号1〜13の誘電体層の組成、電極ペースト中における共材の組成、および各特性の評価結果を示す。なお、試料番号8は、共材としてBaTiO粉末を添加しなかった試料、試料番号10は、共材としてCaTiO粉末を添加しなかった試料、試料番号12は、共材としてSrTiO粉末を添加しなかった試料である。 Table 1 shows the composition of the dielectric layers of Sample Nos. 1 to 13, the composition of the common material in the electrode paste, and the evaluation results of each characteristic. Sample No. 8 is a sample to which BaTiO 3 powder is not added as a common material, Sample No. 10 is a sample to which no CaTiO 3 powder is added as a common material, and Sample No. 12 is an SrTiO 3 powder as a common material. This sample was not added.

試料番号1〜7の結果より、電極ペースト中に、共材としてBaTiO粉末、SrTiO粉末およびCaTiO粉末を含有させるとともに、これらの含有比率を、式{(Baα ,Srβ ,Caγ )O}TiOで示した場合に、0.1≦α≦0.7、0.1≦β≦0.7、0.1≦γ≦0.7、α+β+γ=1、0.8≦n≦1.3の範囲とすることにより、比誘電率、DCバイアス特性、電圧印加時における電歪量および容量温度特性を良好に保ちながら、高温加速寿命の向上が可能となることが確認できる。 From the results of the sample numbers 1 to 7, the electrode paste contains BaTiO 3 powder, SrTiO 3 powder and CaTiO 3 powder as co-materials, and the content ratio thereof is expressed by the formula {(Ba α , Sr β , Ca γ ) O} n TiO 2 , 0.1 ≦ α ≦ 0.7, 0.1 ≦ β ≦ 0.7, 0.1 ≦ γ ≦ 0.7, α + β + γ = 1, 0.8 ≦ It can be confirmed that by setting the range of n ≦ 1.3, it is possible to improve the high-temperature accelerated life while keeping the relative permittivity, DC bias characteristics, electrostriction amount at the time of voltage application, and capacity-temperature characteristics good. .

一方、共材としてBaTiO粉末を添加しなかった(すなわち、α=0)試料番号8においては、誘電率が500未満となり、共材としてのBaTiO粉末の添加量が多すぎる(すなわち、αが大きすぎる)試料番号9においては、高温加速寿命(HALT)およびDCバイアス特性が悪化する結果となった。
また、共材としてSrTiO粉末、CaTiO粉末を添加しなかった(すなわち、β=0またはγ=0)試料番号10,12、および共材としてのSrTiO粉末、CaTiO粉末の添加量が多すぎる(すなわち、βまたはγが大きすぎる)試料番号11,13は、容量温度特性に劣り、X6S特性を満足しない結果となった。
On the other hand, in the sample number 8 in which the BaTiO 3 powder was not added as a common material (that is, α = 0), the dielectric constant was less than 500, and the addition amount of the BaTiO 3 powder as the common material was too large (that is, α Sample No. 9 resulted in deterioration of the high temperature accelerated lifetime (HALT) and DC bias characteristics.
Further, SrTiO 3 powder and CaTiO 3 powder were not added as co-materials (that is, β = 0 or γ = 0), and sample numbers 10 and 12, and the addition amounts of SrTiO 3 powder and CaTiO 3 powder as co-materials were Sample numbers 11 and 13 that were too much (that is, β or γ was too large) were inferior in capacity-temperature characteristics and did not satisfy the X6S characteristics.

なお、試料番号1〜5と、試料番号6,7と、を比較することにより、電極ペーストを構成する共材中におけるBaTiO粉末の含有割合であるαと、誘電体層中におけるBaTiOの含有割合であるxと、の関係を、α≦xとすることにより、高温加速寿命(HALT)の向上効果をより高めることが可能となることが確認できる。 Incidentally, the sample No. 1-5, by comparing the sample numbers 6 and 7, and a α a content of BaTiO 3 powder in the common material constituting the electrode paste, the BaTiO 3 in the dielectric layer It can be confirmed that the effect of improving the high temperature accelerated life (HALT) can be further enhanced by setting the relationship between the content ratio x and α ≦ x.

実施例2
誘電体層の組成を表2に示すように変化させ、さらに電極ペースト中に共材として含有させるBaTiO粉末、SrTiO粉末およびCaTiO粉末のAサイトと、Bサイトと、の比(Ba,SrおよびCaと、Tiと、の比)であるnの値を変化させた以外は、実施例1の試料番号5と同様にして、コンデンサ試料(表2に示す試料番号14〜17)を作製し、実施例1と同様にして評価を行った。なお、nの値は、原料として、TiOをさらに使用する方法、またはBaCO、SrCO、CaCOをさらに使用する方法により、調整した。
Example 2
The composition of the dielectric layer is changed as shown in Table 2, and the ratio of the A site to the B site of BaTiO 3 powder, SrTiO 3 powder and CaTiO 3 powder to be included as a co-material in the electrode paste (Ba, Capacitor samples (sample numbers 14 to 17 shown in Table 2) were prepared in the same manner as sample number 5 in Example 1, except that the value of n, which is the ratio of Sr and Ca to Ti, was changed. Then, evaluation was performed in the same manner as in Example 1. In addition, the value of n was adjusted by the method of further using TiO 2 as a raw material or the method of further using BaCO 3 , SrCO 3 , and CaCO 3 .

実施例3
誘電体層の組成を表2に示すものとし、さらに電極ペースト中に、共材としてのMnO、VおよびSiOを含有させなかった以外は、実施例1の試料番号5と同様にして、コンデンサ試料(表2に示す試料番号18)を作製し、実施例1と同様にして評価を行った。
Example 3
The composition of the dielectric layer is shown in Table 2, and the same as Sample No. 5 of Example 1 except that the electrode paste did not contain MnO, V 2 O 5 and SiO 2 as co-materials. A capacitor sample (sample number 18 shown in Table 2) was prepared and evaluated in the same manner as in Example 1.

Figure 2007258475
Figure 2007258475

表2に、試料番号5,14〜18の誘電体層の組成、電極ペースト中における共材の組成、および各特性の評価結果を示す。なお、試料番号5は、実施例1の試料番号5と同じ試料である。   Table 2 shows the composition of the dielectric layers of sample numbers 5 and 14 to 18, the composition of the co-material in the electrode paste, and the evaluation results of each characteristic. Sample No. 5 is the same sample as Sample No. 5 in Example 1.

BaTiO粉末、SrTiO粉末およびCaTiO粉末のAサイトと、Bサイトと、の比(Ba,SrおよびCaと、Tiと、の比)であるnの値を変化させた試料番号5,14〜17の結果より、nの値が小さすぎると、高温加速寿命(HALT)が悪化し、一方、nの値が大きすぎると、焼結が不十分となる結果となることが確認できる。 Sample numbers 5 and 14 in which the value of n, which is the ratio of the A site to the B site (ratio of Ba, Sr and Ca, and Ti) of the BaTiO 3 powder, SrTiO 3 powder, and CaTiO 3 powder, was changed. From the results of -17, it can be confirmed that if the value of n is too small, the high temperature accelerated life (HALT) is deteriorated, whereas if the value of n is too large, the sintering becomes insufficient.

また、試料番号18の結果より、共材として、MnO、VおよびSiOを使用せず、BaTiO粉末、SrTiO粉末およびCaTiO粉末のみを使用した場合においても、本発明の効果が得られることが確認できる。 Further, from the result of the sample number 18, the effect of the present invention is obtained even when only BaTiO 3 powder, SrTiO 3 powder and CaTiO 3 powder are used as the co-material without using MnO, V 2 O 5 and SiO 2. Can be confirmed.

実施例4
電極ペースト中における共材の添加量を、表3に示すように変化させた以外は、実施例1の試料番号5と同様にして、コンデンサ試料(表3に示す試料番号19〜23)を作製し、実施例1と同様にして評価を行った。結果を表3に示す。
Example 4
Capacitor samples (sample numbers 19 to 23 shown in Table 3) were prepared in the same manner as Sample No. 5 in Example 1, except that the amount of common material added in the electrode paste was changed as shown in Table 3. Then, evaluation was performed in the same manner as in Example 1. The results are shown in Table 3.

Figure 2007258475
Figure 2007258475

表3に、試料番号5,19〜23の電極ペースト中における共材の添加量、および各特性の評価結果を示す。なお、試料番号5は、実施例1の試料番号5と同じ試料である。また、試料番号23は、高温加速寿命特性に極めて劣り、寿命時間を測定することができなかったため、表中「−」で示した。   Table 3 shows the additive amount of the common material in the electrode pastes of sample numbers 5 and 19 to 23, and the evaluation results of the characteristics. Sample No. 5 is the same sample as Sample No. 5 in Example 1. In addition, sample number 23 was markedly “-” in the table because it was extremely inferior in high-temperature accelerated life characteristics and the life time could not be measured.

試料番号19の結果より、電極ペースト中における共材の添加量が少なすぎると、クラックが発生し、一方、試料番号23の結果より、電極ペースト中における共材の添加量が多すぎると、容量温度特性が悪化し、X6S特性を満足できなくなるとともに、電極途切れの影響により高温加速寿命特性に極端に劣ることとなることが確認できる。   From the result of the sample number 19, if the added amount of the common material in the electrode paste is too small, cracks occur. On the other hand, if the added amount of the common material in the electrode paste is too large, the capacity It can be confirmed that the temperature characteristics are deteriorated, the X6S characteristics cannot be satisfied, and the high temperature accelerated life characteristics are extremely inferior due to the influence of the electrode interruption.

図1は本発明の一実施形態に係る積層セラミックコンデンサの断面図である。FIG. 1 is a cross-sectional view of a multilayer ceramic capacitor according to an embodiment of the present invention.

符号の説明Explanation of symbols

1… 積層セラミックコンデンサ
10… コンデンサ素子本体
2… 誘電体層
3… 内部電極層
4… 外部電極
DESCRIPTION OF SYMBOLS 1 ... Multilayer ceramic capacitor 10 ... Capacitor element main body 2 ... Dielectric layer 3 ... Internal electrode layer 4 ... External electrode

Claims (10)

誘電体層および内部電極層が交互に積層された構成を有する積層型電子部品を製造する方法であって、
焼成後に誘電体層となるグリーンシートを形成する工程と、
電極ペーストを用いて、焼成後に内部電極層となる電極ペースト膜を形成する工程と、
前記グリーンシートおよび電極ペースト膜を交互に積層し、グリーンチップを得る工程と、
前記グリーンチップを焼成する工程と、を有し、
焼成後の前記誘電体層が、主成分として、BaTiO、SrTiOおよびCaTiOを含有し、かつ、前記BaTiO、SrTiOおよびCaTiOが、それぞれ互いに、実質的に固溶せず、コンポジット構造を形成している誘電体磁器組成物からなり、
前記電極ペースト膜を形成するための電極ペーストとして、導電体粉末と、BaTiO粉末、SrTiO粉末およびCaTiO粉末を含有する共材と、を含む電極ペーストを用いることを特徴とする積層型電子部品の製造方法。
A method of manufacturing a multilayer electronic component having a configuration in which dielectric layers and internal electrode layers are alternately laminated,
Forming a green sheet to be a dielectric layer after firing;
Using an electrode paste to form an electrode paste film that becomes an internal electrode layer after firing;
Alternately stacking the green sheet and the electrode paste film to obtain a green chip;
Firing the green chip,
The dielectric layer after firing contains BaTiO 3 , SrTiO 3 and CaTiO 3 as main components, and the BaTiO 3 , SrTiO 3 and CaTiO 3 are not substantially dissolved in each other, and composite Consisting of a dielectric porcelain composition forming the structure,
As the electrode paste for forming the electrode paste film, an electrode paste containing a conductor powder and a co-material containing BaTiO 3 powder, SrTiO 3 powder and CaTiO 3 powder is used. Manufacturing method of parts.
前記電極ペースト中における、前記BaTiO粉末、SrTiO粉末およびCaTiO粉末の含有割合を、式{(Baα ,Srβ ,Caγ )O}TiOで示した場合に、前記式中の記号α、β、γおよびnが、
0.1≦α≦0.7、
0.1≦β≦0.7、
0.1≦γ≦0.7、
α+β+γ=1、
0.8≦n≦1.3、
である請求項1に記載の積層型電子部品の製造方法。
When the content ratio of the BaTiO 3 powder, SrTiO 3 powder and CaTiO 3 powder in the electrode paste is represented by the formula {(Ba α , Sr β , Ca γ ) O} n TiO 2 , The symbols α, β, γ and n are
0.1 ≦ α ≦ 0.7,
0.1 ≦ β ≦ 0.7,
0.1 ≦ γ ≦ 0.7,
α + β + γ = 1,
0.8 ≦ n ≦ 1.3,
The method of manufacturing a multilayer electronic component according to claim 1.
前記誘電体磁器組成物に、主成分として含有される前記BaTiO、SrTiOおよびCaTiOの組成モル比を、組成式{(BaSrCa)O}TiOで示した場合に、前記式中の記号x、y、zおよびmが、
0.19≦x≦0.23、
0.25≦y≦0.31、
0.46≦z≦0.54、
x+y+z=1、
0.980≦m≦1.01、
である請求項1または2に記載の積層型電子部品の製造方法。
Said dielectric ceramic composition, said BaTiO 3, SrTiO 3 and composition molar ratio of CaTiO 3 which contained as a main component, in the case shown by a composition formula {(Ba x Sr y Ca z ) O} m TiO 2 , Symbols x, y, z and m in the above formula are
0.19 ≦ x ≦ 0.23,
0.25 ≦ y ≦ 0.31,
0.46 ≦ z ≦ 0.54,
x + y + z = 1,
0.980 ≦ m ≦ 1.01,
The method for manufacturing a multilayer electronic component according to claim 1, wherein:
前記誘電体磁器組成物に、主成分として含有される前記BaTiO、SrTiOおよびCaTiOの組成モル比を、組成式{(BaSrCa)O}TiO(ただし、前記式中、x+y+z=1)で示した場合に、
前記電極ペースト中における、前記BaTiO粉末の比率であるαと、前記誘電体磁器組成物中における、前記BaTiOの比率であるxと、の関係が、α≦xである請求項2に記載の積層型電子部品の製造方法。
Wherein the dielectric ceramic composition, said BaTiO 3, SrTiO 3 and composition molar ratio of CaTiO 3 which contained as a main component, a composition formula {(Ba x Sr y Ca z ) O} m TiO 2 ( provided that the equation In the case of x + y + z = 1),
The relation between α, which is the ratio of the BaTiO 3 powder in the electrode paste, and x, which is the ratio of the BaTiO 3 in the dielectric ceramic composition, satisfies α ≦ x. Manufacturing method for multilayer electronic components.
前記組成式{(BaSrCa)O}TiOの記号x、y、zおよびmが、
0.19≦x≦0.23、
0.25≦y≦0.31、
0.46≦z≦0.54、
0.980≦m≦1.01、
である請求項4に記載の積層型電子部品の製造方法。
The composition formula {(Ba x Sr y Ca z ) O} m TiO 2 symbols x, y, z and m,
0.19 ≦ x ≦ 0.23,
0.25 ≦ y ≦ 0.31,
0.46 ≦ z ≦ 0.54,
0.980 ≦ m ≦ 1.01,
The method for manufacturing a multilayer electronic component according to claim 4.
前記電極ペーストを構成する前記共材が、
Mnの化合物と、
Siの化合物と、
V、Ta、Nb、W、MoおよびCrの各元素の化合物から選択される1種以上と、をさらに含有し、
BaTiO粉末、SrTiO粉末およびCaTiO粉末の合計100モルに対して、
前記Mnの化合物の含有量が、MnO換算で、0.3〜1モル、
前記Siの化合物の含有量が、SiO換算で、0.1〜0.5モル、
前記V、Ta、Nb、W、MoおよびCrの化合物の含有量が、V、Ta、Nb、W、MoおよびCrの各元素換算で、0.02モル以上、0.40モル未満である請求項1〜5のいずれかに記載の積層型電子部品の製造方法。
The common material constituting the electrode paste is:
A compound of Mn;
A compound of Si;
One or more selected from compounds of each element of V, Ta, Nb, W, Mo and Cr,
For a total of 100 moles of BaTiO 3 powder, SrTiO 3 powder and CaTiO 3 powder,
The content of the Mn compound is 0.3 to 1 mol in terms of MnO,
The content of the Si compound is 0.1 to 0.5 mol in terms of SiO 2 ,
The content of the compound of V, Ta, Nb, W, Mo and Cr is 0.02 mol or more and less than 0.40 mol in terms of each element of V, Ta, Nb, W, Mo and Cr. Item 6. A method for manufacturing a multilayer electronic component according to any one of Items 1 to 5.
前記電極ペースト中における、前記共材の含有量が、前記導電体粉末100重量部に対して、1〜30重量部である請求項1〜6のいずれかに記載の積層型電子部品の製造方法。   The method for producing a multilayer electronic component according to claim 1, wherein the content of the common material in the electrode paste is 1 to 30 parts by weight with respect to 100 parts by weight of the conductor powder. . 請求項1〜7のいずれかに記載の方法により製造され、
主成分として、BaTiO、SrTiOおよびCaTiOを含有し、かつ、前記BaTiO、SrTiOおよびCaTiOが、それぞれ互いに、実質的に固溶せず、コンポジット構造を形成している誘電体磁器組成物を含む誘電体層と、
内部電極層と、を有する積層型電子部品。
Manufactured by the method according to claim 1,
Dielectric porcelain containing BaTiO 3 , SrTiO 3 and CaTiO 3 as main components, and the BaTiO 3 , SrTiO 3 and CaTiO 3 are not substantially dissolved in each other to form a composite structure. A dielectric layer comprising a composition;
A multilayer electronic component having an internal electrode layer;
前記誘電体層を構成する誘電体粒子の平均結晶粒子径が0.2〜2μmである請求項8に記載の積層型電子部品。   The multilayer electronic component according to claim 8, wherein an average crystal particle diameter of the dielectric particles constituting the dielectric layer is 0.2 to 2 μm. 前記誘電体層の厚みが、2〜20μmである請求項8または9に記載の積層型電子部品。   The multilayer electronic component according to claim 8, wherein the dielectric layer has a thickness of 2 to 20 μm.
JP2006081412A 2006-03-23 2006-03-23 Laminated electronic component and manufacturing method thereof Withdrawn JP2007258475A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006081412A JP2007258475A (en) 2006-03-23 2006-03-23 Laminated electronic component and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006081412A JP2007258475A (en) 2006-03-23 2006-03-23 Laminated electronic component and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2007258475A true JP2007258475A (en) 2007-10-04

Family

ID=38632406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006081412A Withdrawn JP2007258475A (en) 2006-03-23 2006-03-23 Laminated electronic component and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2007258475A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017024969A (en) * 2015-07-16 2017-02-02 国立臺北科技大學 Ceramic capacitor dielectric material
JP2020188111A (en) * 2019-05-14 2020-11-19 株式会社ノリタケカンパニーリミテド Paste for internal electrode, and manufacturing method of laminate ceramic electronic component
US11699552B2 (en) 2020-12-31 2023-07-11 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017024969A (en) * 2015-07-16 2017-02-02 国立臺北科技大學 Ceramic capacitor dielectric material
JP2020188111A (en) * 2019-05-14 2020-11-19 株式会社ノリタケカンパニーリミテド Paste for internal electrode, and manufacturing method of laminate ceramic electronic component
US11699552B2 (en) 2020-12-31 2023-07-11 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component

Similar Documents

Publication Publication Date Title
JP4483659B2 (en) Electronic component, dielectric ceramic composition and method for producing the same
JP4821357B2 (en) Electronic component, dielectric ceramic composition and method for producing the same
JP4967963B2 (en) Dielectric porcelain composition and electronic component
JP5275918B2 (en) Multilayer ceramic electronic components
JP5034839B2 (en) Dielectric porcelain composition and electronic component
JP5360079B2 (en) Dielectric ceramic composition and ceramic electronic component
JP2007258646A (en) Laminated electronic component and method for manufacturing the same
JP2012072037A (en) Dielectric ceramic composition, method for producing the same and ceramic electronic part
JP5685931B2 (en) Multilayer ceramic capacitor
JP2006282483A (en) Electronic component, dielectric ceramic composition, and method for producing the same
JP5194370B2 (en) Electronic component, dielectric ceramic composition and method for producing the same
JP2018035026A (en) Dielectric composition and laminate electronic component
JP2007063040A (en) Method for producing dielectric porcelain composition, and electronic component
JP4863005B2 (en) Dielectric porcelain composition and electronic component
JP2007099534A (en) Dielectric ceramic composition and electronic component
JP5482747B2 (en) Dielectric ceramic composition and ceramic electronic component
JP2007261913A (en) Dielectric porcelain composition, electronic part and multilayer ceramic capacitor
JP2013211398A (en) Multilayer ceramic capacitor
JP2007258476A (en) Laminated electronic component and manufacturing method thereof
JP2007273684A (en) Manufacturing method of laminated electronic component
JP4661203B2 (en) Ceramic electronic component and manufacturing method thereof
JP2008162862A (en) Dielectric porcelain composition and electronic component
JP2007258477A (en) Laminated electronic component and manufacturing method thereof
JP5167591B2 (en) Electronic component, dielectric ceramic composition and method for producing the same
JP2008174434A (en) Dielectric porcelain composition and electronic component

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090602