JP2013211398A - Multilayer ceramic capacitor - Google Patents

Multilayer ceramic capacitor Download PDF

Info

Publication number
JP2013211398A
JP2013211398A JP2012080246A JP2012080246A JP2013211398A JP 2013211398 A JP2013211398 A JP 2013211398A JP 2012080246 A JP2012080246 A JP 2012080246A JP 2012080246 A JP2012080246 A JP 2012080246A JP 2013211398 A JP2013211398 A JP 2013211398A
Authority
JP
Japan
Prior art keywords
multilayer ceramic
ceramic capacitor
dielectric
dielectric layer
subcomponent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012080246A
Other languages
Japanese (ja)
Inventor
Daisuke Iwanaga
大介 岩永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2012080246A priority Critical patent/JP2013211398A/en
Publication of JP2013211398A publication Critical patent/JP2013211398A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a multilayer ceramic capacitor that has high relative dielectric constant when the thickness is reduced, and has the electrostatic capacity change rate that satisfies a range of -15% to +15% in an operating temperature range of -55 to 85°C.SOLUTION: A multilayer ceramic capacitor includes a dielectric layer having a BaTiO3-based perovskite compound as a main component. Dielectric particles substantially do not include a shell structure; the capacitance change rate ΔC at 85°C of the multilayer ceramic capacitor is 15% or more in a measured AC electric field of 0.05 Vrms/μm or less; and ΔC is in a range of -15% to +15% in a measured AC electric field of 0.2 Vrms/μm or more.

Description

本発明は、積層セラミックコンデンサに関する。   The present invention relates to a multilayer ceramic capacitor.

積層セラミックコンデンサは、小型、大容量、高信頼性の電子部品として広く利用されており、1台の電子機器の中で使用される個数も多数にのぼる。積層セラミックコンデンサは、通常、内部電極層用のペーストと誘電体層用のペーストとを使用して、シート法や印刷法等により積層し、積層体中の内部電極層と誘電体層とを同時に焼成して製造される。   Multilayer ceramic capacitors are widely used as small-sized, large-capacity, high-reliability electronic components, and the number used in one electronic device is also large. Multilayer ceramic capacitors are usually laminated by a sheet method or a printing method using an internal electrode layer paste and a dielectric layer paste, and the internal electrode layer and the dielectric layer in the multilayer body are simultaneously formed. Manufactured by firing.

近年、電子機器の小型・高性能化にともない、その電子機器に使用される積層セラミックコンデンサにおいても、より一層の小型化・高容量化が進められている。このような小型化・高容量化を実現するために、誘電体層の薄層化および高積層化に適した誘電体磁器の開発が求められている。   In recent years, along with the downsizing and high performance of electronic devices, further downsizing and high capacity of multilayer ceramic capacitors used in the electronic devices are being promoted. In order to realize such downsizing and high capacity, development of dielectric ceramics suitable for thinning and high stacking of dielectric layers is required.

たとえば特許文献1では、コア・シェル構造を有し、キュリー温度が80〜90℃となる誘電体磁器が記載されている。しかしながら、特許文献1に記載の誘電体磁器では、比誘電率が最高でも約4000であり、さらなる比誘電率の向上が求められている。また、特許文献2に記載の誘電体磁器では、層間厚み1.5μm程度と薄層化しても比誘電率の高い誘電体磁器組成物が記載されているが、比誘電率の温度特性が悪いという問題があった。   For example, Patent Document 1 describes a dielectric ceramic having a core-shell structure and a Curie temperature of 80 to 90 ° C. However, in the dielectric ceramic described in Patent Document 1, the relative dielectric constant is about 4000 at the maximum, and further improvement of the relative dielectric constant is demanded. In addition, the dielectric ceramic described in Patent Document 2 describes a dielectric ceramic composition having a high relative dielectric constant even when the interlayer thickness is reduced to about 1.5 μm, but the temperature characteristics of the relative dielectric constant are poor. There was a problem.

特開2008−239407号公報JP 2008-239407 A 特開2005−187296号公報JP 2005-187296 A

本発明は、このような実状に鑑みてなされ、その目的は、比誘電率の温度特性の安定性に優れ、かつ薄層化時の比誘電率が高い誘電体磁器組成物を使用することにより、容量密度の高い積層セラミックコンデンサを提供することである。   The present invention has been made in view of such a situation, and an object thereof is to use a dielectric ceramic composition that is excellent in the stability of the temperature characteristics of the relative dielectric constant and has a high relative dielectric constant when thinned. It is to provide a multilayer ceramic capacitor having a high capacity density.

本発明者は、比誘電率の温度特性の安定性に優れ、しかも薄層化しても絶縁抵抗が高く、かつ薄層化時の比誘電率が高い、従って容量密度の高い積層セラミックコンデンサについて鋭意検討した結果、積層セラミックコンデンサの誘電体層を構成する誘電体磁器組成物のキュリー温度を、使用温度範囲よりも高く設定し、かつ該誘電体層に生じる電界強度を高めることで、使用温度範囲内で安定して容量密度が高くなることを見出し、本発明を完成させるに至った。   The present inventor has been eager to develop a multilayer ceramic capacitor that is excellent in the stability of the temperature characteristic of the relative dielectric constant, has a high insulation resistance even when the layer is thinned, and has a high relative dielectric constant when the layer is thinned, and thus has a high capacitance density. As a result of investigation, the Curie temperature of the dielectric ceramic composition constituting the dielectric layer of the multilayer ceramic capacitor is set higher than the operating temperature range, and the electric field strength generated in the dielectric layer is increased, thereby increasing the operating temperature range. It was found that the capacity density was stably increased, and the present invention was completed.

上記目的を達成するために、本発明では、誘電体層と内部電極層とが交互に積層してある積層セラミックコンデンサにおいて、前記内部電極層に挟まれた前記誘電体層に印可される交流電界強度が0.05Vrms/μm以下のとき、前記積層セラミックコンデンサの25℃に対する85℃での容量変化率ΔCが15%以上であり、かつ、交流電界強度が0.2Vrms/μm以上のとき、前記容量変化率ΔCが−15%〜+15%の範囲となる誘電体磁器組成物を用いた積層セラミックコンデンサとする。   In order to achieve the above object, according to the present invention, in a multilayer ceramic capacitor in which dielectric layers and internal electrode layers are alternately stacked, an alternating electric field applied to the dielectric layer sandwiched between the internal electrode layers. When the strength is 0.05 Vrms / μm or less, the capacitance change rate ΔC at 85 ° C. with respect to 25 ° C. of the multilayer ceramic capacitor is 15% or more, and when the AC electric field strength is 0.2 Vrms / μm or more, A multilayer ceramic capacitor using a dielectric ceramic composition having a capacitance change rate ΔC in the range of −15% to + 15%.

本発明の積層セラミックコンデンサでは、誘電体層の厚みを薄くし、該誘電体層に印加される電界強度を高めることで、使用温度範囲において比誘電率の温度特性の安定性に優れ、しかも薄層化時の比誘電率が高く、従って容量密度の高い積層セラミックコンデンサを得ることが出来る。   In the multilayer ceramic capacitor of the present invention, by reducing the thickness of the dielectric layer and increasing the electric field strength applied to the dielectric layer, the temperature characteristic of the relative dielectric constant is excellent in the operating temperature range, and the thickness is reduced. A multilayer ceramic capacitor having a high relative dielectric constant at the time of layering and thus a high capacitance density can be obtained.

本発明の積層セラミックコンデンサでは、誘電体層の厚みが3μm以下であり、さらに好ましくは1μm以下であり、かつ誘電体の層間厚み方向の粒子数が1ないし2個となる箇所を有すると良い。これによって、誘電体層に含まれる誘電体粒子に印加される電界強度を高くでき、比誘電率を4000以上、あるいは5000以上、あるいは6000以上に略一定に保持することが可能になる。   In the multilayer ceramic capacitor of the present invention, it is preferable that the dielectric layer has a thickness of 3 μm or less, more preferably 1 μm or less, and a portion where the number of particles in the dielectric layer thickness direction is 1 or 2. Thereby, the electric field strength applied to the dielectric particles contained in the dielectric layer can be increased, and the relative dielectric constant can be kept substantially constant at 4000 or more, 5000 or more, or 6000 or more.

さらに本発明の積層セラミックコンデンサにおける誘電体層の主成分は、BaTiO3系ペロブスカイト化合物をABO3で表したとき、AはBa、Sr、Caから選ばれる少なくとも1種であり、BはTi、Zr、HfおよびSnから選ばれる少なくとも1種であると良い。これによって、薄層化時の比誘電率が高い積層セラミックコンデンサを得ることが出来る。   Further, the main component of the dielectric layer in the multilayer ceramic capacitor of the present invention is that when the BaTiO3 perovskite compound is represented by ABO3, A is at least one selected from Ba, Sr, and Ca, and B is Ti, Zr, Hf. And at least one selected from Sn. As a result, a multilayer ceramic capacitor having a high relative dielectric constant when thinned can be obtained.

さらに本発明の積層セラミックコンデンサにおける誘電体層の主成分は、一般式、(Ba1−xCa(Ti1−yZrで表される誘電体磁器組成物であり、
前記一般式で、0≦x≦0.06、0.01≦y≦0.08、かつ0.950≦m/n≦1.050であると良い。この誘電体磁器組成物を用いることで、誘電体粒子がシェル構造を実質的に有さず、薄層化時の比誘電率を高めることが可能となり、かつ比誘電率が使用温度範囲内で安定して高くなる。さらには上記目的以外に、信頼性に優れる積層セラミックコンデンサとなるという効果も得ることが出来る。
Furthermore, the main component of the dielectric layer in the multilayer ceramic capacitor of the present invention is a dielectric ceramic composition represented by the general formula: (Ba 1-x Ca x ) m (Ti 1-y Zr y ) n O 3 ,
In the general formula, 0 ≦ x ≦ 0.06, 0.01 ≦ y ≦ 0.08, and 0.950 ≦ m / n ≦ 1.050 are preferable. By using this dielectric ceramic composition, the dielectric particles do not substantially have a shell structure, and it is possible to increase the relative dielectric constant during thinning, and the relative dielectric constant is within the operating temperature range. Stable and high. Further, in addition to the above purpose, an effect of becoming a multilayer ceramic capacitor having excellent reliability can be obtained.

さらに本発明の積層セラミックコンデンサにおける誘電体層の前記誘電体磁器組成物は、第一の副成分として、Mgを含み、第二の副成分として希土類元素を含むと良い。前記第一の副成分は、主成分に対してMgをMgO換算で0.05〜1.0mol%含むと良い。前記第二の副成分は、Y、Dy、Ho、Yb、Tb、Gd、Er、Sm、Euから選ばれる少なくとも1種の希土類元素を含み、主成分に対して各元素換算で0.05〜4.0含むと良い。この誘電体磁器組成物を用いることで、上記目的に加え、さらに直流電界下における絶縁抵抗の劣化時間が長い、信頼性に優れた積層セラミックコンデンサを得ることが出来る。   Furthermore, the dielectric ceramic composition of the dielectric layer in the multilayer ceramic capacitor of the present invention preferably contains Mg as a first subcomponent and a rare earth element as a second subcomponent. The first subcomponent may contain 0.05 to 1.0 mol% of Mg in terms of MgO with respect to the main component. The second subcomponent includes at least one rare earth element selected from Y, Dy, Ho, Yb, Tb, Gd, Er, Sm, and Eu, and is 0.05 to It is good to include 4.0. By using this dielectric ceramic composition, it is possible to obtain a multilayer ceramic capacitor excellent in reliability in addition to the above-mentioned purpose and having a long deterioration time of insulation resistance under a direct current electric field.

さらに本発明の積層セラミックコンデンサにおける誘電体層の前記誘電体磁器組成物は、第三の副成分としてMnあるいはCrを、主成分に対して酸化物換算で0.02〜2.0mol%含むと良い。   Furthermore, the dielectric ceramic composition of the dielectric layer in the multilayer ceramic capacitor of the present invention contains Mn or Cr as a third subcomponent and 0.02 to 2.0 mol% in terms of oxide with respect to the main component. good.

本発明の誘電体磁器により、比誘電率の温度特性の安定性が良く、比誘電率が高く、従って容量密度の高い積層セラミックコンデンサを得ることができる。さらには、このような効果に加えて、信頼性の高い積層セラミックコンデンサを得ることができる。   With the dielectric ceramic of the present invention, it is possible to obtain a monolithic ceramic capacitor having good temperature characteristics of relative permittivity, high relative permittivity, and thus high capacity density. Furthermore, in addition to such effects, a highly reliable multilayer ceramic capacitor can be obtained.

図1は本発明の一実施形態に係る積層セラミックコンデンサの断面図である。FIG. 1 is a cross-sectional view of a multilayer ceramic capacitor according to an embodiment of the present invention. 図2は図1に示す誘電体層の要部拡大断面図である。FIG. 2 is an enlarged cross-sectional view of a main part of the dielectric layer shown in FIG. 図3は本発明の実施例に係る積層セラミックコンデンサにおける誘電率の温度特性を示すグラフである。FIG. 3 is a graph showing temperature characteristics of dielectric constant in the multilayer ceramic capacitor according to the example of the present invention. 図4(A)は本発明の実施例に係る積層セラミックコンデンサにおける誘電体層のTEM断面写真の一例であり、図4(B)は本発明の比較例に係る積層セラミックコンデンサにおける誘電体層のTEM断面写真の一例である。4A is an example of a TEM cross-sectional photograph of the dielectric layer in the multilayer ceramic capacitor according to the example of the present invention, and FIG. 4B is a diagram of the dielectric layer in the multilayer ceramic capacitor according to the comparative example of the present invention. It is an example of a TEM cross-sectional photograph.

以下、本発明を、図面に示す実施形態に基づき説明する。   Hereinafter, the present invention will be described based on embodiments shown in the drawings.

(積層セラミックコンデンサ)
図1に示すように、本発明の一実施形態に係る積層セラミックコンデンサ1は、誘電体層2と内部電極層3とが交互に積層された構成のコンデンサ素子本体10を有する。このコンデンサ素子本体10の両端部には、コンデンサ素子本体10の内部で交互に配置された内部電極層3と各々導通する一対の外部電極4が形成してある。コンデンサ素子本体10の外形や寸法には特に制限はなく、用途に応じて適宜設定することができ、通常、外形はほぼ直方体形状とし、寸法は、縦(0.15〜5.6[mm])×横(0.2〜5.0[mm])×厚み(0.1〜1.9[mm])程度である。
(Multilayer ceramic capacitor)
As shown in FIG. 1, a multilayer ceramic capacitor 1 according to an embodiment of the present invention includes a capacitor element body 10 having a configuration in which dielectric layers 2 and internal electrode layers 3 are alternately stacked. At both ends of the capacitor element body 10, a pair of external electrodes 4 are formed which are electrically connected to the internal electrode layers 3 arranged alternately in the capacitor element body 10. The outer shape and dimensions of the capacitor element body 10 are not particularly limited and can be appropriately set according to the application. Usually, the outer shape is substantially a rectangular parallelepiped shape, and the dimensions are vertical (0.15 to 5.6 [mm]). ) × width (0.2-5.0 [mm]) × thickness (0.1-1.9 [mm]).

内部電極層3は、各内部電極層の一方の端部がコンデンサ素子本体10の対向する2つの端面に交互に露出するように積層してある。一対の外部電極4は、コンデンサ素子本体10の少なくとも対向する両端面に形成され、交互に配置された内部電極層3の露出端部に接続されて、コンデンサ回路を構成する。   The internal electrode layers 3 are laminated so that one end of each internal electrode layer is alternately exposed on two opposing end faces of the capacitor element body 10. The pair of external electrodes 4 are formed on at least opposite end faces of the capacitor element body 10 and are connected to the exposed end portions of the alternately arranged internal electrode layers 3 to constitute a capacitor circuit.

誘電体層2を構成する誘電体磁器組成物は、外部電極4を介して交流電界が印加されたときに、印加される交流電界強度が0.05Vrms/μm以下であるとき、上記積層セラミックコンデンサ1の室温に対する85℃での容量変化率(静電容量変化率)ΔCが15%以上となるものであり、かつ、前記印加される交流電界強度が0.2Vrms/μm以上であるとき、前記ΔCが−15%〜+15%の範囲となるもの、としている。さらに、前記誘電体層2を構成する誘電体磁器組成物は、そのキュリー温度が積層セラミックコンデンサの使用温度範囲の上限よりも高い温度に設定されている。ここでいう使用温度範囲の上限とは、例えばX5R規格では85℃である。また、ここでいう室温とは、25℃を意味する。このようにすることで、誘電体磁器組成物の比誘電率の温度特性の安定性が良く、従って静電容量の温度特性の良好な積層セラミックコンデンサが得られ、また、誘電体磁器組成物の比誘電率も高くできるので、容量密度の高い積層セラミックコンデンサが得られる。本件においては、積層セラミックコンデンサの容量を、単に容量と記したり、静電容量と記したりするが、両者は同じものを指す。   When the alternating electric field is applied through the external electrode 4 and the applied alternating electric field strength is 0.05 Vrms / μm or less, the dielectric ceramic composition constituting the dielectric layer 2 has the above multilayer ceramic capacitor. When the capacitance change rate (capacitance change rate) ΔC at 85 ° C. with respect to room temperature of 1 is 15% or more and the applied AC electric field strength is 0.2 Vrms / μm or more, It is assumed that ΔC is in the range of −15% to + 15%. Furthermore, the dielectric ceramic composition constituting the dielectric layer 2 has a Curie temperature set to a temperature higher than the upper limit of the use temperature range of the multilayer ceramic capacitor. The upper limit of the use temperature range here is 85 ° C. in the X5R standard, for example. Moreover, the room temperature here means 25 degreeC. By doing so, it is possible to obtain a multilayer ceramic capacitor having good stability of the temperature characteristics of the relative dielectric constant of the dielectric ceramic composition, and hence good capacitance temperature characteristics, and also having the dielectric ceramic composition. Since the dielectric constant can be increased, a multilayer ceramic capacitor having a high capacitance density can be obtained. In this case, the capacitance of the multilayer ceramic capacitor is simply referred to as capacitance or electrostatic capacitance, but both indicate the same thing.

誘電体層2を構成する誘電体磁器組成物は、組成式(Ba1−xCa(Ti1−yZrで表されるペロブスカイト構造を有するBTZ系誘電体磁器組成物を主成分として有すると良い。この際、酸素(O)量は、上記式の化学量論組成から若干変化してもよい。このような組成系とすることにより、前記誘電体磁器組成物のキュリー温度を制御し易く、かつ比誘電率を高くすることができる。 The dielectric ceramic composition constituting the dielectric layer 2 is a BTZ-based dielectric ceramic composition having a perovskite structure represented by a composition formula (Ba 1-x Ca x ) m (Ti 1-y Zr y ) n O 3. It is good to have a thing as a main component. At this time, the amount of oxygen (O) may slightly change from the stoichiometric composition of the above formula. By adopting such a composition system, the Curie temperature of the dielectric ceramic composition can be easily controlled and the relative dielectric constant can be increased.

上記組成式中、xは、好ましくは0≦x≦0.06、さらに好ましくは0≦x≦0.04である。xはCaの原子数を表し、記号x、すなわちCa/Ba比を変えることで結晶の相転移点すなわちキュリー温度を所望の温度にシフトさせることが可能となる。その結果、比誘電率の温度特性や比誘電率の高さを制御することができる。本実施形態においては、x=0、すなわちCaを含有しない態様としても良い。   In the above composition formula, x is preferably 0 ≦ x ≦ 0.06, more preferably 0 ≦ x ≦ 0.04. x represents the number of Ca atoms, and the phase transition point of the crystal, that is, the Curie temperature, can be shifted to a desired temperature by changing the symbol x, that is, the Ca / Ba ratio. As a result, the temperature characteristics of the dielectric constant and the height of the dielectric constant can be controlled. In this embodiment, it is good also as an aspect which does not contain x = 0, ie, Ca.

上記組成式中、yは0.01≦y≦0.08であると良い。さらに好ましくは0.02≦y≦0.08であると良い。yはZr原子数を表し、Zrが少なすぎると、誘電体粒子がコア・シェル構造と成りやすく、Zrが多すぎると、上記誘電体磁器のキュリー温度を使用温度範囲より高く設定することが困難になる。   In the above composition formula, y is preferably 0.01 ≦ y ≦ 0.08. More preferably, 0.02 ≦ y ≦ 0.08. y represents the number of Zr atoms. If Zr is too small, dielectric particles tend to have a core-shell structure, and if Zr is too large, it is difficult to set the Curie temperature of the dielectric ceramic above the operating temperature range. become.

上記組成式中、m/nは、好ましくは0.95≦m/n≦1.050、より好ましくは0.99≦m/n≦1.01である。m/nを0.95以上にすることにより還元雰囲気下での焼成に対して半導体化を生じることが防止され、m/nを1.050以下にすることにより焼成温度を高くしなくても緻密な焼結体を得ることができる。   In the above composition formula, m / n is preferably 0.95 ≦ m / n ≦ 1.050, more preferably 0.99 ≦ m / n ≦ 1.01. By making m / n 0.95 or more, it is possible to prevent the formation of a semiconductor for firing in a reducing atmosphere, and by making m / n 1.050 or less, the firing temperature is not increased. A dense sintered body can be obtained.

本実施形態では、上記BTZ系誘電体磁器組成物のキュリー温度Tcは、積層セラミックコンデンサの使用温度範囲よりも高く設定される。たとえばX5Rに規定する使用温度範囲(−55℃〜85℃)よりも高く設定される。すなわち、本発明に係るBTZ系誘電体磁器組成物のキュリー温度Tcは、好ましくは85°C<Tc≦110°Cであり、さらに好ましくは90°C<Tc≦110°Cである。   In the present embodiment, the Curie temperature Tc of the BTZ-based dielectric ceramic composition is set higher than the operating temperature range of the multilayer ceramic capacitor. For example, it is set higher than the operating temperature range (−55 ° C. to 85 ° C.) specified for X5R. That is, the Curie temperature Tc of the BTZ-based dielectric ceramic composition according to the present invention is preferably 85 ° C <Tc ≦ 110 ° C, and more preferably 90 ° C <Tc ≦ 110 ° C.

本実施形態の誘電体層2を構成する誘電体磁器組成物は、上記主成分に加えて、副成分を含有していることが好ましい。本実施形態においては、第一の副成分と第二の副成分を含むことが好ましい。第一の副成分はMgの酸化物であり、第二の副成分はR(希土類元素)である。   The dielectric ceramic composition constituting the dielectric layer 2 of the present embodiment preferably contains a subcomponent in addition to the main component. In the present embodiment, it is preferable to include a first subcomponent and a second subcomponent. The first subcomponent is Mg oxide, and the second subcomponent is R (rare earth element).

第一の副成分であるMgの酸化物は、主成分原料粉末の粒成長を抑制する効果を有する。Mgの酸化物の含有量は、主成分100モルに対して、MgO換算で、好ましくは0.05〜1.0モルである。   Mg oxide as the first subcomponent has an effect of suppressing grain growth of the main component raw material powder. The content of Mg oxide is preferably 0.05 to 1.0 mol in terms of MgO with respect to 100 mol of the main component.

第二の副成分である希土類元素(Rの酸化物)は、IR寿命を向上させる効果と、容量温度特性を平坦化、すなわち誘電体磁器の比誘電率の温度特性を安定化する効果とを示奏する。第二の副成分であるRは、Y、La、Ce、Pr、Nd、Sm、Gd、Tb、Dy、HoおよびYbから選択される少なくとも1種であることが好ましく、高温負荷寿命と静電容量温度特性の観点から、好ましくはTbおよびYであり、より好ましくはYである。第二の副成分(Rの酸化物)の含有量は、主成分100モルに対して、元素換算で0.05〜4モルであり、好ましくは0.1〜2.0モルである。   The rare earth element (R oxide) as the second subcomponent has the effect of improving the IR lifetime and the effect of flattening the capacity-temperature characteristic, that is, stabilizing the temperature characteristic of the dielectric constant of the dielectric ceramic. Show. R as the second subcomponent is preferably at least one selected from Y, La, Ce, Pr, Nd, Sm, Gd, Tb, Dy, Ho, and Yb. From the viewpoint of capacity-temperature characteristics, Tb and Y are preferable, and Y is more preferable. The content of the second subcomponent (R oxide) is 0.05 to 4 mol, preferably 0.1 to 2.0 mol in terms of element with respect to 100 mol of the main component.

なお、本発明においてRの酸化物の含有量は、Rの酸化物のモル比ではなく、R元素単独のモル比としている。すなわち、たとえばRの酸化物として、Yの酸化物を用いた場合、Rの酸化物の含有量が1モルであることは、Y2 O3 の含有量が1モルなのではなく、Y元素の含有量が1モルであることを意味する。   In the present invention, the content of the R oxide is not the molar ratio of the R oxide, but the molar ratio of the R element alone. That is, for example, when the oxide of Y is used as the oxide of R, the content of the oxide of R is 1 mol, the content of Y2 O3 is not 1 mol, but the content of Y element Means 1 mole.

本実施形態に係る誘電体層2を構成する誘電体磁器組成物は、上記の主成分および第一第二の副成分に加え、第三の副成分を有することが好ましい。第三の副成分を添加することにより、上記の目的を達成することに加えて、誘電体磁器組成物の焼結を促進することにより、誘電体磁器のIRを高くする効果と、IR寿命を向上させる効果とをさらに奏する。このような観点から、第三の副成分としてはMnまたは/およびCrの酸化物であることが好ましい。MnまたはCrの酸化物の合計の含有量は、主成分100モルに対して、元素換算で0.02〜2モルであり、好ましくは0.1〜1モルであり、さらに好ましくは0.1〜0.5モルである。   The dielectric ceramic composition constituting the dielectric layer 2 according to this embodiment preferably has a third subcomponent in addition to the main component and the first second subcomponent. In addition to achieving the above object by adding the third subcomponent, the effect of increasing the IR of the dielectric ceramic by promoting the sintering of the dielectric ceramic composition and the IR lifetime Further improving the effect. From such a viewpoint, the third subcomponent is preferably an oxide of Mn and / or Cr. The total content of Mn or Cr oxides is 0.02 to 2 mol, preferably 0.1 to 1 mol, more preferably 0.1 to 100 mol of the main component in terms of element. -0.5 mol.

本実施形態に係る誘電体層2を構成する誘電体磁器組成物は、上記の主成分および第一から第三の副成分に加え、第四の副成分を含むことが好ましい。第4の副成分はSiを含む酸化物であると良い。この第四の副成分は、主として焼結助剤として作用するが、薄層化した際の初期絶縁抵抗の不良率を改善する効果を有する。第四の副成分の含有量は、主成分100モルに対して、酸化物SiO2換算で0.1〜5モルであり、好ましくは0.5〜4モルであり、さらに好ましくは0.5〜2モルである。   The dielectric ceramic composition constituting the dielectric layer 2 according to the present embodiment preferably contains a fourth subcomponent in addition to the main component and the first to third subcomponents. The fourth subcomponent is preferably an oxide containing Si. The fourth subcomponent mainly acts as a sintering aid, but has an effect of improving the defective rate of the initial insulation resistance when the layer is thinned. The content of the fourth subcomponent is 0.1 to 5 mol, preferably 0.5 to 4 mol, more preferably 0.5 to 4 mol in terms of oxide SiO2 with respect to 100 mol of the main component. 2 moles.

Siを含む酸化物は単純酸化物でも、複合酸化物でもよい。複合酸化物の場合には、(Ba,Ca)SiO2+n(ただし、n=0.8〜1.2)であることがより好ましい。また、(Ba,Ca)SiO2+nにおけるnは、好ましくは0〜2であり、より好ましくは0.8〜1.2である。なお、第四の副成分においてBaとCaとの比率は任意であり、一方だけを含有するものであってもよい。 The oxide containing Si may be a simple oxide or a complex oxide. In the case of a complex oxide, (Ba, Ca) n SiO 2 + n (where n = 0.8 to 1.2) is more preferable. Moreover, n in (Ba, Ca) nSiO2 + n is preferably 0 to 2, and more preferably 0.8 to 1.2. In the fourth subcomponent, the ratio of Ba and Ca is arbitrary, and only one of them may be contained.

本実施形態に係る誘電体層2を構成する誘電体磁器組成物は、上記の主成分および第一から第四の副成分に加え、第五の副成分を有することが好ましい。第五の副成分はV、Mo、W、TaおよびNbから選択される少なくとも1種の元素の酸化物であり、上記本発明の目的に加えて、さらに高温負荷寿命を向上させるという観点から、好ましくはNbの酸化物およびVの酸化物であり、より好ましくはVの酸化物である。第五の副成分の含有量は、主成分100モルに対して、各元素換算で好ましくは0〜0.2モルである。   The dielectric ceramic composition constituting the dielectric layer 2 according to this embodiment preferably has a fifth subcomponent in addition to the main component and the first to fourth subcomponents. The fifth subcomponent is an oxide of at least one element selected from V, Mo, W, Ta and Nb. In addition to the object of the present invention, from the viewpoint of further improving the high temperature load life, Nb oxide and V oxide are preferable, and V oxide is more preferable. The content of the fifth subcomponent is preferably 0 to 0.2 mol in terms of each element with respect to 100 mol of the main component.

誘電体層2の厚みは、本発明に係る積層セラミックコンデンサが使用される回路において、上記にて説明したように誘電体層2に印加される交流電界強度が2.0Vrms/μm以上となるように構成すれば良く、好ましくは、一層あたり3.0μm以下、より好ましくは2.6μm以下であり、特に1.0μm以下に薄層化すると、誘電体層2の積層方向の誘電体粒子数が1〜2個となる箇所ができ、積層セラミックコンデンサの使用時に誘電体粒子に高い交流電界が印加されるので好ましい。厚さの下限は、絶縁が確保できる限りにおいて、印加される交流電界強度を上げるという観点から薄いことが好ましく、特に限定されないが、たとえば0.5μm程度である。図2に示すように、誘電体層2は、いわゆるコア・シェル構造を持たない誘電体粒子2aを含んで構成され、誘電体粒子2aの粒径は、好ましくは0.1〜0.5μmである。誘電体粒子2aは、内部電極層3,3の間に、1〜4個の粒子が存在するように粒径が制御される。より好ましくは、誘電体粒子2aは、内部電極層3,3の間に、1ないし2個の粒子が存在するように粒径が制御される。誘電体層2の積層方向に存在する誘電体粒子数は粒径を大きくすることにより少なくでき、その結果誘電体粒子に確実に交流電界を印加することができ、よって誘電体粒子2aの比誘電率を高く維持することが可能となり、結果として積層セラミックコンデンサの容量密度を高めることが可能となる。   The thickness of the dielectric layer 2 is such that the AC electric field strength applied to the dielectric layer 2 is 2.0 Vrms / μm or more in the circuit in which the multilayer ceramic capacitor according to the present invention is used as described above. Preferably, it is 3.0 μm or less per layer, more preferably 2.6 μm or less, and particularly when the layer is thinned to 1.0 μm or less, the number of dielectric particles in the stacking direction of the dielectric layer 2 is reduced. One or two locations are formed, and a high alternating electric field is applied to the dielectric particles when using the multilayer ceramic capacitor, which is preferable. The lower limit of the thickness is preferably thin from the viewpoint of increasing the applied AC electric field strength as long as insulation can be ensured, and is not particularly limited, but is, for example, about 0.5 μm. As shown in FIG. 2, the dielectric layer 2 includes dielectric particles 2a having no so-called core-shell structure, and the particle size of the dielectric particles 2a is preferably 0.1 to 0.5 μm. is there. The particle size of the dielectric particles 2 a is controlled so that 1 to 4 particles exist between the internal electrode layers 3 and 3. More preferably, the particle size of the dielectric particles 2 a is controlled so that one or two particles exist between the internal electrode layers 3 and 3. The number of dielectric particles existing in the stacking direction of the dielectric layer 2 can be reduced by increasing the particle size. As a result, an AC electric field can be reliably applied to the dielectric particles, and thus the dielectric constant of the dielectric particles 2a. The rate can be maintained high, and as a result, the capacitance density of the multilayer ceramic capacitor can be increased.

誘電体層2の積層数は、特に限定されないが、20以上であることが好ましく、より好ましくは50以上、特に好ましくは、100以上である。積層数の上限は、特に限定されないが、たとえば2000程度である。   The number of laminated dielectric layers 2 is not particularly limited, but is preferably 20 or more, more preferably 50 or more, and particularly preferably 100 or more. The upper limit of the number of stacked layers is not particularly limited, but is about 2000, for example.

内部電極層3に含有される導電材は特に限定されないが、誘電体層2の構成材料が耐還元性を有するため、比較的安価な卑金属を用いることができる。導電材として用いる卑金属としては、NiまたはNi合金が好ましい。Ni合金としては、Mn,Cr,CoおよびAlから選択される1種以上の元素とNiとの合金が好ましく、合金中のNi含有量は95質量%以上であることが好ましい。なお、NiまたはNi合金中には、P等の各種微量成分が0.1質量%程度以下含まれていてもよい。内部電極層3の厚さは用途等に応じて適宜決定すればよいが、通常、0.3〜2.0μm、特に0.3〜1.0μm程度であることが好ましい。   The conductive material contained in the internal electrode layer 3 is not particularly limited, but a relatively inexpensive base metal can be used because the constituent material of the dielectric layer 2 has reduction resistance. As the base metal used as the conductive material, Ni or Ni alloy is preferable. As the Ni alloy, an alloy of Ni and one or more elements selected from Mn, Cr, Co and Al is preferable, and the Ni content in the alloy is preferably 95% by mass or more. In addition, in Ni or Ni alloy, various trace components, such as P, may be contained about 0.1 mass% or less. The thickness of the internal electrode layer 3 may be appropriately determined according to the application and the like, but is usually 0.3 to 2.0 μm, and particularly preferably about 0.3 to 1.0 μm.

外部電極4に含有される導電材は特に限定されないが、本実施形態では安価なNi,Cuや、これらの合金を用いることができる。外部電極4の厚さは用途等に応じて適宜決定すればよいが、通常、10〜50μm程度である。   The conductive material contained in the external electrode 4 is not particularly limited, but in the present embodiment, inexpensive Ni, Cu, and alloys thereof can be used. The thickness of the external electrode 4 may be appropriately determined according to the application and the like, but is usually about 10 to 50 μm.

(積層セラミックコンデンサ1の製造方法)
本実施形態の積層セラミックコンデンサ1は、従来の積層セラミックコンデンサと同様に、ペーストを用いた通常の印刷法やシート法によりグリーンチップを作製し、これを焼成した後、外部電極を印刷または転写して焼成することにより製造される。以下、製造方法について具体的に説明する。
(Manufacturing method of multilayer ceramic capacitor 1)
In the multilayer ceramic capacitor 1 of this embodiment, a green chip is produced by a normal printing method or a sheet method using a paste, and fired, and then printed or transferred an external electrode, similarly to a conventional multilayer ceramic capacitor. It is manufactured by baking. Hereinafter, the manufacturing method will be specifically described.

まず、誘電体層用ペーストに含まれる誘電体原料粉末を準備し、これを塗料化して、誘電体層用ペーストを調整する。   First, the dielectric material powder contained in the dielectric layer paste is prepared, and this is made into a paint to prepare the dielectric layer paste.

誘電体層用ペーストは、誘電体原料粉末と有機ビヒクルとを混練した有機系の塗料であってもよく、水系の塗料であってもよい。   The dielectric layer paste may be an organic paint obtained by kneading a dielectric material powder and an organic vehicle, or may be a water-based paint.

誘電体原料粉末としては、上記した酸化物やその混合物、複合酸化物を用いることができるが、その他、焼成により上記した酸化物や複合酸化物となる各種化合物、例えば、炭酸塩、シュウ酸塩、硝酸塩、水酸化物、有機金属化合物等から適宜選択し、混合して用いることもできる。誘電体原料粉末中の各化合物の含有量は、焼成後に上記した誘電体磁器組成物の組成となるように決定すればよい。   As the dielectric raw material powder, the above-mentioned oxides, a mixture thereof, and a composite oxide can be used. In addition, various compounds that become the above-described oxide or composite oxide by firing, such as carbonates and oxalates. , Nitrates, hydroxides, organometallic compounds, and the like may be selected as appropriate and used as a mixture. What is necessary is just to determine content of each compound in a dielectric material powder so that it may become a composition of an above-mentioned dielectric ceramic composition after baking.

有機ビヒクルとは、バインダを有機溶剤中に溶解したものである。有機ビヒクルに用いるバインダは特に限定されず、エチルセルロース、ポリビニルブチラール等の通常の各種バインダから適宜選択すればよい。また、有機溶剤も特に限定されず、印刷法やシート法など、利用する方法に応じて、テルピネオール、ブチルカルビトール、アセトン、トルエン等の各種有機溶剤から適宜選択すればよい。   An organic vehicle is obtained by dissolving a binder in an organic solvent. The binder used for the organic vehicle is not particularly limited, and may be appropriately selected from usual various binders such as ethyl cellulose and polyvinyl butyral. Further, the organic solvent is not particularly limited, and may be appropriately selected from various organic solvents such as terpineol, butyl carbitol, acetone, toluene, and the like according to a method to be used such as a printing method or a sheet method.

また、誘電体層用ペーストを水系の塗料とする場合には、水溶性のバインダや分散剤などを水に溶解させた水系ビヒクルと、誘電体原料とを混練すればよい。水系ビヒクルに用いる水溶性バインダは特に限定されず、たとえば、ポリビニルアルコール、セルロース、水溶性アクリル樹脂などを用いればよい。   Further, when the dielectric layer paste is used as a water-based paint, a water-based vehicle in which a water-soluble binder or a dispersant is dissolved in water and a dielectric material may be kneaded. The water-soluble binder used for the water-based vehicle is not particularly limited, and for example, polyvinyl alcohol, cellulose, water-soluble acrylic resin, etc. may be used.

内部電極層用ペーストは、上記した各種導電性金属や合金からなる導電材、あるいは焼成後に上記した導電材となる各種酸化物、有機金属化合物、レジネート等と、上記した有機ビヒクルとを混練して調製する。   The internal electrode layer paste is obtained by kneading the above-mentioned organic vehicle with various conductive metals and alloys as described above, or various oxides, organometallic compounds, resinates, etc. that become the above-mentioned conductive materials after firing. Prepare.

外部電極用ペーストは、上記した内部電極層用ペーストと同様にして調製すればよい。   The external electrode paste may be prepared in the same manner as the internal electrode layer paste described above.

上記した各ペースト中の有機ビヒクルの含有量に特に制限はなく、通常の含有量、たとえば、バインダは1〜5質量%程度、溶剤は10〜50質量%程度とすればよい。また、各ペースト中には、必要に応じて各種分散剤、可塑剤、誘電体、絶縁体等から選択される添加物が含有されていてもよい。これらの総含有量は、10質量%以下とすることが好ましい。   There is no restriction | limiting in particular in content of the organic vehicle in each above-mentioned paste, For example, what is necessary is just about 1-5 mass% about a normal content, for example, about 10-50 mass% for a solvent. Each paste may contain additives selected from various dispersants, plasticizers, dielectrics, insulators, and the like as necessary. The total content of these is preferably 10% by mass or less.

印刷法を用いる場合、誘電体層用ペーストおよび内部電極層用ペーストを、PET等の基板上に積層印刷し、所定形状に切断した後、基板から剥離してグリーンチップとする。   When the printing method is used, the dielectric layer paste and the internal electrode layer paste are laminated and printed on a substrate such as PET, cut into a predetermined shape, and then peeled from the substrate to obtain a green chip.

また、シート法を用いる場合、誘電体層用ペーストを用いてグリーンシートを形成し、この上に内部電極層用ペーストを印刷した後、これらを積層してグリーンチップとする。   When the sheet method is used, a dielectric layer paste is used to form a green sheet, the internal electrode layer paste is printed thereon, and these are stacked to form a green chip.

グリーンチップに脱バインダ処理および焼成処理を施す。脱バインダ処理および焼成処理は、内部電極層ペースト中の導電材の種類に応じて適宜決定されればよい。還元性雰囲気中で焼成した場合、コンデンサ素子本体にはアニールを施すことが好ましい。アニールは、誘電体層を再酸化するための処理であり、これによりIR寿命を著しく長くすることができるので、信頼性が向上する。   The green chip is subjected to binder removal processing and firing processing. The binder removal process and the firing process may be appropriately determined according to the type of the conductive material in the internal electrode layer paste. When firing in a reducing atmosphere, it is preferable to anneal the capacitor element body. Annealing is a process for re-oxidizing the dielectric layer, and this can significantly increase the IR lifetime, thereby improving the reliability.

上記のようにして得られたコンデンサ素子本体に、例えばバレル研磨やサンドブラストなどにより端面研磨を施し、外部電極用ペーストを印刷または転写して焼成し、外部電極4を形成する。外部電極用ペーストの焼成条件は、例えば、加湿したN2 とH2 との混合ガス中で600〜800℃にて10分間〜1時間程度とすることが好ましい。そして、必要に応じ、外部電極4表面に、めっき等により被覆層を形成する。   The capacitor element body obtained as described above is subjected to end surface polishing, for example, by barrel polishing or sand blasting, and the external electrode paste is printed or transferred and baked to form the external electrode 4. The firing condition of the external electrode paste is preferably, for example, about 10 minutes to 1 hour at 600 to 800 ° C. in a humidified mixed gas of N 2 and H 2. Then, if necessary, a coating layer is formed on the surface of the external electrode 4 by plating or the like.

このようにして製造された本発明の積層セラミックコンデンサは、ハンダ付等によりプリント基板上などに実装され、各種電子機器等に使用される。   The multilayer ceramic capacitor of the present invention thus manufactured is mounted on a printed circuit board by soldering or the like and used for various electronic devices.

なお、本発明は、上述した実施形態に限定されるものではなく、本発明の範囲内で種々に改変することができる。   The present invention is not limited to the above-described embodiment, and can be variously modified within the scope of the present invention.

以下、本発明を、さらに詳細な実施例に基づき説明するが、本発明は、これら実施例に限定されない。
実施例1
Hereinafter, although this invention is demonstrated based on a more detailed Example, this invention is not limited to these Examples.
Example 1

まず、主成分の原料として、平均原料粒径が0.20μmである(Ba1−xCa(Ti1−yZrを準備した。また、副成分の原料として、MgCO(第一の副成分)、Y(またはその他の第二の副成分)、MnO(またはその他の第三の副成分)、SiO(またはその他の第四の副成分)、およびV(またはその他の第五の副成分)を準備した。上記で準備した主成分の原料および副成分の原料を、表1および表3に示す量となるように、ボールミルにて混合した。得られた混合粉を1000℃で仮焼して、平均粒径0.2μmの仮焼粉を調製した。次いで、得られた仮焼粉を、ボールミルで15時間、湿式粉砕し、乾燥して、誘電体原料を得た。なお、MgCO3は、焼成後には、MgOとして誘電体磁器組成物中に含有されることとなる。なお、表中の「*」は比較例であることを示す。 First, (Ba 1-x Ca x ) m (Ti 1-y Zr y ) n O 3 having an average material particle diameter of 0.20 μm was prepared as a main component material. In addition, as a raw material of the subcomponent, MgCO 3 (first subcomponent), Y 2 O 3 (or other second subcomponent), MnO (or other third subcomponent), SiO 2 (or other 4th subcomponent), and V 2 O 5 (or other fifth subcomponent). The raw material of the main component and the raw material of the subcomponent prepared above were mixed by a ball mill so that the amounts shown in Table 1 and Table 3 were obtained. The obtained mixed powder was calcined at 1000 ° C. to prepare calcined powder having an average particle size of 0.2 μm. Next, the obtained calcined powder was wet pulverized with a ball mill for 15 hours and dried to obtain a dielectric material. In addition, MgCO3 will be contained in a dielectric ceramic composition as MgO after baking. Note that “*” in the table indicates a comparative example.

次いで、得られた誘電体原料:100質量部と、ポリビニルブチラール樹脂:10質量部と、可塑剤としてのジブチルフタレート(DBP):5質量部と、溶媒としてのアルコール:100質量部とをボールミルで混合してペースト化し、誘電体層用ペーストを得た。   Next, the obtained dielectric material: 100 parts by mass, polyvinyl butyral resin: 10 parts by mass, dibutyl phthalate (DBP) as a plasticizer: 5 parts by mass, and alcohol as a solvent: 100 parts by mass with a ball mill The mixture was made into a paste to obtain a dielectric layer paste.

また、上記とは別に、Ni粒子:45質量部と、テルピネオール:52質量部と、エチルセルロース:3質量部とを、3本ロールにより混練し、スラリー化して内部電極層用ペーストを作製した。   Separately from the above, Ni particles: 45 parts by mass, terpineol: 52 parts by mass, and ethyl cellulose: 3 parts by mass were kneaded with three rolls and slurried to prepare an internal electrode layer paste.

そして、上記にて作製した誘電体層用ペーストを用いて、PETフィルム上に、乾燥後の厚みが2μmとなるようにグリーンシートを形成した。次いで、この上に内部電極層用ペーストを用いて、電極層を所定パターンで印刷した後、PETフィルムからシートを剥離し、電極層を有するグリーンシートを作製した。次いで、電極層を有するグリーンシートを複数枚積層し、加圧接着することによりグリーン積層体とし、このグリーン積層体を所定サイズに切断することにより、グリーンチップを得た。   Then, using the dielectric layer paste prepared above, a green sheet was formed on the PET film so that the thickness after drying was 2 μm. Next, the electrode layer was printed in a predetermined pattern using the internal electrode layer paste thereon, and then the sheet was peeled off from the PET film to produce a green sheet having the electrode layer. Next, a plurality of green sheets having electrode layers were laminated and pressure-bonded to obtain a green laminated body, and the green laminated body was cut into a predetermined size to obtain a green chip.

次いで、得られたグリーンチップについて、脱バインダ処理、焼成およびアニールを下記条件にて行って、積層セラミック焼結体を得た。   Next, the obtained green chip was subjected to binder removal treatment, firing and annealing under the following conditions to obtain a multilayer ceramic sintered body.

脱バインダ処理条件は、昇温速度:25℃/時間、保持温度:250℃、温度保持時間:8時間、雰囲気:空気中とした。   The binder removal treatment conditions were temperature rising rate: 25 ° C./hour, holding temperature: 250 ° C., temperature holding time: 8 hours, and atmosphere: in the air.

焼成条件は、昇温速度:200℃/時間、保持温度:1200℃、温度保持時間:2時間、冷却速度:200℃/時間、雰囲気ガス:加湿したN2 +H2 混合ガス(酸素分圧:10−12MPa)とした。   Firing conditions were: temperature rising rate: 200 ° C./hour, holding temperature: 1200 ° C., temperature holding time: 2 hours, cooling rate: 200 ° C./hour, atmospheric gas: humidified N 2 + H 2 mixed gas (oxygen partial pressure: 10− 12 MPa).

アニール条件は、昇温速度:200℃/時間、保持温度:1000℃、温度保持時間:2時間、冷却速度:200℃/時間、雰囲気ガス:加湿したN2 ガス(酸素分圧:10−7MPa)とした。   The annealing conditions are: temperature rising rate: 200 ° C./hour, holding temperature: 1000 ° C., temperature holding time: 2 hours, cooling rate: 200 ° C./hour, atmospheric gas: humidified N 2 gas (oxygen partial pressure: 10 −7 MPa) It was.

次いで、得られた積層セラミック焼成体の端面をサンドブラストにて研磨した後、外部電極としてIn−Gaを塗布し、図1に示す積層セラミックコンデンサの試料を得た。得られた積層セラミックコンデンサ試料のサイズは、2.0mm×1.2mm×0.5mmであり、誘電体層の厚み1.6μm、内部電極層の厚み1.2μm、内部電極層に挟まれた誘電体層の数は10とした。   Next, after polishing the end face of the obtained multilayer ceramic fired body by sand blasting, In-Ga was applied as an external electrode to obtain a sample of the multilayer ceramic capacitor shown in FIG. The size of the obtained multilayer ceramic capacitor sample was 2.0 mm × 1.2 mm × 0.5 mm, the thickness of the dielectric layer was 1.6 μm, the thickness of the internal electrode layer was 1.2 μm, and was sandwiched between the internal electrode layers The number of dielectric layers was 10.

表1および表3に示すように、主成分の組成を示すモル比と、主成分に対する副成分の含有モル数を変化させ、得られた各積層セラミックコンデンサ試料について、比誘電率(εs)、絶縁抵抗(IR)、静電容量変化率(ΔC)、高温負荷寿命(HALT)を下記に示す方法により測定した。結果を表2および表4に示す。   As shown in Table 1 and Table 3, by changing the molar ratio indicating the composition of the main component and the number of moles of subcomponents relative to the main component, for each of the obtained multilayer ceramic capacitor samples, the relative dielectric constant (εs), Insulation resistance (IR), capacitance change rate (ΔC), and high temperature load life (HALT) were measured by the following methods. The results are shown in Table 2 and Table 4.

比誘電率εsは、積層セラミックコンデンサ試料に対し、基準温度25℃において、デジタルLCRメータ(YHP社製4274A)にて、周波数1kHz,入力信号レベル(測定電圧)0.5Vrms/μmの条件下で測定された静電容量から算出した(単位なし)。比誘電率は高いほうが好ましく、本実施例では、4000以上を良好とした。結果を表2および表4に示す。   The relative dielectric constant εs is measured with a digital LCR meter (YHP 4274A) at a reference temperature of 25 ° C. and a frequency of 1 kHz and an input signal level (measurement voltage) of 0.5 Vrms / μm with respect to the multilayer ceramic capacitor sample. Calculated from the measured capacitance (no unit). It is preferable that the relative dielectric constant is high. In this example, 4000 or more was considered good. The results are shown in Table 2 and Table 4.

絶縁抵抗(IR)は、積層セラミックコンデンサの試料に対し、絶縁抵抗計(アドバンテスト社製R8340A)を用いて、25℃においてDC10Vを、60秒間印加した後の絶縁抵抗IRを測定した。上記にて測定した静電容量Cと絶縁抵抗IRとの積を求め、CR積とした。本実施例では、CR積2,000Ω・F以上を良好とした。結果を表2および表4に示す。   Insulation resistance (IR) was measured for a multilayer ceramic capacitor sample after applying DC 10 V for 60 seconds at 25 ° C. using an insulation resistance meter (R8340A manufactured by Advantest). The product of the capacitance C measured above and the insulation resistance IR was determined and used as the CR product. In this example, a CR product of 2,000Ω · F or more was considered good. The results are shown in Table 2 and Table 4.

静電容量変化率(ΔC)は、積層セラミックコンデンサ試料に対し、−55℃と85℃において、デジタルLCRメータ(YHP社製4284A)にて、周波数1kHz、入力信号レベル(測定電圧)0.2Vrms/μm、0.05Vrms/μmの条件で静電容量を測定し、基準温度25℃における静電容量に対する+85℃での静電容量の変化率(単位は%)を算出し、入力信号レベルが0.2Vrms/μmのとき静電容量変化率が−15%〜+15%の範囲を満足するか否か、及び入力信号レベルが0.05Vrms/μmのとき静電容量変化率が+15%以上を満足するか否かを調べた。結果を表2および表4に示す。   The rate of change in capacitance (ΔC) was 1 kHz at a frequency of 1 kHz and an input signal level (measurement voltage) of 0.2 Vrms at −55 ° C. and 85 ° C. with a digital LCR meter (YHP 4284A). / Μm, 0.05Vrms / μm, the capacitance is measured, the change rate of the capacitance at + 85 ° C with respect to the capacitance at the reference temperature of 25 ° C (unit:%) is calculated, and the input signal level is Whether the capacitance change rate satisfies the range of −15% to + 15% when 0.2 Vrms / μm, and the capacitance change rate is + 15% or more when the input signal level is 0.05 Vrms / μm. It was investigated whether it satisfied. The results are shown in Table 2 and Table 4.

高温負荷寿命(HALT)は、積層セラミックコンデンサ試料に対し、180℃にて、25V/μmの電界下で直流電圧の印加状態に保持し、寿命時間を測定することにより評価した。本実施例においては、印加開始から絶縁抵抗が一桁落ちるまでの時間を寿命と定義した。また、この高温負荷寿命は、10個の積層セラミックコンデンサ試料について行った。本実施例では、10時間以上を良好である目安とした。結果を表2および表4に示す。   The high temperature load life (HALT) was evaluated by measuring the life time of the multilayer ceramic capacitor sample at 180 ° C. while maintaining a DC voltage applied in an electric field of 25 V / μm. In this example, the time from the start of application until the insulation resistance drops by an order of magnitude was defined as the lifetime. Further, this high temperature load life was carried out for 10 multilayer ceramic capacitor samples. In this example, 10 hours or longer was used as a standard. The results are shown in Table 2 and Table 4.

コア・シェル構造の有無については、積層セラミックコンデンサ試料の切断面を、透過型電子顕微鏡により観察し、10×10μmの範囲内に、誘電体粒子のコア・シェル構造が10個以上観察された場合に、コア・シェル構造有りと判断し、そうでない場合を、実質的に無いと判断した。   Regarding the presence / absence of the core / shell structure, the cut surface of the multilayer ceramic capacitor sample was observed with a transmission electron microscope, and 10 or more core / shell structures of dielectric particles were observed within a range of 10 × 10 μm. Therefore, it was judged that there was a core / shell structure, and if it was not, it was judged that there was substantially no structure.

評価1(試料番号1〜5)
表1および表2に示すように、コア・シェル構造が実質的に無い実施例に対応する試料番号1〜4では、コア・シェル構造有りの比較例に対応する試料番号6に比較して、比誘電率が高い点で優れていることが確認できた。試料番号3のコア・シェル構造を実質的に持たない誘電体粒子の断面写真を図4(A1)および(A2)に示し、試料番号5のコア・シェル構造を持つ誘電体粒子の断面写真を図4(B1)および(B2)に示す。なお、図4(A1)および(B1)は、透過型電子顕微鏡(TEM)像であり、図4(A2)および(B2)は、(A1)および(B2)についてのY元素のマッピング画像である。ここでいう、コア・シェル構造が実質的に無いとは、既に説明した通りである。
Evaluation 1 (Sample Nos. 1 to 5)
As shown in Table 1 and Table 2, in sample numbers 1 to 4 corresponding to the examples having substantially no core / shell structure, compared to sample number 6 corresponding to the comparative example having the core / shell structure, It was confirmed that the dielectric constant was excellent in terms of a high relative dielectric constant. 4 (A1) and 4 (A2) show cross-sectional photographs of the dielectric particles having the core / shell structure of Sample No. 3 and FIGS. 4 (A1) and (A2). Shown in FIG. 4 (B1) and (B2). 4 (A1) and (B1) are transmission electron microscope (TEM) images, and FIGS. 4 (A2) and (B2) are Y element mapping images for (A1) and (B2). is there. The fact that there is substantially no core-shell structure here is as described above.

試料番号3に係る積層セラミックコンデンサ試料における、温度に対する比誘電率εsの変化を図3示す。図3には、誘電体層の厚みを変えることにより印加電界強度を変化させた場合の、それぞれの比誘電率の温度依存性が示されている。誘電体層の厚みを薄くし、これによって誘電体層に印加される電界強度を高くすることにより、使用温度範囲(−55°C〜85°C)において、比誘電率を好ましくは4000以上、さらに好ましくは5000以上、特に好ましくは6000以上に略一定に保持できることが確認される。また、X5R特性も確保できることが確認される。   FIG. 3 shows the change in relative dielectric constant εs with respect to temperature in the multilayer ceramic capacitor sample according to sample number 3. FIG. 3 shows the temperature dependence of each relative dielectric constant when the applied electric field strength is changed by changing the thickness of the dielectric layer. By reducing the thickness of the dielectric layer and thereby increasing the electric field strength applied to the dielectric layer, the relative dielectric constant is preferably 4000 or more in the operating temperature range (−55 ° C. to 85 ° C.). More preferably, it is confirmed that it can be kept substantially constant at 5000 or more, particularly preferably at 6000 or more. It is also confirmed that X5R characteristics can be secured.

また、試料番号5では、主成分におけるカルシウムの含有量が多すぎることから、静電容量変化率の点で、実施例に劣ることが確認された。   Moreover, in sample number 5, since there was too much calcium content in a main component, it was confirmed that it is inferior to an Example in the point of an electrostatic capacitance change rate.

評価2(試料番号6〜11)
表1および表2に示すように、試料番号6〜11を比較することで、主成分中のyは、0.01〜0.08が好ましいことが確認できた。なお、yが0.1以上になると、キュリー温度が85°C以下になり、静電容量の温度特性を満たさなくなる。
Evaluation 2 (Sample Nos. 6 to 11)
As shown in Table 1 and Table 2, by comparing sample numbers 6 to 11, it was confirmed that y in the main component was preferably 0.01 to 0.08. When y is 0.1 or more, the Curie temperature is 85 ° C. or less, and the temperature characteristics of the capacitance are not satisfied.

評価3(試料番号12〜15)
表1および表2に示すように、試料番号12〜15を比較することで、主成分中のm/nは、0.950〜1.050が好ましいことが確認できた。m/nが0.95未満だと高温負荷寿命が短くなり、m/nが1.05を超えると焼結性が低下し、比誘電率が低くなる。なお、表中の「*」は比較例であることを示す。
Evaluation 3 (Sample Nos. 12 to 15)
As shown in Tables 1 and 2, by comparing sample numbers 12 to 15, it was confirmed that m / n in the main component was preferably 0.950 to 1.050. When m / n is less than 0.95, the high temperature load life is shortened, and when m / n exceeds 1.05, the sinterability is lowered and the relative dielectric constant is lowered. Note that “*” in the table indicates a comparative example.

評価4(試料番号16〜19)
表1および表2に示すように、試料番号16〜19を比較することで、第一の副成分としてのMg酸化物は、主成分100モルに対して、0.05〜0.5モルが好ましいことが確認できた。
Evaluation 4 (Sample Nos. 16 to 19)
As shown in Table 1 and Table 2, by comparing sample numbers 16 to 19, Mg oxide as the first subcomponent is 0.05 to 0.5 mol with respect to 100 mol of the main component. It was confirmed that it was preferable.

評価5(試料番号20〜23)
表3および表4に示すように、第二の副成分としてのイットリウム酸化物は、主成分100モルに対して、0.05〜4モルで、試料番号3と同様な効果が得られることが確認できた。Yの量が4モルを超えると焼結性が低下し、比誘電率が低くなる。なお、表中の「*」は比較例であることを示す。
Evaluation 5 (Sample Nos. 20 to 23)
As shown in Tables 3 and 4, yttrium oxide as the second subcomponent is 0.05 to 4 mol with respect to 100 mol of the main component, and the same effect as Sample No. 3 can be obtained. It could be confirmed. When the amount of Y exceeds 4 mol, the sinterability is lowered and the relative dielectric constant is lowered. Note that “*” in the table indicates a comparative example.

評価6(試料番号24〜33)
表3および表4に示すように、第二の副成分としてのイットリウム酸化物をLa,Ce,Pr,Nd,Sm,Gd,Tb,Dy,Ho,Ybの酸化物に変えても、試料番号3と同様な効果を奏することが確認できた。
Evaluation 6 (Sample Nos. 24-33)
As shown in Tables 3 and 4, even if the yttrium oxide as the second subcomponent is changed to an oxide of La, Ce, Pr, Nd, Sm, Gd, Tb, Dy, Ho, Yb, the sample number It was confirmed that the same effect as 3 was obtained.

評価7(試料番号34〜37)
表3および表4に示すように、試料番号34〜37を比較することで、第三の副成分としてのMn酸化物は、主成分100モルに対して、0.05〜2モルが好ましいことが確認できた。Mnの量が0.05モル%未満だと絶縁抵抗が低下するとともに、高温負荷寿命が短くなる。また、試料番号38に示すように、Mnに変えて、Crを用いた場合でも、同様な効果を奏することが確認できた。
Evaluation 7 (sample numbers 34 to 37)
As shown in Table 3 and Table 4, by comparing sample numbers 34 to 37, the Mn oxide as the third subcomponent is preferably 0.05 to 2 mol with respect to 100 mol of the main component. Was confirmed. When the amount of Mn is less than 0.05 mol%, the insulation resistance is lowered and the high temperature load life is shortened. Further, as shown in Sample No. 38, it was confirmed that the same effect was obtained even when Cr was used instead of Mn.

評価8(試料番号39〜41)
表3および表4に示すように、第四の副成分としてのシリコン酸化物は、主成分100モルに対して、0.1〜5モルで、試料番号3と同様な効果を奏することが確認できた。
Evaluation 8 (Sample Nos. 39 to 41)
As shown in Table 3 and Table 4, it was confirmed that the silicon oxide as the fourth subcomponent has the same effect as Sample No. 3 at 0.1 to 5 mol with respect to 100 mol of the main component. did it.

評価9(試料番号42〜44)
表3および表4に示すように、第四の副成分としてのシリコン酸化物を表3に示す複合酸化物に変えても、試料番号3と同様な効果を奏することが確認できた。
評価10(試料番号45〜46)
Evaluation 9 (Sample Nos. 42 to 44)
As shown in Table 3 and Table 4, it was confirmed that the same effect as Sample No. 3 was obtained even when the silicon oxide as the fourth subcomponent was changed to the composite oxide shown in Table 3.
Evaluation 10 (Sample Nos. 45-46)

表3および表4に示すように、第五の副成分としてのバナジウム酸化物は、主成分100モルに対して、0〜0.2モルで、試料番号3と同様な効果を奏することが確認できた。
評価11(試料番号47〜50)
As shown in Table 3 and Table 4, it was confirmed that the vanadium oxide as the fifth subcomponent had the same effect as Sample No. 3 at 0 to 0.2 mol with respect to 100 mol of the main component. did it.
Evaluation 11 (Sample Nos. 47 to 50)

表3および表4に示すように、第5副成分としてのバナジウム酸化物をMo,W,Ta,Nbの酸化物に変えても、試料番号3と同様な効果を奏することが確認できた。   As shown in Tables 3 and 4, it was confirmed that the same effect as Sample No. 3 was obtained even when the vanadium oxide as the fifth subcomponent was changed to an oxide of Mo, W, Ta, and Nb.

本発明により、薄層化しても、信頼性の高い積層セラミックコンデンサを供給できるため、PC、小型携帯機器などに用いられる電子部品素子を小型化することができる。   According to the present invention, a highly reliable monolithic ceramic capacitor can be supplied even if the layer is thinned, so that an electronic component element used in a PC, a small portable device, or the like can be downsized.

1… 積層セラミックコンデンサ
10… コンデンサ素子本体
2… 誘電体層
2a・・・ 誘電体粒子
3… 内部電極層
4… 外部電極
DESCRIPTION OF SYMBOLS 1 ... Multilayer ceramic capacitor 10 ... Capacitor element body 2 ... Dielectric layer 2a ... Dielectric particle 3 ... Internal electrode layer 4 ... External electrode

Claims (7)

誘電体層と内部電極層とが交互に積層してある積層セラミックコンデンサにおいて、
前記内部電極層に挟まれた誘電体層に印加される交流電界強度が0.05Vrms/μm以下のとき、前記積層セラミックコンデンサの室温(25℃)に対する85℃での静電容量変化率ΔCが15%以上であり、かつ、前記交流電界強度が0.2Vrms/μm以上のとき、前記静電容量変化率ΔCが−15%〜+15%の範囲となる誘電体磁器組成物を用いたことを特徴とする積層セラミックコンデンサ。
In a multilayer ceramic capacitor in which dielectric layers and internal electrode layers are alternately stacked,
When the AC electric field strength applied to the dielectric layer sandwiched between the internal electrode layers is 0.05 Vrms / μm or less, the capacitance change rate ΔC at 85 ° C. with respect to room temperature (25 ° C.) of the multilayer ceramic capacitor is A dielectric ceramic composition in which the capacitance change rate ΔC is in the range of −15% to + 15% when the AC electric field strength is 15 V or more and the AC electric field strength is 0.2 Vrms / μm or more is used. Characteristic multilayer ceramic capacitor.
前記誘電体層の厚みが1μm以下であり、かつ層間厚み方向の粒子数が1ないし2個となる箇所を有する請求項1に記載の積層セラミックコンデンサ。   The multilayer ceramic capacitor according to claim 1, wherein the dielectric layer has a portion where the thickness of the dielectric layer is 1 μm or less and the number of particles in the interlayer thickness direction is 1 to 2. 前記誘電体層の主成分は、BaTiO系ペロブスカイト化合物をABO3と表したとき、AはBa、Sr、Caから選ばれる少なくとも1種であり、BはTi、Zr、Hf、Snから選ばれる少なくとも1種である請求項1〜2のいずれかに記載の積層セラミックコンデンサ。 When the BaTiO 3 perovskite compound is expressed as ABO 3 , A is at least one selected from Ba, Sr, and Ca, and B is at least selected from Ti, Zr, Hf, and Sn. The multilayer ceramic capacitor according to claim 1, wherein the multilayer ceramic capacitor is one type. 前記誘電体層の主成分は、一般式、(Ba1−xCa(Ti1−yZrで表される誘電体磁器組成物であり、
前記一般式で、0≦x≦0.06、0.01≦y≦0.08、かつ0.950≦m/n≦1.050である請求項1〜3のいずれかに記載の積層セラミックコンデンサ。
The main component of the dielectric layer is a dielectric ceramic composition represented by the general formula: (Ba 1-x Ca x ) m (Ti 1-y Zr y ) n O 3
The multilayer ceramic according to claim 1, wherein 0 ≦ x ≦ 0.06, 0.01 ≦ y ≦ 0.08, and 0.950 ≦ m / n ≦ 1.050 in the general formula. Capacitor.
前記誘電体層は、前記主成分に対し第一の副成分としてMgをMgO換算で0.05〜0.5mol%含む請求項1〜4のいずれかに記載の積層セラミックコンデンサ     The multilayer ceramic capacitor according to claim 1, wherein the dielectric layer includes 0.05 to 0.5 mol% of Mg as a first subcomponent with respect to the main component in terms of MgO. 前記誘電体層は、希土類元素からなる第二の副成分を含み、該第二の副成分は、Y、Dy、Ho、Yb、Tb、Gd、Er、Sm、Euから選ばれる少なくとも1種の希土類元素を前記主成分に対して各元素換算で0.05〜4.0mol%含む請求項に記載の積層セラミックコンデンサ   The dielectric layer includes a second subcomponent made of a rare earth element, and the second subcomponent is at least one selected from Y, Dy, Ho, Yb, Tb, Gd, Er, Sm, and Eu. The multilayer ceramic capacitor according to claim 1, comprising rare earth element in an amount of 0.05 to 4.0 mol% in terms of each element with respect to the main component. 前記誘電体層は、さらに第三の副成分としてMnあるいはCrを主成分に対して元素換算で0.05〜2.0mol%含む請求項1〜5のいずれかに記載の積層セラミックコンデンサ   The multilayer ceramic capacitor according to claim 1, wherein the dielectric layer further contains Mn or Cr as a third subcomponent in an element conversion of 0.05 to 2.0 mol% with respect to the main component.
JP2012080246A 2012-03-30 2012-03-30 Multilayer ceramic capacitor Pending JP2013211398A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012080246A JP2013211398A (en) 2012-03-30 2012-03-30 Multilayer ceramic capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012080246A JP2013211398A (en) 2012-03-30 2012-03-30 Multilayer ceramic capacitor

Publications (1)

Publication Number Publication Date
JP2013211398A true JP2013211398A (en) 2013-10-10

Family

ID=49528995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012080246A Pending JP2013211398A (en) 2012-03-30 2012-03-30 Multilayer ceramic capacitor

Country Status (1)

Country Link
JP (1) JP2013211398A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017028225A (en) * 2015-07-28 2017-02-02 太陽誘電株式会社 Multilayer ceramic capacitor
US10096425B2 (en) 2015-07-28 2018-10-09 Taiyo Yuden Co., Ltd. Multilayer ceramic capacitor having dielectric layers containing ceramic grains constituted by primarily BaTiO3 and additionally Mo, Mn, R, and V/W
CN114551100A (en) * 2020-11-25 2022-05-27 株式会社村田制作所 Multilayer ceramic capacitor
CN115116744A (en) * 2021-03-17 2022-09-27 株式会社村田制作所 Multilayer ceramic capacitor
US11961674B2 (en) 2018-03-06 2024-04-16 Taiyo Yuden Co., Ltd. Multilayer ceramic capacitor and ceramic material powder

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005119912A (en) * 2003-10-17 2005-05-12 Tdk Corp Dielectric porcelain composition, and electronic component
JP2006282483A (en) * 2005-04-04 2006-10-19 Tdk Corp Electronic component, dielectric ceramic composition, and method for producing the same
JP2007063040A (en) * 2005-08-29 2007-03-15 Tdk Corp Method for producing dielectric porcelain composition, and electronic component
JP2007331956A (en) * 2006-06-12 2007-12-27 Tdk Corp Electronic component, dielectric ceramic composition and method for producing the same
JP2008030973A (en) * 2006-07-26 2008-02-14 Tdk Corp Dielectric ceramic composition and electronic component
JP2008207972A (en) * 2007-02-23 2008-09-11 Tdk Corp Dielectric ceramic composition and electronic component
JP2012138502A (en) * 2010-12-27 2012-07-19 Tdk Corp Multilayer ceramic capacitor

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005119912A (en) * 2003-10-17 2005-05-12 Tdk Corp Dielectric porcelain composition, and electronic component
JP2006282483A (en) * 2005-04-04 2006-10-19 Tdk Corp Electronic component, dielectric ceramic composition, and method for producing the same
JP2007063040A (en) * 2005-08-29 2007-03-15 Tdk Corp Method for producing dielectric porcelain composition, and electronic component
JP2007331956A (en) * 2006-06-12 2007-12-27 Tdk Corp Electronic component, dielectric ceramic composition and method for producing the same
JP2008030973A (en) * 2006-07-26 2008-02-14 Tdk Corp Dielectric ceramic composition and electronic component
JP2008207972A (en) * 2007-02-23 2008-09-11 Tdk Corp Dielectric ceramic composition and electronic component
JP2012138502A (en) * 2010-12-27 2012-07-19 Tdk Corp Multilayer ceramic capacitor

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017028225A (en) * 2015-07-28 2017-02-02 太陽誘電株式会社 Multilayer ceramic capacitor
CN106409504A (en) * 2015-07-28 2017-02-15 太阳诱电株式会社 Multilayer ceramic capacitor
US10096425B2 (en) 2015-07-28 2018-10-09 Taiyo Yuden Co., Ltd. Multilayer ceramic capacitor having dielectric layers containing ceramic grains constituted by primarily BaTiO3 and additionally Mo, Mn, R, and V/W
US11961674B2 (en) 2018-03-06 2024-04-16 Taiyo Yuden Co., Ltd. Multilayer ceramic capacitor and ceramic material powder
CN114551100A (en) * 2020-11-25 2022-05-27 株式会社村田制作所 Multilayer ceramic capacitor
CN114551100B (en) * 2020-11-25 2024-02-27 株式会社村田制作所 Laminated ceramic capacitor
CN115116744A (en) * 2021-03-17 2022-09-27 株式会社村田制作所 Multilayer ceramic capacitor
CN115116744B (en) * 2021-03-17 2024-03-29 株式会社村田制作所 Laminated ceramic capacitor

Similar Documents

Publication Publication Date Title
CN110783102B (en) Laminated ceramic electronic component
JP4821357B2 (en) Electronic component, dielectric ceramic composition and method for producing the same
JP5217405B2 (en) Dielectric porcelain composition and electronic component
JP6763175B2 (en) Dielectric Porcelain Compositions and Multilayer Ceramic Capacitors
JP4967965B2 (en) Dielectric porcelain composition and electronic component
JP5035016B2 (en) Dielectric porcelain composition and electronic component
JP5093311B2 (en) Multilayer ceramic electronic components
JP5685931B2 (en) Multilayer ceramic capacitor
JP5446880B2 (en) Dielectric porcelain composition and electronic component
JP2010037112A (en) Dielectric ceramic composition and electronic component
JP2009242213A (en) Dielectric ceramic composition and electronic component
JP2012072037A (en) Dielectric ceramic composition, method for producing the same and ceramic electronic part
JP6089770B2 (en) Dielectric porcelain composition and electronic component
JP2008280231A (en) Dielectric porcelain composition and electronic parts
JP6696267B2 (en) Dielectric ceramic composition and multilayer ceramic capacitor
JP2008162830A (en) Dielectric ceramic composition, and electronic component
JP2013211398A (en) Multilayer ceramic capacitor
JP4863007B2 (en) Dielectric porcelain composition and electronic component
JP4556924B2 (en) Dielectric porcelain composition and electronic component
JP2007258476A (en) Laminated electronic component and manufacturing method thereof
JP5488118B2 (en) Dielectric porcelain composition and electronic component
JP2007258477A (en) Laminated electronic component and manufacturing method thereof
JP2008174434A (en) Dielectric porcelain composition and electronic component
JP5167591B2 (en) Electronic component, dielectric ceramic composition and method for producing the same
JP2005263508A (en) Dielectric ceramic composition, laminated porcelain capacitor, and method for producing the capacitor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141007

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150804

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160106