JP2007258415A - Semiconductor light emitting element and its manufacturing method - Google Patents

Semiconductor light emitting element and its manufacturing method Download PDF

Info

Publication number
JP2007258415A
JP2007258415A JP2006080297A JP2006080297A JP2007258415A JP 2007258415 A JP2007258415 A JP 2007258415A JP 2006080297 A JP2006080297 A JP 2006080297A JP 2006080297 A JP2006080297 A JP 2006080297A JP 2007258415 A JP2007258415 A JP 2007258415A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor light
light emitting
substrate
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006080297A
Other languages
Japanese (ja)
Inventor
Atsunori Hori
篤寛 堀
Hidenori Kamei
英徳 亀井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006080297A priority Critical patent/JP2007258415A/en
Publication of JP2007258415A publication Critical patent/JP2007258415A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor light emitting element having a high connection reliability. <P>SOLUTION: The semiconductor light emitting element 1 has such a structure that an n-electrode 3 is formed on the bottom face side of a substrate 2 formed of conductive n-type GaN; an n-layer 4, a light emission layer 5, and a p-layer 6 are formed in order on the top face side of the substrate 2; and a p-electrode 7 is formed on the p-layer 6. The n-electrode 3 is formed in a rectangular concave portion 2a formed in the substrate 2. The depth of the concave portion 2a formed in the substrate 2 is larger than the height of the n-electrode 3. Therefore, when die-bonded on a mounting face 10, the semiconductor light emitting element 1 is never inclined overall since the peripheral face of the concave portion 2a of the substrate 2 can be brought into contact with the mounting face 10 by face to face. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、導電性基板の一方の面側にn電極を設け、他方の面側に半導体層を積層した上にp電極が設けられた半導体発光素子およびその製造方法に関するものである。   The present invention relates to a semiconductor light emitting device in which an n electrode is provided on one surface side of a conductive substrate and a semiconductor layer is laminated on the other surface side, and a p electrode is provided, and a method for manufacturing the same.

例えば、n型GaN基板のような導電性基板の一面側にn電極を設けると共に、他面側に半導体層を積層し、その積層した半導体層にp電極を設けた半導体発光素子として、特許文献1に記載のものがある。   For example, as a semiconductor light emitting device in which an n electrode is provided on one side of a conductive substrate such as an n-type GaN substrate, a semiconductor layer is stacked on the other side, and a p electrode is provided on the stacked semiconductor layer, Patent Documents 1 is described.

この特許文献1に記載の半導体発光素子を発光させるときには、n電極を配線パターンやリードフレームに銀ペーストなどの導電性接着剤を介在させてダイボンドで導通を取り、p電極をワイヤボンディングで導通を取って接続して、電圧を印加することで発光させる。
特開平11−340571号公報
When the semiconductor light emitting device described in Patent Document 1 emits light, the n electrode is electrically connected by die bonding with a conductive adhesive such as silver paste interposed between the wiring pattern and the lead frame, and the p electrode is electrically connected by wire bonding. It connects and connects, and it makes it light-emit by applying a voltage.
JP-A-11-340571

しかし、この半導体発光素子をダイボンドすることでn電極の導通を取るようにすると、導電性基板に設けられたn電極の出っ張りが支点となって、シーソーのように半導体発光素子全体が傾き、不安定な接触状態でリードフレームや配線パターンなどと接続固定されてしまうおそれがある。従って、n電極とリードフレームや配線パターンとの密着度が低下した状態で接続されるので、少しの衝撃で銀ペーストから剥離してしまうおそれがある。そうなると発光しなくなったり、動作電圧が上昇したりして動作不良や特性不良が発生するおそれがある。   However, when the n-electrode is made conductive by die-bonding the semiconductor light-emitting device, the protrusion of the n-electrode provided on the conductive substrate serves as a fulcrum, and the entire semiconductor light-emitting device is tilted and is not supported like a seesaw. There is a risk that the lead frame or the wiring pattern is connected and fixed in a stable contact state. Therefore, since the connection is made in a state where the adhesion between the n electrode and the lead frame or the wiring pattern is lowered, there is a possibility that the n electrode peels off from the silver paste with a slight impact. In such a case, there is a possibility that the light is not emitted or the operating voltage rises to cause an operation failure or a characteristic failure.

また、n電極を上方へ向けてp電極を配線パターンやリードフレームと接続する場合では、n電極が形成された面をコレット等の治具で吸着して素子を取り上げる際に、n電極が治具に接触してn電極の表面にキズが入るおそれがある。n電極にキズが入ると信頼性に影響してしまう。   Further, when the p electrode is connected to a wiring pattern or a lead frame with the n electrode facing upward, the n electrode is cured when picking up the element by adsorbing the surface on which the n electrode is formed with a jig such as a collet. There is a risk of scratching the surface of the n electrode in contact with the tool. If the n electrode is scratched, the reliability is affected.

そこで本発明は、接続信頼性が高く、外観歩留まりの高い半導体発光素子およびその製造方法を提供することを目的とする。   Therefore, an object of the present invention is to provide a semiconductor light emitting device having high connection reliability and a high appearance yield, and a method for manufacturing the same.

本発明の半導体発光素子は、導電性基板の一面側にn電極を設け、前記導電性基板の他面側に半導体層を積層した上にp電極が設けられた半導体発光素子において、前記n電極は、前記導電性基板に設けられた凹部に設けられていることを特徴とする。   The semiconductor light-emitting device of the present invention is a semiconductor light-emitting device in which an n-electrode is provided on one surface side of a conductive substrate and a semiconductor layer is stacked on the other surface side of the conductive substrate. Is provided in a recess provided in the conductive substrate.

本発明の半導体発光素子は、導電性基板の凹部にn電極が形成されているため、n電極形成面を接してダイボンドする際には、安定した状態でダイボンドすることができるので、接続信頼性の高い半導体発光素子とすることができる。   In the semiconductor light emitting device of the present invention, since the n-electrode is formed in the concave portion of the conductive substrate, the die-bonding can be performed in a stable state when the n-electrode forming surface is in contact with the n-electrode formation surface. The semiconductor light emitting device can be made high.

また、n電極を上方へ向けてp電極をリードフレームまたは配線パターンなどに配置する場合でも、導電性基板の凹部にn電極が形成されているとn電極表面を吸着面より低くすることができるので、コレット等の治具で吸着しても、n電極にキズが付くことを防止することができる。従って、高い信頼性を維持することができる。   Further, even when the p electrode is disposed on the lead frame or the wiring pattern with the n electrode facing upward, the n electrode surface can be made lower than the adsorption surface if the n electrode is formed in the concave portion of the conductive substrate. Therefore, even if it adsorb | sucks with jigs, such as a collet, it can prevent that an n electrode is damaged. Therefore, high reliability can be maintained.

本願の第1の発明は、導電性基板の一方の面側にn電極を設け、他方の面側に半導体層を積層した上にp電極が設けられた半導体発光素子において、n電極は、導電性基板に設けられた凹部に設けられていることを特徴としたものである。   A first invention of the present application is a semiconductor light emitting device in which an n electrode is provided on one surface side of a conductive substrate and a semiconductor layer is stacked on the other surface side, and a p electrode is provided. It is provided in the recessed part provided in the conductive substrate.

導電性基板に設けられたn電極は、導電性基板の凹部に設けることで、導電性基板に凹部が形成されていない状態でn電極が設けられた半導体発光素子と比較して、n電極の出っ張りを少ないものとすることができる。従って、導電性基板に設けられたn電極をリードフレームまたは配線パターンにダイボンドにより接続したときに、n電極がシーソーの支点となって半導体発光素子全体が大きく傾いた状態とならない。従って、安定した状態でダイボンドすることができる。また、p電極をリードフレームなどに接続する場合、n電極が治具などでキズが付かず外観上きれいな状態を保つことができる。   The n-electrode provided on the conductive substrate is provided in the concave portion of the conductive substrate, so that the n-electrode of the n-electrode is provided in comparison with the semiconductor light emitting device in which the n-electrode is provided in the state where the concave portion is not formed in the conductive substrate. The bulge can be reduced. Therefore, when the n-electrode provided on the conductive substrate is connected to the lead frame or the wiring pattern by die bonding, the n-electrode serves as a fulcrum of the seesaw so that the entire semiconductor light-emitting element is not greatly inclined. Therefore, die bonding can be performed in a stable state. Further, when the p-electrode is connected to a lead frame or the like, the n-electrode is not scratched by a jig or the like, and the appearance can be kept clean.

本願の第2の発明は、導電性基板に設けられた凹部は、n電極の高さよりも深く形成されていることを特徴としたものである。   The second invention of the present application is characterized in that the recess provided in the conductive substrate is formed deeper than the height of the n-electrode.

導電性基板に設けられた凹部の深さが、n電極の高さよりも深く形成されていれば、凹部の開口からn電極が突出することがないので、ダイボンドにより導電性基板に設けられたn電極をリードフレームまたは配線パターンに接続したときに、n電極がシーソーの支点となることがない。従って、半導体発光素子全体がいずれかに傾いた状態となることが防止できるので、更に安定した状態でダイボンドすることができる。また、基板に設けられた凹部の周囲面で、リードフレームや配線パターンに接触することになるので、伝熱効果の向上も期待できる。また、治具が直接n電極に触れることがないので、電極表面にキズがつかない。   If the depth of the recess provided in the conductive substrate is deeper than the height of the n electrode, the n electrode does not protrude from the opening of the recess, so that the n provided in the conductive substrate by die bonding When the electrode is connected to the lead frame or the wiring pattern, the n electrode does not become a fulcrum of the seesaw. Therefore, since it is possible to prevent the entire semiconductor light emitting element from being inclined in any direction, die bonding can be performed in a more stable state. Moreover, since the lead frame and the wiring pattern are brought into contact with the peripheral surface of the recess provided in the substrate, an improvement in the heat transfer effect can be expected. Further, since the jig does not directly touch the n electrode, the electrode surface is not scratched.

本願の第3の発明はまた、凹部の内壁面には、階段部が設けられていることを特徴としたものである。   The third invention of the present application is characterized in that a stepped portion is provided on the inner wall surface of the recess.

基板内部を通過し基板表面に到達した光の入射角が臨界角に満たないときには、基板表面で全反射し外部への光取り出し効率が下がってしまう。しかし、基板の凹部の内壁面に階段部を設けることで、基板内部からの光が基板表面に到達したときの入射角が臨界角以上となる度合いが増加するので、基板表面で全反射して外部への光取り出し効率が下がることを低減させることができる。また、凹部の内壁面に階段部を設けているので、凹部周囲の基板表面高さに影響を与えない。従って、接続信頼性を向上させつつ、輝度の向上を図ることができる。   When the incident angle of the light passing through the substrate and reaching the substrate surface is less than the critical angle, the light is totally reflected on the substrate surface and the light extraction efficiency to the outside is lowered. However, by providing a stepped portion on the inner wall surface of the concave portion of the substrate, the incident angle when the light from the inside of the substrate reaches the substrate surface increases so that the incident angle becomes greater than the critical angle. Decreasing the light extraction efficiency to the outside can be reduced. In addition, since the step portion is provided on the inner wall surface of the recess, the substrate surface height around the recess is not affected. Therefore, it is possible to improve the luminance while improving the connection reliability.

本願の第4の発明は、凹部の内壁面は、外側に向かって徐々に開口面積が増加する湾曲面状に形成されていることを特徴としたものである。   The fourth invention of the present application is characterized in that the inner wall surface of the recess is formed in a curved surface shape whose opening area gradually increases toward the outside.

基板内部を通過し基板表面に到達した光の入射角が臨界角に満たないときには、基板表面で全反射し外部への光取り出し効率が下がってしまう。しかし、基板の凹部の内壁面を、外側に向かって開口面積が徐々に増加する湾曲面状に形成することで、基板内部からの光が基板表面に到達したときの入射角が臨界角以上となる度合いが増加するので、基板表面で全反射して外部への光取り出し効率が下がることを低減させることができる。また、凹部の内壁面を湾曲面状としているので、凹部周囲の基板表面の高さに影響を与えない。従って、接続信頼性を向上させつつ、輝度の向上を図ることができる。   When the incident angle of the light passing through the substrate and reaching the substrate surface is less than the critical angle, the light is totally reflected on the substrate surface and the light extraction efficiency to the outside is lowered. However, by forming the inner wall surface of the concave portion of the substrate into a curved surface shape whose opening area gradually increases toward the outside, the incident angle when the light from the inside of the substrate reaches the substrate surface is greater than the critical angle. Therefore, it is possible to reduce a decrease in light extraction efficiency due to total reflection on the substrate surface. In addition, since the inner wall surface of the recess is curved, it does not affect the height of the substrate surface around the recess. Therefore, it is possible to improve the luminance while improving the connection reliability.

本願の第5の発明は、導電性基板は、n型GaN基板で形成され、n電極の導電性基板側となるコンタクト電極は、Al,Ti,In,Cr,Zr,W,Snのいずれか一つ、またはこれらの金属を1種類以上含む合金、または導電性膜で形成されていることを特徴としたものである。   In the fifth invention of the present application, the conductive substrate is formed of an n-type GaN substrate, and the contact electrode on the conductive substrate side of the n electrode is any one of Al, Ti, In, Cr, Zr, W, and Sn. It is characterized by being formed of one or an alloy containing one or more of these metals, or a conductive film.

導電性基板がn型GaN基板であるときに、n電極の導電性基板側となるコンタクト電極は、Al,Ti,In,Cr,Zr,W,Snのいずれか一つ、またはこれらの金属を1種類以上含む合金、または導電性膜で形成されていれば、基板とのコンタクト性の向上を図ることができる。   When the conductive substrate is an n-type GaN substrate, the contact electrode on the conductive substrate side of the n electrode is any one of Al, Ti, In, Cr, Zr, W, and Sn, or these metals. If it is formed of an alloy including one or more kinds or a conductive film, contact with the substrate can be improved.

本願の第6の発明は、n電極は、コンタクト電極と、中間電極と、ボンディング電極とを備え、コンタクト電極をAlとし、ボンディング電極をAuとしたときに、中間電極はCr,Pt,Ti,W,Mo,Pd,Ni,Nb,Rhのいずれか一つ、またはこれらの金属を1種類以上含む合金、または導電性膜で形成されていることを特徴としたものである。   In a sixth invention of the present application, the n electrode includes a contact electrode, an intermediate electrode, and a bonding electrode. When the contact electrode is Al and the bonding electrode is Au, the intermediate electrode is Cr, Pt, Ti, It is characterized by being formed of any one of W, Mo, Pd, Ni, Nb, Rh, an alloy containing one or more of these metals, or a conductive film.

コンタクト電極をAlとした場合に、このコンタクト電極にボンディング電極をAuで設けようとすると、その際にコンタクト電極であるAlが溶融し、ボンディング電極のAuと混じり合ってしまうおそれがある。従って、バリアメタルとしてCr,Pt,Ti,W,Mo,Pd,Ni,Nb,Rhのいずれか一つまたは、これらの金属を1種類以上含む合金または導電性膜を、コンタクト電極とボンディング用の電極層との間の中間電極として採用することで、コンタクト電極のAlと混じり合うことなくボンディング電極を積層させることができる。   When the contact electrode is made of Al, if it is attempted to provide the bonding electrode with Au, the contact electrode, Al, may be melted and mixed with Au of the bonding electrode. Accordingly, any one of Cr, Pt, Ti, W, Mo, Pd, Ni, Nb, and Rh as a barrier metal, or an alloy or conductive film containing one or more of these metals is used for bonding with the contact electrode. By adopting it as an intermediate electrode between the electrode layers, the bonding electrode can be laminated without being mixed with Al of the contact electrode.

本願の第7の発明は、n電極は、略円形状に形成されていれば直径65μm以上、またはそれに相当する面積を有する電極を1以上成膜したものであることを特徴としたものである。   The seventh invention of the present application is characterized in that, if the n-electrode is formed in a substantially circular shape, one or more electrodes having a diameter of 65 μm or more, or an area corresponding thereto are formed. .

n電極が略円形状に形成されていれば直径65μm以上とすることで、n電極は半導体層とオーミックコンタクトを得ることができる。n電極は、直径65μm以上の略円形状で形成されたときと同じ面積であれば、略矩形状や異形状としてもよい。   If the n electrode is formed in a substantially circular shape, the n electrode can obtain an ohmic contact with the semiconductor layer by setting the diameter to 65 μm or more. The n-electrode may have a substantially rectangular shape or a different shape as long as it has the same area as that of the substantially circular shape having a diameter of 65 μm or more.

本願の第8の発明は、導電性基板の一方の面側にn電極を設け、他方の面側に半導体層を積層した上にp電極が設けられた半導体発光素子の製造方法において、導電性基板に半導体層を積層した後に、導電性基板に保護膜を成膜し、保護膜を選択的にRIE処理して、導電性基板に凹部を設け、保護膜を除去すると共に、凹部にn電極を形成することを特徴としたものである。   According to an eighth aspect of the present invention, there is provided a method for manufacturing a semiconductor light emitting device, wherein an n electrode is provided on one surface side of a conductive substrate and a semiconductor layer is stacked on the other surface side, and a p electrode is provided. After laminating the semiconductor layer on the substrate, a protective film is formed on the conductive substrate, the protective film is selectively subjected to RIE treatment, a recess is formed in the conductive substrate, the protective film is removed, and an n electrode is formed in the recess It is characterized by forming.

凹部をRIE処理で形成することで、凹部の周壁面や内底面を凹凸に形成することができるので、より光取り出し効率を向上させることができる。   By forming the concave portion by the RIE process, the peripheral wall surface and the inner bottom surface of the concave portion can be formed in the concave and convex portions, so that the light extraction efficiency can be further improved.

本願の第9の発明は、保護膜の成膜温度を、250℃以下としたことを特徴としたものである。   The ninth invention of the present application is characterized in that the deposition temperature of the protective film is 250 ° C. or lower.

熱CVDなどのように高温(約450℃)で凹部を形成する際の保護膜を成膜すると、Vf(順方向電圧)上昇の要因となってしまう。従って、保護膜の成膜温度を、保護膜が成膜可能な温度範囲において、上限を250℃以下とすることで、Vfを抑制した半導体発光素子とすることができる。   If a protective film is formed when the recess is formed at a high temperature (about 450 ° C.) such as thermal CVD, it causes a rise in Vf (forward voltage). Therefore, by setting the upper limit of the deposition temperature of the protective film to 250 ° C. or less in the temperature range in which the protective film can be deposited, a semiconductor light emitting element with suppressed Vf can be obtained.

本願の第10の発明は、保護膜を選択的にRIE処理する前に、半導体層側にレジスト膜を形成することを特徴としたものである。   The tenth invention of the present application is characterized in that a resist film is formed on the semiconductor layer side before the protective film is selectively subjected to RIE treatment.

RIEでエッチングするときに、半導体層側にレジスト膜を成膜することで、エッチングによる半導体層への影響を防止することができる。特に半導体層に不純物が付着することを防止するために保護膜を設けると、導電性基板に設けた保護膜を選択的にエッチングする際に半導体層に設けた保護膜までエッチングされてしまう。従って、レジスト膜を設けることで、半導体層側に設けた保護膜をエッチャントから保護することができ、高い信頼性を保つことができる。   When the etching is performed by RIE, a resist film is formed on the semiconductor layer side, so that the influence of the etching on the semiconductor layer can be prevented. In particular, when a protective film is provided in order to prevent impurities from adhering to the semiconductor layer, the protective film provided in the semiconductor layer is etched when the protective film provided in the conductive substrate is selectively etched. Therefore, by providing the resist film, the protective film provided on the semiconductor layer side can be protected from the etchant, and high reliability can be maintained.

(実施の形態1)
本発明の実施の形態1に係る半導体発光素子を図1から図3に基づいて説明する。図1は、本発明の実施の形態1に係る半導体発光素子の断面図である。図2は、本発明の実施の形態1に係る半導体発光素子の底面図である。図3(A)から同図(C)は、n電極の大きさによる電流と電圧との関係を示すグラフである。
(Embodiment 1)
A semiconductor light emitting device according to a first embodiment of the present invention will be described with reference to FIGS. FIG. 1 is a cross-sectional view of a semiconductor light emitting element according to Embodiment 1 of the present invention. FIG. 2 is a bottom view of the semiconductor light emitting element according to the first embodiment of the present invention. FIGS. 3A to 3C are graphs showing the relationship between current and voltage depending on the size of the n electrode.

本発明の実施の形態1に係る半導体発光素子1は、フェースアップで搭載されるもので、導電性を有する基板2と、基板2の一方の面側となる底面に設けられたn電極3とを備えている。また基板2の他方の面側となる上面には、n層4、発光層5、p層6が順に積層されている。更にp層6には、p電極7が積層されている。   The semiconductor light emitting device 1 according to the first embodiment of the present invention is mounted face up, and has a conductive substrate 2 and an n electrode 3 provided on the bottom surface on one surface side of the substrate 2. It has. An n layer 4, a light emitting layer 5, and a p layer 6 are sequentially stacked on the upper surface which is the other surface side of the substrate 2. Further, a p-electrode 7 is laminated on the p-layer 6.

基板2は、n型GaNで形成されており、底面に矩形状の凹部2aが設けられている。
凹部2aは、n電極3の高さより深く形成されていることで、n電極3が凹部2aの開口から突出することを防止している。この凹部2aは、低温(150℃〜250℃)でSiO2マスクを形成し、RIE(reactive ion etching:反応性イオンエッチング)などにより形成することができるが、ウェットエッチングでも形成することが可能である。コンタクト電極にPtを用いた場合などは、SiO2マスクを高温(450℃)で成膜するとVfが0.1V以上上昇してしまう。
The substrate 2 is made of n-type GaN, and has a rectangular recess 2a on the bottom surface.
The recess 2a is formed deeper than the height of the n-electrode 3, thereby preventing the n-electrode 3 from protruding from the opening of the recess 2a. The recess 2a can be formed by forming a SiO 2 mask at a low temperature (150 ° C. to 250 ° C.) and performing RIE (reactive ion etching) or the like, but can also be formed by wet etching. is there. When Pt is used for the contact electrode, Vf rises by 0.1 V or more when the SiO 2 mask is formed at a high temperature (450 ° C.).

n電極3は、略円形状に形成され、三層構造を有しており、基板2側からnコンタクト電極3aと、中間電極3bと、nボンディング電極3cとを備えている。ここで、n電極3の大きさについて図3に基づいて詳細に説明する。図3(A)および同図(B)に示すように、略円形状に形成されたn電極3の直径が86μmや、80μmのときでは、n電極3と基板2とは、オーミックコンタクトが取れていることがわかる。しかし、図3(C)に示すように、n電極3の直径が65μmのときでは、オーミックコンタクトが得られない。従って、n電極3の直径が80μm以上とするのが望ましい。   The n-electrode 3 is formed in a substantially circular shape and has a three-layer structure, and includes an n-contact electrode 3a, an intermediate electrode 3b, and an n-bonding electrode 3c from the substrate 2 side. Here, the size of the n-electrode 3 will be described in detail with reference to FIG. As shown in FIGS. 3A and 3B, when the diameter of the substantially circular n electrode 3 is 86 μm or 80 μm, the n electrode 3 and the substrate 2 are in ohmic contact. You can see that However, as shown in FIG. 3C, an ohmic contact cannot be obtained when the diameter of the n-electrode 3 is 65 μm. Therefore, it is desirable that the diameter of the n-electrode 3 is 80 μm or more.

図1および図2に戻って、nコンタクト電極3aは、n型GaNで形成された基板2との良好なコンタクト性を確保するために、コンタクト電極材料としてAl,Ti,Cr,Zr,W,Snのいずれか一つ、またはこれらの金属を1種類以上含む合金、または導電性膜で形成されている。   Referring back to FIGS. 1 and 2, the n-contact electrode 3a has Al, Ti, Cr, Zr, W, and N as contact electrode materials in order to ensure good contact with the substrate 2 made of n-type GaN. It is formed of any one of Sn, an alloy containing one or more of these metals, or a conductive film.

中間電極3bは、nコンタクト電極3aがAlで形成されたときには、Cr,Pt,Ti,W,Mo,Pd,Ni,Nb,Rhのいずれか一つ、またはこれらの金属を1種類以上含む合金、導電性膜で形成した電極層とするのが望ましい、これは、nコンタクト電極3aをAlとした場合に、中間電極3bを設けずにnボンディング電極3cとしてAuで形成された電極層を形成しようとすると、その際にコンタクト電極であるAlが溶融し、nボンディング電極のAuと混じり合ってしまうおそれがある。従って、Cr,Pt,Ti,W,Mo,Pd,Ni,Nb,Rhのいずれか一つ、またはこれらの金属を1種類以上含む合金、導電性膜を中間電極3bとして採用することで、nボンディング電極3cとしてAuを積層する際にnコンタクト電極3aと混じり合うことなく積層させることができる。   When the n-contact electrode 3a is made of Al, the intermediate electrode 3b is one of Cr, Pt, Ti, W, Mo, Pd, Ni, Nb, Rh, or an alloy containing one or more of these metals. It is desirable to use an electrode layer formed of a conductive film. This is because when the n contact electrode 3a is made of Al, an electrode layer formed of Au is formed as the n bonding electrode 3c without providing the intermediate electrode 3b. Attempts to do so may cause Al as the contact electrode to melt and mix with Au as the n-bonding electrode. Therefore, by adopting any one of Cr, Pt, Ti, W, Mo, Pd, Ni, Nb, Rh, an alloy containing one or more of these metals, or a conductive film as the intermediate electrode 3b, n When Au is laminated as the bonding electrode 3c, it can be laminated without being mixed with the n-contact electrode 3a.

n層4は、基板2にGaNやAlGaN等を積層して形成される。n層4と基板2の間にGaNやInGaN等で形成したバッファ層を設けることも可能である。   The n layer 4 is formed by laminating GaN, AlGaN or the like on the substrate 2. It is also possible to provide a buffer layer made of GaN, InGaN or the like between the n layer 4 and the substrate 2.

発光層5は、n層4にInGaN等を積層して形成されている。また、p層6は、発光層5にAlGaNを積層して形成されている。   The light emitting layer 5 is formed by laminating InGaN or the like on the n layer 4. The p layer 6 is formed by laminating AlGaN on the light emitting layer 5.

p電極7は、二層構造を有しており、p層6側からpコンタクト電極7aと、pボンディング電極7bとを備えている。   The p-electrode 7 has a two-layer structure, and includes a p-contact electrode 7a and a p-bonding electrode 7b from the p-layer 6 side.

pコンタクト電極7aは、AlGaNで形成されたp層6との良好なコンタクト性を確保するために、コンタクト電極材料としてIn,Pt,Pd,Znのいずれか一つ、またはこれらの金属を1種類以上含む合金、導電性膜で形成されている。   The p contact electrode 7a is made of any one of In, Pt, Pd, Zn, or one of these metals as a contact electrode material in order to ensure good contact with the p layer 6 made of AlGaN. It is formed of an alloy or a conductive film including the above.

以上のように構成される本発明の実施の形態1に係る半導体発光素子の製造方法を図4から図6に基づいて説明する。図4(A)から同図(D)は、本発明の実施の形態1に係る半導体発光素子の製造方法において、ウエハ状態の基板にp電極の成膜より先にn電極から成膜する場合を説明する図である。図5(A)から同図(C)は、図4に引き続いて行われる半導体発光素子の製造方法を説明する図である。図6(A)および同図(B)は、図5に引き続いて行われる半導体発光素子の製造方法を説明する図である。なお、図4から図6においては、ウエハ状態の基板に、p電極の成膜より先にn電極から成膜する場合を説明する。   A method of manufacturing the semiconductor light emitting element according to the first embodiment of the present invention configured as described above will be described with reference to FIGS. FIGS. 4A to 4D show a case where the n-electrode is formed on the substrate in the wafer state before the p-electrode is formed in the method for manufacturing the semiconductor light emitting device according to the first embodiment of the present invention. FIG. FIG. 5A to FIG. 5C are diagrams for explaining a method for manufacturing a semiconductor light-emitting element performed subsequently to FIG. 6A and 6B are views for explaining a method for manufacturing a semiconductor light-emitting element performed subsequently to FIG. 4 to 6, a case will be described in which a film is formed from an n-electrode on a substrate in a wafer state before a p-electrode is formed.

まず、図4(A)に示すようにウエハ状態の基板100に、n層101,発光層102およびp層103を積層させる。そして、図4(B)に示すようにp層103側の全面に、SiO2で形成されたp層側保護膜104を成膜する。このp層側保護膜104は、膜厚が約1μmに成膜されたもので、不純物などがp層103に付着することを防止する。p層上にSiO2膜があれば不純物付着防止の役目を果たすことができるため、メサを形成する場合、p層側保護膜をパターン形成後マスクとして用いてもよい。 First, as shown in FIG. 4A, an n layer 101, a light emitting layer 102, and a p layer 103 are stacked on a substrate 100 in a wafer state. Then, as shown in FIG. 4B, a p-layer side protective film 104 made of SiO 2 is formed on the entire surface on the p-layer 103 side. The p-layer side protective film 104 is formed with a film thickness of about 1 μm, and prevents impurities and the like from adhering to the p-layer 103. If an SiO 2 film is present on the p layer, it can serve to prevent the adhesion of impurities. Therefore, when forming a mesa, the p layer side protective film may be used as a mask after pattern formation.

次に、図4(C)に示すように基板100側の全面にSiO2で形成された基板側保護膜105を成膜する。この基板側保護膜105は、膜厚が約1.5μmに成膜され、RIEを用いて凹部2a(図1参照)を形成する際の保護膜となる。 Next, as shown in FIG. 4C, a substrate-side protective film 105 made of SiO 2 is formed on the entire surface on the substrate 100 side. The substrate-side protective film 105 is formed to a thickness of about 1.5 μm, and serves as a protective film when forming the recess 2a (see FIG. 1) using RIE.

次に、図4(D)に示すように基板側保護膜105にレジストを用いてレジストパターン106を形成する。   Next, as shown in FIG. 4D, a resist pattern 106 is formed on the substrate-side protective film 105 using a resist.

図5(A)に示すように、p層側保護膜104上にエッチング防止用のレジスト膜107を成膜する。このレジスト膜107は、基板側保護膜105をエッチングする際に、p層側保護膜104も同時にエッチングされることを防止することができる。図5(B)に示すように、基板側保護膜105をエッチングし、更にレジストパターン106を除去する。図5(C)に示すようにRIE処理を行い基板100に凹部2aを形成し、p層側保護膜104上に再度レジスト膜108を成膜する。   As shown in FIG. 5A, a resist film 107 for preventing etching is formed on the p-layer side protective film 104. The resist film 107 can prevent the p-layer side protective film 104 from being etched at the same time when the substrate-side protective film 105 is etched. As shown in FIG. 5B, the substrate side protective film 105 is etched, and the resist pattern 106 is further removed. As shown in FIG. 5C, the RIE process is performed to form the recess 2 a in the substrate 100, and the resist film 108 is formed again on the p-layer side protective film 104.

そして、図6(A)に示すように基板側保護膜105を除去し、図6(B)に示すように凹部2aのそれぞれにn電極3を形成する。後の工程で、p層側保護膜104を除去し、p電極7を形成して、ダイシングして個片化することで半導体発光素子1とすることができる。   Then, the substrate-side protective film 105 is removed as shown in FIG. 6A, and the n-electrode 3 is formed in each of the recesses 2a as shown in FIG. 6B. In a later step, the p-layer side protective film 104 is removed, the p-electrode 7 is formed, and the semiconductor light-emitting device 1 can be obtained by dicing into individual pieces.

このようにして凹部2aを形成し、その凹部2aにn電極3を形成することができる。凹部2aを形成する際に、RIE処理を行うことで、凹部2aの周壁面および内底面の表面を粗くした凹凸面とすることができるので、発光層5から出射した光が、その表面で全反射する度合いを低減させることができ、光取り出し効率を向上させることができる。   In this way, the recess 2a can be formed, and the n-electrode 3 can be formed in the recess 2a. When the recess 2a is formed, an RIE treatment can be performed to make the surface of the peripheral wall surface and the inner bottom surface of the recess 2a rough, so that the light emitted from the light emitting layer 5 is totally reflected on the surface. The degree of reflection can be reduced, and the light extraction efficiency can be improved.

次に、本実施の形態1に係る半導体発光素子の製造方法において、ウエハ状態の基板に、n電極の成膜より先にp電極から成膜する場合を説明する。図7は、n電極の成膜より先にp電極から成膜する場合を説明する図である。なお図7においては、図4から図6までと同じ構成のものは同符号を付して説明を省略する。   Next, in the method for manufacturing the semiconductor light emitting device according to the first embodiment, a case where the film is formed on the substrate in the wafer state from the p electrode prior to the film formation of the n electrode will be described. FIG. 7 is a diagram for explaining the case where the film is formed from the p electrode prior to the film formation of the n electrode. In FIG. 7, the same components as those in FIGS. 4 to 6 are denoted by the same reference numerals and description thereof is omitted.

まず、図7(A)に示すようにウエハ状態の基板100に、n層101,発光層102およびp層103を積層させ、p層103上にそれぞれp電極7を成膜する。更に、p電極7を覆うようにp層側保護膜110を形成する。そして図7(B)に示すように、基板100側の全面にSiO2で形成された基板側保護膜105を成膜する。基板側保護膜105を成膜する温度は、250℃以下としている。基板側保護膜105を成膜する温度が250℃より高いときには、Vfが上昇する要因となる。従って、基板側保護膜105を成膜する温度は、250℃以下とすることで、Vfを抑制することができる。これ以降は、図4(D)からの工程と同じであるため説明は省略する。このように基板2に凹部2aを設けた半導体発光素子1は、n電極の成膜より先にp電極から成膜することもできる。 First, as shown in FIG. 7A, an n layer 101, a light emitting layer 102, and a p layer 103 are stacked on a substrate 100 in a wafer state, and a p electrode 7 is formed on each p layer 103. Further, a p-layer side protective film 110 is formed so as to cover the p-electrode 7. Then, as shown in FIG. 7B, a substrate-side protective film 105 made of SiO 2 is formed on the entire surface on the substrate 100 side. The temperature at which the substrate-side protective film 105 is formed is 250 ° C. or lower. When the temperature at which the substrate side protective film 105 is formed is higher than 250 ° C., it becomes a factor that Vf increases. Therefore, Vf can be suppressed by setting the temperature for forming the substrate-side protective film 105 to 250 ° C. or lower. Subsequent steps are the same as the steps from FIG. As described above, the semiconductor light emitting device 1 in which the recess 2a is provided in the substrate 2 can be formed from the p-electrode before the n-electrode is formed.

次に、本発明の実施の形態1に係る半導体発光素子の使用状態を図8に基づいて説明する。図8は、本発明の実施の形態1に係る半導体発光素子の使用状態を説明する図である。   Next, the usage state of the semiconductor light emitting element according to the first embodiment of the present invention will be described with reference to FIG. FIG. 8 is a diagram for explaining a usage state of the semiconductor light emitting element according to the first embodiment of the present invention.

図8に示すように半導体発光素子1は、リードフレームまたは配線パターンなどの搭載面10にダイボンドされている。このダイボンドは、搭載面10に予め銀ペーストなどの導電性接着材11を塗布しておき、半導体発光素子1を載置した後に、導電性接着材11を硬化させることで半導体発光素子1を搭載面10に固定している。そして、半導体発光素子1を搭載面10に搭載した後に、p電極7のpボンディング電極7bにワイヤ12を配線する。   As shown in FIG. 8, the semiconductor light emitting device 1 is die-bonded to a mounting surface 10 such as a lead frame or a wiring pattern. In this die bonding, a conductive adhesive 11 such as a silver paste is applied to the mounting surface 10 in advance, and after mounting the semiconductor light emitting element 1, the conductive adhesive 11 is cured to mount the semiconductor light emitting element 1. It is fixed to the surface 10. Then, after mounting the semiconductor light emitting element 1 on the mounting surface 10, the wire 12 is wired to the p bonding electrode 7 b of the p electrode 7.

基板2の底面側に凹部2aが設けられた半導体発光素子1は、搭載面10に半導体発光素子1をダイボンドすると、導電性接着材11が凹部2aのn電極3周囲の隙間に充填された状態となる。そして、凹部2aの深さは、n電極3の高さよりも深く形成されているので、n電極3による出っ張りがない状態で基板2と搭載面10とを接続することができる。従って、n電極3がシーソーの支点となって半導体発光素子1全体が傾くことがないので、基板2の凹部2aの周囲面と搭載面10とが面で接続した状態とすることができる。よって、安定した状態でn電極3と搭載面10とを接続することができるので接続信頼性を高いものとすることができる。また、基板2の凹部2aの周囲面と搭載面10とが面で接続しているので、基板2からの熱は搭載面10へ伝熱しやすいので伝熱効果を向上させることができる。   In the semiconductor light emitting device 1 in which the recess 2a is provided on the bottom surface side of the substrate 2, when the semiconductor light emitting device 1 is die-bonded on the mounting surface 10, the conductive adhesive 11 is filled in the gap around the n electrode 3 of the recess 2a. It becomes. And since the depth of the recessed part 2a is formed deeper than the height of the n electrode 3, the board | substrate 2 and the mounting surface 10 can be connected in the state without the protrusion by the n electrode 3. FIG. Therefore, since the n-electrode 3 serves as a fulcrum of the seesaw and the entire semiconductor light emitting device 1 does not tilt, the peripheral surface of the concave portion 2a of the substrate 2 and the mounting surface 10 can be in a connected state. Therefore, since the n electrode 3 and the mounting surface 10 can be connected in a stable state, the connection reliability can be increased. Further, since the peripheral surface of the recess 2a of the substrate 2 and the mounting surface 10 are connected by a surface, the heat from the substrate 2 is easily transferred to the mounting surface 10, so that the heat transfer effect can be improved.

(実施の形態2)
本発明の実施の形態2に係る半導体発光素子を図9および図10に基づいて説明する。図9は、本発明の実施の形態2に係る半導体発光素子の断面図である。図10は、本発明の実施の形態2に係る半導体発光素子の平面図である。なお、図9および図10においては、図1および図2と同じ構成のものは同符号を付して説明を省略する。
(Embodiment 2)
A semiconductor light emitting device according to the second embodiment of the present invention will be described with reference to FIGS. FIG. 9 is a cross-sectional view of the semiconductor light emitting element according to Embodiment 2 of the present invention. FIG. 10 is a plan view of a semiconductor light emitting element according to Embodiment 2 of the present invention. 9 and 10, the same components as those in FIGS. 1 and 2 are denoted by the same reference numerals, and description thereof is omitted.

図9および図10に示すように、本実施の形態2に係る半導体発光素子15は、フェースダウンで搭載されるものである。従って、p電極16が、p層6のほぼ全面に形成されている。p電極16は、実施の形態1のp電極7と同様に2層に形成された電極で、pコンタクト電極16aと、pボンディング電極16bとを備えている。   As shown in FIGS. 9 and 10, the semiconductor light emitting element 15 according to the second embodiment is mounted face down. Therefore, the p electrode 16 is formed on almost the entire surface of the p layer 6. The p-electrode 16 is an electrode formed in two layers like the p-electrode 7 of the first embodiment, and includes a p-contact electrode 16a and a p-bonding electrode 16b.

pコンタクト電極16aは、実施の形態1のpコンタクト電極7aと同様の材質のものが使用できる。また、pボンディング電極16bは、実施の形態1のpボンディング電極7bと同様の材質のものが使用できる。   The p contact electrode 16a can be made of the same material as the p contact electrode 7a of the first embodiment. The p bonding electrode 16b can be made of the same material as the p bonding electrode 7b of the first embodiment.

n電極3は、半導体発光素子15がフェースダウンで搭載されるものなので、ワイヤボンディングによりリードフレームまたは配線パターンと接続される。   Since the semiconductor light emitting element 15 is mounted face down, the n electrode 3 is connected to a lead frame or a wiring pattern by wire bonding.

この半導体発光素子15をリードフレームまたは配線パターンに搭載するときは、基板2をコレット等で吸着し、上下を逆にして搭載する。従って、フェースダウンで搭載される半導体発光素子15を、凹部2aが形成された基板2にn電極3を設けたものとすることで、吸着するときに、n電極3が吸着面より低くなっているので、治具で傷が付きにくい。   When the semiconductor light emitting element 15 is mounted on a lead frame or a wiring pattern, the substrate 2 is sucked with a collet or the like and mounted upside down. Therefore, when the semiconductor light emitting element 15 mounted face down is provided with the n electrode 3 on the substrate 2 on which the recess 2a is formed, the n electrode 3 becomes lower than the adsorption surface when adsorbed. Therefore, it is hard to be damaged by a jig.

(実施の形態3)
本発明の実施の形態3に係る半導体発光素子を図11および図12に基づいて説明する。図11は、本発明の実施の形態3に係る半導体発光素子の断面図である。図12は、本発明の実施の形態3に係る半導体発光素子の平面図である。なお図11および図12においては、図9および図10と同じ構成のものは同符号を付して説明を省略する。
(Embodiment 3)
A semiconductor light-emitting device according to Embodiment 3 of the present invention will be described with reference to FIGS. FIG. 11 is a cross-sectional view of a semiconductor light emitting element according to Embodiment 3 of the present invention. FIG. 12 is a plan view of a semiconductor light emitting element according to Embodiment 3 of the present invention. 11 and 12, the same components as those in FIGS. 9 and 10 are denoted by the same reference numerals, and the description thereof is omitted.

図11および図12に示すように、本実施の形態3に係る半導体発光素子20は、基板21に形成された凹部21aに、階段部21bが形成されている。この階段部21bは、凹部21aの内壁面21cに沿って形成されている。このように凹部21aの内壁面21cに階段部21bを設けることで、発光層5から出射された光を、階段部21bから全反射する度合いを低減させることができる。また、階段部21bを内壁面21cに沿って形成しても基板21の凹部21aの周囲面に出っ張りができる訳ではないので、半導体発光素子20を搭載するときに治具に当たったりするおそれが増加する訳ではない。   As shown in FIGS. 11 and 12, in the semiconductor light emitting device 20 according to the third embodiment, a stepped portion 21 b is formed in a recess 21 a formed in the substrate 21. The staircase portion 21b is formed along the inner wall surface 21c of the recess 21a. Thus, by providing the staircase portion 21b on the inner wall surface 21c of the recess 21a, the degree of total reflection of the light emitted from the light emitting layer 5 from the staircase portion 21b can be reduced. Further, even if the staircase portion 21b is formed along the inner wall surface 21c, it cannot be projected on the peripheral surface of the concave portion 21a of the substrate 21, and therefore, there is a possibility of hitting a jig when the semiconductor light emitting element 20 is mounted. It does not increase.

(実施の形態4)
本発明の実施の形態4に係る半導体発光素子を図13に基づいて説明する。図13は、本発明の実施の形態4に係る半導体発光素子の断面図である。なお図13においては、図1と同じ構成のものは同符号を付して説明を省略する。
(Embodiment 4)
A semiconductor light-emitting device according to Embodiment 4 of the present invention will be described with reference to FIG. FIG. 13 is a cross-sectional view of a semiconductor light emitting element according to Embodiment 4 of the present invention. In FIG. 13, the same components as those in FIG.

図13に示すように、本実施の形態4に係る半導体発光素子25は、基板26に形成された凹部26aの内壁面26bが、外側に向かって開口面積が徐々に増加する湾曲面状に形成されている。このように凹部26aの内壁面26bを湾曲面状に形成することで、発光層5から出射された光を、内壁面26bから全反射する度合いを低減させることができる。また、凹部26aの内壁面26bを湾曲面状に形成しても、基板26の凹部26aの周囲面に出っ張りができる訳ではないので、半導体発光素子25を搭載するときに治具に当たったりするおそれが増加する訳ではない。   As shown in FIG. 13, in the semiconductor light emitting device 25 according to the fourth embodiment, the inner wall surface 26b of the recess 26a formed in the substrate 26 is formed in a curved surface shape whose opening area gradually increases toward the outside. Has been. Thus, by forming the inner wall surface 26b of the recess 26a in a curved surface shape, the degree of total reflection of the light emitted from the light emitting layer 5 from the inner wall surface 26b can be reduced. Further, even if the inner wall surface 26b of the concave portion 26a is formed in a curved surface shape, it does not mean that it can protrude on the peripheral surface of the concave portion 26a of the substrate 26, so that it hits a jig when the semiconductor light emitting element 25 is mounted. The fear does not increase.

以上、本発明の実施の形態について説明してきたが、本発明は前記実施の形態に限定されるものではない。例えば、本実施の形態に係る半導体発光素子では、n電極が基板表面から突出しない程度の凹部の深さとしている。しかし、n電極は、基板表面より多少突出していてもよい。それは凹部が形成されていない基板にn電極を設けるよりは、基板に設けた凹部の底面にn電極を設ける方が、n電極が基板表面から突出する高さを低くすることができるからである。基板表面からn電極が突出する高さが低ければ低いほど、搭載面に半導体発光素子を搭載したときの半導体発光素子全体の傾き度合いが少なくなるので、基板表面からn電極が多少突出したとしても、基板に凹部を設け、その凹部の底面にn電極を設けるのが、接続信頼性の向上のためには望ましい。   As mentioned above, although embodiment of this invention has been described, this invention is not limited to the said embodiment. For example, in the semiconductor light emitting device according to the present embodiment, the depth of the recess is such that the n electrode does not protrude from the substrate surface. However, the n electrode may slightly protrude from the substrate surface. This is because it is possible to lower the height at which the n electrode protrudes from the surface of the substrate by providing the n electrode on the bottom surface of the recess provided in the substrate, rather than providing the n electrode on the substrate in which the recess is not formed. . The lower the n electrode protrudes from the substrate surface, the lower the inclination of the entire semiconductor light emitting device when the semiconductor light emitting device is mounted on the mounting surface. In order to improve connection reliability, it is desirable to provide a recess in the substrate and provide an n-electrode on the bottom surface of the recess.

本発明は、接続信頼性を向上させることができるので、導電性基板の一方の面側にn電極を設け、他方の面側に半導体層を積層した上にp電極が設けられた半導体発光素子およびその製造方法に好適である。   Since the present invention can improve the connection reliability, a semiconductor light emitting device in which an n electrode is provided on one surface side of a conductive substrate and a semiconductor layer is stacked on the other surface side and a p electrode is provided. And the manufacturing method thereof.

本発明の実施の形態1に係る半導体発光素子の断面図Sectional drawing of the semiconductor light-emitting device based on Embodiment 1 of this invention. 本発明の実施の形態1に係る半導体発光素子の底面図1 is a bottom view of a semiconductor light emitting element according to Embodiment 1 of the present invention. (A)から(C)は、n電極の大きさによる電流と電圧との関係を示すグラフ(A) to (C) are graphs showing the relationship between current and voltage depending on the size of the n electrode. (A)から(D)は、本発明の実施の形態1に係る半導体発光素子の製造方法において、ウエハ状態の基板にp電極の成膜より先にn電極から成膜する場合を説明する図FIGS. 4A to 4D are diagrams for explaining a case where a film is formed from an n-electrode before a p-electrode is formed on a wafer-like substrate in the method for manufacturing a semiconductor light-emitting device according to the first embodiment of the present invention. (A)から(C)は、図4に引き続いて行われる半導体発光素子の製造方法を説明する図FIGS. 4A to 4C are views for explaining a method for manufacturing a semiconductor light-emitting element performed subsequently to FIG. (A)および(B)は、図5に引き続いて行われる半導体発光素子の製造方法を説明する図(A) And (B) is a figure explaining the manufacturing method of the semiconductor light-emitting device performed following FIG. n電極の成膜より先にp電極から成膜する場合を説明する図The figure explaining the case where it forms into a film from a p electrode before film formation of an n electrode 本発明の実施の形態1に係る半導体発光素子の使用状態を説明する図The figure explaining the use condition of the semiconductor light-emitting device based on Embodiment 1 of this invention. 本発明の実施の形態2に係る半導体発光素子の断面図Sectional drawing of the semiconductor light-emitting device based on Embodiment 2 of this invention. 本発明の実施の形態2に係る半導体発光素子の平面図Plan view of a semiconductor light emitting element according to Embodiment 2 of the present invention 本発明の実施の形態3に係る半導体発光素子の断面図Sectional drawing of the semiconductor light-emitting device based on Embodiment 3 of this invention. 本発明の実施の形態3に係る半導体発光素子の平面図Plan view of a semiconductor light emitting device according to Embodiment 3 of the present invention 本発明の実施の形態4に係る半導体発光素子の断面図Sectional drawing of the semiconductor light-emitting device based on Embodiment 4 of this invention.

符号の説明Explanation of symbols

1 半導体発光素子
2 基板
2a 凹部
3 n電極
3a nコンタクト電極
3b 中間電極
3c nボンディング電極
4 n層
5 発光層
6 p層
7 p電極
7a pコンタクト電極
7b pボンディング電極
10 搭載面
11 導電性接着材
15 半導体発光素子
16 p電極
16a pコンタクト電極
16b pボンディング電極
20 半導体発光素子
21 基板
21a 凹部
21b 階段部
21c 内壁面
25 半導体発光素子
26 基板
26a 凹部
26b 内壁面
100 基板
101 n層
102 発光層
103 p層
104 p層側保護膜
105 基板側保護膜
106 レジストパターン
107 レジスト膜
108 レジスト膜
110 p層側保護膜
DESCRIPTION OF SYMBOLS 1 Semiconductor light-emitting device 2 Board | substrate 2a Recessed part 3 N electrode 3a n contact electrode 3b Intermediate electrode 3c n bonding electrode 4 n layer 5 Light emitting layer 6 p layer 7 p electrode 7a p contact electrode 7b p bonding electrode 10 Mounting surface 11 Conductive adhesive DESCRIPTION OF SYMBOLS 15 Semiconductor light emitting element 16 p electrode 16a p contact electrode 16b p bonding electrode 20 Semiconductor light emitting element 21 Substrate 21a Recessed part 21b Staircase part 21c Inner wall surface 25 Semiconductor light emitting element 26 Substrate 26a Recessed part 26b Inner wall surface 100 Substrate 101 N layer 102 Light emitting layer 103 p Layer 104 p-layer side protective film 105 substrate-side protective film 106 resist pattern 107 resist film 108 resist film 110 p-layer side protective film

Claims (10)

導電性基板の一方の面側にn電極を設け、他方の面側に半導体層を積層した上にp電極が設けられた半導体発光素子において、
前記n電極は、前記導電性基板に設けられた凹部に設けられていることを特徴とする半導体発光素子。
In a semiconductor light emitting device in which an n-electrode is provided on one surface side of a conductive substrate and a p-electrode is provided on a semiconductor layer laminated on the other surface side,
The n-electrode is provided in a recess provided in the conductive substrate.
前記導電性基板に設けられた凹部は、前記n電極の高さよりも深く形成されていることを特徴とする請求項1記載の半導体発光素子。 The semiconductor light emitting element according to claim 1, wherein the concave portion provided in the conductive substrate is formed deeper than a height of the n electrode. 前記凹部の内壁面には、階段部が設けられていることを特徴とする請求項1または2記載の半導体発光素子。 The semiconductor light emitting element according to claim 1, wherein a step portion is provided on an inner wall surface of the recess. 前記凹部の内壁面は、外側に向かって開口面積が徐々に増加する湾曲面状に形成されていることを特徴とする請求項1から3のいずれかの項に記載の半導体発光素子。 4. The semiconductor light emitting element according to claim 1, wherein an inner wall surface of the recess is formed in a curved surface shape in which an opening area gradually increases toward the outside. 5. 前記導電性基板は、n型GaN基板で形成され、
前記n電極の前記導電性基板側となるコンタクト電極は、Al,Ti,In,Cr,Zr,W,Snのいずれか一つ、またはこれらの金属を1種類以上含む合金、または導電性膜で形成されていることを特徴とする請求項1から4のいずれかの項に記載の半導体発光素子。
The conductive substrate is formed of an n-type GaN substrate,
The contact electrode on the conductive substrate side of the n electrode is any one of Al, Ti, In, Cr, Zr, W, Sn, an alloy containing one or more of these metals, or a conductive film. The semiconductor light-emitting device according to claim 1, wherein the semiconductor light-emitting device is formed.
前記n電極は、前記コンタクト電極と、中間電極と、ボンディング電極とを備え、
前記コンタクト電極をAlとし、前記ボンディング電極をAuとしたときに、前記中間電極は、Cr,Pt,Ti,W,Mo,Pd,Ni,Nb,Rhのいずれか一つ、またはこれらの金属を1種類以上含む合金、または導電性膜で形成されていることを特徴とする請求項1から5のいずれかの項に記載の半導体発光素子。
The n electrode includes the contact electrode, an intermediate electrode, and a bonding electrode,
When the contact electrode is made of Al and the bonding electrode is made of Au, the intermediate electrode is made of any one of Cr, Pt, Ti, W, Mo, Pd, Ni, Nb, and Rh, or these metals. 6. The semiconductor light-emitting element according to claim 1, wherein the semiconductor light-emitting element is formed of an alloy including one or more kinds or a conductive film.
前記n電極は、略円形状に形成されていれば直径65μm以上、またはそれに相当する面積を有する電極を1以上成膜したものであることを特徴とする請求項1から4のいずれかの項に記載の半導体発光素子。 5. The n-electrode according to claim 1, wherein if the n-electrode is formed in a substantially circular shape, one or more electrodes having a diameter of 65 μm or more or an area corresponding thereto are formed. The semiconductor light-emitting device described in 1. 導電性基板の一方の面側にn電極を設け、他方の面側に半導体層を積層した上にp電極が設けられた半導体発光素子の製造方法において、
前記導電性基板に半導体層を積層した後に、前記導電性基板に保護膜を成膜し、
前記保護膜を選択的にRIE処理して、前記導電性基板に凹部を設け、
前記保護膜を除去すると共に、前記凹部にn電極を形成することを特徴とする半導体発光素子の製造方法。
In a method for manufacturing a semiconductor light emitting device, in which an n electrode is provided on one surface side of a conductive substrate and a semiconductor layer is stacked on the other surface side, a p electrode is provided.
After laminating a semiconductor layer on the conductive substrate, forming a protective film on the conductive substrate,
The protective film is selectively RIE processed to provide a recess in the conductive substrate,
A method for manufacturing a semiconductor light emitting device, comprising removing the protective film and forming an n-electrode in the recess.
前記保護膜の成膜温度を、250℃以下としたことを特徴とする請求項8記載の半導体発光素子の製造方法。 The method for manufacturing a semiconductor light emitting element according to claim 8, wherein a film forming temperature of the protective film is 250 ° C. or lower. 前記保護膜を選択的にRIE処理する前に、前記半導体層側にレジスト膜を成膜することを特徴とする請求項8または9記載の半導体発光素子の製造方法。 10. The method of manufacturing a semiconductor light emitting element according to claim 8, wherein a resist film is formed on the semiconductor layer side before the protective film is selectively subjected to RIE treatment.
JP2006080297A 2006-03-23 2006-03-23 Semiconductor light emitting element and its manufacturing method Pending JP2007258415A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006080297A JP2007258415A (en) 2006-03-23 2006-03-23 Semiconductor light emitting element and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006080297A JP2007258415A (en) 2006-03-23 2006-03-23 Semiconductor light emitting element and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2007258415A true JP2007258415A (en) 2007-10-04

Family

ID=38632355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006080297A Pending JP2007258415A (en) 2006-03-23 2006-03-23 Semiconductor light emitting element and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2007258415A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8372672B2 (en) * 2007-12-21 2013-02-12 Samsung Electronics Co., Ltd. Nitride semiconductor light emitting device and method of manufacturing the same
RU2599905C2 (en) * 2012-05-11 2016-10-20 Общество с ограниченной ответственностью "ИоффеЛЕД" Method of producing diodes of medium-wave infrared spectrum

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006066449A (en) * 2004-08-24 2006-03-09 Toshiba Corp Semiconductor light emitting device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006066449A (en) * 2004-08-24 2006-03-09 Toshiba Corp Semiconductor light emitting device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8372672B2 (en) * 2007-12-21 2013-02-12 Samsung Electronics Co., Ltd. Nitride semiconductor light emitting device and method of manufacturing the same
US20130214317A1 (en) * 2007-12-21 2013-08-22 Samsung Electronics Co., Ltd. Nitride semiconductor light emitting device and method of manufacturing the same
RU2599905C2 (en) * 2012-05-11 2016-10-20 Общество с ограниченной ответственностью "ИоффеЛЕД" Method of producing diodes of medium-wave infrared spectrum

Similar Documents

Publication Publication Date Title
JP5676396B2 (en) Substrate removal method for high light extraction LED
JP5032017B2 (en) Semiconductor light emitting device, method for manufacturing the same, and semiconductor light emitting device
JP5246199B2 (en) Group III nitride semiconductor light emitting device
JP4766845B2 (en) Nitride-based compound semiconductor light-emitting device and method for manufacturing the same
JP4411695B2 (en) Nitride semiconductor light emitting device
JP2012146926A (en) Light-emitting element, light-emitting element unit and light-emitting element package
JP2011198997A (en) Group iii nitride semiconductor light emitting element
JP2003174193A (en) Nitride-based compound semiconductor light-emitting device, and manufacturing method thereof
JP4835409B2 (en) III-V group semiconductor device and manufacturing method thereof
KR20150078296A (en) Light emitting device with excellent reliability
KR102461968B1 (en) Light emitting device
JP2011066053A (en) Method of manufacturing light emitting element, and light emitting element
JP4867223B2 (en) Semiconductor light emitting device and lighting device using the same
JP4719244B2 (en) Nitride-based compound semiconductor light-emitting device and method for manufacturing the same
JP2005038892A (en) Semiconductor light emitting device and its manufacturing method
JP4836410B2 (en) Nitride semiconductor light emitting device and manufacturing method thereof
JP2009094107A (en) ELECTRODE FOR GaN-BASED LED DEVICE AND GaN-BASED LED DEVICE USING THE SAME
JP5806608B2 (en) Semiconductor light emitting device
JPH08102552A (en) Semiconductor light emitting device and its manufacture
JP2009176966A5 (en)
JP2007258415A (en) Semiconductor light emitting element and its manufacturing method
JP2017054902A (en) Semiconductor light emitting device
JP4868833B2 (en) Semiconductor light emitting element and light emitting device
JP2017055045A (en) Semiconductor light emitting device
US8049241B2 (en) Light emitting device fabrication method thereof, and light emitting apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090323

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20090414

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110808

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120417