JP2007251106A - 積層型電子部品 - Google Patents

積層型電子部品 Download PDF

Info

Publication number
JP2007251106A
JP2007251106A JP2006076435A JP2006076435A JP2007251106A JP 2007251106 A JP2007251106 A JP 2007251106A JP 2006076435 A JP2006076435 A JP 2006076435A JP 2006076435 A JP2006076435 A JP 2006076435A JP 2007251106 A JP2007251106 A JP 2007251106A
Authority
JP
Japan
Prior art keywords
electrode pattern
ground
insulating substrate
electronic component
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006076435A
Other languages
English (en)
Other versions
JP4738218B2 (ja
Inventor
Tetsudai Suehiro
哲大 末廣
Keiji Takagi
桂二 高木
Kazunori Fukunaga
一範 福永
Manabu Sato
学 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2006076435A priority Critical patent/JP4738218B2/ja
Publication of JP2007251106A publication Critical patent/JP2007251106A/ja
Application granted granted Critical
Publication of JP4738218B2 publication Critical patent/JP4738218B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Filters And Equalizers (AREA)

Abstract

【課題】設計値から予測できない減衰極を制御して、所望する周波数に減衰極を有するローパスフィルタ、ダイプレクサなどの積層型の電子部品を得ることを目的とする。
【解決手段】複数の絶縁基板が積層された積層体の側面に形成された複数のグランド用側面電極と、複数のグランド用側面電極の一部と接続されるグランド電極パターン126を有する第1の絶縁基板D14と、複数のグランド用側面電極のうち第1の絶縁基板上のグランド電極パターンに接続されるグランド用側面電極とは異なるグランド用側面電極が接続されるグランド電極パターン131を有する第2の絶縁基板D16と、前記第1の絶縁基板上または前記第2の絶縁基板上のグランド電極パターンのいずれかに接続される受動素子129を備える。
【選択図】図2

Description

本発明は、積層型電子部品に関し、特に高周波で使用される積層型電子部品に関する。
従来のローパスフィルタ回路は、第1のコイル素子L1と第1の容量素子C1とからなる第1の共振回路部分と、第2のコイル素子L2と第2の容量素子C2とからなる第2の共振回路部分とから構成され、第1のコイル素子L1のインダクタンスの値と第1の容量素子C1の容量の値から決まる周波数において第1の減衰極を発生させ、第2のコイル素子L2のインダクタンスの値と第2の容量素子C2の容量の値から決まる周波数において第2の減衰極を発生させ、かかる周波数帯の信号を遮断して、それよりも低周波数の信号を通過させている(特許文献1)。
特開平11−220312号公報
従来のローパスフィルタ回路を用いた積層型電子部品を、例えば、携帯電話のようなGHz帯の周波数の電気信号を使用する機器で使用すると、設計値から予測できない減衰極が発生し、当該減衰極を制御することができなかった。
本発明の目的は、上記課題を解決し、設計値から予測できない減衰極を制御して、所望する周波数に減衰極を有するローパスフィルタ、ダイプレクサなどの積層型の電子部品を得ることを目的とする。
上記課題を解決するために、本発明に係る積層型電子部品は、複数の絶縁基板を積層してなる積層体を形成する積層型電子部品であって、前記積層体の側面に形成された複数のグランド用側面電極と、前記複数のグランド用側面電極の一部と接続されるグランド電極パターンを有する第1の絶縁基板と、前記複数のグランド用側面電極のうち前記第1の絶縁基板上のグランド電極パターンに接続されるグランド用側面電極とは異なるグランド用側面電極が接続されるグランド電極パターンを有する第2の絶縁基板と、前記第1の絶縁基板上のグランド電極パターンまたは前記第2の絶縁基板上のグランド電極パターンのいずれかに接続される受動素子を備える。
本発明に係る積層型電子部品によれば、第1の絶縁基板上のグランド電極パターンには、前記複数のグランド用側面電極のうち、一部のグランド用側面電極のみが接続されているため、全部の数のグランド用側面電極をグランド電極パターンに接続する場合と比べると、前記グランド用側面電極と前記グランド電極パターン間の寄生インダクタの数は減少する。寄生インダクタは並列に接続されているため、寄生インダクタの数が減少することにより、寄生インダクタの合成インダクタンスは増加し、寄生インダクタによる共振周波数が低くなる。その結果、寄生インダクタによる減衰極を制御することができる。また、グランド用側面電極はいずれかの絶縁基板のグランド電極パターンに接続されているので、電圧降下によるグランド電位の上昇を抑制することができる。
本発明に係る積層型電子部品は、さらに、受動素子を形成する電極パターンを有する絶縁基板を備える。本発明によれば、積層体内の絶縁基板に受動素子が形成されている場合であっても、グランド用側面電極とグランド電極パターン間の寄生インダクタの数は減少するので、効果がある。
本発明に係る積層型電子部品は、前記複数のグランド用側面電極のうちの一部のグランド用側面電極が前記第2の絶縁基板上のグランド電極パターンと接続されている。本発明によれば、第2の絶縁基板上においても、一部のグランド用側面電極のみがグランド電極パターンと接続されているため、寄生インダクタの数を減らすことができる。
本発明に係る積層型電子部品において、前記第1の絶縁基板上のグランド電極パターン及び前記第2の絶縁基板上のグランド電極パターンは同数の前記複数のグランド用側面電極が接続されている。本発明によれば、各絶縁基板で発生する寄生インダクタの数を同じにすることで、寄生インダクタのインダクタンスのバランスをとり、寄生インダクタを考慮した設計が容易になる。
本発明に係る積層型電子部品は、前記第1の絶縁基板上のグランド電極パターンと前記第2の絶縁基板上のグランド電極パターンとはスルーホール配線で接続されている。本発明によれば、第1の絶縁基板と第2の絶縁基板上のグランド電極パターン同士がスルーホール配線で接続されているため、グランド電極パターンの接地が強化されている。したがって、グランド用側面電極が絶縁基板上のグランド電極パターンと接続される数が減少しても、電圧降下による絶縁基板上のグランド電極パターンの電位の上昇を抑制することができる。
本発明に係る積層型電子部品は、複数の絶縁基板を積層してなる積層体を形成する積層型電子部品であって、前記積層体の側面に複数のグランド用側面電極と、前記グランド用側面電極の一部が接続されるグランド電極パターンを有する絶縁基板と、前記グランド電極パターンに接続される受動素子を有する絶縁基板とを備える。本発明によれば、グランド電極パターンがある絶縁基板が1枚の場合であっても、グランド用側面電極とグランド電極パターンを接続する配線による寄生インダクタンスの発生を抑制できる。
本発明に係る積層型電子部品において、前記グランド電極パターンと接続されない前記グランド用側面電極は、いずれの受動素子とも接続されないダミー電極である。本発明によれば、グランド電極パターンと接続されないグランド用側面電極は、いずれの受動素子とも接続されないダミー電極であっても寄生インダクタの発生を防止できる。
本発明に係る積層型電子部品において、前記受動素子は容量素子である。グランド電極パターンが接続される受動素子が容量素子の場合は、容量素子の容量を変更することで、ほかの減衰極に影響を与えることなく減衰極を制御することは困難であるが、本発明によれば、容易に制御できる。
本発明に係る積層型電子部品において、前記容量素子は、前記グランド電極パターンを容量素子を構成する一方の電極とする容量素子である。容量素子の一方の電極をグランド電極パターンと同一にすることにより、一方の電極とグランド電極パターン間の配線がなくなるため、寄生インダクタの発生を防止できる。また、絶縁基板を減らすことにより製造コストを下げることができる。
本発明に係る積層型電子部品において、積層型電子部品はフィルタ回路またはダイプレクサ回路またはマルチプレクサ回路のいずれかを構成する。本発明は、マルチプレクサ回路、あるいはダイプレクサ回路、あるいはローパスフィルタに代表されるフィルタ回路、特に高周波用のローパスフィルタ回路に用いることができる。
以下、本発明の実施の形態をいくつかの実施例に基づいて以下の順序で説明する。
A.第1の実施例に係るダイプレクサ100:
B.第2の実施例に係るローパスフィルタ200:
A.第1の実施例に係るダイプレクサ100:
図1から図3を参照して、第1の実施例に係るダイプレクサ100について説明する。図1は、第1の実施例に係るダイプレクサ100の外観を模式的に示す説明図である。図2は、第1の実施例に係るダイプレクサ100を構成する絶縁基板を展開して示す斜視図である。図3は、第1の実施例に係るダイプレクサ100の等価回路を示す説明図である。
ダイプレクサ100は、上から順に絶縁基板D1から絶縁基板D16までの16枚の絶縁基板が重なって積層体を構成する積層型集積部品である。積層体の側面には、絶縁基板D1からD16にわたる6つの凹部が設けられ、各凹部には、外部基板と接続するための側面電極100aから100fが形成されている。図2においては、凹部は図示せず省略してある。なお、第1の実施例では凹部を設け、凹部に側面電極100aから100fを形成しているが、凹部を形成せずに、側面電極100aから100fを形成してもよい。
側面電極100a、100c、100eは、外部基板のグランド電極に接続されるグランド端子(GND)である。図3に示す等価回路において、側面電極100dは、ローパスフィルタ端子(LPF)102、側面電極100fは、ハイパスフィルタ端子(HPF)111、側面電極100bはアンテナ端子(ANT)105に相当する。
絶縁基板D1は蓋であり、素子は形成されておらず、絶縁基板D2から絶縁基板D16にかけて、コイル素子、容量素子、グランド電極パターンが形成されている。
絶縁基板D2から絶縁基板D12には、図示しない電極パターンがそれぞれ形成されている。これら電極パターンは、それぞれ図3の等価回路に示す容量素子C7とC8とC10とコイル素子L7とL8とを形成する。
以下、第1の実施例に係るダイプレクサ100における特徴的な構成要素である絶縁基板D13からD16について詳細に説明する。絶縁基板D13には、第1の電極パターン124と第2の電極パターン125とが形成され、絶縁基板D14には、第3の電極パターン126が形成され、絶縁基板D15には、第4の電極パターン128と第5の電極パターン129とが形成され、絶縁基板D16には第6の電極パターン131が形成されている。
絶縁基板D13の第2の電極パターン125と絶縁基板D15の第5の電極パターン129とはスルーホール配線132で接続され、絶縁基板D14の第3の電極パターン126と絶縁基板D16の第6の電極パターン131とはスルーホール配線133で接続されている。
第1の電極パターン124と第3の電極パターン126とが重なる部分、及び第3の電極パターン126と第4の電極パターン128とが重なる部分、及び第4の電極パターン128と第6の電極パターン131とが重なる部分には図3の等価回路に示す容量素子C6が形成されている。第2の電極パターン125と第3の電極パターン126とが重なる部分、及び第3の電極パターン126と第5の電極パターン129とが重なる部分、及び第5の電極パターン129と第6の電極パターン131とが重なる部分には、図3の等価回路に示す容量素子C9が形成されている。
第3の電極パターン126は、引き出し線152、153により側面電極100c及び100eに接続されている。側面電極100c及び100eは、外部基板のグランドに接続されるグランド電極であることから、第3の電極パターン126はグランド電極である。なお、側面電極100aは外部基板のグランドに接続される電極であるが、第3の電極パターン126は側面電極100aに接続されていない。すなわち、第1の実施例に係るダイプレクサ100では、従来のダイプレクサ400と異なり、第3の電極パターン126は、側面電極100aに接続されていない。
また、第6の電極パターン131は、引き出し線154、155により側面電極100a及び100cに接続されている。側面電極100a及び100cは、外部基板のグランドに接続されているグランド電極であることから、第6の電極パターン131はグランド電極である。なお、側面電極100eは外部基板のグランドに接続される電極であるが、第6の電極パターン131は側面電極100eに接続されていない。すなわち、第1の実施例に係るダイプレクサ100では、従来のダイプレクサ400と異なり第6の電極パターン131は、側面電極100eに接続されていない。
図2及び図4を参照して、第1の実施例に係るダイプレクサと従来のダイプレクサ400の構造の違いを比較する。図4は、従来のダイプレクサ400を構成する絶縁基板E1からE15を展開して示す斜視図である。
第1の実施例に係るダイプレクサ100では、絶縁基板D14の第3の電極パターン126は、側面電極100aとは接続されていない。また、絶縁基板D16では、第6の電極パターン131は、側面電極100eとは接続されていない。一方、従来のダイプレクサ400では、電圧降下によるグランド電位の上昇を防止するため、グランド電極である絶縁基板E14の第3の電極パターン426と絶縁基板E16の第6の電極パターン431は、引き出し線451から456により、すべてのグランド用側面電極400a、400c、400eと接続されている。
従来のダイプレクサ400では、第3の電極パターン426とグランド用側面電極400a、400c、400eとを接続する引き出し線451、452、453にそれぞれ寄生インダクタLs9、Ls10、Ls11が発生し、第6の電極パターン431とグランド用側面電極400a、400c、400eとを接続する引き出し線454、455、456にそれぞれ寄生インダクタLs12、Ls13、Ls14が発生し、6つの寄生インダクタが並列に接続されていたのに対し、第1の実施例に係るダイプレクサ100では、第3の電極パターン126は、側面電極100aとは接続されず、第6の電極パターン131は、側面電極100eとは接続されないため、寄生インダクタLs9及びLs14が発生せず、引き出し線152、153、154、155に発生する寄生インダクタLs10、Ls11、Ls12、Ls13の4つの寄生インダクタの並列接続になり、寄生インダクタの合成インダクタンスが大きくなっている。
図5を用いて、第1の実施例に係るダイプレクサ100と従来のダイプレクサ400の電気特性の違いを説明する。図5は、第1の実施例に係るダイプレクサ100と従来のダイプレクサ400の電気特性を比較するグラフである。図5において、横軸は周波数、縦軸は減衰量を示している。曲線Aが第1の実施例に係るダイプレクサ100の電気特性であり、曲線Bが従来のダイプレクサ400の電気特性である。第1の実施例に係るダイプレクサ100の電気特性を従来のダイプレクサ400の電気特性と比較すると、従来のダイプレクサ400では6.5GHz付近にあった減衰極が、第1の実施例に係るダイプレクサ100では5GHz付近に移動している。
すなわち、第1の実施例に係るダイプレクサ100の寄生インダクタの合成インダクタンスは、従来のダイプレクサ400の寄生インダクタの合成インダクタンスよりも大きくなることにより、寄生インダクタの合成インダクタンスによる共振周波数が小さくなり、6.5GHz付近にあった減衰極が、5GHz付近に移動する。
以上説明したように、第1の実施例に係るダイプレクサ100では、グランド電極パターンを有する絶縁基板が複数ある場合において、グランド用側面電極の一部が第1の絶縁基板上のグランド電極パターンに接続され、第1の絶縁基板上のグランド電極パターンに接続されるグランド用側面電極とは異なるグランド用側面電極を第2の絶縁基板上のグランド電極パターンに接続されている。その結果、絶縁基板上のグランド電極パターンとグランド用側面電極を接続する数を減らし、寄生インダクタの合成インダクタンスを増加させ、寄生インダクタによる減衰極を低周波数側に移動させることができる。すなわち、絶縁基板上のグランド電極パターンとグランド用側面電極を接続する数を制御することにより、寄生インダクタによる減衰極の発生周波数を制御することができる。この場合に、3GHzまでの周波数帯における減衰量は、ほぼ同じであり、ダイプレクサ100の電気特性を損なうことなく寄生インダクタによる減衰極を制御できる。
第2の絶縁基板上のグランド電極パターンに接続されるグランド用側面電極は、第1の絶縁基板上のグランド電極パターンに接続されるグランド用側面電極と異なるグランド用側面電極が含まれていればよく、第1の絶縁基板上のグランド電極パターンに接続されるグランド用側面電極が含まれていてもよい。また、第2の絶縁基板上のグランド電極パターンに接続されるグランド用側面電極の数は、全グランド用側面電極の一部であってもよい。
第1の実施例によれば、受動素子が容量素子であっても低周波数領域、例えば約3GHz、における減衰特性(電気特性)に影響を与えることなく高周波数領域、例えば6.5GHz付近の減衰極を制御できる。一般的に、受動素子が容量素子の場合であっても容量素子の容量を変更すれば、高周波数領域の減衰極は制御できるが、容量を変更して減衰極を制御しようとすると、低周波数領域の減衰特性も変わってしまう。すなわち、容量素子の容量の変更によっては、低周波数領域の電気特性(減衰特性)に影響を与えることなく高周波数領域の減衰極を制御することは困難である。また、受動素子が容量素子の場合には、容量素子を構成する電極の一方をグランド電極パターンと同一にすれば、容量素子を構成する電極の一方とグランド電極パターンの間の配線による寄生インダクタの発生を抑制できるために、特に有効である。また、製造コストも下げることができる。
グランド電極パターンを有する各絶縁基板において、グランド電極パターンとグランド用側面電極とが接続される数を同じにすれば、グランド電極パターンを有する各絶縁基板で発生する寄生インダクタのインダクタンスをバランスよくできる。その結果、寄生インダクタを考慮した設計が容易になる。
また、複数のグランド電極パターン間をスルーホール配線で接続することにより、グランド電位の接地を強化するとともに、各絶縁基板で発生する寄生インダクタのインダクタンスのバランスの悪さを克服できる。すなわち、スルーホール配線には、寄生抵抗はほとんどなく、寄生インダクタもほとんど生じないため、複数のグランド電極パターン間をスルーホール配線で配線する場合には、単純に寄生インダクタを並列合成でき、寄生インダクタ考慮した設計が容易になる。一方、スルーホール配線ではなくグランド用側面電極で配線する場合には、グランド用側面電極の寄生抵抗、寄生インダクタを加味して寄生インダクタが合成されるため、電気特性に与える影響が複雑になり、寄生インダクタを考慮した設計が困難になる。
なお、ダイプレクサ100を構成するコイル素子L7、L8のインダクタンスの値、あるいは容量素子C6からC10の容量の値により、所望する低周波数領域、制御する高周波数領域の周波数、電気特性が変わるのはいうまでもない。
B.第2の実施例に係るローパスフィルタ200:
図6から図8を参照して、第2の実施例に係るローパスフィルタ200について説明する。図6は、第2の実施例に係るローパスフィルタ200の外観を模式的に示す説明図である。図7は、第2の実施例に係るローパスフィルタ200を構成する絶縁基板を展開して示す斜視図である。図8は、第2の実施例に係るローパスフィルタ200の等価回路を示す説明図である。
ローパスフィルタ200は、上から順に絶縁基板F1から絶縁基板F7までの7枚の絶縁基板が重なって積層体を構成する積層型電子部品である積層体の側面には、絶縁基板F1からF7にわたる6つの凹部が設けられ、各凹部には、外部基板と接続するための側面電極200aから200fが形成されている。図7においては、凹部は図示せず省略してある。なお、第2の実施例では凹部を設け、凹部に側面電極200aから200fを形成しているが、凹部を形成せずに、側面電極200aから200fを形成してもよい。
側面電極200a、200b、200c、200eは、外部基板のグランド電極に接続されるグランド端子(GND)である。図8に示す等価回路において、側面電極200dはローパスフィルタ200の入力端子(IN)203、側面電極200fはローパスフィルタ200の出力端子(OUT)204に相当する。
絶縁基板F1は、蓋であり、電極パターンは形成されておらず、絶縁基板F2から絶縁基板F7にかけて、コイル素子、容量素子が形成される。
絶縁基板F2から絶縁基板F5には、図示しない電極パターンがそれぞれ形成されている。これらの電極パターンは、図8に示す容量素子C1とC2及びコイル素子L1とL2とを形成する。
絶縁基板F6には第1の電極パターン216と第2の電極パターン217と第3の電極パターン218とが形成され、絶縁基板F7には第4の電極パターン220が形成されている。
第1の電極パターン216と第4の電極パターン220とが重なる部分で図8に示す容量素子C3が形成され、第2の電極パターン217と第4の電極パターン220とが重なる部分で図8に示す容量素子C5が形成され、第3の電極パターン218と第4の電極パターン220とが重なる部分で図8に示す容量素子C4が形成されている。
第1の電極パターン216は、側面電極200dに接続されている。側面電極200dは、上述したとおりローパスフィルタ200の入力端子である。第2の電極パターン217は、側面電極200fに接続されている。側面電極200fは、上述したとおりローパスフィルタの出力端子である。第3の電極パターン218は、スルーホール配線(図示せず)で絶縁基板F2から絶縁基板F5上に形成されている容量素子C1,C2及びコイル素子L1,L2(図示せず)と接続されている。
第4の電極パターン220は、引き出し線251、253により側面電極200a及び200cに接続されている。側面電極200a及び200cは、外部基板のグランド電極に接続されるグランド電極であることから、第4の電極パターン220はグランド電極である。なお、側面電極200b、200eは、外部基板のグランド電極に接続されるグランド電極であるが、第4の電極パターン220とは接続されていない。すなわち、従来のローパスフィルタ300と異なり、第4の電極パターン220が、側面電極200b、200eとは接続されていない。第2の実施例に係るローパスフィルタ200の側面電極200b及び側面電極200eは、外部基板のグランドとは接続されるが、積層体内部のグランド電極である第4の電極パターン220あるいはいずれの受動素子とも接続されないダミー電極である。
図7と図9を参照して、第2の実施例に係るローパスフィルタ200と従来のローパスフィルタ300との構造の違いを比較する。図9は、従来のローパスフィルタ300を構成する絶縁基板G1からG7を展開して示す斜視図である。
第2の実施例に係るローパスフィルタ200では、絶縁基板F7の第4の電極パターン220は、グランド用側面電極200bと200eと接続されていない。一方、従来のローパスフィルタ300では、電圧降下によるグランド電位の上昇を防ぐため、絶縁基板G7の第4の電極パターン320は、引き出し線351から354により、すべてのグランド用側面電極300a、300b、300c、300eと接続されていた。
従来のローパスフィルタ300では、第4の電極パターン320とグランド用側面電極300a、300b、300c、300eとを接続する引き出し線351、352、353、354にそれぞれ寄生インダクタLs3、Ls4、Ls5、Ls6が発生し4つの寄生インダクタが並列接続されていたのに対し、第2の実施例に係るローパスフィルタ200では、第4の電極パターン220は、グランド用側面電極200bと200eと接続されず、寄生インダクタLs4及びLs6が発生しなくなったため、引き出し線251と253に発生する寄生インダクタLs3とLs5のみが並列に接続されるようになり、寄生インダクタの合成インダクタンスが大きくなっている。
図10を用いて、第2の実施例に係るローパスフィルタ200と従来のローパスフィルタ300の電気特性の違いを説明する。図10は、第2の実施例に係るローパスフィルタ200と従来のローパスフィルタ300の電気特性を比較するグラフである。図10において、横軸は周波数、縦軸は減衰量を示している。曲線Aが第2の実施例に係るローパスフィルタ200の電気特性であり、曲線Bが従来のローパスフィルタ300の電気特性である。第2の実施例に係るローパスフィルタ200の電気特性を従来技術のローパスフィルタ300の電気特性と比較すると、従来のローパスフィルタ300では6GHz付近にあった減衰極が、第2の実施例に係るローパスフィルタ200では、5.4GHz付近に移動している。
すなわち、第2の実施例に係るローパスフィルタ200の寄生インダクタの合成インダクタンスは、従来のローパスフィルタ300の寄生インダクタの合成インダクタンスよりも大きくなることにより、寄生インダクタの合成インダクタンスによる共振周波数が小さくなり、6GHz付近にあった減衰極が、5.4GHz付近に移動する。
以上説明したように、第2の実施例に係るローパスフィルタ200でも同様の効果は得られている。したがって、受動素子を備えた電子部品であれば、ダイプレクサ回路、フィルタ回路に限らず、例えば、マルチプレクサ回路でも効果がある。
また、第2の実施例で説明したように、グランド電極パターンがある絶縁基板が1枚の場合にも効果がある。この場合、グランド電極パターンと接続されないグランド用側面電極は、どの受動素子とも接続されないダミー電極となるが、寄生インダクタの発生を防止できるからである。なお、電子部品を基板に半田付けする場合に、ダミー電極も半田付けすれば、より強固に接着することができる。
なお、ローパスフィルタ200を構成するコイル素子L1、L2のインダクタンスの値、あるいは容量素子C1からC5の容量の値により、所望する低周波数領域、制御する高周波数領域の周波数、電気特性が変わるのはいうまでもない。
以上、いくつかの実施例に基づいて本発明の実施の形態について説明してきたが、上記した発明の実施の形態は、本発明の理解を容易にするためのものであり、本発明を限定するものではない。本発明は、その趣旨並びに特許請求の範囲を逸脱することなく、変更、改良され得るとともに、本発明にはその等価物が含まれることはもちろんである。
第1の実施例に係るダイプレクサの外観を模式的に示す説明図。 第1の実施例に係るダイプレクサを構成する絶縁基板を展開して示す斜視図。 第1の実施例に係るダイプレクサの等価回路を示す説明図。 従来のダイプレクサを構成する絶縁基板を展開して示す斜視図。 第1の実施例に係るダイプレクサと従来のダイプレクサの電気特性を比較するグラフ。 第2の実施例に係るローパスフィルタの外観を模式的に示す説明図。 第2の実施例に係るローパスフィルタを構成する絶縁基板を展開して示す斜視図。 第2の実施例に係るローパスフィルタの等価回路を示す説明図。 従来のローパスフィルタを構成する絶縁基板を展開して示す斜視図。 第2の実施例に係るダイプレクサと従来のダイプレクサの電気特性を比較するグラフ。
符号の説明
100...第1の実施例にかかるダイプレクサ
102...ローパスフィルタ(LPF)端子
105...アンテナ(ANT)端子
111...ハイパスフィルタ(HPF)端子
124...ダイプレクサ100の第1の電極パターン
125...ダイプレクサ100の第2の電極パターン
126...ダイプレクサ100の第3の電極パターン
128...ダイプレクサ100の第4の電極パターン
129...ダイプレクサ100の第5の電極パターン
131...ダイプレクサ100の第6の電極パターン
132...電極225と電極229とを繋ぐスルーホール配線
133...電極227と電極231とを繋ぐスルーホール配線
152〜155...引き出し線
200...第2の実施例にかかるローパスフィルタ
200a〜200f...側面電極
203...ローパスフィルタ200の入力端子
204...ローパスフィルタ200の出力端子
216...ローパスフィルタ200の第1の電極パターン
217...ローパスフィルタ200の第2の電極パターン
218...ローパスフィルタ200の第3の電極パターン
220...ローパスフィルタ200の第4の電極パターン
251、253...引き出し線
300...従来のローパスフィルタ
320...ローパスフィルタ300の第4の電極パターン
351〜353...引き出し線
300a〜300c、300e...側面電極
400...従来のダイプレクサ
426...ダイプレクサ400の第3の電極パターン
431...ダイプレクサ400の第6の電極パターン
451〜456...引き出し線
400a、400c、400e...側面電極
D1〜D16...第1の実施例に係るダイプレクサ100の絶縁基板
E1〜E16...従来のダイプレクサ400の絶縁基板
F1〜F7...第2の実施例に係るローパスフィルタ200の絶縁基板
G1〜G7...従来のローパスフィルタ300の絶縁基板
C1〜C10...容量素子
L1、L2、L7、L8...コイル素子
Ls3〜Ls6、Ls9〜Ls14...寄生インダクタ

Claims (10)

  1. 複数の絶縁基板を積層してなる積層体を形成する積層型電子部品であって、
    前記積層体の側面に形成された複数のグランド用側面電極と、
    前記複数のグランド用側面電極の一部と接続されるグランド電極パターンを有する第1の絶縁基板と、
    前記複数のグランド用側面電極のうち前記第1の絶縁基板上のグランド電極パターンに接続されるグランド用側面電極とは異なるグランド用側面電極が接続されるグランド電極パターンを有する第2の絶縁基板と、
    前記第1の絶縁基板上のグランド電極パターンまたは前記第2の絶縁基板上のグランド電極パターンのいずれかに接続される受動素子を備える、積層型電子部品。
  2. 請求項1に記載の積層型電子部品は、さらに、前記受動素子を形成する電極パターンを有する絶縁基板を備える、積層型電子部品。
  3. 請求項1または請求項2のいずれかに記載の積層型電子部品において、
    前記複数のグランド用側面電極のうちの一部のグランド用側面電極が前記第2の絶縁基板上のグランド電極パターンと接続されている、積層型電子部品。
  4. 請求項1から請求項3のいずれか一項に記載の積層型電子部品において、
    前記第1の絶縁基板上のグランド電極パターン及び前記第2の絶縁基板上のグランド電極パターンには、同数の前記複数のグランド用側面電極が接続されている、積層型電子部品。
  5. 請求項1から請求項4のいずれか一項に記載の積層型電子部品において、
    前記第1の絶縁基板のグランド電極パターンと前記第2の絶縁基板上のグランド電極パターンとはスルーホール配線で接続されている、積層型電子部品。
  6. 複数の絶縁基板を積層してなる積層体を形成する積層型電子部品であって、
    前記積層体の側面に複数のグランド用側面電極と、
    前記グランド用側面電極の一部が接続されるグランド電極パターンを有する絶縁基板と、
    前記グランド電極パターンに接続される受動素子とを備える、積層型電子部品。
  7. 請求項6に記載の積層型電子部品において、
    前記グランド電極パターンと接続されない前記グランド用側面電極は、いずれの受動素子とも接続されないダミー電極である、積層型電子部品。
  8. 請求項1から請求項7のいずれかに記載の積層型電子部品において、
    前記受動素子は容量素子である、積層型電子部品。
  9. 請求項8に記載の積層型電子部品において、
    前記容量素子は、前記グランド電極パターンを容量素子を構成する一方の電極とする容量素子である、積層型電子部品。
  10. 請求項1から請求項9のいずれか一項に記載の積層型電子部品において、積層型電子部品はフィルタ回路またはダイプレクサ回路またはマルチプレクサ回路のいずれかを構成する、積層型電子部品。
JP2006076435A 2006-03-20 2006-03-20 積層型電子部品 Expired - Fee Related JP4738218B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006076435A JP4738218B2 (ja) 2006-03-20 2006-03-20 積層型電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006076435A JP4738218B2 (ja) 2006-03-20 2006-03-20 積層型電子部品

Publications (2)

Publication Number Publication Date
JP2007251106A true JP2007251106A (ja) 2007-09-27
JP4738218B2 JP4738218B2 (ja) 2011-08-03

Family

ID=38595029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006076435A Expired - Fee Related JP4738218B2 (ja) 2006-03-20 2006-03-20 積層型電子部品

Country Status (1)

Country Link
JP (1) JP4738218B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014179967A (ja) * 2013-02-15 2014-09-25 Murata Mfg Co Ltd 有極型ローパスフィルタ、およびこれを備えた分波器
JP2017184058A (ja) * 2016-03-30 2017-10-05 太陽誘電株式会社 ローパスフィルター

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001185441A (ja) * 1999-12-27 2001-07-06 Murata Mfg Co Ltd 積層コンデンサ、配線基板、デカップリング回路および高周波回路
JP2002118032A (ja) * 2000-10-06 2002-04-19 Tdk Corp 積層型電子部品
JP2003124769A (ja) * 2001-08-09 2003-04-25 Murata Mfg Co Ltd Lcフィルタ回路、積層型lcフィルタ、マルチプレクサおよび無線通信装置
JP2003198308A (ja) * 2001-12-25 2003-07-11 Ngk Spark Plug Co Ltd 積層型lcフィルタ
JP2004031926A (ja) * 2002-06-27 2004-01-29 Murata Mfg Co Ltd 積層コンデンサ、その製造方法、並びに、該積層コンデンサを内蔵した配線基板、デカップリング回路及び高周波回路
JP2005259982A (ja) * 2004-03-11 2005-09-22 Tdk Corp 積層セラミックコンデンサ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001185441A (ja) * 1999-12-27 2001-07-06 Murata Mfg Co Ltd 積層コンデンサ、配線基板、デカップリング回路および高周波回路
JP2002118032A (ja) * 2000-10-06 2002-04-19 Tdk Corp 積層型電子部品
JP2003124769A (ja) * 2001-08-09 2003-04-25 Murata Mfg Co Ltd Lcフィルタ回路、積層型lcフィルタ、マルチプレクサおよび無線通信装置
JP2003198308A (ja) * 2001-12-25 2003-07-11 Ngk Spark Plug Co Ltd 積層型lcフィルタ
JP2004031926A (ja) * 2002-06-27 2004-01-29 Murata Mfg Co Ltd 積層コンデンサ、その製造方法、並びに、該積層コンデンサを内蔵した配線基板、デカップリング回路及び高周波回路
JP2005259982A (ja) * 2004-03-11 2005-09-22 Tdk Corp 積層セラミックコンデンサ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014179967A (ja) * 2013-02-15 2014-09-25 Murata Mfg Co Ltd 有極型ローパスフィルタ、およびこれを備えた分波器
JP2017184058A (ja) * 2016-03-30 2017-10-05 太陽誘電株式会社 ローパスフィルター

Also Published As

Publication number Publication date
JP4738218B2 (ja) 2011-08-03

Similar Documents

Publication Publication Date Title
US10374568B2 (en) Common mode filter
JP5811243B2 (ja) コモンモードフィルタ
JP5613979B2 (ja) ノイズフィルタ
US10749494B2 (en) Noise filter circuit
JP2012195332A (ja) コモンモードノイズフィルタ
US10389330B2 (en) Electronic component
JP5796156B2 (ja) コモンモードノイズフィルタ
JP4738218B2 (ja) 積層型電子部品
JP2020167574A (ja) 複合型電子部品および電子回路
US9013248B2 (en) Filter circuit
JP2011114627A (ja) コモンモードノイズフィルタ
JP2001358551A (ja) フィルタ
US20220231653A1 (en) Circuit device and filter circuit
JP6451018B2 (ja) コモンモードフィルター
JP6344482B2 (ja) プリント基板へのフレキシブルケーブルの接続構造
JP6507504B2 (ja) インダクタ素子、及び、配線基板
JP2007258534A (ja) 積層型電子部品
JP4992735B2 (ja) 電子部品
US11870412B2 (en) Multilayer substrate, circuit device, and filter circuit substrate
JP6531880B2 (ja) ノイズ除去回路およびノイズ除去素子
JPWO2006085465A1 (ja) Lcフィルタ複合モジュール
JP6664257B2 (ja) ローパスフィルター
WO2012108122A1 (ja) コンデンサアレイ、及び、コンデンサアレイの実装方法
JP2009147732A (ja) 誘電体共振器
JP2009194567A (ja) 機能シート

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080501

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110426

R150 Certificate of patent or registration of utility model

Ref document number: 4738218

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees