JP2007250861A - Plasma etching method, plasma etching apparatus and computer storage medium - Google Patents

Plasma etching method, plasma etching apparatus and computer storage medium Download PDF

Info

Publication number
JP2007250861A
JP2007250861A JP2006072683A JP2006072683A JP2007250861A JP 2007250861 A JP2007250861 A JP 2007250861A JP 2006072683 A JP2006072683 A JP 2006072683A JP 2006072683 A JP2006072683 A JP 2006072683A JP 2007250861 A JP2007250861 A JP 2007250861A
Authority
JP
Japan
Prior art keywords
plasma
etching
plasma etching
layer
sicn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006072683A
Other languages
Japanese (ja)
Other versions
JP4684924B2 (en
Inventor
Ryoichi Yoshida
亮一 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2006072683A priority Critical patent/JP4684924B2/en
Priority to US11/682,935 priority patent/US20070218698A1/en
Publication of JP2007250861A publication Critical patent/JP2007250861A/en
Application granted granted Critical
Publication of JP4684924B2 publication Critical patent/JP4684924B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a plasma etching method capable of improving a selection ratio of SiCN to SiOCH, compared to a conventional method, and to provide a plasma etching apparatus and a computer storage medium. <P>SOLUTION: A trench 110 and a via hole 111 are formed on an SiOCH layer 103 as an interlayer insulating film. An SiCN layer 102 as an etching stopper layer is formed on a lower layer, and the SiCN layer 102 is subjected to plasma etching, using plasma of an etching gas containing CF<SB>4</SB>and NF<SB>3</SB>. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、SiOCH層に対してSiCN層を選択的にプラズマエッチングするプラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体に関する。   The present invention relates to a plasma etching method, a plasma etching apparatus, and a computer storage medium that selectively plasma etch a SiCN layer with respect to a SiOCH layer.

従来から半導体装置の製造工程においては、エッチングガスのプラズマを発生させ、このプラズマの作用によってエッチングを行うプラズマエッチングが多用されている。このようなプラズマエッチングにより、低誘電率膜からなる層間絶縁膜にビアホールやトレンチを形成する場合等に、下層にSiCN層を形成しておき、このSiCN層をエッチストッパー層として使用する技術が知られている。また、このようなSiCN層を、CF4単ガスからなるエッチングガスを使用して、プラズマエッチングすることが知られている(例えば、特許文献1参照。)。
特開2005−33168号公報
Conventionally, in a manufacturing process of a semiconductor device, plasma etching is often used in which etching gas plasma is generated and etching is performed by the action of the plasma. A technique is known in which a SiCN layer is formed as a lower layer and this SiCN layer is used as an etch stopper layer when via holes or trenches are formed in an interlayer insulating film made of a low dielectric constant film by such plasma etching. It has been. In addition, it is known that such an SiCN layer is subjected to plasma etching using an etching gas made of a CF 4 single gas (see, for example, Patent Document 1).
JP-A-2005-33168

上記したエッチストッパー層としてのSiCN層を、プラズマエッチングにより除去する工程(LRM(Liner Removal Step))では、層間絶縁膜としてのSiOCH層に対して選択的にSiCN層をプラズマエッチングすることが望ましい。   In the step of removing the SiCN layer as the etch stopper layer by plasma etching (LRM (Liner Removal Step)), the SiCN layer is preferably plasma etched selectively with respect to the SiOCH layer as the interlayer insulating film.

しかしながら、上記のCF4の単ガスからなるエッチングガスを使用したプラズマエッチングでは、SiOCH層のエッチングレートに対するSiCN層のエッチングレートの比(選択比)は、0.8程度であり、SiCN層のエッチング中に、不所望に多くのSiOCH層がエッチングされてしまうという課題があった。 However, in the plasma etching using the etching gas composed of the CF 4 single gas, the ratio (selection ratio) of the etching rate of the SiCN layer to the etching rate of the SiOCH layer is about 0.8, and the etching of the SiCN layer is performed. There is a problem that many SiOCH layers are undesirably etched.

本発明は、上記課題を解決するためになされたもので、従来に比べてSiOCHに対するSiCNの選択比を向上させることのできるプラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体を提供することを目的とする。   The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a plasma etching method, a plasma etching apparatus, and a computer storage medium that can improve the selection ratio of SiCN to SiOCH as compared with the conventional one. To do.

請求項1記載のプラズマエッチング方法は、SiOCH層とSiCN層が形成された被処理基板の前記SiCN層を、エッチングガスのプラズマを発生させてプラズマエッチングするプラズマエッチング方法であって、前記エッチングガスとして、CF4とNF3とを含む混合ガスを用い、前記SiOCH層に対して前記SiCN層を選択的にプラズマエッチングすることを特徴とする。 The plasma etching method according to claim 1, wherein the SiCN layer of the substrate to be processed on which the SiOCH layer and the SiCN layer are formed is plasma-etched by generating plasma of an etching gas, and the etching gas is used as the etching gas. The SiCN layer is selectively plasma etched with respect to the SiOCH layer using a mixed gas containing CF 4 and NF 3 .

請求項2記載のプラズマエッチング方法は、トレンチとビアホールが形成されたSiOCH層の下層にエッチストッパー層としてSiCN層が形成された被処理基板の前記SiCN層を、エッチングガスのプラズマを発生させてプラズマエッチングするプラズマエッチング方法であって、前記エッチングガスとして、CF4とNF3とを含む混合ガスを用い、前記SiOCH層に対して前記SiCN層を選択的にプラズマエッチングすることを特徴とする。 3. The plasma etching method according to claim 2, wherein the SiCN layer of the substrate to be processed in which the SiCN layer is formed as an etch stopper layer under the SiOCH layer in which the trench and the via hole are formed is generated by generating plasma of an etching gas. A plasma etching method for etching, wherein the SiCN layer is selectively plasma-etched with respect to the SiOCH layer by using a mixed gas containing CF 4 and NF 3 as the etching gas.

請求項3記載のプラズマエッチング方法は、請求項1又は2記載のプラズマエッチング方法であって、SiOCHに対するSiCNの選択比(SiCNのエッチングレート/SiOCHのエッチングレート)が1.1以上であることを特徴とする。   The plasma etching method according to claim 3 is the plasma etching method according to claim 1 or 2, wherein a selection ratio of SiCN to SiOCH (SiCN etching rate / SiOCH etching rate) is 1.1 or more. Features.

請求項4記載のプラズマエッチング方法は、請求項1〜3いずれか1項記載のプラズマエッチング方法であって、前記エッチングガスのCF4流量に対するNF3流量が6%以上であることを特徴とする。 The plasma etching method according to claim 4 is the plasma etching method according to any one of claims 1 to 3, wherein an NF 3 flow rate with respect to a CF 4 flow rate of the etching gas is 6% or more. .

請求項5記載のプラズマエッチング方法は、 請求項1〜4いずれか1項記載のプラズマエッチング方法であって、処理チャンバー内に上部電極と下部電極とが対向配置され、前記下部電極上に前記被処理基板が配置されて、前記上部電極又は前記下部電極にプラズマ発生用の第1の高周波電力が印加されるとともに、前記下部電極に前記第1の高周波電力より周波数の低いイオン引き込み用の第2の高周波電力が印加されるプラズマエッチング装置を使用し、前記下部電極に印加される第2の高周波電力が、1平方センチメートルあたり0.42W以下であることを特徴とする。   The plasma etching method according to claim 5 is the plasma etching method according to any one of claims 1 to 4, wherein an upper electrode and a lower electrode are disposed to face each other in a processing chamber, and the substrate is placed on the lower electrode. A processing substrate is disposed, and a first high-frequency power for generating plasma is applied to the upper electrode or the lower electrode, and a second ion-introducing second frequency that is lower than the first high-frequency power is applied to the lower electrode. The second high frequency power applied to the lower electrode is 0.42 W or less per square centimeter.

請求項6記載のプラズマエッチング装置は、半導体基板を収容する処理チャンバーと、 前記処理チャンバー内にエッチングガスを供給する処理ガス供給手段と、前記処理ガス供給手段から供給された前記エッチングガスをプラズマ化して前記半導体基板をプラズマ処理するプラズマ生成手段と、前記処理チャンバー内で請求項1から請求項5いずれか1項記載のプラズマエッチング方法が行われるように制御する制御部とを備えたことを特徴とする。   The plasma etching apparatus according to claim 6, wherein a processing chamber for housing a semiconductor substrate, a processing gas supply means for supplying an etching gas into the processing chamber, and the etching gas supplied from the processing gas supply means are converted into plasma. A plasma generation unit that performs plasma processing on the semiconductor substrate, and a control unit that controls the plasma etching method according to any one of claims 1 to 5 to be performed in the processing chamber. And

請求項7記載のコンピュータ記憶媒体は、コンピュータ上で動作する制御プログラムが記憶されたコンピュータ記憶媒体であって、前記制御プログラムは、実行時に請求項1から請求項5いずれか1項記載のプラズマエッチング方法が行われるようにプラズマエッチング装置を制御することを特徴とする。   The computer storage medium according to claim 7 is a computer storage medium in which a control program operating on a computer is stored, and the control program is executed during execution of the plasma etching according to any one of claims 1 to 5. The plasma etching apparatus is controlled so that the method is performed.

本発明によれば、従来に比べてSiOCHに対するSiCNの選択比を向上させることのできるプラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the plasma etching method, plasma etching apparatus, and computer storage medium which can improve the selection ratio of SiCN with respect to SiOCH compared with the past can be provided.

以下、本発明の実施の形態について図面を参照して説明する。図1は、本実施形態に係るプラズマエッチング方法における半導体ウエハ(半導体基板)Wの断面構成を拡大して示すものであり、図2は、本実施形態に係るプラズマエッチング装置の構成を示すものである。まず、図2を参照してプラズマエッチング装置の構成について説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 shows an enlarged cross-sectional configuration of a semiconductor wafer (semiconductor substrate) W in the plasma etching method according to the present embodiment, and FIG. 2 shows a configuration of the plasma etching apparatus according to the present embodiment. is there. First, the configuration of the plasma etching apparatus will be described with reference to FIG.

プラズマエッチング装置1は、電極板が上下平行に対向し、プラズマ形成用電源が接続された容量結合型平行平板エッチング装置として構成されている。   The plasma etching apparatus 1 is configured as a capacitively coupled parallel plate etching apparatus in which electrode plates are opposed in parallel in the vertical direction and a power source for plasma formation is connected.

プラズマエッチング装置1は、例えば表面が陽極酸化処理されたアルミニウム等からなり円筒形状に成形された処理チャンバー(処理容器)2を有しており、この処理チャンバー2は接地されている。処理チャンバー2内の底部にはセラミックなどの絶縁板3を介して、被処理物、例えば半導体ウエハWを載置するための略円柱状のサセプタ支持台4が設けられている。さらに、このサセプタ支持台4の上には、下部電極を構成するサセプタ5が設けられている。このサセプタ5には、ハイパスフィルター(HPF)6が接続されている。   The plasma etching apparatus 1 has a processing chamber (processing container) 2 formed of, for example, aluminum whose surface is anodized and formed into a cylindrical shape, and the processing chamber 2 is grounded. A substantially cylindrical susceptor support 4 for placing an object to be processed, for example, a semiconductor wafer W, is provided at the bottom of the processing chamber 2 via an insulating plate 3 such as ceramic. Further, a susceptor 5 constituting a lower electrode is provided on the susceptor support 4. A high pass filter (HPF) 6 is connected to the susceptor 5.

サセプタ支持台4の内部には、冷媒室7が設けられており、この冷媒室7には、冷媒が冷媒導入管8を介して導入されて循環し冷媒排出管9から排出される。そして、その冷熱がサセプタ5を介して半導体ウエハWに対して伝熱され、これにより半導体ウエハWが所望の温度に制御される。   A refrigerant chamber 7 is provided inside the susceptor support 4, and a refrigerant is introduced into the refrigerant chamber 7 through a refrigerant introduction pipe 8, circulated, and discharged from a refrigerant discharge pipe 9. Then, the cold heat is transferred to the semiconductor wafer W through the susceptor 5, whereby the semiconductor wafer W is controlled to a desired temperature.

サセプタ5は、その上側中央部が凸状の円板状に成形され、その上に半導体ウエハWと略同形の静電チャック11が設けられている。静電チャック11は、絶縁材の間に電極12を配置して構成されている。そして、電極12に接続された直流電源13から例えば1.5kVの直流電圧が印加されることにより、例えばクーロン力によって半導体ウエハWを静電吸着する。   The upper center portion of the susceptor 5 is formed in a convex disk shape, and an electrostatic chuck 11 having substantially the same shape as the semiconductor wafer W is provided thereon. The electrostatic chuck 11 is configured by disposing an electrode 12 between insulating materials. Then, when a DC voltage of, for example, 1.5 kV is applied from the DC power source 13 connected to the electrode 12, the semiconductor wafer W is electrostatically attracted by, for example, Coulomb force.

絶縁板3、サセプタ支持台4、サセプタ5、静電チャック11には、半導体ウエハWの裏面に、伝熱媒体(例えばHeガス等)を供給するためのガス通路14が形成されており、この伝熱媒体を介してサセプタ5の冷熱が半導体ウエハWに伝達され半導体ウエハWが所定の温度に維持されるようになっている。   The insulating plate 3, the susceptor support 4, the susceptor 5, and the electrostatic chuck 11 are formed with a gas passage 14 for supplying a heat transfer medium (for example, He gas) on the back surface of the semiconductor wafer W. The cold heat of the susceptor 5 is transmitted to the semiconductor wafer W via the heat transfer medium so that the semiconductor wafer W is maintained at a predetermined temperature.

サセプタ5の上端周縁部には、静電チャック11上に載置された半導体ウエハWを囲むように、環状のフォーカスリング15が配置されている。このフォーカスリング15は、例えば、シリコンなどの導電性材料から構成されており、エッチングの均一性を向上させる作用を有する。   An annular focus ring 15 is disposed at the upper peripheral edge of the susceptor 5 so as to surround the semiconductor wafer W placed on the electrostatic chuck 11. The focus ring 15 is made of, for example, a conductive material such as silicon, and has an effect of improving etching uniformity.

サセプタ5の上方には、このサセプタ5と平行に対向して上部電極21が設けられている。この上部電極21は、絶縁材22を介して、処理チャンバー2の上部に支持されている。上部電極21は、電極板24と、この電極板24を支持する導電性材料からなる電極支持体25とによって構成されている。電極板24は、例えば、SiやSiC等の導電体または半導体で構成され、多数の吐出孔23を有する。この電極板24は、サセプタ5との対向面を形成する。   An upper electrode 21 is provided above the susceptor 5 so as to face the susceptor 5 in parallel. The upper electrode 21 is supported on the upper portion of the processing chamber 2 via an insulating material 22. The upper electrode 21 includes an electrode plate 24 and an electrode support 25 made of a conductive material that supports the electrode plate 24. The electrode plate 24 is made of, for example, a conductor such as Si or SiC, or a semiconductor, and has a large number of discharge holes 23. The electrode plate 24 forms a surface facing the susceptor 5.

上部電極21における電極支持体25の中央にはガス導入口26が設けられ、このガス導入口26には、ガス供給管27が接続されている。さらにこのガス供給管27には、バルブ28、並びにマスフローコントローラ29を介して、処理ガス供給源30が接続されている。処理ガス供給源30から、プラズマエッチング処理のためのエッチングガスが供給される。   A gas inlet 26 is provided in the center of the electrode support 25 in the upper electrode 21, and a gas supply pipe 27 is connected to the gas inlet 26. Further, a processing gas supply source 30 is connected to the gas supply pipe 27 via a valve 28 and a mass flow controller 29. An etching gas for plasma etching processing is supplied from the processing gas supply source 30.

処理チャンバー2の底部には排気管31が接続されており、この排気管31には排気装置35が接続されている。排気装置35はターボ分子ポンプなどの真空ポンプを備えており、処理チャンバー2内を所定の減圧雰囲気、例えば1Pa以下の所定の圧力まで真空引き可能なように構成されている。また、処理チャンバー2の側壁にはゲートバルブ32が設けられており、このゲートバルブ32を開にした状態で半導体ウエハWが隣接するロードロック室(図示せず)との間で搬送されるようになっている。   An exhaust pipe 31 is connected to the bottom of the processing chamber 2, and an exhaust device 35 is connected to the exhaust pipe 31. The exhaust device 35 includes a vacuum pump such as a turbo molecular pump, and is configured to be able to evacuate the processing chamber 2 to a predetermined reduced pressure atmosphere, for example, a predetermined pressure of 1 Pa or less. Further, a gate valve 32 is provided on the side wall of the processing chamber 2 so that the semiconductor wafer W is transferred to and from an adjacent load lock chamber (not shown) with the gate valve 32 opened. It has become.

上部電極21には、第1の高周波電源40が接続されており、その給電線には整合器41が介挿されている。また、上部電極21にはローパスフィルター(LPF)42が接続されている。この第1の高周波電源40は、50〜150MHzの範囲の周波数を有している。このように高い周波数を印加することにより処理チャンバー2内に好ましい解離状態でかつ高密度のプラズマを形成することができる。   A first high frequency power supply 40 is connected to the upper electrode 21, and a matching device 41 is inserted in the feeder line. Further, a low pass filter (LPF) 42 is connected to the upper electrode 21. The first high frequency power supply 40 has a frequency in the range of 50 to 150 MHz. By applying such a high frequency, it is possible to form a high-density plasma in a preferable dissociated state in the processing chamber 2.

下部電極としてのサセプタ5には、第2の高周波電源50が接続されており、その給電線には整合器51が介挿されている。この第2の高周波電源50は、第1の高周波電源40より低い周波数の範囲を有しており、このような範囲の周波数を印加することにより、被処理体である半導体ウエハWに対してダメージを与えることなく適切なイオン作用を与えることができる。第2の高周波電源50の周波数は1〜20MHzの範囲が好ましい。   A second high-frequency power source 50 is connected to the susceptor 5 serving as a lower electrode, and a matching unit 51 is interposed in the power supply line. The second high-frequency power supply 50 has a lower frequency range than the first high-frequency power supply 40. By applying a frequency in such a range, the semiconductor wafer W that is the object to be processed is damaged. Appropriate ion action can be given without giving. The frequency of the second high frequency power supply 50 is preferably in the range of 1 to 20 MHz.

上記構成のプラズマエッチング装置1は、制御部60によって、その動作が統括的に制御される。この制御部60には、CPUを備えプラズマエッチング装置1の各部を制御するプロセスコントローラ61と、ユーザインタフェース62と、記憶部63とが設けられている。   The operation of the plasma etching apparatus 1 having the above configuration is controlled by the control unit 60. The control unit 60 includes a process controller 61 that includes a CPU and controls each unit of the plasma etching apparatus 1, a user interface 62, and a storage unit 63.

ユーザインタフェース62は、工程管理者がプラズマエッチング装置1を管理するためにコマンドの入力操作を行うキーボードや、プラズマエッチング装置1の稼働状況を可視化して表示するディスプレイ等から構成されている。   The user interface 62 includes a keyboard that allows a process manager to input commands in order to manage the plasma etching apparatus 1, a display that visualizes and displays the operating status of the plasma etching apparatus 1, and the like.

記憶部63には、プラズマエッチング装置1で実行される各種処理をプロセスコントローラ61の制御にて実現するための制御プログラム(ソフトウエア)や処理条件データ等が記憶されたレシピが格納されている。そして、必要に応じて、ユーザインタフェース62からの指示等にて任意のレシピを記憶部63から呼び出してプロセスコントローラ61に実行させることで、プロセスコントローラ61の制御下で、プラズマエッチング装置1での所望の処理が行われる。また、制御プログラムや処理条件データ等のレシピは、コンピュータで読取り可能なコンピュータ記憶媒体(例えば、ハードディスク、CD、フレキシブルディスク、半導体メモリ等)などに格納された状態のものを利用したり、或いは、他の装置から、例えば専用回線を介して随時伝送させてオンラインで利用したりすることも可能である。   The storage unit 63 stores a recipe in which a control program (software) for realizing various processes executed by the plasma etching apparatus 1 under the control of the process controller 61 and processing condition data are stored. Then, if necessary, an arbitrary recipe is called from the storage unit 63 by an instruction from the user interface 62 and is executed by the process controller 61, so that a desired one in the plasma etching apparatus 1 is controlled under the control of the process controller 61. Is performed. In addition, recipes such as control programs and processing condition data may be stored in a computer-readable computer storage medium (eg, hard disk, CD, flexible disk, semiconductor memory, etc.), or It is also possible to transmit the data from other devices as needed via a dedicated line and use it online.

上記構成のプラズマエッチング装置1によって、半導体ウエハWのプラズマエッチングを行う場合、まず、半導体ウエハWは、ゲートバルブ32が開放された後、図示しないロードロック室から処理チャンバー2内へと搬入され、静電チャック11上に載置される。そして、直流電源13から直流電圧が印加されることによって、半導体ウエハWが静電チャック11上に静電吸着される。次いで、ゲートバルブ32が閉じられ、排気装置35によって、処理チャンバー2内が所定の真空度まで真空引きされる。   When performing plasma etching of the semiconductor wafer W by the plasma etching apparatus 1 having the above configuration, first, after the gate valve 32 is opened, the semiconductor wafer W is carried into the processing chamber 2 from a load lock chamber (not shown), It is placed on the electrostatic chuck 11. The semiconductor wafer W is electrostatically attracted onto the electrostatic chuck 11 by applying a DC voltage from the DC power source 13. Next, the gate valve 32 is closed, and the processing chamber 2 is evacuated to a predetermined degree of vacuum by the exhaust device 35.

その後、バルブ28が開放されて、処理ガス供給源30から所定のエッチングガスが、マスフローコントローラ29によってその流量が調整されつつ、処理ガス供給管27、ガス導入口26を通って上部電極21の中空部へと導入され、さらに電極板24の吐出孔23を通って、図2の矢印に示すように、半導体ウエハWに対して均一に吐出される。   Thereafter, the valve 28 is opened, and the flow rate of a predetermined etching gas from the processing gas supply source 30 is adjusted by the mass flow controller 29 while passing through the processing gas supply pipe 27 and the gas inlet 26, so that the upper electrode 21 is hollow. Then, the liquid is uniformly discharged onto the semiconductor wafer W through the discharge holes 23 of the electrode plate 24 as shown by the arrows in FIG.

そして、処理チャンバー2内の圧力が、所定の圧力に維持される。その後、第1の高周波電源40から所定の周波数の高周波電力が上部電極21に印加される。これにより、上部電極21と下部電極としてのサセプタ5との間に高周波電界が生じ、エッチングガスが解離してプラズマ化する。   Then, the pressure in the processing chamber 2 is maintained at a predetermined pressure. Thereafter, high frequency power having a predetermined frequency is applied to the upper electrode 21 from the first high frequency power supply 40. As a result, a high-frequency electric field is generated between the upper electrode 21 and the susceptor 5 as the lower electrode, and the etching gas is dissociated into plasma.

他方、第2の高周波電源50から、上記の第1の高周波電源40より低い周波数の高周波電力が下部電極であるサセプタ5に印加される。これにより、プラズマ中のイオンがサセプタ5側へ引き込まれ、イオンアシストによりエッチングの異方性が高められる。   On the other hand, high frequency power having a frequency lower than that of the first high frequency power supply 40 is applied from the second high frequency power supply 50 to the susceptor 5 serving as the lower electrode. Thereby, ions in the plasma are drawn to the susceptor 5 side, and the anisotropy of etching is enhanced by ion assist.

そして、所定のプラズマエッチング処理が終了すると、高周波電力の供給及び処理ガスの供給が停止され、上記した手順とは逆の手順で、半導体ウエハWが処理チャンバー2内から搬出される。   Then, when the predetermined plasma etching process is completed, the supply of high-frequency power and the supply of process gas are stopped, and the semiconductor wafer W is unloaded from the process chamber 2 by a procedure reverse to the procedure described above.

次に、図1を参照して、本実施形態に係るプラズマエッチング方法について説明する。図1(a)に示すように、被処理基板としての半導体ウエハWの表面には、下側から順に、銅等の金属からなる導体層101、エッチストッパー層としてのSiCN層102、層間絶縁膜としてのSiOCH層103が形成されている。また、SiOCH層103には、ビアホール111とトレンチ110が形成されている。そして、この状態から、SiCN層102をプラズマエッチングにより除去し、図1(b)に示す状態とする。   Next, the plasma etching method according to this embodiment will be described with reference to FIG. As shown in FIG. 1A, on the surface of a semiconductor wafer W as a substrate to be processed, a conductor layer 101 made of a metal such as copper, a SiCN layer 102 as an etch stopper layer, an interlayer insulating film, in that order from the bottom. As a result, a SiOCH layer 103 is formed. Further, a via hole 111 and a trench 110 are formed in the SiOCH layer 103. Then, from this state, the SiCN layer 102 is removed by plasma etching to obtain the state shown in FIG.

実施例1として、図2に示したプラズマエッチング装置1を使用し、図1に示した構造の半導体ウエハW(直径30cm)に、プラズマエッチングを、以下に示すようなレシピにより実施した。   As Example 1, the plasma etching apparatus 1 shown in FIG. 2 was used, and plasma etching was performed on the semiconductor wafer W (diameter 30 cm) having the structure shown in FIG.

なお、以下に示される各実施例の処理レシピは、制御部60の記憶部63から読み出されて、プロセスコントローラ61に取り込まれ、プロセスコントローラ61がプラズマエッチング装置1の各部を制御プログラムに基づいて制御することにより、読み出された処理レシピ通りのプラズマエッチング工程が実行される。   In addition, the process recipe of each Example shown below is read from the memory | storage part 63 of the control part 60, is taken in by the process controller 61, and the process controller 61 performs each part of the plasma etching apparatus 1 based on a control program. By controlling, the plasma etching process according to the read processing recipe is executed.

エッチングガス:CF4 /NF3=150/50sccm、圧力13.3Pa(100mTorr)、電力(上部/下部)=450/300W、温度(下部/上部/側壁部)=40/60/60℃、電極間距離=35mm、冷却用ヘリウム圧力(中央部/周辺部)=1995/5320Pa(15/40Torr)、エッチング時間=15秒。 Etching gas: CF 4 / NF 3 = 150/50 sccm, pressure 13.3 Pa (100 mTorr), power (upper / lower) = 450/300 W, temperature (lower / upper / side wall) = 40/60/60 ° C., electrode Inter-space distance = 35 mm, cooling helium pressure (center / peripheral) = 1995/5320 Pa (15/40 Torr), etching time = 15 seconds.

上記のプラズマエッチングにおけるSiCNのエッチングレートは、292nm/min、SiOCHのエッチングレートは、160nm/min、選択比(SiCNのエッチングレート/SiOCHのエッチングレート)は、1.8であった。   In the above plasma etching, the etching rate of SiCN was 292 nm / min, the etching rate of SiOCH was 160 nm / min, and the selection ratio (SiCN etching rate / SiOCH etching rate) was 1.8.

次に、比較例1として、上記のエッチングガス中のNF3を除き、CF4単ガスとした点以外は上記の実施例と同じ条件として、プラズマエッチングを行った。このプラズマエッチングにおけるSiCNのエッチングレートは、130nm/min、SiOCHのエッチングレートは、160nm/min、選択比(SiCNのエッチングレート/SiOCHのエッチングレート)は、0.8であった。したがって、上記実施例では、比較例1に比べて2倍以上の選択比であった。 Next, as Comparative Example 1, plasma etching was performed under the same conditions as in the above example except that NF 3 in the above etching gas was used and a CF 4 single gas was used. In this plasma etching, the etching rate of SiCN was 130 nm / min, the etching rate of SiOCH was 160 nm / min, and the selectivity (SiCN etching rate / SiOCH etching rate) was 0.8. Therefore, in the said Example, it was a selection ratio more than twice compared with the comparative example 1.

次に、実施例2,3として、NF3の流量を20sccm、10sccmに減少させた以外は、上記の実施例1と同じ条件としてプラズマエッチングを行った。この結果、実施例2(NF3流量=20sccm)では、SiCNのエッチングレートは、238nm/min、SiOCHのエッチングレートは、160nm/min、選択比(SiCNのエッチングレート/SiOCHのエッチングレート)は、1.5であった。また、実施例3(NF3流量=10sccm)では、SiCNのエッチングレートは、162nm/min、SiOCHのエッチングレートは、132nm/min、選択比(SiCNのエッチングレート/SiOCHのエッチングレート)は、1.2であった。 Next, as Examples 2 and 3 , plasma etching was performed under the same conditions as in Example 1 except that the flow rate of NF 3 was reduced to 20 sccm and 10 sccm. As a result, in Example 2 (NF 3 flow rate = 20 sccm), the etching rate of SiCN is 238 nm / min, the etching rate of SiOCH is 160 nm / min, and the selection ratio (SiCN etching rate / SiOCH etching rate) is: 1.5. In Example 3 (NF 3 flow rate = 10 sccm), the etching rate of SiCN is 162 nm / min, the etching rate of SiOCH is 132 nm / min, and the selection ratio (SiCN etching rate / SiOCH etching rate) is 1. .2.

図3のグラフは、縦軸を選択比、横軸をNF3の流量として、上記の実施例1〜3と、比較例の選択比の結果をプロットしたものである。このグラフに示されるように、上記の範囲においては、NF3の流量を増大させるに従って、選択比が向上する。また、選択比が1よりも大きくなり、選択性が発揮されて選択比が1.1以上となるためには、NF3の流量を9sccm以上とすれば良く、CF4 流量(150sccm)に対する流量比で表せば6%以上となる。したがって、NF3の流量は、CF4 流量に対して流量比で6%以上とすることが好ましい。また、7%以上とすると、選択比を1.2以上とすることができるのでさらに好ましい。 The graph of FIG. 3 plots the results of the selection ratios of Examples 1 to 3 and the comparative example, with the vertical axis indicating the selection ratio and the horizontal axis indicating the flow rate of NF 3 . As shown in this graph, in the above range, the selectivity improves as the flow rate of NF 3 is increased. In addition, in order for the selection ratio to be greater than 1 and the selectivity to be exerted so that the selection ratio is 1.1 or more, the flow rate of NF 3 may be 9 sccm or more, and the flow rate for the CF 4 flow rate (150 sccm). The ratio is 6% or more. Therefore, the flow rate of NF 3 is preferably 6% or more in terms of the flow rate ratio with respect to the CF 4 flow rate. Moreover, when it is 7% or more, since the selection ratio can be 1.2 or more, it is more preferable.

比較例2,3,4として、上記実施例1におけるNF3の代わりに、N2(流量=150sccm)を添加した比較例2、CH22(流量=10sccm)を添加した比較例3、CO(流量=100sccm)を添加した比較例3について同様なプラズマエッチングを行った。この結果、これらの比較例2,3,4では、いずれも選択比が1.0となり、選択比を1.1以上とすることができなかった。 As Comparative Examples 2, 3, and 4, instead of NF 3 in Example 1 above, Comparative Example 2 to which N 2 (flow rate = 150 sccm) was added, Comparative Example 3 to which CH 2 F 2 (flow rate = 10 sccm) was added, Similar plasma etching was performed on Comparative Example 3 to which CO (flow rate = 100 sccm) was added. As a result, in these Comparative Examples 2, 3, and 4, the selection ratio was 1.0, and the selection ratio could not be 1.1 or more.

次に、実施例4として、以下の条件でプラズマエッチングを行った。エッチングガス:CF4 /NF3=150/50sccm、圧力13.3Pa(100mTorr)、電力(上部/下部)=450/200W、温度(下部/上部/側壁部)=40/60/60℃、電極間距離=35mm、冷却用ヘリウム圧力(中央部/周辺部)=1995/5320Pa(15/40Torr)、エッチング時間=15秒。 Next, as Example 4, plasma etching was performed under the following conditions. Etching gas: CF 4 / NF 3 = 150/50 sccm, pressure 13.3 Pa (100 mTorr), power (upper / lower) = 450/200 W, temperature (lower / upper / side wall) = 40/60/60 ° C., electrode Inter-space distance = 35 mm, cooling helium pressure (center / peripheral) = 1995/5320 Pa (15/40 Torr), etching time = 15 seconds.

すなわち、上記の実施例4では、実施例1に比べて下部電極の電力を300Wから200Wに低下させたもので、他の条件については、実施例1と同一である。この結果、SiCNのエッチングレートは、190nm/min、SiOCHのエッチングレートは、60nm/min、選択比(SiCNのエッチングレート/SiOCHのエッチングレート)は、3.2であった。この結果から、下部電極の電力は、ある程度低い方が選択比は向上することが分かった。このため下部電極の電力は、直径30cmの半導体ウエハWについて、300W以下(1平方センチメートルあたり0.42W以下)とすることが好ましく、さらには、200W以下(1平方センチメートルあたり0.28W以下)とすることが好ましい。   That is, in Example 4 described above, the power of the lower electrode is reduced from 300 W to 200 W as compared to Example 1, and the other conditions are the same as in Example 1. As a result, the etching rate of SiCN was 190 nm / min, the etching rate of SiOCH was 60 nm / min, and the selectivity (SiCN etching rate / SiOCH etching rate) was 3.2. From this result, it was found that the selectivity is improved when the power of the lower electrode is lower to some extent. For this reason, the power of the lower electrode is preferably 300 W or less (0.42 W or less per square centimeter) for a semiconductor wafer W having a diameter of 30 cm, and more preferably 200 W or less (0.28 W or less per square centimeter). Is preferred.

以上説明したとおり、本実施形態によれば、従来に比べてSiOCHに対するSiCNの選択比を向上させることができた。なお、本発明は上記の実施形態に限定されるものではなく、各種の変形が可能である。例えば、プラズマエッチング装置は、図2に示した平行平板型の上下部高周波印加型に限らず、各種のプラズマエッチング装置を使用することができる。   As described above, according to the present embodiment, the selection ratio of SiCN to SiOCH can be improved as compared with the prior art. In addition, this invention is not limited to said embodiment, Various deformation | transformation are possible. For example, the plasma etching apparatus is not limited to the parallel plate type upper and lower high frequency application type shown in FIG. 2, and various plasma etching apparatuses can be used.

本発明の実施形態のエッチング方法に係る半導体ウエハの断面構成を示す図。The figure which shows the cross-sectional structure of the semiconductor wafer which concerns on the etching method of embodiment of this invention. 本発明の実施形態に係るエッチング装置の概略構成を示す図。The figure which shows schematic structure of the etching apparatus which concerns on embodiment of this invention. NF3の流量と選択比の関係を示すグラフ。Graph showing the flow rate and the selectivity of the relationship NF 3.

符号の説明Explanation of symbols

101……導体層、102……SiCN層、103……SiOCH層、110……トレンチ、111……ビアホール。   101... Conductor layer, 102... SiCN layer, 103... SiOCH layer, 110... Trench, 111.

Claims (7)

SiOCH層とSiCN層が形成された被処理基板の前記SiCN層を、エッチングガスのプラズマを発生させてプラズマエッチングするプラズマエッチング方法であって、
前記エッチングガスとして、CF4とNF3とを含む混合ガスを用い、前記SiOCH層に対して前記SiCN層を選択的にプラズマエッチングすることを特徴とするプラズマエッチング方法。
A plasma etching method for plasma-etching the SiCN layer of a substrate to be processed on which a SiOCH layer and a SiCN layer are formed by generating plasma of an etching gas,
A plasma etching method comprising selectively etching the SiCN layer with respect to the SiOCH layer by using a mixed gas containing CF 4 and NF 3 as the etching gas.
トレンチとビアホールが形成されたSiOCH層の下層にエッチストッパー層としてSiCN層が形成された被処理基板の前記SiCN層を、エッチングガスのプラズマを発生させてプラズマエッチングするプラズマエッチング方法であって、
前記エッチングガスとして、CF4とNF3とを含む混合ガスを用い、前記SiOCH層に対して前記SiCN層を選択的にプラズマエッチングすることを特徴とするプラズマエッチング方法。
A plasma etching method for plasma-etching the SiCN layer of a substrate to be processed in which a SiCN layer is formed as an etch stopper layer under a SiOCH layer in which a trench and a via hole are formed, by generating plasma of an etching gas,
A plasma etching method comprising selectively etching the SiCN layer with respect to the SiOCH layer by using a mixed gas containing CF 4 and NF 3 as the etching gas.
請求項1又は2記載のプラズマエッチング方法であって、
SiOCHに対するSiCNの選択比(SiCNのエッチングレート/SiOCHのエッチングレート)が1.1以上であることを特徴とするプラズマエッチング方法。
The plasma etching method according to claim 1 or 2,
A plasma etching method, wherein a selection ratio of SiCN to SiOCH (SiCN etching rate / SiOCH etching rate) is 1.1 or more.
請求項1〜3いずれか1項記載のプラズマエッチング方法であって、
前記エッチングガスのCF4流量に対するNF3流量が6%以上であることを特徴とするプラズマエッチング方法。
The plasma etching method according to any one of claims 1 to 3,
A plasma etching method, wherein an NF 3 flow rate relative to a CF 4 flow rate of the etching gas is 6% or more.
請求項1〜4いずれか1項記載のプラズマエッチング方法であって、
処理チャンバー内に上部電極と下部電極とが対向配置され、前記下部電極上に前記被処理基板が配置されて、前記上部電極又は前記下部電極にプラズマ発生用の第1の高周波電力が印加されるとともに、前記下部電極に前記第1の高周波電力より周波数の低いイオン引き込み用の第2の高周波電力が印加されるプラズマエッチング装置を使用し、前記下部電極に印加される第2の高周波電力が、1平方センチメートルあたり0.42W以下であることを特徴とするプラズマエッチング方法。
A plasma etching method according to any one of claims 1 to 4,
An upper electrode and a lower electrode are disposed opposite to each other in the processing chamber, the substrate to be processed is disposed on the lower electrode, and a first high-frequency power for generating plasma is applied to the upper electrode or the lower electrode. And using a plasma etching apparatus in which a second high frequency power for ion attraction lower in frequency than the first high frequency power is applied to the lower electrode, and the second high frequency power applied to the lower electrode is: A plasma etching method characterized by being 0.42 W or less per square centimeter.
半導体基板を収容する処理チャンバーと、
前記処理チャンバー内にエッチングガスを供給する処理ガス供給手段と、
前記処理ガス供給手段から供給された前記エッチングガスをプラズマ化して前記半導体基板をプラズマ処理するプラズマ生成手段と、
前記処理チャンバー内で請求項1から請求項5いずれか1項記載のプラズマエッチング方法が行われるように制御する制御部と
を備えたことを特徴とするプラズマエッチング装置。
A processing chamber containing a semiconductor substrate;
A processing gas supply means for supplying an etching gas into the processing chamber;
Plasma generating means for converting the etching gas supplied from the processing gas supply means into plasma and processing the semiconductor substrate;
A plasma etching apparatus comprising: a control unit that controls the plasma etching method according to any one of claims 1 to 5 to be performed in the processing chamber.
コンピュータ上で動作する制御プログラムが記憶されたコンピュータ記憶媒体であって、
前記制御プログラムは、実行時に請求項1から請求項5いずれか1項記載のプラズマエッチング方法が行われるようにプラズマエッチング装置を制御することを特徴とするコンピュータ記憶媒体。

A computer storage medium storing a control program that runs on a computer,
6. The computer storage medium according to claim 1, wherein the control program controls the plasma etching apparatus so that the plasma etching method according to claim 1 is performed at the time of execution.

JP2006072683A 2006-03-16 2006-03-16 Plasma etching method, plasma etching apparatus and computer storage medium Expired - Fee Related JP4684924B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006072683A JP4684924B2 (en) 2006-03-16 2006-03-16 Plasma etching method, plasma etching apparatus and computer storage medium
US11/682,935 US20070218698A1 (en) 2006-03-16 2007-03-07 Plasma etching method, plasma etching apparatus, and computer-readable storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006072683A JP4684924B2 (en) 2006-03-16 2006-03-16 Plasma etching method, plasma etching apparatus and computer storage medium

Publications (2)

Publication Number Publication Date
JP2007250861A true JP2007250861A (en) 2007-09-27
JP4684924B2 JP4684924B2 (en) 2011-05-18

Family

ID=38594828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006072683A Expired - Fee Related JP4684924B2 (en) 2006-03-16 2006-03-16 Plasma etching method, plasma etching apparatus and computer storage medium

Country Status (1)

Country Link
JP (1) JP4684924B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009041214A1 (en) * 2007-09-28 2009-04-02 Tokyo Electron Limited Method of plasma treatment and plasma treatment apparatus
KR20110085909A (en) 2010-01-20 2011-07-27 도쿄엘렉트론가부시키가이샤 Substrate processing method and storage medium
JP2012505530A (en) * 2008-10-07 2012-03-01 アプライド マテリアルズ インコーポレイテッド Selective etching of silicon nitride
WO2014046858A1 (en) * 2012-09-20 2014-03-27 Applied Materials, Inc. Silicon-carbon-nitride selective etch

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005033168A (en) * 2003-07-10 2005-02-03 Samsung Electronics Co Ltd Method of forming metal wiring in semiconductor element
JP2006032568A (en) * 2004-07-14 2006-02-02 Nec Electronics Corp Dry etching method and manufacturing method of semiconductor device
JP2006041039A (en) * 2004-07-23 2006-02-09 Nec Electronics Corp Manufacturing method of semiconductor device
JP2007250873A (en) * 2006-03-16 2007-09-27 Tokyo Electron Ltd Plasma etching method and computer-readable storage medium

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005033168A (en) * 2003-07-10 2005-02-03 Samsung Electronics Co Ltd Method of forming metal wiring in semiconductor element
JP2006032568A (en) * 2004-07-14 2006-02-02 Nec Electronics Corp Dry etching method and manufacturing method of semiconductor device
JP2006041039A (en) * 2004-07-23 2006-02-09 Nec Electronics Corp Manufacturing method of semiconductor device
JP2007250873A (en) * 2006-03-16 2007-09-27 Tokyo Electron Ltd Plasma etching method and computer-readable storage medium

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009041214A1 (en) * 2007-09-28 2009-04-02 Tokyo Electron Limited Method of plasma treatment and plasma treatment apparatus
JPWO2009041214A1 (en) * 2007-09-28 2011-01-20 東京エレクトロン株式会社 Plasma processing method and plasma processing apparatus
KR101240818B1 (en) * 2007-09-28 2013-03-11 도쿄엘렉트론가부시키가이샤 Method of plasma treatment and plasma treatment apparatus
JP2012505530A (en) * 2008-10-07 2012-03-01 アプライド マテリアルズ インコーポレイテッド Selective etching of silicon nitride
KR20110085909A (en) 2010-01-20 2011-07-27 도쿄엘렉트론가부시키가이샤 Substrate processing method and storage medium
US8870164B2 (en) 2010-01-20 2014-10-28 Tokyo Electron Limited Substrate processing method and storage medium
WO2014046858A1 (en) * 2012-09-20 2014-03-27 Applied Materials, Inc. Silicon-carbon-nitride selective etch
US9390937B2 (en) 2012-09-20 2016-07-12 Applied Materials, Inc. Silicon-carbon-nitride selective etch

Also Published As

Publication number Publication date
JP4684924B2 (en) 2011-05-18

Similar Documents

Publication Publication Date Title
JP6035117B2 (en) Plasma etching method and plasma etching apparatus
JP4652140B2 (en) Plasma etching method, control program, computer storage medium
JP4663368B2 (en) Plasma etching method, plasma etching apparatus, control program, and computer storage medium
JP4912907B2 (en) Plasma etching method and plasma etching apparatus
JP2006203035A (en) Plasma etching method
JP2009206401A (en) Plasma etching method, plasma etching apparatus and computer storage medium
JP2007258426A (en) Plasma etching method
JP5064319B2 (en) Plasma etching method, control program, and computer storage medium
JP2010199475A (en) Cleaning method of plasma processing apparatus and storage medium
US7351665B2 (en) Plasma etching method, plasma etching apparatus, control program, computer recording medium and recording medium having processing recipe recorded thereon
JP4684924B2 (en) Plasma etching method, plasma etching apparatus and computer storage medium
TWI756424B (en) Method of cleaming plasma processing
JP2019012732A (en) Plasma etching method and plasma etching apparatus
JP2008172184A (en) Plasma etching method, plasma etching device, control program and computer storage medium
JP2007116031A (en) Method and apparatus for manufacturing semiconductor device, control program, and computer storage medium
JP5089871B2 (en) Manufacturing method of semiconductor device
US20180374743A1 (en) Etching method
US20070049013A1 (en) Method and apparatus for manufacturing semiconductor device, control program and computer storage medium
US7655572B2 (en) Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, control program and computer storage medium
JP4615290B2 (en) Plasma etching method
US7883631B2 (en) Plasma etching method, plasma etching apparatus, control program and computer-readable storage medium
JP4800077B2 (en) Plasma etching method
US20070218698A1 (en) Plasma etching method, plasma etching apparatus, and computer-readable storage medium
JP5058478B2 (en) Semiconductor device manufacturing method, plasma processing method, semiconductor device manufacturing apparatus, control program, and computer storage medium
JP4772456B2 (en) Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, control program, and computer storage medium

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110209

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4684924

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees