JP2007250680A - Electronic component storing package and manufacturing method of sealing ring used therefore - Google Patents

Electronic component storing package and manufacturing method of sealing ring used therefore Download PDF

Info

Publication number
JP2007250680A
JP2007250680A JP2006069835A JP2006069835A JP2007250680A JP 2007250680 A JP2007250680 A JP 2007250680A JP 2006069835 A JP2006069835 A JP 2006069835A JP 2006069835 A JP2006069835 A JP 2006069835A JP 2007250680 A JP2007250680 A JP 2007250680A
Authority
JP
Japan
Prior art keywords
seal ring
electronic component
coating
film
component housing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006069835A
Other languages
Japanese (ja)
Other versions
JP4659653B2 (en
Inventor
Jihei Takano
自平 高野
Jiyun Mitani
潤 見谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2006069835A priority Critical patent/JP4659653B2/en
Publication of JP2007250680A publication Critical patent/JP2007250680A/en
Application granted granted Critical
Publication of JP4659653B2 publication Critical patent/JP4659653B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/163Connection portion, e.g. seal
    • H01L2924/16315Shape

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method of a sealing ring, with which a small electronic component storing package can easily be formed for storing an electronic component with high hermeticity. <P>SOLUTION: The package is provided with a wiring board 10, the sealing ring 20 fixed onto the wiring board with soft wax 12, and a lid body 25 fixed onto the sealing ring. The electronic component 35 is mounted on the wiring board in electronic component storing space RS demarcated by the wiring board and the sealing ring. For forming the electronic component storing package 30 where the lid body is welded to the sealing ring, at least an upper face, and an upper part of an outer face of the sealing ring are formed with a first coat 16; and at least a lower face, a lower part of the outer face, and a lower part of an inner face of the sealing ring are formed with a second coat. Material quality of the first coat and the second coat is selected so that wettability of soft wax in the second coat becomes higher than that in the first coat. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

この発明は、配線基板に実装された電子部品を気密に収容する電子部品収容パッケージ、および該電子部品収容パッケージに用いられるシールリングの製造方法に関するものである。   The present invention relates to an electronic component housing package for hermetically housing an electronic component mounted on a wiring board, and a method for manufacturing a seal ring used in the electronic component housing package.

配線基板に実装した半導体素子や圧電振動素子等の電子部品を水分や塵埃等から保護して、該電子部品の性能低下や誤作動を防止するための一法として、電子部品を電子部品収容パッケージに収容してモジュール化する方法がある。   As a method for protecting electronic components such as semiconductor elements and piezoelectric vibration elements mounted on a wiring board from moisture, dust, etc., and preventing performance degradation and malfunction of the electronic components, the electronic components are packaged in an electronic component housing package. There is a method of housing and modularizing.

この方法で使用される電子部品収容パッケージとしては種々のものが知られているが、高周波回路を備えた電子部品を収容するための電子部品収容パッケージとしては、放熱性や電磁波シールド性等を考慮して、例えば特許文献1〜3に記載されているようにセラミック配線基板と、無機導電性材料からなるシールリングと、無機導電性材料からなる蓋体とを備えたタイプの電子部品収容パッケージが多用される。   Various electronic component storage packages used in this method are known, but as an electronic component storage package for storing an electronic component equipped with a high-frequency circuit, heat dissipation and electromagnetic shielding properties are considered. For example, as described in Patent Documents 1 to 3, there is an electronic component housing package of a type including a ceramic wiring board, a seal ring made of an inorganic conductive material, and a lid made of an inorganic conductive material. Often used.

このタイプの電子部品収容パッケージでは、セラミック配線基板上にシールリングが固着され、これら配線基板とシールリングとによって画定される電子部品収容空間内において電子部品がセラミック配線基板に実装される。上記の電子部品収容空間は上端が解放されたものであるので、電子部品を実装した後にシールリング上に蓋体を固着させて電子部品収容空間の上端を閉塞し、これにより電子部品収容空間を気密に封止する。シールリングと蓋体との固着は、気密性を高めるために両者を溶接、特にシーム溶接(封止溶接)することで行われる。溶接時の熱はシールリングにも伝わり、シールリングとセラミック配線基板との接合部には、溶接中および溶接後に熱応力が生じる。この熱応力によってセラミック配線基板が破損してしまうのを防止するために、セラミック配線基板上へのシールリングの固着は、通常、軟ろうを用いて行われる。   In this type of electronic component housing package, a seal ring is fixed on a ceramic wiring substrate, and the electronic component is mounted on the ceramic wiring substrate in an electronic component housing space defined by the wiring substrate and the seal ring. Since the upper end of the electronic component receiving space is open, after mounting the electronic component, a lid is fixed on the seal ring to close the upper end of the electronic component receiving space, thereby reducing the electronic component receiving space. Seal hermetically. The seal ring and the lid are fixed to each other by welding, particularly seam welding (sealing welding), in order to improve airtightness. Heat at the time of welding is also transmitted to the seal ring, and thermal stress is generated at and after welding at the joint between the seal ring and the ceramic wiring board. In order to prevent the ceramic wiring board from being damaged by this thermal stress, the sealing ring is usually fixed onto the ceramic wiring board using a soft solder.

図10は、電子部品収容パッケージのシールリングと蓋体とを固着させる際に適用されるシーム溶接の一例を示す概略図である。同図では電子部品収容パッケージ160のシールリング155と蓋体158とをシーム溶接加工機190によってシーム溶接している。電子部品収容パッケージ160では、所定の配線パターン143および封止用のメタライズ層145が形成されたセラミック配線基板150に、軟ろう152によりシールリング155が固着(ろう付け)されている。このシールリング155はメタライズ層145上に配置されており、該シールリング155とセラミック配線基板150とによって画定される電子部品収容空間RSには、電子部品175がワイヤボンディングにより実装されている。電子部品175に形成されているボンディングパッド172とセラミック配線基板150において配線パターン143を構成しているボンディングパッドとがボンディングワイヤ177により接続されている。   FIG. 10 is a schematic view showing an example of seam welding applied when the seal ring and the lid of the electronic component housing package are fixed. In the figure, the seal ring 155 and the lid 158 of the electronic component housing package 160 are seam welded by a seam welding machine 190. In the electronic component housing package 160, a seal ring 155 is fixed (brazed) by a soft braze 152 to a ceramic wiring substrate 150 on which a predetermined wiring pattern 143 and a metallization layer 145 for sealing are formed. The seal ring 155 is disposed on the metallized layer 145, and an electronic component 175 is mounted in the electronic component housing space RS defined by the seal ring 155 and the ceramic wiring substrate 150 by wire bonding. Bonding pads 172 formed on the electronic component 175 and bonding pads constituting the wiring pattern 143 in the ceramic wiring substrate 150 are connected by bonding wires 177.

シーム溶接加工機190は、回転可能に軸支されて互いに対向配置された2つのローラ電極181a、181bと、ローラ電極181aに接続された信号線183aと、ローラ電極181bに接続された信号線183bと、これらの信号線183a,183bに接続されて各ローラ電極181a、181bに供給する交流電流の強さを制御する電流制御器185とを備えている。   The seam welding machine 190 includes two roller electrodes 181a and 181b that are rotatably supported and arranged opposite to each other, a signal line 183a connected to the roller electrode 181a, and a signal line 183b connected to the roller electrode 181b. And a current controller 185 that is connected to the signal lines 183a and 183b and controls the intensity of the alternating current supplied to the roller electrodes 181a and 181b.

各ローラ電極181a、181bを蓋体158における上面側の稜に接触させることで蓋体158を加圧し、この状態でローラ電極181a、181bに電流制御器185から所定の強さの交流電流を供給すると、ローラ電極181a、181bと蓋体158との接触抵抗によって蓋体158が発熱し、軟化して、シールリング155に融着する。これらのローラ電極181a、181bは回転しながら図の奥行き方向に移動するので、上記の接触抵抗により軟化してシールリング155に融着した領域は、その後、密着状態を保ったまま固化する。すなわち、蓋体158がシールリング155にシーム溶接される。溶接温度は、各ローラ電極181a,181bに供給する交流電流の強さを電流制御器185により調節することで制御される。特許文献4に記載されているように、冷却器(図示せず。)を利用して溶接温度を制御することもできる。   The roller body 158 is pressurized by bringing the roller electrodes 181a and 181b into contact with the ridge on the upper surface side of the cover body 158, and in this state, an alternating current having a predetermined strength is supplied from the current controller 185 to the roller electrodes 181a and 181b. Then, the lid body 158 generates heat due to the contact resistance between the roller electrodes 181 a and 181 b and the lid body 158, softens, and is fused to the seal ring 155. Since these roller electrodes 181a and 181b move in the depth direction in the figure while rotating, the region softened by the above-described contact resistance and fused to the seal ring 155 is then solidified while maintaining a close contact state. That is, the lid body 158 is seam welded to the seal ring 155. The welding temperature is controlled by adjusting the strength of the alternating current supplied to each roller electrode 181a, 181b by a current controller 185. As described in Patent Document 4, the welding temperature can be controlled using a cooler (not shown).

上述のように、シーム溶接はローラ電極181a,181bと蓋体158との接触抵抗を利用して蓋体158をシールリング155に溶接するものであるので、シーム溶接時に発生した熱は蓋体158からシールリング155を介して軟ろう152にまで伝わる。そして、溶接時の温度が1000℃程度にまで達することから、シーム溶接時には軟ろう152が再溶融(リフロー)を起こし、シールリング155の外側面および内側面を這い上がるという現象が不可避的に生じる。   As described above, since the seam welding is to weld the lid 158 to the seal ring 155 using the contact resistance between the roller electrodes 181a and 181b and the lid 158, the heat generated during the seam welding is the lid 158. To the soft solder 152 through the seal ring 155. And since the temperature at the time of welding reaches about 1000 ° C., the phenomenon that the soft solder 152 remelts (reflows) during seam welding and crawls up the outer surface and the inner surface of the seal ring 155 inevitably occurs. .

図11は、シーム溶接時にリフローした軟ろうがシールリングの外側面および内側面を這い上がる様子を示す概略図である。同図に示すように、シーム溶接時にリフローした軟ろう152はシールリング155の外側面および内側面を這い上がり、やがてはシールリング155の上面、すなわち溶接箇所にまで達する。軟ろう152が溶接箇所に侵入すると、シールリング155と蓋体158との接合部が脆くなって十分な気密化が図れなくなったり、ローラ電極181a,181bと蓋体158との接触抵抗が急激に大きくなってスパークが生じ、蓋体158が割れたりする等の不具合が生じる。また、リフローした軟ろう152がローラ電極181a,181bに付着すると、これらのローラ電極181a,181bから蓋体158に流れる電流値が変化してシーム溶接が不均一になるという不具合も生じる。なお、図11に示す構成要素は全て図10を参照して既に説明しているので、これらの構成要素には図10で用いた参照符号と同じ参照符号を付してある。   FIG. 11 is a schematic view showing how the soft solder reflowed during seam welding crawls up the outer surface and the inner surface of the seal ring. As shown in the figure, the soft solder 152 reflowed at the time of seam welding scoops up the outer surface and inner surface of the seal ring 155 and eventually reaches the upper surface of the seal ring 155, that is, the welded portion. When the soft solder 152 enters the welded portion, the joint between the seal ring 155 and the lid body 158 becomes brittle and sufficient airtightness cannot be achieved, or the contact resistance between the roller electrodes 181a and 181b and the lid body 158 abruptly increases. It becomes large and sparks occur, causing problems such as cracking of the lid 158. In addition, when the reflowed soft solder 152 adheres to the roller electrodes 181a and 181b, the current value flowing from the roller electrodes 181a and 181b to the lid 158 changes, resulting in non-uniform seam welding. Since all the constituent elements shown in FIG. 11 have already been described with reference to FIG. 10, the same reference numerals as those used in FIG. 10 are given to these constituent elements.

このような不具合の発生を防止するために、例えば特許文献1に記載された発明の半導体装置用パッケージではシールリングの側面に溝を設け、この溝によってシーム溶接時の軟ろうの這い上がりを防止している。また、特許文献3に記載された発明の電子部品収容パッケージでは、表面に所定のめっき層が形成されたシールリングの側面にレーザ光を照射して、該シールリングの上部側面と下部側面との間にこれら上部側面および下部側面に設けられているめっき層とは異なる金属被膜層を筋状に設け、この金属被膜層によってシーム溶接時の軟ろうの這い上がりを防止している。   In order to prevent the occurrence of such problems, for example, in the package for a semiconductor device of the invention described in Patent Document 1, a groove is provided on the side surface of the seal ring, and this groove prevents the soft solder from creeping up during seam welding. is doing. Further, in the electronic component housing package according to the invention described in Patent Document 3, the side surface of the seal ring having a predetermined plating layer formed on the surface is irradiated with laser light, and the upper side surface and the lower side surface of the seal ring are A metal coating layer different from the plating layers provided on the upper side surface and the lower side surface is provided in a streak shape between them, and this metal coating layer prevents creeping of the soft solder during seam welding.

また、軟ろうがシールリングの側面を這い上がるという現象は、上述のシーム溶接時のみならず、シールリングを配線基板上に固着する際にも起こるので、特許文献2に記載された発明のろう材付きシールリングでは、その側面の1/6〜2/3の高さにまで予めろう材を被着されておくことで、配線基板(絶縁基体)上へのシールリングの固着時におけるろう材の這い上がりを防止している。   Further, the phenomenon that the soft solder crawls up the side surface of the seal ring occurs not only during the seam welding described above, but also when the seal ring is fixed on the wiring board. In a seal ring with a material, a brazing material is attached to a height of 1/6 to 2/3 of the side surface in advance, so that the brazing material at the time of fixing the seal ring on the wiring board (insulating base) Prevents crawls.

特開平7−30007号公報Japanese Patent Laid-Open No. 7-30007 特開2003−133449号公報JP 2003-133449 A 特開2005−268334号公報JP 2005-268334 A 特開2003−245780号公報JP 2003-245780 A

近年では、電子機器での電子部品の実装密度の向上に伴って電子部品収容パッケージの小型化が進められており、これに伴ってシールリングの高さも低くなってきていることから、リフローした軟ろうがシールリングの側面を這い上がって該シールリングの上面に達するということも起こり易くなっている。   In recent years, the electronic component housing package has been downsized along with the improvement in the mounting density of electronic components in electronic equipment, and the height of the seal ring has also been lowered accordingly. It is also easy for the wax to climb up the side of the seal ring and reach the upper surface of the seal ring.

例えば、特許文献1に記載された半導体装置用パッケージの小型化を図ったときには、シールリングの側面に形成する溝の幅を狭くせざるを得なくなるので、当該溝によって軟ろうの這い上がりを防止することが困難になり、リフローした軟ろうがシールリングの上面に達し易くなる。また、特許文献2に記載されたろう材付きシールリングでは、その高さを低くしても該シールリングをセラミック配線基板上に固着する際のろうの這い上がりを防止することが可能であると思われるが、シーム溶接時のろうの這い上がりまでも防止することは困難である。   For example, when the size of the package for a semiconductor device described in Patent Document 1 is reduced, the width of the groove formed on the side surface of the seal ring must be narrowed. And the reflowed soft solder tends to reach the upper surface of the seal ring. Further, in the seal ring with a brazing material described in Patent Document 2, it seems that it is possible to prevent creeping of the brazing when the seal ring is fixed on the ceramic wiring board even if the height thereof is lowered. However, it is difficult to prevent the solder from creeping up during seam welding.

特許文献3に具体的に記載された電子部品収容パッケージでは、シールリングの外側面および内側面の各々に前述した金属被膜層が形成されているわけであるが、シールリングの内側面にはレーザ光を筋状に照射し難い。シールリングの外側面にのみレーザ光を筋状に照射して上記の金属被膜層を形成し、かつ電子部品収容パッケージを小型化すると、セラミック配線基板上へのシールリングの固着時とシールリング上への蓋体のシーム溶接時との二度に亘る軟ろう材の這い上がりによって該軟ろう材が金属被膜層を越えて、あるいはシールリングの内側面を這い上がって、シールリングの上面に達し易くなる。   In the electronic component housing package specifically described in Patent Document 3, the metal coating layer described above is formed on each of the outer surface and the inner surface of the seal ring. Difficult to irradiate light streak. When the above metal coating layer is formed by irradiating only the outer surface of the seal ring with a streak and the electronic component housing package is downsized, the seal ring is fixed on the ceramic wiring board and on the seal ring. The brazing of the soft brazing material twice over the seam welding of the lid to the top surface of the soft brazing material crosses the metal coating layer or scoops up the inner surface of the sealing ring and reaches the upper surface of the sealing ring. It becomes easy.

この発明は上記に鑑みてなされたものであり、小型化したときでも電子部品を高い気密性の下に収容し易い電子部品収容パッケージ、および電子部品を高い気密性の下に収容することができる小型の電子部品収容パッケージを作製し易いシールリングの製造方法を得ることを目的とする。   The present invention has been made in view of the above, and an electronic component housing package that can easily accommodate an electronic component under high airtightness even when downsized, and an electronic component can be accommodated under high airtightness. It is an object of the present invention to obtain a manufacturing method of a seal ring that can easily produce a small electronic component housing package.

上記の目的を達成するこの発明の電子部品収容パッケージは、配線基板と、この配線基板上に軟ろうで固着されたシールリングと、このシールリング上に固着される蓋体とを備え、配線基板とシールリングとによって画定される電子部品収容空間内で配線基板に電子部品を実装した後に蓋体がシールリングに溶接される電子部品収容パッケージであって、シールリングは、枠体状に成形された導電性材料からなるリング本体と、このリング本体上に形成されて当該シールリングでの少なくとも上面および外側面上部をなす第1被膜と、リング本体上に形成されて当該シールリングでの少なくとも下面、外側面下部、および内側面下部をなす第2被膜とを有し、第2被膜での軟ろうのぬれ性は、第1被膜での軟ろうのぬれ性よりも高いことを特徴とするものである。   An electronic component housing package of the present invention that achieves the above object includes a wiring board, a seal ring that is fixed to the wiring board by soft soldering, and a lid that is fixed to the sealing ring. And an electronic component housing package in which the lid is welded to the seal ring after the electronic component is mounted on the wiring board within the electronic component housing space defined by the seal ring, and the seal ring is formed into a frame shape A ring body made of a conductive material, a first coating formed on the ring body and forming at least an upper surface and an upper outer surface of the seal ring, and at least a lower surface of the seal ring formed on the ring body. A lower coating on the outer surface and a lower coating on the inner surface, and the wettability of the soft solder in the second coating is higher than the wettability of the soft solder in the first coating. It is an.

この発明の電子部品収容パッケージでは、該電子部品収容パッケージを構成するシールリングに上述の第1被膜および第2被膜が形成されているので、当該電子部品収容パッケージを小型化したときでも、配線基板へのシールリングの固着時およびシールリングと蓋体の溶接時それぞれにおける軟ろうの這い上がりを第1被膜によって防止することができる。また、シールリングは、第2被膜と軟ろうとの間で良好なろう付け性が確保されるので、高い気密性の下に配線基板に固着させることができる。これらの結果として、当該電子部品収容パッケージでは、小型化したときでも電子部品を高い気密性の下に収容することが容易になる。   In the electronic component housing package according to the present invention, since the first coating and the second coating are formed on the seal ring constituting the electronic component housing package, the wiring board can be used even when the electronic component housing package is downsized. The first coating can prevent the soft wax from creeping up when the seal ring is fixed to the seal ring and when the seal ring and the lid are welded. In addition, the seal ring can secure a good brazing property between the second coating and the soft solder, and can be fixed to the wiring board with high airtightness. As a result, in the electronic component housing package, it becomes easy to accommodate the electronic component with high airtightness even when the electronic component housing package is downsized.

以下、この発明の電子部品収容パッケージ、および該電子部品収容パッケージに用いられるシールリングの製造方法それぞれの実施の形態について、図面を参照して詳細に説明する。なお、この発明は以下に説明する実施の形態に限定されるものではない。   Hereinafter, embodiments of the electronic component housing package of the present invention and the manufacturing method of the seal ring used in the electronic component housing package will be described in detail with reference to the drawings. The present invention is not limited to the embodiments described below.

実施の形態1.
図1は、この発明の電子部品収容パッケージの一例を概略的に示す斜視図であり、図2は、図1に示したII−II線断面の概略図である。これらの図に示す電子部品収容パッケージ30は、所定の配線パターン1が形成された配線基板10と、配線基板10上に軟ろう12で固着されたシールリング20と、シールリング20に溶接される蓋体25とを備えている。
Embodiment 1 FIG.
FIG. 1 is a perspective view schematically showing an example of an electronic component housing package of the present invention, and FIG. 2 is a schematic view of a cross section taken along line II-II shown in FIG. The electronic component housing package 30 shown in these drawings is welded to the wiring board 10 on which the predetermined wiring pattern 1 is formed, the seal ring 20 fixed on the wiring board 10 with the soft solder 12, and the seal ring 20. And a lid 25.

上記の配線基板10としては、例えば単層構造のセラミック配線基板や多層セラミック配線基板等が用いられる。多層セラミック配線基板は、低温同時焼成セラミック(LTCC;Low Temperature Co-fired Ceramic)配線基板と高温同時焼成セラミック(HTCC;High Temperature Co-fired Ceramic) 配線基板とに大別することができる。これら多層セラミック配線基板のうち、LTCC配線基板はHTCC配線基板に比べて高周波特性に優れたものを得易く、かつ金(Au)系、銀(Ag)系、銀(Ag)/パラジウム(Pd)系、銀(Ag)/白金(Pt)系等の導電性ペーストを用いて微細な内部配線(内部伝送線路)パターンを高精度に形成可能であることから、高周波帯域に対応した電子部品のパッケージングに適した小型の電子部品収容パッケージを得るうえで好適である。   As the wiring board 10, for example, a ceramic wiring board having a single layer structure, a multilayer ceramic wiring board, or the like is used. Multilayer ceramic wiring boards can be broadly divided into low temperature co-fired ceramic (LTCC) wiring boards and high temperature co-fired ceramic (HTCC) wiring boards. Among these multilayer ceramic wiring boards, LTCC wiring boards are easier to obtain than those of HTCC wiring boards, and are excellent in high frequency characteristics, and are gold (Au), silver (Ag), silver (Ag) / palladium (Pd). Because it is possible to form a fine internal wiring (internal transmission line) pattern with high precision using a conductive paste such as silver, silver (Ag) / platinum (Pt), etc., it is a package for electronic components that support high frequency bands. This is suitable for obtaining a small electronic component housing package suitable for packaging.

図1に示した配線基板10は多層セラミック配線基板(以下、「多層セラミック配線基板10」という。)であり、同図においては配線パターン1の一部のみ、すなわちワイヤボンディング用の複数のパッド1aおよび外部回路(図示せず。)に接続される複数のパッド1bが現れている。図1には、内部配線(内部伝送線路)パターンは現れていない。この多層セラミック配線基板10におけるシールリング20の固着予定領域には、封止用のメタライズ層5が設けられている。   The wiring board 10 shown in FIG. 1 is a multilayer ceramic wiring board (hereinafter referred to as “multilayer ceramic wiring board 10”). In FIG. 1, only a part of the wiring pattern 1, that is, a plurality of pads 1a for wire bonding are used. A plurality of pads 1b connected to an external circuit (not shown) appear. In FIG. 1, the internal wiring (internal transmission line) pattern does not appear. A sealing metallized layer 5 is provided in a region where the seal ring 20 is to be fixed in the multilayer ceramic wiring substrate 10.

メタライズ層5は、多層セラミック配線基板10とシールリング20とのろう付け性を高めると共に気密性を高めるためのものであり、例えば金(Au)、タングステン(W)、モリブデン(Mo)、銅(Cu)、銀(Ag)等の金属により形成される。メタライズ層5の膜厚は例えば1〜2μm程度であり、その線幅は例えば1〜2mm程度である。シールリング20は、軟ろう12によりメタライズ層5上にろう付けされる。   The metallized layer 5 is for improving the brazing property between the multilayer ceramic wiring substrate 10 and the seal ring 20 and improving the airtightness. For example, gold (Au), tungsten (W), molybdenum (Mo), copper ( It is formed of a metal such as Cu) or silver (Ag). The film thickness of the metallized layer 5 is, for example, about 1-2 μm, and the line width is, for example, about 1-2 mm. The seal ring 20 is brazed onto the metallized layer 5 with a soft braze 12.

軟ろう12は、シールリング20を高い気密性の下に多層セラミック配線基板10に固着させると共に、シールリング20と蓋体25との溶接時および溶接後にシールリング20と多層セラミック配線基板10との接合部に生じる熱応力によって多層セラミック配線基板10が破損してしまうのを防止する。この軟ろう12は融点が450℃以下と低融点のはんだであるが、中でも錫・鉛共晶はんだ(融点183℃程度)や錫・銀・銅系の鉛フリーはんだ(融点219℃程度)等、低融点のものを用いることが好ましい。   The soft solder 12 fixes the seal ring 20 to the multilayer ceramic wiring board 10 with high airtightness, and at the time of welding the seal ring 20 and the lid body 25 and after welding, the seal ring 20 and the multilayer ceramic wiring board 10. The multilayer ceramic wiring board 10 is prevented from being damaged by the thermal stress generated at the joint. This soft solder 12 is a solder having a melting point as low as 450 ° C. or lower, but tin-lead eutectic solder (melting point is about 183 ° C.), tin-silver-copper lead-free solder (melting point is about 219 ° C.), etc. It is preferable to use one having a low melting point.

軟ろう12によってシールリング20を多層セラミック配線基板10に固着させると、後述のようにシールリング20の外側面下部および内側面下部での軟ろう12のぬれ性が高いことから、当該軟ろう12は、シールリング20の下部からメタライズ層5の上面にかけてフィレット面を形成する。メタライズ層5とシールリング20との間での軟ろう12の厚みは、例えば10〜20μm程度とされる。   When the seal ring 20 is fixed to the multilayer ceramic wiring substrate 10 with the soft solder 12, the soft solder 12 has high wettability at the lower outer surface and inner lower surface of the seal ring 20 as will be described later. Forms a fillet surface from the lower part of the seal ring 20 to the upper surface of the metallized layer 5. The thickness of the soft solder 12 between the metallized layer 5 and the seal ring 20 is, for example, about 10 to 20 μm.

シールリング20は、枠体状に成形された無機導電性材料からなるリング本体15(図2参照)と、リング本体15上に形成されてシールリング20での少なくとも上面および外側面上部をなす第1被膜16と、リング本体15上に形成されてシールリング20での少なくとも下面、外側面下部、および内側面下部をなす第2被膜17とを有している。図示の例では、リング本体15が矩形枠状を呈し、第2被膜17はシールリング20の内側面上部もなしている。   The seal ring 20 includes a ring main body 15 (see FIG. 2) made of an inorganic conductive material formed in a frame shape, and a first ring ring formed on the ring main body 15 and forming at least the upper surface and the upper outer surface of the seal ring 20. One coating 16 and a second coating 17 formed on the ring body 15 and forming at least the lower surface, the outer surface lower portion, and the inner surface lower portion of the seal ring 20 are provided. In the illustrated example, the ring body 15 has a rectangular frame shape, and the second coating 17 also forms the upper part of the inner surface of the seal ring 20.

リング本体15の材料である無機導電性材料としては、例えば鉄・ニッケル・コバルト合金(例えば、ウェスティング・ハウス社製の「コバール」(商標名))やステンレス鋼等が用いられる。第1被膜16および第2被膜17は、電子部品収容パッケージ30における最大の特徴部分であるので、後に図3を参照して詳述する。   Examples of the inorganic conductive material that is the material of the ring body 15 include iron, nickel, and cobalt alloys (for example, “Kovar” (trade name) manufactured by Westing House), stainless steel, and the like. The first coating film 16 and the second coating film 17 are the largest characteristic portions in the electronic component housing package 30, and will be described in detail later with reference to FIG.

シールリング20を軟ろう材12によって多層セラミック配線基板10に固着すると、多層セラミック配線基板10とシールリング20とによって、上端が解放された電子部品収容空間RSが画定される。図1および図2に二点鎖線で示すように、電子部品35は、電子部品収容空間RS内において多層セラミック配線基板10に実装される。図示の例では、電子部品35に形成されているパッド32の各々をボンディングワイヤ38により所定のパッド1aに接続することで、電子部品35が多層セラミック配線基板10に実装されている。   When the seal ring 20 is fixed to the multilayer ceramic wiring board 10 with the soft brazing material 12, the multilayer ceramic wiring board 10 and the seal ring 20 define an electronic component housing space RS whose upper end is released. 1 and 2, the electronic component 35 is mounted on the multilayer ceramic wiring board 10 in the electronic component housing space RS. In the illustrated example, each of the pads 32 formed on the electronic component 35 is connected to a predetermined pad 1 a by a bonding wire 38, so that the electronic component 35 is mounted on the multilayer ceramic wiring substrate 10.

上記の電子部品収容空間RSに求められる大きさは、実装しようとする電子部品35の大きさによって変化する。したがって、シールリング20の大きさは、実装しようとする電子部品35の大きさに応じて適宜選定される。電子部品35が小型のものである場合、シールリング20の高さおよび幅(平面視したときの各辺の線幅)は、それぞれ、例えば数mm程度とされる。多層セラミック配線基板10としてLTCC配線基板を用いる場合、シールリング20の高さが2mmを超えると、シールリング20に蓋体25を溶接する際または溶接した後に該シールリング20とLTCC配線基板との接合部周辺でLTCC配線基板に割れが生じ易くなるので、シールリング20の高さは2mm以下とすることが好ましい。   The size required for the electronic component housing space RS varies depending on the size of the electronic component 35 to be mounted. Therefore, the size of the seal ring 20 is appropriately selected according to the size of the electronic component 35 to be mounted. When the electronic component 35 is small, the height and width of the seal ring 20 (line width of each side when seen in a plan view) are about several mm, for example. When the LTCC wiring board is used as the multilayer ceramic wiring board 10, if the height of the seal ring 20 exceeds 2 mm, the seal ring 20 and the LTCC wiring board are not bonded when the lid body 25 is welded to the seal ring 20 or after welding. Since cracks are likely to occur in the LTCC wiring board around the joint, the height of the seal ring 20 is preferably 2 mm or less.

蓋体25は、電子部品35を実装した後に初めてシールリング20に溶接されるものであり、該蓋体25は、シールリング20に容易に溶接することが可能な無機導電性材料、例えばシールリング20のリング本体15に用いられているものと同じ無機導電性材料により形成された基板25aを有している。シールリング20との溶接性を高めるうえからは、図示のように、基板25aのうちでシールリング20に溶接される領域に膜厚が2μm程度以上の金膜25bを形成しておくことが好ましい。この金膜25bは、例えばめっきにより形成され、その膜厚の上限値は、経済性や生産性等を考慮して適宜選定される。   The lid body 25 is welded to the seal ring 20 for the first time after the electronic component 35 is mounted. The lid body 25 is an inorganic conductive material that can be easily welded to the seal ring 20, such as a seal ring. The substrate 25a is formed of the same inorganic conductive material as that used for the 20 ring bodies 15. In order to improve the weldability with the seal ring 20, it is preferable to form a gold film 25b having a film thickness of about 2 μm or more in a region welded to the seal ring 20 in the substrate 25a as shown in the figure. . The gold film 25b is formed, for example, by plating, and the upper limit value of the film thickness is appropriately selected in consideration of economy and productivity.

また、蓋体25をシールリング20にシーム溶接する際に該蓋体25からシールリング20に電流が流れ易くなるように、基板25aのうちでシールリング20に溶接される領域での厚さを他の領域での厚さよりも薄くしておくことが好ましい。蓋体25をシールリング20に溶接することにより、前述した電子部品収容空間RSの上端が閉塞され、電子部品35が電子部品収容パッケージ30に気密に封入される。   Further, when seam welding the lid body 25 to the seal ring 20, the thickness of the substrate 25 a in the region welded to the seal ring 20 is set so that current easily flows from the lid body 25 to the seal ring 20. It is preferable to make it thinner than the thickness in other regions. By welding the lid 25 to the seal ring 20, the upper end of the electronic component housing space RS described above is closed, and the electronic component 35 is hermetically sealed in the electronic component housing package 30.

上述の構造を有する電子部品収容パッケージ30の最大の特徴は、シールリング20に第1被膜16と第2被膜17とが所定の配置の下に形成されている点にあるので、以下、図3を参照してシールリング20の構造を詳述する。   The greatest feature of the electronic component housing package 30 having the above-described structure is that the first coating 16 and the second coating 17 are formed on the seal ring 20 under a predetermined arrangement. The structure of the seal ring 20 will be described in detail with reference to FIG.

図3は、図2に示した楕円III によって画定される領域を拡大して示す概略図である。同図に示すように、シールリング20における第1被膜16は、リング本体15の全面に形成されて、シールリング20での上面および外側面上部をなしている。また、第2被膜17は、第1被膜16を形成した後のリング本体15における下面、外側面下部、および内側面に形成されている。したがって、第2被膜17は、シールリング20での下面、外側面下部、および内側面をなしている。   FIG. 3 is an enlarged schematic view showing a region defined by the ellipse III shown in FIG. As shown in the figure, the first coating 16 in the seal ring 20 is formed on the entire surface of the ring body 15 and forms the upper surface and the upper outer surface of the seal ring 20. Further, the second coating 17 is formed on the lower surface, the outer surface lower portion, and the inner surface of the ring body 15 after the first coating 16 is formed. Therefore, the second coating 17 forms the lower surface, the outer surface lower portion, and the inner surface of the seal ring 20.

これら第1被膜16および第2被膜17の材質は、第2被膜17での軟ろう12のぬれ性が第1被膜16での軟ろう12のぬれ性よりも高くなるように選定されている。このとき、第2被膜17の材質については、軟ろう12によってシールリング20を多層セラミック配線基板10に気密に固着させる必要があるので、軟ろう12との間で良好なろう付け性が得られるように選定される。   The materials of the first film 16 and the second film 17 are selected so that the wettability of the soft solder 12 in the second film 17 is higher than the wettability of the soft solder 12 in the first film 16. At this time, as for the material of the second coating 17, it is necessary to fix the seal ring 20 to the multilayer ceramic wiring substrate 10 with the soft braze 12 in an airtight manner, so that a good brazing property with the soft braze 12 can be obtained. Is selected as follows.

上記第1被膜16の具体例としてはニッケル(Ni)膜等(以下、「ニッケル含有被膜」という。)が挙げられ、第2被膜17の具体例としては、金(Au)膜等(以下、「金含有被膜」という。)が挙げられる。これらの被膜16,17は、例えばめっき法により形成される。軟ろうを用いたはんだめっきにより第2被膜17を形成することも可能である。第1被膜16としてニッケル含有被膜を用いる場合、その膜厚は例えば2〜6μm程度とすることができる。また、第2被膜17として金膜を用いる場合、軟ろう12への金の拡散量が増加し過ぎる(例えば質量比で4%程度以上になる)とろう付け強度が急激に低下するので、該金膜の膜厚は、ろう付け強度の低下を抑えるという観点から0.01〜0.05μm程度とすることが好ましい。   Specific examples of the first coating 16 include a nickel (Ni) film or the like (hereinafter referred to as “nickel-containing coating”), and specific examples of the second coating 17 include a gold (Au) film or the like (hereinafter referred to as “the nickel-containing coating”). "Gold-containing coating"). These coatings 16 and 17 are formed by, for example, a plating method. It is also possible to form the second film 17 by solder plating using a soft solder. When a nickel-containing film is used as the first film 16, the film thickness can be, for example, about 2 to 6 μm. In addition, when a gold film is used as the second coating 17, the brazing strength rapidly decreases if the amount of diffusion of gold into the soft solder 12 is excessively increased (for example, about 4% or more by mass ratio). The thickness of the gold film is preferably about 0.01 to 0.05 μm from the viewpoint of suppressing a decrease in brazing strength.

シールリング20に第1被膜16と第2被膜17とを上述のように配置すると、第2被膜17と軟ろう12との間で良好なろう付け性が確保される結果として、シールリング20を高い気密性の下に多層セラミック配線基板10に固着させることができる。また、軟ろう12の這い上がりが第1被膜16によって遮断されるので、電子部品収容パッケージ30(図1および図2参照)を小型化したときでも、多層セラミック配線基板10へのシールリング20の固着時やシールリング20と蓋体25との溶接時に、軟ろう12がシールリング20の上面にまで這い上がって溶接部に侵入してしまうのを容易に防止することができる。その結果として、蓋体25を破損させることなく該蓋体25とシールリング20とを高い気密性の下に溶接することが容易になる。   When the first coating 16 and the second coating 17 are arranged on the seal ring 20 as described above, the seal ring 20 is formed as a result of ensuring good brazing between the second coating 17 and the soft braze 12. It can be fixed to the multilayer ceramic wiring board 10 under high airtightness. Further, since the scooping up of the soft solder 12 is blocked by the first coating 16, even when the electronic component housing package 30 (see FIG. 1 and FIG. 2) is downsized, the seal ring 20 to the multilayer ceramic wiring board 10 can be removed. It is possible to easily prevent the soft solder 12 from climbing up to the upper surface of the seal ring 20 and entering the welded portion at the time of fixing or welding the seal ring 20 and the lid body 25. As a result, it is easy to weld the lid body 25 and the seal ring 20 under high airtightness without damaging the lid body 25.

図4は、軟ろうの這い上がりが第1被膜によって遮断される様子を示す概念図である。同図に示すように、多層セラミック配線基板10へのシールリング20の固着時やシールリング20と蓋体25との溶接時に溶融ないしリフローした軟ろう12は、シールリング20を構成している第2被膜17の表面を這い上がり、やがて第2被膜17と第1被膜16との境界に達する。しかしながら、第1被膜16での軟ろう12のぬれ性が第2被膜17でのぬれ性よりも低いことから、該軟ろう12は第1被膜16上に侵入せずに第2被膜17上にとどまり、やがて重力により下方に移動する。すなわち、軟ろう12の這い上がりが第1被膜16によって遮断される。なお、図4中の白抜きの矢印は、溶融した軟ろう12の移動方向を概念的に示している。同図においては、便宜上、軟ろう12が分布している領域にスマッジングを付してある。   FIG. 4 is a conceptual diagram showing how the soft wax creeps up by the first coating. As shown in the figure, the soft solder 12 melted or reflowed when the seal ring 20 is fixed to the multilayer ceramic wiring board 10 or when the seal ring 20 and the lid body 25 are welded constitutes the seal ring 20. The surface of the second coating 17 is scooped up and eventually reaches the boundary between the second coating 17 and the first coating 16. However, since the wettability of the soft solder 12 in the first coating 16 is lower than the wettability in the second coating 17, the soft solder 12 does not enter the first coating 16 and does not enter the second coating 17. It stays and moves downward due to gravity. That is, the scooping up of the soft solder 12 is blocked by the first coating 16. In addition, the white arrow in FIG. 4 has shown notionally the moving direction of the melted soft wax 12. In the figure, for convenience, smudging is applied to the region where the soft solder 12 is distributed.

このように、電子部品パッケージ30を構成するシールリング20では、軟ろう12の這い上がりが第1被膜16により遮断されるので、当該電子部品収容パッケージ30では、小型化したときでもシールリング20を高い気密性の下に多層セラミック配線基板10に固着させることが容易であると共に、蓋体25を破損させることなく該蓋体25とシールリング20とを高い気密性の下に溶接することも容易である。したがって、この電子部品収容パッケージ30を用いれば、所望の電子部品を高い気密性の下に収容して、信頼性の高い電子部品モジュールを得易くなる。   Thus, in the seal ring 20 constituting the electronic component package 30, the scooping up of the soft solder 12 is blocked by the first coating 16. It is easy to adhere to the multilayer ceramic wiring board 10 under high airtightness, and it is also easy to weld the lid 25 and the seal ring 20 under high airtightness without damaging the lid 25. It is. Therefore, if this electronic component accommodation package 30 is used, a desired electronic component can be accommodated under high airtightness, and a highly reliable electronic component module can be easily obtained.

このような技術的効果を奏する電子部品収容パッケージ30は、特にマイクロ波集積回路(MIC;Microwave Integrated Circuit)やモノリシック・マイクロ波集積回路(MMIC;Monolithic MIC)等の高周波集積回路を備えた高周波電子部品を気密に収容して高周波モジュールを得るための電子部品収容パッケージとして好適である。   The electronic component housing package 30 having such a technical effect is particularly a high-frequency electron equipped with a high-frequency integrated circuit such as a microwave integrated circuit (MIC) or a monolithic microwave integrated circuit (MMIC). It is suitable as an electronic component housing package for housing components in an airtight manner to obtain a high frequency module.

図5は、この発明の電子部品収容パッケージを用いて構成された高周波モジュールの一例を概略的に示す部分切欠き斜視図である。同図に示す高周波モジュール50は、上述した電子部品収容パッケージ30(図1および図2参照)に高周波電子部品45を気密に収容したものである。高周波電子部品45は、シールリング20と多層セラミック配線基板10とによって画定される電子部品収容空間RSにマウントされ、ワイヤボンディングにより多層セラミック配線基板10に実装されている。高周波電子部品45に形成されているボンディングパッド42と、多層セラミック配線基板10において配線パターン1を構成しているボンディングパッド1aとが、ボンディングワイヤ48により接続されている。なお、図5に示した構成要素のうちで図1に示した構成要素と共通するものについては、図1で用いた参照符号と同じ参照符号を付してその説明を省略する。   FIG. 5 is a partially cutaway perspective view schematically showing an example of a high-frequency module configured using the electronic component housing package of the present invention. The high-frequency module 50 shown in the figure is one in which the high-frequency electronic component 45 is hermetically accommodated in the above-described electronic component accommodation package 30 (see FIGS. 1 and 2). The high frequency electronic component 45 is mounted in an electronic component housing space RS defined by the seal ring 20 and the multilayer ceramic wiring substrate 10 and mounted on the multilayer ceramic wiring substrate 10 by wire bonding. The bonding pads 42 formed on the high frequency electronic component 45 and the bonding pads 1 a constituting the wiring pattern 1 in the multilayer ceramic wiring substrate 10 are connected by bonding wires 48. 5 that are the same as those shown in FIG. 1 are assigned the same reference numerals as those used in FIG. 1 and description thereof is omitted.

上記の高周波モジュール50は、配線パターン1を構成しているパッド1bの各々を介して外部回路(図示せず。)に接続され、該外部回路と高周波電子部品45との間で制御信号や高周波信号(RF信号)等の入出力を行って、高周波電子部品45が有する所定の機能、例えば信号の増幅や減衰、あるいは発振等の機能を果たす。電子部品収容パッケージ30に高周波電子部品45を気密に収容し易いことから、高周波モジュール50では、信頼性が長期に亘って高いものを得易い。このような高周波モジュール50は、この発明の電子部品収容パッケージを用いる以外は常法により製造することができる。   The high frequency module 50 is connected to an external circuit (not shown) via each of the pads 1b constituting the wiring pattern 1, and a control signal or a high frequency is transmitted between the external circuit and the high frequency electronic component 45. By inputting / outputting a signal (RF signal) or the like, a predetermined function of the high-frequency electronic component 45, for example, a function such as signal amplification or attenuation, or oscillation, is achieved. Since the high-frequency electronic component 45 is easily housed in the electronic component housing package 30 in an airtight manner, the high-frequency module 50 can easily obtain a high reliability over a long period of time. Such a high frequency module 50 can be manufactured by a conventional method except that the electronic component housing package of the present invention is used.

図6は、上述した高周波モジュール50の製造方法の一例を示す工程図である。図示の例では、工程S61と工程S62との2工程により多層セラミック配線基板を作製し、工程S71〜S73の3工程によりシールリングを作製した後に工程S81で電子部品収容パッケージを組み立て、その後、工程91と工程92との2工程で高周波モジュールを得る。以下、図5で用いた参照符号を適宜引用して、各工程を説明する。   FIG. 6 is a process diagram showing an example of a method for manufacturing the high-frequency module 50 described above. In the example shown in the drawing, a multilayer ceramic wiring board is manufactured by two processes of steps S61 and S62, a seal ring is manufactured by three processes of steps S71 to S73, and then an electronic component housing package is assembled in process S81. A high-frequency module is obtained in two steps 91 and 92. Hereinafter, each step will be described with reference to the reference numerals used in FIG. 5 as appropriate.

上記の工程S61では、所定数のグリーンシートの各々に配線パターンを印刷法により形成し、これらのグリーンシートに打ち抜き加工を施してキャビティやスルーホール等を形成した後に積層し、圧縮成形してから焼結して、多層セラミック基板を得る。工程S62では、上記の多層セラミック基板にめっき処理やメタライジング(メタライズ層5の形成)等の表面加工を施して、多層セラミック配線基板10を得る。   In the above step S61, a wiring pattern is formed on each of a predetermined number of green sheets by a printing method, these green sheets are punched to form cavities, through holes, and the like, stacked, and compression molded. Sintering to obtain a multilayer ceramic substrate. In step S62, the multilayer ceramic substrate is subjected to surface treatment such as plating or metalizing (formation of the metallized layer 5) to obtain the multilayer ceramic wiring substrate 10.

工程S71では、機械加工やプレス加工等によってリング本体15(図2参照)を作製し、工程S72では、めっき法によりリング本体15上に第1被膜16および第2被膜17を形成する。工程S73は、工程S72において比較的厚肉の金含有被膜を第2被膜17として形成した場合に、当該金含有被膜の膜厚を0.05μm程度以下にする予備はんだ処理を行う。工程S72において金含有被膜以外の被膜を第2被膜17として形成した場合や、膜厚が0.05μm程度以下の金含有被膜を形成した場合には、当該工程73を省略することも可能である。工程71および工程72を行うことにより、または工程71〜73を行うことにより、シールリング20が得られる。   In step S71, the ring body 15 (see FIG. 2) is produced by machining or pressing, and in step S72, the first coating 16 and the second coating 17 are formed on the ring body 15 by plating. In step S73, when a relatively thick gold-containing film is formed as the second film 17 in step S72, a preliminary soldering process is performed to reduce the film thickness of the gold-containing film to about 0.05 μm or less. When a film other than the gold-containing film is formed as the second film 17 in step S72, or when a gold-containing film having a film thickness of about 0.05 μm or less is formed, the process 73 can be omitted. . The seal ring 20 is obtained by performing the process 71 and the process 72, or performing the processes 71-73.

工程S81では、多層セラミック配線基板10にシールリング20を軟ろう12により固着(ろう付け)して、これら多層セラミック配線基板10およびシールリング20により電子部品収容空間RSを画定する。例えばペースト状の軟ろうを多層セラミック配線基板10におけるメタライズ層5上に塗布し、その上にシールリング2を載せてから炉内で加熱して軟ろうを溶融させ、その後に冷却することでシールリング20を多層セラミック配線基板10に固着(ろう付け)する。これとは別に、電子部品収容パッケージ30の蓋体25を作製する。   In step S <b> 81, the seal ring 20 is fixed (brazed) to the multilayer ceramic wiring substrate 10 with the soft solder 12, and the electronic component housing space RS is defined by the multilayer ceramic wiring substrate 10 and the seal ring 20. For example, a paste-like soft solder is applied onto the metallized layer 5 in the multilayer ceramic wiring substrate 10, the seal ring 2 is placed thereon, heated in a furnace to melt the soft solder, and then cooled to seal The ring 20 is fixed (brazed) to the multilayer ceramic wiring board 10. Separately from this, the lid body 25 of the electronic component housing package 30 is produced.

工程S91では、上記の電子部品収容空間RS内において高周波電子部品45を多層セラミック配線基板10に実装する。その後、工程S92でシールリング20に蓋体25をシーム溶接することにより、高周波モジュール50が得られる。   In step S91, the high frequency electronic component 45 is mounted on the multilayer ceramic wiring board 10 in the electronic component housing space RS. Thereafter, the lid 25 is seam welded to the seal ring 20 in step S92, whereby the high frequency module 50 is obtained.

実施の形態2.
この発明の電子部品収容パッケージに用いられるシールリングは、例えば、下記の第1めっき工程および第2めっき工程を含むこの発明のシールリングの製造方法により容易に得ることができる。以下、図3に示したシールリング20を製造する場合を例にとり、同図で用いた参照符号を適宜引用して工程毎に詳述する。
Embodiment 2. FIG.
The seal ring used in the electronic component housing package of the present invention can be easily obtained by, for example, the seal ring manufacturing method of the present invention including the following first plating process and second plating process. Hereinafter, the case where the seal ring 20 shown in FIG. 3 is manufactured will be described as an example, and the reference numerals used in FIG.

(第1めっき工程)
第1めっき工程では、枠体状に成形された導電性材料からなるリング本体上に該リング本体の全面を覆う第1被膜をめっきにより形成する。この第1めっき工程で形成する第1被膜の一部がそのまま、シールリング20における第1被膜16(図3参照)になる。第1被膜16の形成は、例えば、所望のめっき浴を用いた電解めっきまたは無電解めっきにより行うことができる。
(First plating process)
In the first plating step, a first film covering the entire surface of the ring body is formed on the ring body made of a conductive material formed in a frame shape by plating. A part of the first film formed in the first plating step becomes the first film 16 (see FIG. 3) in the seal ring 20 as it is. The formation of the first film 16 can be performed by, for example, electrolytic plating using a desired plating bath or electroless plating.

(第2めっき工程)
第2めっき工程では、第1めっき工程で形成した第1被膜の上面および外側面上部はマスキング材で覆い、下面、外側面下部、および内側面下部は露出させた状態で該第1被膜にめっきを施して、軟ろうのぬれ性が第1被膜におけるよりも高い第2被膜を第1被膜の露出面上に形成する。第1被膜の内側面上部は、マスキング材で覆わずに露出させていてもよいし、マスキング材で覆ってもよい。この第2めっき工程で形成する第2被膜がそのまま、シールリング20における第2被膜17(図3参照)になる。すなわち、第2めっき工程まで行うことにより、シールリング20が得られる。
(Second plating process)
In the second plating step, the upper surface and the outer surface upper portion of the first film formed in the first plating step are covered with a masking material, and the lower surface, the outer surface lower portion, and the inner surface lower portion are exposed, and the first film is plated. To form a second coating on the exposed surface of the first coating, the wettability of which is higher than that of the first coating. The upper part of the inner side surface of the first coating may be exposed without being covered with a masking material, or may be covered with a masking material. The second film formed in the second plating step becomes the second film 17 (see FIG. 3) in the seal ring 20 as it is. That is, the seal ring 20 is obtained by performing up to the second plating step.

上記のマスキング材としては、例えば粘着テープを用いることも可能であるが、シールリングは寸法が小さいので、粘着テープを用いてのマスキングでは作業効率を上げ難く、結果として製造コストを抑え難くなる。低コストの下にシールリングを製造するうえからは、所定形状の凹部を有するマスキング材を用いることが好ましい。   As the above-mentioned masking material, for example, an adhesive tape can be used. However, since the seal ring has a small size, it is difficult to increase the working efficiency by masking using the adhesive tape, and as a result, it is difficult to suppress the manufacturing cost. From the viewpoint of manufacturing a seal ring at a low cost, it is preferable to use a masking material having a recess having a predetermined shape.

図7は、第2めっき工程で用いられるマスキング材の一例を概略的に示す斜視図である。同図に示すマスキング材100は、第1めっき工程で全面に第1被膜16(図3参照)が形成されたリング本体15(図3参照;以下、「第1シールリング20A」という。)における高さ方向の一端部が嵌る形状および大きさを有する凹部100aを備えた板状を呈している。凹部100aの底面BSの形状は、第1シールリング20Aを平面視したときに該第1シールリング20Aの外縁により画定される輪郭形状と同じである。したがって、第1シールリング20Aにおける高さ方向の一端部を凹部100aに嵌めることにより、マスキング材100によって第1被膜16の上面および外側面上部は覆い、下面、外側面下部、および内側面全体は露出させることができる。凹部100aの深さは、第1シールリング20Aの高さよりも浅い。   FIG. 7 is a perspective view schematically showing an example of a masking material used in the second plating step. The masking material 100 shown in the figure is in a ring body 15 (see FIG. 3; hereinafter referred to as “first seal ring 20A”) in which a first film 16 (see FIG. 3) is formed on the entire surface in the first plating step. It has a plate shape with a recess 100a having a shape and size to which one end in the height direction fits. The shape of the bottom surface BS of the recess 100a is the same as the contour shape defined by the outer edge of the first seal ring 20A when the first seal ring 20A is viewed in plan. Therefore, by fitting one end of the first seal ring 20A in the height direction into the recess 100a, the upper surface and the outer surface upper portion of the first coating 16 are covered by the masking material 100, and the lower surface, the outer surface lower portion, and the entire inner surface are covered. Can be exposed. The depth of the recess 100a is shallower than the height of the first seal ring 20A.

第1シールリング20Aにおける不所望の箇所に第2被膜17(図3参照)が形成されるのを防止するうえから、凹部100aの内寸は、第1シールリング20Aを平面視したときの外寸と同じにするか、第1シールリング20Aを平面視したときの外寸よりも若干小さくすることが好ましい。このように凹部100aの内寸を選定することにより、凹部100aの底面および内壁を第1シールリング20Aに密着させることが可能になるので、第1シールリング20Aにおける不所望の箇所に第2被膜17が形成されるのを防止することが可能になる。凹部100aの深さは、目的とするシールリング20における外側面上部での第1被膜16(図3参照)の幅(シールリング20の高さ方向での幅)をどの程度にするかに応じて適宜選定される。なお、マスキング材100は、例えばポリテトラフルオロエチレン等のフッ素系樹脂のように、耐食性が高く、かつ弾性変形を起こす材料で作製することが好ましい。   In order to prevent the second coating 17 (see FIG. 3) from being formed at an undesired location in the first seal ring 20A, the inner dimension of the recess 100a is the outer dimension when the first seal ring 20A is viewed in plan. It is preferable to make it the same as the size or slightly smaller than the outer size when the first seal ring 20A is viewed in plan. By selecting the inner dimension of the recess 100a in this way, the bottom surface and the inner wall of the recess 100a can be brought into close contact with the first seal ring 20A, so that the second coating is applied to an undesired portion of the first seal ring 20A. It becomes possible to prevent 17 from being formed. The depth of the concave portion 100a depends on how much the width of the first coating 16 (see FIG. 3) in the upper portion of the outer surface of the target seal ring 20 (the width in the height direction of the seal ring 20) is set. Are selected as appropriate. The masking material 100 is preferably made of a material having high corrosion resistance and causing elastic deformation, such as a fluorine-based resin such as polytetrafluoroethylene.

第2被膜17(図3参照)は、第1シールリング20Aにおける高さ方向の一端部を凹部100aに嵌めた状態で電解めっきや無電解めっきを行うことにより、第1シールリング20Aの露出面上に形成される。このようにして第2被膜17まで形成することにより、第1被膜16が上面および外側面上部をなし、第2被膜17が下面、外側面下部、および内側面全体をなす第2シールリング、すなわち、目的とするシールリング20が得られる。第2被膜17として金めっき膜を形成する場合、実施の形態1で既に説明したように、当該金めっき膜の膜厚は0.01〜0.05μmの範囲内とすることが好ましい。   The second coating 17 (see FIG. 3) is an exposed surface of the first seal ring 20A by performing electroplating or electroless plating in a state in which one end in the height direction of the first seal ring 20A is fitted in the recess 100a. Formed on top. By forming up to the second coating 17 in this manner, the first coating 16 forms the upper surface and the upper outer surface, and the second coating 17 forms the second seal ring that forms the lower surface, the lower outer surface, and the entire inner surface. The target seal ring 20 is obtained. When a gold plating film is formed as the second coating film 17, as already described in the first embodiment, the film thickness of the gold plating film is preferably in the range of 0.01 to 0.05 μm.

上述のようにして第2被膜を形成すると、第1シールリング20Aにおける高さ方向の一端部をマスキング材100の凹部100aに嵌めるという簡単な作業によりマスキング作業が完了するため、目的とするシールリング20をその製造コストを抑えつつ容易に得ることができる。そして、このシールリング20を用いれば、実施の形態1で既に説明したように、小型化したときでも電子部品を高い気密性の下に収容し易い電子部品収容パッケージを作製し易くなる。   When the second coating is formed as described above, the masking operation is completed by a simple operation of fitting one end portion in the height direction of the first seal ring 20A into the concave portion 100a of the masking material 100. 20 can be easily obtained while suppressing the manufacturing cost. If this seal ring 20 is used, as already described in the first embodiment, it becomes easy to produce an electronic component housing package that can easily house an electronic component under high airtightness even when downsized.

以上、この発明の電子部品収容パッケージ、および該電子部品収容パッケージを構成するシールリングの製造方法について実施の形態を挙げて説明したが、前述のように、この発明は上記の実施の形態に限定されるものではない。   The electronic component housing package of the present invention and the manufacturing method of the seal ring constituting the electronic component housing package have been described above with reference to the embodiments. However, as described above, the present invention is limited to the above embodiments. Is not to be done.

例えば、電子部品収容パッケージを構成する配線基板は、多層セラミック配線基板の他に、単層構造のセラミック配線基板であってもよいし、他の配線基板であってもよく、その層構造および当該配線基板での配線パターンの形態は適宜選定可能である。例えばインターポーザ基板として利用することができるように、下面にボールグリッドアレイが配置されたものであってもよい。   For example, the wiring board constituting the electronic component housing package may be a ceramic wiring board having a single-layer structure in addition to the multilayer ceramic wiring board, or may be another wiring board. The form of the wiring pattern on the wiring board can be selected as appropriate. For example, a ball grid array may be disposed on the lower surface so that it can be used as an interposer substrate.

シールリングを構成するリング本体の形状は矩形枠状に限定されるものではなく、例えば環形枠状等、他の枠体形状であってもよい。また、第1被膜は、少なくともリング本体の上面および外側面上部に形成されていればよく、リング本体の全面に形成されていなくてもよい。必要に応じて、第1被膜とリング本体との間にアンダーコート層を介在させることができる。第2被膜は、シールリングにおける下面、外側面下部、および内側面全体をなすものでなければならいというものはなく、シールリングにおける下面、外側面下部、および内側面下部をなすものであってもよい。この場合、第1被膜がシールリングの内側面上部をなしていてもよいし、他の被膜が内側面上部をなしていてもよい。   The shape of the ring body constituting the seal ring is not limited to the rectangular frame shape, and may be another frame shape such as an annular frame shape. Moreover, the 1st film should just be formed in the upper surface and outer surface upper part of a ring main body at least, and does not need to be formed in the whole surface of a ring main body. If necessary, an undercoat layer can be interposed between the first coating and the ring body. The second coating does not have to form the entire lower surface, outer surface lower surface, and inner surface of the seal ring, and may form the lower surface, outer surface lower surface, and inner surface lower surface of the seal ring. Good. In this case, the first film may form the upper part of the inner surface of the seal ring, or another film may form the upper part of the inner surface.

図8は、第2被膜が下面、外側面下部、および内側面下部をなすシールリングの一例を概略的に示す断面図である。同図に示すシールリング120では、第1被膜16が上面、外側面上部、および内側面上部をなし、第2被膜117が下面、外側面下部、および内側面下部をなしている。なお、図8に示した構成部材のうちの第2被膜117以外の構成部材については、図3で用いた参照符号と同じ参照符号を付してその説明を省略する。このようなシールリング120は、例えば次のようにして製造することができる。   FIG. 8 is a cross-sectional view schematically showing an example of a seal ring in which the second coating forms a lower surface, a lower outer surface, and a lower inner surface. In the seal ring 120 shown in the figure, the first coating 16 forms the upper surface, the outer surface upper portion, and the inner surface upper portion, and the second coating 117 forms the lower surface, the outer surface lower portion, and the inner surface lower portion. In addition, about the structural members other than the 2nd film | membrane 117 among the structural members shown in FIG. 8, the same referential mark as the referential mark used in FIG. 3 is attached | subjected, and the description is abbreviate | omitted. Such a seal ring 120 can be manufactured as follows, for example.

図9は、上記のシールリング120を製造する際に用いられるマスキング材の一例を概略的に示す斜視図である。同図に示すマスキング材130は、図7に示したマスキング材100における凹部100aに代えて凹部130aを備えたものであり、この凹部130aにおける底面BSの形状は、第1シールリング20A(図7参照)を平面視したときの形状と同じである。したがって、第1シールリング20Aにおける高さ方向の一端部を凹部130aに嵌めることにより、マスキング材130によって第1被膜16(図3参照)の上面、外側面上部、および内側面上部は覆い、下面、外側面下部、および内側面下部は露出させることができる。上述したシールリング120は、このようにして第1シールリング20Aにおける高さ方向の一端部をマスクキング材130で覆う以外は、先に説明したシールリング20と同様にして製造することができる。   FIG. 9 is a perspective view schematically showing an example of a masking material used when manufacturing the seal ring 120 described above. The masking material 130 shown in the figure is provided with a recess 130a instead of the recess 100a in the masking material 100 shown in FIG. 7, and the shape of the bottom surface BS in the recess 130a is the first seal ring 20A (FIG. 7). The shape is the same as when viewed in plan. Accordingly, by fitting one end of the first seal ring 20A in the height direction into the recess 130a, the masking material 130 covers the upper surface, the outer surface upper portion, and the inner surface upper portion of the first coating 16 (see FIG. 3), and the lower surface. The lower portion of the outer surface and the lower portion of the inner surface can be exposed. The seal ring 120 described above can be manufactured in the same manner as the seal ring 20 described above, except that the one end in the height direction of the first seal ring 20A is covered with the masking material 130 in this way.

シールリングにおける外側面下部と外側面上部との境界、および内側面下部と内側面上部との境界それぞれの位置は、シールリングの高さの1/2に相当する位置でなけらばならないというものではなく、シールリングと配線基板とのろう付け性、および第1被膜による軟ろうの這い上がりの遮断性を考慮して、シールリングの固着に使用する軟ろうの種類や第1被膜および第2被膜それぞれの材質、あるいはシールリングの高さ等に応じて適宜選定可能である。上述した以外にも、この発明の電子部品収容パッケージおよび該電子部品収容パッケージに用いるシールリングの製造方法については、種々の変形、修飾、組み合わせ等が可能である。   The positions of the boundary between the lower part of the outer surface and the upper part of the outer surface and the boundary between the lower part of the inner surface and the upper part of the inner surface must be at a position corresponding to 1/2 of the height of the seal ring. Rather, considering the brazing property between the seal ring and the wiring board, and the barrier property against the rising of the soft brazing by the first coating, the kind of the soft brazing used for fixing the seal ring, the first coating and the second coating It can be appropriately selected according to the material of each coating, the height of the seal ring, or the like. In addition to the above, the electronic component housing package of the present invention and the manufacturing method of the seal ring used for the electronic component housing package can be variously modified, modified, combined, and the like.

この発明の電子部品収容パッケージの一例を概略的に示す斜視図である。It is a perspective view which shows roughly an example of the electronic component accommodation package of this invention. 図1に示したII−II線断面の概略図である。It is the schematic of the II-II line cross section shown in FIG. 図2に示した楕円III によって画定される領域を拡大して示す概略図である。It is the schematic which expands and shows the area | region demarcated by the ellipse III shown in FIG. 図1に示した電子部品収容パッケージにおいて軟ろうの這い上がりが第1被膜によって遮断される様子を示す概念図である。It is a conceptual diagram which shows a mode that the rising of a soft solder | pewter is interrupted | blocked by the 1st film in the electronic component accommodation package shown in FIG. この発明の電子部品収容パッケージを用いて構成された高周波モジュールの一例を概略的に示す部分切欠き斜視図である。It is a partial notch perspective view which shows roughly an example of the high frequency module comprised using the electronic component accommodation package of this invention. 図5に示した高周波モジュールの製造方法の一例を示す工程図である。It is process drawing which shows an example of the manufacturing method of the high frequency module shown in FIG. この発明のシールリングの製造方法における第2めっき工程で用いられるマスキング材の一例を概略的に示す斜視図である。It is a perspective view which shows roughly an example of the masking material used at the 2nd plating process in the manufacturing method of the seal ring of this invention. この発明の電子部品収容パッケージを構成するシールリングのうち、第2被膜が下面、外側面下部、および内側面下部をなすシールリングの一例を概略的に示す断面図である。It is sectional drawing which shows roughly an example of the seal ring which a 2nd film | membrane comprises a lower surface, an outer surface lower part, and an inner surface lower part among the seal rings which comprise the electronic component accommodation package of this invention. 図8に示したシールリングを製造する際に用いられるマスクキング材の一例を概略的に示す斜視図である。It is a perspective view which shows roughly an example of the masking material used when manufacturing the seal ring shown in FIG. 電子部品収容パッケージのシールリングと蓋体とを固着させる際に適用されるシーム溶接の一例を示す概略図である。It is the schematic which shows an example of the seam welding applied when adhering the seal ring and cover body of an electronic component accommodation package. 図11に示したシーム溶接時にリフローした軟ろうがシールリングの外側面および内側面を這い上がる様子を示す概略図である。It is the schematic which shows a mode that the soft solder | pewter reflowed at the time of the seam welding shown in FIG. 11 scoops up the outer surface and inner surface of a seal ring.

符号の説明Explanation of symbols

10 配線基板
12 軟ろう
15 リング本体
16 第1被膜
17,117 第2被膜
20,120 シールリング(第2シールリング)
20A 第1シールリング
25 蓋体
100,130 マスキング材
100a,130a 凹部
RS 電子部品収容空間
BS 凹部の底面
DESCRIPTION OF SYMBOLS 10 Wiring board 12 Soft solder | pewter 15 Ring main body 16 1st film | membrane 17,117 2nd film | membrane 20,120 Seal ring (2nd seal ring)
20A First seal ring 25 Lid 100, 130 Masking material 100a, 130a Recess RS Electronic component accommodation space BS Bottom of recess

Claims (12)

配線基板と、該配線基板上に軟ろうで固着されたシールリングと、該シールリング上に固着される蓋体とを備え、前記配線基板と前記シールリングとによって画定される電子部品収容空間内で前記配線基板に電子部品を実装した後に前記蓋体が前記シールリングに溶接される電子部品収容パッケージであって、
前記シールリングは、枠体状に成形された導電性材料からなるリング本体と、該リング本体上に形成されて当該シールリングでの少なくとも上面および外側面上部をなす第1被膜と、前記リング本体上に形成されて当該シールリングでの少なくとも下面、外側面下部、および内側面下部をなす第2被膜とを有し、
前記第2被膜での前記軟ろうのぬれ性は、前記第1被膜での前記軟ろうのぬれ性よりも高いことを特徴とする電子部品収容パッケージ。
An electronic component housing space defined by the wiring board and the seal ring, comprising: a wiring board; a seal ring fixed on the wiring board with a soft solder; and a lid fixed on the seal ring. An electronic component housing package in which the lid is welded to the seal ring after mounting the electronic component on the wiring board,
The seal ring includes a ring body made of a conductive material formed in a frame shape, a first coating formed on the ring body and forming at least an upper surface and an outer surface of the seal ring, and the ring body A second coating formed on the seal ring and forming at least a lower surface, a lower portion of the outer surface, and a lower portion of the inner surface;
The electronic component housing package, wherein the wettability of the soft solder in the second coating is higher than the wettability of the soft solder in the first coating.
前記第1被膜は前記リング本体の全面に形成されており、前記第2被膜は前記第1被膜上に形成されて当該シールリングでの少なくとも下面、外側面下部、および内側面下部をなしていることを特徴とする請求項1に記載の電子部品収容パッケージ。   The first coating is formed on the entire surface of the ring body, and the second coating is formed on the first coating to form at least a lower surface, an outer surface lower portion, and an inner surface lower portion of the seal ring. The electronic component housing package according to claim 1. 前記第2被膜は、当該シールリングでの下面、外側面下部、および内側面をなしていることを特徴とする請求項1または2に記載の電子部品収容パッケージ。   The electronic component housing package according to claim 1, wherein the second coating forms a lower surface, an outer surface lower portion, and an inner surface of the seal ring. 前記第1被膜はニッケル含有被膜であり、前記第2被膜は金含有被膜であることを特徴とする請求項1〜3のいずれか1つに記載の電子部品収容パッケージ。   The electronic component housing package according to any one of claims 1 to 3, wherein the first coating is a nickel-containing coating and the second coating is a gold-containing coating. 前記第2被膜は、膜厚が0.01〜0.05μmの範囲内にある金めっき膜であることを特徴とする請求項1〜4のいずれか1つに記載の電子部品収容パッケージ。   5. The electronic component housing package according to claim 1, wherein the second coating is a gold plating film having a thickness in a range of 0.01 to 0.05 μm. 前記蓋体は、導電性材料からなる基板と、該基板のうちで前記シールリングに溶接される領域に形成された膜厚2μm以上の金膜とを有していることを特徴とする請求項1〜5のいずれか1つに記載の電子部品収容パッケージ。   The said cover body has the board | substrate which consists of an electroconductive material, and the gold film | membrane with a film thickness of 2 micrometers or more formed in the area | region welded to the said seal ring among this board | substrate. The electronic component accommodation package as described in any one of 1-5. 配線基板上に軟ろうで固着されて該配線基板と共に上端が解放された電子部品収容空間を確定し、該電子部品収容空間内で前記配線基板に電子部品が実装された後に前記電子部品収容空間を閉塞する蓋体が上面に溶接されるシールリングの製造方法であって、
枠体状に成形された導電性材料からなるリング本体上に該リング本体の全面を覆う第1被膜をめっきにより形成する第1めっき工程と、
前記第1被膜の上面および外側面上部はマスキング材で覆い、下面、外側面下部、および内側面下部は露出させた状態でめっきを施して、前記軟ろうのぬれ性が前記第1被膜におけるよりも高い第2被膜を前記第1被膜の露出面上に形成する第2めっき工程と、
を含むことを特徴とするシールリングの製造方法。
An electronic component housing space fixed on the wiring board by soft soldering and having its upper end released together with the wiring substrate is determined, and the electronic component housing space is mounted on the wiring substrate in the electronic component housing space. A manufacturing method of a seal ring in which a lid that closes the top is welded to the upper surface,
A first plating step of forming, by plating, a first film covering the entire surface of the ring body on the ring body made of a conductive material formed into a frame shape;
The upper surface of the first coating and the upper portion of the outer surface are covered with a masking material, and plating is performed with the lower surface, the lower portion of the outer surface and the lower portion of the inner surface exposed. A second plating step of forming a higher second coating on the exposed surface of the first coating;
The manufacturing method of the seal ring characterized by including.
前記マスキング材は、前記第1被膜が形成されたリング本体における高さ方向の一端部が嵌る形状および大きさを有する凹部を備え、
前記第2めっき工程でのめっきは、前記一端部を前記マスキング材の凹部に嵌めた状態で行われることを特徴とする請求項7に記載のシールリングの製造方法。
The masking material includes a recess having a shape and size into which one end in the height direction of the ring body on which the first film is formed fits,
The method of manufacturing a seal ring according to claim 7, wherein the plating in the second plating step is performed in a state where the one end portion is fitted in the concave portion of the masking material.
前記凹部の底面の形状は、前記第1被膜が形成されたリング本体を平面視したときに該リング本体の外縁により画定される輪郭形状と同じであることを特徴とする請求項8に記載のシールリングの製造方法。   The shape of the bottom surface of the concave portion is the same as a contour shape defined by an outer edge of the ring body when the ring body on which the first coating is formed is viewed in plan view. A manufacturing method of a seal ring. 前記凹部の底面の形状は、前記第1被膜が形成されたリング本体を平面視したときの形状と同じであることを特徴とする請求項8に記載のシールリングの製造方法。   The method for manufacturing a seal ring according to claim 8, wherein the shape of the bottom surface of the concave portion is the same as the shape of the ring main body on which the first coating film is formed in plan view. 前記第1被膜としてニッケル含有被膜を形成し、前記第2被膜として金含有被膜を形成する請求項7〜10のいずれか1つに記載のシールリングの製造方法。   The method for producing a seal ring according to any one of claims 7 to 10, wherein a nickel-containing film is formed as the first film, and a gold-containing film is formed as the second film. 前記第2被膜として膜厚が0.01〜0.05μmの範囲内にある金めっき膜を形成することを特徴とする請求項7〜11のいずれか1つに記載のシールリングの製造方法。

The method for manufacturing a seal ring according to any one of claims 7 to 11, wherein a gold plating film having a thickness in a range of 0.01 to 0.05 µm is formed as the second coating.

JP2006069835A 2006-03-14 2006-03-14 Electronic component storage package and method for manufacturing seal ring used in electronic component storage package Active JP4659653B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006069835A JP4659653B2 (en) 2006-03-14 2006-03-14 Electronic component storage package and method for manufacturing seal ring used in electronic component storage package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006069835A JP4659653B2 (en) 2006-03-14 2006-03-14 Electronic component storage package and method for manufacturing seal ring used in electronic component storage package

Publications (2)

Publication Number Publication Date
JP2007250680A true JP2007250680A (en) 2007-09-27
JP4659653B2 JP4659653B2 (en) 2011-03-30

Family

ID=38594676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006069835A Active JP4659653B2 (en) 2006-03-14 2006-03-14 Electronic component storage package and method for manufacturing seal ring used in electronic component storage package

Country Status (1)

Country Link
JP (1) JP4659653B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020179020A1 (en) * 2019-03-06 2020-09-10 三菱電機株式会社 Semiconductor device and method for manufacturing same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004179332A (en) * 2002-11-26 2004-06-24 Kyocera Corp Electronic device
JP2005268301A (en) * 2004-03-16 2005-09-29 Mitsubishi Electric Corp Hollow airtightly sealed package
JP2005268334A (en) * 2004-03-16 2005-09-29 Mitsubishi Electric Corp Electronic component containing package, and manufacturing method of electronic component containing package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004179332A (en) * 2002-11-26 2004-06-24 Kyocera Corp Electronic device
JP2005268301A (en) * 2004-03-16 2005-09-29 Mitsubishi Electric Corp Hollow airtightly sealed package
JP2005268334A (en) * 2004-03-16 2005-09-29 Mitsubishi Electric Corp Electronic component containing package, and manufacturing method of electronic component containing package

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020179020A1 (en) * 2019-03-06 2020-09-10 三菱電機株式会社 Semiconductor device and method for manufacturing same
KR20210118450A (en) * 2019-03-06 2021-09-30 미쓰비시덴키 가부시키가이샤 Semiconductor device and method for manufacturing the same
JPWO2020179020A1 (en) * 2019-03-06 2021-10-07 三菱電機株式会社 Semiconductor devices and their manufacturing methods
JP7164007B2 (en) 2019-03-06 2022-11-01 三菱電機株式会社 Semiconductor device and its manufacturing method
KR102549048B1 (en) 2019-03-06 2023-06-28 미쓰비시덴키 가부시키가이샤 Semiconductor device and its manufacturing method

Also Published As

Publication number Publication date
JP4659653B2 (en) 2011-03-30

Similar Documents

Publication Publication Date Title
JP4817418B2 (en) Circuit device manufacturing method
CN101996902B (en) The manufacture method of semiconductor device
JP3432988B2 (en) Metal lid substrate for electronic component package and method of manufacturing metal lid
JP2005095977A (en) Circuit device
TW201320420A (en) Piezoelectric device
JP4791742B2 (en) Method for soldering electronic parts
JP6787692B2 (en) Wiring board
JP4877046B2 (en) Semiconductor device and manufacturing method thereof
WO2007138771A1 (en) Semiconductor device, electronic parts module, and method for manufacturing the semiconductor device
US6431432B1 (en) Method for attaching solderballs by selectively oxidizing traces
JP2006303173A (en) Circuit board device and manufacturing method therefor
JP2008235531A (en) Package for hermetic sealing, and connection structure
JP4812429B2 (en) Circuit device manufacturing method
JP4659653B2 (en) Electronic component storage package and method for manufacturing seal ring used in electronic component storage package
JP2011096830A (en) Semiconductor device
JP2000106408A (en) Package for housing electronic component and metallic cover body used for the same
JP2014175567A (en) Ceramic package
JPWO2006077974A1 (en) Sealing plate and manufacturing method thereof
JP2020188127A (en) Manufacturing method of wiring board, electronic device, and wiring board
JP4012527B2 (en) Manufacturing method of electronic parts
JP2012221992A (en) Electronic component package
JP4349170B2 (en) Electronic component storage package and method of manufacturing electronic component storage package
JP5206399B2 (en) Laser apparatus and manufacturing method thereof
JPWO2019208577A1 (en) Heat dissipation board and electronic device
JP4174407B2 (en) Electronic component storage package

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080707

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101227

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4659653

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250