JP2007250494A

JP2007250494A - 入力回路

Info

Publication number: JP2007250494A
Application number: JP2006076129A
Authority: JP
Inventors: Kenji Hara; 憲二原
Original assignee: Yaskawa Electric Corp
Current assignee: Yaskawa Electric Corp
Priority date: 2006-03-20
Filing date: 2006-03-20
Publication date: 2007-09-27

Abstract

【課題】本発明は部品点数を少なくして小型化するとともに、損失の少ない入力回路を提供する。
【解決手段】スイッチ３を用いて汎用ＩＣ９に信号が入力される非絶縁型入力回路において、ダイオード５のアノードに第１の抵抗４が接続され、前記第１の抵抗４の他端が機器電圧２に接続され、前記ダイオード５のアノードと前記第１の抵抗との接続部が前記スイッチ３に接続され、前記スイッチ３の別端が前記機器電圧２の接地側に接続され、前記ダイオード５のカソードが前記機器電圧２から論理回路電圧分低い論理接地点６に第２の抵抗７を介して接続されるとともに、前記ダイオード５のカソードの信号が前記汎用ＩＣ８に接続されたものである。
【選択図】図１

Description

本発明は、ＦＡ機器やロボット等に用いられるコントローラの非絶縁型入力回路に関する。

従来のＦＡ機器の接点情報は、操作パネルのＳＷやリレー、リミットスイッチ等、数百点となり、機器の小型化の為に非絶縁型で、電磁盤に用いられている２４Ｖの機器電圧が、接点を通して入力回路で読み込まれている。
従来の入力回路としてはラインレシーバーを用いるものである。この入力回路は図５に示すように接点に動作電流が流れるように設定された抵抗２４と、この時の電圧が読み込まれるラインレシーバー２５とから構成されている。スイッチ２３が開の時、接点に動作電流が流れ、この時の電圧をラインレシーバー２５で読み込んでいる。
また、その他の従来の入力回路としてはダイオードを２つ使った例もある（例えば、特許文献１参照）。
このように、従来の入力回路は、スイッチの入力を判断してＯＮまたはＯＦＦを認識するのである。
特願２００４−３５１７２７号公報

ところが、従来の入力回路は、ラインレシーバーを用いると、部品点数が増えるために機器の小型化ができないことや、コストが高くなるために安価にできないという問題が生じていた。また、入力部にサージ電圧がかかると、レシーバーが破損するという問題が生じていた。さらに、抵抗には、ラインレシーバーの駆動電流が大きいために放熱パターンを取り付けなければならなくなり、基板の小型化ができないことや、数百個の抵抗を用いるために数十Ｗの損失が発生するという問題が生じていた。
本発明はこのような問題点に鑑みてなされたものであり、部品点数を少なくすることで小型化するとともに、損失の少ない入力回路を提供することを目的とする。

上記問題を解決するため、本発明は、次のように構成したのである。
請求項１に記載の発明は、スイッチを用いて汎用ＩＣに信号が入力される非絶縁型入力回路において、ダイオードのアノードに第１の抵抗が接続され、前記第１の抵抗の他端が機器電圧に接続され、前記ダイオードのアノードと前記第１の抵抗との接続部が前記スイッチに接続され、前記スイッチの別端が前記機器電圧の接地側に接続され、前記ダイオードのカソードが前記機器電圧から論理回路電圧分低い論理接地点に第２の抵抗を介して接続されるとともに、前記ダイオードのカソードの信号が前記汎用ＩＣに接続されたものである。
また、請求項２に記載の発明は、スイッチを用いて信号がメモリ機能を有する汎用ＩＣに入力される非絶縁型入力回路において、機器電圧への接続部分がトランジスタを介しで接続され、サンプリング信号に同期してデータがサンプリングされ、前記データが第１の抵抗を介してダイオードのアノード部分に接続され、前記ダイオードのカソードと第２の抵抗が接続され、前記第２の抵抗の他端が論理接地点と接続され、前記汎用ＩＣと抵抗間にバッファー回路が配置されたものである。
また、請求項３に記載の発明は、前記メモリ機能を有する汎用ＩＣに入力される前記サンプリング信号が発生している間に、前記第１の抵抗によりプルダウンされたパルス信号の立下りがラッチされるものである。

請求項１に記載の発明によると、２つの抵抗と１つのダイオードの構成によりスイッチのオン・オフを検出する回路を形成することによりラインレシーバー等のレベル変換回路を必要としないので部品点数が削減され、サージによるレシーバーの破損が防止される。また、駆動電流が低減されることにより、機器の小型化が可能である。
また、請求項２および３に記載の発明によると、間欠的なパルス信号の立下りがラッチされるので、抵抗の発熱は間欠的になり、機器の発熱は低減される。

以下、本発明の実施の形態について図を参照して説明する。

図１は本発明の入力回路である。１は入力回路、２は機器電圧、３はスイッチ、４は第１の抵抗、５はダイオード、６は論理接地点、７は第２の抵抗、８は汎用ＣＭＯＳ−ＩＣである。入力回路１は、以下に述べるように接続されている。機器電圧２は第１の抵抗４の一端に接続され、第１の抵抗４はスイッチ３の一方とダイオード５のアノードに接続されている。また、スイッチ３の他端は電源グランドに接続されている。ダイオード５のカソードと第２の抵抗７の一端は接合し、汎用ＣＭＯＳ−ＩＣ８に接続されている。また、第２の抵抗７の他端は論理接地点６に接続されている。
論理接地点６は、図２に示されるように機器電圧２より５V低い１９Vになるように負電源のレギュレータ９で生成される。
次に、入力回路１の動作について説明する。スイッチ３が開の場合、第１の抵抗４に機器電圧からの電圧が印加され、ダイオード５を通じて第２の抵抗７へ電流が流れるので、ダイオード５のアノードと第２の抵抗７との接点Pは、汎用ＣＭＯＳ−ＩＣ９に対してＨｉレベルとなる。
スイッチ３が閉の場合、機器電圧２からの第１の抵抗４への電圧は、スイッチ３を通じて電源グランドへ流れ込む。ダイオード５のアノードと第２の抵抗７との接点Pは、論理接地点６の電圧となるために汎用ＣＭＯＳ−ＩＣ９は、Ｌｏｗレベルとなる。
ここで、汎用ＣＭＯＳ−ＩＣ９に型式ＶＨＣ２４４(フェアチャイルド社製)が用いられた場合、汎用ＣＭＯＳ−ＩＣ９は、３．５Ｖ以上でＨｉレベルとなり、１．５Ｖ以下でＬｏｗレベルになる。これらの条件を満足する抵抗６，７を求めると、第１の抵抗６は４．７ｋΩを、第２の抵抗７は２２ｋΩ以上を用いられれば良い。
本発明が従来の技術と異なる部分は、機器電圧２よりも５Ｖ低い論理接地点６を備え、ダイオード５の両端に抵抗４，７を接続した構成にすることで、部品点数が削減された点である。
このように、ラインレシーバーのようなレベル変換回路が設けることなく、スイッチの情報が読み込まれることにより、機器の小型化が可能である。また、レベル変換が行われないので、機器電圧は広い範囲で使用可能である。また、ダイオードがカソードコモンで接続されており、制御回路側は、電流の流れ出しを検出するのでノイズ、サージに強い回路構成が得られる。

次に、本発明の第２の実施例について説明する。図３は、第２の実施例の入力回路である。第２の実施例が第１の実施例と異なる点は、メモリ機能を有する汎用ＣＭＯＳ−ＩＣ９にＶＨＣ５７４（フェアチャイルド社製）が用いられ、バッファー回路１０が組み込まれた点である。
ここで、／はＬｏｗアクティブを意味し、Ｃは、／ＳＡＭＰ０信号が、汎用ＣＭＯＳ−ＩＣ９の各入力に共通接続されていることを意味している。
本実施例では、図４に示すように、／ＳＡＭＰ０信号がＬの時にトランジスタ１２がＯＮし、機器電圧２が第１の抵抗４に供給される。第１の抵抗４のサンプリングを時分割で行い、汎用ＣＭＯＳ−ＩＣ９でラッチするものである。／ＳＡＭＰ０信号に対して、１／４のデューティーで第１の抵抗４はＯＮされる。第１の抵抗４がＯＦＦにする際に、／ＳＡＭＰ１信号は、汎用ＣＭＯＳ−ＩＣ９でラッチされ、ラッチされた信号は、図示しないＣＰＵに／ＲＤとして読み込まれる。
このような構成にすることで、第１の抵抗４の発熱は１／４になり、第１の抵抗４の放熱パターンが必要にならないことから機器の小型化ができる。ここで、接点に流れる電流のピーク値は変わらないので、接点皮膜を破る能力は十分ある。

本発明の第１実施例を示す入力回路の回路図本発明の第１実施例を示す論理接地点の電圧生成回路図第２実施例を示す入力回路の回路図第２実施例の信号のタイミングチャート従来のラインレシーバーを用いた入力回路の回路図

符号の説明

１入力回路
２機器電圧
３スイッチ
４第１の抵抗
５ダイオード
６論理接地点
７第２の抵抗
８汎用ＣＭＯＳ−ＩＣ
９レギュレータ
１０バッファー回路
１１抵抗
１２トランジスタ
２３スイッチ
２４抵抗
２５ラインレシーバー

Claims

スイッチを用いて汎用ＩＣに信号が入力される非絶縁型入力回路において、
ダイオードのアノードに第１の抵抗が接続され、前記第１の抵抗の他端が機器電圧に接続され、前記ダイオードのアノードと前記第１の抵抗との接続部が前記スイッチに接続され、前記スイッチの別端が前記機器電圧の接地側に接続され、前記ダイオードのカソードが前記機器電圧から論理回路電圧分低い論理接地点に第２の抵抗を介して接続されるとともに、前記ダイオードのカソードの信号が前記汎用ＩＣに接続されたことを特徴とする入力回路。
スイッチを用いて信号がメモリ機能を有する汎用ＩＣに入力される非絶縁型入力回路において、
機器電圧への接続部分がトランジスタを介しで接続され、サンプリング信号に同期してサンプリングされたデータが、第１の抵抗を介してダイオードのアノード部分に接続され、前記ダイオードのカソードと第２の抵抗が接続され、前記第２の抵抗の他端が論理接地点と接続され、前記汎用ＩＣと抵抗間にバッファー回路が配置されたことを特徴とする入力回路。
前記メモリ機能を有する汎用ＩＣに入力される前記サンプリング信号が発生している間に、前記第１の抵抗によりプルダウンされたパルス信号の立下りがラッチされることを特徴とする請求項２に記載の入力回路。