JP2007243528A

JP2007243528A - サンプルタイミングモニタシステム

Info

Publication number: JP2007243528A
Application number: JP2006062292A
Authority: JP
Inventors: Tadaaki Suda; 忠明須田
Original assignee: Pentax Corp
Current assignee: Pentax Corp
Priority date: 2006-03-08
Filing date: 2006-03-08
Publication date: 2007-09-20

Abstract

【課題】サンプリングパルスのタイミングの異常を検出することができるサンプルタイミングモニタシステムを提供することを目的とする。
【解決手段】撮像素子を駆動するための駆動信号と、撮像素子から出力されるアナログ出力信号に対して相関二重サンプリングを行うサンプリング回路に供給されるサンプリングパルスとの間の時間的な関係をパルスに変換可能なパルス変換回路と、パルス変換回路から出力されたパルスが入力される積分回路と、前記積分回路からの出力電圧が所定の範囲内にあるか否かを判定する電圧比較回路と、を有する検出回路を少なくとも一つ備え、検出回路は、電圧比較回路における判定結果に基づいてサンプリングパルスの出力タイミングの異常を検出可能であることを特徴とするサンプルタイミングモニタシステムを提供する。
【選択図】図３

Description

本発明は、撮像素子からのアナログ出力信号に所定の信号処理を施してデジタル映像信号を出力するサンプリング回路に供給される信号のタイミングの異常を検出するためのサンプルタイミングモニタシステムに関し、さらに当該システムを備えた電子内視鏡装置に関する。

従来より、ＣＣＤ等の撮像素子を備えた装置では、撮像素子からのアナログ出力信号のノイズ低減を目的としたＣＤＳ（Correlated double sampling：相関二重サンプリング）回路がよく用いられている。ＣＤＳ回路では、デジタル映像信号をサンプリングするために、ＣＣＤのアナログ出力信号中の映像信号期間をサンプリングするためのサンプリングパルスと、フィールド・スルー期間をサンプリングするためのサンプリングパルスが用いられる。ＣＤＳ回路は、映像信号期間中にサンプリングされた電圧値とフィールド・スルー期間中にサンプリングされた電圧値との差分を抽出することにより、ノイズが除去された映像信号を出力することができる。すなわち、ＣＣＤのアナログ出力信号は、フィールド・スルー期間においてリセット雑音を含む信号が出力され、続く映像信号期間において該リセット雑音と映像信号が重畳した信号が出力される。したがって、それらの期間における出力の差分をとることにより、リセット雑音が除去された映像信号が出力される。

ＣＤＳ回路に供給されるサンプリングパルスは、そのタイミングが意図したタイミングから外れてしまうと、ＣＤＳ回路において映像信号の正常なサンプリングが行われず、結果として、モニタ等に出力される画像に異常が生じてしまう。したがって、サンプリングパルスは、意図したタイミング、すなわち、映像信号期間をサンプリングするためのサンプリングパルスは映像信号期間中の所定の範囲内に、フィールド・スルー期間をサンプリングするためのサンプリングパルスはフィールド・スルー期間中の所定の範囲内に、それぞれ供給されるように設定されている。

特許文献１には、撮像素子において得られるアナログ出力信号からデジタル映像信号をサンプリングするためのサンプリングパルスのタイミングを自動的に調整可能とするサンプリングパルス自動調整装置を備えた電子内視鏡装置が記載されている。このサンプリングパルス自動調整装置では、駆動信号が出力されてから、ＣＣＤのアナログ出力信号がＣＤＳ回路に入力されるまでの伝搬遅延時間を計測することにより、その遅延時間分だけサンプリングパルスの位相を調整可能としている。したがって、当該装置は、電子内視鏡装置の挿入部の長さの変化等の要因により、上述のような遅延時間が変化したとしても、サンプリングパルスのタイミングを容易に調整可能な構成となっている。

特開２００２−２７３３５号公報

電子内視鏡装置において、撮像素子により撮像されてモニタ等に出力される映像に異常が見られる場合には、原因を究明するために検査等が行われる。検査においては、撮像素子を含めその周辺には種々の回路素子が含まれるため様々な項目のチェックが必要であった。そのなかで、ＣＤＳ回路に使用されるサンプリングパルスのタイミングのチェックは看過されがちであった。すなわち、検査の際に、サンプリングパルスのタイミングは正常であるものとして検査が行われることが多かった。しかし、サンプリングパルスのタイミングの異常を見逃してしまうと、いくら他の部位の検査を行ってもなかなか異常を特定することができないため、検査の時間を無駄に費やしてしまうという問題点があった。

一方、特許文献１に記載のサンプリングパルス自動調整装置では、電子内視鏡装置の挿入部の長さ等に影響する上記遅延時間に応じてサンプリングパルスの位相を調整することが可能である。しかし、自動調整以前にサンプリングパルスのタイミングが意図したタイミングから外れてしまっていた場合には、当該自動調整装置であったとしてもサンプルパルスのタイミングを正常な状態に戻すことは困難である。したがって、上記問題点は依然解決されない。

したがって、映像に異常が見られる場合の検査時において、サンプリングパルスのタイミングに異常が生じていることを容易に検出することができる手段が望まれていた。

そこで本発明は、サンプリングパルスのタイミングの異常を検出することができるサンプルタイミングモニタシステムおよび当該システムを備えた電子内視鏡装置を提供することを目的とする。

上記の課題を解決するため、本発明では、撮像素子を駆動するための駆動信号と、撮像素子から出力されるアナログ出力信号に対して相関二重サンプリングを行うサンプリング回路に供給されるサンプリングパルスとの間の時間的な関係をパルスに変換可能なパルス変換回路と、パルス変換回路から出力されたパルスが入力される積分回路と、前記積分回路からの出力電圧が所定の範囲内にあるか否かを判定する電圧比較回路と、を有する検出回路を少なくとも一つ備え、検出回路は、電圧比較回路における判定結果に基づいてサンプリングパルスの出力タイミングの異常を検出可能であることを特徴とするサンプルタイミングモニタシステムを提供する。

したがって、本発明では、リセット・ゲート信号や水平駆動信号等の駆動信号と、アナログ出力信号のフィールド・スルー期間や映像信号期間をサンプリングするためにＣＤＳ回路に供給されるサンプリングパルスとの間のタイミングを、電圧値に変換してモニタすることができる。モニタされた電圧値が所定の時間間隔に含まれるか否かにより、サンプル信号の異常を検出することができる。

また、本発明に係るサンプルタイミングモニタシステムでは、パルス変換回路から出力されるパルスは、駆動信号の立ち下りからサンプリングパルスの立ち上がりまでの時間間隔に対応するパルス幅を有する。

また、検出回路を２つ有し、一方は、駆動信号がリセット・ゲート信号であり、且つサンプリングパルスがアナログ出力信号のフィールド・スルー期間をサンプリングするための第一のサンプリング信号である第一の検出回路、他方は、駆動信号が水平駆動信号であり、且つサンプリングパルスがアナログ出力信号の映像信号期間をサンプリングするための第二のサンプリング信号である第二の検出回路、である。

また、検出回路において、サンプリングパルスの出力タイミングの異常が検出された場合に、異常を通知する異常通知手段を備えたことを特徴とする。

また、異常通知手段は、当該システムにおいて検出回路が少なくとも２つ備えられている場合に、少なくとも一つの検出回路において異常が検出された場合に、異常を通知する。例えば、その異常通知手段は、発光表示器により異常を通知する

また、パルス変換回路は、リセット入力を備えたＤタイプのフリップフロップ回路であり、駆動信号がクロック信号として入力され、サンプリングパルスがリセット信号として入力される。

また、電圧比較回路は、積分回路からの出力電圧が所定電圧値以内であるか否かを判定し、検出回路は、電圧比較回路において当該出力電圧が所定電圧よりも高いと判定された場合に、サンプリングパルスの出力タイミングが異常であることを示すことを特徴とする。

また、少なくとも検出回路が、プログラマブルなＩＣの内部に形成されている。

また、少なくとも２つの駆動信号の間のタイミングを比較して当該駆動信号間の出力タイミングの異常を検出可能な駆動信号検出回路をさらに有する。その駆動信号検出回路は、駆動信号のうち、リセット・ゲート信号の立ち上がりと水平駆動信号の立ち上がりのタイミングが同時であるか否かを判定することにより、異常を検出可能である。

また、本発明のサンプルタイミングモニタシステムは電子内視鏡装置に備えられる。

したがって、本発明は上記の構成により、サンプリングパルスのタイミングの異常を検出することができるサンプルタイミングモニタシステムおよび当該システムを備えた電子内視鏡装置を提供することができる。

以下、図面を参照して、本発明に係るサンプルタイミングモニタシステム及び当該システムを備えた電子内視鏡装置について説明する。なお、本発明の実施形態では、当該システムを電子内視鏡装置に採用した場合について説明する。しかし、当該システムは電子内視鏡装置と共に実施されることに限定されるものではない。例えば、デジタルカメラ、デジタルビデオカメラ、携帯電話、その他撮像素子を備える様々な装置において実施可能である。

図１は、電子内視鏡装置１００の機能ブロック図である。電子内視鏡装置１００は、撮像素子であるＣＣＤ１１０と、ＣＣＤドライバ回路１２０と、ＣＤＳ（Correlated Double Sampling：相関二重サンプリング）回路１３０と、プログラマブルＩＣ１４０と、コンフィグＲＯＭ１４０Ｃと、信号処理回路１５０と、バッファ１６０と、アンプ１７０とを有する。また、電子内視鏡装置１００には、外部機器としてのプロセッサ２００とモニタ３００とを接続可能である。また、電子内視鏡装置１００は、図示しないが、患者の体腔内へ挿入される部位である挿入部、各種操作を行うための操作部、画像処理装置等を含むものであり、図１の各機能はそれらの内部に備えられている。

ＣＣＤ１１０は、電子内視鏡装置１００の挿入部の先端付近に設けられている。ＣＣＤ１１０は、図示しない光源から被写体へ照明光が照射されることにより該被写体から反射される反射光を受光する受光面を有する。受光面には複数のフォトダイオードが配列されており、各フォトダイオードは画素に対応する。被写体からの反射光に応じてフォトダイオードに蓄積された電荷は、ＣＣＤ１１０に供給される垂直駆動信号等により読出しおよび転送が行われたのち、水平駆動信号およびリセット・ゲート信号によりアナログ出力信号として出力される。

電子内視鏡装置１００の挿入部には、ＣＣＤ１１０と、ＣＣＤドライバ回路１２０およびＣＤＳ回路１３０とを接続するためのケーブル等が配設されている。ＣＣＤ１１０から出力されたアナログ出力信号は、ＣＤＳ回路１３０に入力される。ＣＣＤ１１０への種々の駆動信号（垂直／水平駆動信号、リセット・ゲート信号等）や電源は、ＣＣＤドライバ回路１２０を介して出力される。

ＣＣＤドライバ回路１２０は、生成された垂直駆動信号、水平駆動信号、リセット・ゲート信号等をＣＣＤ１１０へ供給する。また、ＣＣＤ１１０へ出力すると同時に、水平駆動信号およびリセット・ゲート信号をプログラマブルＩＣ１４０に出力する。

ＣＤＳ回路１３０は、ＣＣＤ１１０のリセット雑音等のノイズを除去するための回路である。ＣＣＤ１１０のアナログ出力信号は、リセット期間と、フィールド・スルー期間と、映像信号期間とを有する（図２において詳述する）。ＣＤＳ回路１３０では、フィールド・スルー期間中に黒レベル（当該期間中の電圧値）、映像信号期間中に映像レベル（当該期間中の電圧値）をそれぞれサンプリングする。そして、黒レベルと映像レベルの差分に基づいてデジタル映像信号を生成して出力する。なお、ＣＤＳ回路１３０には、ＡＧＣ（自動ゲイン制御）やＡ−Ｄコンバータ（ＡＤＣ）等も含まれるものとし、デジタル映像信号の生成においてそれらの機能による処理も実行される。

ＣＤＳ回路１３０には、黒レベルと映像レベルの電圧をサンプリングするタイミングを規定するためのサンプリングパルスである、黒サンプル信号と映像サンプル信号とが供給される。黒サンプル信号と映像サンプル信号は、信号処理回路１５０により生成されて供給される。

プログラマブルＩＣ１４０は、例えば、ＦＰＧＡ（Field Programmable Gate Array）やＣＰＬＤ（Complex Programmable Logic Device）等のＩＣである。プログラマブルＩＣ１４０は、ＡＳＩＣ等に比べて量産時の単価は高くなるが、マスクパターンの設計・製造を行うことなく回路を作成できるという長所を有する。このため、電子内視鏡装置のような一機種あたりの生産台数が少なく、それ故に製造コストの低減よりも開発コストの低減の方がより重要な課題となる装置においては、プログラマブルＩＣを回路として使用することが好ましい。

プログラマブルＩＣ１４０は、電子内視鏡装置１００の全体を制御する制御回路を含む。また、プログラマブルＩＣ１４０は、サンプリングパルスのタイミングの異常検出回路５００（図３参照）をも含む。異常検出回路５００は、黒サンプル信号と映像サンプル信号それぞれのタイミングの異常を検出する機能を有する（詳しくは後述する）。したがって、電子内視鏡装置に異常検出回路５００を組み込む際には、プログラマブルＩＣの内部に当該回路を追加するのみでよい。つまり、電子内視鏡装置１００内部の回路構成を複雑にすることなく、異常検出回路５００を導入することが可能である。

コンフィグＲＯＭ１４０Ｃは、揮発性のプログラマブルＩＣ１４０を立ち上げるため（すなわち、少なくとも上述のような異常検出回路５００を構成させるため）のプログラムを保持している。なお、不揮発性のプログラマブルＩＣとして例えばＣＰＬＤを用いた場合には、製造時に一回のみ上述のようなプログラムを実行させればよいので、このコンフィグＲＯＭ１４０Ｃは省略されてもよい。

信号処理回路１５０は、ＤＳＰ（Digital Signal Processor）、画像メモリ、Ｄ−Ａコンバータ等を含む。信号処理回路１５０は、ＣＤＳ回路１３０から出力されプログラマブルＩＣ１４０を介して伝送されてきたＣＣＤ１１０のデジタル映像信号に対し、所定の信号処理を行う機能を有する。例えば、信号処理回路１５０は、デジタル映像信号に対し所定の処理を行った後、最終的にＲＧＢ信号等のアナログ映像信号を出力する。また、信号処理回路１５０は、信号発生器を含み、黒サンプル信号および映像サンプル信号を生成することができる。信号処理回路１５０において生成された黒サンプル信号および映像サンプル信号は、ＣＤＳ回路１３０へ出力されるとともにプログラマブルＩＣ１４０（異常検出回路５００）へも出力される。

また、信号処理回路１５０から出力されたアナログ映像信号は、アンプ回路１７０による増幅等の処理を経て、ビデオ信号としてモニタ３００に出力される。モニタ３００では、ＣＣＤ１１０により撮像された映像が表示される。

プロセッサ２００は例えば光源内蔵型信号処理装置であり、キーボード（不図示）等により検査の作業者による入力操作等が可能な装置である。また、電子内視鏡装置１００に関する各種情報を表示可能である。プロセッサ２００は、バッファ１６０を介してプログラマブルＩＣ１４０、信号処理回路１５０等の制御を行うことができる。

なお、上述の電子内視鏡装置１００の説明においては、ＣＣＤドライバ回路１２０において水平駆動信号とリセット・ゲート信号とが、信号処理回路１５０において黒サンプル信号と映像サンプル信号とが、それぞれ生成されるものとした。しかし、それらの信号が生成される場所は特に限定されるわけではなく、例えば、ＣＣＤドライバ回路１２０、プログラマブルＩＣ１４０、信号処理回路１５０のいずれかにおいて生成されていればよい。

図２は、水平駆動信号と、リセット・ゲート信号と、ＣＣＤ１１０のアナログ出力信号と、黒サンプル信号と、映像サンプル信号のタイミングチャートを示す。なお、図２は、正常時における各信号のタイミングを示す。

図２（ａ）は、ＣＣＤドライバ回路１２０から出力される水平駆動信号Ｓ_Ｈの出力タイミングを示す。図２（ｂ）は、ＣＣＤドライバ回路１２０から出力されるリセット・ゲート信号Ｓ_ＲＧの出力タイミングを示す。水平駆動信号Ｓ_Ｈおよびリセット・ゲート信号Ｓ_ＲＧに応じて、ＣＣＤ１１０のアナログ出力信号の周期が決定される。なお、水平駆動信号Ｓ_Ｈおよびリセット・ゲート信号Ｓ_ＲＧの立ち上がりは同時となるように調整される。

図２（ｃ）は、ＣＣＤ１１０のアナログ出力信号Ｓ_ＯＵＴを示す。ＣＣＤ１１０のアナログ出力信号は、リセット期間Ｔ_Ｒと、フィールド・スルー期間Ｔ_Ｆと、映像信号期間Ｔ_Ｖとからなる。リセット期間Ｔ_Ｒはリセット・ゲート信号Ｓ_ＲＧのパルス幅に対応する期間である。フィールド・スルー期間Ｔ_Ｆは、リセット期間Ｔ_Ｒに確定したリセット雑音のみが出力される期間である。映像信号期間Ｔ_Ｖは水平駆動信号Ｓ_Ｈのパルス幅に対応する期間であり、リセット雑音とＣＣＤ１１０の各画素で検出される映像信号が重畳して出力される期間である。なお、図２（ｃ）では、アナログ出力信号Ｓ_ｏｕｔを模式的に示しているが、実際には、各期間の信号の立ち上がりまたは立ち下がりは多少の時間的な広がりを持つ。すなわち、アナログ出力信号Ｓ_ＯＵＴは、各期間の境界付近ではその出力がゆるやかに変化する。

図２（ｄ）は、信号処理回路１５０から出力される黒サンプル信号Ｓ_Ｂの出力タイミングを示す。図２（ｅ）は、信号処理回路１５０から出力される映像サンプル信号Ｓ_Ｖの出力タイミングを示す。ＣＤＳ回路１３０では、黒レベルと映像レベルとは、黒サンプル信号Ｓ_Ｂと映像サンプル信号Ｓ_Ｖそれぞれの立ち上がり時にサンプリングされる。なお、黒サンプル信号Ｓ_Ｂのパルスの立ち上がりはフィールド・スルー期間の中央付近（すなわち、中央付近としたのは、当該期間の開始時と終了時付近においてはアナログ出力信号Ｓ_ＯＵＴが隣接する期間における出力の影響を受けている可能性が高いため）に含まれるように、映像サンプル信号Ｓ_Ｖのパルスの立ち上がりは映像信号期間の中央付近（同上）に含まれるように、それぞれ調整される。しかし、実際には、駆動信号（水平駆動信号Ｓ_Ｈおよびリセット・ゲート信号Ｓ_ＲＧ）が出力されてから、ＣＤＳ回路１３０にアナログ出力信号Ｓ_ＯＵＴが入力されるまでの遅延時間が考慮されて、黒サンプル信号Ｓ_Ｂおよび映像サンプル信号Ｓ_Ｖの出力タイミングが設定される。つまり、黒サンプル信号Ｓ_Ｂおよび映像サンプル信号Ｓ_Ｖは、予測される遅延時間だけ、駆動信号よりも遅延させて出力される。本発明の実施形態では、黒サンプル信号Ｓ_Ｂはリセット・ゲート信号Ｓ_ＲＧを基準として、映像サンプル信号Ｓ_Ｖは水平駆動信号Ｓ_Ｈを基準として、それぞれのタイミングがモニタされる。すなわち、それらのタイミングが想定されたタイミングから外れれば異常であると判定される。

水平駆動信号Ｓ_Ｈとリセット・ゲート信号Ｓ_ＲＧそれぞれの立ち上がりの時間差をｔ_１とする。また、リセット・ゲート信号Ｓ_ＲＧの立ち下がりから黒サンプル信号Ｓ_Ｂの立ち上がりまでの時間差をｔ_２とする。また、水平駆動信号Ｓ_Ｈの立ち下がりから映像サンプル信号Ｓ_Ｖの立ち上がりまでの時間差をｔ_３とする。

図３は、プログラマブルＩＣ１４０に備えられた、サンプリングパルスのタイミング異常検出回路５００を示す図である。異常検出回路５００は、黒サンプル信号用回路５１０と、映像サンプル信号用回路５３０と、ＬＥＤ５５０とを有する。黒サンプル信号用回路５１０は、フリップフロップ５１１と、積分回路５１２と、コンパレータ５１３とを有する。また、映像サンプル信号用回路５３０は、フリップフロップ５３１と、積分回路５３２と、コンパレータ５３３とを有する。

フリップフロップ５１１および５３１は、Ｄタイプのフリップフロップであり且つリセットインバース端子（〜ＣＬＲ端子）およびプリセットインバース端子（〜ＰＲ端子）を有するものである。また、フリップフロップ５１１および５３１のクロック端子（ＣＫ端子）は立ち上がりを入力とする形式のものである。本実施形態では、フリップフロップ５１１および５３１のＤ端子および〜ＰＲ端子には常時Ｈが入力される。図４にフリップフロップ５１１（５３１も同様）の真理値表を示す。

黒サンプル信号用回路５１０では、フリップフロップ５１１のＣＫ端子には、リセット・ゲート信号Ｓ_ＲＧを反転した信号が入力される。すなわち、フリップフロップ５１１は、リセット・ゲート信号Ｓ_ＲＧの立ち下がり時に、Ｑ端子にＤの値（Ｈ）を出力する。また、〜ＣＬＲ端子には、反転された黒サンプル信号Ｓ_Ｂが入力される。すなわち、黒サンプル信号Ｓ_ＢがＨレベルになると、〜ＣＬＲ端子にＬが入力されてフリップフロップ５１１がクリアされる（Ｑ端子がＬとなる）。したがって、Ｑ端子の出力は、リセット・ゲート信号Ｓ_ＲＧの立ち下がり時にＨとなり、その後、黒サンプル信号Ｓ_Ｂが入力されるとＬとなる。よって、フリップフロップ５１１は、リセット・ゲート信号Ｓ_ＲＧの立ち下がりから黒サンプル信号Ｓ_Ｂの立ち上がりまでの時間間隔をパルス幅とするパルスＰ_２を出力する。フリップフロップ５１１は、リセット・ゲート信号Ｓ_ＲＧおよび黒サンプル信号Ｓ_Ｂの入力と共に、パルスＰ_２を含む信号Ｑ_２を出力する（図５（ａ））。

積分回路５１２は、フリップフロップ５１１から出力される信号Ｑ_２を入力し、信号Ｑ_２の電圧値を時間で積分した電圧値ｖ_２を出力する（図５（ｂ）参照）。積分回路５１２から出力電圧ｖ_２の波形は、信号Ｑ_２中のパルスＰ_２の立ち下がり時に対応するピークを有する。

コンパレータ５１３は、積分回路５１２から出力された電圧ｖ_２を入力して、予め指定された上限電圧値ｖ_２ＭＡＸと比較する。すなわち、ｖ_２≦ｖ_２ＭＡＸであるかどうかを判定する。コンパレータ５１３は、ｖ_２が、ｖ_２≦ｖ_２ＭＡＸであればＬを、ｖ_２＞ｖ_２ＭＡＸであればＨをそれぞれ出力する。なお、上限電圧値ｖ_２ＭＡＸはプロセッサ２００を用いて設定可能である。

映像サンプル信号用回路５３０では、フリップフロップ５３１のＣＫ端子には、水平駆動信号Ｓ_Ｈを反転した信号が入力される。すなわち、フリップフロップ５３１は、水平駆動信号Ｓ_Ｈの立ち下がり時に、Ｑ端子にＤの値（Ｈ）を出力する。また、〜ＣＬＲ端子には、反転された映像サンプル信号Ｓ_Ｖが入力される。すなわち、映像サンプル信号Ｓ_ＶがＨレベルになると、〜ＣＬＲ端子にＬが入力されてフリップフロップ５３１がクリアされる（Ｑ端子がＬとなる）。したがって、Ｑ端子の出力は、水平駆動信号Ｓ_Ｈの立ち下がり時にＨとなり、その後、映像サンプル信号Ｓ_Ｖが入力されるとＬとなる。よって、フリップフロップ５３１は、水平駆動信号Ｓ_Ｈの立ち下がりから映像サンプル信号Ｓ_Ｖの立ち上がりまでの時間間隔をパルス幅とするパルスＰ_３を出力する。フリップフロップ５３１は、水平駆動信号Ｓ_Ｈおよび映像サンプル信号Ｓ_Ｖの入力と共に、順次、パルスＰ_３を含む信号Ｑ_３を出力する（図５（ｃ））。

積分回路５３２は、フリップフロップ５３１から出力される信号Ｑ_３を入力し、信号Ｑ_３の電圧値を時間で積分した電圧値ｖ_３を出力する（図５（ｄ））。積分回路５１２からの出力電圧ｖ_３の波形は、信号Ｑ_３中のパルスＰ_３の立ち下がり時に対応するピークを有する。

コンパレータ５３３は、積分回路５３２から出力された電圧ｖ_３を入力して、予め指定された上限電圧値ｖ_３ＭＡＸと比較する。すなわち、ｖ_３≦ｖ_３ＭＡＸであるかどうかを判定する。コンパレータ５１３は、ｖ_３が、ｖ_３≦ｖ_３ＭＡＸであればＬを、ｖ_３＞ｖ_３ＭＡＸであればＨをそれぞれ出力する。なお、上限電圧値ｖ_３ＭＡＸはプロセッサ２００を用いて設定可能である。

ＬＥＤ５５０は、黒サンプル用回路５１０または映像サンプル用回路５３０の少なくともいずれか一方において異常が検出された場合に点灯する（ただし、ＥｎａｂｌｅがＨの場合）。つまり、ＬＥＤ５５０は、比較回路５１３または比較回路５３３のいずれかあるいは両方がＨを出力した場合に点灯する。異常検出回路５００では、ＬＥＤ５５０の一方の端子に所定の電圧（５Ｖ）が印加されており、ＮＯＴ回路の出力が０Ｖ（Ｌ）の場合に発光するよう構成されている。ＬＥＤ５５０の発光により、検査を行う作業者に、黒サンプル信号Ｓ_Ｂまたは映像サンプル信号Ｓ_Ｖの異常を通知することができる。ＬＥＤ５５０は、例えば、電子内視鏡装置１００の回路基板上であって、プログラマブルＩＣ１４０付近に備えられる。しかし、ＬＥＤ５５０の配置はそれに限定されるものではない。また、映像サンプル信号Ｓ_Ｖまたは黒サンプル信号Ｓ_Ｂの異常を通知する手段は、ＬＥＤ５５０を用いなくとも、例えば、モニタ３００にその旨を表示する構成であってもよい。

図６は、黒サンプル信号および映像サンプル信号のタイミングが異常である場合の各信号のタイミングチャートを示す（水平駆動信号Ｓ_Ｈ、リセット・ゲート信号Ｓ_ＲＧ、アナログ出力信号Ｓ_ＯＵＴのタイミングは図２と同様）。この場合の黒サンプル信号をＳ_Ｂ’、映像サンプル信号をＳ_Ｖ’とする。

図６に示す状態では、黒サンプル信号Ｓ_Ｂ’の立ち上がりのタイミングが、アナログ出力信号Ｓ_ＯＵＴのフィールド・スルー期間Ｔ_Ｆよりも右側（映像信号期間Ｔ_Ｖ側）にシフトしている。また、映像サンプル信号Ｓ_Ｖ’の立ち上がりのタイミングが、アナログ出力信号Ｓ_ＯＵＴの映像信号期間Ｔ_Ｖよりも右側（リセット期間Ｔ_Ｒ側）にシフトしている。このようにそれぞれのサンプル信号が右側へシフトした状態では、リセット・ゲート信号Ｓ_ＲＧの立ち下がりから黒サンプル信号Ｓ_Ｂ’の立ち上がりまでの時間差ｔ_２’は図２に示すｔ_２よりも大きく、また、水平駆動信号Ｓ_Ｈの立ち下がりから映像サンプル信号Ｓ_Ｖ’の立ち上がりまでの時間差ｔ_３’もｔ_３よりも大きくなる。

図７（ａ）は、図６に示す信号を用いた場合に、黒サンプル信号用回路５１０中のフリップフロップ５１１から出力される信号Ｑ_２’を示す図である。信号Ｑ_２’に含まれるパルスＰ_２’は、時間差ｔ_２’に対応するため、図５におけるパルスＰ_２（時間差ｔ_２（＜ｔ_２’）に対応）よりもパルス幅が大きくなる。したがって、パルスＰ_２’が入力された積分回路５１２から出力される電圧ｖ_２’は、図５に示す正常時のｖ_２よりも高くなる。図７に示す例では、電圧ｖ_２’のピーク位置付近が上限電圧値ｖ_２ＭＡＸを超えている。したがって、ｖ_２’＞ｖ_２ＭＡＸとなった場合にコンパレータ５１３からＨが出力される（ｖ_２’≦ｖ_２ＭＡＸの位置ではＬが出力される）。

図７（ｃ）は、図６に示す信号を用いた場合に、映像サンプル信号用回路５３０中のフリップフロップ５３１から出力される信号Ｑ_３’を示す図である。信号Ｑ_３’に含まれるパルスＰ_３’は、時間差ｔ_３’に対応するため、図５におけるパルスＰ_３（時間差ｔ_３（＜ｔ_３’）に対応）よりもパルス幅が大きくなる。したがって、パルスＰ_３’が入力された積分回路５３２から出力される電圧ｖ_３’は、図５に示す正常時のｖ_３よりも高くなる。図７に示す例では、電圧ｖ_３’のピーク位置付近が上限電圧値ｖ_３ＭＡＸを超えている。したがって、ｖ_３’＞ｖ_３ＭＡＸとなった場合にコンパレータ５３３からＨが出力される（ｖ_３’≦ｖ_３ＭＡＸの位置ではＬが出力される）。

以上、電子内視鏡装置１００において、黒サンプル信号または映像サンプル信号の異常を検出可能な構成について説明した。実際に検査を行なう際には、例えば作業者がプロセッサ２００を操作することにより、バッファ１６０を介してプログラマブルＩＣ１４０に含まれる異常検出回路５００のＥｎａｂｌｅ信号をＬからＨに切り替える。或いはこのＥｎａｂｌｅ信号は、電子内視鏡装置１００の電源が立ち上がってから所定の時間はＬを出力するような構成であってもよい。そのようにすれば、電源立ち上げ時の不安定な状態のサンプル信号のタイミングを検出することを回避できる。そして、比較回路５１３または比較回路５３３のいずれか一方からＨが出力された場合には、ＬＥＤ５５０が点灯する。また、作業者は、例えば、プロセッサ２００を用いて、信号処理回路１５０に対し、所定のパラメータを設定することにより映像サンプル信号と黒サンプル信号のタイミングを調整することができる。なお、本発明の実施形態においては、異常検出回路５００内部に、２つのサンプル用回路（５１０，５３０）を設けた。しかし、いずれか一方のサンプル用回路のみを設ける構成であってもよい。すなわち、いずれか一方のみを設ける構成であっても、サンプル信号の異常を容易に検出するという本発明の目的は達成し得るからである。また、それぞれのサンプル用回路に個別にＬＥＤを設けてもよい。

なお、例えば、ＣＣＤ１１０の駆動中であっても（すなわち、水平駆動信号Ｓ_Ｈやリセット・ゲート信号Ｓ_ＲＧが出力されていても）、ＣＤＳ回路１３０においてサンプリングが行われない場合もありうる。その場合、黒サンプル信号Ｓ_Ｂや映像サンプル信号Ｓ_Ｖは供給されない。その後、黒サンプル信号Ｓ_Ｈや映像サンプル信号Ｓ_Ｖの供給が開始された場合、正常状態であるにもかかわらずｔ_２やｔ_３が長くなる場合が生じうる。そうすると、異常回路５００は正常であるのに異常とする誤判定をしてしまう。したがって、当該誤判定を防止するために、例えば、信号処理回路１５０において、デジタル映像信号（輝度信号等を含む）が入力されている場合のみ、Ｅｎａｂｌｅ信号をＨにする等の構成としてもよい。また、上述の説明では、コンパレータ５１３およびコンパレータ５３３は、プログラマブルＩＣ１４０に含まれるものとしたが、プログラマブルＩＣ１４０の外部に備えられる構成であってもよい。

したがって、本発明によれば、プログラマブルＩＣ１４０を用いて所定の回路を追加するのみで、容易にサンプリングパルスの異常を検出することができる機能を実現することができる。また、例えば、フリップフロップから出力されるパルスＰ_２，Ｐ_３のパルス幅の測定にデジタルカウンタ等を用いると、それらのパルス幅よりもさらに小さい周期の（すなわち高周波の）クロックが必要となる。高周波を用いるとＥＭＣ対策等の必要性が生じ得る。本発明では、積分回路を用いてパルスを直流的な電圧に変換してモニタするため、ノイズに対する懸念がなくなる。

また、検査を行う際には、水平駆動信号Ｓ_Ｈとリセット・ゲート信号Ｓ_ＲＧのタイミングにも異常があるかどうかを確認する必要がある。この場合、オシロスコープ等で確認することもできるが、水平駆動信号Ｓ_Ｈとリセット・ゲート信号Ｓ_ＲＧのタイミングの差ｔ_１の異常を検出する回路を備えていてもよい。例えば、上述のような異常検出回路５００の構成を用いて、水平駆動信号Ｓ_Ｈとリセット・ゲート信号Ｓ_ＲＧの立ち上がりのタイミングが同時かどうか（すなわちｔ_１＝０）をチェックすることにより異常の検出が可能となる。

電子内視鏡装置の機能ブロック図である。水平駆動信号、リセット・ゲート信号、アナログ出力信号、黒サンプル信号、映像サンプル信号のタイミングチャートである（正常時）。異常検出回路を示す図である。フリップフロップの真理値表である。フリップフロップの出力信号および積分回路の出力電圧波形を示す図である。水平駆動信号、リセット・ゲート信号、アナログ出力信号、黒サンプル信号、映像サンプル信号のタイミングチャートである（異常時）。フリップフロップの出力信号および積分回路の出力電圧波形を示す図である。

符号の説明

１００電子内視鏡装置
１１０ＣＣＤ
１２０ＣＣＤドライバ回路
１３０ＣＤＳ回路
１４０プログラマブルＩＣ
１５０信号処理回路
１６０バッファ
１７０アンプ
２００プロセッサ
３００モニタ
５００異常検出回路
５１０黒サンプル用回路
５３０映像サンプル用回路
５１１，５３１フリップフロップ
５１２，５３２積分回路
５１３，５３３コンパレータ
５５０ＬＥＤ

Claims

撮像素子を駆動するための駆動信号と、前記撮像素子から出力されるアナログ出力信号に対して相関二重サンプリングを行うサンプリング回路に供給されるサンプリングパルスとの間の時間的な関係をパルスに変換可能なパルス変換回路と、
前記パルス変換回路から出力されたパルスが入力される積分回路と、
前記積分回路からの出力電圧が所定の範囲内にあるか否かを判定する電圧比較回路と、を有する検出回路を少なくとも一つ備え、
前記検出回路は、前記電圧比較回路における判定結果に基づいて前記サンプリングパルスの出力タイミングの異常を検出可能であることを特徴とするサンプルタイミングモニタシステム。
前記パルス変換回路から出力されるパルスは、前記駆動信号の立ち下りから前記サンプリングパルスの立ち上がりまでの時間間隔に対応するパルス幅を有することを特徴とする請求項１に記載のサンプルタイミングモニタシステム。
前記検出回路を２つ有し、
一方は、前記駆動信号がリセット・ゲート信号であり、且つ前記サンプリングパルスが前記アナログ出力信号のフィールド・スルー期間をサンプリングするための第一のサンプリング信号である第一の検出回路、
他方は、前記駆動信号が水平駆動信号であり、且つ前記サンプリングパルスが前記アナログ出力信号の映像信号期間をサンプリングするための第二のサンプリング信号である第二の検出回路、
であることを特徴とする請求項１または２に記載のサンプルタイミングモニタシステム。
前記検出回路において、前記サンプリングパルスの出力タイミングの異常が検出された場合に、異常を通知する異常通知手段を備えたことを特徴とする請求項１から３のいずれかに記載のサンプルタイミングモニタシステム。
前記異常通知手段は、当該システムにおいて前記検出回路が少なくとも２つ備えられている場合に、少なくとも一つの前記検出回路において異常が検出された場合に、異常を通知することを特徴とする請求項４に記載のサンプルタイミングモニタシステム。
前記異常通知手段は、発光表示器により異常を通知することを特徴とする請求項４または５に記載のサンプルタイミングモニタシステム。
前記パルス変換回路は、リセット入力を備えたＤタイプのフリップフロップ回路であり、
前記駆動信号がクロック信号として入力され、前記サンプリングパルスがリセット信号として入力されることを特徴とする請求項１から６のいずれかに記載のサンプルタイミングモニタシステム。
前記電圧比較回路は、前記積分回路からの出力電圧が所定電圧値以内であるか否かを判定し、
前記検出回路は、前記電圧比較回路において当該出力電圧が所定電圧よりも高いと判定された場合に、前記サンプリングパルスの出力タイミングが異常であることを示すことを特徴とする請求項１から７のいずれかに記載のサンプルタイミングモニタシステム。
少なくとも前記検出回路が、プログラマブルなＩＣの内部に形成されていることを特徴とする請求項１から８のいずれかに記載のサンプルタイミングモニタシステム。
少なくとも２つの前記駆動信号の間のタイミングを比較して当該駆動信号間の出力タイミングの異常を検出可能な駆動信号検出回路をさらに有することを特徴とする請求項１から９のいずれかに記載のサンプルタイミングモニタシステム。
前記駆動信号検出回路は、前記駆動信号のうち、前記リセット・ゲート信号の立ち上がりと前記水平駆動信号の立ち上がりのタイミングが同時であるか否かを判定することにより、異常を検出可能であることを特徴とする請求項１０に記載のサンプルタイミングモニタシステム。
請求項１から１１のいずれかに記載のサンプルタイミングモニタシステムを備えたことを特徴とする電子内視鏡装置。