JP2007242563A - プラズマプロセス装置 - Google Patents
プラズマプロセス装置 Download PDFInfo
- Publication number
- JP2007242563A JP2007242563A JP2006066666A JP2006066666A JP2007242563A JP 2007242563 A JP2007242563 A JP 2007242563A JP 2006066666 A JP2006066666 A JP 2006066666A JP 2006066666 A JP2006066666 A JP 2006066666A JP 2007242563 A JP2007242563 A JP 2007242563A
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- film
- cathode electrode
- substrate
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Plasma Technology (AREA)
- Chemical Vapour Deposition (AREA)
- Drying Of Semiconductors (AREA)
Abstract
【課題】成膜速度の高速化と製造された膜の高品質化との両立を実現するプラズマプロセス装置の提供。
【解決手段】処理室5と、処理室5内にプラズマ処理用のガスを供給するガス供給部13と、互いに対向するカソード電極2a及びアノード電極2bを有し、カソード電極2aとアノード電極2bとの間にプラズマ11を発生させるプラズマ放電発生部15と、カソード電極2aとアノード電極2bとの間に被処理基板4を保持する基板ホルダー9とを備え、カソード電極2aにおける被処理基板4と対向する面に、誘電性材料からなる誘電部3が、カソード電極2aの少なくとも一部が露出するように設けられている。これにより、カソード電極2aとアノード電極2bとの間に、局所電界を発生させる。
【選択図】図2
【解決手段】処理室5と、処理室5内にプラズマ処理用のガスを供給するガス供給部13と、互いに対向するカソード電極2a及びアノード電極2bを有し、カソード電極2aとアノード電極2bとの間にプラズマ11を発生させるプラズマ放電発生部15と、カソード電極2aとアノード電極2bとの間に被処理基板4を保持する基板ホルダー9とを備え、カソード電極2aにおける被処理基板4と対向する面に、誘電性材料からなる誘電部3が、カソード電極2aの少なくとも一部が露出するように設けられている。これにより、カソード電極2aとアノード電極2bとの間に、局所電界を発生させる。
【選択図】図2
Description
本発明は、プラズマプロセス装置に関するものである。
プラズマを使って半導体膜等を成膜することにより、集積回路、液晶ディスプレイ、有機エレクトロルミネッセンス素子、太陽電池などの電子デバイスを製造する方法、いわゆるプラズマ励起化学気相成長(Chemical Vapor Deposition 、CVD)法は、その簡便性や操作性に優れるので、さまざまな電子デバイスを製造するのに使用されている。
プラズマCVD法を用いる装置の形態(プラズマ化学蒸着装置、以下プラズマCVD装置という)としては、図8及び図9に示されるものが一般的である。
以下、図8及び図9を参照しながら、従来のプラズマCVD装置を説明する。図8は、従来のプラズマCVD装置の概略構成を示す斜視図であり、図9は、従来のプラズマCVD装置の構成を模式的に示す断面図である。
プラズマCVD装置は、処理室(真空容器)25を用いて構成された閉空間と、その中にお互いに電気的に絶縁され、対向する位置に平行に設置された、2枚の導体板からなる電極22a,22bとを有する。電極22aと電極22bとの間にプラズマ11を発生させ、そこに材料ガスを流してガスを分解・解離させる。一方の電極22bに取り付けられた、シリコンやガラスなどからなる被処理基板24の上に、半導体膜などを成膜する。
成膜用の材料ガスを分解するためのプラズマ211を発生させる手段としては、周波数が13.56MHzの高周波などの電気的エネルギーが一般に使用される。一方の導体板電極22bは接地電位とし、対向する他方の電極22aに電圧を印加して、両電極22a・22b間に電界を発生させ、その絶縁破壊現象によりグロー放電現象としてプラズマ211を生成する。電圧が印加される側の電極22a、すなわち電気的エネルギーが印加される電極22aをカソード電極あるいは放電電極と呼ぶ。カソード電極22a近傍に大きな電界が形成されるので、その電界で加速されるプラズマ211中の電子が材料ガスの解離を促しラジカルを生成する。図9中の212はラジカルの流れを示している。
カソード電極22a近傍の大きな電界が形成されるプラズマ211の部分を、カソードシース部と呼ぶ。カソードシース部あるいはその近傍で生成されたラジカルは、接地電位の電極22b上の被処理基板24まで拡散し、基板4の表面に堆積して膜が成長する。接地電位にある電極22bをアノード電極22bと呼ぶ。アノード電極22b近傍にも、ある程度の大きさの電界が形成され、その部分をアノードシース部と呼ぶ。このように、互いに平行な2つの電極22a・22b間でプラズマを生成し、アノード電極22b上の被処理基板24に成膜する装置を、以下「平行平板型装置」と呼ぶ。
このようなプラズマCVD法は、様々な産業で作製される電子デバイスに対して広く利用されている。例えば、アクティブ駆動型の液晶ディスプレイの製造工程では、TFT(Thin Film Transistor )と呼ばれるスイッチング素子が作製される。TFT内では、その構成部としてアモルファスシリコン膜や窒化シリコン膜等のゲート絶縁膜が重要な役割を果たしている。各々の膜がその役割を果たすためには、高品質な透明絶縁膜を効率よく成膜する技術が不可欠である。また、例えば、有機エレクトロルミネッセンス素子を作製するためには、有機薄膜を成膜した後、大気に曝される表面を保護する保護膜として、高品質な透明絶縁膜を効率よく成膜する技術が不可欠である。さらに、例えば太陽電池を作製するためには、太陽電池層を成膜した後、大気に曝される表面を保護する保護膜として、高品質膜を効率よく成膜する技術が不可欠である。このように作製された電子デバイスは広く使用されている。
このような平行平板型装置としては、例えば特許文献1に開示されている。
特開平5−166728号公報(平成5年(1993)7月2日公開)
しかしながら、上記従来の平行平板型装置では、成膜速度の高速化と製造された膜の高品質化との両立が困難であるという問題を生じる。すなわち、生産性を向上させるために成膜速度を高速化すると、製造された膜の品質が低下してしまうという問題が生じる。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、成膜速度の高速化と製造された膜の高品質化との両立が可能なプラズマプロセス装置を提供することにある。
本発明に係るプラズマプロセス装置は、上記課題を解決するために、処理室と、処理室内にプラズマ処理用のガスを供給するガス供給部と、互いに対向するカソード電極及びアノード電極を有し、カソード電極とアノード電極との間にプラズマを発生させるプラズマ放電発生部と、カソード電極とアノード電極との間に被処理基板を保持する保持手段とを備え、上記処理室内で、被処理基板にプラズマ処理を施すプラズマプロセス装置であって、カソード電極における被処理基板と対向する面に、誘電性材料からなる誘電部が、カソード電極の少なくとも一部が露出するように設けられていることを特徴としている。
上記の構成によれば、プラズマ放電発生部では、カソード電極におけるアノード電極と対向する面に、誘電部が、カソード電極の少なくとも一部が露出するように複数設けられているので、カソード電極とアノード電極との間に電圧が印加されると、誘電部とアノード電極との間、及びカソード電極とアノード電極との間に、互いに強度が異なる局所電界が発生する。
上記の構成によれば、このように局所電界が発生することで、カソード電極とアノード電極との間に印加される実効電圧を大きくすることが可能になる。そして、実効電圧が大きくなると、カソード電極とアノード電極との間の空間に存在する電子が、より加速されて、大きな運動エネルギーを持つようになる。ガス供給部より供給されるプラズマ処理用のガスは、この電子と衝突することにより、解離、電離または励起された状態になる。電離されたガスは、電子を放出するため、電子密度が高くなる。また、電子が放出されることにより、ガスにおける原子は、正イオンとなる。その結果、イオン密度が高くなる。一方、電離していないガスは、励起されラジカルになる。その結果、ラジカル密度が高くなる。
以上のように、カソード電極とアノード電極との間に印加される実効電圧が大きくなることで、アノード電極表面付近の電子密度、イオン密度、及びラジカル密度を高めることが可能になる。なお、「プラズマ」とは、上記正イオンの密度と上記電子の密度とがほぼ等しく解離した状態のことをいう。
以上のように、上記の構成によれば、このようにラジカル密度が高くなることにより成膜速度の高速化を実現することが可能になる。また、上記の構成によれば、イオン密度も高くなっているため、薄膜成長表面へのイオンアシストが活発化する。その結果、製造される薄膜は、緻密化し高品質になる。
このように、上記の構成によれば、電子密度、イオン密度、及びラジカル密度を高めることが可能になるため、成膜速度の高速化と製造される薄膜の高品質化とを両立させることが可能なプラズマプロセス装置を実現できる。
また、誘電部が、カソード電極の少なくとも一部が露出するように設けられている構成としては、例えば、上記誘電部が、上記被処理基板と平行な方向にストライプ状に延びるように設けられている構成が挙げられる。
このような構成において、カソード電極とアノード電極との間に電圧が印加されると、誘電部とアノード電極との間、及びカソード電極とアノード電極との間に、互いに強度が異なる局所電界が発生する。これにより、成膜速度の高速化と製造される薄膜の高品質化とを両立させることが可能なプラズマプロセス装置を実現できる。
本発明に係るプラズマプロセス装置は、以上のように、カソード電極における被処理基板と対向する面に、誘電性材料からなる誘電部が、カソード電極の少なくとも一部が露出するように設けられている構成である。
それゆえ、カソード電極とアノード電極との間に電圧が印加されると、誘電部とアノード電極との間、及びカソード電極とアノード電極との間に、互いに強度が異なる局所電界が発生する。そして、このように局所電界が発生することで、カソード電極とアノード電極との間に印加される実効電圧を大きくすることができ、成膜速度の高速化と製造される薄膜の高品質化とを両立させることが可能なプラズマプロセス装置を実現できる。
本発明の一実施形態について図1ないし図6に基づいて説明すると以下の通りである。
図1及び図2を参照しながら、本発明のプラズマプロセス装置の実施の一形態であるプラズマCVD装置について説明する。図1は、本実施形態のプラズマCVD装置(以下、本プラズマCVD装置と記す)の概略構成を示す斜視図である。図2は、本プラズマCVD装置の概略構成を示す断面図である。
本プラズマCVD装置は、被処理基板4が内部に配置されている処理室(真空容器)5と、処理室5の内部に材料ガス(以下、単にガスと記す)を導入するガス導入口6と、処理室5内に設けられたプラズマ放電発生部15とを備えている。また、処理室5内には、被処理基板4を保持する基板ホルダー(保持手段)9が設けられており、被処理基板4は基板ホルダー9に装着されるようになっている。
なお、基板ホルダー9の後ろ(被処理基板4の被処理面とは反対側)には、被処理基板4を加熱する加熱手段としてのヒータ(不図示)が設けられている。被処理基板4は、例えば300℃になるように加熱される。
処理室5の外部には、プラズマ放電発生部15に電力(すなわち、電気エネルギー)を供給するための高周波電源1と、ガスを処理室5内に供給するガス供給部13と、処理室5内のガスを排出するガス排出部10とが設けられている。ガス排出部10としては、例えば、メニカル・ブースター・ポンプ、ドライポンプ、ロータリーポンプ等が好適に用いられる。また、高周波電源1は、配線8を介してプラズマ放電発生部15に接続されている。
プラズマ放電発生部15は、被処理基板4にプラズマ処理を施すように構成されている。すなわち、プラズマ放電発生部15は、カソード電極(陰極)2aとアノード電極(陽極)2bとからなる一対の電極を備えている。そして、基板ホルダー9がカソード電極2aとアノード電極2bとの間に被処理基板4を保持するような構成になっている。また、カソード電極2aには、誘電部3が設けられている。
カソード電極2aは、図2に示すように、被処理基板4と平行に配置された平板電極部31を有している。平板電極部31は、例えばアルミニウム等の導電材料により構成されている。また、アノード電極2bは、上記平板電極部31と同様に、被処理基板4と平行に配置されている。このアノード電極2bは、例えばアルミニウム等の導電材料により構成されている。また、アノード電極2bは、カソード電極2aよりも被処理基板4に近接して設けられており、接地されている。
誘電部3は、カソード電極2aにおける平板電極部31の被処理基板4側の表面(すなわち、アノード電極2bと対向する面)に、複数設けられている。すなわち、誘電部3は、誘電体材料の角材により構成されているとともに、平板電極部31と被処理基板4との間に配置されている。そして、被処理基板4の基板面と平行な方向にストライプ状に延びるように形成されている。各誘電部3は、平板電極部31上で等間隔に配置されている。また、誘電部3の側面は、平面になっている。
また、プラズマ放電発生部15には、カソード電極2aの被処理基板4側の表面と、その表面の両側で向かい合う誘電部3の側面とにより、溝18が形成されることになる。すなわち、溝18の底面は、平板電極部31の表面により構成される一方、溝18の側面は、誘電部3の側面により構成されている。
また、カソード電極2aには、平板電極部31を厚み方向に貫通する複数のガス導入口6が設けられている。各ガス導入口6は、溝18の底部における溝幅方向の中央位置に設けられている。また、各ガス導入口6は、溝長さ方向に所定の間隔で並んで形成されている。
カソード電極2aの背面側(すなわち、被処理基板4と反対側)には、ガス貯留部7が設けられている。ガス貯留部7は、ガス供給部13及びガス導入口6の双方に連通している。このようにして、ガス供給部13から供給されたガスが、ガス貯留部7に一旦滞留した後に、ガス導入口6を通って処理室5内に導入されるようになる。
また、ガス導入口6は、カソード電極2aの面内に均一に設けられたものである。これにより、処理室5内にガスを均一の導入することが可能になる。それゆえ、本プラズマCVD装置では、均一なラジカル分布と均一な成膜分布とを実現することができる。
カソード電極2a及びアノード電極2bには、配線8を介して高周波電源1が接続されている。高周波電源1の周波数は、例えば27.12MHzであることが好ましい。そして、プラズマ放電発生部15では、カソード電極2aとアノード電極2bとの間に電圧を印加することにより、これら電極間にプラズマ放電を発生させるようになっている。
このようにして、プラズマ放電発生部15は、カソード電極2aとアノード電極2bとの間に印加される電圧(電位差)に応じて放電(プラズマ)11を発生させる。プラズマ11は、図2に示すように、カソード電極2aとアノード電極2bとの間に生成される。より詳しくは、複数設けられた誘電部3において、各誘電部3間の空間に一つのプラズマ11が形成される。図2に示された構成では、カソード電極2aとアノード電極2bとの間であり、かつ各誘電部3間にある、5つの空間に、プラズマ11が形成されている。
そして、ガス導入口6からプラズマ11が生成されたプラズマ発生領域へ、ガスを流入させることにより、ガスが分解・解離してラジカルが生成される。ここで、図2中の12は、ラジカルの流れを示している。生成されたラジカルは、被処理基板4まで拡散し、基板ホルダー9に保持された被処理基板4の表面に付着して堆積する。これにより、被処理基板4表面に、ガス材料からなる薄膜が形成される。
生成されたラジカルが順次、薄膜表面に到達することによって、薄膜の厚さが増していく。設定された膜厚になるまで電圧を印加し続けた後、カソード電極2aとアノード電極2bとの間への電圧の印加(プラズマ放電発生部15への電力の供給)を停止させる。このようにして、被処理基板4の表面にプラズマ処理が施され、被処理基板4の表面に膜が成長して薄膜が形成される。その後、基板ホルダー9から被処理基板4が取り外され、処理室5外へ取り出されると、被処理基板4に薄膜が形成された薄膜形成基板が得られることになる。
以下、プラズマ放電発生部15でのプラズマ放電について、さらに詳述する。
プラズマ放電発生部15では、カソード電極2aにおけるアノード電極2bと対向する面に、誘電部3が複数設けられている。そして、カソード電極2aとアノード電極2bとの間に電圧が印加されると、誘電部3とアノード電極2bとの間、及びカソード電極2aとアノード電極2bとの間に、互いに強度が異なる局所電界が発生する。
本プラズマCVD装置では、このように局所電界が発生することで、カソード電極2aとアノード電極2bとの間に印加される実効電圧を大きくすることが可能になる。そして、実効電圧が大きくなると、カソード電極2aとアノード電極2bとの間の空間に存在する電子が、より加速されて、大きな運動エネルギーを持つようになる。ガス導入口6から流入されたガス(気体分子)は、この電子と衝突することにより、解離、電離または励起された状態になる。電離されたガス(気体分子)は、電子を放出するため、電子密度が高くなる。また、電子が放出されることにより、ガス(気体分子)における原子は、正イオンとなる。その結果、イオン密度が高くなる。一方、電離していないガス(気体分子)は、励起されラジカルになる。その結果、ラジカル密度が高くなる。
以上のように、カソード電極2aとアノード電極2bとの間に印加される実効電圧が大きくなることで、アノード電極2b表面付近の電子密度、イオン密度、及びラジカル密度を高めることが可能になる。なお、「プラズマ」とは、上記正イオンの密度と上記電子の密度とがほぼ等しく解離した状態のことをいう。
本プラズマCVD装置では、このようにラジカル密度が高くなることにより成膜速度の高速化を実現することが可能になる。また、本プラズマCVD装置では、イオン密度も高くなっているため、薄膜成長表面へのイオンアシストが活発化する。その結果、製造される薄膜は、緻密化し高品質になる。
このように、本プラズマCVD装置では、電子密度、イオン密度、及びラジカル密度を高めることが可能になるため、成膜速度の高速化と製造される薄膜の高品質化とを両立させることが可能になる。
上記説明においては、本発明のプラズマプロセス装置をプラズマCVD装置に適用した場合について記載したが、本発明のプラズマプロセス装置は、プラズマCVD装置に限定されるものではない。本発明は、プラズマを用いて薄膜の形成・加工等のプラズマ処理を施すプラズマプロセス装置全般に用いることができ、例えば、ドライエッチング装置やアッシャー装置にも好適に用いることができる。
例えば、ドライエッチング装置に適用する場合は、処理室5内に導入するガスとして、CF4、SF6、Cl2、HCl、BCl3、O2等のエッチングガスを用いる。一般に、ドライエッチング装置では、プラズマ放電により生成されるラジカルだけでなく、被処理基板の被処理面へのイオン衝撃をエッチング動作に利用することもある。例えば、被処理基板4の背面にイオン衝撃制御用の電極を別途取り付け、この電極を電源に接続して所定の電位を与えることによって、イオン衝撃の制御が可能となる。
また、本実施形態では、誘電部が被処理基板の基板面と平行な方向にストライプ状に延びるように形成された構成であったが、一対の電極での誘電部の配置は、局所電界を強くするような配置であれば、特に限定されるものではない。例えば、誘電部は、誘電体材料の角材(棒状体)が、円形、三角形、あるいは四角形を形成するように電極に設けられた構成であってもよい。
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
次に、本発明のプラズマCVD装置を具体的に実施した実施例について説明するが、本発明は、この実施例に限定されるものではない。図3は、本実施例で用いたプラズマCVD装置の構成を示した図であり、図4は、比較例で用いたプラズマCVD装置の構成を示した図である。
まず、本実施例では、図3に示すように、誘電部3の幅(被処理基板4表面と平行な方向の長さ)を5mm、誘電部3の高さ(被処理基板4表面に対し垂直な方向の長さ)を11.5mmとしている。そして、隣接する2つの誘電部3の隙間を15mmとし、隣接する誘電部3同士の間隔(中心間距離)を20mmとしている。
一方、比較例の構成は、図4に示すように、誘電部3が形成されていないこと以外は図3に示された構成と同一である。
そして、実施例及び比較例の構成の双方において、被処理基板4として、誘電部3の上面から上方に距離30mm離れた位置に、厚さ0.7mmのガラス基板を設置した。ガラス基板は、温度が300℃となるように加熱される。
その後、次の流量の材料ガスを処理室5の内部に導入した。すなわち、モノシラン(SiH4)を40sccm、アンモニア(NH3)を80sccm、窒素(N2)を400sccm、水素(H2)を200sccmの流量でそれぞれ導入した。なお、「sccm」とは、0℃において、毎分流れる立方センチメール単位のガス流量である。
そして、高周波電力を400Wとし、高周波周波数を27.12MHzとして、高周波の電圧を供給した。そして、カソード電極2aとアノード電極2bとの間でのプラズマ放電を利用し、ガス導入口6より導入されたガスを解離させ、ガラス基板上に窒化シリコン膜(SiNx膜)を成膜した。
なお、上述の成膜条件を表にすると、下記表1のようになる。表1に示された成膜条件は、実施例及び比較例において共通する成膜条件である。
実施例及び比較例においては、上記表1に示された成膜条件でガス圧力(成膜時の圧力)を複数設定し、各ガス圧力に対する窒化シリコン膜の特性を調べた。なお、実施例においては、ガス圧力を、75Pa、100Pa、150Pa、200Pa、250Pa、または300Pa(単位Pa;パスカル)に設定した。一方、比較例では、ガス圧力を、100Pa、150Pa、200Pa、250Pa、または300Pa(単位Pa;パスカル)に設定した。
比較例において、成膜された窒化シリコン膜の膜特性を表2に示す。窒化シリコンの成膜速度は、設定されたガス圧力に応じて、20.1Å(2.01nm)/秒〜36.7Å(3.67nm)/秒の範囲内であった。エッチングレートについては、設定したガス圧力に応じて、171Å(17.1nm)/分〜391Å(39.1nm)/分の範囲内であった。また、膜応力については、設定されたガス圧力に応じて、−746MPa〜46MPaの範囲内であった。
実施例において、成膜された窒化シリコン膜の膜特性を表3に示す。窒化シリコンの成膜速度は、設定されたガス圧力に応じて、15.4Å(1.54nm)/秒〜52.9Å(5.29nm)/秒の範囲内であった。エッチングレートについては、設定したガス圧力に応じて、99Å(9.9nm)/分〜528Å(52.8nm)/分の範囲内であった。また、膜応力については、設定されたガス圧力に応じて、−1376MPa〜231MPaの範囲内であった。
実施例及び比較例においては、成膜速度、膜質ともにデバイスグレードの良好な結果が得られた。
なお、エッチングレートの測定については、1:10に希釈したBHF(バッファード弗酸)を用いて、Siウエハー上のSiN膜のエッチングレート(常温時)を公知の段差測定装置による測定を行った。また、膜応力に関し、表2,3中、正符号は薄膜の応力が引っ張り応力であることを、負符号は薄膜の応力が圧縮応力であることを示している。
〔実施例と比較例との評価〕
上記実施例及び比較例により形成されたシリコン窒化膜(SiNx膜)を比較した結果について、図5〜図7に基づいて、説明する。
〔実施例と比較例との評価〕
上記実施例及び比較例により形成されたシリコン窒化膜(SiNx膜)を比較した結果について、図5〜図7に基づいて、説明する。
図5は、上記実施例及び上記比較例における、シリコン窒化膜の成膜速度のガス圧力依存性を示すグラフである。なお、図中、□は実施例により形成されたシリコン窒化膜の成膜速度を示し、◆は比較例により形成されたシリコン窒化膜の成膜速度を示す。
図5に示すように、実施例のプラズマCVD装置により形成された薄膜の成膜速度は、従来技術(比較例)よりも増加している。すなわち、実施例のプラズマCVD装置は、設定されたガス圧力に対し、比較例のプラズマCVD装置よりも高い成膜速度を実現することができる。
一方、図6及び図7は、プラズマCVD装置により形成された薄膜の品質を示すグラフである。図6は、実施例及び比較例における、シリコン窒化膜のエッチングレートのガス圧力依存性を示すグラフである。なお、図中、□は実施例により形成されたシリコン窒化膜のエッチングレートを示し、◆は比較例により形成されたシリコン窒化膜のエッチングレートを示す。
図6に示すように、ガス圧力100Pa、150Pa、200Paにおいて、実施例のプラズマCVD装置により形成された薄膜のエッチングレートは、従来技術(比較例)よりも低下した。エッチングレートは、薄膜の緻密さを表す指標の一つである。エッチングレートが低いということは、成膜された薄膜(絶縁膜:この場合窒化シリコン膜)がエッチング液に溶け難い(すなわち、エッチング液に耐性である)ことを意味する。それゆえ、実施例のプラズマCVD装置は、設定されたガス圧力(100Pa、150Pa、200Pa)に対し、比較例のプラズマCVD装置よりも高い膜質(薄膜の高品質化)を実現することができる。
図7は、実施例及び比較例における、シリコン窒化膜の膜応力のガス圧力依存性を示すグラフである。なお、図中、□は実施例により形成されたシリコン窒化膜の膜応力を示し、◆は比較例により形成されたシリコン窒化膜の膜応力を示す。
図7に示すように、ガス圧力100Pa、150Pa、200Paにおいて、実施例のプラズマCVD装置により形成された薄膜の膜応力は、従来技術(実施例1)よりも小さくなった(すなわち、圧縮化が進んだ)。膜応力は、上記のエッチングレートと同様に、薄膜の緻密さを表す指標の一つである。膜応力の値が低いということは、成膜された薄膜(絶縁膜:この場合窒化シリコン膜)の応力が圧縮応力を示すことを意味する。それゆえ、実施例のプラズマCVD装置は、設定されたガス圧力(100Pa、150Pa、200Pa)に対し、比較例のプラズマCVD装置よりも高い膜質(薄膜の高品質化)を実現することができる。
このように、実施例では、従来技術(比較例)よりも、さらに薄膜が良質になるという結果が得られた。
上記の結果は、棒状絶縁部(誘電部3)を設置することにより、その付近の局所電界が強くなり、プラズマ密度が高くなったことによると考えられる。そして、これにより、被処理基板付近においてもプラズマ密度が高くなる(ラジカル、イオン、電子の密度が高くなる)。
それゆえ、実施例のプラズマCVD装置では、薄膜形成に必要なラジカル数が増えることにより成膜速度が上がった。そして、薄膜の成膜速度が上がると、生産性の向上につながる。
また、薄膜成長表面へのイオンアシストにより、薄膜が緻密化したため、エッチレートが下がり、応力の圧縮化が進んだと考えられる(一般的に、緻密な薄膜のほうが良質である)。
また、上記の結果は、以下のように考察することができる。
比較例のプラズマCVD装置では、成膜速度が最大(36.7Å/秒)となるようにガス圧力(200Pa)を設定した場合、図6及び図7に示すように、エッチングレート及び膜応力は、何れも実施例よりも高い値を示す。それゆえ、比較例のプラズマCVD装置により形成された薄膜の膜質は、実施例よりも悪くなっている。
一方、実施例のプラズマCVD装置では、比較例における最大の成膜速度(36.7Å/秒)に近い値(36.7Å/秒、42.5Å/秒)になるようにガス圧力(150Pa,200Pa)を設定した場合、図6及び図7に示すように、エッチングレート及び膜応力は、何れも実施例よりも低い値を示す。それゆえ、実施例のプラズマCVD装置により形成された薄膜の膜質は、比較例よりも良くなっている。
すなわち、比較例のプラズマCVD装置では、成膜速度が高くなるようにガス圧力を設定すると、薄膜の膜質が低下しまう。つまり、比較例のプラズマCVD装置では、成膜速度の高速化と薄膜の高品質化とを両立させるように、ガス圧力を設定することが困難になる。
一方、実施例のプラズマCVD装置では、成膜速度が高くなるようにガス圧力を設定した(例えば、150Paまたは200Paに設定する)としても、形成された薄膜の膜質は、比較例よりも高くなっている。つまり、実施例のプラズマCVD装置では、成膜速度の高速化と薄膜の高品質化とを両立させるように、ガス圧力を設定することが可能になる。
以下、図5〜図7に基づいて、従来の平行平板型装置における、成膜速度の高速化と製造された膜の高品質化との両立の困難性について考察する。
図5に示されるように、比較例のプラズマCVD装置(従来の平行平板型装置)では、ガス圧力が200Pa付近で、成膜速度がピークになっている。すなわち、ガス圧力が200Paになるまでは、成膜速度が上昇する一方、ガス圧力が200Paを超えると、成膜速度が下降する。
ガス圧力を、200Paを超えるように高く設定した場合、処理室内のラジカル、イオン、電子、及び(電離していない)ガスが過多になり、処理室内は、これら分子が詰まった状態になる。それゆえ、あまりにガス圧力が高くなると、ラジカルの平均自由行程が小さくなってしまい、ラジカルの動きが妨げられる。ラジカルの動きが妨げられると、ラジカルが被処理基板に到達されにくくなり(被処理基板への到達確率が減少し)、成膜速度が低下すると考えられる。
また、ガス圧力を、200Pa以下になるように設定し、成膜速度を上昇させる場合、イオンが被処理基板に到達にしくい状態が起こっていると推測される。それゆえ、イオンが膜成長表面に衝突しにくくなり、膜の緻密化が促進されにくくなる。このため、図6に示されるように、ガス圧力を200Pa以下になるように設定した場合、比較例のプラズマCVD装置では、実施例と比較して、エッチングレートが高くなり、膜の高品質化が実現できなかったと考えられる。
なお、比較例のプラズマCVD装置では、ガス圧力が200Pa付近で成膜速度がピークになっているのに対して、エッチングレートは、ガス圧力が150Pa付近でピークになっている。このようなピークのズレは、成膜速度を決定するラジカルが中性であるのに対し、膜質(例えばエッチングレート)を決定するイオンが電荷を有していることに起因していると考えられる。すなわち、イオンは、通常プラスの電荷を有しているので、アノード電極に近づきにくくなる。これに対し、ラジカルは、中性であり、電気的な力が作用しないので、イオンよりもアノード電極に近づきやすくなる。
本発明のプラズマプロセス装置は、以上のように、成膜速度の高速化及び製造された膜の高品質化を実現することができるので、TFT液晶産業、半導体産業、太陽電池産業といった電子産業における半導体膜、絶縁膜、または有機膜等を形成する薄膜製造装置、及び薄膜パターン形成のためのドライエッチング装置に適用できる。
1 高周波電源
2a カソード電極
2b アノード電極
3 誘電部
4 被処理基板
5 処理室
6 ガス導入口
7 ガス貯留部
8 配線
9 基板ホルダー
10 ガス排出部
11 プラズマ
13 ガス供給部
15 プラズマ放電発生部
2a カソード電極
2b アノード電極
3 誘電部
4 被処理基板
5 処理室
6 ガス導入口
7 ガス貯留部
8 配線
9 基板ホルダー
10 ガス排出部
11 プラズマ
13 ガス供給部
15 プラズマ放電発生部
Claims (2)
- 処理室と、
処理室内にプラズマ処理用のガスを供給するガス供給部と、
互いに対向するカソード電極及びアノード電極を有し、カソード電極とアノード電極との間にプラズマを発生させるプラズマ放電発生部と、
カソード電極とアノード電極との間に被処理基板を保持する保持手段とを備え、
上記処理室内で、被処理基板にプラズマ処理を施すプラズマプロセス装置であって、
カソード電極における被処理基板と対向する面に、誘電性材料からなる誘電部が、カソード電極の少なくとも一部が露出するように設けられていることを特徴とするプラズマプロセス装置。 - 上記誘電部は、上記被処理基板と平行な方向にストライプ状に延びるように設けられていることを特徴とする請求項1に記載のプラズマプロセス装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006066666A JP2007242563A (ja) | 2006-03-10 | 2006-03-10 | プラズマプロセス装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006066666A JP2007242563A (ja) | 2006-03-10 | 2006-03-10 | プラズマプロセス装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007242563A true JP2007242563A (ja) | 2007-09-20 |
Family
ID=38587880
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006066666A Pending JP2007242563A (ja) | 2006-03-10 | 2006-03-10 | プラズマプロセス装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007242563A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018533158A (ja) * | 2015-08-31 | 2018-11-08 | トタル ソシエテ アノニムTotal Sa | 空間分解プラズマ処理を用いてパターン形成されたデバイスを製造する、プラズマ発生装置および方法 |
-
2006
- 2006-03-10 JP JP2006066666A patent/JP2007242563A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018533158A (ja) * | 2015-08-31 | 2018-11-08 | トタル ソシエテ アノニムTotal Sa | 空間分解プラズマ処理を用いてパターン形成されたデバイスを製造する、プラズマ発生装置および方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11257685B2 (en) | Apparatus and process for electron beam mediated plasma etch and deposition processes | |
KR100615015B1 (ko) | 전자 디바이스, 그 제조방법 및 플라즈마처리장치 | |
JP5211332B2 (ja) | プラズマcvd装置、dlc膜及び薄膜の製造方法 | |
KR101529578B1 (ko) | 플라즈마 기판 처리 장치 및 방법 | |
US20110272099A1 (en) | Plasma processing apparatus and method for the plasma processing of substrates | |
JP2020534667A (ja) | 2つの埋込電極を有する基板支持体 | |
KR101019930B1 (ko) | 개구 측벽들 상에 형성된 폴리머를 처리함으로써 고종횡비 개구들의 에칭 프로파일 구부러짐 및 휨을 방지하는 방법 | |
KR100897176B1 (ko) | 유도 결합형 플라즈마 처리 장치 | |
KR102205227B1 (ko) | 붕소계 막의 성막 방법 및 성막 장치 | |
JP2010212277A (ja) | 成膜装置 | |
JP2005260186A (ja) | プラズマプロセス装置 | |
JP4471887B2 (ja) | プラズマプロセス装置 | |
US8931433B2 (en) | Plasma processing apparatus | |
JP4194466B2 (ja) | プラズマプロセス装置及びそれを用いた電子デバイスの製造方法 | |
JP2007242563A (ja) | プラズマプロセス装置 | |
JP4011315B2 (ja) | プラズマプロセス装置 | |
JP2005310834A (ja) | プラズマプロセス装置 | |
JP2005353636A (ja) | プラズマプロセス装置 | |
KR20140114093A (ko) | 기판처리장치 | |
JP2005116740A (ja) | プラズマプロセス装置 | |
US20230130162A1 (en) | System and method for plasma enhanced atomic layer deposition with protective grid | |
JP4993989B2 (ja) | プラズマプロセス装置及びプラズマ処理方法 | |
JP2006324396A (ja) | プラズマプロセス装置 | |
JP2003188106A (ja) | プラズマプロセス装置 | |
JP2006086470A (ja) | プラズマ発生装置 |