JP2007232557A - ピーク検出装置及びピーク検出方法 - Google Patents
ピーク検出装置及びピーク検出方法 Download PDFInfo
- Publication number
- JP2007232557A JP2007232557A JP2006054309A JP2006054309A JP2007232557A JP 2007232557 A JP2007232557 A JP 2007232557A JP 2006054309 A JP2006054309 A JP 2006054309A JP 2006054309 A JP2006054309 A JP 2006054309A JP 2007232557 A JP2007232557 A JP 2007232557A
- Authority
- JP
- Japan
- Prior art keywords
- peak
- analog signal
- digital data
- clock signal
- sample clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
【課題】ピーク検出装置において、ピーク値を予測してサンプリングの回数を減少させ、ハードウェアへの負荷を軽減すること。
【解決手段】ピーク検出装置10の制御部5は、カウンタ3でカウントしたサンプルクロック信号の周期ΔfsでA/Dコンバータ4のデジタルデータを出力させ、このデジタルデータに基づいてアナログ信号のピーク値VP1、VP2を検出する第1ピーク検出手段5aと、第1ピーク検出手段5aにより検出された複数のアナログ信号のピーク値に基づいてアナログ信号の周期Δfaを検出するアナログ周期検出手段5bと、アナログ信号の周期ΔfaでA/Dコンバータ4のデジタルデータを出力させ、このデジタルデータに基づいてアナログ信号のピーク値を検出する第2ピーク検出手段5cと、を備えている。
【選択図】図2A
【解決手段】ピーク検出装置10の制御部5は、カウンタ3でカウントしたサンプルクロック信号の周期ΔfsでA/Dコンバータ4のデジタルデータを出力させ、このデジタルデータに基づいてアナログ信号のピーク値VP1、VP2を検出する第1ピーク検出手段5aと、第1ピーク検出手段5aにより検出された複数のアナログ信号のピーク値に基づいてアナログ信号の周期Δfaを検出するアナログ周期検出手段5bと、アナログ信号の周期ΔfaでA/Dコンバータ4のデジタルデータを出力させ、このデジタルデータに基づいてアナログ信号のピーク値を検出する第2ピーク検出手段5cと、を備えている。
【選択図】図2A
Description
本発明はピーク検出装置及びピーク検出方法に関する。
従来のピーク検出装置としては、特開2000−284002号公報(特許文献1)に示されたものがある。このピーク検出装置は、クロック信号を出力するクロック信号出力手段と、アナログ信号の信号レベルを検知する検知手段と、アナログ信号の信号レベルが検知されるタイミングをシフトさせるタイミングシフト手段とを備える。前記クロック信号出力手段は、外部から入力される基準クロック信号を所定の分周比で分周することにより、所定の周波数のクロック信号を出力するものである。前記検知手段は、このクロック信号出力手段から出力されたクロックタイミングで、外部から入力されたアナログ信号の信号レベルを検知するものである。前記タイミングシフト手段は、分周手段における分周比を変化させることにより、アナログ信号の信号レベルが検知されるものである。
しかし、従来のピーク検出装置は、アナログ信号の信号レベルが検知されるタイミングをシフトさせているものの、アナログ信号の全区間にわたってクロック信号手段から出力されたクロックタイミングでアナログ信号の信号レベルを検知するものである。このため、従来のピーク検出装置では、サンプリングの回数が多くなり、サンプリングされたデジタルデータの量が多大になる。これによって、得られたデジタルデータをもとにピーク値を検出する場合に、多量のデータを保持可能な大容量のサンプリングデータメモリが必要となると共に、検出時間を短縮するために高速な演算処理を行うハードウェアを用いる必要があり、コストの増加を招いていた。
本発明の目的は、ピーク値を予測してサンプリングの回数を減少させることができ、ハードウェアへの負荷を軽減できるピーク検出装置及びピーク検出方法を提供することにある。
前述の目的を達成するための本発明の第1の態様は、検出対象のアナログ信号を出力するアナログ信号発振器と、サンプルクロック信号を出力するサンプルクロック信号発振器と、前記サンプルクロック信号発振器から出力されたサンプルクロック信号をカウントしてカウント信号を出力するカウンタと、前記サンプルクロック信号に基づいて前記アナログ信号の信号レベルをデジタルデータに変換して出力するA/Dコンバータと、前記デジタルデータに基づいて前記アナログ信号のピーク値を検出する制御部と、を備えたピーク検出装置において、前記制御部は、前記カウンタでカウントした前記サンプルクロック信号の周期で前記A/Dコンバータのデジタルデータを出力させ、このデジタルデータに基づいて前記アナログ信号のピーク値を検出する第1ピーク検出手段と、前記第1ピーク検出手段により検出された複数のアナログ信号のピーク値に基づいて前記アナログ信号の周期を検出するアナログ周期検出手段と、前記アナログ信号の周期で前記A/Dコンバータのデジタルデータを出力させ、このデジタルデータに基づいて前記アナログ信号のピーク値を検出する第2ピーク検出手段と、を備えたことにある。
係る本発明の第1の態様におけるより好ましい具体的構成例は次の通りである。
(1)前記制御部は、前記第1ピーク検出手段で検出したピーク値と前記第2ピーク検出手段で検出したピーク値との総和を、そのピーク数で除した平均値をピーク値とするピーク平均算出手段を備えたこと。
(2)前記制御部は、前記第1ピーク検出手段によるピーク値検出と前記第2ピーク検出手段によるピーク値検出とを組として、この組による検出を繰返するように制御する切替手段を備えたこと。
(3)前記(2)において、前記切替手段は前記カウンタによるカウントをリセットするように制御するものであること。
(4)前記第2ピーク検出手段は、前記アナログ周期検出手段で検出したアナログ信号の周期の近辺で、前記サンプルクロック信号の周期による前記A/Dコンバータから出力された複数のデジタルデータに基づいてアナログ信号のピーク値を検出するものであること。
(1)前記制御部は、前記第1ピーク検出手段で検出したピーク値と前記第2ピーク検出手段で検出したピーク値との総和を、そのピーク数で除した平均値をピーク値とするピーク平均算出手段を備えたこと。
(2)前記制御部は、前記第1ピーク検出手段によるピーク値検出と前記第2ピーク検出手段によるピーク値検出とを組として、この組による検出を繰返するように制御する切替手段を備えたこと。
(3)前記(2)において、前記切替手段は前記カウンタによるカウントをリセットするように制御するものであること。
(4)前記第2ピーク検出手段は、前記アナログ周期検出手段で検出したアナログ信号の周期の近辺で、前記サンプルクロック信号の周期による前記A/Dコンバータから出力された複数のデジタルデータに基づいてアナログ信号のピーク値を検出するものであること。
また、本発明の第2の態様は、サンプルクロック信号発振器によりサンプルクロック信号を出力するステップと、前記サンプルクロック信号発振器から出力されたサンプルクロック信号をカウンタによりカウントするステップと、アナログ信号発振器により検出対象のアナログ信号を出力するステップと、A/Dコンバータにより前記サンプルクロック信号に基づいて前記アナログ信号の信号レベルをデジタルデータに変換して出力するステップと、前記カウンタでカウントした前記サンプルクロック信号の周期で前記A/Dコンバータのデジタルデータを出力し、このデジタルデータに基づいて前記アナログ信号のピーク値を検出するステップと、前記第1ピーク検出手段により検出された複数のアナログ信号のピーク値に基づいて前記アナログ信号の周期を検出するステップと、前記アナログ信号の周期で前記A/Dコンバータのデジタルデータを出力させ、このデジタルデータに基づいて前記アナログ信号のピーク値を検出するステップと、を含むことにある。
本発明のピーク検出装置及びピーク検出方法によれば、ピーク値を予測してサンプリングの回数を減少させることができ、ハードウェアへの負荷を軽減できる。
以下、本発明の一実施形態のピーク検出装置及びピーク検出方法について図1から図3を用いて説明する。
まず、本実施形態のピーク検出装置について、図1を参照しながら説明する。図1は本実施形態のピーク検出装置の全体構成を示すブロック図である。
ピーク検出装置10は、アナログ信号発振器1と、サンプルクロック信号発振器2と、カウンタ3と、A/Dコンバータ4と、制御部5と、を備える。このピーク検出装置10は、例えばコイルのインダクタンス測定のために用いる正弦波のアナログ電圧のピーク値の検出に適用される。
アナログ信号発振器1は検出対象のアナログ信号を生成してA/Dコンバータ4に出力するものである。このアナログ信号は所定の周波数の正弦波として生成される。なお、環境の変化、例えば周囲温度の変化などにより、そのアナログ信号周波数が若干変化することがある。
サンプルクロック信号発振器2は所定の周期のサンプルクロック信号を生成してカウンタ3及びA/Dコンバータ4に出力するものである。本実施形態では、サンプリングクロック信号発振器2からサンプルクロック信号をカウンタ3及びA/Dコンバータ4に直接出力するようになっているが、サンプリングクロック信号発振器2から出力されたサンプルクロック信号を分周するなどしてカウンタ3及びA/Dコンバータ4に出力するようにしてもよい。
カウンタ3は、サンプルクロック信号発振器2から出力されたサンプルクロック信号をカウントして、そのカウント信号を制御部5に出力するものである。また、カウンタ3は制御部5によりリセット制御されるように構成されている。
A/Dコンバータ4は、サンプルクロック信号に基づいてアナログ信号の信号レベルをデジタルデータに変換して、カウンタ3に出力するものである。また、A/Dコンバータ4は、デジタルデータへの変換動作のスタート及びストップを制御部5により制御されるように構成されている。
制御部5は、マイコンで構成され、A/Dコンバータ4から出力されたデジタルデータに基づいてアナログ信号のピーク値を検出するものである。この制御部5は、第1ピーク検出手段5aと、アナログ周期検出手段5bと、第2ピーク検出手段5cと、ピーク平均算出手段5dと、切替手段5eとを備える。
第1ピーク検出手段5aは、カウンタ3でカウントしたサンプルクロック信号の周期Δfs(図3参照)でA/Dコンバータ4のデジタルデータを出力させ、このデジタルデータに基づいてアナログ信号のピーク値を検出するものである。
アナログ周期検出手段5bは、第1ピーク検出手段5aにより検出された複数のアナログ信号のピーク値に基づいて、アナログ信号の周期Δfa(図3参照)を検出するものである。
第2ピーク検出手段5cは、アナログ信号の周期でA/Dコンバータ4のデジタルデータを出力させ、このデジタルデータに基づいてアナログ信号のピーク値を検出するものである。第2ピーク検出手段5cは、アナログ周期検出手段5bで検出したアナログ信号の周期の近辺で、サンプルクロック信号の周期によるA/Dコンバータから出力された複数のデジタルデータに基づいてアナログ信号のピーク値を検出するように構成されている。
ピーク平均算出手段5dは、第1ピーク検出手段5aで検出したピーク値と第2ピーク検出手段5cで検出したピーク値との総和を、そのピーク数で除した平均値をピーク値とするものである。
切替手段5eは、第1ピーク検出手段5aによるピーク値検出と第2ピーク検出手段5cによるピーク値検出とを組として、この組による検出を繰返するように制御するものである。この切替手段5eは、カウンタ3によるカウントをリセットし、カウンタのカウントを再開するように制御する。
次に、本実施形態のピーク検出方法について、図2A〜図2C及び図3を参照しながら説明する。図2A〜図2Cは図1のピーク検出装置の動作フローチャート、図3は本実施形態のピーク検出方法におけるアナログ信号とサンプリング周期の関係を説明するである。
アナログ信号発振器1は検出対象のアナログ信号を生成してA/Dコンバータ4に出力する(ステップS1)。このアナログ信号の出力はピーク検出動作が終了するまで継続される。このアナログ信号は前述したように所定の周波数の正弦波として生成される。
また、サンプルクロック信号発振器2により所定の周期のサンプルクロック信号を生成してカウンタ3及びA/Dコンバータ4に出力する(ステップS2)。このサンプルクロック信号の出力はピーク検出動作が終了するまで継続される。
カウンタ3は、サンプルクロック信号発振器2から出力されたサンプルクロック信号を受信すると、そのサンプルクロック信号をカウントしてそのカウント信号を制御部5に出力する(ステップS3)。
制御部5は、カウント信号を受信すると、そのカウンタ値を記憶部に記憶し(ステップS4)、A/Dコンバータ4のスタート信号を生成してA/Dコンバータ4に出力する(ステップS5)。カウンタ3からのカウント信号の出力及び制御部5によるカウンタ値の記憶はカウンタ3がリセットされるまで継続して行われる。
A/Dコンバータ4は、ピーク検出動作が開始されると、デジタルデータの生成が要かを判定する(ステップS6)。この判定は、アナログ信号の受信及びスタート信号有の状態で、サンプルクロック信号の受信有の際にデジタルデータの生成が要とされる。
ステップS6でデジタルデータの生成が要と判定されると、A/Dコンバータ4は、サンプルクロック信号に基づいてアナログ信号の信号レベルをデジタルデータに変換して、制御部5に出力する(ステップS6)。このデジタルデータの出力は、図3に示すサンプリングクロック信号発振器2のサンプリング周期Δfsで行われる。
制御部5は、A/Dコンバータ4から出力されたデジタルデータを受信すると、このデジタル信号を記憶部に記憶し(ステップS8)、サンプリング周期Δfsで出力されたデジタルデータに基づいてアナログ信号のピーク値を検出し(ステップS9)、記憶部に記憶する(ステップS10)。具体的には、サンプリング周期Δfsで出力されたデジタルデータをその直前に出力されデジタルデータと大小を比較してそれを記憶部に記憶し、小から大に変化しその大から小に変化した場合に、その大におけるデジタルデータをピーク値VP1(図3参照)として検出する。
次いで、制御部5は、ピーク値の検出が予め定められた第1所定回数(例えば2回)に達したか判定し(ステップS11)、第1所定回数に達していない場合には、第1所定回数に達するまでステップS6〜13を繰返す。
ステップS11の判定で第1所定回数に達すると、本実施形態では図3に示す次のピーク値VP2を検出すると、制御部5は、検出された複数のアナログ信号のピーク値VP1、VP2に基づいて、アナログ信号周期Δfaを検出する(ステップS21)。このアナログ信号周期Δfaは、例えば、ピーク間のカウント数(2回目のピーク値VP2のカウンタ値Cnから最初のピーク値VP1のカウント値Cmを引いたカウント数)にサンプリング周期Δfsを乗じた値で決定される。
次いで、制御部5は、A/Dコンバータ4のストップ信号を生成し、A/Dコンバータ4に出力する(ステップS22)。A/Dコンバータ4は、このストップ信号を受信すると、デジタルデータの生成を中断し、制御部5へのデジタルデータの出力を中断する(ステップS23)。
次いで、制御部5は、アナログ信号のピーク値の検出が必要かを判定する(ステップS24)。この判定は、基本的には、前のピーク値VP2からアナログ信号周期Δfaが経過したかで行われる。具体的には、前のピーク値VP2のカウント値からアナログ信号周期Δfaに相当するカウント数に達したかで判定する。なお、本実施形態では、アナログ信号周期Δfaに達する近辺(アナログ信号周期Δfaに達する少し前)でピーク値の検出が必要と判断するようにしている。ピーク値の検出が必要と判断されるまでこの判定が繰返される。
ステップS24の判定でピーク値の検出が必要と判断された場合には、制御部5はA/Dコンバータ4のスタート信号を生成してA/Dコンバータ4に出力する(ステップS25)。A/Dコンバータ4は、A/Dコンバータ4のスタート信号に基づいてデジタルデータの生成が要かを判定する(ステップS26)。この判定は、アナログ信号の受信及びスタート信号有の状態で、サンプルクロック信号の受信有の際にデジタルデータの生成が要とされる。
ステップS26でデジタルデータの生成が要と判定されると、A/Dコンバータ4は、サンプルクロック信号に基づいてアナログ信号の信号レベルをデジタルデータに変換して、制御部5に出力する(ステップS27)。このデジタルデータの出力はサンプリングクロック信号発振器2のサンプリング周期Δfsで行われる。
制御部5は、A/Dコンバータ4から出力されたデジタルデータを受信すると、このデジタル信号を記憶部に記憶し(ステップS28)、サンプリング周期Δfsで出力されたデジタルデータに基づいてアナログ信号のピーク値を検出し(ステップS29)、記憶部に記憶する(ステップS30)。具体的には、サンプリング周期Δfsで出力されたデジタルデータをその直前に出力されデジタルデータと大小を比較してそれを記憶部に記憶し、小から大に変化しその大から小に変化した場合に、その大におけるデジタルデータをピーク値VP3として検出する。
次いで、制御部5は、ピーク値の検出が予め定められた第2所定回数(例えば20回)に達したか判定し(ステップS31)、第2所定回数に達していない場合には、第2所定回数に達するまでステップS22〜S30を繰返す。
ステップS31の判定で第2所定回数に達すると、制御部5は、ピーク値の検出が予め定められた第3所定回数(例えば100回)に達したか判定する(ステップS32)。この判定で、第3所定回数に達していない場合には、制御部5は、カウンタ3のリセット信号を生成し、カウンタ3に出力する(ステップS33)。カウンタ3は、このリセット信号を受信すると、カウント値をリセットし、ステップS3に戻る(ステップS34)。以下、ピーク値の検出が第3所定回数に達するまでステップS3〜S34を繰返す。
ステップS32の判定で、ピーク値の検出が第3所定回数に達したと判定された場合には、平均ピーク値を検出して終了する(ステップS35)。平均ピーク値は、検出したピーク値との総和を、そのピーク数で除した平均値をピーク値としている。
本実施形態によれば、制御部5は、カウンタ3でカウントしたサンプルクロック信号の周期ΔfsでA/Dコンバータ4のデジタルデータを出力させ、このデジタルデータに基づいてアナログ信号のピーク値VP1、VP2を検出する第1ピーク検出手段5aと、第1ピーク検出手段5aにより検出された複数のアナログ信号のピーク値に基づいてアナログ信号の周期Δfaを検出するアナログ周期検出手段5bと、アナログ信号の周期ΔfaでA/Dコンバータ4のデジタルデータを出力させ、このデジタルデータに基づいてアナログ信号のピーク値を検出する第2ピーク検出手段5cと、を備えているので、ピーク値を予測してサンプリングの回数を減少させることができ、ハードウェアへの負荷を軽減できる。
また、制御部5は、第1ピーク検出手段5aで検出したピーク値と第2ピーク検出手段5cで検出したピーク値との総和を、そのピーク数で除した平均値をピーク値とするピーク平均算出手段5dを備えているので、低コストで高周波ノイズによる誤検出や低周波ノイズによるゆらぎの影響を減らすことができる
また、制御部5は、第1ピーク検出手段5aによるピーク値検出と第2ピーク検出手段5cによるピーク値検出とを組として、この組による検出を繰返するように制御する切替手段5eを備えているので、環境の変化、例えば周囲温度の変化などにより、そのアナログ信号周波数が変化しても、その変化に追随してピーク値を検出することができる。なお、切替手段はカウンタによるカウントをリセットするように制御するものであるので、極めて簡単な構成で上記切替を実現できる。
また、制御部5は、第1ピーク検出手段5aによるピーク値検出と第2ピーク検出手段5cによるピーク値検出とを組として、この組による検出を繰返するように制御する切替手段5eを備えているので、環境の変化、例えば周囲温度の変化などにより、そのアナログ信号周波数が変化しても、その変化に追随してピーク値を検出することができる。なお、切替手段はカウンタによるカウントをリセットするように制御するものであるので、極めて簡単な構成で上記切替を実現できる。
また、第2ピーク検出手段5cは、アナログ周期検出手段5bで検出したアナログ信号の周期の近辺で、サンプルクロック信号の周期によるA/Dコンバータ4から出力された複数のデジタルデータに基づいてアナログ信号のピーク値を検出するものであるので、精度良くピーク値を検出することができる。
1…アナログ信号発振器、2…サンプリングクロック信号発振器、3…カウンタ、4…A/Dコンバータ、5…制御部(マイコン)、5a…第1ピーク検出手段、5b…アナログ周期検出手段、5c…第2ピーク検出手段、5d…ピーク平均算出手段、5e…切替手段。
Claims (6)
- 検出対象のアナログ信号を出力するアナログ信号発振器と、
サンプルクロック信号を出力するサンプルクロック信号発振器と、
前記サンプルクロック信号発振器から出力されたサンプルクロック信号をカウントしてカウント信号を出力するカウンタと、
前記サンプルクロック信号に基づいて前記アナログ信号の信号レベルをデジタルデータに変換して出力するA/Dコンバータと、
前記デジタルデータに基づいて前記アナログ信号のピーク値を検出する制御部と、を備えたピーク検出装置において、
前記制御部は、
前記カウンタでカウントした前記サンプルクロック信号の周期で前記A/Dコンバータのデジタルデータを出力させ、このデジタルデータに基づいて前記アナログ信号のピーク値を検出する第1ピーク検出手段と、
前記第1ピーク検出手段により検出された複数のアナログ信号のピーク値に基づいて前記アナログ信号の周期を検出するアナログ周期検出手段と、
前記アナログ信号の周期で前記A/Dコンバータのデジタルデータを出力させ、このデジタルデータに基づいて前記アナログ信号のピーク値を検出する第2ピーク検出手段と、を備えたこと、
を特徴とするピーク検出装置。 - 請求項1において、前記制御部は、前記第1ピーク検出手段で検出したピーク値と前記第2ピーク検出手段で検出したピーク値との総和を、そのピーク数で除した平均値をピーク値とするピーク平均算出手段を備えたこと、を特徴とするピーク検出装置。
- 請求項1において、前記制御部は、前記第1ピーク検出手段によるピーク値検出と前記第2ピーク検出手段によるピーク値検出とを組として、この組による検出を繰返するように制御する切替手段を備えたこと、を特徴とするピーク検出装置。
- 請求項3において、前記切替手段は前記カウンタによるカウントをリセットするように制御するものであることを特徴とするピーク検出装置。
- 請求項1において、前記第2ピーク検出手段は、前記アナログ周期検出手段で検出したアナログ信号の周期の近辺で、前記サンプルクロック信号の周期による前記A/Dコンバータから出力された複数のデジタルデータに基づいてアナログ信号のピーク値を検出するものであること、を特徴とするピーク検出装置。
- サンプルクロック信号発振器によりサンプルクロック信号を出力するステップと、
前記サンプルクロック信号発振器から出力されたサンプルクロック信号をカウンタによりカウントするステップと、
アナログ信号発振器により検出対象のアナログ信号を出力するステップと、
A/Dコンバータにより前記サンプルクロック信号に基づいて前記アナログ信号の信号レベルをデジタルデータに変換して出力するステップと、
前記カウンタでカウントした前記サンプルクロック信号の周期で前記A/Dコンバータのデジタルデータを出力し、このデジタルデータに基づいて前記アナログ信号のピーク値を検出するステップと、
前記検出された複数のアナログ信号のピーク値に基づいて前記アナログ信号の周期を検出するステップと、
前記アナログ信号の周期で前記A/Dコンバータのデジタルデータを出力させ、このデジタルデータに基づいて前記アナログ信号のピーク値を検出するステップと、を含むこと、
を特徴とするピーク検出方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006054309A JP2007232557A (ja) | 2006-03-01 | 2006-03-01 | ピーク検出装置及びピーク検出方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006054309A JP2007232557A (ja) | 2006-03-01 | 2006-03-01 | ピーク検出装置及びピーク検出方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007232557A true JP2007232557A (ja) | 2007-09-13 |
Family
ID=38553276
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006054309A Pending JP2007232557A (ja) | 2006-03-01 | 2006-03-01 | ピーク検出装置及びピーク検出方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007232557A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012073112A (ja) * | 2010-09-29 | 2012-04-12 | Hioki Ee Corp | ピーク検出装置 |
-
2006
- 2006-03-01 JP JP2006054309A patent/JP2007232557A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012073112A (ja) * | 2010-09-29 | 2012-04-12 | Hioki Ee Corp | ピーク検出装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5170467B2 (ja) | 予測制御システム | |
WO2015085825A1 (zh) | 一种频率校准方法及装置 | |
JP2001289892A (ja) | ジッタ測定装置及びその方法 | |
US10516407B2 (en) | Signal processing device | |
JP2008193825A (ja) | Ad変換制御回路およびその関連技術 | |
JP2006227009A (ja) | ジッタ測定装置、ジッタ測定方法、試験装置、及び電子デバイス | |
JP2011193054A (ja) | 電源装置及び電源装置制御方法 | |
JP4854382B2 (ja) | 信号処理装置、電力量計測装置、信号処理装置の利得変更方法、及びプログラム | |
JP2007232557A (ja) | ピーク検出装置及びピーク検出方法 | |
JP2007228659A (ja) | Dc−dcコンバータ | |
JP2010230659A (ja) | 電池内部インピーダンス計測装置 | |
CN111443641A (zh) | 采样率校正方法、系统、设备及存储介质 | |
JP6300371B2 (ja) | モータ駆動制御装置およびモータ駆動制御方法 | |
JP5838394B2 (ja) | 周波数判定装置、電圧比較回路および周波数測定装置 | |
JP2011191111A (ja) | 電池の内部抵抗の測定方法、電池の内部抵抗の測定装置及びその測定装置を含む情報処理装置 | |
KR20200029030A (ko) | 연속적인 센서 신호를 처리하기 위한 방법 및 센서 시스템 | |
JP6150552B2 (ja) | 波形測定装置、電流測定装置および電力測定装置 | |
JP6161682B2 (ja) | 信号周期検出装置及び信号周期検出方法 | |
JP4647284B2 (ja) | アナログ/デジタル変換方法及びアナログ/デジタル変換回路 | |
JP2010245616A (ja) | イコライザパラメータ設定装置およびイコライザパラメータ設定方法 | |
JP5310491B2 (ja) | 衝撃検出装置 | |
US7447279B2 (en) | Method and system for indicating zero-crossings of a signal in the presence of noise | |
JP2004120963A (ja) | サーボ制御装置 | |
JP2008092665A (ja) | 交流交流直接変換器の制御装置 | |
JP2005318088A (ja) | A/d変換器のサンプリング周期設定方法およびデジタル式電力計 |