JP2007228203A - 位相変調信号の復調装置 - Google Patents
位相変調信号の復調装置 Download PDFInfo
- Publication number
- JP2007228203A JP2007228203A JP2006046160A JP2006046160A JP2007228203A JP 2007228203 A JP2007228203 A JP 2007228203A JP 2006046160 A JP2006046160 A JP 2006046160A JP 2006046160 A JP2006046160 A JP 2006046160A JP 2007228203 A JP2007228203 A JP 2007228203A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- edge detection
- processing
- edge
- carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
【課題】 伝送路のノイズに対する誤り率が低い位相変調の復調装置は回路が複雑で高価である。
【解決手段】 汎用マイコンの位相復調処理周期と搬送波周期を近似させ、連続する3個の搬送波エッジ検出処理を有し、最初のエッジ検出においてエッジが検出された場合にはアップダウンカウンタをインクリメントし、中間のエッジ検出において検出された場合にはアップダウンカウンタは変化せず、最後のエッジ検出において検出された場合にはディクリーメントされるアップダウンカウンタを有し、アップダウンカウンタが上位の規定値になった場合には復調処理を1マシンサイクル少なくし、逆に下位の規定値になった場合には1マシンサイクル多くすることにより搬送波位相に同期する位相同期処理とエッジ検出直後に搬送波を検波する同期検波処理を持つ位相復調処理を行う。
【選択図】 図2
【解決手段】 汎用マイコンの位相復調処理周期と搬送波周期を近似させ、連続する3個の搬送波エッジ検出処理を有し、最初のエッジ検出においてエッジが検出された場合にはアップダウンカウンタをインクリメントし、中間のエッジ検出において検出された場合にはアップダウンカウンタは変化せず、最後のエッジ検出において検出された場合にはディクリーメントされるアップダウンカウンタを有し、アップダウンカウンタが上位の規定値になった場合には復調処理を1マシンサイクル少なくし、逆に下位の規定値になった場合には1マシンサイクル多くすることにより搬送波位相に同期する位相同期処理とエッジ検出直後に搬送波を検波する同期検波処理を持つ位相復調処理を行う。
【選択図】 図2
Description
本発明は電力線通信等における低速通信での位相変調信号の復調装置に関するものである。
図3は2相位相復調部の一般的な概念図である。搬送波は301から入力され、2逓倍器306により搬送波の2倍の周波数に変換し、位相比較器307とローパスフィルタ308及びVCO305から構成されるPLL回路により搬送波の2倍の周波数に同期した基準信号を発生させる。この基準信号を分周期器304で1/2倍して掛算器302で同期検波する。検波された信号はデジタルデータ処理回路303により基準信号に同期してデジタルデータに変換する。
デジタル変調には位相変調(PSK)と振幅変調(ASK)及び周波数変調(FSK)があるが、位相変調は他の2者と比較して通信速度が速く、伝送路のノイズに対する誤り率が低い利点がある反面、回路が複雑で高価になる課題を持っている。近年ワンチップ化された専用集積回路が開発されているが、高価である。本発明は汎用マイコンによる位相変調波の復調を実現し、安価に位相変調信号による通信システムを実現可能とした。
位相変調信号を復調することにおいて、一波長の搬送波を復調するための複数のマシンサイクルからなる復調処理を搬送波の一周期に近似させ、この復調処理には連続する3個の搬送波エッジ検出処理を有し、最初のエッジ検出においてエッジが検出された場合にはアップダウンカウンタをインクリメントし、中間のエッジ検出において検出された場合はアップダウンカウンタは変化せず、最後のエッジ検出において検出された場合にはディクリーメントされるアップダウンカウンタを有し、アップダウンカウンタが上位の規定値になった場合には前期復調処理を1マシンサイクル少なくし、逆に下位の規定値になった場合には1マシンサイクル多くすることにより搬送波位相に同期する位相同期機能とエッジ検出直後に搬送波を検波する同期検波処理を待たせる。前述の処理を汎用マイコンで構成することにより安価な位相変調の復調装置を実現する。
伝送線路上のノイズに対し誤り率の低い位相変調信号の復調を比較的処理速度の遅い汎用小型マイコンにより構成できるため、位相変調通信装置を安価に提供できる。又、マイコンを応用機器のシステム制御用として共用できるため、更に安価な応用装置を実現できる。
本発明の実施をするための最良の形態を具体的に示した実施例について、図とともに記載する。
図1は本発明を用いた電力線通信送受信機の回路構成図である。電力線の通信信号はACコンセント101とバンドパスフィルター106及びスイッチ回路107を通りRFアンプ108及びリミッターアンプ109により増幅し、汎用マイコン3に内蔵されるアナログコンパレータ104に入力されてPSK復調を汎用マイコン3のプログラムにより行う。尚、汎用マイコン3のクロック精度は1マシンサイクルを搬送波信号周期の1/16周期と±0.1%以下の精度で近似させている。
本実施例1での通信信号はスタート信号とアドレス信号、コマンド信号、ECC信号などのデータ信号により構成される2相位相変調信号(BPSK)である。 スタート信号は基準信号とこの信号に対し180°位相がずれた信号から構成されており、以降の説明には前者の基準信号をHigh、後者をLowと記述する。又、通信信号の1ビットはN個の搬送波により通信する。
図2は復調処理プログラムのフローチャートである。本処理の一周期は16マシンサイクルとし、搬送波周期に近似している。
スタート信号処理201において、信号の有無判定と基準信号位相同期及びHighとLowの位相変化点よりN−3個の搬送波信号を受信し、その後請求項1の信号の復調処理を始める。
復調処理は汎用マイコン103に内臓されたアナログコンパレータ104の立ち上りと立下りの両エッジフラグを信号としている。処理の初めにエッジフラグクリア202においてフラグをクリアし、その後に続いて実行される進み位相フラグ判定203と同期位相フラグ判定204と遅れ位相フラグ判定205でエッジフラグ有無の判定及びエッジが検出されない場合の4種の判定により分岐処理を行う。尚エッジフラグクリア202から遅れ位相検出203までのマシンサイクル数は一周期のマシンサイクル数の半分以下でなければならない。分岐の直後に搬送波のHigh/Lowの判定をし、同期検波に当たるHigh数カウンタ(Ch)をインクリメントするHigh数加算207、210、212を行っている。その後、進み位相の場合は位相数加算212において位相数カウンタ(Cp)をインクリメントし、遅れ位相の場合は位相数減算208において位相カウンタ(Cp)をディクリーメントしている。その後、進み位相の場合は進み位相数213において位相数カウンタ(Cp)の数値が最大規定値(Cpmax)か、遅れ位相の場合は最小規定値(Cpmin)であるかの規定値判定を行っている。この規定値判定において位相数カウンタ(Cp)の数値がCpmax≦Cpの場合は搬送波位相に対して復調処理が進んでいるとして、1周期のマシンサイクル数を増加させて16マシンサイクルとなる分岐処理ルート219を行い、逆に位相数カウンタ(Cp)の数値がCp≦Cpmin場合は搬送波位相に対して復調処理が遅れているとして、1周期のマシンサイクル数を減少させて15マシンサイクルとなる分岐処理ルート216を行っている。マシンサイクルを増減した後には位相数カウンタ(Cp)をCpmaxとCpminの中間である初期値に戻している。エッジが検出され無かった場合はエッジ無しカウンタ(Cn)をインクリメントする。尚、処理ルート214、215、217、218の一周期のマシンサイクルは16としている。
その後全ての分岐は統合され、波数カウンタ220において搬送波数をカウントする波数カウンタ(Cw)の判定を行い、N−3≦Cwの場合はビット判定221の分岐処理を行う。このビット判定221における通信データがHighかLowかの判定はCh>(N−3−Cn)/2の場合にHighビットとして、逆の場合にはLowビットとして通信データのビットデータとして格納している。このビット判定と格納処理は搬送波3周期で行い、通信データ数が規定値になった場合、受信完了となる。
本位相復調はPLL回路を使用する従来のハード的復調回路と比較すると3種のエッジ検出窓が位相比較器、位相数カウンタ(Cp)がLPFに相当し、VCOをマイコンのクロック周波数を可変することなく、処理マシンサイクルを増減することにより実現しているのが特徴である。
本実施例1での通信信号はスタート信号とアドレス信号、コマンド信号、ECC信号などのデータ信号により構成される2相位相変調信号(BPSK)である。 スタート信号は基準信号とこの信号に対し180°位相がずれた信号から構成されており、以降の説明には前者の基準信号をHigh、後者をLowと記述する。又、通信信号の1ビットはN個の搬送波により通信する。
図2は復調処理プログラムのフローチャートである。本処理の一周期は16マシンサイクルとし、搬送波周期に近似している。
スタート信号処理201において、信号の有無判定と基準信号位相同期及びHighとLowの位相変化点よりN−3個の搬送波信号を受信し、その後請求項1の信号の復調処理を始める。
復調処理は汎用マイコン103に内臓されたアナログコンパレータ104の立ち上りと立下りの両エッジフラグを信号としている。処理の初めにエッジフラグクリア202においてフラグをクリアし、その後に続いて実行される進み位相フラグ判定203と同期位相フラグ判定204と遅れ位相フラグ判定205でエッジフラグ有無の判定及びエッジが検出されない場合の4種の判定により分岐処理を行う。尚エッジフラグクリア202から遅れ位相検出203までのマシンサイクル数は一周期のマシンサイクル数の半分以下でなければならない。分岐の直後に搬送波のHigh/Lowの判定をし、同期検波に当たるHigh数カウンタ(Ch)をインクリメントするHigh数加算207、210、212を行っている。その後、進み位相の場合は位相数加算212において位相数カウンタ(Cp)をインクリメントし、遅れ位相の場合は位相数減算208において位相カウンタ(Cp)をディクリーメントしている。その後、進み位相の場合は進み位相数213において位相数カウンタ(Cp)の数値が最大規定値(Cpmax)か、遅れ位相の場合は最小規定値(Cpmin)であるかの規定値判定を行っている。この規定値判定において位相数カウンタ(Cp)の数値がCpmax≦Cpの場合は搬送波位相に対して復調処理が進んでいるとして、1周期のマシンサイクル数を増加させて16マシンサイクルとなる分岐処理ルート219を行い、逆に位相数カウンタ(Cp)の数値がCp≦Cpmin場合は搬送波位相に対して復調処理が遅れているとして、1周期のマシンサイクル数を減少させて15マシンサイクルとなる分岐処理ルート216を行っている。マシンサイクルを増減した後には位相数カウンタ(Cp)をCpmaxとCpminの中間である初期値に戻している。エッジが検出され無かった場合はエッジ無しカウンタ(Cn)をインクリメントする。尚、処理ルート214、215、217、218の一周期のマシンサイクルは16としている。
その後全ての分岐は統合され、波数カウンタ220において搬送波数をカウントする波数カウンタ(Cw)の判定を行い、N−3≦Cwの場合はビット判定221の分岐処理を行う。このビット判定221における通信データがHighかLowかの判定はCh>(N−3−Cn)/2の場合にHighビットとして、逆の場合にはLowビットとして通信データのビットデータとして格納している。このビット判定と格納処理は搬送波3周期で行い、通信データ数が規定値になった場合、受信完了となる。
本位相復調はPLL回路を使用する従来のハード的復調回路と比較すると3種のエッジ検出窓が位相比較器、位相数カウンタ(Cp)がLPFに相当し、VCOをマイコンのクロック周波数を可変することなく、処理マシンサイクルを増減することにより実現しているのが特徴である。
火災報知システム、警報システム及び電気器具のコントロール装置などの電力線通信装置の分野に利用可能である。
101 ACコンセント
102 電源回路
103 汎用マイクロコンピュータ
104 汎用マイクロコンピュータに内蔵されたアナログコンパレータ
105 送信用バッファーアンプ
106 バンドパスフィルター
107 スイッチ回路
108 RFアンプ
109 リミッターアンプ
201 スタート信号処理(信号有無判定、基準信号位相同期、High/Low間検出)
202 エッジフラグクリア
203 進み位相フラグ判定
204 同期位相フラグ判定
205 遅れ位相フラグ判定
206 エッジフラグ無検出数カウンタ(Cn)のインクリメント
207、210、211 High数カウンタ(Ch)
208 位相数カウンタ(Cp)のディクリーメント
209 位相数カウンタ(Cp)≦最小規定値(Cpmin)の判定
212 位相数カウンタ(Cp)のインクリーメント
213 最大規定値(Cpmax)≦位相数カウンタ(Cp)の判定
214 エッジ無検出ルート(16マシンサイクル)
215 遅れ位相ルート(16マシンサイクル)
216 遅れ位相規定値ルート(17マシンサイクル)
217 同期位相ルート(16マシンサイクル)
218 進み位相ルート(16マシンサイクル)
219 進み位相規定値ルート(15マシンサイクル)
220 N−3≦搬送波数カウンタ(Cw)の判定
221 ビットHigh/Low判定
222 ビットデータのメモリ収納
223 受信完了の判定
301 入力信号線路
302 乗算器
303 デジタルデータ処理回路
304 1/2分周回路
305 VCO (バリアブル コントロール オシレータ)
306 2逓倍器
307 位相比較器
308 ローパスフィルタ
102 電源回路
103 汎用マイクロコンピュータ
104 汎用マイクロコンピュータに内蔵されたアナログコンパレータ
105 送信用バッファーアンプ
106 バンドパスフィルター
107 スイッチ回路
108 RFアンプ
109 リミッターアンプ
201 スタート信号処理(信号有無判定、基準信号位相同期、High/Low間検出)
202 エッジフラグクリア
203 進み位相フラグ判定
204 同期位相フラグ判定
205 遅れ位相フラグ判定
206 エッジフラグ無検出数カウンタ(Cn)のインクリメント
207、210、211 High数カウンタ(Ch)
208 位相数カウンタ(Cp)のディクリーメント
209 位相数カウンタ(Cp)≦最小規定値(Cpmin)の判定
212 位相数カウンタ(Cp)のインクリーメント
213 最大規定値(Cpmax)≦位相数カウンタ(Cp)の判定
214 エッジ無検出ルート(16マシンサイクル)
215 遅れ位相ルート(16マシンサイクル)
216 遅れ位相規定値ルート(17マシンサイクル)
217 同期位相ルート(16マシンサイクル)
218 進み位相ルート(16マシンサイクル)
219 進み位相規定値ルート(15マシンサイクル)
220 N−3≦搬送波数カウンタ(Cw)の判定
221 ビットHigh/Low判定
222 ビットデータのメモリ収納
223 受信完了の判定
301 入力信号線路
302 乗算器
303 デジタルデータ処理回路
304 1/2分周回路
305 VCO (バリアブル コントロール オシレータ)
306 2逓倍器
307 位相比較器
308 ローパスフィルタ
Claims (1)
- 位相変調信号を復調することにおいて、一波長の搬送波を復調するための複数のマシンサイクルからなる復調処理を搬送波の一周期に近似させ、この復調処理には連続する3個の搬送波エッジ検出処理を有し、最初のエッジ検出においてエッジが検出された場合にはアップダウンカウンタをインクリメントし、中間のエッジ検出において検出された場合にはアップダウンカウンタは変化せず、最後のエッジ検出において検出された場合にはディクリーメントされるアップダウンカウンタを有し、アップダウンカウンタが上位の規定値になった場合には前期復調処理を1マシンサイクル少なくし、逆に下位の規定値になった場合には1マシンサイクル多くすることにより搬送波位相に同期させる位相同期機能を有するPSK復調装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006046160A JP2007228203A (ja) | 2006-02-23 | 2006-02-23 | 位相変調信号の復調装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006046160A JP2007228203A (ja) | 2006-02-23 | 2006-02-23 | 位相変調信号の復調装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007228203A true JP2007228203A (ja) | 2007-09-06 |
Family
ID=38549572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006046160A Pending JP2007228203A (ja) | 2006-02-23 | 2006-02-23 | 位相変調信号の復調装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007228203A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012056927A1 (ja) * | 2010-10-27 | 2012-05-03 | 株式会社オートネットワーク技術研究所 | 電力線通信システム |
-
2006
- 2006-02-23 JP JP2006046160A patent/JP2007228203A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012056927A1 (ja) * | 2010-10-27 | 2012-05-03 | 株式会社オートネットワーク技術研究所 | 電力線通信システム |
US9048888B2 (en) | 2010-10-27 | 2015-06-02 | Autonetworks Technologies, Ltd. | Power line communication system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4979413B2 (ja) | パルス無線受信装置 | |
US9791887B2 (en) | Synchronization of a data signal | |
JP2002108490A (ja) | クロック供給回路 | |
US8204099B2 (en) | Signal processing unit and wireless communication device | |
KR102298160B1 (ko) | 반도체 장치 및 이를 포함하는 통신 시스템 | |
JP2005020701A (ja) | 無線データ通信復調装置及び復調方法 | |
US20060153322A1 (en) | Method and system for synchronization between transmitter and receiver in a communication system | |
CN110646766A (zh) | 一种s模式询问信号检测方法、存储介质及检测设备 | |
CN105099442B (zh) | 模块化信号采集与检测的装置和方法 | |
US8228970B2 (en) | Signal processing device and wireless apparatus | |
JP2007228203A (ja) | 位相変調信号の復調装置 | |
WO2000005834A1 (en) | Carrier frequency estimator for a signal receiver | |
JP2001292188A (ja) | 無線通信装置及びその無線周波数補正方式 | |
CN106059975B (zh) | 一种新的抑制载波同步的方法及costas环 | |
JP2001136215A (ja) | Fdma信号のディジタルコヒーレント包絡線復調システムおよびその方法 | |
JP2018042032A (ja) | 受信装置 | |
JP2004129207A (ja) | 復調方法及び復調器 | |
JP2008283634A (ja) | 復調回路及びrfidシステム | |
TWI251989B (en) | Frequency burst detector and related detection method thereof | |
JP2010200220A (ja) | タイミング調整回路及びその調整方法 | |
JP2009100298A (ja) | 受信装置および受信方法 | |
US20230362035A1 (en) | Methods and devices for estimating a frequency deviation | |
JP3462175B2 (ja) | パイロットトーンをサーチする方法 | |
JPH1084337A (ja) | パルス位置変調同期回路及び該同期回路を用いた通信方式 | |
JP2003188931A (ja) | クロック再生装置及びクロック再生方法 |