JP2007228094A - Amplifier - Google Patents
Amplifier Download PDFInfo
- Publication number
- JP2007228094A JP2007228094A JP2006044446A JP2006044446A JP2007228094A JP 2007228094 A JP2007228094 A JP 2007228094A JP 2006044446 A JP2006044446 A JP 2006044446A JP 2006044446 A JP2006044446 A JP 2006044446A JP 2007228094 A JP2007228094 A JP 2007228094A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- capacitor
- side power
- inductor
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
Description
本発明は、マイクロ波帯や準マイクロ波帯などに使用される増幅器に関する。 The present invention relates to an amplifier used in a microwave band, a quasi-microwave band, and the like.
L帯、S帯などの周波数帯域で使用される携帯電話やPDA(Personal Digital Assistance)などの移動体機器には、種々の増幅器が使用されている。増幅器は、通常、高周波特性の優れたバイポーラトランジスタやFET(Field Effect Transistor)を用い、1段或いは複数段から回路構成されている(例えば、特許文献1参照。)。 Various amplifiers are used in mobile devices such as mobile phones and PDAs (Personal Digital Assistance) used in frequency bands such as L band and S band. The amplifier usually uses a bipolar transistor or FET (Field Effect Transistor) having excellent high-frequency characteristics, and is composed of a single stage or a plurality of stages (see, for example, Patent Document 1).
特許文献1などに記載されている高周波用電力増幅器では、高周波トランジスタのエミッタ電極と回路基板に形成された接地電極としての低電位側電源とをボンディングワイヤで電気的に接続する。L帯、S帯などの高周波数帯域では、このボンディングワイヤは寄生インダクタンス成分として増幅器の利得を低下させる問題点がある。
本発明は、寄生インダクタンス成分による利得低下を抑制できる増幅器を提供することにある。 An object of the present invention is to provide an amplifier that can suppress a decrease in gain due to a parasitic inductance component.
本発明の一態様の増幅器は、制御電極にRF信号が入力され、高電位側電源側の第1の電極から増幅された信号を出力するトランジスタと、一端が前記トランジスタの第2の電極に接続されるコンデンサと、一端が第1の端子を介して前記コンデンサの他端に接続され、他端が低電位側電源に接続される第1のインダクタと、一端が第2の端子を介して前記第2の電極と前記コンデンサの間に接続され、他端が前記低電位側電源に接続される第2のインダクタとを具備することを特徴とする。 An amplifier according to one embodiment of the present invention includes a transistor in which an RF signal is input to a control electrode and an amplified signal is output from the first electrode on the high-potential-side power supply side, and one end connected to the second electrode of the transistor A capacitor, one end of which is connected to the other end of the capacitor via a first terminal, the other end of which is connected to a low-potential side power source, and one end of which is connected to the low potential side power source. And a second inductor connected between the second electrode and the capacitor and having the other end connected to the low-potential-side power source.
本発明の他態様の増幅器は、制御電極にRF入力信号が入力され、高電位側電源側の第1の電極から増幅された信号を出力する第1のトランジスタと、一端が前記第1のトランジスタの第2の電極に接続される第1のコンデンサと、一端が第1の端子を介して前記第1のコンデンサの他端に接続され、他端が低電位側電源に接続される第1のインダクタと、一端が第2の端子を介して前記第1のトランジスタの第2の電極と前記第1のコンデンサの間に接続され、他端が前記低電位側電源に接続される第2のインダクタと、制御電極に前記第1のトランジスタから出力される信号が入力され、前記高電位側電源側の第1の電極から増幅された信号をRF出力信号として出力する第2のトランジスタと、一端が前記第2のトランジスタの第2の電極に接続される第2のコンデンサと、一端が第3の端子を介して前記第2のコンデンサの他端に接続され、他端が前記低電位側電源に接続される第3のインダクタと、一端が第4の端子を介して前記第2のトランジスタの第2の電極と前記第2のコンデンサの間に接続され、他端が前記低電位側電源に接続される第4のインダクタとを具備することを特徴とする。 An amplifier according to another aspect of the present invention includes a first transistor that receives an RF input signal at a control electrode and outputs an amplified signal from a first electrode on a high-potential-side power supply side, and one end of the first transistor. A first capacitor connected to the second electrode, a first end connected to the other end of the first capacitor via a first terminal, and a second end connected to the low potential side power source. An inductor having one end connected between the second electrode of the first transistor and the first capacitor via a second terminal and the other end connected to the low-potential-side power source A signal output from the first transistor is input to the control electrode, a second transistor that outputs an amplified signal from the first electrode on the high-potential-side power supply side as an RF output signal, and one end of Second of the second transistor A second capacitor connected to the pole; a third inductor having one end connected to the other end of the second capacitor via a third terminal and the other end connected to the low-potential side power supply; A fourth inductor having one end connected between the second electrode of the second transistor and the second capacitor via a fourth terminal and the other end connected to the low-potential-side power supply; It is characterized by doing.
本発明によれば、寄生インダクタンス成分による利得低下を抑制できる増幅器を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the amplifier which can suppress the gain fall by a parasitic inductance component can be provided.
以下本発明の実施例について図面を参照しながら説明する。 Embodiments of the present invention will be described below with reference to the drawings.
まず、本発明の実施例1に係る増幅器について、図面を参照して説明する。図1は増幅器を示す回路図である。本実施例では、増幅器に高周波特性の優れたHBT(Heterojunction Bipolar Transistor)を用いている。
First, an amplifier according to
図1に示すように、増幅器1には、整合回路11乃至13、コンデンサC1、コンデンサC2、インダクタL1乃至L4、高周波トランジスタTR1、高周波トランジスタTR2、及び端子PAD1乃至PAD6が設けられ、2段構成の高周波用電力増幅器として動作する。ここで、高周波トランジスタTR1及びTR2には、ft(遮断周波数)、fmax(最大動作周波数)の優れたNPNトランジスタからなるGaAs系HBTを用いている。
As shown in FIG. 1, the
入力整合回路としての整合回路11は、例えば、図示しない結合用コンデンサ、伝送線路としてのインダクタ、抵抗、及びデカップリングコンデンサなどから構成され、高電位側電源Vccと接地電位としての低電位側電源Vssの間に設けられ、端子PAD1から出力される高周波入力信号RFinを入力して高周波信号の基本周波数(f0)に対してインピーダンス整合された信号を出力する。そして、入力段の高周波トランジスタTR1のベース(制御電極)にバイアス電流を供給する。低電位側電源Vssは、図示しない増幅器1の回路基板の接地電極に接続されている。 The matching circuit 11 as an input matching circuit includes, for example, a coupling capacitor (not shown), an inductor as a transmission line, a resistor, a decoupling capacitor, and the like, and includes a high potential power source Vcc and a low potential power source Vss as a ground potential. The high frequency input signal RFin output from the terminal PAD1 is input, and a signal whose impedance is matched to the fundamental frequency (f 0 ) of the high frequency signal is output. A bias current is supplied to the base (control electrode) of the high-frequency transistor TR1 in the input stage. The low potential side power source Vss is connected to a ground electrode of a circuit board of the amplifier 1 (not shown).
高周波トランジスタTR1は、整合回路11と段間整合回路としての整合回路12の間に配置され、整合回路11から出力される信号をベースに入力し、増幅した信号をコレクタ(第1の電極)から出力する。
The high-frequency transistor TR1 is disposed between the matching circuit 11 and the matching
コンデンサC1は、高周波トランジスタTR1のエミッタ(第2の電極)と端子PAD3との間に設けられ、接地用コンデンサとして機能する。端子PAD3は、コンデンサC1とインダクタL1の間に設けられている。インダクタL1は、端子PAD3と低電位側電源Vssの間に設けられたボンディングワイヤで構成されている。端子PAD4は、高周波トランジスタTR1のエミッタとインダクタL2の間に設けられている。インダクタL2は、端子PAD4と低電位側電源Vssの間に設けられたボンディングワイヤで構成されている。 The capacitor C1 is provided between the emitter (second electrode) of the high-frequency transistor TR1 and the terminal PAD3, and functions as a grounding capacitor. The terminal PAD3 is provided between the capacitor C1 and the inductor L1. The inductor L1 is composed of a bonding wire provided between the terminal PAD3 and the low potential side power source Vss. The terminal PAD4 is provided between the emitter of the high frequency transistor TR1 and the inductor L2. The inductor L2 is composed of a bonding wire provided between the terminal PAD4 and the low potential power source Vss.
整合回路12は、高周波トランジスタTR1と高周波トランジスタTR2の間に配置され、例えば、図示しない結合用コンデンサ、伝送線路としてのインダクタ、抵抗、及びデカップリングコンデンサなどから構成され、高電位側電源Vccと接地電位としての低電位側電源Vssの間に設けられ、高周波トランジスタTR2のコレクタから出力される高周波信号を入力してインピーダンス整合された信号を出力する。そして、高周波トランジスタTR2のベースにバイアス電流を供給する。
The
高周波トランジスタTR2は、整合回路12と出力整合回路としての整合回路13の間に配置され、整合回路12から出力される信号をベース(制御電極)に入力し、増幅した信号をコレクタ(第1の電極)から出力する。
The high-frequency transistor TR2 is disposed between the matching
コンデンサC2は、高周波トランジスタTR2のエミッタ(第2の電極)と端子PAD5との間に設けられ接地用コンデンサとして機能する。端子PAD5は、コンデンサC2とインダクタL3の間に設けられている。インダクタL3は、端子PAD5と低電位側電源Vssの間に設けられたボンディングワイヤで構成されている。端子PAD6は、高周波トランジスタTR2のエミッタとインダクタL4の間に設けられている。インダクタL4は、端子PAD6と低電位側電源Vssの間に設けられたボンディングワイヤで構成されている。 The capacitor C2 is provided between the emitter (second electrode) of the high-frequency transistor TR2 and the terminal PAD5 and functions as a grounding capacitor. The terminal PAD5 is provided between the capacitor C2 and the inductor L3. The inductor L3 is composed of a bonding wire provided between the terminal PAD5 and the low potential power source Vss. The terminal PAD6 is provided between the emitter of the high frequency transistor TR2 and the inductor L4. The inductor L4 is composed of a bonding wire provided between the terminal PAD6 and the low potential side power source Vss.
ここで、インダクタL2は高周波トランジスタTR1のエミッタから低電位側電源Vssに直流電流を流し、インダクタL4は高周波トランジスタTR2のエミッタから低電位側電源Vssに直流電流を流す役割をする。コンデンサC1及びC2は、例えば、フィールド上に形成されたMIM(Metal Insulator Metal)キャパシタから構成され、このMIMキャパシタを構成するキャパシタ絶縁膜には、例えば、P−SiN(プラズマ窒化シリコン)膜を用いている。インダクタL1乃至L4には、金(Au)ワイヤを用いているが、例えば、アルミニウム(Al)ワイヤなどを用いてもよい。 Here, the inductor L2 causes a direct current to flow from the emitter of the high frequency transistor TR1 to the low potential side power source Vss, and the inductor L4 serves to cause a direct current to flow from the emitter of the high frequency transistor TR2 to the low potential side power source Vss. Capacitors C1 and C2 are composed of, for example, MIM (Metal Insulator Metal) capacitors formed on the field. For example, a P-SiN (plasma silicon nitride) film is used as a capacitor insulating film constituting the MIM capacitors. ing. For the inductors L1 to L4, gold (Au) wires are used, but for example, aluminum (Al) wires may be used.
整合回路13は、例えば、図示しない結合用コンデンサ、伝送線路としてのインダクタ、抵抗、及びデカップリングコンデンサなどから構成され、高電位側電源Vccと接地電位としての低電位側電源Vssの間に設けられ、高周波トランジスタTR2から出力される高周波信号を入力してインピーダンス整合された所望の出力特性を有する高周波出力信号RFoutを端子PAD2から出力する。なお、整合回路11乃至13は、それぞれ同一の高電位側電源Vccに接続されているが、それぞれ異なる電圧を供給する高電位側電源に接続してもよい。
The matching
ここで、コンデンサC1、コンデンサC2、及びインダクタL1乃至L4は、増幅器1の高周波信号の基本周波数(f0)での利得低下を抑制するために設けられたものであり、例えば、コンデンサC1及びC2の容量値をCrf、インダクタL1及びL3のインダクタンス値をLrf、インダクタL2及びL4のインダクタンス値をLdcとし、
fo=1/{2×π×(Crf×Lrf)1/2}・・・・・・・・式(1)
1/2fo=2×π×{Crf×(Lrf+Ldc)}1/2・・・・・・式(2)
を満足するようにCrf、Lrf、Ldcを設定する。1/2foとは高周波信号の基本周波数(f0)の1/2である。
Here, the capacitor C1, the capacitor C2, and the inductors L1 to L4 are provided in order to suppress a decrease in gain at the fundamental frequency (f 0 ) of the high-frequency signal of the
fo = 1 / {2 × π × (Crf × Lrf) 1/2 } (1)
1 / 2fo = 2 × π × {Crf × (Lrf + Ldc)} 1/2・ ・ ・ ・ ・ ・ Equation (2)
Crf, Lrf, and Ldc are set so as to satisfy the above. 1 / 2fo is 1/2 of the fundamental frequency (f 0 ) of the high-frequency signal.
次に、式(1)及び式(2)を満足する条件の増幅器の周波数に対する利得特性について、図面を参照して説明する。図2は本実施例の増幅器の周波数に対する利得の関係を示す図、図中の実線(a)は本実施例の周波数と利得の関係を示し、図中の破線(b)はボンディングワイヤなどの寄生インダクタンス成分のない場合の周波数と利得の関係を示し、図3は従来の増幅器の周波数に対する利得の関係を示す図、図中の実線(a)は従来の周波数と利得の関係を示し、図中の破線(b)はボンディングワイヤなどの寄生インダクタンス成分のない場合の周波数と利得の関係を示す。ここで、従来の増幅器では、コンデンサC1及びC2とインダクタL2及びL4が設けられていない。 Next, gain characteristics with respect to the frequency of the amplifier under the conditions satisfying the expressions (1) and (2) will be described with reference to the drawings. FIG. 2 is a diagram showing the relationship of the gain with respect to the frequency of the amplifier of the present embodiment, the solid line (a) in the diagram shows the relationship between the frequency and the gain of the present embodiment, and the broken line (b) in FIG. FIG. 3 shows the relationship between the frequency and the gain when there is no parasitic inductance component, FIG. 3 is a diagram showing the relationship between the gain and the frequency of the conventional amplifier, and the solid line (a) in the diagram shows the relationship between the conventional frequency and the gain. The broken line (b) in the middle shows the relationship between the frequency and gain when there is no parasitic inductance component such as a bonding wire. Here, in the conventional amplifier, the capacitors C1 and C2 and the inductors L2 and L4 are not provided.
図2に示すように、本実施例では、増幅器1の高周波信号の基本周波数(f0)での利得は、ボンディングワイヤなどの寄生インダクタンス成分のない場合の利得と略同一となる。また、1/2foでの利得は、ボンディングワイヤなどの寄生インダクタンス成分のない場合の利得と比較し、大きく減少している。
As shown in FIG. 2, in this embodiment, the gain at the fundamental frequency (f 0 ) of the high frequency signal of the
この理由は、コンデンサC1及びインダクタL1と、コンデンサC2及びインダクタL3とがそれぞれ基本周波数(f0)において直列共振により高周波的に短絡状態となり高周波トランジスタTR1及びTR2のエミッタが理想的なエミッタ接地となるからである。また、インダクタL2及びL4がそれぞれ低電位側電源Vssに直流電流を流すので、インダクタL2及びコンデンサC1と、インダクタL4及びコンデンサC2とがそれぞれ並列共振し、増幅器1の1/2foでの利得を大きく減少させることができる。この結果、高周波トランジスタTR1及びTR2の非線形動作時での発振現象を抑制することができる。
This is because the capacitor C1 and the inductor L1, and the capacitor C2 and the inductor L3 are short-circuited at high frequency due to series resonance at the fundamental frequency (f 0 ), respectively, and the emitters of the high-frequency transistors TR1 and TR2 are ideally grounded. Because. In addition, since the inductors L2 and L4 pass a direct current to the low potential side power source Vss, the inductor L2 and the capacitor C1, and the inductor L4 and the capacitor C2 respectively resonate in parallel, thereby increasing the gain at 1 / 2fo of the
一方、図3に示すように、従来(コンデンサC1及びC2とインダクタL2及びL4がない場合)では、インダクタL1及びL3の寄生インダクタンス成分により増幅器1の高周波信号の基本周波数(f0)での利得は、ボンディングワイヤなどの寄生インダクタンス成分のない場合の利得と比較して大幅に低下する。
On the other hand, as shown in FIG. 3, in the conventional case (without the capacitors C1 and C2 and the inductors L2 and L4), the gain at the fundamental frequency (f 0 ) of the high frequency signal of the
ここで、増幅器1の高周波信号の基本周波数(f0)が2GHzでの具体例として、例えば、Crfが0.5PF、Lrf及びLdcが0.1nHが得られる。この場合、コンデンサC1及びC2を構成するMIMキャパシタの絶縁膜としてのP―SiN膜の膜厚が、例えば、100nmとするとコンデンサC1及びC2の面積は、37μm×37μmの大きさとなり、半導体集積回路で通常使用される端子(ボンディングPadとも呼称される)の大きさよりも小さいことがわかる。また、例えば、1mm当たり1nHの値を有するボンディングワイヤを用いた場合、ボンディングワイヤから構成されるインダクタL1乃至L4のワイヤ長さは略100μmとなり、半導体集積回路で通常使用されるワイヤボンディング条件内におさめることが可能となる。つまり、コンデンサC1及びC2とインダクタL1乃至L4を設けても増幅器1のチップ面積及び実装面積の上昇を抑制できる。
Here, as a specific example in which the fundamental frequency (f 0 ) of the high-frequency signal of the
ここでは、増幅器1の利得を大きくするために2段構成にしている。また、各段の高周波トランジスタのエミッタと低電位側電源Vssの間に、それぞれコンデンサとインダクタを設けているのは、各段ごとボンディングワイヤなどの寄生インダクタンス成分のない場合の基本周波数(f0)での利得と同等にするためである。1段目或いは2段目のみ高周波トランジスタのエミッタと低電位側電源Vssの間にコンデンサとインダクタを設けた場合、ボンディングワイヤなどの寄生インダクタンス成分のない場合の基本周波数(f0)での利得と同等にできず、利得を最大にすることが困難となる。増幅器を3段構成にした場合でも、格段の高周波トランジスタのエミッタと低電位側電源Vssの間にコンデンサとインダクタを設ける必要がある。3段構成の場合、2段構成の場合よりも利得が増加するが位相余裕が2段構成よりも低下する。そして、増幅器の利得を更に大きくするために、例えば、4段構成以上にすると位相余裕が極端に小さくなり発振しやすくなる。
Here, in order to increase the gain of the
なお、式(1)から周波数帯が上がるとCrf及びLrfを大きくする必要があり、その場合、MIMキャパシタの面積が上昇し、且つボンディングワイヤが長くなり増幅器1のチップ面積や実装面積が大きくなる。一方、周波数帯が下がるとCrf及びLrfを小さくする必要があり、その場合、MIMキャパシタの面積が小さくなり寄生容量との差が小さくなる。また、ボンディングワイヤが短くなりこのボンディングワイヤ以外の寄生インダクタンス成分との差が小さくなる。このため、0.5〜1.5GHzのL帯や2〜4GHzのS帯など(言い換えると準マイクロ波帯及びマイクロ波帯)の増幅器に好適であることがわかる。
When the frequency band increases from Equation (1), it is necessary to increase Crf and Lrf. In this case, the area of the MIM capacitor increases, the bonding wire becomes longer, and the chip area and mounting area of the
上述したように、本実施例の増幅器では、整合回路11乃至13、コンデンサC1、コンデンサC2、インダクタL1乃至L4、高周波トランジスタTR1、高周波トランジスタTR2、及び端子PAD1乃至PAD6が設けられている。コンデンサC1は高周波トランジスタTR1のエミッタと端子PAD3との間に設けられ、インダクタL1は端子PAD3と低電位側電源Vssの間に設けられ、インダクタL2は端子PAD4と低電位側電源Vssの間に設けられ、コンデンサC2は、高周波トランジスタTR2のエミッタと端子PAD5との間に設けられ、インダクタL3は端子PAD5と低電位側電源Vssの間に設けられ、インダクタL4は端子PAD6と低電位側電源Vssの間に設けられている。インダクタL1乃至L4はボンディングワイヤで構成されている。 As described above, the amplifier of this embodiment includes the matching circuits 11 to 13, the capacitor C1, the capacitor C2, the inductors L1 to L4, the high frequency transistor TR1, the high frequency transistor TR2, and the terminals PAD1 to PAD6. The capacitor C1 is provided between the emitter of the high-frequency transistor TR1 and the terminal PAD3, the inductor L1 is provided between the terminal PAD3 and the low potential side power supply Vss, and the inductor L2 is provided between the terminal PAD4 and the low potential side power supply Vss. The capacitor C2 is provided between the emitter of the high frequency transistor TR2 and the terminal PAD5, the inductor L3 is provided between the terminal PAD5 and the low potential side power supply Vss, and the inductor L4 is connected to the terminal PAD6 and the low potential side power supply Vss. It is provided in between. The inductors L1 to L4 are composed of bonding wires.
そして、コンデンサC1及びインダクタL1と、コンデンサC2及びインダクタL3とがそれぞれ基本周波数(f0)において直列共振により高周波的に短絡状態となり高周波トランジスタTR1及びTR2のエミッタが理想的なエミッタ接地となる。また、インダクタL2及びL4がそれぞれ低電位側電源Vssに直流電流を流すので、インダクタL2及びコンデンサC1と、インダクタL4及びコンデンサC2とがそれぞれ並列共振し、増幅器1の1/2foでの利得を大きく減少させる。
Then, the capacitor C1 and the inductor L1, and the capacitor C2 and the inductor L3 are short-circuited in high frequency due to series resonance at the fundamental frequency (f 0 ), respectively, and the emitters of the high-frequency transistors TR1 and TR2 are ideally grounded. In addition, since the inductors L2 and L4 pass a direct current to the low potential side power source Vss, the inductor L2 and the capacitor C1, and the inductor L4 and the capacitor C2 respectively resonate in parallel, thereby increasing the gain at 1 / 2fo of the
このため、基本周波数(f0)での利得低下を抑制することができ、高周波トランジスタTR1及びTR2の非線形動作時での発振現象を抑制することができる。また、L帯やS帯などではコンデンサC1及びC2の容量値とインダクタL1乃至L4のインダクタンス値を比較的小さくすることができる。したがって、発振等によるスプリアス発射のない、低価格なモノリシック増幅器を実現できる。 For this reason, it is possible to suppress a decrease in gain at the fundamental frequency (f 0 ), and it is possible to suppress an oscillation phenomenon during the nonlinear operation of the high-frequency transistors TR1 and TR2. In the L band, the S band, and the like, the capacitance values of the capacitors C1 and C2 and the inductance values of the inductors L1 to L4 can be made relatively small. Therefore, a low-cost monolithic amplifier without spurious emission due to oscillation or the like can be realized.
なお、本実施例では、GaAs系HBTを用いているが、ft、fmaxの優れたSi系SiGe HBTやSiGeC HBTを用いてもよい。また、高周波Siバイポーラトランジスタを用いてもよい。また、LrfとLdcを同一の値に設定しているが、必ずしも同一の値に設定しなくともよい。 In this embodiment, GaAs-based HBT is used, but Si-based SiGe HBT or SiGeC HBT having excellent ft and fmax may be used. A high frequency Si bipolar transistor may be used. Further, although Lrf and Ldc are set to the same value, they are not necessarily set to the same value.
次に、本発明の実施例2に係る増幅器について、図面を参照して説明する。図4は増幅器を示す回路図である。本実施例では、利得低下を抑制するためのインダクタの本数を変更している。 Next, an amplifier according to Embodiment 2 of the present invention will be described with reference to the drawings. FIG. 4 is a circuit diagram showing the amplifier. In this embodiment, the number of inductors for suppressing the gain reduction is changed.
以下、実施例1と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。 In the following, the same components as those in the first embodiment are denoted by the same reference numerals, and the description thereof is omitted, and only different portions are described.
図4に示すように、増幅器1aには、整合回路11乃至13、コンデンサC1、コンデンサC2、インダクタL1a乃至L1c、インダクタL2a乃至L2c、インダクタL3a乃至L3c、インダクタL4a乃至L4c、高周波トランジスタTR1、高周波トランジスタTR2、及び端子PAD1乃至PAD6が設けられ、2段構成の高周波用電力増幅器として動作する。 As shown in FIG. 4, the amplifier 1a includes matching circuits 11 to 13, a capacitor C1, a capacitor C2, inductors L1a to L1c, inductors L2a to L2c, inductors L3a to L3c, inductors L4a to L4c, a high frequency transistor TR1, and a high frequency transistor. TR2 and terminals PAD1 to PAD6 are provided and operate as a two-stage high-frequency power amplifier.
インダクタL1a乃至L1cは、端子PAD3と低電位側電源Vssの間に並列接続されたボンディングワイヤで構成され、インダクタL2a乃至L2cは、端子PAD4と低電位側電源Vssの間に並列接続されたボンディングワイヤで構成され、インダクタL3a乃至L3cは、端子PAD5と低電位側電源Vssの間に並列接続されたボンディングワイヤで構成され、インダクタL4a乃至L4cは、端子PAD6と低電位側電源Vssの間に並列接続されたボンディングワイヤで構成されている。インダクタを3本並列配置した場合、1本配置と比較してインダクタンス値のバラツキを低減でき、低いインダクタンス値を精度よく実現できる。 The inductors L1a to L1c are configured by bonding wires connected in parallel between the terminal PAD3 and the low potential side power supply Vss, and the inductors L2a to L2c are bonding wires connected in parallel between the terminal PAD4 and the low potential side power supply Vss. The inductors L3a to L3c are composed of bonding wires connected in parallel between the terminal PAD5 and the low potential power source Vss, and the inductors L4a to L4c are connected in parallel between the terminal PAD6 and the low potential power source Vss. The bonding wire is made up of. When three inductors are arranged in parallel, the variation in inductance value can be reduced as compared with the single arrangement, and a low inductance value can be realized with high accuracy.
ここで、インダクタL1a乃至L1c、インダクタL2a乃至L2c、インダクタL3a乃至L3c、及びインダクタL4a乃至L4cには、金(Au)ワイヤを用いているが、例えば、アルミニウム(Al)ワイヤなどを用いてもよい。 Here, although the inductors L1a to L1c, the inductors L2a to L2c, the inductors L3a to L3c, and the inductors L4a to L4c are made of gold (Au) wires, for example, aluminum (Al) wires may be used. .
上述したように、本実施例の増幅器では、整合回路11乃至13、コンデンサC1、コンデンサC2、インダクタL1a乃至L1c、インダクタL2a乃至L2c、インダクタL3a乃至L3c、インダクタL4a乃至L4c、高周波トランジスタTR1、高周波トランジスタTR2、及び端子PAD1乃至PAD6が設けられている。コンデンサC1は高周波トランジスタTR1のエミッタと端子PAD3との間に設けられ、インダクタL1a乃至L1cは端子PAD3と低電位側電源Vssの間に並列配置され、インダクタL2a乃至L2cは端子PAD4と低電位側電源Vssの間に並列配置されている。コンデンサC2は、高周波トランジスタTR2のエミッタと端子PAD5との間に設けられ、インダクタL3a乃至L3cは端子PAD5と低電位側電源Vssの間に並列配置され、インダクタL4a乃至L4cは端子PAD6と低電位側電源Vssの間に並列配置されている。インダクタL1a乃至L1c、インダクタL2a乃至L2c、インダクタL3a乃至L3c、及びインダクタL4a乃至L4cはボンディングワイヤで構成されている。 As described above, in the amplifier of this embodiment, the matching circuits 11 to 13, the capacitor C1, the capacitor C2, the inductors L1a to L1c, the inductors L2a to L2c, the inductors L3a to L3c, the inductors L4a to L4c, the high frequency transistor TR1, and the high frequency transistor TR2 and terminals PAD1 to PAD6 are provided. The capacitor C1 is provided between the emitter of the high-frequency transistor TR1 and the terminal PAD3, the inductors L1a to L1c are arranged in parallel between the terminal PAD3 and the low potential side power supply Vss, and the inductors L2a to L2c are connected to the terminal PAD4 and the low potential side power supply. They are arranged in parallel between Vss. The capacitor C2 is provided between the emitter of the high-frequency transistor TR2 and the terminal PAD5, the inductors L3a to L3c are arranged in parallel between the terminal PAD5 and the low potential side power supply Vss, and the inductors L4a to L4c are connected to the terminal PAD6 and the low potential side. The power supply Vss is arranged in parallel. The inductors L1a to L1c, the inductors L2a to L2c, the inductors L3a to L3c, and the inductors L4a to L4c are composed of bonding wires.
そして、コンデンサC1及び並列配置されたインダクタL1a乃至L1cと、コンデンサC2及び並列されたインダクタL3a乃至L3cとがそれぞれ基本周波数(f0)において直列共振により高周波的に短絡状態となり高周波トランジスタTR1及びTR2のエミッタが理想的なエミッタ接地となる。また、インダクタL2a乃至L2c及びインダクタL4a乃至L4cがそれぞれ低電位側電源Vssに直流電流を流すので、並列配置されたインダクタL2a乃至L2c及びコンデンサC1と、並列配置されたインダクタL4a乃至L4c及びコンデンサC2とがそれぞれ並列共振し、増幅器1の1/2foでの利得を大きく減少させる。
The capacitor C1 and the inductors L1a to L1c arranged in parallel and the capacitor C2 and the inductors L3a to L3c arranged in parallel are short-circuited at high frequency due to series resonance at the fundamental frequency (f 0 ), respectively, and the high-frequency transistors TR1 and TR2 The emitter is an ideal emitter ground. Further, since the inductors L2a to L2c and the inductors L4a to L4c pass a direct current to the low potential side power supply Vss, respectively, the inductors L2a to L2c and the capacitor C1 arranged in parallel, and the inductors L4a to L4c and the capacitor C2 arranged in parallel, Respectively resonate in parallel and greatly reduce the gain of the
このため、基本周波数(f0)での利得低下を抑制することができ、高周波トランジスタTR1及びTR2の非線形動作時での発振現象を抑制することができる。また、L帯やS帯などではコンデンサC1及びC2の容量値と、インダクタL1a乃至L1c、インダクタL2a乃至L2c、インダクタL3a乃至L3c、及びインダクタL4a乃至L4cのインダクタンス値を比較的小さくすることができる。したがって、発振等によるスプリアス発射のない、低価格なモノリシック増幅器を実現できる。 For this reason, it is possible to suppress a decrease in gain at the fundamental frequency (f 0 ), and it is possible to suppress an oscillation phenomenon during the nonlinear operation of the high-frequency transistors TR1 and TR2. In the L band, the S band, and the like, the capacitance values of the capacitors C1 and C2 and the inductance values of the inductors L1a to L1c, the inductors L2a to L2c, the inductors L3a to L3c, and the inductors L4a to L4c can be made relatively small. Therefore, a low-cost monolithic amplifier without spurious emission due to oscillation or the like can be realized.
なお、本実施例では、インダクタの本数を並列に3本配置しているが、2本或いは4本以上並列に配置してもよい。 In this embodiment, three inductors are arranged in parallel, but two or four or more inductors may be arranged in parallel.
次に、本発明の実施例3に係る増幅器について、図面を参照して説明する。図5は増幅器を示す回路図である。本実施例では、増幅器に高周波特性の優れたHEMT(High Electron Mobility Transistor)を用いている。
Next, an amplifier according to
図5に示すように、増幅器1bには、整合回路11a、整合回路12a、コンデンサC1、インダクタL1、インダクタL2、高周波トランジスタTR11、及び端子PAD1乃至PAD4が設けられ、1段構成の高周波用電力増幅器として動作する。 As shown in FIG. 5, the amplifier 1b is provided with a matching circuit 11a, a matching circuit 12a, a capacitor C1, an inductor L1, an inductor L2, a high-frequency transistor TR11, and terminals PAD1 to PAD4, and a single-stage high-frequency power amplifier. Works as.
入力整合回路としての整合回路11aは、例えば、図示しない結合用コンデンサ、伝送線路としてのインダクタ、抵抗、及びデカップリングコンデンサなどから構成され、接地電位としての低電位側電源Vssに接続され、端子PAD1から出力される高周波入力信号RFinを入力して高周波信号の基本周波数(f0)に対してインピーダンス整合された信号を出力する。端子PAD11から出力される直流バイアス電圧Vgは、整合回路11aを介して高周波トランジスタTR11のゲート(制御電極)に入力される。低電位側電源Vssは、図示しない増幅器1bの回路基板の接地電極に接続されている。 The matching circuit 11a as an input matching circuit is composed of, for example, a coupling capacitor (not shown), an inductor as a transmission line, a resistor, a decoupling capacitor, and the like, and is connected to a low potential side power source Vss as a ground potential, and is connected to a terminal PAD1. The high-frequency input signal RFin output from is input, and a signal whose impedance is matched to the fundamental frequency (f 0 ) of the high-frequency signal is output. The DC bias voltage Vg output from the terminal PAD11 is input to the gate (control electrode) of the high-frequency transistor TR11 through the matching circuit 11a. The low potential side power source Vss is connected to a ground electrode of a circuit board of the amplifier 1b (not shown).
高周波トランジスタTR11は、整合回路11aと出力整合回路としての整合回路12aの間に配置され、整合回路11aから出力される信号をゲートに入力し、増幅した信号をドレイン(第1の電極)から出力する。コンデンサC1は、高周波トランジスタTR11のソース(第2の電極)と端子PAD3との間に設けられ、接地用コンデンサとして機能する。 The high-frequency transistor TR11 is disposed between the matching circuit 11a and the matching circuit 12a serving as an output matching circuit, inputs a signal output from the matching circuit 11a to the gate, and outputs an amplified signal from the drain (first electrode). To do. The capacitor C1 is provided between the source (second electrode) of the high-frequency transistor TR11 and the terminal PAD3, and functions as a grounding capacitor.
整合回路12aは、例えば、図示しない結合用コンデンサ、伝送線路としてのインダクタ、抵抗、及びデカップリングコンデンサなどから構成され、高電位側電源Vddと接地電位としての低電位側電源Vssの間に設けられ、高周波トランジスタTR11から出力される高周波信号を入力してインピーダンス整合された所望の出力特性を有する高周波出力信号RFoutを端子PAD2から出力する。 The matching circuit 12a includes, for example, a coupling capacitor (not shown), an inductor as a transmission line, a resistor, a decoupling capacitor, and the like, and is provided between the high potential power source Vdd and the low potential power source Vss as the ground potential. The high frequency signal output from the high frequency transistor TR11 is input, and the high frequency output signal RFout having the desired output characteristics impedance-matched is output from the terminal PAD2.
上述したように、本実施例の増幅器では、整合回路11a、整合回路12a、コンデンサC1、インダクタL1、インダクタL2、高周波トランジスタTR11、及び端子PAD1乃至PAD4が設けられている。コンデンサC1は高周波トランジスタTR11のソースと端子PAD3との間に設けられ、インダクタL1は端子PAD3と低電位側電源Vssの間に設けられ、インダクタL2は端子PAD4と低電位側電源Vssの間に設けられている。インダクタL1及びL2はボンディングワイヤで構成されている。 As described above, the amplifier of this embodiment includes the matching circuit 11a, the matching circuit 12a, the capacitor C1, the inductor L1, the inductor L2, the high-frequency transistor TR11, and the terminals PAD1 to PAD4. The capacitor C1 is provided between the source of the high-frequency transistor TR11 and the terminal PAD3, the inductor L1 is provided between the terminal PAD3 and the low potential side power supply Vss, and the inductor L2 is provided between the terminal PAD4 and the low potential side power supply Vss. It has been. The inductors L1 and L2 are composed of bonding wires.
そして、コンデンサC1及びインダクタL1と、基本周波数(f0)において直列共振により高周波的に短絡状態となり高周波トランジスタTR11のソースが理想的なソース接地となる。また、インダクタL2及びL4がそれぞれ低電位側電源Vssに直流電流を流すので、インダクタL2及びコンデンサC1が並列共振し、増幅器1の1/2foでの利得を大きく減少させる。
The capacitor C1 and the inductor L1 are short-circuited at a high frequency due to series resonance at the fundamental frequency (f 0 ), and the source of the high-frequency transistor TR11 is an ideal source ground. Further, since the inductors L2 and L4 pass a direct current to the low potential side power supply Vss, the inductor L2 and the capacitor C1 resonate in parallel, and the gain at 1/2 fo of the
このため、基本周波数(f0)での利得低下を抑制することができ、高周波トランジスタTR11の非線形動作時での発振現象を抑制することができる。また、L帯やS帯などではコンデンサC1の容量値とインダクタL1及びL2のインダクタンス値を比較的小さくすることができる。したがって、発振等によるスプリアス発射のない、低価格なモノリシック増幅器を実現できる。 For this reason, it is possible to suppress a decrease in gain at the fundamental frequency (f 0 ), and it is possible to suppress an oscillation phenomenon during the nonlinear operation of the high-frequency transistor TR11. In the L band, the S band, etc., the capacitance value of the capacitor C1 and the inductance values of the inductors L1 and L2 can be made relatively small. Therefore, a low-cost monolithic amplifier without spurious emission due to oscillation or the like can be realized.
本発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。 The present invention is not limited to the above-described embodiments, and various modifications may be made without departing from the spirit of the invention.
例えば、実施例3では、HEMTを使用しているが、準マイクロ波帯やマイクロ波帯(0.5〜1.5GHzのL帯や2〜4GHzのS帯が更に好ましい)で動作するSOI(Silicon on Insulator)上に形成されたMISFET(Metal Insulator Semiconductor Field Effect Transistor)、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)、静電誘導トランジスタ(SIT Static Induction Transistor)、或いはGaAs系のMESFET(Metal Semiconductor Field Effect Transistor)などの高周波トランジスタを用いてもよい。 For example, although the HEMT is used in the third embodiment, an SOI (operating in a quasi-microwave band or a microwave band (an L band of 0.5 to 1.5 GHz or an S band of 2 to 4 GHz is more preferable) ( MISFET (Metal Insulator Semiconductor Field Effect Transistor), MOSFET (Metal Oxide Semiconductor Field Effect Transistor), Static Induction Transistor (SIT Static Induction Transistor), or GaAs MESFET (Metal Semiconductor Field Effect) formed on Silicon on Insulator A high frequency transistor such as a transistor) may be used.
本発明は、以下の付記に記載されているような構成が考えられる。
(付記1) ゲートにRF信号が入力され、高電位側電源側のドレインから増幅された信号を出力するトランジスタと、一端が前記トランジスタのソースに接続されるコンデンサと、一端が第1の端子を介して前記コンデンサの他端に接続され、他端が低電位側電源に接続される第1のインダクタと、一端が第2の端子を介して前記トランジスタのソースと前記コンデンサの間に接続され、他端が前記低電位側電源に接続される第2のインダクタとを具備する増幅器。
The present invention can be configured as described in the following supplementary notes.
(Supplementary note 1) An RF signal is input to the gate, and a transistor that outputs an amplified signal from the drain on the high potential side power supply side, a capacitor having one end connected to the source of the transistor, and one end having the first terminal A first inductor connected to the other end of the capacitor via the other end, and the other end connected to the low-potential-side power source, and one end connected between the source of the transistor and the capacitor via a second terminal, An amplifier comprising: a second inductor having the other end connected to the low potential side power source.
(付記2) ベースにRF入力信号が入力され、高電位側電源側のコレクタから増幅された信号を出力する第1のトランジスタと、一端が前記第1のトランジスタのエミッタに接続される第1のコンデンサと、一端が第1の端子を介して前記コンデンサの他端に接続され、他端が低電位側電源に接続される第1のインダクタと、一端が第2の端子を介して前記第1のトランジスタのエミッタと前記第1のコンデンサの間に接続され、他端が前記低電位側電源に接続される第2のインダクタと、ベースに前記第1のトランジスタから出力される信号が入力され、前記高電位側電源側のコレクタから増幅された信号をRF出力信号として出力する第2のトランジスタと、一端が前記第2のトランジスタのエミッタに接続される第2のコンデンサと、一端が第3の端子を介して前記第2のコンデンサの他端に接続され、他端が前記低電位側電源に接続される第3のインダクタと、一端が第4の端子を介して前記第2のトランジスタのエミッタと前記第2のコンデンサの間に接続され、他端が前記低電位側電源に接続される第4のインダクタとを具備する増幅器。 (Supplementary Note 2) A first transistor that inputs an RF input signal to the base and outputs an amplified signal from the collector on the high-potential side power supply side, and a first transistor whose one end is connected to the emitter of the first transistor A capacitor, one end connected to the other end of the capacitor via a first terminal, the other end connected to a low-potential side power supply, and one end connected to the first terminal via a second terminal A second inductor connected between the emitter of the transistor and the first capacitor, the other end of which is connected to the low-potential side power supply, and a signal output from the first transistor is input to the base; A second transistor for outputting an amplified signal from the collector on the high-potential-side power supply side as an RF output signal; a second capacitor having one end connected to the emitter of the second transistor; One end is connected to the other end of the second capacitor via a third terminal, the other end is connected to the low potential side power source, and one end is connected to the second terminal via the fourth terminal. An amplifier comprising: a fourth inductor connected between the emitter of the second transistor and the second capacitor and having the other end connected to the low potential side power source.
(付記3) 前記コンデンサは、フィールド上に形成され、キャパシタ絶縁膜にプラズマ窒化シリコン膜を用いたMIMキャパシタから構成される付記1又は2に記載の増幅器。
(Additional remark 3) The said capacitor | condenser is an amplifier of
(付記4) 前記インダクタは、ボンディングワイヤから構成される付記1乃至3のいずれかに記載の増幅器。
(Additional remark 4) The said inductor is an amplifier in any one of
(付記5) 前記インダクタは、複数個並列配置されている付記1乃至4のいずれかに記載の増幅器。
(Supplementary note 5) The amplifier according to any one of
(付記6) 基本周波数(f0)は、L帯或いはS帯の帯域内にある付記1乃至5のいずれかに記載の増幅器。
(Supplementary note 6) The amplifier according to any one of
1、1a、1b 増幅器
11、11a、12、12a、13 整合回路
C1、C2 コンデンサ
L1〜L4、L1a〜L1c、L2a〜L2c、L3a〜L3c、L4a〜L4c インダクタ
RFin 高周波入力信号
RFout 高周波出力信号
PAD1〜PAD6、PAD11 端子
TR1、TR2、TR11 高周波トランジスタ
Vcc、Vdd 高電位側電源
Vg 直流バイアス電圧
Vss 低電位側電源
1, 1a,
Claims (5)
一端が前記トランジスタの第2の電極に接続されるコンデンサと、
一端が第1の端子を介して前記コンデンサの他端に接続され、他端が低電位側電源に接続される第1のインダクタと、
一端が第2の端子を介して前記第2の電極と前記コンデンサの間に接続され、他端が前記低電位側電源に接続される第2のインダクタと、
を具備することを特徴とする増幅器。 A transistor for inputting an RF signal to the control electrode and outputting an amplified signal from the first electrode on the high potential side power supply side;
A capacitor having one end connected to the second electrode of the transistor;
A first inductor having one end connected to the other end of the capacitor via a first terminal and the other end connected to a low-potential-side power supply;
A second inductor having one end connected between the second electrode and the capacitor via a second terminal and the other end connected to the low-potential-side power source;
An amplifier comprising:
一端が前記第1のトランジスタの第2の電極に接続される第1のコンデンサと、
一端が第1の端子を介して前記第1のコンデンサの他端に接続され、他端が低電位側電源に接続される第1のインダクタと、
一端が第2の端子を介して前記第1のトランジスタの第2の電極と前記第1のコンデンサの間に接続され、他端が前記低電位側電源に接続される第2のインダクタと、
制御電極に前記第1のトランジスタから出力される信号が入力され、前記高電位側電源側の第1の電極から増幅された信号をRF出力信号として出力する第2のトランジスタと、
一端が前記第2のトランジスタの第2の電極に接続される第2のコンデンサと、
一端が第3の端子を介して前記第2のコンデンサの他端に接続され、他端が前記低電位側電源に接続される第3のインダクタと、
一端が第4の端子を介して前記第2のトランジスタの第2の電極と前記第2のコンデンサの間に接続され、他端が前記低電位側電源に接続される第4のインダクタと、
を具備することを特徴とする増幅器。 A first transistor that inputs an RF input signal to the control electrode and outputs an amplified signal from the first electrode on the high-potential-side power supply side;
A first capacitor having one end connected to the second electrode of the first transistor;
A first inductor having one end connected to the other end of the first capacitor via a first terminal and the other end connected to a low-potential-side power supply;
A second inductor having one end connected between the second electrode of the first transistor and the first capacitor via a second terminal and the other end connected to the low-potential-side power supply;
A second transistor for inputting a signal output from the first transistor to the control electrode and outputting an amplified signal from the first electrode on the high-potential-side power supply side as an RF output signal;
A second capacitor having one end connected to the second electrode of the second transistor;
A third inductor having one end connected to the other end of the second capacitor via a third terminal and the other end connected to the low-potential-side power supply;
A fourth inductor having one end connected between the second electrode of the second transistor and the second capacitor via a fourth terminal and the other end connected to the low-potential-side power supply;
An amplifier comprising:
一端が前記第1のトランジスタの第2の電極に接続される第1のコンデンサと、
一端が第1の端子を介して前記第1のコンデンサの他端に接続され、他端が低電位側電源に接続される第1のインダクタと、
一端が第2の端子を介して前記第1のトランジスタの第2の電極と前記コンデンサの間に接続され、他端が前記低電位側電源に接続される第2のインダクタと、
制御電極に前記第1のトランジスタから出力される信号が入力され、前記高電位側電源側の第1の電極から増幅された信号を出力する第2のトランジスタと、
一端が前記第2のトランジスタの第2の電極に接続される第2のコンデンサと、
一端が第3の端子を介して前記第2のコンデンサの他端に接続され、他端が前記低電位側電源に接続される第3のインダクタと、
一端が第4の端子を介して前記第2のトランジスタの第2の電極と前記第2のコンデンサの間に接続され、他端が前記低電位側電源に接続される第4のインダクタと、
制御電極に前記第2のトランジスタから出力される信号が入力され、前記高電位側電源側の第1の電極から増幅された信号をRF出力信号として出力する第3のトランジスタと、
一端が前記第3のトランジスタの第2の電極に接続される第3のコンデンサと、
一端が第5の端子を介して前記第3のコンデンサの他端に接続され、他端が前記低電位側電源に接続される第5のインダクタと、
一端が第6の端子を介して前記第3のトランジスタの第2の電極と前記第3のコンデンサの間に接続され、他端が前記低電位側電源に接続される第6のインダクタと、
を具備することを特徴とする増幅器。 A first transistor that inputs an RF input signal to the control electrode and outputs an amplified signal from the first electrode on the high-potential-side power supply side;
A first capacitor having one end connected to the second electrode of the first transistor;
A first inductor having one end connected to the other end of the first capacitor via a first terminal and the other end connected to a low-potential-side power supply;
A second inductor having one end connected between the second electrode of the first transistor and the capacitor via a second terminal and the other end connected to the low-potential-side power supply;
A second transistor that inputs a signal output from the first transistor to the control electrode and outputs an amplified signal from the first electrode on the high-potential-side power supply side;
A second capacitor having one end connected to the second electrode of the second transistor;
A third inductor having one end connected to the other end of the second capacitor via a third terminal and the other end connected to the low-potential-side power supply;
A fourth inductor having one end connected between the second electrode of the second transistor and the second capacitor via a fourth terminal and the other end connected to the low-potential-side power supply;
A third transistor that inputs a signal output from the second transistor to the control electrode and outputs an amplified signal from the first electrode on the high-potential-side power supply side as an RF output signal;
A third capacitor having one end connected to the second electrode of the third transistor;
A fifth inductor having one end connected to the other end of the third capacitor via a fifth terminal and the other end connected to the low-potential-side power source;
A sixth inductor having one end connected between the second electrode of the third transistor and the third capacitor via a sixth terminal, and the other end connected to the low-potential-side power supply;
An amplifier comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006044446A JP2007228094A (en) | 2006-02-21 | 2006-02-21 | Amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006044446A JP2007228094A (en) | 2006-02-21 | 2006-02-21 | Amplifier |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007228094A true JP2007228094A (en) | 2007-09-06 |
Family
ID=38549482
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006044446A Pending JP2007228094A (en) | 2006-02-21 | 2006-02-21 | Amplifier |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007228094A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010148057A (en) * | 2008-12-22 | 2010-07-01 | Sharp Corp | Power amplifier, integrated circuit, and communication apparatus |
JP2012119794A (en) * | 2010-11-29 | 2012-06-21 | Sumitomo Electric Ind Ltd | Electronic circuit |
JP2014514879A (en) * | 2011-05-02 | 2014-06-19 | アールエフアクシス インコーポレイテッド | Power amplifier with coexistence filter |
JP2022512148A (en) * | 2018-12-05 | 2022-02-02 | フェルディナント-ブラウン-インスティチュート ゲーゲーエムベーハー,ライブニツ-インスティチュート フュル ヘッヒシュトフレーケンツテヒニク | High frequency power transistor and high frequency power amplifier |
-
2006
- 2006-02-21 JP JP2006044446A patent/JP2007228094A/en active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010148057A (en) * | 2008-12-22 | 2010-07-01 | Sharp Corp | Power amplifier, integrated circuit, and communication apparatus |
JP2012119794A (en) * | 2010-11-29 | 2012-06-21 | Sumitomo Electric Ind Ltd | Electronic circuit |
JP2014514879A (en) * | 2011-05-02 | 2014-06-19 | アールエフアクシス インコーポレイテッド | Power amplifier with coexistence filter |
JP2018011316A (en) * | 2011-05-02 | 2018-01-18 | スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. | Power amplifier with co-existence filter |
JP2022512148A (en) * | 2018-12-05 | 2022-02-02 | フェルディナント-ブラウン-インスティチュート ゲーゲーエムベーハー,ライブニツ-インスティチュート フュル ヘッヒシュトフレーケンツテヒニク | High frequency power transistor and high frequency power amplifier |
US11984413B2 (en) | 2018-12-05 | 2024-05-14 | Ferdinand-Braun-Institut gGmbH, Leibniz-Institut für Höchstfrequenztechnik | High-frequency power transistor and high-frequency power amplifier |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4206589B2 (en) | Distributed amplifier | |
JP5085179B2 (en) | Class F amplifier circuit | |
US7358817B2 (en) | Linearized bias circuit with adaptation | |
TWI424302B (en) | Adaptive bias circuit for adaptively biasing a communication system | |
KR101133416B1 (en) | Feedback biasing for cascode amplifiers | |
TWI485981B (en) | High-efficiency single to differential amplifier | |
US10355653B2 (en) | Power amplifier circuit | |
US9419563B2 (en) | RF amplifier | |
JP2019180059A (en) | Amplifier circuit | |
US11831280B2 (en) | Dual voltage switched branch LNA architecture | |
TWI485980B (en) | Power amplifier | |
US20140354363A1 (en) | Power amplifier | |
JP2007228094A (en) | Amplifier | |
Do et al. | A 60 GHz SiGe-HBT power amplifier with 20% PAE at 15 dBm output power | |
KR20230129028A (en) | High-efficiency dual-drive power amplifier for high-reliability applications | |
KR101346708B1 (en) | Power amplifier | |
JP2019201290A (en) | Power amplifier | |
JP2019154012A (en) | Power amplification circuit and power amplifier | |
JP2021090168A (en) | Power amplifier circuit | |
JP2002043869A (en) | High-frequency integrated circuit and semiconductor device | |
JP3515725B2 (en) | Low current amplifier circuit | |
JP5642048B2 (en) | Power amplifier | |
JP2011055144A (en) | Cascode circuit | |
JP4421959B2 (en) | High frequency amplifier circuit | |
JP2011155380A (en) | High-frequency amplifier circuit |