JP2007219937A - タスク管理システム、タスク管理方法およびタスク管理プログラム - Google Patents

タスク管理システム、タスク管理方法およびタスク管理プログラム Download PDF

Info

Publication number
JP2007219937A
JP2007219937A JP2006041159A JP2006041159A JP2007219937A JP 2007219937 A JP2007219937 A JP 2007219937A JP 2006041159 A JP2006041159 A JP 2006041159A JP 2006041159 A JP2006041159 A JP 2006041159A JP 2007219937 A JP2007219937 A JP 2007219937A
Authority
JP
Japan
Prior art keywords
task
processor
executed
deadline
management table
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006041159A
Other languages
English (en)
Inventor
Mutsumi Abe
睦 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Toyota InfoTechnology Center Co Ltd
Original Assignee
Toyota Motor Corp
Toyota InfoTechnology Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp, Toyota InfoTechnology Center Co Ltd filed Critical Toyota Motor Corp
Priority to JP2006041159A priority Critical patent/JP2007219937A/ja
Publication of JP2007219937A publication Critical patent/JP2007219937A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Microcomputers (AREA)

Abstract

【課題】要求されたデッドラインまでに処理を完了するようにタスクを実行できる技術を提供する。
【解決手段】汎用プロセッサと専用プロセッサから構成される情報処理装置において、実行要求されたタスクを専用プロセッサで実行できる場合には、専用プロセッサで実行してデッドラインを保証できるかスケジューリング可能性を判定する。専用プロセッサで実行できない場合や、専用プロセッサではデッドラインを守れない場合には、汎用プロセッサで実行してデッドラインを保証できるかスケジューリング可能性を判定する。このように、専用プロセッサに優先的にタスクを割り当てることで、演算資源を有効活用しつつリアルタイム処理が可能となる。また、専用プロセッサが動的に再構成可能な半導体デバイスであることが好ましく、この場合柔軟に様々な処理に対応することが可能となる。
【選択図】図4

Description

本発明は、情報処理装置におけるタスク管理技術に関し、特にタスクのデッドラインを保証する技術に関する。
数値演算や論理演算を行う半導体デバイス(ロジックICともいう)には、メモリに格納されたプログラムコードを読み込み、このコードを解釈して実行することで汎用的な処理を行える汎用プロセッサ(マイクロ・コンピュータ)と、処理のロジックは配線回路によって定められており特定の機能を実行する専用プロセッサとがある。汎用プロセッサを用いることで柔軟な処理を行えるが、ロジックをハードに埋め込んだ専用プロセッサを用いることで高速な処理が実現できる。したがって、汎用プロセッサと専用プロセッサを組み合わせたコンピュータシステム(情報処理装置)では、特定の処理については専用プロセッサに実行させることで処理速度を向上させることができる。
特許文献1には、1つのCPU(中央演算処理装置)に複数のDSP(Digital Signal
Processor)やPLD(Programmable Logic Device)を接続し、これらDSPやPLD
間での負荷を検知し負荷の分散を図ることで、処理能力を向上させる技術が記載されている。
ところで、処理ロジックが配線回路に埋め込まれる専用プロセッサにおいて、チップ内の配線回路を動的に切り替える技術が研究されている。このような配線回路を動的に再構成可能なプロセッサは、処理のロジックが配線回路に埋め込まれているため処理速度が速く、かつ、ロジックの再構成により柔軟な処理に対応できるという利点を併せ持つ。
特開2002−244872号公報
上記特許文献1に記載の技術は、コンピュータの演算資源を有効活用することで、処理速度を向上させようとするものである。コンピュータシステムに対して、このような高速処理を求める要求がある一方、実行する処理が所定の時間内に完了することを求める要求がある。本明細書中では、所定の時間内に実行を完了する(デッドラインを保証する、ともいう)必要のある処理をリアルタイム処理といい、所定の時間内に処理の完了を保証するシステムをリアルタイムシステムという。
リアルタイム処理の例としては、自動車のエアバッグを作動させる処理が挙げられる。エアバッグの始動は衝突を検知してから所定の時間内に行われなければ意味がない。また、車両や航空機などのブレーキを作動する処理もリアルタイム処理である。このように制御系の処理ではデッドライン保証が重要となることが多い。また制御系の処理に限らず、例えば、画像処理や音声処理もデッドライン保証が重要である。例えば、毎秒30フレームの画像を再生する場合には、1フレームあたりの画像処理を1/30秒以内に終了させなければ良好な画像再生が行えない。
本発明の目的は、要求されたデッドラインまでに処理を完了するようにタスクを実行できる技術を提供することにある。
上記目的を達成するために本発明では以下のような構成をとる。本発明は、汎用的な処
理を行うプロセッサ(第1のプロセッサ)と、特定の処理を行うプロセッサ(第2のプロセッサ)とを有するコンピュータ(情報処理装置)におけるタスク管理システムである。
汎用的な処理を行うプロセッサ(以下、「汎用プロセッサ」という)は、CPU(Central Processing Unit:中央演算処理装置)あるいはMPU(Micro Processing Unit)とも呼ばれる半導体デバイスが該当する。汎用プロセッサは、メモリに記憶されたプログラムを読み込み、プログラムの指示にしたがってデータの入力・加工・出力を行う。このように、汎用プロセッサでは、プログラムを変更することで任意の処理を行うことができる。
特定の処理を行うプロセッサ(以下、「専用プロセッサ」という)では、処理の内容が内部の配線回路によって定められている。専用プロセッサには、ASIC(Application Specific Integrated Circuit)が該当するが、ASICだけでなくFPGA(Field Programmable Gate Array)やCPLD(Complex Programmable Logic Device)などのPLD(Programmable Logic Device)も含まれる。このように、配線回路を動的に再構成する
ことで種々の処理を行えるプロセッサ(動的再構成可能プロセッサ)も、本明細書にいう専用プロセッサに含まれる。なお、汎用プロセッサと専用プロセッサは異なるチップ上に実装されても良く、同一のチップ上に実装されても良い。
本発明にかかるタスク管理システムは、実行要求受付手段と実行可能判定手段と、スケジュール可能性判定手段と、タスク実行手段とを含む。
実行要求受付手段は、タスクの実行要求を受け付ける。各タスクは実行要求があってから所定の時間内に完了させる必要がある。この所定の時間のことをデッドラインという。実行要求受付手段は、タスクをデッドラインまでに完了できる場合にはタスクの実行要求を受け付け、デッドラインまでに完了できない場合には実行要求を拒否する。
実行可能判定手段は、実行要求受付手段の受け付けたタスクが専用プロセッサ上で実行できるか否かを判定する。専用プロセッサは配線回路によって行える処理が定まっているため、要求されたタスクが専用プロセッサ上で実行できる場合とできない場合とがある。なお、専用プロセッサが動的に再構成可能な場合には、現在実行可能な処理を提供機能管理テーブルに格納しておき、このテーブルを参照することで専用プロセッサ上で実行できるか否かを判定することができる。
スケジュール可能性判定手段は、タスクをデッドラインまでに完了させることができるか否かを判定する。タスクが専用プロセッサで実行可能である場合には、専用プロセッサでこのタスクを実行するときにデッドライン保証可能であるかを判定する。デッドライン保証可能であると判定した場合には、タスク管理テーブルに専用プロセッサで実行すべきタスクとしてこのタスクを登録する。このタスクが専用プロセッサで実行不可能である場合には、汎用プロセッサでこのタスクを実行するときにデッドライン保証可能であるかを判定する。デッドライン保証可能であると判定した場合には、タスク管理テーブルに汎用プロセッサで実行すべきタスクとしてこのタスクを登録する。なお、専用プロセッサで実行可能なタスクを専用プロセッサで実行するとデッドラインを保証できない場合、汎用プロセッサで実行してデッドラインの保証が可能かを判定することも好ましい。専用プロセッサの方が高速な処理が可能であるが、専用プロセッサに処理が集中した場合には、専用プロセッサではデッドラインを守れなくても汎用プロセッサを用いるとデッドラインを守れる場合もあり得る。
スケジュール可能性の判定は、例えば、デッドラインモノトニック(Deadline Monotonic)法や、レートモノトニック(Rate Monotonic)法、EDF(Earliest Deadline Firs
t)法などのアルゴリズムを用いて判定することができる。デッドラインモノトニック法
では、周期的なタスクを、実行周期、1周期あたりの所要実行時間、各周期におけるデッドラインの3つのパラメータを用いてデッドラインを保証できるか(スケジュールできるか)を判定する。したがって、タスクの実行要求には、これらの情報が付与されることが好ましい。なお、タスクの実行に要する時間は、汎用プロセッサと専用プロセッサを用いた場合で異なるので、それぞれの場合についての所要実行時間が必要である。ただし、専用プロセッサで実行できないことが明らかなタスクについては、汎用プロセッサで実行した場合の所要実行時間のみあれば良い。
タスク実行手段は、タスク管理テーブルを参照して、汎用プロセッサに実行させるタスクとして登録されているタスクは汎用プロセッサに実行させ、専用プロセッサに実行させるタスクとして登録されているタスクは専用プロセッサに実行させる。
このような構成をとることによって、本発明にかかるタスク管理システムは、実行を要求されたタスクを専用プロセッサに優先的に割り当てつつ、デッドラインを保証することが可能となる。汎用プロセッサよりも高速な処理が可能な専用プロセッサに優先的にタスクを割り当てることで、高速に処理を行うことができる。また、専用プロセッサが利用できない場合(専用プロセッサの機能ではタスクを実行できない場合と専用プロセッサに過剰な負荷がかかっている場合を含む)に、汎用プロセッサでデッドライン保証可能かを判定するため、情報処理装置の演算資源を有効に活用することができ、デッドラインの保証と効率的な処理とを実現することができる。
なお、本発明は、上記処理の少なくとも一部を含むタスク管理方法、または、上記処理の少なくとも一部を含むタスク管理プログラムとして捉えることができる。上記手段および処理の各々は可能な限り互いに組み合わせて本発明を構成することができる。
例えば、本発明の一態様としてのタスク管理方法は、汎用的な処理を行う第1のプロセッサと、特定の処理を行う第2のプロセッサと、を有する情報処理装置におけるタスク管理方法であって、前記情報処理装置が、デッドラインが定められたタスクの実行要求を受け付け、前記タスクを前記第2のプロセッサで実行可能かを判定し、前記タスクが前記第2のプロセッサで実行可能な場合には、前記タスクを前記第2のプロセッサで実行させた場合に該タスクのデッドラインを保証可能か判定し、デッドライン保証可能な場合には該タスクを前記第2のプロセッサで実行するタスクとしてタスク管理テーブルに登録し、前記タスクが前記第2のプロセッサ実行不可能な場合には、前記タスクを前記第1のプロセッサで実行させた場合に該タスクのデッドラインを保証可能か判定し、デッドライン保証可能な場合には該タスクを前記第1のプロセッサで実行するタスクとして前記タスク管理テーブルに登録し、前記タスク管理テーブルに基づいて、該タスク管理テーブルに登録されているタスクを前記第1のプロセッサまたは前記第2のプロセッサに実行させることを特徴とする。
また、本発明の一態様としてのタスク管理プログラムは、汎用的な処理を行う第1のプロセッサと、特定の処理を行う第2のプロセッサと、を有する情報処理装置におけるタスク管理プログラムであって、前記情報処理装置に対して、デッドラインが定められたタスクの実行要求を受け付けさせ、前記タスクを前記第2のプロセッサで実行可能かを判定させ、前記タスクが前記第2のプロセッサで実行可能な場合には、前記タスクを前記第2のプロセッサで実行させた場合に該タスクのデッドラインを保証可能か判定させ、デッドライン保証可能な場合には該タスクを前記第2のプロセッサで実行するタスクとしてタスク管理テーブルに登録させ、前記タスクが前記第2のプロセッサ実行不可能な場合には、前記タスクを前記第1のプロセッサで実行させた場合に該タスクのデッドラインを保証可能か判定させ、デッドライン保証可能な場合には該タスクを前記第1のプロセッサで実行す
るタスクとして前記タスク管理テーブルに登録させ、前記タスク管理テーブルに基づいて、該タスク管理テーブルに登録されているタスクを前記第1のプロセッサまたは前記第2のプロセッサに実行させることを特徴とする。
本発明によれば、情報処理装置において要求されたデッドラインまでにタスクの処理を完了することが可能となる。
以下に図面を参照して、この発明の好適な実施の形態を例示的に詳しく説明する。
<システム概要>
本実施形態にかかるタスク管理システムを実行するコンピュータシステムは、動画の再生を行う。動画の再生では画像の描画が周期的に行われ(例えば1秒に30フレーム)1回の描画は所定の時間内(デッドライン)までに完了する必要がある。すなわち、本システムはリアルタイムシステムである。また本コンピュータシステムは、プロセッサとしてCPUとPLDを有するマルチプロセッサシステムである。PLDは、内部の配線回路を動的に再構成することによって、実行する処理を変更することが可能である。PLDでは、配線回路を動的に再構成することでMPEG−1、MPEG−2、MPEG−4、MJPEGなどの複数の方式(コーデック)に対応したデコード処理を行うことができる。
図1は、本実施形態にかかるタスク管理システムを実行するコンピュータシステムのハードウェア構成を示す図である。本コンピュータシステム1は、汎用的な処理を行うCPU11、配線回路によって定められた処理を行うPLD12、RAMやROMなどからなるメモリ13、キーボードやマウスからなる入力装置14、ディスプレイやスピーカーからなる出力装置15、通信制御部16などがバス等を介して接続されることによって構成される。
CPU11は、メモリ13に格納されたOS(Operating System)やアプリケーションソフトなどを実行する。また、CPU11は、PLD12の配線回路を再構成する処理を行う。
PLD12は、前述したように配線回路の構成によってあらかじめ定められた特定の処理をするプロセッサである。PLD12は、CPU11から処理の実行を受け付け、処理結果をメモリを介してCPU11に返す。また、PLD12は、CPU11からの信号によって配線回路を動的に再構成され、配線回路に応じて異なる処理を行うことが可能である。
本コンピュータシステム1は、通信制御部16を介して他の情報処理装置と情報のやりとりを行う。例えば、本コンピュータシステム1は、動画配信サーバ2から動画をストリーミング受信し、出力装置16上に再生する処理を行う。
<機能構成>
図2は、本実施形態にかかるタスク管理システムの機能ブロックを示す図である。タスク受付部21は、OSやアプリケーションプログラムからタスクの実行要求を受け付ける。実行を要求されるタスクは周期的に繰り返し実行されるタスクであり、各周期において処理を完了すべき時間であるデッドラインが定められている。タスク受付部21は、実行要求されたタスクのデッドラインを守ることができる場合にはタスクの登録要求を受け付ける。
実行可能判定部22は、タスク受付部21に登録要求されたタスクをPLD12で実行可能か否かを判断する。前述したようにPLD12が行える処理はPLD12の配線回路の構成によって定まっているが、PLD12の配線回路の構成はPLD構成制御部23によって動的に書き換えられる。PLD構成制御部23は、配線回路の書き換えの際に、PLD12が実行できる機能をPLD機能管理テーブル24に格納する。したがって、実行可能判定部22は、PLD機能管理テーブル24を参照することで、要求されたタスクをPLD12で実行可能か否かを判断することができる。
スケジュール可能性判定部25は、登録を要求されたタスクのデッドラインを保証して実行可能かを判定する。このとき、タスクをPLD12で実行可能であれば、タスクをPLD12で実行させたときにデッドライン保証可能であるか否かを判定する。タスクをPLD12で実行不可能な場合、またはPLD12で実行可能であってもデッドライン保証できない場合には、スケジュール可能性判定部25は、タスクをCPU11で実行させたときにデッドライン保証可能であるか否かを判定する。スケジュール可能性判定処理の詳細については後述する。
タスク管理テーブル26には、スケジュール可能性判定部25によってデッドラインを保証することができると判断されたタスクが登録される。図3は、タスク管理テーブル26のデータ構造を示す図である。タスク管理テーブル26には、実行するタスクを一意に識別するタスクID261、タスクを実行するプロセッサ(CPU11またはPLD12)262、タスクの実行周期263、各周期におけるデッドライン264、タスクを実行する優先度265などが登録される。
タスク実行部27は、タスク管理テーブル26に登録されているタスクをPLD12またはCPU11に実行させる。
なお、本実施形態においては、タスク受付部21、実行可能判定部22、PLD構成制御部23、スケジュール可能性判定部25、およびタスク実行部27は、CPU11がプログラムを実行することによってその機能が実現される。また、PLD機能管理テーブル24およびタスク管理テーブル26はメモリ13に保持される。
<動作例>
以下に、図4のフローチャートを用いて本実施形態にかかるタスク管理システムの動作例を説明する。
まず、タスク受付部21がタスクの実行要求を受け付ける(ステップS01)。タスクの実行要求には、タスクの実行周期、各タスクにおけるデッドライン、このタスクをPLD12およびCPU11で実行する場合にそれぞれ必要な処理時間が情報として格納されている。次に、実行可能判定部22が、要求されたタスクがPLD12で実行可能か否かを判定する(ステップS02)。この際、PLD12が実行できる機能はPLD機能管理テーブル24に格納されているので、これを参照してPLD12で実行可能か否かを判定する。
要求されたタスクをPLD12が実行可能な場合(S02−YES)には、スケジュール可能性判定部25が、このタスクをPLD12で実行した場合にデッドラインを守ることができるか否かを判定する(ステップS03)。本実施形態においては、デッドラインモノトニック法を用いてスケジュール可能性判定を行う。デッドラインモノトニック法では、各タスクの実行周期、1周期あたりの実行時間、およびデッドラインを用いる。これらの情報に基づいて、スケジュール可能性の必要十分条件を判定する判定式が知られているが、十分条件を用いて判定しても良い。
スケジュール可能性の十分条件を表す判定式としては、例えば、以下の判定式を用いることができる。
Figure 2007219937
なお、Ti、Ci、Diは、各タスクiの周期、実行時間、デッドラインである。また、タスクiは、i=1のタスクが最も優先度が高く、iが大きくなるにしたがって優先度が小さくなる。タスクのリリースからデッドラインまでの時間が短いタスクほど、優先度が高くされる。
また、
Figure 2007219937
は、x以上の最小整数を示す。
この他の判定式については、例えば、以下の文献などに記載されている。
Audsley, Burns, Richardson, Wellings, "Hard Real-Time Scheduling: The Deadline-Monotonic Approach", Proceedings of the 8th IEEE Workshop on Real-Time Operating Systems and Software, 1991
このような判定式にしたがってスケジュール可能性の判定を行い、すでにタスク管理テーブル26に登録されたタスクと要求されたタスクの全てについてデッドラインを守ることができる場合には、要求されたタスクを実行するタスクとしてタスク管理テーブル26に登録する(ステップS04)。この際、要求されたタスクはPLD12が実行するものとして登録される。
要求されたタスクが、PLD12で実行できない場合(S02−NO)やPLD12で実行した場合にデッドラインを保証できない場合(S03−NO)には、スケジュール可能性判定部25は、要求されたタスクをCPU11で実行してデッドラインを保証できるか否かを判定する(ステップS05)。スケジュール可能性判定部25は、上述したデッドラインモノトニック法を利用してCPU11を用いてデッドラインを守りつつタスクを実行できるか否かを判定する。
CPU11でデッドラインを保証できる場合には、要求されたタスクをCPU11で実行するタスクとしてタスク管理テーブル26に登録する(ステップS06)。CPU11で実行してもデッドラインを保証できない場合には、タスク受付部21は、タスクの要求元に対してデッドラインを保証して実行することができないことを通知する(ステップS07)。
タスク実行部27は、所定のタイミングでタスク管理テーブル26を参照して、PLD12とCPU11のそれぞれについて優先度の最も高いタスクを、PLD12およびCPU11に実行させる。
<実施形態の効果>
本実施形態にかかるタスク管理システムでは、実行を要求されたタスクのデッドラインを保証して実行することができる。その際、PLD12で実行可能な処理については優先的にPLD12に実行させることで、高速な処理を行うことができる。また、PLD12はその配線回路を動的に変更可能であるため、様々な処理に柔軟に対応することができる。さらに、PLD12を用いてデッドラインを保証できない場合には、CPU11を用いたスケジューリングを行うため、PLD12のみを用いて処理する場合よりも多くの処理を実行することが可能である。
<変形例>
本実施形態においては、デッドラインの保証が可能であるかの判定にデッドラインモノトニック法を用いたが、レートモノトニック法やEDF法などその他のアルゴリズムを用いて判定を行っても良い。また、デッドラインモノトニック法は周期的に実行されるタスクを対象にスケジューリングを行うものであるが、非周期(散発的:sporadic)タスクに拡張したアルゴリズムを用いることも可能である。
また、本実施形態においては、CPUとPLDをそれぞれ1個ずつ用いる構成を示したが、CPUおよびPLDはそれぞれ複数個であっても構わない。また、PLDの代わりにFPGAやリコンフィグラブルチップなど動的に配線回路を再構成可能な半導体デバイスであればどのようなものを用いても構わない。
また、本タスク管理システムを実行するコンピュータシステムはパーソナルコンピュータのような装置に限られず、携帯電話やPDA(Personal Digital Assistant)やECU(Electronic Control Unit)などどのようなコンピュータであっても良い。さらに、本
タスク管理システムが扱うタスクは、動画再生のみに限られず、音声再生などの各種マルチメディア処理や、自動車の電子部品を制御する制御系処理などどのような処理であっても構わない。
本実施形態にかかるタスク管理システムを実行するコンピュータシステムのハードウェア構成を示す図である。 本実施形態にかかるタスク管理システムの機能ブロックを示す図である。 本実施形態におけるタスク管理テーブルのデータ構造を示す図である。 本実施形態におけるスケジューリング判定処理のフローチャートである。
符号の説明
1 情報処理装置
2 動画配信サーバ
11 CPU
12 PLD
13 メモリ
14 入力装置
15 出力装置
21 タスク受付部
22 実行可能判定部
23 PLD構成制御部
24 PLD機能管理テーブル
25 スケジュール可能性判定部
26 タスク管理テーブル
27 タスク実行部

Claims (5)

  1. 汎用的な処理を行う第1のプロセッサと、
    特定の処理を行う第2のプロセッサと、
    を有する情報処理装置におけるタスク管理システムであって、
    デッドラインが定められたタスクの実行要求を受け付ける実行要求受付手段と、
    前記タスクを前記第2のプロセッサで実行できるかを判定する実行可能判定手段と、
    前記タスクを前記第2のプロセッサで実行可能なときには、前記タスクを前記第2のプロセッサで実行させた場合に該タスクのデッドラインを保証可能かを判定し、デッドライン保証可能な場合には該タスクをタスク管理テーブルに前記第2のプロセッサで実行するタスクとして登録し、前記タスクを前記第2のプロセッサで実行不可能なときには、前記タスクを前記第1のプロセッサで実行させた場合に該タスクのデッドラインを保証可能かを判定し、デッドライン保証可能な場合には該タスクを前記タスク管理テーブルに前記第1のプロセッサで実行するタスクとして登録するスケジュール可能性判定手段と、
    前記タスク管理テーブルに基づいて、該タスク管理テーブルに登録されているタスクを前記第1のプロセッサまたは前記第2のプロセッサに実行させるタスク実行手段と、
    を備えることを特徴とするタスク管理システム。
  2. 前記タスクは周期的に実行されるタスクであり、
    前記実行要求には、実行周期、前記第1のプロセッサおよび前記第2のプロセッサでそれぞれ実行した場合の1周期あたりの所要実行時間、および各周期におけるデッドラインが含まれ、
    前記スケジュール可能性判定手段は、前記実行周期、前記所要実行時間、および前記デッドラインを用いて、デッドラインモノトニック法によって、前記第1のプロセッサまたは前記第2のプロセッサで実行させた場合に該タスクのデッドラインを保証できるか否かを判定する
    ことを特徴とする請求項1記載のタスク管理システム。
  3. 前記第2のプロセッサは、ソフトウェアにより内部の回路構成を動的に再構成可能なプロセッサである
    ことを特徴とする請求項2記載のタスク管理システム。
  4. 汎用的な処理を行う第1のプロセッサと、
    特定の処理を行う第2のプロセッサと、
    を有する情報処理装置におけるタスク管理方法であって、
    前記情報処理装置が、
    デッドラインが定められたタスクの実行要求を受け付け、
    前記タスクを前記第2のプロセッサで実行可能かを判定し、
    前記タスクが前記第2のプロセッサで実行可能な場合には、前記タスクを前記第2のプロセッサで実行させた場合に該タスクのデッドラインを保証可能か判定し、デッドライン保証可能な場合には該タスクを前記第2のプロセッサで実行するタスクとしてタスク管理テーブルに登録し、
    前記タスクが前記第2のプロセッサ実行不可能な場合には、前記タスクを前記第1のプロセッサで実行させた場合に該タスクのデッドラインを保証可能か判定し、デッドライン保証可能な場合には該タスクを前記第1のプロセッサで実行するタスクとして前記タスク管理テーブルに登録し、
    前記タスク管理テーブルに基づいて、該タスク管理テーブルに登録されているタスクを前記第1のプロセッサまたは前記第2のプロセッサに実行させる
    ことを特徴とするタスク管理方法。
  5. 汎用的な処理を行う第1のプロセッサと、
    特定の処理を行う第2のプロセッサと、
    を有する情報処理装置におけるタスク管理プログラムであって、
    前記情報処理装置に対して、
    デッドラインが定められたタスクの実行要求を受け付けさせ、
    前記タスクを前記第2のプロセッサで実行可能かを判定させ、
    前記タスクが前記第2のプロセッサで実行可能な場合には、前記タスクを前記第2のプロセッサで実行させた場合に該タスクのデッドラインを保証可能か判定させ、デッドライン保証可能な場合には該タスクを前記第2のプロセッサで実行するタスクとしてタスク管理テーブルに登録させ、
    前記タスクが前記第2のプロセッサ実行不可能な場合には、前記タスクを前記第1のプロセッサで実行させた場合に該タスクのデッドラインを保証可能か判定させ、デッドライン保証可能な場合には該タスクを前記第1のプロセッサで実行するタスクとして前記タスク管理テーブルに登録させ、
    前記タスク管理テーブルに基づいて、該タスク管理テーブルに登録されているタスクを前記第1のプロセッサまたは前記第2のプロセッサに実行させる
    ことを特徴とするタスク管理プログラム。
JP2006041159A 2006-02-17 2006-02-17 タスク管理システム、タスク管理方法およびタスク管理プログラム Pending JP2007219937A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006041159A JP2007219937A (ja) 2006-02-17 2006-02-17 タスク管理システム、タスク管理方法およびタスク管理プログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006041159A JP2007219937A (ja) 2006-02-17 2006-02-17 タスク管理システム、タスク管理方法およびタスク管理プログラム

Publications (1)

Publication Number Publication Date
JP2007219937A true JP2007219937A (ja) 2007-08-30

Family

ID=38497156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006041159A Pending JP2007219937A (ja) 2006-02-17 2006-02-17 タスク管理システム、タスク管理方法およびタスク管理プログラム

Country Status (1)

Country Link
JP (1) JP2007219937A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009053427A1 (fr) * 2007-10-26 2009-04-30 Thales Dispositif de visualisation comportant un moyen electronique de gel de l'affichage
JP2009277052A (ja) * 2008-05-15 2009-11-26 Toyota Infotechnology Center Co Ltd 分散デバイス制御システム
JP2011039698A (ja) * 2009-08-07 2011-02-24 Sanyo Electric Co Ltd 演算処理装置
JP2011134162A (ja) * 2009-12-25 2011-07-07 Internatl Business Mach Corp <Ibm> タスクの切り換えを制御するシステムおよび方法
WO2015087471A1 (en) * 2013-12-13 2015-06-18 International Business Machines Corporation Framework to provide time bound execution of co-processor commands
KR20190093455A (ko) * 2018-02-01 2019-08-09 충남대학교산학협력단 가상 데드라인 위반 없이 프로세서의 반응성을 개선하기 위한 태스크 스케줄링 방법
US11042404B2 (en) 2018-03-16 2021-06-22 Imam Abdulrahman Bin Faisal University Real-time feasibility systems and methods
KR20210094932A (ko) 2020-01-22 2021-07-30 단국대학교 산학협력단 실시간 기기에서의 보안성 강화 기술의 스케줄 가능성 검증 장치 및 방법
KR20220085366A (ko) * 2020-12-15 2022-06-22 현대오토에버 주식회사 차량용 제어기 및 그것의 운영체제 스케쥴링 방법
WO2022137838A1 (ja) * 2020-12-25 2022-06-30 日本電気株式会社 プロセス割当制御装置、プロセス割当制御方法、及び、プロセス割当制御プログラムが格納された記録媒体

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09231181A (ja) * 1996-02-28 1997-09-05 Mitsubishi Electric Corp 並列計算機における動的負荷分散方法
JPH11184718A (ja) * 1997-12-19 1999-07-09 Matsushita Electric Ind Co Ltd プログラマブルなデータ処理装置
JP2001249808A (ja) * 1999-12-27 2001-09-14 Fujitsu Ltd 情報処理装置
JP2005122514A (ja) * 2003-10-17 2005-05-12 Rikogaku Shinkokai プログラム共通制御のソフトウェア及びハードウェアで成る装置
JP2005266841A (ja) * 2004-03-16 2005-09-29 Hitachi Ltd 専用プロセッサの備わった計算機システム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09231181A (ja) * 1996-02-28 1997-09-05 Mitsubishi Electric Corp 並列計算機における動的負荷分散方法
JPH11184718A (ja) * 1997-12-19 1999-07-09 Matsushita Electric Ind Co Ltd プログラマブルなデータ処理装置
JP2001249808A (ja) * 1999-12-27 2001-09-14 Fujitsu Ltd 情報処理装置
JP2005122514A (ja) * 2003-10-17 2005-05-12 Rikogaku Shinkokai プログラム共通制御のソフトウェア及びハードウェアで成る装置
JP2005266841A (ja) * 2004-03-16 2005-09-29 Hitachi Ltd 専用プロセッサの備わった計算機システム

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009053427A1 (fr) * 2007-10-26 2009-04-30 Thales Dispositif de visualisation comportant un moyen electronique de gel de l'affichage
FR2923068A1 (fr) * 2007-10-26 2009-05-01 Thales Sa Dispositif de visualisation comportant un moyen electronique de gel de l'affichage.
JP2009277052A (ja) * 2008-05-15 2009-11-26 Toyota Infotechnology Center Co Ltd 分散デバイス制御システム
JP2011039698A (ja) * 2009-08-07 2011-02-24 Sanyo Electric Co Ltd 演算処理装置
JP2011134162A (ja) * 2009-12-25 2011-07-07 Internatl Business Mach Corp <Ibm> タスクの切り換えを制御するシステムおよび方法
US8601488B2 (en) 2009-12-25 2013-12-03 International Business Machines Corporation Controlling the task switch timing of a multitask system
US9898301B2 (en) 2013-12-13 2018-02-20 International Business Machines Corporation Framework to provide time bound execution of co-processor commands
US9817670B2 (en) 2013-12-13 2017-11-14 International Business Machines Corporation Framework to provide time bound execution of co-processor commands
WO2015087471A1 (en) * 2013-12-13 2015-06-18 International Business Machines Corporation Framework to provide time bound execution of co-processor commands
KR20190093455A (ko) * 2018-02-01 2019-08-09 충남대학교산학협력단 가상 데드라인 위반 없이 프로세서의 반응성을 개선하기 위한 태스크 스케줄링 방법
KR102012182B1 (ko) 2018-02-01 2019-10-21 충남대학교산학협력단 가상 데드라인 위반 없이 프로세서의 반응성을 개선하기 위한 태스크 스케줄링 방법
US11042404B2 (en) 2018-03-16 2021-06-22 Imam Abdulrahman Bin Faisal University Real-time feasibility systems and methods
US11573825B2 (en) 2018-03-16 2023-02-07 Imam Abdulrahman Bin Faisal University System for real-time scheduling in an asynchronous transfer mode communication network
US11620160B2 (en) 2018-03-16 2023-04-04 Imam Abdulrahman Bin Faisal University Uniprocessor method for real time rate-monotonic scheduling in a communication network
KR20210094932A (ko) 2020-01-22 2021-07-30 단국대학교 산학협력단 실시간 기기에서의 보안성 강화 기술의 스케줄 가능성 검증 장치 및 방법
KR20220085366A (ko) * 2020-12-15 2022-06-22 현대오토에버 주식회사 차량용 제어기 및 그것의 운영체제 스케쥴링 방법
KR102485288B1 (ko) 2020-12-15 2023-01-04 현대오토에버 주식회사 차량용 제어기 및 그것의 운영체제 스케쥴링 방법
WO2022137838A1 (ja) * 2020-12-25 2022-06-30 日本電気株式会社 プロセス割当制御装置、プロセス割当制御方法、及び、プロセス割当制御プログラムが格納された記録媒体

Similar Documents

Publication Publication Date Title
JP2007219937A (ja) タスク管理システム、タスク管理方法およびタスク管理プログラム
US20060200826A1 (en) Processor and information processing method
GB2432937A (en) Processor apparatus including DSP core for dynamically scheduling tasks.
RU2417413C2 (ru) Способ доставки прерываний в драйверы пользовательского режима
JP4148223B2 (ja) プロセッサおよび情報処理方法
US7853743B2 (en) Processor and interrupt controlling method
CN108920267B (zh) 任务处理装置
JP2007179358A (ja) 情報処理装置及び再構成デバイスの利用方法
KR20070083460A (ko) 다중 커널을 동시에 실행하는 방법 및 시스템
US9164799B2 (en) Multiprocessor system
JP2009294712A (ja) 優先度制御装置及び優先度制御方法
US20070124523A1 (en) Heterogeneous multiprocessor system and OS configuration method thereof
US20060294348A1 (en) Multi-processor system
JP2010140290A (ja) マルチプロセッサシステム及びその排他制御の調停方法
JP2013120602A (ja) 運用体制で動的に先占区間を調整する装置及び方法
CN110825673B (zh) 音频输入输出系统及方法
US7450959B2 (en) Wireless multiprocessor system-on-chip with unified memory and fault inhibitor
JP2007108944A (ja) 半導体集積回路装置
JP2006243864A (ja) プロセッサおよび情報処理方法
US20040255305A1 (en) Method of forming a pattern of sub-micron broad features
Bergmann et al. A process model for hardware modules in reconfigurable system-on-chip
JPH08292932A (ja) マルチプロセッサシステムおよびマルチプロセッサシステムにおいてタスクを実行する方法
JP3987032B2 (ja) プログラムされたストールサイクルの間スローダウンする機能を備えたプロセッサ
EP1446719A2 (en) Efficient communication method and system
JP2012226709A (ja) 排他制御装置、マイコン

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090217

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20090304

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090304

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101102