JP2007214232A - Method for forming pattern - Google Patents
Method for forming pattern Download PDFInfo
- Publication number
- JP2007214232A JP2007214232A JP2006030596A JP2006030596A JP2007214232A JP 2007214232 A JP2007214232 A JP 2007214232A JP 2006030596 A JP2006030596 A JP 2006030596A JP 2006030596 A JP2006030596 A JP 2006030596A JP 2007214232 A JP2007214232 A JP 2007214232A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- fluidity
- pattern forming
- forming method
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Materials For Photolithography (AREA)
Abstract
Description
本発明は、ドライエッチングによるパターン形成方法に関するものである。 The present invention relates to a pattern forming method by dry etching.
半導体やMEMS(Micro Electro Mechanical System)などの分野では、微細な加工を精度よく行うためにドライエッチング技術が用いられている。このような微細加工において、所望の位置に2段以上の階段形状を有する構造体を形成する場合が多くある。 In fields such as semiconductors and MEMS (Micro Electro Mechanical System), dry etching techniques are used to perform fine processing with high accuracy. In such fine processing, a structure having two or more steps is often formed at a desired position.
シリコン基板などに、ドライエッチングによって2段以上の段差形状を形成する場合、レジスト塗布、露光・現像、ドライエッチングという一連の工程を2回以上繰り返す必要がある。2回目以降の工程では、1回目のドライエッチングで形成された段差形状の表面にレジストを塗布し、露光現像によりレジスト層をパターニングする。 When forming a step shape of two or more steps on a silicon substrate or the like by dry etching, a series of steps of resist coating, exposure / development, and dry etching must be repeated twice or more. In the second and subsequent steps, a resist is applied to the stepped surface formed by the first dry etching, and the resist layer is patterned by exposure and development.
しかし、段差形状の表面にレジスト層を形成する場合、段差上部の表面、段差底部、段差側壁部のいずれにも適度にレジストを塗布することは難しい。例えば、スプレーコート法を用いてレジストを塗布した場合には、段差上部の表面への塗布は容易であるが、段差底部への塗布が難しい。
レジスト層の厚さが薄すぎると、エッチング時の保護膜として充分ではなく、またレジスト層の厚さが厚すぎると、レジスト剥離にかかる時間が長くなる。
However, when a resist layer is formed on a step-shaped surface, it is difficult to apply the resist appropriately on the top surface of the step, the bottom of the step, and the side wall of the step. For example, when a resist is applied using a spray coating method, application to the surface of the top of the step is easy, but application to the bottom of the step is difficult.
If the thickness of the resist layer is too thin, it is not sufficient as a protective film at the time of etching, and if the thickness of the resist layer is too thick, it takes a long time to remove the resist.
そこで本発明は、凹凸形状を含む基板上に、簡易な方法で精度良くレジストを塗布することを目的とする。 Therefore, an object of the present invention is to apply a resist with high accuracy by a simple method on a substrate including an uneven shape.
本発明のパターン形成方法は、凹凸形状を含む基板上に、エッチングにより構造体を形成するパターン形成方法であって、前記基板の表面にレジストを塗布してレジスト層を形成する第1の工程と、前記レジスト層を露光、現像することによりパターニングする第2の工程と、前記第2の工程でパターニングされた前記レジスト層をエッチングマスクとして2回目のドライエッチングを行う第3の工程を有し、前記第1の工程は、第1のレジスト塗布工程と第2のレジスト塗布工程を備え、前記第1のレジスト塗布工程と前記第2のレジスト塗布工程では、レジストの流動性が異なるものである。
これにより、簡易な方法で、凹凸形状を含む基板の窪んだ部分、表面部分、及び側壁部分のいずれにも適度にレジストを塗布することができる。
The pattern forming method of the present invention is a pattern forming method for forming a structure by etching on a substrate including a concavo-convex shape, and includes a first step of forming a resist layer by applying a resist to the surface of the substrate. A second step of patterning by exposing and developing the resist layer, and a third step of performing a second dry etching using the resist layer patterned in the second step as an etching mask, The first step includes a first resist coating step and a second resist coating step, and the first resist coating step and the second resist coating step are different in resist fluidity.
Thereby, it is possible to apply the resist appropriately to any of the recessed portion, the surface portion, and the sidewall portion of the substrate including the concavo-convex shape by a simple method.
前記レジストの流動性は、例えば、塗布するレジストの粘度によって変化させることができる。具体的にはレジストの希釈度によって調節することができる。
また、前記レジストの流動性は、レジストを塗布する際の加熱乾燥の度合いによって変化させてもよい。
また、スピンコート法によりレジスト塗布を行う場合には、前記レジストの流動性は、レジストを塗布する際の前記基板の回転速度によって変化させてもよい。
また、静電塗布法によりレジスト塗布を行う場合には、前記レジストの流動性は、レジストを塗布する際に印加する電圧の強さによって変化させてもよい。
The fluidity of the resist can be changed by, for example, the viscosity of the resist to be applied. Specifically, it can be adjusted by the dilution of the resist.
Further, the fluidity of the resist may be changed depending on the degree of heat drying at the time of applying the resist.
In addition, when applying a resist by a spin coating method, the fluidity of the resist may be changed depending on the rotation speed of the substrate when the resist is applied.
When resist application is performed by an electrostatic application method, the fluidity of the resist may be changed depending on the strength of the voltage applied when applying the resist.
また、前記第1の工程は、減圧条件下で行うことにより、レジストの基板表面への付きやすさを向上させることができる。 In addition, the first step can be performed under reduced pressure conditions to improve the ease of attaching the resist to the substrate surface.
以下、本発明の実施の形態について図面を参照して説明する。
実施の形態1.
図1は、本発明の実施の形態1によるパターン形成方法を説明する図である。ここでは、シリコン基板上にドライエッチングを用いて2段以上の階段形状を有する構造を形成する。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
Embodiment 1 FIG.
FIG. 1 is a diagram for explaining a pattern forming method according to Embodiment 1 of the present invention. Here, a structure having two or more steps is formed on a silicon substrate by dry etching.
まず、図1(A)に示すように、シリコン基板101上にレジスト層を形成してパターニングすることによりエッチングマスクを形成する。
次に、1回目のドライエッチングを行い、シリコン基板101に図1(B)に示すような段差形状を形成する。ドライエッチングは、シリコン高速エッチング法やボッシュプロセスなどの手法を用いることができる。次に、図1(C)に示すようにエッチングマスクを除去する。
First, as shown in FIG. 1A, an etching mask is formed by forming a resist layer on the
Next, first dry etching is performed to form a step shape as shown in FIG. For dry etching, a technique such as a silicon high-speed etching method or a Bosch process can be used. Next, the etching mask is removed as shown in FIG.
次に、2段目の段差をドライエッチングによって形成するため、シリコン基板101の表面にフォトレジストを塗布し、レジスト層103を形成する。ここでは2段階に分けてレジスト層を形成する。1回目のレジスト塗布工程(第1のレジスト塗布工程)では、図1(D)に示すように、主にシリコン基板101の段差の底部にレジストを塗布する。段差底部にレジストを塗布するためには、レジストの流動性を高め、窪んだ部分にもレジストが行き渡るようにする必要がある。
Next, in order to form the second step by dry etching, a photoresist is applied to the surface of the
次に、2回目のレジスト塗布工程(第2のレジスト塗布工程)を実施し、レジスト層103の上に、さらにレジスト層104を形成する。2回目のレジスト塗布工程では、図1(E)に示すように、段差上部の表面、段差底部、及び段差側壁部に均一のレジスト膜が形成されるよう、1回目の塗布工程に比べてレジストの流動性を低くする。
Next, a second resist coating process (second resist coating process) is performed, and a
例えば、スプレーコート法を用いてレジストを塗布する場合には、1回目の塗布工程ではレジストを希釈して粘度を低くし、レジストの流動性を高める。また、スプレーコート法では加熱乾燥を行いながらコートする場合があるが、1回目の塗布工程では加熱乾燥を行わないようにしてもよい。
一方、2回目の塗布工程では、1回目よりもレジストの粘度を高くし、加熱乾燥を行いながら塗布するようにして、レジストがシリコン基板101の段差上部表面にも塗布されやすいようにする。
For example, in the case of applying a resist using a spray coating method, the resist is diluted in the first application process to lower the viscosity and increase the fluidity of the resist. Further, in the spray coating method, coating may be performed while performing heat drying, but heat drying may not be performed in the first coating step.
On the other hand, in the second application process, the resist is made higher in viscosity than in the first application and applied while heating and drying so that the resist is easily applied to the upper surface of the step of the
また、スピンコータを用いてレジストを塗布する場合には、1回目の塗布工程ではレジストを希釈して粘度を低くし、レジストの流動性を高める。また、回転スピードを小さくして、段差底部にもレジストが行き渡りやすいようにする。
一方、2回目の塗布工程では、1回目よりもレジストの粘度を高くし、回転スピードを上げて、段差上部表面にもレジストが塗布できるようにする。
When applying a resist using a spin coater, the resist is diluted in the first application step to lower the viscosity and improve the fluidity of the resist. Also, the rotation speed is reduced so that the resist can easily reach the bottom of the step.
On the other hand, in the second coating process, the viscosity of the resist is made higher than that in the first time, and the rotation speed is increased so that the resist can be coated on the upper surface of the step.
また、静電塗布法を用いる場合には、1回目の塗布工程では印加するバイアス電圧を高めて、レジストが垂直方向に移動しやすくし、段差底部にもレジストが行き渡りやすいようにする。
一方、2回目の塗布工程では、1回目よりもバイアス電圧を低くして、段差底部だけでなく、段差上部の表面や側壁部分にもレジストが塗布されやすいようにする。
In the case of using the electrostatic coating method, the bias voltage to be applied is increased in the first coating process so that the resist can easily move in the vertical direction, and the resist can easily reach the bottom of the step.
On the other hand, in the second application step, the bias voltage is made lower than in the first time so that the resist is easily applied not only to the bottom of the step, but also to the surface and the side wall of the step.
また、上記のいずれの手法を用いる場合でも、レジスト塗布を減圧下で行うことにより、レジストの付きやすさを向上させることができる。 Moreover, even when any of the above methods is used, the ease of attaching the resist can be improved by applying the resist under reduced pressure.
なお、レジストの流動性を高めて塗布する工程とより低い流動性で塗布する工程の順序は逆であってもよい。また、レジスト塗布工程を3回以上に分けて行ってもよい。 Note that the order of applying the resist with higher fluidity and applying with lower fluidity may be reversed. Further, the resist coating process may be performed in three or more times.
レジスト層103,104を形成したら、露光、現像を行いレジスト層をパターニングする。
次に、パターニングされたレジスト層をエッチングマスクとして2回目のドライエッチングを行い、2段の段差形状を含む構造体を形成する。ドライエッチングは1回目と同様に行うことができる。
ドライエッチング終了後、残っているレジストを除去して2段の段差形状を含む構造体を得る。
After the
Next, a second dry etching is performed using the patterned resist layer as an etching mask to form a structure including a two-step shape. Dry etching can be performed in the same manner as the first time.
After the dry etching is completed, the remaining resist is removed to obtain a structure including a two-step shape.
図2及び図3は、比較例によるパターン形成方法を説明する図である。
図2に示す比較例は、図1(C)に示す段差形状の表面に、スプレーコート法によるレジスト塗布1回でレジスト層を形成した場合を示している。
図に示すように、この場合、段差上部表面に多くのレジストが塗布されてしまい、段差底部にはレジストが充分に行き渡らない。
2 and 3 are diagrams for explaining a pattern forming method according to a comparative example.
The comparative example shown in FIG. 2 shows a case where a resist layer is formed on the step-shaped surface shown in FIG.
As shown in the figure, in this case, a lot of resist is applied to the upper surface of the step, and the resist does not reach the bottom of the step sufficiently.
また、図3に示す比較例は、図1(C)に示す段差形状の表面に、スピンコート法によるレジスト塗布1回でレジスト層を形成した場合を示している。
図に示すように、この場合、段差上部表面及び段差底部のみにレジストが塗布され、側壁部分の上部にはレジストが塗布されない。
Further, the comparative example shown in FIG. 3 shows a case where a resist layer is formed on the step-shaped surface shown in FIG.
As shown in the figure, in this case, the resist is applied only to the upper surface of the step and the bottom of the step, and the resist is not applied to the upper portion of the side wall portion.
以上のように、本発明のパターン形成方法によれば、段差形状を有する基板にレジスト層を形成する場合に、簡易な方法で、段差上部の表面、段差底部、段差側壁部のいずれにも適度にレジストを塗布することができる。 As described above, according to the pattern forming method of the present invention, when a resist layer is formed on a substrate having a step shape, the resist layer is formed on the surface of the top of the step, the bottom of the step, and the side wall of the step by a simple method. A resist can be applied to the substrate.
101 シリコン基板、102,103,104 レジスト層
101 silicon substrate, 102, 103, 104 resist layer
Claims (6)
前記基板の表面にレジストを塗布してレジスト層を形成する第1の工程と、
前記レジスト層を露光、現像することによりパターニングする第2の工程と、
前記第2の工程でパターニングされた前記レジスト層をエッチングマスクとして2回目のドライエッチングを行う第3の工程を有し、
前記第1の工程は、第1のレジスト塗布工程と第2のレジスト塗布工程を備え、前記第1のレジスト塗布工程と前記第2のレジスト塗布工程では、レジストの流動性が異なることを特徴とするパターン形成方法。 A pattern forming method for forming a structure by etching on a substrate including an uneven shape,
A first step of applying a resist to the surface of the substrate to form a resist layer;
A second step of patterning by exposing and developing the resist layer;
A third step of performing a second dry etching using the resist layer patterned in the second step as an etching mask;
The first step includes a first resist coating step and a second resist coating step, wherein the first resist coating step and the second resist coating step have different resist fluidity. Pattern forming method.
The pattern forming method according to claim 1, wherein the first step is performed under a reduced pressure condition.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006030596A JP2007214232A (en) | 2006-02-08 | 2006-02-08 | Method for forming pattern |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006030596A JP2007214232A (en) | 2006-02-08 | 2006-02-08 | Method for forming pattern |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007214232A true JP2007214232A (en) | 2007-08-23 |
Family
ID=38492416
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006030596A Pending JP2007214232A (en) | 2006-02-08 | 2006-02-08 | Method for forming pattern |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007214232A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015088678A (en) * | 2013-10-31 | 2015-05-07 | 日亜化学工業株式会社 | Method for manufacturing semiconductor element |
JP2015115462A (en) * | 2013-12-11 | 2015-06-22 | 東京応化工業株式会社 | Coater and coating method |
CN109314070A (en) * | 2016-07-01 | 2019-02-05 | 卡本有限公司 | The method and system with fluid preservation feature for spin coating plural layers |
-
2006
- 2006-02-08 JP JP2006030596A patent/JP2007214232A/en active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015088678A (en) * | 2013-10-31 | 2015-05-07 | 日亜化学工業株式会社 | Method for manufacturing semiconductor element |
JP2015115462A (en) * | 2013-12-11 | 2015-06-22 | 東京応化工業株式会社 | Coater and coating method |
CN109314070A (en) * | 2016-07-01 | 2019-02-05 | 卡本有限公司 | The method and system with fluid preservation feature for spin coating plural layers |
JP2019522898A (en) * | 2016-07-01 | 2019-08-15 | カーボン,インコーポレイテッド | Method and system for spin coating multilayer thin films with liquid-saving features |
JP7074688B2 (en) | 2016-07-01 | 2022-05-24 | カーボン,インコーポレイテッド | Methods and systems for spin coating multi-layer thin films with liquid-saving features |
CN109314070B (en) * | 2016-07-01 | 2022-10-18 | 卡本有限公司 | Method and system for spin-coating multilayer thin films with liquid retention features |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6383952B1 (en) | RELACS process to double the frequency or pitch of small feature formation | |
CN103094095B (en) | Manufacture the method for semiconductor device | |
JP6196739B2 (en) | Method for self-aligned double patterning without atomic layer deposition | |
JP6357231B2 (en) | Chemical polishing flattening method | |
JP5768074B2 (en) | Pattern formation method | |
US20150031207A1 (en) | Forming multiple gate length transistor gates using sidewall spacers | |
JP2006270070A (en) | Patterning method for manufacturing fine structure | |
CN102709175A (en) | Forming method of photoresist layer in deep groove process | |
JP5231072B2 (en) | Film formation method | |
JP2007214232A (en) | Method for forming pattern | |
CN112320752A (en) | Preparation method of negative photoresist patterned film layer | |
KR102388724B1 (en) | Method of manufacturing mask for deposition | |
KR101689153B1 (en) | Manufacturing method for nano-patterned shadow mask and using method of the mask | |
CN104425216A (en) | Method for photo-etching semiconductor substrate having trench | |
KR20080076807A (en) | Method for machining glass using a photosensitive resin composition | |
CN108107683B (en) | Silicon wafer surface photoetching method with high-step structure | |
CN106683986A (en) | Method for improving wafer edge defects | |
KR100734664B1 (en) | Method for forming a minute pattern using a langmuir-blodegett way | |
KR102096180B1 (en) | Appratus and method for forming pattern on substrate using oxide film imprinting | |
CN108074806A (en) | Method for forming convex structure on surface of substrate | |
TWI244121B (en) | Chemical shrink process applied in the method of manufacturing micro-nanometer circuit | |
KR100790294B1 (en) | Manufacturing method of semiconductor device | |
KR101340782B1 (en) | Method of forming pattern | |
KR100384877B1 (en) | A method for coating photoresist | |
CN115692192A (en) | Non-photosensitive adhesive graphical processing technology |