JP2007208785A

JP2007208785A - スプリッタ回路

Info

Publication number: JP2007208785A
Application number: JP2006026776A
Authority: JP
Inventors: Akihisa Iikura; 昭久飯倉
Original assignee: Alps Electric Co Ltd
Current assignee: Alps Alpine Co Ltd
Priority date: 2006-02-03
Filing date: 2006-02-03
Publication date: 2007-08-16
Also published as: US20070182506A1

Abstract

【課題】スプリッタ回路の集積回路化を図り、実装面積を縮小すること。
【解決手段】このスプリッタ回路１０は、それぞれのコレクタが直流電源１４に接続され、それぞれのベースに共通のＲＦ信号が供給される複数のトランジスタ１１〜１３と、一端がそれぞれ接地され他端が各々対応する前記各トランジスタ１１〜１３のエミッタに接続された複数の第一の抵抗１６〜１８とを備える。複数のトランジスタ１１〜１３のエミッタにそれぞれ現れた信号を前記各第一の抵抗１６〜１８の他端から出力信号として取り出す。
【選択図】図１

Description

本発明は、信号分配に用いることのできるスプリッタ回路に関する。

従来、例えばＲＦ信号の信号分配に用いられるスプリッタ回路として、マイクロストリップ線路を用いた表面実装型のＹ型分配回路（ウィルキンソン回路）が知られている（特許文献１参照）。

図７は特許文献１に開示されたスプリッタ回路の構成例である。
同図に示すスプリッタ回路１０１は、基板１０２の側面１２３に信号の入出力を行う第１、第２及び第３の端子Ｐ１，Ｐ２，Ｐ３が形成されるとともに、基板表面１２１に前記第１の端子Ｐ１と前記第２及び第３の端子Ｐ２，Ｐ３間にマイクロストリップ線路からなる伝送線路１０５，１０６が形成され、前記第１の端子Ｐ１と前記第２及び第３の端子Ｐ２，Ｐ３間で入力信号が分配又は合成されて出力される。
特開平０５−１９９０２２号公報

しかしながら、上記従来のスプリッタ回路は、基板上において基板平面に形成したパターン（伝送線路）で信号を分配するので、信号分配用のパターンが大きな面積を必要とし、集積回路化することが困難であった。

本発明は、かかる点に鑑みてなされたものであり、容易に集積回路化することができ大幅に実装面積の縮小を図ることのできるスプリッタ回路を提供することを目的とする。

本発明のスプリッタ回路は、それぞれのコレクタが直流電源に接続され、それぞれのベースに共通の入力信号が供給される複数のトランジスタと、一端がそれぞれ接地され他端が各々対応する前記各トランジスタのエミッタに接続された複数の第一の抵抗とを備え、
前記複数のトランジスタのエミッタにそれぞれ現れた信号を前記各第一の抵抗の他端から出力信号として取り出すことを特徴とする。

この構成によれば、複数のトランジスタにより多段のエミッタフォロワ回路が構成されて各トランジスタのベースに供給される共通の入力信号がエミッタフォロワ回路の段数分だけ分配されて出力信号として取り出される。したがって、複数のトランジスタにより多段のエミッタフォロワ回路を構成して信号分配するので、集積回路化が容易で、集積回路化により大幅な実装面積の縮小が図られる。

また本発明は、上記スプリッタ回路において、前記各第一の抵抗の他端にそれぞれの一端が接続され、それぞれの他端から前記各出力信号が取り出される複数の第二の抵抗を備えたことを特徴とする。

この構成により、第一の抵抗の他端にそれぞれの一端が接続された複数の第二の抵抗の他端から出力信号がそれぞれ取り出されるように構成したので、第二の抵抗を付加した分だけ出力インピーダンスを大きくすることができ、高周波帯域での動作の安定性を実現できる。

また本発明は、上記スプリッタ回路において、前記複数のトランジスタのエミッタと前記各トランジスタに対応して設けられた前記各第一の抵抗の他端との間にそれぞれ直列に設けられた複数の第３の抵抗を備えたことを特徴とする。

この構成により、複数のトランジスタのエミッタと各第一の抵抗の他端との間にそれぞれ第３の抵抗が直列に設けられたので、第三の抵抗を付加した分だけ出力インピーダンスを大きくすることができ、高周波帯域での動作の安定性を実現できる。
なお、少なくとも前記複数のトランジスタ及び前記複数の第一の抵抗を集積回路化することが望ましい。

本発明によれば、容易に集積回路化することができ、大幅に実装面積の縮小を図ることのできるスプリッタ回路を提供できる。

以下、本発明に係るスプリッタ回路の実施の形態について添付図面を参照して詳細に説明する。

（実施の形態１）
図１は本実施の形態１に係るスプリッタ回路の構成図である。同図に示すように、スプリッタ回路１０は、３つのバイポーラトランジスタ１１，１２，１３を備える。バイポーラトランジスタ１１，１２，１３の各コレクタは共通接続されていて、直流電源１４の正極に接続されると共に一端が接地されたバイパスコンデンサ１５の他端に接続されている。バイパスコンデンサ１５はバイポーラトランジスタ１１，１２，１３の各コレクタ側を高周波的に接地する働きをする。

一方、バイポーラトランジスタ１１，１２，１３の各エミッタは、それぞれ第一の抵抗としての抵抗１６，１７，１８を介して接地されている。これら抵抗１６，１７，１８の値に応じてエミッタに流れる電流の大きさを調整する。バイポーラトランジスタ１１，１２，１３のエミッタと各々対応する抵抗１６，１７，１８との各中間接続点を、それぞれ直流カットコンデンサ２１，２２，２３を介して当該スプリッタ回路１０の３つの出力端子OUTPUT１、OUTPUT２、OUTPUT３に接続している。

バイポーラトランジスタ１１，１２，１３のベースは共通接続されている。これらバイポーラトランジスタ１１，１２，１３の各ベースを当該スプリッタ回路１０の入力端子INPUTに共通接続した構成となっている。すなわち、バイポーラトランジスタ１１，１２，１３のベースには共通の入力信号が供給されるように構成されている。

本実施の形態では、バイポーラトランジスタ１１，１２，１３、抵抗１６，１７，１８を１チップに集積回路化するものとするが、バイパスコンデンサ１５、直流カットコンデンサ２１，２２，２３をチップ内に内蔵するようにしても良い。

以上のように構成されたスプリッタ回路１０では、入力端子INPUTに供給される入力信号を信号分配して３つの出力端子OUTPUT１、OUTPUT２、OUTPUT３から出力する３段構成のエミッタフォロワ回路が構成されている。

例えば、入力端子INPUTに８６０ＭＨｚの高周波信号が供給されると、バイポーラトランジスタ１１，１２，１３の各ベースに当該高周波信号が印加される。バイポーラトランジスタ１１，１２，１３のコレクタはバイパスコンデンサ１５により高周波的に接地されると共に、直流電源１４から直流電圧Ｖccが印加されている。したがって、バイポーラトランジスタ１１，１２，１３の各エミッタにはそれぞれのベースに印加される高周波信号に応じた信号（高周波信号）が出現し、直流カットコンデンサ２１，２２，２３を介して３つの出力端子OUTPUT１、OUTPUT２、OUTPUT３から出力される。

このように、スプリッタ回路１０の入力端子INPUTに供給する入力信号を、バイポーラトランジスタ１１，１２，１３により構成された３段構成のエミッタフォロワ回路を介して３つに信号分配して、当該スプリッタ回路１０の３つの出力端子OUTPUT１、OUTPUT２、OUTPUT３から取り出すことができる。

上記スプリッタ回路１０のインピーダンス特性をシミュレーションした結果、スプリッタ回路１０は約５０ＭＨｚから２．０ＧＨｚの広帯域で発振せずに安定して信号分配動作できることが確認された。

図２はスプリッタ回路１０の入出力インピーダンス特性に関するシミュレーション結果である。図２は５０．００ＭＨｚから２．５ＧＨｚの範囲での入力インピーダンス（イ）及び出力インピーダンス（ロ）の変化をスミスチャート上に現したものである。例えば、ポイントｍ１は８６０．０ＭＨｚでの入力インピーダンスを示している。８６０．０ＭＨｚでの入力インピーダンスは適切な大きさが確保されており、スプリッタ回路１０の動作が安定することを示している。

このように本実施の形態によれば、エミッタフォロワ回路を多段に構成して信号分配するようにしたので、容易に集積回路化することができ、スプリッタ回路１０の実装面積の大幅な縮小が可能である。また、実装面積が大幅に縮小されるのでエミッタフォロワ回路を増やして分配数を増加させることも可能である。

（実施の形態２）
本実施の形態２は、バイポーラトランジスタ１１〜１３のエミッタ側に抵抗を追加して出力インピーダンスを大きくした構成例である。

図３は本実施の形態２に係るスプリッタ回路の構成図である。なお、上記実施の形態１と同一部分には同一符号を付している。同図に示すように、本実施の形態に係るスプリッタ回路３０は、バイポーラトランジスタ１１のエミッタと抵抗１６とを接続する信号線Ｌ１の中間点が信号線Ｌ１１を介して出力端子OUTPUT１に接続しており、信号線Ｌ１１の途中であってコンデンサ２１よりもエミッタ側に第２の抵抗としての抵抗３１を直列に接続している。バイポーラトランジスタ１２のエミッタと抵抗１７とを接続する信号線Ｌ２の中間点が信号線Ｌ２２を介して出力端子OUTPUT２に接続しており、信号線Ｌ２２の途中であってコンデンサ２２よりもエミッタ側に第２の抵抗としての抵抗３２を直列に接続している。さらに、バイポーラトランジスタ１３のエミッタと抵抗１８とを接続する信号線Ｌ３の中間点が信号線Ｌ３３を介して出力端子OUTPUT３に接続しており、信号線Ｌ３３の途中であってコンデンサ２３よりもエミッタ側に第２の抵抗としての抵抗３３を直列に接続している。

その他の構成は上記実施の形態１と同一である。すなわち、バイポーラトランジスタ１１，１２，１３のベースを入力端子INPUTに共通接続し、各コレクタを直流電源１４の正極に共通接続すると共に一端が接地されたバイパスコンデンサ１５の他端に共通接続している。さらに、バイポーラトランジスタ１１，１２，１３のエミッタをそれぞれ対応する抵抗１６〜１８を介して接地している。

以上のように構成されたスプリッタ回路３０によれば、スプリッタ回路３０の入力端子INPUTに供給する入力信号を、バイポーラトランジスタ１１，１２，１３により構成された３段構成のエミッタフォロワ回路を介して３つに信号分配して、当該スプリッタ回路３０の３つの出力端子OUTPUT１、OUTPUT２、OUTPUT３から取り出すことができる。

ここで、本実施の形態２では、３段構成のエミッタフォロワ回路にて３つの分配された信号の経路に抵抗３１〜３３を設けたことにより上記実施の形態１に比べて出力インピーダンスが大きくなっている。

図４は、図２に示すシミュレーションと同一電流条件でのスプリッタ回路３０の入出力インピーダンス特性に関するシミュレーション結果である。図４は５０．００ＭＨｚから２．５ＧＨｚの範囲での出力インピーダンス（ハ）及び入力インピーダンス（ニ）の変化をスミスチャート上に現したものである。前述した図２と対比すると明らかなように、本実施の形態では出力インピーダンス（ハ)が相対的に大きくなっている。また、出力インピーダンス(ハ)が大きくなったことにより、入力インピーダンス（ニ）は２ＧＨｚを超える高周波域においてもスミスチャートの基準円内に収まるように改善されている。

図２に点線で示す領域Ａのように、２ＧＨｚを超える高周波域での入力インピーダンス（イ）が基準円から逸脱すると、当該高周波域での動作が不安定となり発振する可能性があるが、図４に示すように基準円内に収まっていれば動作が安定することになる。

また、図４におけるポイントｍ３は８６０．０ＭＨｚでの入力インピーダンスを示している。８６０．０ＭＨｚでの入力インピーダンスは適切な大きさが確保されており、スプリッタ回路３０の動作が安定することを示している。

このように本実施の形態２によれば、バイポーラトランジスタ１１〜１３のエミッタと抵抗１６〜１８とを接続する信号線Ｌ１〜Ｌ３から各々対応する出力端子OUTPUT１〜３に至る信号線Ｌ１１，２２，３３の途中に抵抗３１〜３３を直列に接続したので、出力インピーダンス（ハ）を大きくでき、５０ＭＨｚから２．５ＧＨｚの広帯域において安定した動作を実現することができる。

（実施の形態３）
本実施の形態３は、バイポーラトランジスタ１１〜１３のエミッタ側に抵抗を追加して出力インピーダンスを大きくした別の構成例である。

図５は本実施の形態３に係るスプリッタ回路の構成図である。なお、上記実施の形態１、２と同一部分には同一符号を付している。同図に示すように、本実施の形態に係るスプリッタ回路４０は、バイポーラトランジスタ１１のエミッタと抵抗１６とを接続する信号線Ｌ１の中間点が信号線Ｌ１１を介して出力端子OUTPUT１に接続しており、信号線Ｌ１の途中であって信号線Ｌ１１との接続点よりもエミッタ側に第３の抵抗としての抵抗４１を直列に接続している。バイポーラトランジスタ１２のエミッタと抵抗１７とを接続する信号線Ｌ２の中間点が信号線Ｌ２２を介して出力端子OUTPUT２に接続しており、信号線Ｌ２の途中であって信号線Ｌ２２との接続点よりもエミッタ側に第３の抵抗としての抵抗４２を直列に接続している。さらに、バイポーラトランジスタ１３のエミッタと抵抗１８とを接続する信号線Ｌ３の中間点が信号線Ｌ３３を介して出力端子OUTPUT３に接続しており、信号線Ｌ３の途中であって信号線Ｌ３３との接続点よりもエミッタ側に第３の抵抗としての抵抗４３を直列に接続している。

以上のように構成されたスプリッタ回路４０によれば、スプリッタ回路４０の入力端子INPUTに供給する入力信号を、バイポーラトランジスタ１１，１２，１３により構成された３段構成のエミッタフォロワ回路を介して３つに信号分配して、当該スプリッタ回路４０の３つの出力端子OUTPUT１、OUTPUT２、OUTPUT３から取り出すことができる。

ここで、本実施の形態３では、３段構成のエミッタフォロワ回路にて３つに分配された信号の経路に抵抗４１〜４３を設けたことにより上記実施の形態１に比べて出力インピーダンスが大きくなっている。

図６は、図２に示すシミュレーションと同一電流条件でのスプリッタ回路４０の入出力インピーダンス特性に関するシミュレーション結果である。図６は５０．００ＭＨｚから２．５ＧＨｚの範囲での出力インピーダンス（ホ）及び入力インピーダンス（へ）の変化をスミスチャート上に現したものである。前述した図２（ａ）と対比すると明らかなように、本実施の形態では出力インピーダンス(ホ)が相対的に大きくなっている。また、出力インピーダンス(ホ)が大きくなったことにより、入力インピーダンス（ヘ）は２ＧＨｚを超える高周波域においてもスミスチャートの基準円内に収まるように改善されている。

また、図６におけるポイントｍ２は８６０．０ＭＨｚでの入力インピーダンスを示している。８６０．０ＭＨｚでの入力インピーダンスは適切な大きさが確保されており、スプリッタ回路４０の動作が安定することを示している。

このように本実施の形態３によれば、バイポーラトランジスタ１１〜１３のエミッタと第一の抵抗となる抵抗１６〜１８との間に第三の抵抗となる抵抗４１〜４３を直列接続し、第一の抵抗となる抵抗１６〜１８のエミッタ側端部から出力信号を取り出すようにしたので、出力インピーダンス（ホ）を大きくでき、５０ＭＨｚから２．５ＧＨｚの広帯域において安定した動作を実現することができる。

本発明は上記実施の形態１〜３に限定されるものではない。例えば、エミッタフォロワ回路を３段構成する場合について説明したが、２段構成又は４段以上の構成とすることもできる。また、バイポーラトランジスタだけでなくＭＯＳトランジスタを用いて集積回路化を図ることもできる。

本発明は、ＲＦ信号を信号分配するスプリッタ回路に適用可能である。

本発明の実施の形態１に係るスプリッタ回路の構成図図１に示すスプリッタ回路の特性図本発明の実施の形態２に係るスプリッタ回路の構成図図３に示すスプリッタ回路の特性図本発明の実施の形態３に係るスプリッタ回路の構成図図５に示すスプリッタ回路の特性図従来の平実装型のスプリッタ回路の構成図

符号の説明

１０，３０，４０スプリッタ回路
１１，１２，１３バイポーラトランジスタ
１４直流電源
１５バイパスコンデンサ
１６，１７，１８第一の抵抗
２１，２２，２３直流カットコンデンサ
３１，３２，３３第二の抵抗
４１，４２，４３第三の抵抗

Claims

それぞれのコレクタが直流電源に接続され、それぞれのベースに共通の入力信号が供給される複数のトランジスタと、一端がそれぞれ接地され他端が各々対応する前記各トランジスタのエミッタに接続された複数の第一の抵抗とを備え、
前記複数のトランジスタのエミッタにそれぞれ現れた信号を前記各第一の抵抗の他端から出力信号として取り出すことを特徴とするスプリッタ回路。
前記各第一の抵抗の他端にそれぞれの一端が接続され、それぞれの他端から前記各出力信号が取り出される複数の第二の抵抗を備えたことを特徴とする請求項１記載のスプリッタ回路。
前記複数のトランジスタのエミッタと前記各トランジスタに対応して設けられた前記各第一の抵抗の他端との間にそれぞれ直列に設けられた複数の第三の抵抗を備えたことを特徴とする請求項１記載のスプリッタ回路。
少なくとも前記複数のトランジスタ及び前記複数の第一の抵抗を集積回路化したことを特徴とする請求項１から請求項３のいずれかに記載のスプリッタ回路。