JP2007208029A - Chip resistor, jumper chip resistor, and its manufacturing method - Google Patents

Chip resistor, jumper chip resistor, and its manufacturing method Download PDF

Info

Publication number
JP2007208029A
JP2007208029A JP2006025453A JP2006025453A JP2007208029A JP 2007208029 A JP2007208029 A JP 2007208029A JP 2006025453 A JP2006025453 A JP 2006025453A JP 2006025453 A JP2006025453 A JP 2006025453A JP 2007208029 A JP2007208029 A JP 2007208029A
Authority
JP
Japan
Prior art keywords
pair
surface electrode
substrate
surface electrodes
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006025453A
Other languages
Japanese (ja)
Inventor
Taiji Kinoshita
泰治 木下
Mitsuo Ioka
満雄 井岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006025453A priority Critical patent/JP2007208029A/en
Publication of JP2007208029A publication Critical patent/JP2007208029A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an excellently reliable chip resistor capable of preventing a characteristic defect caused by disconnection even if a diffusion reaction is generated in a part where a gold electrode is superimposed on a silver electrode. <P>SOLUTION: The chip resistor includes a substrate 11, a pair of first upper surface electrodes 12 formed at both ends of the upper surface of the substrate 11, a pair of second upper surface electrodes 13 formed so as to be at least partially superimposed on the pair of first upper surface electrodes 12, and a resistor 14 arranged so as to be electrically connected to the pair of second upper surface electrodes 13. The pair of first upper surface electrodes 12 are composed of a conductor with gold as a main component, and the pair of second upper surface electrodes 13 are composed of conductors adopting silver as main components and containing scaly silver powder. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明はチップ抵抗器ならびに抵抗値が低く高信頼性が要求されるジャンパーチップ抵抗器およびその製造方法に関するものである。   The present invention relates to a chip resistor, a jumper chip resistor whose resistance value is low and high reliability is required, and a manufacturing method thereof.

以下、従来のチップ抵抗器について、図面を参照しながら説明する。   Hereinafter, a conventional chip resistor will be described with reference to the drawings.

図10は従来のチップ抵抗器の断面図を示したもので、この図10において、1はアルミナ等の磁器からなる絶縁性を有する基板で、この基板1の上面の左右両端部には金を主成分とする一対の第1上面電極2が設けられている。3は前記一対の上面電極2に一部が重なるように前記基板1の上面に設けられた粒状の銀粉からなる第2上面電極である。4は前記一対の第2上面電極3と電気的に接続されるように前記基板1の上面に設けられた厚膜ペーストからなる抵抗体である。5は前記一対の第1上面電極2と一対の第2上面電極3を電気的に接続するように設けられた樹脂銀からなる補助上面電極である。6は前記抵抗体4を覆う樹脂からなる保護層である。7は前記基板1の端面と裏面に前記一対の第1上面電極2と一対の補助上面電極5を電気的に接続するように設けられた薄膜スパッタからなる端面電極である。8は前記一対の第2上面電極3の表面の一部と一対の補助上面電極5の表面および一対の端面電極7の表面に設けられためっき層で、このめっき層8は通常ニッケルめっき層とはんだめっき層の2層構造で構成されているものである。   FIG. 10 shows a cross-sectional view of a conventional chip resistor. In FIG. 10, reference numeral 1 denotes an insulating substrate made of porcelain such as alumina. Gold is applied to the left and right ends of the upper surface of the substrate 1. A pair of first upper surface electrodes 2 as main components is provided. Reference numeral 3 denotes a second upper surface electrode made of granular silver powder provided on the upper surface of the substrate 1 so as to partially overlap the pair of upper surface electrodes 2. Reference numeral 4 denotes a resistor made of a thick film paste provided on the upper surface of the substrate 1 so as to be electrically connected to the pair of second upper surface electrodes 3. Reference numeral 5 denotes an auxiliary upper surface electrode made of resin silver provided so as to electrically connect the pair of first upper surface electrodes 2 and the pair of second upper surface electrodes 3. Reference numeral 6 denotes a protective layer made of a resin covering the resistor 4. Reference numeral 7 denotes an end face electrode made of thin film sputtering provided so as to electrically connect the pair of first upper face electrodes 2 and the pair of auxiliary upper face electrodes 5 to the end face and the back face of the substrate 1. 8 is a plating layer provided on a part of the surface of the pair of second upper surface electrodes 3, the surface of the pair of auxiliary upper surface electrodes 5, and the surface of the pair of end surface electrodes 7, and this plating layer 8 is usually a nickel plating layer. It has a two-layer structure of solder plating layers.

なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献1が知られている。
特開平5−205903号公報
As prior art document information relating to the invention of this application, for example, Patent Document 1 is known.
JP-A-5-205903

上記した従来のチップ抵抗器においては、焼成前は図11(a)に示すように第1上面電極2と第2上面電極3との接続が確保されているものの、焼成後は図11(b)に示すように金からなる第1上面電極2と銀からなる第2上面電極3との重なり部分において、第2上面電極3の銀成分が第1上面電極2の方向へ拡散するため、第1上面電極2が合金化して第1上面電極2と第2上面電極3が断線することがあった。このため抵抗値に変化が生じて不良品の発生する割合が高くなっていた。   In the conventional chip resistor described above, the connection between the first upper surface electrode 2 and the second upper surface electrode 3 is ensured as shown in FIG. 11A before firing, but after firing, FIG. ), The silver component of the second upper surface electrode 3 diffuses in the direction of the first upper surface electrode 2 in the overlapping portion of the first upper surface electrode 2 made of gold and the second upper surface electrode 3 made of silver. The first upper surface electrode 2 may be alloyed and the first upper surface electrode 2 and the second upper surface electrode 3 may be disconnected. For this reason, a change occurs in the resistance value, and the rate of occurrence of defective products is high.

本発明は上記従来の課題を解決するもので、金電極と銀電極との重なり部分で拡散反応が生じても断線による特性不良を防止することができ、信頼性に優れているチップ抵抗器を提供することを目的とするものである。   The present invention solves the above-described conventional problems, and even if a diffusion reaction occurs in the overlapping portion of the gold electrode and the silver electrode, it is possible to prevent a defective characteristic due to disconnection, and to provide a highly reliable chip resistor. It is intended to provide.

上記目的を達成するために、本発明は以下の構成を有するものである。   In order to achieve the above object, the present invention has the following configuration.

本発明の請求項1に記載の発明は、基板と、前記基板の上面の両端部に形成された一対の第1上面電極と、前記一対の第1上面電極上に少なくとも一部が重なるように形成された一対の第2上面電極と、前記一対の第2上面電極と電気的に接続されるように設けられた抵抗体とを備え、前記一対の第1上面電極と一対の第2上面電極のうちいずれか一方を金を主成分とする導電体で構成し、かついずれか他方を銀を主成分とし鱗片状の銀粉を含む導電体で構成したもので、この構成によれば、第1上面電極と第2上面電極のうちいずれか一方を金を主成分とする導電体で構成し、かついずれか他方を銀を主成分とし鱗片状の銀粉を含む導電体で構成しているため、銀を主成分とする導電体から金を主成分とする導電体への拡散反応は抑制されることになり、これにより、第1上面電極と第2上面電極との重なり部分での断線が生じ難くなるため、信頼性に優れたチップ抵抗器を得ることができるという作用効果を有するものである。   According to the first aspect of the present invention, the substrate, the pair of first upper surface electrodes formed at both ends of the upper surface of the substrate, and at least a part of the pair of first upper surface electrodes overlap each other. A pair of formed second upper surface electrodes and a resistor provided so as to be electrically connected to the pair of second upper surface electrodes, the pair of first upper surface electrodes and the pair of second upper surface electrodes. One of them is composed of a conductor mainly composed of gold, and one of the other is composed of a conductor mainly composed of silver and containing scaly silver powder. Since either the upper surface electrode or the second upper surface electrode is composed of a conductor mainly composed of gold, and either one is composed of a conductor mainly composed of silver and containing scaly silver powder, The diffusion reaction from the silver-based conductor to the gold-based conductor is suppressed. As a result, disconnection at the overlapping portion of the first upper surface electrode and the second upper surface electrode is less likely to occur, and therefore, there is an effect that a highly reliable chip resistor can be obtained. .

本発明の請求項2に記載の発明は、特に、銀を主成分とし鱗片状の銀粉を含む導電体に占めるパラジウムの含有比率を5重量%以下としたもので、この構成によれば、高価なパラジウムの使用量を削減できるため、コスト的に有利となるものであり、また、銀電極中のパラジウム含有量が多い場合には銀電極自身の抵抗値が高くなるため、低抵抗値が要求されて銀電極中のパラジウム含有比率を上げられないジャンパーチップ抵抗器等の電子部品に容易に適用できるという作用効果を有するものである。   The invention according to claim 2 of the present invention is such that the content ratio of palladium in the conductor containing silver as a main component and scaly silver powder is 5% by weight or less. The amount of palladium used can be reduced, which is advantageous in terms of cost. In addition, when the palladium content in the silver electrode is large, the resistance value of the silver electrode itself is increased, so a low resistance value is required. Thus, the present invention has an effect that it can be easily applied to electronic components such as jumper chip resistors that cannot increase the palladium content in the silver electrode.

本発明の請求項3に記載の発明は、基板と、前記基板の上面に設けられた金レジネートからなる一対の第1上面電極と、前記一対の第1上面電極を橋絡するように形成された銀を主成分とする第2上面電極と、前記第2上面電極を覆う保護層とを有し、前記第2上面電極を鱗片状の銀粉を含む導電体で構成したもので、この構成によれば、第2上面電極が鱗片状の銀粉を含んでいるため、第2上面電極に含まれるパラジウムの含有量が少ない場合でも第2上面電極から第1上面電極への拡散反応は抑制されることになり、これにより、第1上面電極と第2上面電極との重なり部分での断線が生じ難くなるため、低抵抗で、かつ高信頼性が要求されるジャンパーチップ抵抗器を得ることができるという作用効果を有するものである。   The invention according to claim 3 of the present invention is formed so as to bridge the substrate, the pair of first upper surface electrodes made of a gold resinate provided on the upper surface of the substrate, and the pair of first upper surface electrodes. A second upper surface electrode mainly composed of silver and a protective layer covering the second upper surface electrode, and the second upper surface electrode is made of a conductor containing scaly silver powder. According to this, since the second upper surface electrode contains scaly silver powder, the diffusion reaction from the second upper surface electrode to the first upper surface electrode is suppressed even when the content of palladium contained in the second upper surface electrode is small. As a result, disconnection at the overlapping portion of the first upper surface electrode and the second upper surface electrode is less likely to occur, and thus a jumper chip resistor that requires low resistance and high reliability can be obtained. It has the effect of.

本発明の請求項4に記載の発明は、シート状の基板の上面に金レジネートからなる複数の第1上面電極を形成する工程と、前記複数の第1上面電極と一部が重なるように銀を主成分とする複数の第2上面電極を前記シート状の基板の上面に形成する工程と、前記複数の第1上面電極のみが切断されるようにシート状の基板を上下方向に貫通するスリットを形成する工程と、前記シート状の基板の裏面側の一部と前記スリットの内壁に端面電極を形成する工程と、前記シート状の基板を個片状基板に分割する工程と、前記第1上面電極と端面電極の露出部分にめっき層を形成する工程とを有し、かつ前記第2上面電極を銀を主成分とし鱗片状の銀粉を含む導電体で構成したもので、この製造方法によれば、膜厚の薄い金レジネートからなる第1上面電極のみが切断されるようにシート状の基板を上下方向に貫通するスリットを形成するようにしているため、スリットの形成時において第1上面電極にバリが発生するということは少なくなり、また、第2上面電極は銀を主成分とし鱗片状の銀粉を含む導電体で構成しているため、第2上面電極に含まれるパラジウムの含有量が少ない場合でも第2上面電極から第1上面電極への拡散反応は抑制されることになり、これにより、第1上面電極と第2上面電極との重なり部分での断線が生じ難くなるため、信頼性に優れたジャンパーチップ抵抗器を得ることができるという作用効果を有するものである。   According to a fourth aspect of the present invention, there is provided a step of forming a plurality of first upper surface electrodes made of gold resinate on an upper surface of a sheet-like substrate, and silver so as to partially overlap the plurality of first upper surface electrodes. A step of forming a plurality of second upper surface electrodes mainly composed of the upper surface of the sheet-like substrate, and a slit vertically penetrating the sheet-like substrate so that only the plurality of first upper surface electrodes are cut Forming an end surface electrode on a part of the back side of the sheet-like substrate and the inner wall of the slit, dividing the sheet-like substrate into individual pieces, and the first And a step of forming a plating layer on an exposed portion of the upper surface electrode and the end surface electrode, and the second upper surface electrode is composed of a conductor containing silver as a main component and scaly silver powder. According to the first, consisting of a gold resinate with a thin film thickness Since slits that penetrate the sheet-like substrate in the vertical direction are formed so that only the surface electrodes are cut, burrs are less likely to occur in the first upper surface electrode when the slits are formed, The second upper surface electrode is made of a conductor containing silver as a main component and containing scaly silver powder. Therefore, even if the content of palladium contained in the second upper surface electrode is small, the second upper surface electrode is changed from the second upper surface electrode to the first upper surface electrode. As a result, the disconnection reaction at the overlapping portion of the first upper surface electrode and the second upper surface electrode is less likely to occur, so that a jumper chip resistor having excellent reliability can be obtained. It has the effect of being able to.

以上のように本発明のチップ抵抗器は、第1上面電極と第2上面電極のうちいずれか一方を金を主成分とする導電体で構成し、かついずれか他方を銀を主成分とし鱗片状の銀粉を含む導電体で構成しているため、銀を主成分とする導電体から金を主成分とする導電体への拡散反応は抑制されることになり、これにより、第1上面電極と第2上面電極との重なり部分での断線が生じ難くなるため、信頼性に優れたチップ抵抗器を得ることができるという優れた効果を奏するものである。   As described above, in the chip resistor of the present invention, one of the first upper surface electrode and the second upper surface electrode is composed of a conductor mainly composed of gold, and one of the other is composed of silver as a main component, and the scale. Therefore, the diffusion reaction from the silver-based conductor to the gold-based conductor is suppressed, whereby the first upper surface electrode Since the disconnection at the overlapping portion between the first upper surface electrode and the second upper surface electrode is less likely to occur, an excellent effect is obtained that a chip resistor having excellent reliability can be obtained.

(実施の形態1)
以下、実施の形態1を用いて、本発明の特に請求項1、2に記載の発明について、図面を参照しながら説明する。
(Embodiment 1)
Hereinafter, the first and second aspects of the present invention will be described with reference to the drawings.

図1は本発明の実施の形態1におけるチップ抵抗器の断面図を示したものである。   FIG. 1 shows a cross-sectional view of the chip resistor according to Embodiment 1 of the present invention.

図1において、11はアルミナ等の磁器からなる絶縁性を有する基板で、この基板11の上面の左右両端部には金を主成分とする導電体である金レジネートにより構成された一対の第1上面電極12が設けられている。13は前記一対の第1上面電極12に一部が重なるように前記基板11の上面に設けられた第2上面電極で、この第2上面電極13は銀を主成分とし鱗片状の銀粉を含む導電体で構成されている。14は前記一対の第2上面電極13と電気的に接続されるように前記基板11の上面に設けられた酸化ルテニウム等の厚膜ペーストからなる抵抗体である。15は前記一対の第1上面電極12と一対の第2上面電極13を電気的に接続するように設けられた樹脂銀からなる補助上面電極である。16は前記抵抗体14のすべてと第2上面電極13の一部を覆う樹脂からなる保護層である。17は前記一対の第1上面電極12および一対の補助上面電極15と電気的に接続されるように前記基板11の裏面と端面に設けられた薄膜スパッタからなる端面電極である。18は前記一対の第2上面電極13の表面の一部と一対の補助上面電極15の表面および一対の端面電極17の表面に設けられためっき層で、このめっき層18は通常ニッケルめっき層とはんだめっき層の2層構造で構成されているものである。   In FIG. 1, reference numeral 11 denotes an insulating substrate made of porcelain such as alumina, and a pair of first substrates made of gold resinate, which is a conductor mainly composed of gold, on the left and right ends of the upper surface of the substrate 11. A top electrode 12 is provided. Reference numeral 13 denotes a second upper surface electrode provided on the upper surface of the substrate 11 so as to partially overlap the pair of first upper surface electrodes 12, and the second upper surface electrode 13 contains silver as a main component and scaly silver powder. It is comprised with the conductor. Reference numeral 14 denotes a resistor made of a thick film paste such as ruthenium oxide provided on the upper surface of the substrate 11 so as to be electrically connected to the pair of second upper surface electrodes 13. Reference numeral 15 denotes an auxiliary upper surface electrode made of resin silver provided so as to electrically connect the pair of first upper surface electrodes 12 and the pair of second upper surface electrodes 13. Reference numeral 16 denotes a protective layer made of resin that covers all of the resistor 14 and a part of the second upper surface electrode 13. Reference numeral 17 denotes an end face electrode made of thin film sputtering provided on the back and end faces of the substrate 11 so as to be electrically connected to the pair of first upper face electrodes 12 and the pair of auxiliary upper face electrodes 15. Reference numeral 18 denotes a plating layer provided on a part of the surface of the pair of second upper surface electrodes 13, the surface of the pair of auxiliary upper surface electrodes 15 and the surface of the pair of end surface electrodes 17, and this plating layer 18 is usually a nickel plating layer. It has a two-layer structure of solder plating layers.

上記した本発明の実施の形態1におけるチップ抵抗器においては、第1上面電極12を金を主成分とする導電体である金レジネートにより構成し、かつ第2上面電極13を銀を主成分とし鱗片状の銀粉を含む導電体で構成しているため、図4(a)に示すように焼成前に互いに接続されている第1上面電極12と第2上面電極13は焼成後においても図4(b)に示すように、第2上面電極13から第1上面電極12への拡散反応は抑制されることになり、これにより、第1上面電極12と第2上面電極13との重なり部分では金と銀との合金層12aを介して確実に接続されることになるため、断線は生じ難く、これにより、信頼性に優れたものが得られるものである。また、第1上面電極12は膜厚の薄い金レジネートにより構成しているため、シート状の基板から短冊状基板あるいは個片状基板に分割する際に第1上面電極12をダイシング切断してもバリが発生し難く、これにより、信頼性に優れたチップ抵抗器を提供できるものである。   In the above-described chip resistor according to the first embodiment of the present invention, the first upper surface electrode 12 is composed of a gold resinate that is a conductor mainly composed of gold, and the second upper surface electrode 13 is composed mainly of silver. Since it is composed of a conductor containing scale-like silver powder, the first upper surface electrode 12 and the second upper surface electrode 13 connected to each other before firing as shown in FIG. As shown in (b), the diffusion reaction from the second upper surface electrode 13 to the first upper surface electrode 12 is suppressed, so that in the overlapping portion between the first upper surface electrode 12 and the second upper surface electrode 13. Since the connection is ensured through the alloy layer 12a of gold and silver, disconnection is unlikely to occur, and thereby, an excellent reliability can be obtained. Further, since the first upper surface electrode 12 is made of a thin gold resinate, even when the first upper surface electrode 12 is diced and cut when the sheet-like substrate is divided into a strip-like substrate or an individual substrate. As a result, it is difficult to generate burrs, and a chip resistor having excellent reliability can be provided.

図5は従来のチップ抵抗器と本発明の実施の形態1におけるチップ抵抗器の特性ばらつきを比較した特性図を示したもので、この図5から明らかなように、本発明の実施の形態1におけるチップ抵抗器は、第2上面電極13を銀を主成分とし鱗片状の銀粉を含む導電体で構成しているため、粒状の銀粉を用いた従来のチップ抵抗器に比べてパラジウムの含有比率が5重量%以下という具合に低くても特性ばらつきは少なく、これにより、信頼性に優れたチップ抵抗器を安価に提供できるものである。   FIG. 5 is a characteristic diagram comparing characteristic variations between the conventional chip resistor and the chip resistor according to the first embodiment of the present invention. As is apparent from FIG. 5, the first embodiment of the present invention is shown. In the chip resistor, since the second upper surface electrode 13 is composed of a conductor containing silver as a main component and containing scaly silver powder, the content ratio of palladium compared to a conventional chip resistor using granular silver powder Even if it is as low as 5% by weight or less, there is little variation in characteristics, and this makes it possible to provide a chip resistor with excellent reliability at a low cost.

(実施の形態2)
以下、実施の形態2を用いて、本発明の特に請求項1に記載の発明について、図面を参照しながら説明する。
(Embodiment 2)
The second aspect of the present invention will be described below with reference to the drawings.

図2は本発明の実施の形態2におけるチップ抵抗器の断面図を示したものである。   FIG. 2 shows a cross-sectional view of the chip resistor according to the second embodiment of the present invention.

図2において、11はアルミナ等の磁器からなる絶縁性を有する基板で、この基板11の上面の左右両端部には金を主成分とする導電体である金レジネートにより構成された一対の第1上面電極12が設けられている。13は前記一対の第1上面電極12の上の端部に設けられた第2上面電極で、この第2上面電極13は銀を主成分とし鱗片状の銀粉を含む導電体で構成されている。14は前記一対の第1上面電極12と電気的に接続されるように前記基板11の上面に設けられた酸化ルテニウム等の厚膜ペーストからなる抵抗体である。16は前記抵抗体14のすべてと第1上面電極12の一部および第2上面電極13の一部を覆う樹脂からなる保護層である。17は前記一対の第1上面電極12および一対の第2上面電極13と電気的に接続されるように前記基板11の裏面と端面に設けられた薄膜スパッタからなる端面電極である。18は前記一対の第2上面電極13の表面および一対の端面電極17の表面に設けられためっき層で、このめっき層18は通常ニッケルめっき層とはんだめっき層の2層構造で構成されているものである。   In FIG. 2, reference numeral 11 denotes an insulating substrate made of porcelain such as alumina, and a pair of first substrates made of gold resinate, which is a conductor mainly composed of gold, on both left and right ends of the upper surface of the substrate 11. A top electrode 12 is provided. Reference numeral 13 denotes a second upper surface electrode provided at an end portion of the pair of first upper surface electrodes 12, and the second upper surface electrode 13 is composed of a conductor containing silver as a main component and scaly silver powder. . Reference numeral 14 denotes a resistor made of a thick film paste such as ruthenium oxide provided on the upper surface of the substrate 11 so as to be electrically connected to the pair of first upper surface electrodes 12. Reference numeral 16 denotes a protective layer made of resin that covers all of the resistor 14, a part of the first upper surface electrode 12, and a part of the second upper surface electrode 13. Reference numeral 17 denotes an end face electrode made of thin film sputtering provided on the back surface and the end face of the substrate 11 so as to be electrically connected to the pair of first top face electrodes 12 and the pair of second top face electrodes 13. Reference numeral 18 denotes a plating layer provided on the surface of the pair of second upper surface electrodes 13 and the surface of the pair of end surface electrodes 17, and this plating layer 18 usually has a two-layer structure of a nickel plating layer and a solder plating layer. Is.

上記した本発明の実施の形態2におけるチップ抵抗器においては、第1上面電極12を金を主成分とする導電体である金レジネートにより構成し、かつ第2上面電極13を銀を主成分とし鱗片状の銀粉を含む導電体で構成しているため、図4(a)に示すように焼成前に互いに接続されている第1上面電極12と第2上面電極13は焼成後においても図4(b)に示すように、第2上面電極13から第1上面電極12への拡散反応は抑制されることになり、これにより、第1上面電極12と第2上面電極13との重なり部分では金と銀との合金層12aを介して確実に接続されることになるため、断線は生じ難く、これにより、信頼性に優れたものが得られるものである。また、銀電極の硫化断線対策として、保護層16と第2上面電極13との界面に金レジネートからなる第1上面電極12を設けているため、銀を主成分とする第2上面電極13が硫化雰囲気によって断線しても金レジネートからなる第1上面電極12で導通を確保することができ、これにより、特に硫化雰囲気中での使用において信頼性に優れたチップ抵抗器が得られるものである。   In the above-described chip resistor according to the second embodiment of the present invention, the first upper surface electrode 12 is composed of a gold resinate that is a conductor mainly composed of gold, and the second upper surface electrode 13 is composed mainly of silver. Since it is composed of a conductor containing scale-like silver powder, the first upper surface electrode 12 and the second upper surface electrode 13 connected to each other before firing as shown in FIG. As shown in (b), the diffusion reaction from the second upper surface electrode 13 to the first upper surface electrode 12 is suppressed, so that in the overlapping portion between the first upper surface electrode 12 and the second upper surface electrode 13. Since the connection is ensured through the alloy layer 12a of gold and silver, disconnection is unlikely to occur, and thereby, an excellent reliability can be obtained. Moreover, since the 1st upper surface electrode 12 which consists of gold resinates is provided in the interface of the protective layer 16 and the 2nd upper surface electrode 13 as a countermeasure against the sulfide disconnection of a silver electrode, the 2nd upper surface electrode 13 which has silver as a main component is provided. Even if the connection is broken by a sulfur atmosphere, conduction can be ensured by the first upper surface electrode 12 made of a gold resinate, whereby a chip resistor having excellent reliability can be obtained particularly in use in a sulfur atmosphere. .

(実施の形態3)
以下、実施の形態3を用いて、本発明の特に請求項1に記載の発明について、図面を参照しながら説明する。
(Embodiment 3)
The third embodiment of the present invention will be described below with reference to the drawings.

図3は本発明の実施の形態3におけるチップ抵抗器の断面図を示したものである。   FIG. 3 shows a cross-sectional view of the chip resistor according to Embodiment 3 of the present invention.

図3において、11はアルミナ等の磁器からなる絶縁性を有する基板で、この基板11の上面の左右両端部には銀を主成分とし鱗片状の銀粉を含む導電体で構成された一対の第1上面電極12が設けられている。13は前記一対の第1上面電極12に一部が重なるように前記基板11の上面に設けられた第2上面電極で、この第2上面電極13は金を主成分とする導電体により構成されている。14は前記一対の第2上面電極13と電気的に接続されるように前記基板11の上面に設けられた酸化ルテニウム等の厚膜ペーストからなる抵抗体である。16は前記抵抗体14のすべてと第2上面電極13の一部および第1上面電極12の一部を覆う樹脂からなる保護層である。17は前記一対の第1上面電極12と電気的に接続されるように前記基板11の裏面と端面に設けられた薄膜スパッタからなる端面電極である。18は前記一対の第1上面電極12の表面および一対の端面電極17の表面に設けられためっき層で、このめっき層18は通常ニッケルめっき層とはんだめっき層の2層構造から構成されているものである。   In FIG. 3, reference numeral 11 denotes an insulating substrate made of porcelain such as alumina, and left and right ends of the upper surface of the substrate 11 are a pair of first conductors made of silver and containing a scale-like silver powder. One upper surface electrode 12 is provided. Reference numeral 13 denotes a second upper surface electrode provided on the upper surface of the substrate 11 so as to partially overlap the pair of first upper surface electrodes 12, and the second upper surface electrode 13 is made of a conductor mainly composed of gold. ing. Reference numeral 14 denotes a resistor made of a thick film paste such as ruthenium oxide provided on the upper surface of the substrate 11 so as to be electrically connected to the pair of second upper surface electrodes 13. Reference numeral 16 denotes a protective layer made of resin that covers all of the resistor 14, part of the second upper surface electrode 13, and part of the first upper surface electrode 12. Reference numeral 17 denotes an end face electrode made of thin film sputtering provided on the back and end faces of the substrate 11 so as to be electrically connected to the pair of first upper face electrodes 12. Reference numeral 18 denotes a plating layer provided on the surface of the pair of first upper surface electrodes 12 and the surface of the pair of end surface electrodes 17, and this plating layer 18 is generally composed of a two-layer structure of a nickel plating layer and a solder plating layer. Is.

上記した本発明の実施の形態3におけるチップ抵抗器においては、第2上面電極13を金を主成分とする導電体で構成し、かつ第1上面電極12を銀を主成分とし鱗片状の銀粉を含む導電体で構成しているため、図4(a)に示すように焼成前に互いに接続されている第1上面電極12と第2上面電極13は焼成後においても図4(b)に示すように、第1上面電極12から第2上面電極13への拡散反応は抑制されることになり、これにより、第1上面電極12と第2上面電極13との重なり部分では金と銀との合金層12aを介して確実に接続されることになるため、断線は生じ難く、これにより、信頼性に優れたものが得られるものである。また、第1上面電極12と抵抗体14との間に金を主成分とする導電体からなる第2上面電極13を形成しているため、第1上面電極12から抵抗体14に銀の成分が拡散するということはなくなり、これにより、抵抗値特性の変動が少なく信頼性に優れたチップ抵抗器が得られるものである。   In the above-described chip resistor according to the third embodiment of the present invention, the second upper surface electrode 13 is composed of a conductor whose main component is gold, and the first upper surface electrode 12 is a scaly silver powder whose main component is silver. 4 (a), the first upper surface electrode 12 and the second upper surface electrode 13, which are connected to each other before firing, are shown in FIG. 4 (b) even after firing. As shown, the diffusion reaction from the first upper surface electrode 12 to the second upper surface electrode 13 is suppressed, so that gold and silver are overlapped at the overlapping portion of the first upper surface electrode 12 and the second upper surface electrode 13. Therefore, disconnection is unlikely to occur, and an excellent reliability can be obtained. Further, since the second upper surface electrode 13 made of a conductor mainly composed of gold is formed between the first upper surface electrode 12 and the resistor 14, a silver component is formed from the first upper surface electrode 12 to the resistor 14. As a result, a chip resistor with little variation in resistance characteristic and excellent reliability can be obtained.

(実施の形態4)
以下、実施の形態4を用いて、本発明の特に請求項3,4に記載の発明について、図面を参照しながら説明する。
(Embodiment 4)
Hereinafter, the invention described in the third and fourth aspects of the present invention will be described with reference to the drawings by using the fourth embodiment.

図6(a)〜(c)、図7(a)〜(d)は本発明の実施の形態4におけるジャンパーチップ抵抗器の製造方法を示したもので、以下にその製造方法について説明する。   6 (a) to 6 (c) and FIGS. 7 (a) to 7 (d) show a manufacturing method of the jumper chip resistor according to the fourth embodiment of the present invention. The manufacturing method will be described below.

まず、図6(a)に示すように、純度約96%のアルミナからなるシート状の基板11aの上面に、金レジネートからなる第1上面電極12を升目状に形成する。   First, as shown in FIG. 6A, a first upper surface electrode 12 made of gold resinate is formed in a grid pattern on the upper surface of a sheet-like substrate 11a made of alumina having a purity of about 96%.

次に、図6(b)に示すように、複数の第1上面電極12と一部が重なるように銀を主成分とし鱗片状の銀粉を含む導電体からなる第2上面電極13をシート状の基板11aの上面に形成し、ピーク温度850℃のプロファイルで焼成することにより、前記第1上面電極12と第2上面電極13を安定な膜とする。   Next, as shown in FIG. 6B, the second upper surface electrode 13 made of a conductor containing silver as a main component and containing scaly silver powder so as to partially overlap the plurality of first upper surface electrodes 12 is formed into a sheet shape. The first upper surface electrode 12 and the second upper surface electrode 13 are formed into stable films by being formed on the upper surface of the substrate 11a and firing with a profile having a peak temperature of 850 ° C.

次に、図6(c)に示すように、第2上面電極13の一部を覆うように、第1上面電極12と第2上面電極13が並ぶ方向と直交する方向に樹脂からなる保護層16を帯状に形成し、ピーク温度200℃のプロファイルで焼成することにより、保護層16を安定な膜とする。   Next, as shown in FIG. 6C, a protective layer made of resin in a direction perpendicular to the direction in which the first upper surface electrode 12 and the second upper surface electrode 13 are arranged so as to cover a part of the second upper surface electrode 13. 16 is formed in a strip shape and fired with a profile having a peak temperature of 200 ° C., whereby the protective layer 16 is made a stable film.

次に、図7(a)に示すように、複数の第1上面電極12のみが切断されるようにシート状の基板11aに基板11aを上下方向に貫通するスリット11bをダイシングにより複数形成する。この場合、第1上面電極12は薄膜化が容易な金レジネートで構成されているため、スリット11bの形成時において第1上面電極12にバリが発生するということは少なくなり、これにより、形状ならびに特性が安定するものである。   Next, as shown in FIG. 7A, a plurality of slits 11b penetrating the substrate 11a in the vertical direction are formed in the sheet-like substrate 11a by dicing so that only the plurality of first upper surface electrodes 12 are cut. In this case, since the first upper surface electrode 12 is composed of a gold resinate that can be easily thinned, burrs are less likely to occur in the first upper surface electrode 12 when the slit 11b is formed. The characteristics are stable.

次に、図7(b)に示すように、シート状の基板11aの裏面に、複数のスリット11bと同一間隔でかつスリット11bの幅よりも広い幅のスリット19aを有するメタルマスク19を配置し、そしてシート状の基板11aの裏面側からスパッタ20を照射してシート状の基板11aの裏面側の一部とスリット11bの内壁に端面電極17を形成する。この時、端面電極17はシート状の基板11aの上面にまで回りこんで第2上面電極13の一部を覆うように形成してもよい。   Next, as shown in FIG. 7B, a metal mask 19 having slits 19a having the same interval as the plurality of slits 11b and wider than the width of the slits 11b is arranged on the back surface of the sheet-like substrate 11a. Then, the sputter 20 is irradiated from the back side of the sheet-like substrate 11a to form the end face electrode 17 on a part of the back side of the sheet-like substrate 11a and the inner wall of the slit 11b. At this time, the end surface electrode 17 may be formed so as to go around to the upper surface of the sheet-like substrate 11 a and cover a part of the second upper surface electrode 13.

次に、図7(c)に示すように、前記第1上面電極12と第2上面電極13が切断されないように、前記複数のスリット11bと直交する方向に、シート状の基板11aに基板11aを上下方向に貫通するスリット11cをダイシングにより形成して個片状基板11dに分割する。   Next, as shown in FIG. 7C, the substrate 11a is placed on the sheet-like substrate 11a in a direction orthogonal to the plurality of slits 11b so that the first upper surface electrode 12 and the second upper surface electrode 13 are not cut. A slit 11c penetrating in the vertical direction is formed by dicing to divide the substrate into individual pieces 11d.

最後に、図7(d)に示すように、端面電極17(図示せず)と第1上面電極12(図示せず)の露出部分にめっき層18を形成することにより、本発明の実施の形態4におけるジャンパーチップ抵抗器を得る。   Finally, as shown in FIG. 7D, the plating layer 18 is formed on the exposed portions of the end face electrode 17 (not shown) and the first upper surface electrode 12 (not shown), thereby implementing the present invention. A jumper chip resistor in form 4 is obtained.

図8は上記した本発明の実施の形態4におけるジャンパーチップ抵抗器の断面図を示したもので、上記した本発明の実施の形態4におけるジャンパーチップ抵抗器においては、第1上面電極12を金レジネートで構成し、かつ第2上面電極13を銀を主成分とし鱗片状の銀粉を含む導電体で構成しているため、図4(a)に示すように焼成前に互いに接続されている第1上面電極12と第2上面電極13は焼成後においても図4(b)に示すように、第2上面電極13から第1上面電極12への拡散反応は抑制されることになり、これにより、第1上面電極12と第2上面電極13との重なり部分では金と銀との合金層12aを介して確実に接続されることになるため、断線は生じ難く、これにより、信頼性に優れたものが得られるものである。   FIG. 8 shows a cross-sectional view of the jumper chip resistor according to the fourth embodiment of the present invention. In the jumper chip resistor according to the fourth embodiment of the present invention, the first upper surface electrode 12 is made of gold. Since the second upper surface electrode 13 is made of a resin and contains a scale-like silver powder, the second upper surface electrode 13 is connected to each other before firing as shown in FIG. As shown in FIG. 4B, the diffusion reaction from the first upper surface electrode 13 to the first upper surface electrode 12 is suppressed even after the first upper surface electrode 12 and the second upper surface electrode 13 are baked. In the overlapping portion of the first upper surface electrode 12 and the second upper surface electrode 13, since the connection is reliably made through the alloy layer 12 a of gold and silver, disconnection hardly occurs, and thereby excellent in reliability. Is what you get .

図9は従来のジャンパーチップ抵抗器と本発明の実施の形態4におけるジャンパーチップ抵抗器の特性ばらつきを比較した特性図を示したもので、この図9から明らかなように、本発明の実施の形態4におけるジャンパーチップ抵抗器は、第2上面電極13を銀を主成分とし鱗片状の銀粉を含む導電体で構成しているため、粒状の銀粉を用いた従来のジャンパーチップ抵抗器に比べて銀からなる第2上面電極13のパラジウムの含有比率が5重量%以下という具合に低くても、特性ばらつきは小さく低抵抗値が保証されるため、低抵抗値でかつ信頼性に優れたものが得られるものである。   FIG. 9 is a characteristic diagram comparing the characteristic variation between the conventional jumper chip resistor and the jumper chip resistor according to the fourth embodiment of the present invention. As is apparent from FIG. The jumper chip resistor in the fourth aspect is configured by the second upper surface electrode 13 made of a conductor containing silver as a main component and containing scaly silver powder, and therefore, compared to a conventional jumper chip resistor using granular silver powder. Even if the content ratio of palladium in the second upper surface electrode 13 made of silver is as low as 5% by weight or less, the characteristic variation is small and a low resistance value is guaranteed. Therefore, a low resistance value and excellent reliability can be obtained. It is obtained.

本発明に係るチップ抵抗器は、鱗片状の銀粉を用いて銀電極から金電極への拡散反応を抑制することにより断線不良の発生頻度が少なくなるようにしたものであり、特に微小の低抵抗チップ抵抗器やジャンパーチップ抵抗器に適用することにより有用となるものである。   The chip resistor according to the present invention uses a scaly silver powder to suppress the diffusion reaction from the silver electrode to the gold electrode, thereby reducing the frequency of occurrence of disconnection failure. This is useful when applied to a chip resistor or a jumper chip resistor.

本発明の実施の形態1におけるチップ抵抗器の断面図Sectional drawing of the chip resistor in Embodiment 1 of this invention 本発明の実施の形態2におけるチップ抵抗器の断面図Sectional drawing of the chip resistor in Embodiment 2 of this invention 本発明の実施の形態3におけるチップ抵抗器の断面図Sectional drawing of the chip resistor in Embodiment 3 of this invention (a)(b)本発明の実施の形態1〜3におけるチップ抵抗器の金電極と銀電極の接続状態を焼成前と焼成後で比較した部分断面図(A) (b) Partial sectional view comparing the connection state of the gold electrode and the silver electrode of the chip resistor in the first to third embodiments of the present invention before and after firing. 従来例と本発明の実施の形態1〜3におけるチップ抵抗器の導電体材料中のパラジウムの含有比率の影響を示す特性図The characteristic figure which shows the influence of the content rate of palladium in the conductor material of the chip resistor in the prior art example and Embodiments 1-3 of the present invention (a)〜(c)本発明の実施の形態4におけるジャンパーチップ抵抗器の製造方法を示す製造工程図(A)-(c) Manufacturing process figure which shows the manufacturing method of the jumper chip resistor in Embodiment 4 of this invention (a)〜(d)同ジャンパーチップ抵抗器の製造方法を示す製造工程図(A)-(d) Manufacturing process figure which shows the manufacturing method of the jumper chip resistor 同ジャンパーチップ抵抗器の断面図Cross section of the same jumper chip resistor 従来例と本発明の実施の形態4におけるジャンパーチップ抵抗器の導電体材料中のパラジウムの含有比率の影響を示す特性図The characteristic figure which shows the influence of the content rate of palladium in the conductor material of the prior art example and the jumper chip resistor in Embodiment 4 of this invention 従来のチップ抵抗器の断面図Cross-sectional view of a conventional chip resistor (a)(b)従来のチップ抵抗器における金電極と銀電極の接続状態を焼成前と焼成後で比較した部分断面図(A) (b) The partial sectional view which compared the connection state of the gold electrode and the silver electrode in the conventional chip resistor before baking and after baking

符号の説明Explanation of symbols

11 基板
11a シート状の基板
11b スリット
11d 個片状基板
12 第1上面電極
13 第2上面電極
14 抵抗体
16 保護層
17 端面電極
18 めっき層
DESCRIPTION OF SYMBOLS 11 Board | substrate 11a Sheet-like board | substrate 11b Slit 11d Single piece board | substrate 12 1st upper surface electrode 13 2nd upper surface electrode 14 Resistor 16 Protective layer 17 End surface electrode 18 Plating layer

Claims (4)

基板と、前記基板の上面の両端部に形成された一対の第1上面電極と、前記一対の第1上面電極上に少なくとも一部が重なるように形成された一対の第2上面電極と、前記一対の第2上面電極と電気的に接続されるように設けられた抵抗体とを備え、前記一対の第1上面電極と一対の第2上面電極のうちいずれか一方を金を主成分とする導電体で構成し、かついずれか他方を銀を主成分とし鱗片状の銀粉を含む導電体で構成したチップ抵抗器。 A pair of first upper surface electrodes formed on both ends of the upper surface of the substrate, a pair of second upper surface electrodes formed so as to at least partially overlap the pair of first upper surface electrodes, A resistor provided so as to be electrically connected to the pair of second upper surface electrodes, and one of the pair of first upper surface electrodes and the pair of second upper surface electrodes is mainly composed of gold. A chip resistor composed of a conductor and one of the other composed of a conductor containing silver as a main component and scaly silver powder. 銀を主成分とし鱗片状の銀粉を含む導電体に占めるパラジウムの含有比率を5重量%以下とした請求項1記載のチップ抵抗器。 The chip resistor according to claim 1, wherein the content ratio of palladium in a conductor containing silver as a main component and containing scaly silver powder is 5 wt% or less. 基板と、前記基板の上面に設けられた金レジネートからなる一対の第1上面電極と、前記一対の第1上面電極を橋絡するように形成された銀を主成分とする第2上面電極と、前記第2上面電極を覆う保護層とを有し、前記第2上面電極を鱗片状の銀粉を含む導電体で構成したジャンパーチップ抵抗器。 A substrate, a pair of first upper surface electrodes made of a gold resinate provided on the upper surface of the substrate, and a second upper surface electrode mainly composed of silver formed to bridge the pair of first upper surface electrodes; And a protective layer that covers the second upper surface electrode, and the second upper surface electrode is made of a conductor containing scale-like silver powder. シート状の基板の上面に金レジネートからなる複数の第1上面電極を形成する工程と、前記複数の第1上面電極と一部が重なるように銀を主成分とする複数の第2上面電極を前記シート状の基板の上面に形成する工程と、前記複数の第1上面電極のみが切断されるようにシート状の基板を上下方向に貫通するスリットを形成する工程と、前記シート状の基板の裏面側の一部と前記スリットの内壁に端面電極を形成する工程と、前記シート状の基板を個片状基板に分割する工程と、前記第1上面電極と端面電極の露出部分にめっき層を形成する工程とを有し、かつ前記第2上面電極を銀を主成分とし鱗片状の銀粉を含む導電体で構成したジャンパーチップ抵抗器の製造方法。 Forming a plurality of first upper surface electrodes made of gold resinate on an upper surface of a sheet-like substrate; and a plurality of second upper surface electrodes mainly composed of silver so as to partially overlap the plurality of first upper surface electrodes. Forming on the upper surface of the sheet-like substrate, forming a slit penetrating the sheet-like substrate in the vertical direction so that only the plurality of first upper surface electrodes are cut, and A step of forming an end face electrode on a part of the back side and the inner wall of the slit; a step of dividing the sheet-like substrate into a piece-like substrate; and a plating layer on exposed portions of the first upper face electrode and the end face electrode. And forming the jumper chip resistor, wherein the second upper surface electrode is made of a conductor containing silver as a main component and scaly silver powder.
JP2006025453A 2006-02-02 2006-02-02 Chip resistor, jumper chip resistor, and its manufacturing method Pending JP2007208029A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006025453A JP2007208029A (en) 2006-02-02 2006-02-02 Chip resistor, jumper chip resistor, and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006025453A JP2007208029A (en) 2006-02-02 2006-02-02 Chip resistor, jumper chip resistor, and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2007208029A true JP2007208029A (en) 2007-08-16

Family

ID=38487219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006025453A Pending JP2007208029A (en) 2006-02-02 2006-02-02 Chip resistor, jumper chip resistor, and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2007208029A (en)

Similar Documents

Publication Publication Date Title
JP7546012B2 (en) Chip Resistors
US8035476B2 (en) Chip resistor and method for making the same
JP4909077B2 (en) Chip resistor
JP2017123456A (en) Chip resistor element
JPWO2006011425A1 (en) Chip resistor and manufacturing method thereof
WO2017002565A1 (en) Wiring board, thermal head, and method for producing wiring board
WO2002071418A1 (en) Resistor
JP2017013334A (en) Wiring board and thermal head
JP2007194399A (en) Chip resistor and its manufacturing method
JP2008182128A (en) Chip resistor
JP2010153719A (en) Overvoltage protection parts and manufacturing method thereof
JP2009043883A (en) Chip resistor, and jumper chip component
JP2008204684A (en) Jumper chip component and its manufacturing method
JP2000306711A (en) Multiple chip resistor and production thereof
JP5261947B2 (en) Low resistance chip resistor and manufacturing method thereof
JP2007208029A (en) Chip resistor, jumper chip resistor, and its manufacturing method
JP2008135502A (en) Chip resistor
JP2007188971A (en) Jumper chip component
JP2002064003A (en) Chip resistor and its manufacturing method
JP2009246147A (en) Method of manufacturing chip resistor
JP2011142117A (en) Jumper chip component and method for manufacturing the same
JP5135745B2 (en) Chip component and manufacturing method thereof
JP2019062235A (en) Wiring board, thermal head, and method for producing wiring board
JP2008263054A (en) Chip resistor
JPH07176402A (en) Square chip fixed resistor