JP2007195096A - 電子カメラ - Google Patents

Abstract

【構成】ＣＣＤイメージャ１６は、２次元に広がる複数の受光素子が配列された撮像面を有する。撮像面で生成された被写界像は、ＴＧ／ＳＧ１８によって読み出される。ＣＰＵ２８は、読み出された被写界像を形成する欠陥画素を補正する。ここで、ＴＧ／ＳＧ１８は、撮像面にラスタ走査を施す。また、ＣＰＵ２８は、欠陥画素の周辺に存在する周辺画素のうち欠陥画素が属するラインと同じラインに属する特定画素のみに注目して補正処理を行う。
【効果】画素欠陥が補正された画像データを速やかに取得することができる。
【選択図】図１

Description

この発明は、電子カメラに関し、特にたとえば、撮像素子で生成された被写界像を形成する画素の欠陥を補正する、電子カメラに関する。

従来のこの種の装置の一例が、特許文献１に開示されている。この従来技術によれば、イメージセンサの欠陥画素が、メカニカルシャッタが閉じられた状態での露光によってイメージセンサで生成された黒画像データに基づいて検出される。検出された欠陥画素の座標データは、メモリに一旦記憶される。被写界を表す画像データの欠陥画素は、メモリに記憶された座標データを参照して、メディアンフィルタによって補正される。
特開２００４−２３３３１号公報［H04N 5/335］

しかし、従来技術では、画素欠陥補正処理は、１フレームの画像データがＳＤＲＡＭに確保された後に実行される。このため、画素欠陥が補正された画像データが得られるまでに時間がかかるという問題が生じる。

それゆえに、この発明の主たる目的は、画素欠陥が補正された画像データを速やかに取得することができる、電子カメラを提供することである。

請求項１の発明に従う電子カメラ(10)は、２次元に広がる複数の画素が配列された撮像面を有する撮像手段(16)、撮像面で生成された被写界像を読み出す読み出し手段(18)、および読み出し手段によって読み出された被写界像を形成する欠陥画素を補正する補正手段(S19, S23, S27)を備え、読み出し手段は撮像面にラスタ走査を施し、補正手段は、欠陥画素の周辺に存在する周辺画素のうち欠陥画素が属するラインと同じラインに属する特定画素のみに注目して補正処理を行う。

撮像手段は、２次元に広がる複数の画素が配列された撮像面を有する。撮像面で生成された被写界像は、読み出し手段によって読み出される。補正手段は、読み出し手段によって読み出された被写界像を形成する欠陥画素を補正する。ここで、読み出し手段は、撮像面にラスタ走査を施す。また、補正手段は、欠陥画素の周辺に存在する周辺画素のうち欠陥画素が属するラインと同じラインに属する特定画素のみに注目して補正処理を行う。

このように、撮像面はラスタ走査を施され、補正処理は欠陥画素が属するラインと同じラインに属する特定画素に注目して実行される。これによって、読み出し手段の読み出し処理と並行して欠陥画素の補正処理を行うことができ、補正に要する時間の短縮化が図られる。つまり、画素欠陥が補正された画像データの速やかな取得が可能となる。

請求項２の発明に従う電子カメラは、請求項１に従属し、複数の画素をそれぞれ覆う複数の色要素を有する色フィルタ(14)をさらに備え、複数の色要素の各々は複数の色のいずれか１つを有し、特定画素は欠陥画素が有する色情報と同じ色情報を有する。

請求項３の発明に従う電子カメラは、請求項１または２に従属し、ラスタ走査は飛び越し走査であり、読み出し手段は複数フィールド期間かけて被写界像を読み出し、補正手段は、注目する１フィールド期間に読み出された部分被写界像に属する欠陥画素を注目する１フィールド期間の次の１フィールド期間に補正する。

この発明によれば、撮像面はラスタ走査を施され、補正処理は欠陥画素が属するラインと同じラインに属する特定画素に注目して実行される。これによって、読み出し手段の読み出し処理と並行して欠陥画素の補正処理を行うことができ、補正に要する時間の短縮化が図られる。つまり、画素欠陥が補正された画像データの速やかな取得が可能となる。

この発明の上述の目的，その他の目的，特徴および利点は、図面を参照して行う以下の実施例の詳細な説明から一層明らかとなろう。

図１を参照して、この実施例のディジタルカメラ（電子カメラ）１０は、光学レンズ１２を含む。被写界を表す光学像は、光学レンズ１２を経てＣＣＤイメージャ１６の撮像面に照射される。撮像面は、図２に示す原色ベイヤ配列を有する色フィルタ１４によって覆われる。

図２によれば、色フィルタ１４は、各々がＲ(Red)、Ｇ(Green)またはＢ(Blue)を有する複数のフィルタ要素によって形成される。偶数番目の水平ラインはＲのフィルタ要素とＧのフィルタ要素とによって形成され、奇数番目の水平ラインはＧのフィルタ要素とＢのフィルタ要素とによって形成される。

このような配列を有する複数のフィルタ要素は、撮像面を形成する複数の受光素子にそれぞれ対応する。したがって、各々の受光素子で生成される電荷量は、Ｒ(Red)、Ｇ(Green)およびＢ(Blue)のいずれか１つの光量を反映する。なお、受光素子は、“画素”と定義してもよい。

電源が投入されると、ＣＰＵ２８は、被写界のスルー画像をＬＣＤモニタ５０に表示するスルー画像処理を実行するべく、スイッチＳＷ１およびＳＷ２を端子Ｔ１およびＴ３にそれぞれ接続し、プリ露光および間引き読み出しの繰り返しをＴＧ／ＳＧ(Timing Generator / Signal Generator)１８に命令する。

ＴＧ／ＳＧ１８は、垂直同期信号Ｖｓｙｎｃを１／３０秒毎に発生し、これに同期する複数のタイミング信号をＣＣＤイメージャ１６およびＣＤＳ／ＡＧＣ／ＡＤ回路２０の各々に与える。ＣＣＤイメージャ１６の撮像面は、垂直同期信号Ｖｓｙｎｃが発生する毎にプリ露光を施され、これによって生成された電荷の一部は、ラスタ走査態様でＣＣＤイメージャ１６から読み出される。読み出された電荷によって形成される低解像度の生画像信号は、３０ｆｐｓのフレームレートを有する。

ＣＤＳ／ＡＧＣ／ＡＤ回路２０は、ＣＣＤイメージャ１６から出力された生画像信号に相関２重サンプリング，自動ゲイン調整およびＡ／Ｄ変換の一連の処理を施し、ディジタル信号である生画像データを出力する。ＣＤＳ／ＡＧＣ／ＡＤ回路２０から出力された生画像データは、スイッチＳＷ１およびＳＷ２を経て、信号処理回路２２に与えられる。

信号処理回路２２は、与えられた生画像データに白バランス調整，色分離，ＹＵＶ変換などの処理を施す。これによって生成されたＹＵＶ形式の画像データは、バッファ回路２４およびバスＢ１を経てメモリ制御回路４２に与えられ、メモリ制御回路４２によってＳＤＲＡＭ４４に書き込まれる。

ビデオエンコーダ４８は、こうしてＳＤＲＡＭ４４に格納された画像データをメモリ制御回路４２を通して読み出す。読み出された画像データは、バスＢ１およびバッファ回路４６を経てビデオエンコーダ４８に与えられ、ＮＴＳＣ方式のコンポジットビデオ信号に変換される。変換されたコンポジットビデオ信号はＬＣＤモニタ５０に与えられ、この結果、被写界を表すスルー画像が再現される。

輝度評価回路２６は、信号処理回路２２によって生成された画像データに基づいて、１／３０秒毎に被写界の輝度を評価する。評価結果つまり輝度評価値は、ＣＰＵ２８によるスルー画像用ＡＥ処理に利用される。ＣＰＵ２８は、輝度評価値に基づいて最適露光時間を算出し、算出された最適露光時間に従うプリ露光処理をＴＧ／ＳＧ１８に命令する。この結果、ＬＣＤモニタ５０に表示されるスルー画像の明るさが適度に調整される。

シャッタボタン３０が半押しされると、ＣＰＵ２８は、記録用ＡＥ処理を実行する。ＣＣＤイメージャ１６のプリ露光時間は、上述の輝度評価値に基づいてより厳密に調整される。記録用ＡＥ処理によってＴＧ／ＳＧ１８に設定された最適露光時間は、シャッタボタン３０の半押し状態が継続される限り、変更されることはない。

シャッタボタン３０が全押しされると、ＣＰＵ２８は、その後に発生した垂直同期信号Ｖｓｙｎｃに応答してＴＧ／ＳＧ１８，スイッチＳＷ１およびＳＷ２の設定を変更する。つまり、ＣＰＵ２８は、本露光および全画素読み出しを１回ずつ実行することをＴＧ／ＳＧ１８に命令し、スイッチＳＷ１を端子Ｔ２に接続し、そしてスイッチＳＷ２を端子Ｔ４に接続する。

ＴＧ／ＳＧ１８は、記録用ＡＥ処理によって算出された最適露光期間に従う本露光処理をＣＣＤイメージャ１６に施し、これによって生成された電荷の全てをラスタ走査態様でＣＣＤイメージャ１６から読み出す。ただし、撮像面はこのとき、飛び越し態様で走査される。全ての電荷によって形成される高解像度の生画像信号は、３フィールド期間（＝１／３０秒＊３）かけて、図４（Ａ）〜図４（Ｃ）に示す要領でＣＣＤイメージャ１６から出力される。

第１フィールドの生画像信号は、図４（Ａ）に示すように、“３＊ｎ”番目（ｎ：０，１，２，…；以下同じ）の水平ラインによって形成される。第２フィールドの生画像信号は、図４（Ｂ）に示すように、“３＊ｎ−１”番目の水平ラインによって形成される。第３フィールドの生画像信号は、図４（Ｃ）に示すように、“３＊ｎ−２”番目の水平ラインによって形成される。

こうしてＣＣＤイメージャ１６から出力された各フィールドの生画像信号は、ＣＤＳ／ＡＧＣ／ＡＤ回路２０で上述と同じ処理を施され、生画像データに変換される。変換された生画像データは、スイッチＳＷ１を経てバッファ回路３２に与えられ、その後バスＢ１およびメモリ制御回路４２を経てＳＤＲＡＭ４４に書き込まれる。

ＣＰＵ２８は、こうしてＳＤＲＡＭ４４に蓄積される３フィールドの生画像データの画素欠陥を、メディアンフィルタ処理によって補正する。この画素欠陥補正は、欠陥画素の周辺に存在する画素のうち欠陥画素が属する水平ラインと同じ水平ラインに属する特定画素のみに注目して実行される。たとえば、図４（Ａ）に太線で示すＧ画素が欠陥画素である場合、特定画素は、欠陥画素と同じ水平ラインに属し、かつ欠陥画素に最も近い２つのＧ画素（斜線あり）となる。

図３に示すように、第１フィールドの生画像データに向けた画素欠陥補正処理は、第２フィールドの生画像信号のＣＣＤイメージャ１６からの読み出し処理と並行して実行される。同様に、第２フィールドの生画像データに向けた画素欠陥補正処理は、第３フィールドの生画像信号のＣＣＤイメージャ１６からの読み出し処理と並行して実行される。第３フィールドの生画像データに向けた画素欠陥補正処理は、第３フィールドの生画像データがＳＤＲＡＭ４４に格納された後に実行される。

このように、欠陥画素が属するラインと同じラインに属する特定画素に注目することで、ＣＣＤイメージャ１６からの生画像信号の読み出し処理と並行して欠陥画素の補正処理を行うことができ、補正処理に要する時間の短縮化が図られる。つまり、画素欠陥が補正された画像データの速やかな取得が可能となる。

画素欠陥補正が完了すると、ＣＰＵ２８は、記録処理を実行するべく、信号処理回路２２，ＪＰＥＧエンコーダ３８およびＩ／Ｆ５２に命令を与える。信号処理回路２２は、ＳＤＲＡＭ４４に格納された３フィールドの生画像データを、メモリ制御回路４２を通してプログレッシブ走査態様で読み出す。読み出された生画像データは、バスＢ１，バッファ回路３４およびスイッチＳＷ２を介して信号処理回路２２に与えられ、ＹＵＶ形式の画像データに変換される。変換された画像データはバッファ回路２４およびバスＢ１を介してメモリ制御回路４２に与えられ、メモリ制御回路４２によってＳＤＲＡＭ４４に書き込まれる。

ＪＰＥＧエンコーダ３８は、こうしてＳＤＲＡＭ４４に格納された画像データをメモリ制御回路４２を通して読み出す。読み出された画像データは、バスＢ１およびバッファ回路３６を経てＪＰＥＧエンコーダ３８に与えられ、ＪＰＥＧ圧縮を施される。これによって生成された圧縮画像データは、バッファ回路４０およびバスＢ１を経てメモリ制御回路４２に与えられ、これによってＳＤＲＡＭ４４に書き込まれる。

Ｉ／Ｆ５２は、ＳＤＲＡＭ４４に格納された圧縮画像データをメモリ制御回路４２を通して読み出し、読み出された圧縮画像データをファイル形式で記録媒体５４に記録する。

ＣＰＵ２８は、具体的には、図５および図６に示すフロー図に従う処理を実行する。なお、これらのフロー図に対応する制御プログラムは、フラッシュメモリ５６に記憶される。

まず図５に示すステップＳ１でスルー画像処理を実行する。これによって、被写界のスルー画像がＬＣＤモニタ５０に表示される。ステップＳ３では、シャッタボタン３０が半押しされたか否かを判別し、ＮＯであればステップＳ５でスルー画像用ＡＥ処理を実行する。この結果、スルー画像の明るさが適度に調整される。シャッタボタン３０が半押しされると、ステップＳ７で記録用ＡＥ処理を実行する。さＣＣＤイメージャ１６の露光時間は、厳格に調整される。

ステップＳ９ではシャッタボタン３０が全押しされたか否かを判別し、ステップＳ１１ではシャッタボタン３０の操作が解除されたか否かを判別する。シャッタボタン３０が全押しされたときはステップＳ１３に進み、シャッタボタン３０の操作が解除されたときはステップＳ３に戻る。

ステップＳ１３では垂直同期信号Ｖｓｙｎｃが発生したか否かを判別し、ＹＥＳであればステップＳ１５で設定変更処理を実行する。具体的には、本露光および全画素読み出しの実行をＴＧ／ＳＧ１８に命令し、スイッチＳＷ１およびＳＷ２を端子Ｔ２およびＴ４に接続する。

図３から分かるように、本露光は、シャッタボタン３０が全押しされた後の最初の垂直同期信号Ｖｓｙｎｃに応答して実行される。また、本露光に基づく第１フィールドの生画像データのＳＤＲＡＭ４４への書き込みは、本露光の後の２回目の垂直同期信号Ｖｓｙｎｃが発生した時点で完了する。同様に、本露光に基づく第２フィールドの生画像データのＳＤＲＡＭ４４への書き込みは、本露光の後の３回目の垂直同期信号Ｖｓｙｎｃが発生した時点で完了し、本露光に基づく第３フィールドの生画像データのＳＤＲＡＭ４４への書き込みは、本露光の後の４回目の垂直同期信号Ｖｓｙｎｃが発生した時点で完了する。

したがって、ステップＳ１７では垂直同期信号Ｖｓｙｎｃがさらに２回発生したか否かを判別し、ＹＥＳと判断されたときにステップＳ１９で第１フィールド向けの画素欠陥補正を実行する。さらに垂直同期信号Ｖｓｙｎｃが１回発生すると、ステップＳ２１でＹＥＳと判断し、ステップＳ２３で第２フィールド向けの画素欠陥補正を実行する。その後さらに垂直同期信号Ｖｓｙｎｃが１回発生すると、ステップＳ２５でＹＥＳと判断し、ステップＳ２７で第３フィールド向けの画素欠陥補正を実行する。ステップＳ２７の処理が完了すると、ステップＳ２９で記録処理を実行する。この結果、本露光によって撮影された被写界像が、ＪＰＥＧ圧縮ファイルとして記録媒体５４に記録される。

以上の説明から分かるように、ＣＣＤイメージャ１６は、２次元に広がる複数の受光素子が配列された撮像面を有する。撮像面で生成された被写界像は、ＴＧ／ＳＧ１８によって読み出される。ＣＰＵ２８は、読み出された被写界像を形成する欠陥画素を補正する(S19, S23, S27)。ここで、ＴＧ／ＳＧ１８は、撮像面にラスタ走査を施す。また、ＣＰＵ２８は、欠陥画素の周辺に存在する周辺画素のうち欠陥画素が属するラインと同じラインに属する特定画素のみに注目して補正処理を行う。

このように、撮像面はラスタ走査を施され、補正処理は欠陥画素が属するラインと同じラインに属する特定画素に注目して実行される。これによって、ＣＣＤイメージャ１６からの被写界像の読み出し処理と並行して欠陥画素の補正処理を行うことができ、補正に要する時間の短縮化が図られる。つまり、画素欠陥が補正された画像データの速やかな取得が可能となる。

なお、この実施例では、イメージセンサとしてＣＣＤイメージャを用いるようにしているが、撮像面がラスタ走査（飛び越し操作）を施される限り、ＣＣＤイメージャに限られないことは言うまでもない。

この発明の一実施例の構成を示すブロック図である。 図１実施例に適用される色フィルタの構成の一例を示す図解図である。 図１実施例の動作の一部を示すタイミング図である。 （Ａ）は第１フィールドで読み出される画素の一部を示す図解図であり、（Ｂ）は第２フィールドで読み出される画素の一部を示す図解図であり、そして（Ｃ）は第３フィールドで読み出される画素の一部を示す図解図である。 図１実施例に適用されるＣＰＵの動作の一部を示すフロー図である。 図１実施例に適用されるＣＰＵの動作の他の一部を示すフロー図である。

符号の説明

１０ …ディジタルカメラ
１４ …色フィルタ
１６ …ＣＣＤイメージャ
２２ …信号処理回路
２８ …ＣＰＵ
４４ …ＳＤＲＡＭ

Claims (3)

1. ２次元に広がる複数の画素が配列された撮像面を有する撮像手段、
   前記撮像面で生成された被写界像を読み出す読み出し手段、および
   前記読み出し手段によって読み出された被写界像を形成する欠陥画素を補正する補正手段を備え、
   前記読み出し手段は前記撮像面にラスタ走査を施し、
   前記補正手段は、前記欠陥画素の周辺に存在する周辺画素のうち前記欠陥画素が属するラインと同じラインに属する特定画素のみに注目して補正処理を行う、電子カメラ。
2. 前記複数の画素をそれぞれ覆う複数の色要素を有する色フィルタをさらに備え、
   前記複数の色要素の各々は複数の色のいずれか１つを有し、
   前記特定画素は前記欠陥画素が有する色情報と同じ色情報を有する、請求項１記載の電子カメラ。
3. 前記ラスタ走査は飛び越し走査であり、
   前記読み出し手段は複数フィールド期間かけて前記被写界像を読み出し、
   前記補正手段は、注目する１フィールド期間に読み出された部分被写界像に属する欠陥画素を前記注目する１フィールド期間の次の１フィールド期間に補正する、請求項１または２記載の電子カメラ。

Images