JP2007195079A

JP2007195079A - 再生回路

Info

Publication number: JP2007195079A
Application number: JP2006013306A
Authority: JP
Inventors: Michiaki Yoneda; 道昭米田
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2006-01-23
Filing date: 2006-01-23
Publication date: 2007-08-02
Also published as: GB2438272B; US20070174756A1; GB2438272A; GB0701179D0; CN101009951A

Abstract

【課題】ＬＳＩがＤＳＤデータのフォーマットに対応していなくても、Ｄ／Ａ変換用ＩＣが、そのＤＳＤデータをＤ／Ａ変換できるようにする。
【解決手段】変換回路３２に、ステレオＤＳＤデータを、左チャンネルおよび右チャンネルのＤＳＤデータに分離するとともに、その分離した左チャンネルおよび右チャンネルのＤＳＤデータを同時に出力するシフトレジスタを設ける。ステレオＰＣＭデータを左チャンネルおよび右チャンネルのアナログオーディオ信号にＤ／Ａ変換するときには、インターフェイス回路３１から出力されるステレオＰＣＭデータをそのままＤ／Ａコンバータ回路３３に供給する。ステレオＤＳＤデータを左チャンネルおよび右チャンネルのアナログオーディオ信号にＤ／Ａ変換するときには、出力回路３１から出力されるステレオＤＳＤデータを、変換回路３２により分離および同時化の処理をしてからＤ／Ａコンバータ回路３３に供給する
【選択図】図１

Description

この発明は再生回路に関する。

デジタルオーディオ機器におけるデジタルオーディオデータは、一般にＰＣＭ変調により得られる２の補数形式を標準としている（以下、このデジタルオーディオデータを「ＰＣＭデータ」と呼ぶ）。例えば、ＣＤにおけるＰＣＭデータは、もとのアナログオーディオ信号を、サンプリング周波数が44.1ｋHzで、１サンプルが16ビットに量子化したデジタルデータである。

図５において、符号PCM_DATAは、デジタルオーディオ用のＬＳＩから出力されるＰＣＭデータの一例を示す。すなわち、このＰＣＭデータPCM-DATAは、ＬＳＩからシリアルに出力されるもので、複数のワードから構成されるとともに、その１ワードが１サンプルに対応する。図５の例においては、１サンプルが32ビットの場合であり、したがって、１ワードが32ビットである。

そして、このＰＣＭデータPCM_DATAは、左チャンネルのデジタルオーディオデータのビットＬ0〜Ｌ31と、右チャンネルのデジタルオーディオデータのビットＲ0〜Ｒ31とを１ワードごとに交互に有するとともに、各ワードはＬＳＢファーストとされている。

このようなＰＣＭデータPCM_DATAに対し、図６に示すように、もとのアナログオーディオ信号（図６Ａ）を、ΔΣ変調によりシリアルな１ビットのデータ列（図６Ｂ）に変換したデジタルデータが知られている。

このΔΣ変調により得られるデジタルデータ（図６Ｂ）は「ＤＳＤデータ」と呼ばれているが、このＤＳＤデータDSD_DATAは、もとのアナログオーディオ信号の振幅に比例してパルスの密度が変化するパルス密度変調信号でもある。そして、このＤＳＤデータDSD_DATAは、楽曲データ（楽曲として再生されるデジタルオーディオデータ）をＳＡＣＤに記録・再生するときのデータ形式として採用され、高音質な記録・再生を実現している。

そして、Ｄ／Ａ変換用のＩＣとして、ＰＣＭデータPCM_DATAと、ＤＳＤデータDSD_DATAとの両方に対応したものがある。この両方に対応したＤ／Ａ変換用のＩＣでＤ／Ａ変換を行う場合には、例えば図７に示すようにデジタルデータを供給する。すなわち、図７において、符号３３はそのＤ／Ａ変換用のＩＣを示し、図７ＡはＰＣＭデータPCM_DATAをＤ／Ａ変換する場合、図７ＢはＤＳＤデータDSD_DATAをＤ／Ａ変換する場合である。

そして、ＰＣＭデータPCM_DATAをＤ／Ａ変換する場合には、図７Ａに示すように、ＩＣ３３には、ＰＣＭデータPCM_DATAを供給するとともに、図５に示すようなチャンネルクロックLRCKと、ビットクロックBCKとを供給する。この場合、チャンネルクロックLRCKは、ＰＣＭデータPCM_DATAのワードが左チャンネルのとき“１”となり、右チャンネルのとき“０”となるものである。また、ビットクロックBCKは、ＰＣＭデータPCM_DATAのビットＬ0〜Ｌ31、Ｒ0〜Ｒ31に同期したクロックである。

さらに、ＩＣ３３には、マスタークロックMCKも供給する。なお、もとのアナログオーディオ信号に対するサンプリング周波数を周波数ｆsとすれば、チャンネルクロックLRCKは周波数ｆs、ビットクロックBCKは周波数64ｆs、マスタークロックMCKは周波数128ｆsである。

このようにすると、ＩＣ３３において、ＰＣＭデータPCM_DATAの左チャンネルのワードと、右チャンネルのワードとが、チャンネルクロックLRCKおよびビットクロックBCKにより同時化され、その同時化されたワードがマスタークロックMCKによりＤ／Ａ変換されてアナログオーディオ信号Ｌ、Ｒが出力される。

一方、ＤＳＤデータDSD_DATAをＤ／Ａ変換する場合には、図７Ｂに示すように、ＩＣ３３には、左チャンネルのＤＳＤデータDSD_Lと、右チャンネルのＤＳＤデータDSD_Rとを供給するとともに、ビットクロックBCKおよびマスタークロックMCKを供給する。なお、ビットクロックBCKは周波数32ｆs、マスタークロックMCKは周波数128ｆsである。

このようにすると、ＩＣ３３において、左チャンネルのＤＳＤデータDSD_Lおよび右チャンネルのＤＳＤデータDSD_Rが、それぞれ積分されてアナログオーディオ信号Ｌ、ＲにＤ／Ａ変換され、この信号Ｌ、Ｒが出力される。

なお、上記ようなＤ／Ａ変換用のＩＣ３３として、例えばCirrus Logic社の「CS4391」やBurr-Brown社の「PCM1702」がある。

また、先行技術文献として例えば以下のものがある。
著者不明、"スーパーオーディオCD -スーパーオーディオCDとは"、［Online］、２００５年１０月１４日、ソニー株式会社ＨＥＮＣオーディオ事業本部スーパーオーディオＣＤ事業室、［２００５年１２月２８日検索］、インターネット（ＵＲＬ：http://www.super-audiocd.com/aboutsacd/format.html）

上述のように、Ｄ／Ａ変換用のＩＣ３３は、ＰＣＭデータPCM_DATAでもＤＳＤデータDSD_DATAでも適切にＤ／Ａ変換ができる。また、デジタルオーディオ用のＬＳＩからは、そのＤ／Ａ変換用のＩＣ３３に適したフォーマットのＰＣＭデータPCM_DATAを得ることができる。

ところが、そのデジタルオーディオ用のＬＳＩからＤＳＤデータDSD_DATAが出力されるとき、そのＤＳＤデータDSD_DATAは、図８に示すように、左チャンネルのＤＳＤデータDSD_Lと、右チャンネルのDSD_Rとが、32ビットずつ交互に配列されたデータとなる。したがって、ＬＳＩから出力されるＤＳＤデータをそのまま図７により説明したＤ／Ａ変換用のＩＣ３３に供給することはできない。もちろん、図７のＤ／Ａ変換用のＩＣ３３に適したＰＣＭデータPCM_DATAと、ＤＳＤデータDSD_L、DSD_Rとの両方を出力できるデジタルオーディオデータ用のＬＳＩもあるが、そのようなＬＳＩは限られていて高価である。

この発明は、このような問題点を解決し、ＬＳＩから出力されるＤＳＤデータDSD_DATAが図８に示すようなＤＳＤデータであっても、図７のＤ／Ａ変換用のＩＣ３３により適切にＤ／Ａ変換できるようにするものである。

この発明においては、
シリアルなステレオＰＣＭデータとシリアルなステレオＤＳＤデータとを選択的に出力する出力回路と、
デジタルオーディオデータを左チャンネルおよび右チャンネルのアナログオーディオ信号にＤ／Ａ変換するＤ／Ａコンバータ回路と、
変換回路と
を有し、
上記ステレオＰＣＭデータは、左チャンネルのＰＣＭデータと、右チャンネルのＰＣＭデータとを、１ワードごとに交互に有し、
上記ステレオＤＳＤデータは、左チャンネルのＤＳＤデータと、右チャンネルのＤＳＤデータとを、１ワードごとに交互に有し、
上記Ｄ／Ａコンバータ回路は、
上記ステレオＰＣＭデータが供給されたときには、そのステレオＰＣＭデータを左チャンネルおよび右チャンネルのアナログオーディオ信号にＤ／Ａ変換し、
上記左チャンネルのＤＳＤデータおよび右チャンネルのＤＳＤデータが供給されたときには、その左チャンネルのＤＳＤデータおよび右チャンネルのＤＳＤデータを左チャンネルおよび右チャンネルのアナログオーディオ信号にＤ／Ａ変換する
ものであり、
上記変換回路は、上記ステレオＤＳＤデータを、上記左チャンネルのＤＳＤデータと、上記右チャンネルのＤＳＤデータとに分離するとともに、その分離した左チャンネルおよび右チャンネルのＤＳＤデータを同時に出力するシフトレジスタを有し、
上記ステレオＰＣＭデータを上記左チャンネルおよび右チャンネルのアナログオーディオ信号にＤ／Ａ変換するときには、上記出力回路から出力される上記ステレオＰＣＭデータをそのまま上記Ｄ／Ａコンバータ回路に供給し、
上記ステレオＤＳＤデータを上記左チャンネルおよび右チャンネルのアナログオーディオ信号にＤ／Ａ変換するときには、上記出力回路から出力される上記ステレオＤＳＤデータを、上記変換回路により上記分離および同時化の処理をしてから上記Ｄ／Ａコンバータ回路に供給する
ようにした再生回路
とするものである。

この発明によれば、ＬＳＩがＤＳＤデータのフォーマットに対応していなくても、Ｄ／Ａ変換用のＩＣによりＤ／Ａ変換することができ、このとき、高価なＬＳＩを必要としない。

〔１〕システム全体の構成の例
図１は、家庭などにおけるオーディオ用のクライアント・サーバシステムの一例を示し、符号１０はサーバ、符号２０はクライアント、符号４０はＬＡＮなどのネットワークである。そして、詳細は後述するが、この発明はクライアント２０に適用され、このクライアント２０において、ＰＣＭデータPCM_DATAおよびＤＳＤデータDSD_DATAがＤ／Ａ変換されて楽曲の再生が行われる。

すなわち、サーバ１０は、プログラムを実行するＣＰＵ１１と、各種のプログラムが書き込まれているＲＯＭ１２と、ワークエリア用のＲＡＭ１３とを有し、これらＣＰＵ１１およびメモリ１２、１３はシステムバス１９に接続されている。さらに、システムバス１９には、大容量のストレージとしてハードディスク装置１４が接続されている。

このハードディスク装置１４は、クライアント２０に提供する楽曲の楽曲データを蓄積しているものであり、その楽曲データは、ＰＣＭデータPCM_DATAのファイルあるいはＤＳＤデータDSD_DATAのファイルの状態でハードディスク装置１４に蓄積されている。

また、ハードディスク装置１４にはテーブルが用意され、このテーブルに、ハードディスク装置１４が蓄積している楽曲およびその楽曲データについての情報、例えば、アルバム名、曲名、アーティスト名、ＰＣＭデータPCM_DATAおよびＤＳＤデータDSD_DATAのどちらであるか、サンプリング周波数、チャンネル数、ビット数などの情報が蓄積されている。この情報は、例えばクライアント２０から楽曲のダウンロードの要求があったときに使用される。

さらに、サーバ１０は通信インターフェイス１５を有する。この通信インターフェイス１５は、ＴＣＰ／ＩＰによりサーバ１０をネットワーク４０を通じてクライアント２０に接続するものである。このため、通信インターフェイス１５は、システムバス１９に接続されるとともに、ネットワーク４０に接続されている。また、サーバ１０は、楽曲管理者用のユーザインターフェイスとして、各種の操作キー１６およびＬＥＤなどの表示手段１７を有し、サーバ１０の操作や状態のモニタなどができるようにされている。

一方、クライアント２０は、プログラムを実行するＣＰＵ２１と、各種のプログラムが書き込まれているＲＯＭ２２と、ワークエリア用のＲＡＭ２３とを有し、これらＣＰＵ２１およびメモリ２２、２３はシステムバス２９に接続されている。

さらに、クライアント２０は通信インターフェイス２５を有する。この通信インターフェイス２５は、ＴＣＰ／ＩＰによりクライアント２０をネットワーク４０を通じてサーバ１０に接続するものである。このため、通信インターフェイス２５は、システムバス２９に接続されるとともに、楽曲のダウンロード時、ネットワーク４０に接続される。また、クライアント２０は、ユーザインターフェイスとして、各種の操作キー２６およびＬＣＤなどの表示手段２７を有し、クライアント２０の操作やモニタなどができるようにされている。

そして、この例においては、インターフェイス回路３１を通じて変換回路３２がシステムバス２９に接続されるとともに、変換回路３２にＤ／Ａコンバータ回路（Ｄ／Ａ変換用のＩＣ）３３が接続されている。この場合、インターフェイス回路３１は、通信回路２５などとともにＬＳＩ化されているものである。また、変換回路３２は、詳細は後述するが、ＤＳＤデータDSD_DATAをＤ／Ａコンバータ回路３３によりＤ／Ａ変換できる形式に変換するためのものであり、ＰＣＭデータPCM_DATAから楽曲を再生する場合には、バイパスされる。

また、Ｄ／Ａコンバータ回路３３は、ＰＣＭデータから左チャンネルおよび右チャンネルのアナログオーディオデータをＤ／Ａ変換できるとともに、変換回路３２により変換されたＤＳＤデータから左チャンネルおよび右チャンネルのアナログオーディオデータをＤ／Ａ変換できる構成とされている。そして、Ｄ／Ａコンバータ回路３３のアナログ出力端が、アンプ３４Ｌ、３４Ｒを通じてスピーカ３５Ｌ、３５Ｒが接続される。

〔２〕動作
サーバ１０に保存されている楽曲を再生する場合には、ユーザはその楽曲をクライアント２０からサーバ１０に指定する。この指定方法は、一般に実施されている方法を採ることができ、例えば、ユーザが目的とする楽曲の曲名をキー２６により直接入力する方法、あるいはアーティスト名やアルバム名などの条件を入力するごとに楽曲の曲名が階層式に絞られていき、最後に目的とする楽曲の曲名を決定する方法などがある。

そして、目的とする楽曲を指定すると、サーバ１０において、ハードディスク装置１４におけるテーブルを参照することにより、指定された楽曲が対応するＤＳＤファイルのファイル名に変換され、このファイル名によりハードディスク装置１４から目的とする楽曲のファイル（ＰＣＭデータPCM_DATAあるいはＤＳＤデータDSD_DATAのファイル）が読み出される。この読み出されたファイルは、サーバ１０からネットワーク４０を通じてクライアント２０へと送信される。

すると、クライアント２０においては、そのファイルの中身がＰＣＭデータPCM_DATAの場合と、ＤＳＤデータDSD_DATAの場合とに応じて、次のように処理されて楽曲が再生される。

〔３−１〕ＰＣＭデータPCM_DATAの場合
この場合には、インターフェイス回路３１から、図５に示すＰＣＭデータPCM_DATA、チャンネルクロックLRCK、ビットクロックBCKおよびマスタークロックMCKが出力され、これらが変換回路３２の処理をバイパスしてそのままＤ／Ａコンバータ回路３３に供給される。

そして、Ｄ／Ａコンバータ回路３３においては、ＰＣＭデータPCM_DATAの左チャンネルのビットＬ0〜Ｌ31と、右チャンネルのビットＲ0〜Ｒ31とがチャンネルクロックLRCKおよびビットクロックBCKにより分離されるとともに、同時化され、その同時化されたデータがアナログオーディオ信号Ｌ、ＲにＤ／Ａ変換される。そして、このオーディオ信号Ｌ、Ｒがアンプ３４Ｌ、３４Ｒにより増幅されてスピーカ３５Ｌ、３５Ｒに供給され、楽曲として再生される。

〔３−２〕ＤＳＤデータDSD_DATAの場合
この場合には、インターフェイス回路３１から、図８に示すＤＳＤデータDSD_DATA、チャンネルクロックLRCK、ビットクロックBCKおよびマスタークロックMCKが出力され、これらが変換回路３２に供給される。そして、変換回路３２において、ＤＳＤデータDSD_DATAが、左チャンネルのＤＳＤダイナミックレンジDSD_Lと、右チャンネルのＤＳＤデータDSD_Rとに分離されるとともに、同時化され、この同時化されたＤＳＤデータDSD_L、DSD_RがＤ／Ａコンバータ回路３３に供給される。したがって、Ｄ／Ａコンバータ回路３３において、ＤＳＤデータDSD_L、DSD_Rがアナログオーディオ信号Ｌ、ＲにＤ／Ａ変換される。そして、このオーディオ信号Ｌ、Ｒがアンプ３４Ｌ、３４Ｒにより増幅されてスピーカ３５Ｌ、３５Ｒに供給され、楽曲として再生される。

〔４〕変換回路３２の構成および動作
図２および図３において、インターフェイス回路３１は、通信回路２５などの他の回路とともにＬＳＩ化されているものであり、これを図２および図３においては、ＬＳＩ３１として示す。そして、このＬＳＩ（インターフェイス回路）３１は、クロックジェネレータ３１１と、出力バッファ３１２とを有する。

また、変換回路３２は、ＣＰＵ２１の切り換え制御により、ＰＣＭデータPCM_DATAから楽曲を再生する場合には、図２の状態に切り換えられ、ＤＳＤデータDSD_DATAから楽曲を再生する場合には、図３の状態に切り換えられる。

そして、ＰＣＭデータPCM_DATAあるいはＤＳＤデータDSD_DATAから楽曲を再生する場合、変換回路３において、次のような処理が行われる。

〔４−１〕ＰＣＭデータPCM_DATAから再生する場合
この場合には、変換回路３２はＣＰＵ２１により図２の状態に切り換えられる。そして、出力バッファ３１２からＰＣＭデータPCM_DATAが取り出され、このＰＣＭデータPCM_DATAが変換回路３２を通じるがそのままＤ／Ａ変換用のＩＣ３３に供給される。また、クロックジェネレータ３１１からチャンネルクロックLRCK、ビットクロックBCKおよびマスタークロックMCKが取り出され、これらクロックも変換回路３２を通じてそのままＤ／Ａ変換用のＩＣ３３に供給される。つまり、今の場合、変換回路３２はバイパスされることになる。

したがって、〔３−１〕により説明したように、ＩＣ３３において、ＰＣＭデータPCM_DATAが左チャンネルおよび右チャンネルのオーディオ信号Ｌ、ＲにＤ／Ａ変換され、これら信号Ｌ、ＲがＩＣ３３から出力される。

〔４−２〕ＤＳＤデータDSD_DATAから再生する場合
この場合には、変換回路３２はＣＰＵ２１により図３の状態に切り換えられる。すなわち、変換回路３２には、32ビットの直列入力並列出力のシフトレジスタ３２１Ｌ、３２１Ｒと、32ビットの並列入力直列出力のシフトレジスタ３２２Ｌ、３２２Ｒとが設けられ、シフトレジスタ３２１Ｌ、３２１Ｒの出力端にシフトレジスタ３２２Ｌ、３２２Ｒの入力端が並列接続される。

そして、出力バッファ３１２からＤＳＤデータDSD_DATAが取り出され、このＤＳＤデータDSD_DATAが、シフトレジスタ３２１Ｌ、３２１Ｒにデータ入力として供給される。また、クロックジェネレータ３１１からチャンネルクロックLRCKおよびビットクロックBCKが取り出され、ビットクロックBCKがアンド回路３２３に供給されるとともに、チャンネルクロックLRCKがインバータ３２３を通じてアンド回路３２３に供給され、そのアンド出力がシフトレジスタ３２１Ｌにクロックとして供給される。

したがって、図４Ａ、Ｂに示すように（図４Ａは図８と同じ）、LRCK＝“０”の期間になると、この期間のＤＳＤデータDSD_DATA、すなわち、左チャンネルのＤＳＤデータDSD_Lがシフトレジスタ３２１Ｌに１ビットずつ順に書き込まれていく。

また、クロックジェネレータ３１１からのビットクロックBCKがアンド回路３２４に供給されるとともに、チャンネルクロックLRCKがアンド回路３２４に供給され、そのアンド出力がシフトレジスタ３２１Ｒにクロックとして供給される。したがって、図４Ａ、Ｂに示すように、LRCK＝“１”の期間になると、この期間のＤＳＤデータDSD_DATA、すなわち、右チャンネルのＤＳＤデータDSD_Rがシフトレジスタ３２１Ｒに１ビットずつ順に書き込まれていく。

つまり、図４Ｂに示すように、シフトレジスタ３２１Ｌ、３２１Ｒには、左チャンネルのＤＳＤデータDSD_Lと、右チャンネルのＤＳＤデータDSD_Rとが分離されて書き込まれていく。

さらに、クロックジェネレータ３１１からのチャンネルクロックLRCKが、シフトレジスタ３２２Ｌ、３２２Ｒにロードパルスとして供給され、図４Ｃに示すように、チャンネルクロックLRCKの立ち下がりごとに、シフトレジスタ３２１Ｌ、３２１Ｒの内容がシフトレジスタ３２２Ｌ、３２２Ｒにロードされる。

そして、クロックジェネレータ３１１からのビットクロックBCKが分周回路３２６に供給されて１／２の周波数（周波数32ｆs）に分周され、この分周パルスがシフトレジスタ３２２Ｌ、３２２Ｒにクロック入力として供給される。したがって、図４Ｄに示すように、シフトレジスタ３２２Ｌ、３２２Ｒからは、左チャンネルのＤＳＤデータDSD_Lと、右チャンネルのＤＳＤデータDSD_Rとが、同時に、かつ、それぞれが連続して出力される。そこで、この出力されたＤＳＤデータDSD_L、DSD_RがＤ／Ａ変換用のＩＣ３３に供給される。

したがって、〔３−２〕により説明したように、ＩＣ３３において、ＤＳＤデータDSD_L、DSD_Rが左チャンネルおよび右チャンネルのオーディオ信号Ｌ、ＲにＤ／Ａ変換され、これら信号Ｌ、ＲがＩＣ３３から出力される。

〔５〕まとめ
上述のように、変換回路３２によれば、ＬＳＩ３１から出力されるＤＳＤデータDSD_DATAが図８に示すようなフォーマットであっても、すなわち、ＬＳＩ３３がＤＳＤデータのフォーマットに対応していなくても、Ｄ／Ａ変換用のＩＣ３３によりアナログ信号Ｌ、ＲにＤ／Ａ変換することができる。そして、このとき、高価なＬＳＩを必要としない。

〔６〕その他
上述においては、サーバ１０から送信されてくるＰＣＭデータPCM_DATAやＤＳＤデータDSD_DATAをリアルタイムで楽曲として再生する場合であるが、クライアント２０にハードディスク装置や不揮発性メモリなどのストレージを設け、送信されてきたＰＣＭデータPCM_DATAやＤＳＤデータDSD_DATAをそのストレージにいったん保存し、これを任意のときに再生する場合にも、同様にこの発明を適用できる。

あるいは他の記録媒体からＰＣＭデータPCM_DATAやＤＳＤデータDSD_DATAを取り出してそのまま再生する場合や、いったんストレージに保存してから再生する場合にも、この発明を適用できる。また、変換回路３２をＣＰＵ２１の処理やＤＳＰにより実現することもできる。さらに、変換回路３２をＬＳＩ３１に内蔵させることもできる。

〔７〕略語の一覧
ＣＤ：Compact Disc
ＣＰＵ：Central Processing Unit
Ｄ／Ａ：Digital to Analog
ＤＳＤ：Direct Stream Digital
ＤＳＰ：Digital Signal Processor
ＩＣ：Integrated Circuit
ＬＡＮ：Local Area Network
ＬＣＤ：Liquid Crystal Display
ＬＥＤ：Light Emitting Diode
ＬＳＢ：Least Significant Bit
ＬＳＩ：Large Scale Integration
ＰＣＭ：Pulse Code Modulation
ＲＡＭ：Random Access Memory
ＲＯＭ：Read Only Memory
ＳＡＣＤ：Super Audio CD
ＴＣＰ／ＩＰ：Transmission Control Protocol/Internet Protocol

この発明の適用例を示す系統図である。この発明を説明するための系統図である。この発明の一形態を示す系統図である。図３の回路の動作を説明するためのタイミング図である。この発明を説明するための波形図である。この発明を説明するための波形図である。この発明を説明するための図である。この発明を説明するための波形図である。

符号の説明

１０…サーバ、１４…ハードディスク装置、１５…通信インターフェイス、２０…クライアント、２５…通信インターフェイス、３１…インターフェイス回路（ＬＳＩ）、３２…変換回路、３３…Ｄ／Ａコンバータ回路（Ｄ／Ａ変換用のＩＣ）、３２１Ｌ〜３２２Ｒ…シフトレジスタ

Claims

シリアルなステレオＰＣＭデータとシリアルなステレオＤＳＤデータとを選択的に出力する出力回路と、
デジタルオーディオデータを左チャンネルおよび右チャンネルのアナログオーディオ信号にＤ／Ａ変換するＤ／Ａコンバータ回路と、
変換回路と
を有し、
上記ステレオＰＣＭデータは、左チャンネルのＰＣＭデータと、右チャンネルのＰＣＭデータとを、１ワードごとに交互に有し、
上記ステレオＤＳＤデータは、左チャンネルのＤＳＤデータと、右チャンネルのＤＳＤデータとを、１ワードごとに交互に有し、
上記Ｄ／Ａコンバータ回路は、
上記ステレオＰＣＭデータが供給されたときには、そのステレオＰＣＭデータを左チャンネルおよび右チャンネルのアナログオーディオ信号にＤ／Ａ変換し、
上記左チャンネルのＤＳＤデータおよび右チャンネルのＤＳＤデータが供給されたときには、その左チャンネルのＤＳＤデータおよび右チャンネルのＤＳＤデータを左チャンネルおよび右チャンネルのアナログオーディオ信号にＤ／Ａ変換する
ものであり、
上記変換回路は、上記ステレオＤＳＤデータを、上記左チャンネルのＤＳＤデータと、上記右チャンネルのＤＳＤデータとに分離するとともに、その分離した左チャンネルおよび右チャンネルのＤＳＤデータを同時に出力するシフトレジスタを有し、
上記ステレオＰＣＭデータを上記左チャンネルおよび右チャンネルのアナログオーディオ信号にＤ／Ａ変換するときには、上記出力回路から出力される上記ステレオＰＣＭデータをそのまま上記Ｄ／Ａコンバータ回路に供給し、
上記ステレオＤＳＤデータを上記左チャンネルおよび右チャンネルのアナログオーディオ信号にＤ／Ａ変換するときには、上記出力回路から出力される上記ステレオＤＳＤデータを、上記変換回路により上記分離および同時化の処理をしてから上記Ｄ／Ａコンバータ回路に供給する
ようにした再生回路。
請求項１に記載の再生回路において、
上記ＰＣＭデータは、アナログオーディオ信号を２の補数形式でデジタル化したデジタルオーディオデータであり、
上記ＤＳＤデータは、アナログオーディオ信号をΔΣ変調によりデジタル化したデジタルオーディオデータである
ようにした再生回路。