JP2007188953A - Method for manufacturing polycrystal silicon layer - Google Patents

Method for manufacturing polycrystal silicon layer Download PDF

Info

Publication number
JP2007188953A
JP2007188953A JP2006003777A JP2006003777A JP2007188953A JP 2007188953 A JP2007188953 A JP 2007188953A JP 2006003777 A JP2006003777 A JP 2006003777A JP 2006003777 A JP2006003777 A JP 2006003777A JP 2007188953 A JP2007188953 A JP 2007188953A
Authority
JP
Japan
Prior art keywords
amorphous silicon
layer
silicon oxide
substrate
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006003777A
Other languages
Japanese (ja)
Inventor
Kensaku Yano
健作 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Toshiba Matsushita Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Matsushita Display Technology Co Ltd filed Critical Toshiba Matsushita Display Technology Co Ltd
Priority to JP2006003777A priority Critical patent/JP2007188953A/en
Publication of JP2007188953A publication Critical patent/JP2007188953A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for manufacturing polycrystal silicon layer ensuring a large mobility. <P>SOLUTION: A substrate to be processed is formed by laminating an amorphous silicon oxide layer on an amorphous silicon layer. The amorphous silicon oxide layer is subjected to dehydrogenation process within the vacuum atmosphere to isolate hydrogen molecule. A naturally oxidized film is not formed because the surface is not oxidized during the dehydrogenation process of the amorphous silicon oxide layer. It is no longer required to remove the naturally oxidized film on the surface by cleaning the amorphous silicon oxide film with hydrofluoric acid. The amorphous silicon oxide layer may be annealed with the excimer laser under the condition that the naturally oxidized film does not exist on the surface. A polysilicon layer showing the mobility can be obtained as the layer that may be used as the active layer of a thin film transistor. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、レーザアニールを用いた多結晶シリコン層の製造方法に関する。   The present invention relates to a method for manufacturing a polycrystalline silicon layer using laser annealing.

近年、アクティブマトリクス型の液晶表示装置では、大きなガラス基板上に半導体活性層を均一性良く比較的低温で形成できることから、この液晶表示装置にマトリクス状に設けられている表示画素のスイッチング素子として、非晶質シリコンを半導体活性層とした薄膜トランジスタ(TFT)が用いられている。また、これら表示画素のみならず、この液晶表示装置の周辺に設けられる駆動用回路素子にも、これら表示画素を設けたガラス基板上に形成した薄膜トランジスタが用いられている。   In recent years, in an active matrix liquid crystal display device, since a semiconductor active layer can be formed on a large glass substrate with good uniformity and at a relatively low temperature, as a switching element of a display pixel provided in a matrix in this liquid crystal display device, A thin film transistor (TFT) using amorphous silicon as a semiconductor active layer is used. Thin film transistors formed on a glass substrate provided with these display pixels are used not only for these display pixels but also for driving circuit elements provided around the liquid crystal display device.

ところが、これら駆動用回路素子の薄膜トランジスタとしては、非晶質シリコンを半導体活性層とした薄膜トランジスタよりも電界効果移動度が大きい多結晶シリコンを半導体活性層とした薄膜トランジスタが用いられている。そして、この薄膜トランジスタの半導体活性層として用いられる多結晶シリコンは、ガラス基板上に積層された薄膜の非晶質シリコンに向けてXeClエキシマレーザビームなどのエネルギビームが照射されてエキシマレーザアニール(Excimer Laser Anneal:ELA)されて融解して再結晶化されて形成されている。   However, as the thin film transistor of these driving circuit elements, a thin film transistor using polycrystalline silicon having a higher field effect mobility as a semiconductor active layer than a thin film transistor using amorphous silicon as a semiconductor active layer is used. The polycrystalline silicon used as the semiconductor active layer of this thin film transistor is irradiated with an energy beam such as a XeCl excimer laser beam toward the thin film amorphous silicon laminated on the glass substrate, thereby excimer laser annealing. Anneal: ELA) and melted and recrystallized.

ここで、このエキシマレーザビームの照射は、薄膜トランジスタの動作の不安定要因となる雰囲気中からの不純物の混入を防止する目的から真空雰囲気あるいは窒素などの不活性ガス雰囲気中でされる。さらに、大気中のように酸素を含む雰囲気中でエネルギビームを照射して非晶質シリコンから多結晶シリコンを形成した場合には、この多結晶シリコンの表面に凹凸が形成され、この多結晶シリコンの表面荒れが大きくなる。そして、この多結晶シリコンの表面に形成された突状の部分では、電界集中が生じやすく、この多結晶シリコン上に積層されるゲート絶縁層の被覆率が低下して耐圧劣化を引き起こすなどの問題が生じ得ることから、薄膜トランジスタの信頼性および歩留まりに関わってしまう。   Here, the excimer laser beam irradiation is performed in a vacuum atmosphere or an inert gas atmosphere such as nitrogen for the purpose of preventing the entry of impurities from the atmosphere that causes unstable operation of the thin film transistor. Further, when polycrystalline silicon is formed from amorphous silicon by irradiating an energy beam in an atmosphere containing oxygen as in the air, irregularities are formed on the surface of the polycrystalline silicon. The surface becomes rough. In the protruding portion formed on the surface of the polycrystalline silicon, electric field concentration is likely to occur, and the coverage of the gate insulating layer laminated on the polycrystalline silicon is lowered to cause breakdown voltage degradation. Therefore, it is related to the reliability and yield of the thin film transistor.

そして、この多結晶シリコンの表面荒れを防止する目的から、真空雰囲気あるいは窒素などの不活性ガス雰囲気中でエキシマレーザビームを照射させている。すなわち、このエキシマレーザビームを真空雰囲気あるいは窒素などの不活性ガス雰囲気中で照射させると、多結晶シリコン中への不純物の混入が防止され、多結晶シリコンの表面を平滑にできる。ところが、これら真空雰囲気あるいは窒素などの不活性ガス雰囲気中でエキシマレーザビームを照射させる場合には、大気中でエキシマレーザビームを照射させる場合に比べ、高いエネルギ密度のエキシマレーザビームを照射しなければ、多結晶シリコン中の結晶粒径が成長しない。そして、この多結晶シリコン中の結晶粒径が小さいままでは移動度の大きな高性能な薄膜トランジスタを形成することが容易ではない。   In order to prevent the surface roughness of the polycrystalline silicon, the excimer laser beam is irradiated in a vacuum atmosphere or an inert gas atmosphere such as nitrogen. That is, when this excimer laser beam is irradiated in a vacuum atmosphere or an inert gas atmosphere such as nitrogen, impurities are prevented from being mixed into the polycrystalline silicon, and the surface of the polycrystalline silicon can be smoothed. However, when the excimer laser beam is irradiated in an inert gas atmosphere such as a vacuum atmosphere or nitrogen, it is necessary to irradiate an excimer laser beam having a higher energy density than when the excimer laser beam is irradiated in the air. The crystal grain size in polycrystalline silicon does not grow. If the crystal grain size in the polycrystalline silicon is small, it is not easy to form a high-performance thin film transistor with high mobility.

そこで、この種の多結晶シリコンのアニール方法としては、ガラス基板上に積層させる被処理膜を2層構造とし、このガラス基板上に積層させた非晶質シリコン上に、酸素を含むように亜酸化窒素とシランガスとの混合ガスから形成した非晶質酸化シリコンを積層させている。さらに、この非晶質酸化シリコンを脱水素処理して、この非晶質酸化シリコン中の水素分子を遊離させてから、この非晶質酸化シリコンに向けて真空雰囲気あるいは窒素などの不活性ガス雰囲気中でエキシマレーザビームを照射してレーザアニールして多結晶シリコンにする構成が知られている(例えば、特許文献1参照。)。
特開2003−17505号公報
Therefore, as an annealing method of this kind of polycrystalline silicon, a film to be processed to be laminated on a glass substrate has a two-layer structure, and the amorphous silicon laminated on the glass substrate is sublimated so as to contain oxygen. Amorphous silicon oxide formed from a mixed gas of nitrogen oxide and silane gas is stacked. Further, the amorphous silicon oxide is dehydrogenated to release hydrogen molecules in the amorphous silicon oxide, and then a vacuum atmosphere or an inert gas atmosphere such as nitrogen is directed toward the amorphous silicon oxide. Among them, a configuration in which an excimer laser beam is irradiated and laser annealing is performed to form polycrystalline silicon is known (for example, see Patent Document 1).
JP 2003-17505 A

しかしながら、上述した多結晶シリコンのアニール方法では、非晶質酸化シリコンを脱水素処理して、この非晶質酸化シリコン中の水素分子を遊離させる際に、この非晶質酸化シリコンの表面に自然酸化膜が形成されてしまう。このため、この自然酸化膜が表面に形成された状態で非晶質酸化シリコンにエキシマレーザビームを照射してレーザアニールした場合には、この非晶質酸化シリコンのレーザアニールによって形成される多結晶シリコン中の結晶粒径が成長せず、移動度が多い多結晶シリコンにすることが容易でないという問題を有している。   However, in the polycrystalline silicon annealing method described above, when amorphous silicon oxide is dehydrogenated to release hydrogen molecules in the amorphous silicon oxide, the surface of the amorphous silicon oxide is naturally exposed. An oxide film is formed. For this reason, when amorphous silicon oxide is irradiated with an excimer laser beam and laser annealing is performed with this natural oxide film formed on the surface, the polycrystal formed by laser annealing of this amorphous silicon oxide There is a problem that the crystal grain size in silicon does not grow and it is not easy to make polycrystalline silicon having a high mobility.

本発明は、このような点に鑑みなされたもので、移動度を大きくできる多結晶シリコン層の製造方法を提供することを目的とする。   The present invention has been made in view of these points, and an object of the present invention is to provide a method for manufacturing a polycrystalline silicon layer that can increase mobility.

本発明は、絶縁基板上に非晶質シリコン層を形成し、前記絶縁基板上に形成した前記非晶質シリコン層上に非晶質酸化シリコン層を形成し、前記絶縁基板上の前記非晶質シリコン層上に形成した前記非晶質酸化シリコン層中の水素分子を真空雰囲気で遊離させ、この水素分子が遊離された非晶質酸化シリコン層および前記非晶質シリコン層のそれぞれをレーザアニールして結晶化させて多結晶シリコン層にするものである。   In the present invention, an amorphous silicon layer is formed on an insulating substrate, an amorphous silicon oxide layer is formed on the amorphous silicon layer formed on the insulating substrate, and the amorphous silicon layer on the insulating substrate is formed. The hydrogen molecules in the amorphous silicon oxide layer formed on the porous silicon layer are liberated in a vacuum atmosphere, and each of the amorphous silicon oxide layer from which the hydrogen molecules are liberated and the amorphous silicon layer are laser-annealed. Then, it is crystallized into a polycrystalline silicon layer.

そして、絶縁基板上に非晶質シリコン層を形成してから、この非晶質シリコン層上に非晶質酸化シリコン層を形成する。次いで、真空雰囲気で非晶質酸化シリコン層中の水素分子を遊離させてから、これら非晶質酸化シリコン層および非晶質シリコン層のそれぞれをレーザアニールして結晶化させて多結晶シリコン層にする。   Then, after forming an amorphous silicon layer on the insulating substrate, an amorphous silicon oxide layer is formed on the amorphous silicon layer. Next, after releasing hydrogen molecules in the amorphous silicon oxide layer in a vacuum atmosphere, each of the amorphous silicon oxide layer and the amorphous silicon layer is crystallized by laser annealing to form a polycrystalline silicon layer. To do.

また、絶縁基板上に非晶質シリコン層を形成し、前記絶縁基板上に形成した前記非晶質シリコン層中の水素分子を遊離させ、この水素分子が遊離された前記非晶質シリコン層の表面に形成されている酸化膜を除去し、表面の酸化膜が除去された前記非晶質シリコン層上に非晶質酸化シリコン層を形成し、前記絶縁基板上の前記非晶質シリコン層および前記非晶質酸化シリコン層のそれぞれをレーザアニールして結晶化させて多結晶シリコン層にするものである。   Further, an amorphous silicon layer is formed on the insulating substrate, hydrogen molecules in the amorphous silicon layer formed on the insulating substrate are liberated, and the amorphous silicon layer from which the hydrogen molecules are liberated is released. An oxide film formed on the surface is removed, an amorphous silicon oxide layer is formed on the amorphous silicon layer from which the oxide film on the surface has been removed, and the amorphous silicon layer on the insulating substrate and Each of the amorphous silicon oxide layers is crystallized by laser annealing to form a polycrystalline silicon layer.

そして、絶縁基板上に非晶質シリコン層を形成してから、この非晶質シリコン層中の水素分子を遊離させる。次いで、この非晶質シリコン層の表面に形成されている酸化膜を除去してから、この非晶質シリコン層上に非晶質酸化シリコン層を形成する。この後、これら非晶質酸化シリコン層および非晶質シリコン層のそれぞれをレーザアニールして結晶化させて多結晶シリコン層にする。   Then, after an amorphous silicon layer is formed on the insulating substrate, hydrogen molecules in the amorphous silicon layer are liberated. Next, after removing the oxide film formed on the surface of the amorphous silicon layer, an amorphous silicon oxide layer is formed on the amorphous silicon layer. Thereafter, each of the amorphous silicon oxide layer and the amorphous silicon layer is crystallized by laser annealing to form a polycrystalline silicon layer.

本発明によれば、絶縁基板上の非晶質シリコン層上に形成された非晶質酸化シリコン層中の水素分子を真空雰囲気で遊離させることにより、この非晶質酸化シリコン層の表面に酸化層を形成することなく、この非晶質シリコン膜中の水素分子を遊離できる。また、絶縁基板上に形成した非晶質シリコン層の表面に形成される酸化膜を除去してから、この非晶質シリコン層上に非晶質酸化シリコン層を形成するので、この非晶質シリコン層の表面に酸化層が形成されていない状態で、この非晶質シリコン層上に非晶質酸化シリコン層を形成できる。したがって、これら非晶質シリコン層および非晶質酸化シリコン層それぞれの表面に酸化層が形成されていない状態で、これら非晶質酸化シリコン層および非晶質シリコン層のそれぞれをレーザアニールして結晶化させて多結晶シリコン層にできるので、移動度の大きな多結晶シリコン層を容易に形成できる。   According to the present invention, the surface of the amorphous silicon oxide layer is oxidized by releasing hydrogen molecules in the amorphous silicon oxide layer formed on the amorphous silicon layer on the insulating substrate in a vacuum atmosphere. Hydrogen molecules in the amorphous silicon film can be liberated without forming a layer. In addition, since the oxide film formed on the surface of the amorphous silicon layer formed on the insulating substrate is removed and then the amorphous silicon oxide layer is formed on the amorphous silicon layer, this amorphous An amorphous silicon oxide layer can be formed on the amorphous silicon layer in a state where no oxide layer is formed on the surface of the silicon layer. Therefore, the amorphous silicon oxide layer and the amorphous silicon oxide layer are crystallized by laser annealing each of the amorphous silicon oxide layer and the amorphous silicon oxide layer without forming an oxide layer on the surface of each of the amorphous silicon layer and the amorphous silicon oxide layer. Therefore, a polycrystalline silicon layer having high mobility can be easily formed.

以下、本発明の多結晶シリコン層を備えた液晶表示装置の第1の実施の形態の構成を図1ないし図6を参照して説明する。   The configuration of the first embodiment of a liquid crystal display device having a polycrystalline silicon layer according to the present invention will be described below with reference to FIGS.

図6において、1は液晶表示装置としての液晶パネルである。この液晶パネル1は、液晶ディスプレイ(LCD)であって、矩形平板状のアレイ基板2を備えている。このアレイ基板2は、略透明な透光性を有する透光性基板としての絶縁基板であるガラス基板3を有している。このガラス基板3の表面上には、このガラス基板3の幅方向に沿って等間隔に平行に離間された図示しない複数の走査線と、このガラス基板3の縦方向に沿って等間隔に平行に離間された複数の信号線とが直交して配線されて格子状に設けられている。   In FIG. 6, reference numeral 1 denotes a liquid crystal panel as a liquid crystal display device. The liquid crystal panel 1 is a liquid crystal display (LCD) and includes an array substrate 2 having a rectangular flat plate shape. The array substrate 2 has a glass substrate 3 that is an insulating substrate as a light-transmitting substrate having a substantially transparent light-transmitting property. On the surface of the glass substrate 3, a plurality of scanning lines (not shown) spaced in parallel at equal intervals along the width direction of the glass substrate 3 and parallel at equal intervals along the vertical direction of the glass substrate 3. A plurality of signal lines spaced apart from each other are orthogonally wired and provided in a lattice shape.

さらに、これら走査線および信号線にて仕切られて囲まれた各領域のそれぞれに画素4が設けられている。これら画素4は、ガラス基板3上の図示しない画像表示領域にマトリクス状に形成されている。さらに、これら画素4のそれぞれには、スイッチング素子としての薄膜トランジスタ(TFT)5と、画素電極6と、蓄積容量としての画素補助容量である図示しない補助容量とのそれぞれが設けられている。ここで、これら各画素電極6は、同一画素4内の薄膜トランジスタ5に電気的に接続されてこの薄膜トランジスタ5にて制御される。   Furthermore, a pixel 4 is provided in each of the regions partitioned and surrounded by these scanning lines and signal lines. These pixels 4 are formed in a matrix in an image display area (not shown) on the glass substrate 3. Further, each of these pixels 4 is provided with a thin film transistor (TFT) 5 as a switching element, a pixel electrode 6, and an auxiliary capacitor (not shown) which is a pixel auxiliary capacitor as a storage capacitor. Here, each of these pixel electrodes 6 is electrically connected to and controlled by the thin film transistor 5 in the same pixel 4.

また、ガラス基板3の表面全面には、アンダーコート層7が成膜されている。このアンダーコート層7は、ガラス基板3上に積層されて成膜された第1のコート層である窒化シリコン層8と、この窒化シリコン層8上に積層された第2のコート層としての酸化シリコン層9とを備えている。具体的に、窒化シリコン膜8は、窒化シリコン(SiN)にて構成されており、酸化シリコン膜9は、酸化シリコン(SiO)にて構成されている。 An undercoat layer 7 is formed on the entire surface of the glass substrate 3. The undercoat layer 7 includes a silicon nitride layer 8 which is a first coat layer formed by being laminated on the glass substrate 3, and an oxidation as a second coat layer laminated on the silicon nitride layer 8. And a silicon layer 9. Specifically, the silicon nitride film 8 is made of silicon nitride (SiN x ), and the silicon oxide film 9 is made of silicon oxide (SiO x ).

さらに、アンダーコート層7の酸化シリコン膜9上には、多結晶シリコン層としてのポリシリコン(p−Si)層10にて構成された半導体層である島状の活性層11が設けられている。この活性層11は、例えば48nmほどの厚さ寸法を有している。そして、この活性層11の幅方向の中央部にチャネル領域12が設けられ、このチャネル領域12を挟んだ両側にソース領域13およびドレイン領域14が設けられている。さらに、この活性層11を含むアンダーコート層7上にゲート絶縁膜15が成膜され、この活性層11のチャネル領域12に対向するゲート絶縁膜15上にゲート電極16が積層されている。このゲート電極16は、走査線に一体的に接続されている。そして、このゲート電極16、ゲート絶縁膜15および活性層11によって薄膜トランジスタ5が構成されている。   Further, on the silicon oxide film 9 of the undercoat layer 7, an island-shaped active layer 11 which is a semiconductor layer composed of a polysilicon (p-Si) layer 10 as a polycrystalline silicon layer is provided. . The active layer 11 has a thickness dimension of about 48 nm, for example. A channel region 12 is provided at the center in the width direction of the active layer 11, and a source region 13 and a drain region 14 are provided on both sides of the channel region 12. Further, a gate insulating film 15 is formed on the undercoat layer 7 including the active layer 11, and a gate electrode 16 is stacked on the gate insulating film 15 facing the channel region 12 of the active layer 11. The gate electrode 16 is integrally connected to the scanning line. The gate electrode 16, the gate insulating film 15, and the active layer 11 constitute a thin film transistor 5.

また、ゲート絶縁膜15上には、保護層としての層間絶縁膜17が積層され、この層間絶縁膜17にてゲート絶縁膜15上のゲート電極16が覆われている。この層間絶縁膜17およびゲート絶縁膜15には、これら層間絶縁膜17およびゲート絶縁膜15を貫通し、活性層11のソース領域13およびドレイン領域14に連通した第1のコンタクトホール18,19が設けられている。そして、活性層11のソース領域13に貫通した第1のコンタクトホール18を覆う層間絶縁膜17上にソース電極21が積層され、このソース電極21が活性層11のソース領域13に電気的に接続されている。さらに、この活性層11のドレイン領域14に貫通した第1のコンタクトホール19を覆う層間絶縁膜17上にドレイン電極22が積層され、このドレイン電極22が活性層11のドレイン領域14に電気的に接続されている。   Further, an interlayer insulating film 17 as a protective layer is laminated on the gate insulating film 15, and the gate electrode 16 on the gate insulating film 15 is covered with the interlayer insulating film 17. The interlayer insulating film 17 and the gate insulating film 15 have first contact holes 18 and 19 that pass through the interlayer insulating film 17 and the gate insulating film 15 and communicate with the source region 13 and the drain region 14 of the active layer 11. Is provided. A source electrode 21 is stacked on the interlayer insulating film 17 covering the first contact hole 18 penetrating the source region 13 of the active layer 11, and the source electrode 21 is electrically connected to the source region 13 of the active layer 11. Has been. Further, a drain electrode 22 is laminated on the interlayer insulating film 17 covering the first contact hole 19 penetrating the drain region 14 of the active layer 11, and the drain electrode 22 is electrically connected to the drain region 14 of the active layer 11. It is connected.

また、これら層間絶縁膜17上に保護層としてのパッシベーション膜23が積層され、このパッシベーション膜23にて層間絶縁膜17上のソース電極21およびドレイン電極22のそれぞれが覆われている。そして、このパッシベーション膜23には、このパッシベーション膜23を貫通してドレイン電極22に連通した第2のコンタクトホール24が設けられている。そして、この第2のコンタクトホール24を覆うパッシベーション膜23上に画素電極6が積層され、この画素電極6が第2のコンタクトホール24を介してドレイン電極22に電気的に接続されている。さらに、パッシベーション膜23上に、配向処理されたポリイミドにて構成された配向膜25が積層され、この配向膜25にてパッシベーション膜23上の画素電極6が覆われている。   Further, a passivation film 23 as a protective layer is laminated on the interlayer insulating film 17, and the source electrode 21 and the drain electrode 22 on the interlayer insulating film 17 are covered with the passivation film 23, respectively. The passivation film 23 is provided with a second contact hole 24 that penetrates the passivation film 23 and communicates with the drain electrode 22. Then, the pixel electrode 6 is laminated on the passivation film 23 covering the second contact hole 24, and the pixel electrode 6 is electrically connected to the drain electrode 22 through the second contact hole 24. Further, an alignment film 25 made of alignment-treated polyimide is laminated on the passivation film 23, and the pixel electrode 6 on the passivation film 23 is covered with the alignment film 25.

さらに、この配向膜25に対向して対向基板31が配設されている。この対向基板31は、略透明な透光性を有する絶縁基板としてのガラス基板32を備えている。このガラス基板32の配向膜25に対向した側の全面に着色層としてのカラーフィルタ層33が積層され、このカラーフィルタ層33上にコモン電極である共通電極としての対向電極34が積層されている。さらに、この対向電極34上には、配向処理されたポリイミドにて構成された配向膜35が積層されている。そして、これらアレイ基板2の配向膜25と対向基板31の配向膜35との間の間隙である液晶封止領域36に、液晶組成物37が注入されて光変調層としての液晶層38が設けられて液晶パネル1が構成される。   Further, a counter substrate 31 is disposed to face the alignment film 25. The counter substrate 31 includes a glass substrate 32 as an insulating substrate having a substantially transparent translucency. A color filter layer 33 as a colored layer is laminated on the entire surface of the glass substrate 32 facing the alignment film 25, and a counter electrode 34 as a common electrode as a common electrode is laminated on the color filter layer 33. . Further, an alignment film 35 made of alignment-treated polyimide is laminated on the counter electrode 34. A liquid crystal composition 37 is injected into a liquid crystal sealing region 36 which is a gap between the alignment film 25 of the array substrate 2 and the alignment film 35 of the counter substrate 31 to provide a liquid crystal layer 38 as a light modulation layer. Thus, the liquid crystal panel 1 is configured.

次に、上記第1の実施の形態のポリシリコン層10を備えた液晶パネル1を製造する製造装置について説明する。   Next, a manufacturing apparatus for manufacturing the liquid crystal panel 1 provided with the polysilicon layer 10 of the first embodiment will be described.

図1において、41は成膜装置としてのCVD(Chemical Vapor Deposition:化学蒸着)装置である。そして、このCVD装置41は、いわゆる枚葉式であるとともにマルチチャンバ型であって、平面視六角形状で中空な本体部としての搬送室42を備えている。そして、この搬送室42の一側面には、この搬送室42内にガラス基板3を搬出または搬入させる平面視正方形状で中空な搬出入室43が設けられている。さらに、この搬出入室43が設けられている一側面に隣接した搬送室42の一側面には、この搬送室42から搬送されたガラス基板3を成膜温度保持用の平面視矩形状で中空な成膜加熱室44が設けられている。この成膜加熱室44は、例えば350℃の温度に内部が保持されており、この成膜加熱室44へと搬送されるガラス基板3の基板温度を、例えば350℃の成膜温度まで加熱させる。   In FIG. 1, reference numeral 41 denotes a CVD (Chemical Vapor Deposition) apparatus as a film forming apparatus. The CVD apparatus 41 is a so-called single wafer type and a multi-chamber type, and includes a transfer chamber 42 as a hollow main body having a hexagonal shape in plan view. Further, on one side surface of the transfer chamber 42, a hollow transfer-in / out chamber 43 having a square shape in a plan view for carrying the glass substrate 3 in or out of the transfer chamber 42 is provided. Further, on one side surface of the transfer chamber 42 adjacent to the one side surface where the carry-in / out chamber 43 is provided, the glass substrate 3 transferred from the transfer chamber 42 is hollow in a rectangular shape in plan view for film formation temperature maintenance. A film formation heating chamber 44 is provided. The film formation heating chamber 44 is internally maintained at a temperature of, for example, 350 ° C., and the substrate temperature of the glass substrate 3 conveyed to the film formation heating chamber 44 is heated to, for example, a film formation temperature of 350 ° C. .

さらに、この成膜加熱室44に隣接した搬送室42の一側面には、成膜加熱室44にて成膜温度まで加熱されたガラス基板3が搬送される平面視矩形状で中空な成膜室45が設けられている。この成膜室45は、搬出入室43が設けられている側とは反対側に位置する搬送室42の一側面に設けられている。そして、この成膜室45は、搬送されたガラス基板3上に窒化シリコン層8および酸化シリコン層9を積層させてアンダーコート層7を形成させる。さらに、この成膜室45は、アンダーコート層7上に、非晶質半導体層としての非晶質シリコン層であるアモルファスシリコン層(a−Si)27を、例えば45nmの厚さほど積層させる。次いで、この成膜室45は、アモルファスシリコン層27上に、亜酸化窒素ガス(NO)とシランガス(SiH)とのガス流量比を1.5とした条件で、非晶質酸化半導体層としての非晶質酸化シリコン層であるアモルファス酸化シリコン層28を、例えば3nmの厚さほどアモルファスシリコン層27に連続して積層させて被処理基板29とする。 Further, on one side surface of the transfer chamber 42 adjacent to the film forming and heating chamber 44, a hollow film is formed in a rectangular shape in plan view in which the glass substrate 3 heated to the film forming temperature in the film forming and heating chamber 44 is transferred. A chamber 45 is provided. The film forming chamber 45 is provided on one side surface of the transfer chamber 42 located on the opposite side to the side where the carry-in / out chamber 43 is provided. In the film forming chamber 45, the silicon nitride layer 8 and the silicon oxide layer 9 are stacked on the transferred glass substrate 3 to form the undercoat layer 7. Further, in the film forming chamber 45, an amorphous silicon layer (a-Si) 27, which is an amorphous silicon layer as an amorphous semiconductor layer, is laminated on the undercoat layer 7 to a thickness of 45 nm, for example. Next, the film formation chamber 45 is formed on the amorphous silicon layer 27 under the condition that the gas flow ratio of nitrous oxide gas (N 2 O) and silane gas (SiH 4 ) is 1.5. An amorphous silicon oxide layer 28, which is an amorphous silicon oxide layer as a layer, is continuously laminated on the amorphous silicon layer 27 to a thickness of, for example, 3 nm to form a substrate 29 to be processed.

また、搬送室42の成膜室45に対向した一側面には、平面視矩形状で中空な加熱室としての水素処理室である脱水素加熱用の脱水素室46が設けられている。この脱水素室46は、例えば500℃の温度に内部が保持されている。そして、この脱水素室46には、成膜室45にてアモルファス酸化シリコン層28まで積層された被処理基板29が搬送室42を介して搬送される。さらに、この脱水素室46は、例えば1×10−3Pa以下の真空度の真空雰囲気に内部が保持されており、この真空雰囲気下に被処理基板29を、例えば約5分間ほど設置させて、この被処理基板29のアモルファス酸化シリコン層28を脱水素処理して、このアモルファス酸化シリコン層28中の水素分子を遊離させる。このとき、この脱水素室46でのアモルファス酸化シリコン層28の脱水素処理では、このアモルファス酸化シリコン層28の表面に自然酸化膜Aが成長しない。 A dehydrogenation chamber 46 for dehydrogenation heating, which is a hydrogen treatment chamber as a hollow heating chamber having a rectangular shape in plan view, is provided on one side surface of the transfer chamber 42 facing the film formation chamber 45. The interior of the dehydrogenation chamber 46 is maintained at a temperature of 500 ° C., for example. The substrate to be processed 29 stacked up to the amorphous silicon oxide layer 28 in the deposition chamber 45 is transferred to the dehydrogenation chamber 46 via the transfer chamber 42. Further, the inside of the dehydrogenation chamber 46 is maintained in a vacuum atmosphere having a degree of vacuum of, for example, 1 × 10 −3 Pa or less, and the substrate 29 to be processed is placed in the vacuum atmosphere for about 5 minutes, for example. Then, the amorphous silicon oxide layer 28 of the substrate 29 to be processed is dehydrogenated to release hydrogen molecules in the amorphous silicon oxide layer 28. At this time, in the dehydrogenation treatment of the amorphous silicon oxide layer 28 in the dehydrogenation chamber 46, the natural oxide film A does not grow on the surface of the amorphous silicon oxide layer 28.

さらに、搬送室42の成膜加熱室44に対向した一側面には、脱水素室46にて脱水素処理された被処理基板29が搬送される平面視矩形状で中空な冷却室47が設けられている。この冷却室47内には、例えば100Paの圧力でアルゴンガス(Ar)が充填されており、この冷却室47内へと搬送された被処理基板29を所定温度まで冷却させる。   Further, on one side surface of the transfer chamber 42 facing the film formation heating chamber 44, a hollow cooling chamber 47 having a rectangular shape in a plan view is provided in which the substrate 29 to be processed dehydrogenated in the dehydrogenation chamber 46 is transferred. It has been. The cooling chamber 47 is filled with, for example, argon gas (Ar) at a pressure of 100 Pa, and the substrate to be processed 29 transferred into the cooling chamber 47 is cooled to a predetermined temperature.

一方、図4において、51はエキシマレーザアニール装置としてのELA(Excimer Laser Anneal)装置で、このELA装置51は、レーザアニール法にてアモルファスシリコン層27およびアモルファス酸化シリコン層28を結晶化させてポリシリコン層10にするものであって、内部が中空な処理チャンバであるELAチャンバ52を備えている。このELAチャンバ52内は、不活性ガスである窒素が充填されて窒素雰囲気に保持されている。また、このELAチャンバ52内には、CVD装置41にてアンダーコート層7、アモルファスシリコン層27およびアモルファス酸化シリコン層28のそれぞれが積層され、このアモルファス酸化シリコン層28の表面が水洗いされた後の被処理基板29が搬入される。   On the other hand, in FIG. 4, reference numeral 51 denotes an ELA (Excimer Laser Anneal) apparatus as an excimer laser annealing apparatus. The ELA apparatus 51 crystallizes the amorphous silicon layer 27 and the amorphous silicon oxide layer 28 by a laser annealing method. An ELA chamber 52 which is a silicon layer 10 and has a hollow processing chamber is provided. The ELA chamber 52 is filled with nitrogen, which is an inert gas, and maintained in a nitrogen atmosphere. In the ELA chamber 52, each of the undercoat layer 7, the amorphous silicon layer 27 and the amorphous silicon oxide layer 28 is laminated by the CVD apparatus 41, and the surface of the amorphous silicon oxide layer 28 is washed with water. The substrate 29 to be processed is loaded.

また、このELAチャンバ52内の上側には、このELAチャンバ52内に設置される被処理基板29のアモルファス酸化シリコン層28の表面に向けてXeClエキシマレーザビームEを照射させるレーザ照射手段としてのレーザ照射部53が設置されている。したがって、このELAチャンバ52内のレーザ照射部53の下方に、このレーザ照射部53にアモルファス酸化シリコン層28の表面を対向させた状態で被処理基板29が搬入されて設置される。   Further, on the upper side of the ELA chamber 52, a laser as a laser irradiation means for irradiating the surface of the amorphous silicon oxide layer 28 of the substrate 29 to be processed installed in the ELA chamber 52 with a XeCl excimer laser beam E. An irradiation unit 53 is installed. Therefore, the substrate 29 to be processed is loaded and installed below the laser irradiation unit 53 in the ELA chamber 52 with the surface of the amorphous silicon oxide layer 28 facing the laser irradiation unit 53.

したがって、このELA装置51は、被処理基板29のアモルファス酸化シリコン層28の表面に自然酸化膜Aが存在しない状態で、このELA装置51のELAチャンバ52内へと搬送された被処理基板29のアモルファス酸化シリコン層28の表面に向けて、このELAチャンバ52内のレーザ照射部53からエキシマレーザビームEを照射させて、このエキシマレーザビームEの照射にてアモルファスシリコン層27およびアモルファス酸化シリコン層28のそれぞれをエキシマレーザアニールして再結晶化させてポリシリコン層10にする。   Therefore, the ELA apparatus 51 is configured such that the natural oxide film A does not exist on the surface of the amorphous silicon oxide layer 28 of the substrate 29 to be processed, and the substrate 29 to be processed transferred into the ELA chamber 52 of the ELA apparatus 51. An excimer laser beam E is irradiated from the laser irradiation unit 53 in the ELA chamber 52 toward the surface of the amorphous silicon oxide layer 28, and the amorphous silicon layer 27 and the amorphous silicon oxide layer 28 are irradiated by the excimer laser beam E irradiation. Each of these is excimer laser annealed and recrystallized to form a polysilicon layer 10.

次に、上記第1の実施の形態の多結晶シリコン層の製造方法について説明する。   Next, a method for manufacturing the polycrystalline silicon layer according to the first embodiment will be described.

まず、第1の工程として、図1に示すCVD装置41の搬出入室43からガラス基板3を搬入して、このガラス基板3をCVD装置41の搬送室42を介して成膜加熱室44へと搬送させる。このとき、この成膜加熱室44内へと搬送されたガラス基板3は、この成膜加熱室44内にて、例えば350℃の成膜温度まで加熱される。   First, as a first step, the glass substrate 3 is carried in from the carry-in / out chamber 43 of the CVD apparatus 41 shown in FIG. 1, and this glass substrate 3 is transferred to the film-forming heating chamber 44 via the transfer chamber 42 of the CVD apparatus 41. Transport. At this time, the glass substrate 3 transported into the film formation heating chamber 44 is heated to a film formation temperature of, for example, 350 ° C. in the film formation heating chamber 44.

次いで、この成膜加熱室44内からガラス基板3が搬送室42を介して成膜室45へと搬送される。そして、この成膜室45内にて、図2に示すように、ガラス基板3上に窒化シリコン膜8が積層されてから、この窒化シリコン膜8上に酸化シリコン膜9が積層されてアンダーコート層7が形成される。   Next, the glass substrate 3 is transferred from the film formation heating chamber 44 to the film formation chamber 45 through the transfer chamber 42. In this film forming chamber 45, as shown in FIG. 2, a silicon nitride film 8 is laminated on the glass substrate 3, and then a silicon oxide film 9 is laminated on the silicon nitride film 8 to form an undercoat. Layer 7 is formed.

さらに、この成膜室45内にて、アンダーコート層7上に、例えば45nmほどの厚さのアモルファスシリコン層27が形成されてから、このアモルファスシリコン層27の形成に連続して、このアモルファスシリコン層27上に、亜酸化窒素ガスとシランガスとのガス流量比を1.5とした条件で、例えば3nmほどの厚さのアモルファス酸化シリコン層28が積層されて被処理基板29とされる。   Further, in the film forming chamber 45, after an amorphous silicon layer 27 having a thickness of, for example, about 45 nm is formed on the undercoat layer 7, the amorphous silicon layer 27 is continuously formed. An amorphous silicon oxide layer 28 having a thickness of about 3 nm, for example, is laminated on the layer 27 under the condition that the gas flow ratio of nitrous oxide gas and silane gas is 1.5 to form a substrate 29 to be processed.

この後、この成膜室45から被処理基板29が搬送室42を介して脱水素室46へと搬送される。そして、この脱水素室46内にて、例えば1×10−3Pa以下の真空度の真空雰囲気下に約5分間ほど被処理基板29が設置されて、この被処理基板29のアモルファス酸化シリコン層28が脱水素処理され、このアモルファス酸化シリコン層28中の水素分子が遊離される。このとき、この脱水素室46でのアモルファス酸化シリコン層28の脱水素処理では、このアモルファス酸化シリコン層28の表面が酸化されずに自然酸化膜Aが成長しない。 Thereafter, the substrate 29 to be processed is transferred from the film formation chamber 45 to the dehydrogenation chamber 46 via the transfer chamber 42. Then, in this dehydrogenation chamber 46, the substrate 29 to be processed is placed for about 5 minutes in a vacuum atmosphere of a vacuum degree of 1 × 10 −3 Pa or less, for example, and the amorphous silicon oxide layer of the substrate 29 to be processed 28 is dehydrogenated, and hydrogen molecules in the amorphous silicon oxide layer 28 are liberated. At this time, in the dehydrogenation treatment of the amorphous silicon oxide layer 28 in the dehydrogenation chamber 46, the surface of the amorphous silicon oxide layer 28 is not oxidized and the natural oxide film A does not grow.

さらに、この成膜室45から被処理基板29が搬送室42を介して冷却室47へと搬送される。そして、この冷却室47内にて、例えば100Paの圧力のアルゴンガスにて被処理基板29が所定温度まで冷却される。ここで、この冷却室47内での被処理基板29の冷却のときも、この被処理基板29のアモルファス酸化シリコン層28の表面が酸化されないので、このアモルファス酸化シリコン層28の表面に自然酸化膜Aが成長しない。   Further, the substrate 29 to be processed is transferred from the film forming chamber 45 to the cooling chamber 47 via the transfer chamber 42. Then, in this cooling chamber 47, the substrate 29 to be processed is cooled to a predetermined temperature with argon gas having a pressure of 100 Pa, for example. Here, even when the substrate to be processed 29 is cooled in the cooling chamber 47, the surface of the amorphous silicon oxide layer 28 of the substrate to be processed 29 is not oxidized, so that a natural oxide film is formed on the surface of the amorphous silicon oxide layer 28. A doesn't grow.

この後、第2の工程として、この冷却室47から被処理基板29が搬送室42を介して搬出入室43へと搬送されてCVD装置41から取り出された後、図3に示すように、この被処理基板29を水平に左回転Lさせながら、この被処理基板29のアモルファス酸化シリコン層28の表面に向けて吹付ノズル48から純水Wを吹き付けて、このアモルファス酸化シリコン層28の表面を前洗浄として水洗される。   Thereafter, as a second step, after the substrate 29 to be processed is transferred from the cooling chamber 47 to the loading / unloading chamber 43 via the transfer chamber 42 and taken out from the CVD apparatus 41, as shown in FIG. Pure water W is sprayed from the spray nozzle 48 toward the surface of the amorphous silicon oxide layer 28 of the substrate 29 while the substrate 29 is rotated left counterclockwise L, and the surface of the amorphous silicon oxide layer 28 is moved forward. Washed with water as a wash.

さらに、第3の工程として、図4に示すように、この被処理基板29がELA装置51のELAチャンバ52内へと搬送されて、このELAチャンバ52内の所定位置に設置される。   Further, as a third step, as shown in FIG. 4, the substrate 29 to be processed is transferred into the ELA chamber 52 of the ELA apparatus 51 and set at a predetermined position in the ELA chamber 52.

この状態で、このELAチャンバ52内の被処理基板29のアモルファス酸化シリコン層28の表面に向けて、ELA装置51のレーザ照射部53からエキシマレーザビームEが照射させて、図5に示すように、このエキシマレーザビームEの照射にて被処理基板29上のアモルファスシリコン層27およびアモルファス酸化シリコン層28のそれぞれがエキシマレーザアニールにて再結晶化されてポリシリコン層10にされる。   In this state, the excimer laser beam E is irradiated from the laser irradiation unit 53 of the ELA apparatus 51 toward the surface of the amorphous silicon oxide layer 28 of the substrate 29 to be processed in the ELA chamber 52, as shown in FIG. The amorphous silicon layer 27 and the amorphous silicon oxide layer 28 on the substrate 29 to be processed are recrystallized by excimer laser annealing to form the polysilicon layer 10 by the irradiation of the excimer laser beam E.

ここで、このポリシリコン層10の特性を調べたところ、このポリシリコン層10の表面には、目視にて視認できる程度のむらが存在しなかった。すなわち、前洗浄としてフッ酸水溶液Fにて被処理基板29を洗浄せずに、この被処理基板29を水洗したことによって、この被処理基板29のアモルファス酸化シリコン層28の膜厚損傷が生じなかったことによる。また、このポリシリコン層10の表面には、例えば5nm以上7nm以下の比較的低い高さの突起が形成されているにすぎなかった。さらに、このポリシリコン層10の粒径としては、例えば0.5μm以上1.0μm以下の比較的大きな大粒径に成長していた。   Here, the characteristics of the polysilicon layer 10 were examined. As a result, the surface of the polysilicon layer 10 did not have unevenness that could be visually recognized. That is, as a pre-cleaning, the substrate 29 is not washed with the hydrofluoric acid aqueous solution F, but the substrate 29 is washed with water, so that the amorphous silicon oxide layer 28 of the substrate 29 is not damaged. It depends. Further, on the surface of the polysilicon layer 10, only relatively low protrusions of 5 nm or more and 7 nm or less were formed. Further, the polysilicon layer 10 has grown to a relatively large particle size of, for example, 0.5 μm or more and 1.0 μm or less.

ここで、図15ないし図21に示す一比較例として、図15に示すように、ガラス基板3上にアンダーコート層7と、例えば45nmの厚さのアモルファスシリコン層27と、例えば5nmの厚さのアモルファス酸化シリコン層28とが順次積層された被処理基板29を、図示しない加熱装置であるオーブンとしての脱水素装置内に入れて、この被処理基板29を窒素雰囲気の大気中で500℃の温度で1時間ほど加熱して、この被処理基板29のアモルファス酸化シリコン層28中の水素分子を脱離させる脱水素工程をする。   Here, as a comparative example shown in FIGS. 15 to 21, as shown in FIG. 15, the undercoat layer 7 on the glass substrate 3, the amorphous silicon layer 27 having a thickness of 45 nm, for example, and the thickness having a thickness of 5 nm, for example. The substrate to be processed 29 in which the amorphous silicon oxide layers 28 are sequentially laminated is placed in a dehydrogenation apparatus as an oven which is a heating device (not shown), and the substrate 29 to be processed is heated to 500 ° C. in an atmosphere of nitrogen atmosphere. A dehydrogenation step is performed in which the hydrogen molecules in the amorphous silicon oxide layer 28 of the substrate 29 are desorbed by heating at a temperature for about 1 hour.

このとき、この脱水素工程では、被処理基板29を脱水素処理する際の温度が比較的高く、この被処理基板29を脱水素処理する際の雰囲気が大気中であることから、図16に示すように、この被処理基板29のアモルファス酸化シリコン層28の表面が酸化し、このアモルファス酸化シリコン層28の表面に自然酸化膜Aが形成されてしまう。そして、この自然酸化膜Aが表面に存在する状態で、このアモルファス酸化シリコン層28の表面にエキシマレーザビームEを照射してエキシマレーザアニールした場合には、粒径が0.1μm以下の密集した結晶状態のポリシリコン層10となる。   At this time, in this dehydrogenation step, the temperature when the substrate 29 to be processed is dehydrogenated is relatively high, and the atmosphere when the substrate 29 to be processed is dehydrogenated is in the atmosphere. As shown, the surface of the amorphous silicon oxide layer 28 of the substrate 29 to be processed is oxidized, and a natural oxide film A is formed on the surface of the amorphous silicon oxide layer 28. When the surface of the amorphous silicon oxide layer 28 is irradiated with the excimer laser beam E and the excimer laser annealing is performed in a state where the natural oxide film A exists on the surface, the particle diameter is 0.1 μm or less. The polysilicon layer 10 is in a crystalline state.

したがって、このポリシリコン層10を活性層11とした薄膜トランジスタ5の場合には、この薄膜トランジスタ5の移動度が小さくなりすぎるので、このポリシリコン層10を薄膜トランジスタ5の活性層11として使用できない状態となってしまう。すなわち、薄膜トランジスタ5として必要な移動度を有するようにするためには、この薄膜トランジスタ5の活性層11となるポリシリコン層10の粒径として0.3μm以上の粒径が必要である。   Therefore, in the case of the thin film transistor 5 in which the polysilicon layer 10 is the active layer 11, the mobility of the thin film transistor 5 becomes too small, so that the polysilicon layer 10 cannot be used as the active layer 11 of the thin film transistor 5. End up. That is, in order to have the mobility required for the thin film transistor 5, the particle size of the polysilicon layer 10 which becomes the active layer 11 of the thin film transistor 5 needs to be 0.3 μm or more.

このため、図17に示すように、被処理基板29のアモルファス酸化シリコン層28の表面をフッ酸水溶液Fで洗浄して、このアモルファス酸化シリコン層28の表面に存在する自然酸化膜Aを除去してから、図18に示すように、このアモルファス酸化シリコン層28をエキシマレーザアニールする必要がある。そして、この被処理基板29のフッ酸水溶液Fによる洗浄としては、この被処理基板29を水平に左回転させながら、この被処理基板29の表面の中心に1質量%濃度のフッ酸水溶液Fを吹付ノズル49から滴下して洗浄して、この被処理基板29のアモルファス酸化シリコン層28の表面に形成されている自然酸化膜Aを除去するスピン洗浄が一般的である。そして、このスピン洗浄にて表面の自然酸化膜Aを除去してから、被処理基板29のアモルファス酸化シリコン層28をエキシマレーザアニールして、図19に示すように、ポリシリコン層10にさせている。   For this reason, as shown in FIG. 17, the surface of the amorphous silicon oxide layer 28 of the substrate 29 to be processed is washed with a hydrofluoric acid aqueous solution F to remove the natural oxide film A existing on the surface of the amorphous silicon oxide layer 28. Then, as shown in FIG. 18, the amorphous silicon oxide layer 28 needs to be subjected to excimer laser annealing. Then, as the cleaning of the substrate 29 to be processed with the hydrofluoric acid aqueous solution F, the 1% by mass concentration of the hydrofluoric acid aqueous solution F is applied to the center of the surface of the substrate 29 to be processed while the substrate 29 is rotated leftward horizontally. In general, spin cleaning is performed by removing the natural oxide film A formed on the surface of the amorphous silicon oxide layer 28 of the substrate 29 to be processed by being dropped from the spray nozzle 49 and cleaned. Then, after removing the natural oxide film A on the surface by this spin cleaning, the amorphous silicon oxide layer 28 of the substrate 29 to be processed is subjected to excimer laser annealing to form a polysilicon layer 10 as shown in FIG. Yes.

ここで、この一比較例にて製造されたポリシリコン層10の特性を調べたところ、図20に示すように、このポリシリコン層10の表面に放射状の渦巻きむらが目視にて視認できた。この放射状の渦巻きむらは、被処理基板29のスピン洗浄時のフッ酸水溶液Fの流れが右回転となることから、このフッ酸水溶液Fの流れの影響を受けたものと考えられる。さらに、この放射状の渦巻きむらをより詳しく調べるために、この被処理基板29上のポリシリコン層10の図20に示すO点、A点およびB点での粒径および突起の高さを、図示しない走査型電気顕微鏡および原子間力顕微鏡にてそれぞれ測定した。   Here, when the characteristics of the polysilicon layer 10 manufactured in this one comparative example were examined, as shown in FIG. 20, radial spiral irregularities could be visually recognized on the surface of the polysilicon layer 10. This radial spiral unevenness is considered to be affected by the flow of the hydrofluoric acid aqueous solution F because the flow of the hydrofluoric acid aqueous solution F rotates clockwise during the spin cleaning of the substrate 29 to be processed. Further, in order to investigate the radial spiral unevenness in more detail, the grain size and the height of the protrusion at the points O, A and B shown in FIG. 20 of the polysilicon layer 10 on the substrate 29 to be processed are shown. Measurement was performed with a scanning electric microscope and an atomic force microscope.

この結果、図21に示すように、ポリシリコン層10の粒径は、被処理基板29の中心部で約0.8μmほどあったが、この被処理基板29の周縁に近づくに連れて徐々に小さくなり、B点で約0.4μmほどとなっていた。一方、突起の高さは、O点で約6nmほどであったものが、B点で約10nmほどと、粒径とは逆に高くなっていた。したがって、この突起の高さむらが、放射状の渦巻きむらに目視にて視認できることが分かった。ところが、この突起の高さとしては、一般的な10μm以上15μm以下の値から比べ約30%ほど低いことから、この一比較例に示す方法の有用性を示している。   As a result, as shown in FIG. 21, the grain size of the polysilicon layer 10 was about 0.8 μm at the center of the substrate 29 to be processed, but gradually approaches the periphery of the substrate 29 to be processed. It became small and was about 0.4 μm at point B. On the other hand, the height of the protrusions was about 6 nm at the O point, but about 10 nm at the B point, which was higher than the particle size. Therefore, it has been found that the unevenness of the height of the protrusion can be visually recognized in the radial spiral unevenness. However, the height of the protrusion is about 30% lower than a typical value of 10 μm or more and 15 μm or less, which indicates the usefulness of the method shown in this comparative example.

そして、上記一比較例にてポリシリコン層10の表面に形成される放射状の渦巻きむらによって、被処理基板29の中心部に形成されている自然酸化膜Aのみならず、アモルファス酸化シリコン層28そのものも周縁部から除去されてしまう。そして、これら自然酸化膜Aやアモルファス酸化シリコン層28の除去の不均一性から、ポリシリコン層10の表面にむらが形成されてしまう原因となっている。すなわち、このアモルファス酸化シリコン層28そのものも、このアモルファス酸化シリコン層28の組成によってはフッ酸水溶液Fによる洗浄の際に、自然酸化膜Aとともに除去されてしまう。   The amorphous silicon oxide layer 28 itself as well as the natural oxide film A formed at the center of the substrate 29 due to the radial spiral irregularities formed on the surface of the polysilicon layer 10 in the above comparative example. Will also be removed from the periphery. The unevenness of the removal of the natural oxide film A and the amorphous silicon oxide layer 28 causes unevenness on the surface of the polysilicon layer 10. That is, the amorphous silicon oxide layer 28 itself is also removed together with the natural oxide film A during cleaning with the hydrofluoric acid aqueous solution F depending on the composition of the amorphous silicon oxide layer 28.

したがって、このアモルファス酸化シリコン層28の表面に形成される自然酸化膜Aのみを均一性良く除去することが容易でないことから、この自然酸化膜Aの除去としてフッ酸水溶液Fによる洗浄を用いている限り、このアモルファス酸化シリコン層28のエキシマレーザアニールにて形成されるポリシリコン層10の表面に形成されるむらを解消することが容易でない。   Therefore, since it is not easy to remove only the natural oxide film A formed on the surface of the amorphous silicon oxide layer 28 with good uniformity, cleaning with the hydrofluoric acid aqueous solution F is used as the removal of the natural oxide film A. As long as it is not easy to eliminate unevenness formed on the surface of the polysilicon layer 10 formed by the excimer laser annealing of the amorphous silicon oxide layer 28.

そこで、上述した第1の実施の形態のように、CVD装置41の成膜室45にてガラス基板3上にアンダーコート層7、例えば45nmほどの厚さのアモルファスシリコン層27、および例えば3nmほどの厚さのアモルファス酸化シリコン層28を順次積層させて被処理基板29を形成してから、このCVD装置41の脱水素室46にて被処理基板29のアモルファス酸化シリコン層28を真空雰囲気中で脱水素処理して、このアモルファス酸化シリコン層28中の水素分子を遊離させる構成とした。   Therefore, as in the first embodiment described above, the undercoat layer 7, for example, the amorphous silicon layer 27 having a thickness of about 45 nm, and about 3 nm, for example, are formed on the glass substrate 3 in the film forming chamber 45 of the CVD apparatus 41. Then, the amorphous silicon oxide layer 28 of the thickness 29 is sequentially laminated to form the substrate 29 to be processed, and then the amorphous silicon oxide layer 28 of the substrate 29 to be processed is removed in a vacuum atmosphere in the dehydrogenation chamber 46 of the CVD apparatus 41. Dehydrogenation treatment was performed to release hydrogen molecules in the amorphous silicon oxide layer 28.

この結果、この脱水素室46での被処理基板29のアモルファス酸化シリコン層28の脱水素処理の際に、このアモルファス酸化シリコン層28の表面が酸化されず、このアモルファス酸化シリコン層28の表面に自然酸化膜Aが形成されない。したがって、この被処理基板29のアモルファス酸化シリコン層28をフッ酸水溶液Fにて洗浄して、このアモルファス酸化シリコン層28の表面に形成される自然酸化膜Aを除去する必要がなくなる。   As a result, the surface of the amorphous silicon oxide layer 28 is not oxidized during the dehydrogenation process of the amorphous silicon oxide layer 28 of the substrate 29 to be processed in the dehydrogenation chamber 46, and the surface of the amorphous silicon oxide layer 28 is not oxidized. Natural oxide film A is not formed. Therefore, it is not necessary to clean the amorphous silicon oxide layer 28 of the substrate 29 to be processed with the hydrofluoric acid aqueous solution F and remove the natural oxide film A formed on the surface of the amorphous silicon oxide layer 28.

このため、この被処理基板29のアモルファス酸化シリコン層28を水洗してからELA装置51にて窒素雰囲気中でエキシマレーザアニールしてポリシリコン層10にすることによって、このアモルファス酸化シリコン層28の表面に自然酸化膜Aが存在しない状態で、このアモルファス酸化シリコン層28をエキシマレーザアニールできる。この結果、このポリシリコン層10の粒径を薄膜トランジスタ5の活性層11として使用可能な粒径である0.3μm以上、具体的には0.5μm以上1.0μm以下の比較的大きな大粒径にできる。したがって、薄膜トランジスタ5の活性層11として使用可能な移動度が大きなポリシリコン層10となる。   For this reason, the amorphous silicon oxide layer 28 of the substrate 29 to be processed is washed with water and then subjected to excimer laser annealing in a nitrogen atmosphere by the ELA apparatus 51 to form the polysilicon layer 10, whereby the surface of the amorphous silicon oxide layer 28 is obtained. The amorphous silicon oxide layer 28 can be subjected to excimer laser annealing in the absence of the natural oxide film A. As a result, the polysilicon layer 10 has a relatively large particle size of 0.3 μm or more, specifically 0.5 μm or more and 1.0 μm or less, which is a particle size usable as the active layer 11 of the thin film transistor 5. Can be. Therefore, the polysilicon layer 10 having a high mobility that can be used as the active layer 11 of the thin film transistor 5 is obtained.

さらに、被処理基板29のアモルファス酸化シリコン層28をエキシマレーザアニールする前の前洗浄としてフッ酸水溶液Fによる洗浄せず、この被処理基板29を水洗したことにより、この被処理基板29のアモルファス酸化シリコン層28そのものがフッ酸水溶液Fによる洗浄の際に除去されることがない。よって、この被処理基板29のアモルファス酸化シリコン層28をエキシマレーザアニールする前の段階での膜減りがないので、このアモルファス酸化シリコン層28の成膜時の厚さを薄くできる。   Furthermore, the amorphous silicon oxide layer 28 of the substrate 29 to be processed is not washed with the hydrofluoric acid aqueous solution F as a pre-cleaning before the excimer laser annealing. The silicon layer 28 itself is not removed during cleaning with the hydrofluoric acid aqueous solution F. Therefore, since the amorphous silicon oxide layer 28 of the substrate 29 to be processed is not reduced before the excimer laser annealing, the thickness of the amorphous silicon oxide layer 28 can be reduced.

同時に、この被処理基板29のアモルファス酸化シリコン層28の膜厚損傷が生じないことによって、このアモルファス酸化シリコン層28をエキシマレーザアニールして形成されたポリシリコン層10の表面に、例えば5nm以上7nm以下の比較的低い高さの突起が形成されるにすぎず、このポリシリコン層10の表面に目視にて視認できる程度のむらが形成されない。   At the same time, since the film thickness damage of the amorphous silicon oxide layer 28 of the substrate 29 to be processed does not occur, the surface of the polysilicon layer 10 formed by excimer laser annealing the amorphous silicon oxide layer 28 is, for example, 5 nm to 7 nm. Only the following relatively low protrusions are formed, and unevenness that can be visually recognized on the surface of the polysilicon layer 10 is not formed.

この結果、表面に形成される突起の高さが低く、粒径が大きく、かつ粒径が揃ったポリシリコン層10の製造が可能となる。したがって、移動度が大きく、表面の突起の形成に起因した薄膜トランジスタ5のゲート絶縁膜15の耐圧劣化を少なくできるから、歩留まりの良い薄膜トランジスタ5の製造が可能となる。   As a result, it is possible to manufacture the polysilicon layer 10 having a low projection height, a large particle size, and a uniform particle size. Accordingly, since the mobility is high and the deterioration of the breakdown voltage of the gate insulating film 15 of the thin film transistor 5 due to the formation of the protrusion on the surface can be reduced, the thin film transistor 5 with a high yield can be manufactured.

なお、上記第1の実施の形態では、CVD装置41から被処理基板29を取り出して水洗してからELA装置51のELAチャンバ52内へと搬送して、この被処理基板29のアモルファス酸化シリコン層28をエキシマレーザアニールしたが、図7に示す第2の実施の形態のように、CVD装置41の搬送室42の搬出入室43に対向した一側面にELA装置51のELAチャンバ52を一体的に連結させて、このCVD装置41から被処理基板29を取り出すことなく、この被処理基板29のアモルファス酸化シリコン膜28をエキシマレーザアニールすることもできる。   In the first embodiment, the substrate 29 to be processed is taken out from the CVD apparatus 41, washed with water, and then transported into the ELA chamber 52 of the ELA apparatus 51, and the amorphous silicon oxide layer of the substrate 29 to be processed. Although the excimer laser annealing of 28 is performed, the ELA chamber 52 of the ELA apparatus 51 is integrally formed on one side surface of the CVD apparatus 41 facing the carry-in / out chamber 43 as in the second embodiment shown in FIG. It is also possible to perform excimer laser annealing on the amorphous silicon oxide film 28 of the substrate 29 to be processed without removing the substrate 29 to be processed from the CVD apparatus 41.

この場合、このCVD装置41のELAチャンバ52内は、真空雰囲気に保持されている。また、このELAチャンバ52内には、脱水素室にてアモルファス酸化シリコン層28中の水素分子を真空雰囲気中で遊離させた被処理基板29がCVD装置41外へと取り出されずに直ちに搬送室42を介して搬送される。そして、このELAチャンバ52の上側面には、このELAチャンバ52の上方に設置されたレーザ照射部53から照射されるエキシマレーザビームEをELAチャンバ52内へと透過させる略透明な入射窓ガラスであるアニーラウインドウ61が設けられている。このアニーラウインドウ61は、被処理基板29のガラス基板3より大きな平面視矩形状に形成されている。   In this case, the inside of the ELA chamber 52 of the CVD apparatus 41 is maintained in a vacuum atmosphere. Further, in the ELA chamber 52, the substrate 29 to be processed in which the hydrogen molecules in the amorphous silicon oxide layer 28 are liberated in a vacuum atmosphere in the dehydrogenation chamber is not taken out of the CVD apparatus 41 but is immediately taken out. It is conveyed through. The upper side surface of the ELA chamber 52 is a substantially transparent incident window glass that transmits the excimer laser beam E irradiated from the laser irradiation unit 53 installed above the ELA chamber 52 into the ELA chamber 52. An annealing window 61 is provided. The annealing window 61 is formed in a rectangular shape in plan view larger than the glass substrate 3 of the substrate 29 to be processed.

また、このELAチャンバ52内には、このELAチャンバ52内へと搬送された被処理基板29が設置される図示しないステージが揺動機構を介して揺動可能に取り付けられている。このステージは、被処理基板29が水平に設置され、この被処理基板29を水平に揺動できるように設けられている。したがって、ELAチャンバ52内では、CVD装置41の脱水素室46にてアモルファス酸化シリコン層28中の水素分子が遊離された被処理基板29が搬送されてステージ上に設置される。さらに、このELAチャンバ52内では、ステージを揺動させながら、このステージ上の被処理基板29のアモルファス酸化シリコン層28に向けてレーザ照射部53からアニーラウインドウ61を介して照射させて、このアモルファス酸化シリコン層28とともにアモルファスシリコン層27をエキシマレーザアニールしてポリシリコン層10にさせる。   Further, in the ELA chamber 52, a stage (not shown) on which the substrate 29 to be processed transferred into the ELA chamber 52 is installed is swingably mounted via a swing mechanism. This stage is provided so that the substrate 29 to be processed is installed horizontally and the substrate 29 to be processed can be swung horizontally. Therefore, in the ELA chamber 52, the substrate to be processed 29 from which the hydrogen molecules in the amorphous silicon oxide layer 28 are released is transferred in the dehydrogenation chamber 46 of the CVD apparatus 41 and placed on the stage. Further, in the ELA chamber 52, the amorphous silicon oxide layer 28 of the substrate 29 to be processed is irradiated from the laser irradiation unit 53 through the annealing window 61 while the stage is swung. The amorphous silicon layer 27 together with the amorphous silicon oxide layer 28 is subjected to excimer laser annealing to form the polysilicon layer 10.

そして、このELAチャンバ52内にてエキシマレーザアニールされた被処理基板29は、搬送室42を介して冷却室47へと搬送される。そして、この冷却室47内にて、被処理基板29がアルゴンガスによって冷却されてから、搬送室42を介して搬出入室43へと搬送されてCVD装置41外へと取り出される。   Then, the substrate 29 to be processed that has been subjected to excimer laser annealing in the ELA chamber 52 is transferred to the cooling chamber 47 via the transfer chamber 42. In the cooling chamber 47, the substrate 29 to be processed is cooled by argon gas, and then transferred to the loading / unloading chamber 43 through the transfer chamber 42 and taken out of the CVD apparatus 41.

この結果、このポリシリコン層10の特性を調べたところ、上記第1の実施の形態と同様に、表面に形成される突起の高さが低く、粒径が大きく、かつ粒径が揃ったポリシリコン層10であった。   As a result, the characteristics of the polysilicon layer 10 were examined. As in the first embodiment, the height of the protrusions formed on the surface was low, the grain size was large, and the grain size was uniform. It was a silicon layer 10.

また、CVD装置41の脱水素室46にてアモルファス酸化シリコン層28中の水素分子を遊離させた被処理基板29をCVD装置41外へと取り出さずに直ちにELAチャンバ52へと搬送して、このELAチャンバ52内にて被処理基板29のアモルファス酸化シリコン層28を真空雰囲気中で脱水素に連続して連続してエキシマレーザアニールする構成とした。この結果、この被処理基板29のアモルファス酸化シリコン層28の表面に自然酸化膜Aが存在しない状態で、このアモルファス酸化シリコン層28をエキシマレーザアニールできるので、上記第1の実施の形態と同様の作用効果を奏することができる。   Further, the substrate to be processed 29 in which the hydrogen molecules in the amorphous silicon oxide layer 28 are liberated in the dehydrogenation chamber 46 of the CVD apparatus 41 is immediately transported to the ELA chamber 52 without being taken out of the CVD apparatus 41. In the ELA chamber 52, the amorphous silicon oxide layer 28 of the substrate 29 to be processed is subjected to excimer laser annealing continuously in a vacuum atmosphere following dehydrogenation. As a result, the amorphous silicon oxide layer 28 can be subjected to excimer laser annealing in a state in which the natural oxide film A does not exist on the surface of the amorphous silicon oxide layer 28 of the substrate 29 to be processed, so that it is the same as in the first embodiment. An effect can be produced.

さらに、被処理基板29のアモルファス酸化シリコン層28をエキシマレーザアニールしてポリシリコン層10にしてから、この被処理基板29を冷却室47へと搬送して冷却する構成とした。この結果、エキシマレーザアニール前の被処理基板29を冷却室47にて冷却する際の、この被処理基板29のアモルファス酸化シリコン層28の表面への自然酸化膜Aの形成の可能性を極力排除できる。   Further, the amorphous silicon oxide layer 28 of the substrate 29 to be processed is excimer laser annealed to form the polysilicon layer 10, and then the substrate 29 to be processed is transferred to the cooling chamber 47 and cooled. As a result, the possibility of the formation of the natural oxide film A on the surface of the amorphous silicon oxide layer 28 of the substrate 29 to be processed is eliminated as much as possible when the substrate 29 to be processed before the excimer laser annealing is cooled in the cooling chamber 47. it can.

また、図8ないし図14に示す第3の実施の形態のように、図8に示すCVD装置41の成膜室45内で、図9に示すように、ガラス基板3上にアンダーコート層7と、例えば45nmの厚さのアモルファスシリコン層27とを順次形成して被処理基板29とし、この被処理基板29を冷却室47にて冷却した後にCVD装置41から取り出すこともできる。この場合、このCVD装置41から取り出された被処理基板29は、第2の工程として、図示しない脱水素装置内へと搬送されて窒素雰囲気の大気中で500℃の温度で1時間ほど加熱されて、この被処理基板29のアモルファスシリコン層27中の水素分子が脱離され、このアモルファスシリコン層27のエキシマレーザアニール時の突沸、いわゆるアブレーションを抑制させる。このとき、この脱水素装置内での被処理基板29のアモルファスシリコン層27中の水素分子の脱離の際に、図10に示すように、このアモルファスシリコン層27の表面に自然酸化膜Aが形成されてしまう。   Further, as in the third embodiment shown in FIGS. 8 to 14, in the film forming chamber 45 of the CVD apparatus 41 shown in FIG. 8, the undercoat layer 7 is formed on the glass substrate 3 as shown in FIG. Then, for example, an amorphous silicon layer 27 having a thickness of 45 nm can be sequentially formed to be a substrate 29 to be processed, and the substrate 29 to be processed can be taken out from the CVD apparatus 41 after being cooled in the cooling chamber 47. In this case, the substrate 29 to be processed taken out from the CVD apparatus 41 is transported into a dehydrogenation apparatus (not shown) and heated in a nitrogen atmosphere at a temperature of 500 ° C. for about 1 hour as a second step. As a result, hydrogen molecules in the amorphous silicon layer 27 of the substrate 29 to be processed are desorbed, and bumping at the time of excimer laser annealing of the amorphous silicon layer 27, so-called ablation, is suppressed. At this time, when hydrogen molecules are desorbed from the amorphous silicon layer 27 of the substrate 29 to be processed in the dehydrogenation apparatus, a natural oxide film A is formed on the surface of the amorphous silicon layer 27 as shown in FIG. Will be formed.

この後、この脱水素装置から被処理基板29を取り出してから、図11に示すように、この被処理基板29のアモルファスシリコン層27の表面に向けて吹付ノズル49から1質量%濃度のフッ酸水溶液Fを吹き付けて、このアモルファスシリコン層27の表面に形成されている自然酸化膜Aを除去する。このとき、アモルファス酸化シリコン層28の表面に形成されている自然酸化膜Aをフッ酸水溶液Fでの洗浄にて除去する場合に比べ、このアモルファスシリコン層27の表面に形成されている自然酸化膜Aをむらなく均一に除去できる。   After that, the substrate 29 to be processed is taken out from the dehydrogenation apparatus, and as shown in FIG. 11, the hydrofluoric acid having a concentration of 1% by mass from the spray nozzle 49 toward the surface of the amorphous silicon layer 27 of the substrate 29 to be processed. An aqueous solution F is sprayed to remove the natural oxide film A formed on the surface of the amorphous silicon layer 27. At this time, the natural oxide film A formed on the surface of the amorphous silicon oxide layer 28 is compared with the case where the natural oxide film A formed on the surface of the amorphous silicon oxide layer 28 is removed by washing with the hydrofluoric acid aqueous solution F. A can be removed uniformly.

さらに、第3の工程として、被処理基板29を再度CVD装置41へと搬送して導入して、このCVD装置41の成膜室45内へと搬送される被処理基板29の温度を室温程度として、この被処理基板29のアモルファスシリコン層27の加熱による自然酸化膜Aの成長を抑制した状態で、図12に示すように、この成膜室45内にて被処理基板29のアモルファスシリコン層27上に、亜酸化窒素ガスとシランガスとのガス流量比を1.5とした条件で、例えば3nmほどの厚さのアモルファス酸化シリコン層28を積層させる。   Further, as a third step, the substrate 29 to be processed is again transferred to the CVD apparatus 41 and introduced, and the temperature of the substrate 29 to be transferred into the film forming chamber 45 of the CVD apparatus 41 is about room temperature. As shown in FIG. 12, the amorphous silicon layer of the substrate 29 to be processed is formed in the film forming chamber 45 in a state where the growth of the natural oxide film A due to the heating of the amorphous silicon layer 27 of the substrate 29 to be processed is suppressed. An amorphous silicon oxide layer 28 having a thickness of, for example, about 3 nm is laminated on the layer 27 under the condition that the gas flow ratio of nitrous oxide gas and silane gas is 1.5.

次いで、このCVD装置41から被処理基板29を取り出してから、この被処理基板29のアモルファス酸化シリコン層28の表面を水洗した後に、図13に示すように、この被処理基板29をELA装置51のELAチャンバ52内へと搬送して導入して、このELAチャンバ52内を窒素雰囲気にした状態で、この被処理基板29のアモルファス酸化シリコン層28およびアモルファスシリコン層27のそれぞれをエキシマレーザアニールして、図14に示すように、ポリシリコン層10にさせる。   Next, after the substrate 29 to be processed is taken out from the CVD apparatus 41, the surface of the amorphous silicon oxide layer 28 of the substrate 29 to be processed is washed with water, and then the substrate 29 is subjected to the ELA apparatus 51 as shown in FIG. Each of the amorphous silicon oxide layer 28 and the amorphous silicon layer 27 of the substrate 29 to be processed is subjected to excimer laser annealing while being introduced into the ELA chamber 52 and introduced into the ELA chamber 52 in a nitrogen atmosphere. Thus, the polysilicon layer 10 is formed as shown in FIG.

このとき、この被処理基板29のアニール前のアモルファス酸化シリコン層28は、脱水素処理されていないので、このアモルファス酸化シリコン層28中の水素分子のアブレーションが生じ得ると考えられるが、このアモルファス酸化シリコン層28の膜厚が3nmほどと比較的薄く、このアモルファス酸化シリコン層28をアモルファスシリコン層27上に積層させたことによって、このアモルファス酸化シリコン層28中の水素分子のアブレーションが生じるおそれは低い。   At this time, since the amorphous silicon oxide layer 28 before annealing of the substrate 29 to be processed is not dehydrogenated, it is considered that ablation of hydrogen molecules in the amorphous silicon oxide layer 28 may occur. The film thickness of the silicon layer 28 is comparatively thin as about 3 nm, and by laminating the amorphous silicon oxide layer 28 on the amorphous silicon layer 27, there is little possibility that ablation of hydrogen molecules in the amorphous silicon oxide layer 28 will occur. .

この結果、この被処理基板29上に形成されたポリシリコン層10の特性を調べたところ、この被処理基板29のアモルファス酸化シリコン層28の膜厚が損傷無く保持されるので、上記第1の実施の形態と同様に、表面に形成される突起の高さが低く、粒径が大きく、かつ粒径が揃ったポリシリコン層10であった。そして、この被処理基板29のアモルファスシリコン層27およびアモルファス酸化シリコン層28それぞれの表面に自然酸化膜Aが存在しない状態で、これらアモルファスシリコン層27およびアモルファス酸化シリコン層28をそれぞれエキシマレーザアニールできるので、上記第1の実施の形態と同様の作用効果を奏することができる。   As a result, when the characteristics of the polysilicon layer 10 formed on the substrate 29 to be processed were examined, the film thickness of the amorphous silicon oxide layer 28 of the substrate 29 to be processed was maintained without damage. Similar to the embodiment, the polysilicon layer 10 had a low protrusion height, a large particle diameter, and a uniform particle diameter formed on the surface. Since the amorphous silicon layer 27 and the amorphous silicon oxide layer 28 can be respectively excimer laser annealed in a state where the natural oxide film A does not exist on the surface of each of the amorphous silicon layer 27 and the amorphous silicon oxide layer 28 of the substrate 29 to be processed. The same operational effects as those of the first embodiment can be obtained.

なお、上記各実施の形態では、液晶パネル1の薄膜トランジスタ5の活性層11に用いるポリシリコン層10の製造方法について説明したが、液晶パネル1以外のプラズマ表示装置や有機エレクトロルミネッセンス表示装置などの種々の画像表示装置のスイッチング素子の活性層、その他の半導体素子の活性層に用いるポリシリコン層10の製造方法としても対応させて用いることができる。   In each of the above embodiments, the method of manufacturing the polysilicon layer 10 used for the active layer 11 of the thin film transistor 5 of the liquid crystal panel 1 has been described. However, various methods such as plasma display devices other than the liquid crystal panel 1 and organic electroluminescence display devices are used. It can also be used correspondingly as a manufacturing method of the polysilicon layer 10 used for the active layer of the switching element of the image display device and the active layer of other semiconductor elements.

本発明の第1の実施の形態の多結晶シリコン層の製造方法に用いられるCVD装置を示す説明構成図である。It is explanatory drawing which shows the CVD apparatus used for the manufacturing method of the polycrystalline silicon layer of the 1st Embodiment of this invention. 同上CVD装置にて絶縁基板上に非晶質シリコン層および非晶質酸化シリコン層を形成した状態を示す説明図である。It is explanatory drawing which shows the state which formed the amorphous silicon layer and the amorphous silicon oxide layer on the insulating substrate with the CVD apparatus same as the above. 同上非晶質酸化シリコン層を水洗する状態を示す説明図である。It is explanatory drawing which shows the state which rinses an amorphous silicon oxide layer same as the above. 同上非晶質酸化シリコン層をレーザアニールする状態を示す説明図である。It is explanatory drawing which shows the state which laser-anneales an amorphous silicon oxide layer same as the above. 同上非晶質酸化シリコン層が結晶化した状態を示す説明図である。It is explanatory drawing which shows the state which the amorphous silicon oxide layer same as the above crystallized. 同上ポリシリコン層を有する液晶表示装置を示す説明断面図である。It is explanatory sectional drawing which shows the liquid crystal display device which has a polysilicon layer same as the above. 本発明の第2の実施の形態の多結晶シリコン層の製造方法に用いられるCVD装置を示す説明構成図である。It is explanatory drawing which shows the CVD apparatus used for the manufacturing method of the polycrystalline silicon layer of the 2nd Embodiment of this invention. 本発明の第3の実施の形態の多結晶シリコン層の製造方法に用いられるCVD装置を示す説明構成図である。It is explanatory drawing which shows the CVD apparatus used for the manufacturing method of the polycrystalline silicon layer of the 3rd Embodiment of this invention. 同上CVD装置にて絶縁基板上に非晶質シリコン層を形成した状態を示す説明図である。It is explanatory drawing which shows the state which formed the amorphous silicon layer on the insulating substrate with the same CVD apparatus. 同上非晶質シリコン層を脱水素処理した状態を示す説明図である。It is explanatory drawing which shows the state which carried out the dehydrogenation process of the amorphous silicon layer same as the above. 同上非晶質シリコン層をフッ酸にて洗浄する状態を示す説明図である。It is explanatory drawing which shows the state which wash | cleans an amorphous silicon layer same as the above with hydrofluoric acid. 同上非晶質シリコン層上に非晶質酸化シリコン層を形成した状態を示す説明図である。It is explanatory drawing which shows the state which formed the amorphous silicon oxide layer on the amorphous silicon layer same as the above. 同上非晶質酸化シリコン層をレーザアニールする状態を示す説明図である。It is explanatory drawing which shows the state which laser-anneales an amorphous silicon oxide layer same as the above. 同上非晶質酸化シリコン層が結晶化した状態を示す説明図である。It is explanatory drawing which shows the state which the amorphous silicon oxide layer same as the above crystallized. 一比較例の絶縁基板上に非晶質シリコン層および非晶質酸化シリコン層を形成した状態を示す説明図である。It is explanatory drawing which shows the state which formed the amorphous silicon layer and the amorphous silicon oxide layer on the insulating substrate of one comparative example. 同上非晶質酸化シリコン層を脱水素処理した状態を示す説明図である。It is explanatory drawing which shows the state which carried out the dehydrogenation process of the amorphous silicon oxide layer same as the above. 同上非晶質酸化シリコン層をフッ酸にて洗浄する状態を示す説明図である。It is explanatory drawing which shows the state which wash | cleans an amorphous silicon oxide layer same as the above with hydrofluoric acid. 同上非晶質酸化シリコン層をレーザアニールする状態を示す説明図である。It is explanatory drawing which shows the state which laser-anneales an amorphous silicon oxide layer same as the above. 同上非晶質酸化シリコン層が結晶化した状態を示す説明図である。It is explanatory drawing which shows the state which the amorphous silicon oxide layer same as the above crystallized. 同上ポリシリコン層の表面のむらを示す説明図である。It is explanatory drawing which shows the nonuniformity of the surface of a polysilicon layer same as the above. 同上ポリシリコン層の位置と粒径および突起の高さとの関係を示すグラフである。It is a graph which shows the relationship between the position of a polysilicon layer same as the above, a particle size, and the height of protrusion.

符号の説明Explanation of symbols

3 絶縁基板としてのガラス基板
10 多結晶シリコン層としてのポリシリコン層
27 非晶質シリコン層としてのアモルファスシリコン層
28 非晶質酸化シリコン層としてのアモルファス酸化シリコン層
A 酸化膜としての自然酸化膜
3 Glass substrate as an insulating substrate
10 Polysilicon layer as polycrystalline silicon layer
27 Amorphous silicon layer as amorphous silicon layer
28 Amorphous silicon oxide layer as amorphous silicon oxide layer A Natural oxide film as oxide film

Claims (5)

絶縁基板上に非晶質シリコン層を形成し、
前記絶縁基板上に形成した前記非晶質シリコン層上に非晶質酸化シリコン層を形成し、
前記絶縁基板上の前記非晶質シリコン層上に形成した前記非晶質酸化シリコン層中の水素分子を真空雰囲気で遊離させ、
この水素分子が遊離された非晶質酸化シリコン層および前記非晶質シリコン層のそれぞれをレーザアニールして結晶化させて多結晶シリコン層にする
ことを特徴とする多結晶シリコン層の製造方法。
Forming an amorphous silicon layer on an insulating substrate;
Forming an amorphous silicon oxide layer on the amorphous silicon layer formed on the insulating substrate;
Free hydrogen molecules in the amorphous silicon oxide layer formed on the amorphous silicon layer on the insulating substrate in a vacuum atmosphere;
A method for producing a polycrystalline silicon layer, wherein the amorphous silicon oxide layer from which hydrogen molecules are liberated and the amorphous silicon layer are crystallized by laser annealing to form a polycrystalline silicon layer.
真空雰囲気で水素分子を遊離させた非晶質酸化シリコン層の表面を水洗してから、この非晶質酸化シリコン層および非晶質シリコン層のそれぞれをレーザアニールする
ことを特徴とする請求項1記載の多結晶シリコン層の製造方法。
2. The surface of the amorphous silicon oxide layer from which hydrogen molecules are liberated in a vacuum atmosphere is washed with water, and then each of the amorphous silicon oxide layer and the amorphous silicon layer is laser-annealed. The manufacturing method of the polycrystalline silicon layer of description.
真空雰囲気での非晶質酸化シリコン層中の水素分子の遊離に連続して前記非晶質酸化シリコン層および非晶質シリコン層のそれぞれを真空雰囲気でレーザアニールする
ことを特徴とする請求項1記載の多結晶シリコンの製造方法。
2. The laser annealing of each of the amorphous silicon oxide layer and the amorphous silicon layer is performed in a vacuum atmosphere in succession to the liberation of hydrogen molecules in the amorphous silicon oxide layer in a vacuum atmosphere. The manufacturing method of the described polycrystalline silicon.
絶縁基板上に非晶質シリコン層を形成し、
前記絶縁基板上に形成した前記非晶質シリコン層中の水素分子を遊離させ、
この水素分子が遊離された前記非晶質シリコン層の表面に形成されている酸化膜を除去し、
表面の酸化膜が除去された前記非晶質シリコン層上に非晶質酸化シリコン層を形成し、
前記絶縁基板上の前記非晶質シリコン層および前記非晶質酸化シリコン層のそれぞれをレーザアニールして結晶化させて多結晶シリコン層にする
ことを特徴とする多結晶シリコン層の製造方法。
Forming an amorphous silicon layer on an insulating substrate;
Liberates hydrogen molecules in the amorphous silicon layer formed on the insulating substrate;
Removing the oxide film formed on the surface of the amorphous silicon layer from which the hydrogen molecules have been released;
Forming an amorphous silicon oxide layer on the amorphous silicon layer from which the oxide film on the surface has been removed;
A method for producing a polycrystalline silicon layer, wherein each of the amorphous silicon layer and the amorphous silicon oxide layer on the insulating substrate is crystallized by laser annealing to form a polycrystalline silicon layer.
非晶質酸化シリコン層の表面を水洗してから、この非晶質酸化シリコン層および非晶質シリコン層のそれぞれをレーザアニールする
ことを特徴とする請求項4記載の多結晶シリコン層の製造方法。
5. The method for producing a polycrystalline silicon layer according to claim 4, wherein the surface of the amorphous silicon oxide layer is washed with water, and then each of the amorphous silicon oxide layer and the amorphous silicon layer is laser-annealed. .
JP2006003777A 2006-01-11 2006-01-11 Method for manufacturing polycrystal silicon layer Pending JP2007188953A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006003777A JP2007188953A (en) 2006-01-11 2006-01-11 Method for manufacturing polycrystal silicon layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006003777A JP2007188953A (en) 2006-01-11 2006-01-11 Method for manufacturing polycrystal silicon layer

Publications (1)

Publication Number Publication Date
JP2007188953A true JP2007188953A (en) 2007-07-26

Family

ID=38343925

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006003777A Pending JP2007188953A (en) 2006-01-11 2006-01-11 Method for manufacturing polycrystal silicon layer

Country Status (1)

Country Link
JP (1) JP2007188953A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011035389A (en) * 2009-07-10 2011-02-17 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
CN103681244A (en) * 2013-12-25 2014-03-26 深圳市华星光电技术有限公司 Low-temperature polycrystalline silicon film pre-cleaning method, low-temperature polycrystalline silicon film preparation method and low-temperature polycrystalline silicon film manufacturing system
JP2018148194A (en) * 2017-03-03 2018-09-20 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated Ambient controlled transfer module and process system

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011035389A (en) * 2009-07-10 2011-02-17 Semiconductor Energy Lab Co Ltd Method for manufacturing semiconductor device
US8900916B2 (en) 2009-07-10 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device including oxide semiconductor film
TWI609429B (en) * 2009-07-10 2017-12-21 半導體能源研究所股份有限公司 Method for manufacturing semiconductor device
US11152493B2 (en) 2009-07-10 2021-10-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US11855194B2 (en) 2009-07-10 2023-12-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN103681244A (en) * 2013-12-25 2014-03-26 深圳市华星光电技术有限公司 Low-temperature polycrystalline silicon film pre-cleaning method, low-temperature polycrystalline silicon film preparation method and low-temperature polycrystalline silicon film manufacturing system
WO2015096113A1 (en) * 2013-12-25 2015-07-02 深圳市华星光电技术有限公司 Low temperature polycrystalline silicon thin film precleaning method and preparation method, and system for making low temperature polycrystalline silicon thin film
GB2535369A (en) * 2013-12-25 2016-08-17 Shenzhen China Star Optoelect Low temperature polycrystalline silicon thin film precleaning method and preparation method, and system for making low temperature polycrystalline silicon
CN103681244B (en) * 2013-12-25 2016-09-14 深圳市华星光电技术有限公司 The preparation method of low-temperature polysilicon film and manufacturing system thereof
GB2535369B (en) * 2013-12-25 2018-12-05 Shenzhen China Star Optoelect Pre-cleaning method and preparation method of low-temperature polysilicon thin film, liquid crystal display device, and manufacturing system thereof
JP2018148194A (en) * 2017-03-03 2018-09-20 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated Ambient controlled transfer module and process system
JP7158133B2 (en) 2017-03-03 2022-10-21 アプライド マテリアルズ インコーポレイテッド Atmosphere-controlled transfer module and processing system

Similar Documents

Publication Publication Date Title
US7691692B2 (en) Substrate processing apparatus and a manufacturing method of a thin film semiconductor device
KR100881992B1 (en) Method of manufacturing a semiconductor device
US7476901B2 (en) Poly-silicon thin film transistor array substrate and method for fabricating the same
KR100965259B1 (en) Organic light emitting display device and the fabricating method of the same
WO2012127769A1 (en) Method for forming semiconductor thin film, semiconductor device, method for producing semiconductor device, substrate, and thin film substrate
JP3927634B2 (en) Laser annealing method and thin film transistor manufacturing method
JP2007220918A (en) Laser annealing method, thin-film semiconductor device, manufacturing method thereof, display, and manufacturing method thereof
JPH06124890A (en) Fabricating method for film-like semiconductor device
US20060240647A1 (en) Film control method and device thereof
JP2007188953A (en) Method for manufacturing polycrystal silicon layer
JP2005064453A (en) Thin film transistor and its manufacturing method
JP2001085701A (en) Element having multilayer structure, its manufacturing device and its manufacturing method
JP4001906B2 (en) Method for manufacturing semiconductor device
JP2010034463A (en) Laser annealing device
JP2000068518A (en) Manufacture of thin-film transistor
JP2006332589A (en) Method and apparatus for controlling film
KR100611751B1 (en) fabrication method of Thin Film Transitor
JP3999923B2 (en) Semiconductor device and manufacturing method thereof
JP3972991B2 (en) Method for manufacturing thin film integrated circuit
JPH06124889A (en) Method for fabricating film-like semiconductor device
JP2009147232A (en) Manufacturing method for semiconductor device and semiconductor manufacturing apparatus
JPH11312809A (en) Top gate type thin-film transistor and its manufacture
JP2008153387A (en) Display device and its manufacturing method
JP3560929B2 (en) Method for manufacturing semiconductor device
JP2002190604A (en) Thin-film transistor, liquid crystal display device using the thin-film transistor and electroluminescence display device