JP2007188939A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
JP2007188939A
JP2007188939A JP2006003535A JP2006003535A JP2007188939A JP 2007188939 A JP2007188939 A JP 2007188939A JP 2006003535 A JP2006003535 A JP 2006003535A JP 2006003535 A JP2006003535 A JP 2006003535A JP 2007188939 A JP2007188939 A JP 2007188939A
Authority
JP
Japan
Prior art keywords
region
semiconductor chip
semiconductor device
manufacturing
resin paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006003535A
Other languages
Japanese (ja)
Inventor
Tomohiko Uda
智彦 宇田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006003535A priority Critical patent/JP2007188939A/en
Publication of JP2007188939A publication Critical patent/JP2007188939A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method to efficiently manufacture a semiconductor device which is superior in reliability of external appearance. <P>SOLUTION: The method of manufacturing a semiconductor device includes a step to prepare a semiconductor module 100 which is provided with a base substrate 12, a wiring substrate 10 including a resist layer 20 with an opening 22 and a wiring pattern 14, and a semiconductor chip 40 mounted to the wiring substrate 10; a step to apply a resin paste 50 between the wiring substrate 10 and the semiconductor chip 40; and a step to form a resin part 55 by curing the resin paste 50. An exposed part 30 includes a first area 32 overlapping over the semiconductor chip 40, and a second area 34 which is arranged aside the first area 32 and is exposed from the semiconductor chip 40. In the step to apply the resin paste 50, a dispenser nozzle 60 set vertical to the base substrate 12 is used to supply the resin paste 50 to the second area 34 and allow it to flow to the first area 32. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device.

配線基板に半導体チップが搭載された半導体装置が知られている。そして、配線基板と半導体チップとの間に樹脂部を形成することが知られている。当該樹脂部を形成する方法として、配線基板に半導体チップを搭載した後に、両者の間に樹脂材料を設け、これを硬化させる方法が知られている。ところで、樹脂材料が半導体チップの上面に付着すると、半導体装置の外観を損ない、また、半導体装置が厚くなるおそれがある。
特開２００５−１５０１７９号公報 A semiconductor device in which a semiconductor chip is mounted on a wiring board is known. It is known to form a resin portion between the wiring board and the semiconductor chip. As a method for forming the resin portion, a method is known in which after a semiconductor chip is mounted on a wiring board, a resin material is provided between the two and cured. By the way, if the resin material adheres to the upper surface of the semiconductor chip, the appearance of the semiconductor device may be impaired, and the semiconductor device may become thick.
JP 2005-150179 A

本発明の目的は、外観の信頼性が高い半導体装置を効率よく製造する方法を提供することにある。   An object of the present invention is to provide a method for efficiently manufacturing a semiconductor device having high appearance reliability.

（１）本発明に係る半導体装置の製造方法は、
ベース基板と、前記ベース基板上に形成された、前記ベース基板を露出させる開口を有するレジスト層と、前記ベース基板における前記開口からの露出部に形成された電気的接続部を有する配線パターンとを含む配線基板と、電極を含み、前記電極が前記電気的接続部と対向するように前記配線基板に搭載された半導体チップとを有する半導体モジュールを用意する工程と、
前記配線基板と前記半導体チップとの間に樹脂ペーストを設ける工程と、
前記樹脂ペーストを硬化させて樹脂部を形成する工程と、
を含み、
前記ベース基板の前記露出部は、前記半導体チップとオーバーラップする第１の領域と、前記第１の領域の側方に配置されてなり、前記半導体チップから露出する第２の領域とを含み、
前記樹脂ペーストを設ける工程は、前記ベース基板に対して垂直に設定されたディスペンサノズルによって、前記ベース基板の前記第２の領域に前記樹脂ペーストを供給し、前記樹脂ペーストを、前記第１の領域に向かって流動させることを含む。 (1) A method of manufacturing a semiconductor device according to the present invention includes:
A base substrate, a resist layer formed on the base substrate and having an opening exposing the base substrate, and a wiring pattern having an electrical connection portion formed in an exposed portion from the opening in the base substrate. A step of preparing a semiconductor module including a wiring board including, and a semiconductor chip including an electrode, and the semiconductor chip mounted on the wiring board so that the electrode faces the electrical connection portion;
Providing a resin paste between the wiring substrate and the semiconductor chip;
Curing the resin paste to form a resin portion;
Including
The exposed portion of the base substrate includes a first region that overlaps the semiconductor chip, and a second region that is disposed on a side of the first region and is exposed from the semiconductor chip,
The step of providing the resin paste includes supplying the resin paste to the second region of the base substrate by a dispenser nozzle set perpendicular to the base substrate, and applying the resin paste to the first region. Including flowing toward.

本発明によると、樹脂ペーストが半導体チップの上面に付着しないように、半導体装置を製造することができる。そのため、本発明によると、外観信頼性の高い半導体装置を、効率よく製造することができる。   According to the present invention, the semiconductor device can be manufactured so that the resin paste does not adhere to the upper surface of the semiconductor chip. Therefore, according to the present invention, a semiconductor device with high appearance reliability can be efficiently manufactured.

（２）この半導体装置の製造方法において、
前記第２の領域は、前記半導体チップの角部の側方に配置されていてもよい。 (2) In this method of manufacturing a semiconductor device,
The second region may be disposed on a side of a corner of the semiconductor chip.

（３）この半導体装置の製造方法において、
前記第２の領域は、前記半導体チップの辺の側方に配置されていてもよい。 (3) In this method of manufacturing a semiconductor device,
The second region may be disposed on a side of the side of the semiconductor chip.

（４）この半導体装置の製造方法において、
前記第２の領域は、前記半導体チップの前記辺に沿って延びる形状をなしていてもよい。 (4) In this method of manufacturing a semiconductor device,
The second region may have a shape extending along the side of the semiconductor chip.

（５）この半導体装置の製造方法において、
前記開口からの露出部は、前記半導体チップの辺と平行な直線で区画される矩形領域と、前記矩形領域の側方に配置された突出領域とを有し、
前記樹脂ペーストを、前記突出領域に供給してもよい。 (5) In this method of manufacturing a semiconductor device,
The exposed portion from the opening has a rectangular region partitioned by a straight line parallel to the side of the semiconductor chip, and a protruding region disposed on the side of the rectangular region,
The resin paste may be supplied to the protruding region.

（６）この半導体装置の製造方法において、
前記樹脂部を、前記配線パターンにおける前記開口からの露出部をすべて覆うように形成してもよい。 (6) In this method of manufacturing a semiconductor device,
You may form the said resin part so that all the exposed parts from the said opening in the said wiring pattern may be covered.

（７）この半導体装置の製造方法において、
前記樹脂部を、前記ベース基板の前記露出部をすべて覆うように形成してもよい。 (7) In this method of manufacturing a semiconductor device,
The resin portion may be formed so as to cover all the exposed portions of the base substrate.

以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。また、本発明は、以下の内容を自由に組み合わせたものを含むものとする。   Embodiments to which the present invention is applied will be described below with reference to the drawings. However, the present invention is not limited to the following embodiments. Moreover, this invention shall include what combined the following content freely.

（第１の実施の形態）
以下、図１（Ａ）〜図３を参照して、本発明を適用した第１の実施の形態について説明する。 (First embodiment)
Hereinafter, a first embodiment to which the present invention is applied will be described with reference to FIGS.

本実施の形態に係る半導体装置の製造方法は、図１（Ａ）〜図１（Ｃ）に示す半導体モジュール１００を用意することを含む。なお、図１（Ａ）は、半導体モジュール１００の上視図である。また、図１（Ｂ）は、図１（Ａ）のIB−IB線断面の一部拡大図である。そして、図１（Ｃ）は、露出部３０（レジスト層２０の開口２２）の形状を説明するための図である。以下、半導体モジュール１００の構成について説明する。   The method for manufacturing a semiconductor device according to the present embodiment includes preparing the semiconductor module 100 shown in FIGS. 1 (A) to 1 (C). 1A is a top view of the semiconductor module 100. FIG. FIG. 1B is a partially enlarged view of a cross section taken along line IB-IB in FIG. FIG. 1C is a view for explaining the shape of the exposed portion 30 (the opening 22 of the resist layer 20). Hereinafter, the configuration of the semiconductor module 100 will be described.

半導体モジュール１００は、図１（Ａ）及び図１（Ｂ）に示すように、配線基板１０を有する。以下、配線基板１０の構成について説明する。   As shown in FIGS. 1A and 1B, the semiconductor module 100 includes a wiring board 10. Hereinafter, the configuration of the wiring board 10 will be described.

配線基板１０は、ベース基板１２を有する。ベース基板１２の材料や構造は特に限定されず、既に公知となっているいずれかの基板を利用してもよい。ベース基板１２は、フレキシブル基板であってもよく、リジッド基板であってもよい。ベース基板１２は、積層型の基板であってもよく、あるいは、単層の基板であってもよい。ベース基板１２は、有機系又は無機系のいずれの材料で構成されていてもよく、これらの複合構造からなるものであってもよい。ベース基板１２として、例えばポリエチレンテレフタレート（ＰＥＴ）からなる基板又はフィルムを使用してもよい。あるいは、ベース基板１２としてポリイミド樹脂からなるフレキシブル基板を使用してもよい。フレキシブル基板としてFPC(Flexible Printed Circuit)や、TAB(Tape Automated Bonding)技術で使用されるテープを使用してもよい。また、無機系の材料から形成されたベース基板１２として、例えばセラミックス基板やガラス基板が挙げられる。有機系及び無機系の材料の複合構造として、例えばガラスエポキシ基板が挙げられる。ベース基板１２の外形も特に限定されるものではない。   The wiring substrate 10 has a base substrate 12. The material and structure of the base substrate 12 are not particularly limited, and any known substrate may be used. The base substrate 12 may be a flexible substrate or a rigid substrate. The base substrate 12 may be a laminated substrate or a single layer substrate. The base substrate 12 may be composed of any organic or inorganic material, or may be composed of a composite structure thereof. As the base substrate 12, for example, a substrate or a film made of polyethylene terephthalate (PET) may be used. Alternatively, a flexible substrate made of a polyimide resin may be used as the base substrate 12. As the flexible substrate, a tape used in FPC (Flexible Printed Circuit) or TAB (Tape Automated Bonding) technology may be used. Examples of the base substrate 12 formed from an inorganic material include a ceramic substrate and a glass substrate. An example of a composite structure of organic and inorganic materials is a glass epoxy substrate. The external shape of the base substrate 12 is not particularly limited.

配線基板１０は、図１（Ａ）及び図１（Ｂ）に示すように、配線パターン１４を有する。配線パターン１４は、ベース基板１２に設けられてなる。配線パターン１４の構造及び材料は特に限定されない。配線パターン１４は、例えば、銅（Ｃｕ）、クロム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、チタンタングステン（Ｔｉ−Ｗ）のうちのいずれかが積層した構成をなしていてもよい。配線パターン１４は、ベース基板１２の表面のみに設けられていてもよいが、ベース基板１２の内部を通るように設けられていてもよい（図示せず）。   As shown in FIGS. 1A and 1B, the wiring board 10 has a wiring pattern 14. The wiring pattern 14 is provided on the base substrate 12. The structure and material of the wiring pattern 14 are not particularly limited. For example, the wiring pattern 14 may have a configuration in which any one of copper (Cu), chromium (Cr), titanium (Ti), nickel (Ni), and titanium tungsten (Ti-W) is laminated. The wiring pattern 14 may be provided only on the surface of the base substrate 12, or may be provided so as to pass through the inside of the base substrate 12 (not shown).

配線パターン１４は、電気的接続部１５を有する。電気的接続部１５は、電子部品の電極（例えば、後述する半導体チップ４０の電極４２）との電気的な接続に利用される部分である。電気的接続部１５は、ベース基板１２の表面に形成される。電気的接続部１５は、後述する、ベース基板１２におけるレジスト層２０の開口２２からの露出部３０に形成されてなる。すなわち、電気的接続部１５は、レジスト層２０から露出している。   The wiring pattern 14 has an electrical connection portion 15. The electrical connection portion 15 is a portion used for electrical connection with an electrode of an electronic component (for example, an electrode 42 of a semiconductor chip 40 described later). The electrical connection portion 15 is formed on the surface of the base substrate 12. The electrical connection portion 15 is formed in an exposed portion 30 from the opening 22 of the resist layer 20 in the base substrate 12 described later. That is, the electrical connection portion 15 is exposed from the resist layer 20.

配線基板１０は、レジスト層２０を含む。レジスト層２０は、ベース基板１２上に形成されてなる。レジスト層２０は開口２２を有する。開口２２は、ベース基板１２を露出させるように形成されている。ベース基板１２における開口２２からの露出部を、露出部３０と称する。開口２２は、配線パターン１４の電気的接続部１５を露出させるように形成されている。そして、レジスト層２０は、配線パターン１４を部分的に覆うように形成されていてもよい。   The wiring substrate 10 includes a resist layer 20. The resist layer 20 is formed on the base substrate 12. The resist layer 20 has an opening 22. The opening 22 is formed so as to expose the base substrate 12. An exposed portion from the opening 22 in the base substrate 12 is referred to as an exposed portion 30. The opening 22 is formed so as to expose the electrical connection portion 15 of the wiring pattern 14. The resist layer 20 may be formed so as to partially cover the wiring pattern 14.

ベース基板１２における開口２２からの露出部３０は、図１（Ｂ）に示すように、後述する半導体チップ４０とオーバーラップする第１の領域３２と、半導体チップ４０から露出する第２の領域３４とを含む。第２の領域３４は、第１の領域３２（半導体チップ４０）の側方に配置されてなる。配線基板１０では、第２の領域３４は、第１の領域３２（半導体チップ４０）の角部の側方に配置されている（図１（Ａ）及び図１（Ｃ）参照）。なお、第１の領域３２と第２の領域３４とは連通している。第２の領域３４は、後述する樹脂ペースト５０を供給するための領域であってもよい。   As shown in FIG. 1B, the exposed portion 30 from the opening 22 in the base substrate 12 includes a first region 32 that overlaps a semiconductor chip 40 described later, and a second region 34 that is exposed from the semiconductor chip 40. Including. The second region 34 is disposed on the side of the first region 32 (semiconductor chip 40). In the wiring board 10, the second region 34 is disposed on the side of the corner of the first region 32 (semiconductor chip 40) (see FIGS. 1A and 1C). Note that the first region 32 and the second region 34 communicate with each other. The second region 34 may be a region for supplying a resin paste 50 described later.

半導体モジュール１００では、図１（Ｃ）に示すように、露出部３０（開口２２）は、半導体チップ４０の辺に平行な直線で区画される矩形領域３５と、矩形領域３５の側方に配置された突出領域３６とを有する。このとき、矩形領域３５と突出領域３６とは、連通している。矩形領域３５は、半導体チップ４０と（ほぼ）相似形をなしていてもよい。矩形領域３５は、半導体チップ４０よりも大きくてもよい。突出領域３６は、図１（Ａ）〜図１（Ｃ）に示すように、矩形領域３５の角部の側方に配置されている。そして、図１（Ａ）に示すように、突出領域３６の少なくとも一部は、半導体チップ４０から露出してなる。すなわち、突出領域３６の少なくとも一部は、第２の領域３４であるといえる。   In the semiconductor module 100, as shown in FIG. 1C, the exposed portion 30 (opening 22) is arranged on a rectangular area 35 defined by a straight line parallel to the side of the semiconductor chip 40 and on the side of the rectangular area 35. Projecting region 36. At this time, the rectangular area 35 and the protruding area 36 communicate with each other. The rectangular area 35 may be (substantially) similar to the semiconductor chip 40. The rectangular area 35 may be larger than the semiconductor chip 40. As shown in FIGS. 1A to 1C, the protruding region 36 is disposed on the side of the corner of the rectangular region 35. As shown in FIG. 1A, at least a part of the protruding region 36 is exposed from the semiconductor chip 40. That is, it can be said that at least a part of the protruding region 36 is the second region 34.

半導体モジュール１００は、半導体チップ４０を有する。半導体チップ４０は、配線基板１０に搭載されている。半導体チップ４０は、露出部３０の内側に（オーバーラップするように）配置されてなる。半導体チップ４０は、矩形領域３５の内側に配置されていてもよい。半導体チップ４０は電極４２を有する。そして、半導体チップ４０は、図１（Ｂ）に示すように、電極４２が電気的接続部１５と対向するように搭載されている。電極４２と電気的接続部１５とは、電気的に接続されている。電極４２と電気的接続部１５とは、接触して電気的に接続されていてもよい。   The semiconductor module 100 includes a semiconductor chip 40. The semiconductor chip 40 is mounted on the wiring board 10. The semiconductor chip 40 is arranged inside the exposed portion 30 (so as to overlap). The semiconductor chip 40 may be disposed inside the rectangular region 35. The semiconductor chip 40 has an electrode 42. The semiconductor chip 40 is mounted so that the electrode 42 faces the electrical connection portion 15 as shown in FIG. The electrode 42 and the electrical connection portion 15 are electrically connected. The electrode 42 and the electrical connection part 15 may be in contact and electrically connected.

半導体チップ４０は、集積回路４６を有していてもよい。集積回路４６の構成は特に限定されないが、例えば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含んでいてもよい。このとき、電極４２は、集積回路４６に電気的に接続されていてもよい。あるいは、電極４２は、集積回路４６に電気的に接続されていない電極を含んでいてもよい。   The semiconductor chip 40 may have an integrated circuit 46. The configuration of the integrated circuit 46 is not particularly limited. For example, the integrated circuit 46 may include an active element such as a transistor and a passive element such as a resistor, a coil, and a capacitor. At this time, the electrode 42 may be electrically connected to the integrated circuit 46. Alternatively, the electrode 42 may include an electrode that is not electrically connected to the integrated circuit 46.

電極４２の構成は特に限定されない。例えば、パッドと該パッドに設けられたバンプとを合わせて、電極４２と称してもよい。電極４２の配置は特に限定されるものではない。例えば、電極４２は、半導体チップ４０の端部領域のみに配置されていてもよく、あるいは、半導体チップ４０の中央領域に配置されていてもよい。また、電極４２は、集積回路４６とオーバーラップしないように配置されていてもよく、あるいは、集積回路４６とオーバーラップするように配置されていてもよい。   The configuration of the electrode 42 is not particularly limited. For example, the pad and the bump provided on the pad may be collectively referred to as the electrode 42. The arrangement of the electrode 42 is not particularly limited. For example, the electrode 42 may be disposed only in the end region of the semiconductor chip 40, or may be disposed in the central region of the semiconductor chip 40. The electrode 42 may be disposed so as not to overlap with the integrated circuit 46, or may be disposed so as to overlap with the integrated circuit 46.

本実施の形態に係る半導体装置の製造方法は、配線基板１０と半導体チップ４０との間に樹脂ペースト５０を設けることを含む。図２（Ａ）〜図２（Ｃ）は、本工程について説明するための図である。   The method for manufacturing a semiconductor device according to the present embodiment includes providing a resin paste 50 between the wiring substrate 10 and the semiconductor chip 40. FIG. 2A to FIG. 2C are diagrams for explaining this process.

本工程では、図２（Ａ）に示すように、ベース基板１２に対して垂直に設定されたディスペンサノズル６０によって、ベース基板１２の第２の領域３４に樹脂ペースト５０を供給する。すなわち、本工程では、ベース基板１２の露出部３０のうち半導体チップ４０からの露出領域のみに樹脂ペースト５０を供給するといえる。本実施の形態では、図２（Ａ）に示すように、露出部３０における半導体チップ４０からの露出領域の一部である、突出領域３６のみに樹脂ペースト５０を供給してもよい。また、本実施の形態では、レジスト層２０を避けて、開口２２の内側の領域のみに向かって、樹脂ペースト５０を供給する。また、本工程では、ディスペンサノズル６０をベース基板１２の第２の領域３４に向けた状態で、樹脂ペースト５０を吐出する。   In this step, as shown in FIG. 2A, the resin paste 50 is supplied to the second region 34 of the base substrate 12 by the dispenser nozzle 60 set perpendicular to the base substrate 12. That is, in this step, it can be said that the resin paste 50 is supplied only to the exposed region from the semiconductor chip 40 in the exposed portion 30 of the base substrate 12. In the present embodiment, as shown in FIG. 2A, the resin paste 50 may be supplied only to the protruding region 36 that is a part of the exposed region from the semiconductor chip 40 in the exposed portion 30. In the present embodiment, the resin paste 50 is supplied only toward the region inside the opening 22 while avoiding the resist layer 20. In this step, the resin paste 50 is discharged with the dispenser nozzle 60 directed to the second region 34 of the base substrate 12.

そして、図２（Ｂ）に示すように、樹脂ペースト５０を、第１の領域３２に向かって流動させる。言い換えると、樹脂ペースト５０を、露出部３０における半導体チップ４０とオーバーラップする領域に向かって流動させる。樹脂ペースト５０は、いわゆる毛管現象を利用して流動させてもよい。すなわち、突出領域３６に供給された樹脂ペースト５０は、自重で拡がってゆき、半導体チップ４０に接触する。樹脂ペースト５０が半導体チップ４０に接触すると、樹脂ペースト５０には、ベース基板１２と半導体チップ４０との間に引き込む方向に（第１の領域に向かって）力がはたらく（毛管現象）。これにより、樹脂ペースト５０を流動させる。   Then, as shown in FIG. 2B, the resin paste 50 is caused to flow toward the first region 32. In other words, the resin paste 50 is caused to flow toward a region overlapping the semiconductor chip 40 in the exposed portion 30. The resin paste 50 may be made to flow by utilizing a so-called capillary phenomenon. That is, the resin paste 50 supplied to the protruding region 36 spreads by its own weight and contacts the semiconductor chip 40. When the resin paste 50 comes into contact with the semiconductor chip 40, a force is applied to the resin paste 50 in the direction of drawing between the base substrate 12 and the semiconductor chip 40 (toward the first region) (capillary phenomenon). Thereby, the resin paste 50 is made to flow.

樹脂ペースト５０を流動させて、図２（Ｃ）に示すように、配線パターン１４における開口２２からの露出部をすべて覆ってもよい。樹脂ペースト５０を流動させて、ベース基板１２における開口２２からの露出部３０をすべて覆ってもよい。なお、樹脂ペースト５０は、図２（Ｃ）に示すように、開口２２の内側のみに設けてもよい。言い換えると、樹脂ペースト５０は、レジスト層２０に乗り上がらないように形成してもよい。ただし、樹脂ペースト５０は、レジスト層２０に乗り上がるように形成してもよい（図示せず）。また、樹脂ペースト５０は、ベース基板１２と半導体チップ４０との間に充填させてもよい。   The resin paste 50 may be flowed to cover all the exposed portions from the openings 22 in the wiring pattern 14 as shown in FIG. The resin paste 50 may be flowed to cover all the exposed portions 30 from the openings 22 in the base substrate 12. The resin paste 50 may be provided only inside the opening 22 as shown in FIG. In other words, the resin paste 50 may be formed so as not to climb on the resist layer 20. However, the resin paste 50 may be formed so as to run on the resist layer 20 (not shown). Further, the resin paste 50 may be filled between the base substrate 12 and the semiconductor chip 40.

なお、樹脂ペースト５０は、自重で拡がってゆく速度よりも速い速度で、ベース基板１２と半導体チップ４０との間を流動させてもよい。樹脂ペースト５０の流動速度は、樹脂ペースト５０と半導体チップ４０（電極４２）及びベース基板１２との親和性や、樹脂ペースト５０の粘性、電極４２の形成密度等を調整することによって制御することができる。   The resin paste 50 may flow between the base substrate 12 and the semiconductor chip 40 at a speed faster than the speed at which the resin paste 50 spreads by its own weight. The flow rate of the resin paste 50 can be controlled by adjusting the affinity between the resin paste 50 and the semiconductor chip 40 (electrode 42) and the base substrate 12, the viscosity of the resin paste 50, the formation density of the electrodes 42, and the like. it can.

本実施の形態に係る半導体装置の製造方法は、樹脂ペースト５０を硬化させることを含む。樹脂ペースト５０を硬化させて、図３に示す、樹脂部５５を形成する。樹脂部５５は、配線パターン１４における開口２２からの露出部をすべて覆うように形成してもよい。また、樹脂部５５は、ベース基板１２における開口２２からの露出部３０をすべて覆うように形成してもよい。   The method for manufacturing a semiconductor device according to the present embodiment includes curing resin paste 50. The resin paste 50 is cured to form a resin portion 55 shown in FIG. The resin portion 55 may be formed so as to cover all exposed portions from the openings 22 in the wiring pattern 14. Further, the resin portion 55 may be formed so as to cover the entire exposed portion 30 from the opening 22 in the base substrate 12.

以上の工程によって、図３に示す、半導体装置１を製造することができる。   Through the above steps, the semiconductor device 1 shown in FIG. 3 can be manufactured.

本方法によると、樹脂ペースト５０を設ける工程で、樹脂ペースト５０が半導体チップ４０上に乗り上がりにくくなるため、外観不良の発生を防止することができる。すなわち、本方法によると、外観信頼性の高い半導体装置を効率よく製造することができる。以下、この効果について説明する。   According to this method, since it becomes difficult for the resin paste 50 to run on the semiconductor chip 40 in the step of providing the resin paste 50, it is possible to prevent appearance defects. That is, according to this method, a semiconductor device with high appearance reliability can be efficiently manufactured. Hereinafter, this effect will be described.

先に説明したように、本実施の形態に係る半導体装置の製造方法では、樹脂ペースト５０を、ベース基板１２（露出部３０の第２の領域３４）に供給する。言い換えると、樹脂ペースト５０を、レジスト層２０を避けて供給する。これによると、樹脂ペースト５０をレジスト層２０上に供給する場合と比較して、供給領域と半導体チップ４０の上面との間隔が広くなる。そのため、樹脂ペースト５０が半導体チップ４０の上面に乗り上がりにくくなる。   As described above, in the method for manufacturing a semiconductor device according to the present embodiment, resin paste 50 is supplied to base substrate 12 (second region 34 of exposed portion 30). In other words, the resin paste 50 is supplied while avoiding the resist layer 20. According to this, compared with the case where the resin paste 50 is supplied on the resist layer 20, the space | interval of a supply area | region and the upper surface of the semiconductor chip 40 becomes wide. Therefore, it becomes difficult for the resin paste 50 to ride on the upper surface of the semiconductor chip 40.

また、本実施の形態に係る半導体装置の製造方法では、樹脂ペースト５０を、露出部３０における半導体チップ４０からの露出領域（第２の領域３４）に供給する。言い換えると、樹脂ペースト５０を、半導体チップ４０の側方に供給する。そのため、ディスペンサノズル６０の位置合わせが容易で、効率よく樹脂ペースト５０を供給することができる。   In the method for manufacturing a semiconductor device according to the present embodiment, the resin paste 50 is supplied to the exposed region (second region 34) from the semiconductor chip 40 in the exposed portion 30. In other words, the resin paste 50 is supplied to the side of the semiconductor chip 40. Therefore, alignment of the dispenser nozzle 60 is easy and the resin paste 50 can be supplied efficiently.

そして、本実施の形態に係る半導体装置の製造方法では、樹脂ペースト５０を、半導体チップ４０とオーバーラップする領域（第１の領域３２）に向かって流動させる。これにより、樹脂ペースト５０を、配線基板１０と半導体チップ４０との間に充填させることができるため、信頼性の高い半導体装置を製造することができる。また、樹脂ペースト５０を半導体チップ４０とオーバーラップする領域に向かって流動させるため、樹脂ペースト５０の供給領域（第２の領域３４）付近で、樹脂ペースト５０の過剰な盛り上がりを防止することができる。そのため、樹脂ペースト５０が半導体チップ４０の上面に付着することを防止することができる。   In the method for manufacturing a semiconductor device according to the present embodiment, the resin paste 50 is caused to flow toward a region (first region 32) overlapping with the semiconductor chip 40. Thereby, since the resin paste 50 can be filled between the wiring substrate 10 and the semiconductor chip 40, a highly reliable semiconductor device can be manufactured. In addition, since the resin paste 50 is caused to flow toward the region overlapping with the semiconductor chip 40, it is possible to prevent the resin paste 50 from excessively rising in the vicinity of the resin paste 50 supply region (second region 34). . Therefore, it is possible to prevent the resin paste 50 from adhering to the upper surface of the semiconductor chip 40.

なお、樹脂ペースト５０を、自重で拡がる速度よりも速い速度でベース基板１２と半導体チップ４０との間を流動させることによって、樹脂ペースト５０が半導体チップ４０上に乗り上がることを防止することができる。樹脂ペースト５０の流動速度は、樹脂ペースト５０の粘性、樹脂ペースト５０とベース基板１２との親和性、樹脂ペースト５０と半導体チップ４０（電極４２）との親和性、配線基板１０（ベース基板１２）と半導体チップ４０との間隔や、電極４２の形成密度などを調整することによって、制御することができる。   It is possible to prevent the resin paste 50 from riding on the semiconductor chip 40 by causing the resin paste 50 to flow between the base substrate 12 and the semiconductor chip 40 at a speed faster than the speed at which the resin paste 50 spreads by its own weight. . The flow rate of the resin paste 50 includes the viscosity of the resin paste 50, the affinity between the resin paste 50 and the base substrate 12, the affinity between the resin paste 50 and the semiconductor chip 40 (electrode 42), and the wiring substrate 10 (base substrate 12). It can be controlled by adjusting the distance between the semiconductor chip 40 and the formation density of the electrodes 42.

また、本発明によると、樹脂ペースト５０が半導体チップ４０の上面に乗り上がらないように半導体装置を製造することができるため、樹脂部によって半導体装置の厚みが増すことを防止することができる。そのため、薄型の半導体装置を製造することが可能になる。   In addition, according to the present invention, since the semiconductor device can be manufactured so that the resin paste 50 does not run on the upper surface of the semiconductor chip 40, it is possible to prevent the thickness of the semiconductor device from being increased by the resin portion. Therefore, a thin semiconductor device can be manufactured.

（変形例）
以下、図４を参照して、本実施の形態の変形例について説明する。 (Modification)
Hereinafter, a modification of the present embodiment will be described with reference to FIG.

本実施の形態では、ベース基板１２におけるレジスト層２０の開口からの露出部７１は、半導体チップ４０の辺と平行な直線で区画された矩形領域７２と、矩形領域７２から突出した突出領域７３とを有する。そして、突出領域７３は、図４に示すように、矩形領域７２の辺の側方に配置されてなる。言い換えると、突出領域７３は、半導体チップ４０の辺の側方に配置されてなる。なお、突出領域７３は、配線パターン（図示せず）を露出させるように配置されていてもよく、配線パターンを避けて配置されていてもよい。   In the present embodiment, the exposed portion 71 from the opening of the resist layer 20 in the base substrate 12 includes a rectangular region 72 partitioned by a straight line parallel to the side of the semiconductor chip 40, and a protruding region 73 protruding from the rectangular region 72. Have And the protrusion area | region 73 is arrange | positioned at the side of the side of the rectangular area 72, as shown in FIG. In other words, the protruding region 73 is arranged on the side of the side of the semiconductor chip 40. The protruding region 73 may be arranged so as to expose a wiring pattern (not shown), or may be arranged avoiding the wiring pattern.

そして、本実施の形態では、突出領域７３に樹脂ペースト５０を供給する。すなわち、突出領域７３は、少なくとも一部が半導体チップ４０から露出しており、突出領域７３における半導体チップ４０からの露出部に、樹脂ペースト５０を供給する（図２（Ａ）参照）。   In this embodiment, the resin paste 50 is supplied to the protruding region 73. That is, at least a part of the protruding region 73 is exposed from the semiconductor chip 40, and the resin paste 50 is supplied to the exposed portion of the protruding region 73 from the semiconductor chip 40 (see FIG. 2A).

これによっても、樹脂ペースト５０が半導体チップ４０上に乗り上がることを防止することができる。   This also can prevent the resin paste 50 from riding on the semiconductor chip 40.

（第２の実施の形態）
以下、図５（Ａ）〜図６を参照して、本発明を適用した第２の実施の形態について説明する。 (Second Embodiment)
Hereinafter, a second embodiment to which the present invention is applied will be described with reference to FIGS.

本実施の形態に係る半導体装置の製造方法は、図５（Ａ）及び図５（Ｂ）に示す、半導体モジュール１０１を用意することを含む。なお、図５（Ａ）及び図５（Ｂ）では、配線パターン１４は省略する。また、図５（Ａ）では、半導体チップ４０を破線で示す。   The manufacturing method of the semiconductor device according to this embodiment includes preparing the semiconductor module 101 shown in FIGS. 5 (A) and 5 (B). 5A and 5B, the wiring pattern 14 is omitted. In FIG. 5A, the semiconductor chip 40 is indicated by a broken line.

半導体モジュール１０１は、配線基板８０を含む。配線基板８０は、ベース基板１２と、ベース基板１２上に形成されたレジスト層８２とを有する。レジスト層８２には開口８４が形成されてなる。開口８４は、ベース基板１２を露出するように形成されてなる。ベース基板１２における開口８４からの露出部を指して、露出部８５と称する。   The semiconductor module 101 includes a wiring board 80. The wiring substrate 80 includes a base substrate 12 and a resist layer 82 formed on the base substrate 12. An opening 84 is formed in the resist layer 82. The opening 84 is formed so as to expose the base substrate 12. An exposed portion from the opening 84 in the base substrate 12 is referred to as an exposed portion 85.

露出部８５は、半導体チップ４０とオーバーラップする第１の領域８６と、第１の領域８６の側方に配置された第２の領域８８とを含む。第２の領域８８は、半導体チップ４０（第１の領域８６）の１つの辺の側方に配置されてなる。第２の領域８８は、半導体チップの辺に沿って延びる形状をなす。   The exposed portion 85 includes a first region 86 that overlaps the semiconductor chip 40, and a second region 88 that is disposed on the side of the first region 86. The second region 88 is arranged on the side of one side of the semiconductor chip 40 (first region 86). The second region 88 has a shape extending along the side of the semiconductor chip.

半導体モジュール１０１では、露出部８５（第１及び第２の領域８６，８８）は、矩形をなしていてもよい。そして、半導体チップ４０は、その中心が、露出部８５の中心からずれて配置されていてもよい。   In the semiconductor module 101, the exposed portion 85 (first and second regions 86 and 88) may be rectangular. The center of the semiconductor chip 40 may be shifted from the center of the exposed portion 85.

本実施の形態に係る半導体装置の製造方法は、図６に示すように、ベース基板１２に対して垂直に設定されたディスペンサノズル６０によって、第２の領域８８に樹脂ペースト５０を供給することを含む。本工程では、図６に示すように、ディスペンサノズル６０を、半導体チップ４０の辺に沿って（第２の領域８８に沿って）移動させながら、樹脂ペースト５０を供給する。そして、樹脂ペースト５０を、第２の領域８８から第１の領域８６に向かって流動させる。   In the semiconductor device manufacturing method according to the present embodiment, as shown in FIG. 6, the resin paste 50 is supplied to the second region 88 by the dispenser nozzle 60 set perpendicular to the base substrate 12. Including. In this step, as shown in FIG. 6, the resin paste 50 is supplied while moving the dispenser nozzle 60 along the side of the semiconductor chip 40 (along the second region 88). Then, the resin paste 50 is caused to flow from the second region 88 toward the first region 86.

本実施の形態に係る半導体装置の製造方法によると、半導体チップ４０の辺に沿って樹脂ペースト５０を供給する。そのため、樹脂ペースト５０を効率よく設けることができ、半導体装置の製造効率を高めることができる。また、樹脂ペースト５０の供給領域を広くすることができるため、樹脂ペースト５０が盛り上がりにくくなり、半導体チップ４０の上面に付着しにくくすることができる。   According to the manufacturing method of the semiconductor device according to the present embodiment, the resin paste 50 is supplied along the side of the semiconductor chip 40. Therefore, the resin paste 50 can be provided efficiently, and the manufacturing efficiency of the semiconductor device can be increased. In addition, since the supply area of the resin paste 50 can be widened, the resin paste 50 is less likely to rise and can be less likely to adhere to the upper surface of the semiconductor chip 40.

（変形例）
以下、図７を参照して、本実施の形態の変形例について説明する。 (Modification)
Hereinafter, a modification of the present embodiment will be described with reference to FIG.

第２の領域８８は、図７に示すように、半導体チップ４０の隣り合う２つの辺の側方に配置されていてもよい。これによると、樹脂ペースト５０の供給領域がさらに広くなる。そのため、さらに効率よく樹脂ペースト５０を設けることができる。   As shown in FIG. 7, the second region 88 may be disposed on the side of two adjacent sides of the semiconductor chip 40. According to this, the supply area | region of the resin paste 50 becomes still wider. Therefore, the resin paste 50 can be provided more efficiently.

なお、他の変形例として、第２の領域８８は、半導体チップ４０の３つの辺の側方に配置されていてもよい（図示せず）。   As another modification, the second region 88 may be disposed on the side of the three sides of the semiconductor chip 40 (not shown).

なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。   In addition, this invention is not limited to embodiment mentioned above, A various deformation | transformation is possible. For example, the present invention includes substantially the same configuration as the configuration described in the embodiment (for example, a configuration having the same function, method, and result, or a configuration having the same purpose and effect). In addition, the invention includes a configuration in which a non-essential part of the configuration described in the embodiment is replaced. In addition, the present invention includes a configuration that exhibits the same operational effects as the configuration described in the embodiment or a configuration that can achieve the same object. Further, the invention includes a configuration in which a known technique is added to the configuration described in the embodiment.

第１の実施の形態に係る半導体装置の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the semiconductor device which concerns on 1st Embodiment. 第１の実施の形態に係る半導体装置の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the semiconductor device which concerns on 1st Embodiment. 第１の実施の形態に係る半導体装置の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the semiconductor device which concerns on 1st Embodiment. 第１の実施の形態に係る半導体装置の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the semiconductor device which concerns on 1st Embodiment. 第２の実施の形態に係る半導体装置の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the semiconductor device which concerns on 2nd Embodiment. 第２の実施の形態に係る半導体装置の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the semiconductor device which concerns on 2nd Embodiment. 第２の実施の形態に係る半導体装置の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the semiconductor device which concerns on 2nd Embodiment.

符号の説明Explanation of symbols

１…半導体装置、 １０…配線基板、 １２…ベース基板、 １４…配線パターン、 １５…電気的接続部、 ２０…レジスト層、 ２２…開口、 ３０…露出部、 ３２…第１の領域、 ３４…第２の領域、 ３５…矩形領域、 ３６…突出領域、 ４０…半導体チップ、 ４２…電極、 ４６…集積回路、 ５０…樹脂ペースト、 ５５…樹脂部、 ６０…ディスペンサノズル、 ７１…露出部、 ７２…矩形領域、 ７３…突出領域、 ８０…配線基板、 ８２…レジスト層、 ８４…開口、 ８５…露出部、 ８６…第１の領域、 ８８…第２の領域、 １００…半導体モジュール、 １０１…半導体モジュール   DESCRIPTION OF SYMBOLS 1 ... Semiconductor device, 10 ... Wiring board, 12 ... Base board, 14 ... Wiring pattern, 15 ... Electrical connection part, 20 ... Resist layer, 22 ... Opening, 30 ... Exposed part, 32 ... 1st area | region, 34 ... Second region, 35 ... Rectangular region, 36 ... Projection region, 40 ... Semiconductor chip, 42 ... Electrode, 46 ... Integrated circuit, 50 ... Resin paste, 55 ... Resin part, 60 ... Dispenser nozzle, 71 ... Exposed part, 72 DESCRIPTION OF SYMBOLS ... Rectangular area 73 ... Protrusion area | region 80 ... Wiring board | substrate 82 ... Resist layer 84 ... Opening 85 ... Exposed part 86 ... 1st area | region 88 ... 2nd area | region 100 ... Semiconductor module 101 ... Semiconductor module

Claims (7)

ベース基板と、前記ベース基板上に形成された、前記ベース基板を露出させる開口を有するレジスト層と、前記ベース基板における前記開口からの露出部に形成された電気的接続部を有する配線パターンとを含む配線基板と、電極を含み、前記電極が前記電気的接続部と対向するように前記配線基板に搭載された半導体チップとを有する半導体モジュールを用意する工程と、
前記配線基板と前記半導体チップとの間に樹脂ペーストを設ける工程と、
前記樹脂ペーストを硬化させて樹脂部を形成する工程と、
を含み、
前記ベース基板の前記露出部は、前記半導体チップとオーバーラップする第１の領域と、前記第１の領域の側方に配置されてなり、前記半導体チップから露出する第２の領域とを含み、
前記樹脂ペーストを設ける工程は、前記ベース基板に対して垂直に設定されたディスペンサノズルによって、前記ベース基板の前記第２の領域に前記樹脂ペーストを供給し、前記樹脂ペーストを、前記第１の領域に向かって流動させることを含む半導体装置の製造方法。 A base substrate, a resist layer formed on the base substrate and having an opening exposing the base substrate, and a wiring pattern having an electrical connection portion formed in an exposed portion from the opening in the base substrate. A step of preparing a semiconductor module including a wiring board including, and a semiconductor chip including an electrode, and the semiconductor chip mounted on the wiring board so that the electrode faces the electrical connection portion;
Providing a resin paste between the wiring substrate and the semiconductor chip;
Curing the resin paste to form a resin portion;
Including
The exposed portion of the base substrate includes a first region that overlaps the semiconductor chip, and a second region that is disposed on a side of the first region and is exposed from the semiconductor chip,
The step of providing the resin paste includes supplying the resin paste to the second region of the base substrate by a dispenser nozzle set perpendicular to the base substrate, and applying the resin paste to the first region. The manufacturing method of the semiconductor device including making it flow toward 請求項１記載の半導体装置の製造方法において、
前記第２の領域は、前記半導体チップの角部の側方に配置されてなる半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
The method for manufacturing a semiconductor device, wherein the second region is disposed on a side of a corner of the semiconductor chip. 請求項１記載の半導体装置の製造方法において、
前記第２の領域は、前記半導体チップの辺の側方に配置されてなる半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 1,
The method for manufacturing a semiconductor device, wherein the second region is arranged on a side of a side of the semiconductor chip. 請求項３記載の半導体装置の製造方法において、
前記第２の領域は、前記半導体チップの前記辺に沿って延びる形状をなす半導体装置の製造方法。 In the manufacturing method of the semiconductor device according to claim 3,
The method of manufacturing a semiconductor device, wherein the second region has a shape extending along the side of the semiconductor chip. 請求項１から請求項４のいずれかに記載の半導体装置の製造方法において、
前記開口からの露出部は、前記半導体チップの辺と平行な直線で区画される矩形領域と、前記矩形領域の側方に配置された突出領域とを有し、
前記樹脂ペーストを、前記突出領域に供給する半導体装置の製造方法。 In the manufacturing method of the semiconductor device in any one of Claims 1-4,
The exposed portion from the opening has a rectangular region partitioned by a straight line parallel to the side of the semiconductor chip, and a protruding region disposed on the side of the rectangular region,
A method for manufacturing a semiconductor device, wherein the resin paste is supplied to the protruding region. 請求項１から請求項５のいずれかに記載の半導体装置の製造方法において、
前記樹脂部を、前記配線パターンにおける前記開口からの露出部をすべて覆うように形成する半導体装置の製造方法。 In the manufacturing method of the semiconductor device in any one of Claims 1-5,
The manufacturing method of the semiconductor device which forms the said resin part so that all the exposed parts from the said opening in the said wiring pattern may be covered. 請求項１から請求項６のいずれかに記載の半導体装置の製造方法において、
前記樹脂部を、前記ベース基板の前記露出部をすべて覆うように形成する半導体装置の製造方法。 In the manufacturing method of the semiconductor device in any one of Claims 1-6,
A method of manufacturing a semiconductor device, wherein the resin portion is formed so as to cover all of the exposed portion of the base substrate.
JP2006003535A 2006-01-11 2006-01-11 Method of manufacturing semiconductor device Withdrawn JP2007188939A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006003535A JP2007188939A (en) 2006-01-11 2006-01-11 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006003535A JP2007188939A (en) 2006-01-11 2006-01-11 Method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2007188939A true JP2007188939A (en) 2007-07-26

Family

ID=38343915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006003535A Withdrawn JP2007188939A (en) 2006-01-11 2006-01-11 Method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2007188939A (en)

Similar Documents

Publication Publication Date Title
JP4024773B2 (en) WIRING BOARD, SEMICONDUCTOR DEVICE, ITS MANUFACTURING METHOD, AND SEMICONDUCTOR MODULE DEVICE
US7299547B2 (en) Method for manufacturing tape wiring board
US9111818B2 (en) Packaging substrate
US20170027055A1 (en) Flying tail type rigid-flexible printed circuit board
US20170033036A1 (en) Printed wiring board, semiconductor package, and method for manufacturing printed wiring board
JP2006269605A (en) Flexible circuit board and manufacturing method thereof
KR20050096851A (en) Circuit device and manufacturing method therof
TWI390696B (en) Semiconductor device and manufacturing method thereof
JP4773864B2 (en) Wiring board, semiconductor device using the same, and manufacturing method of wiring board
JP4645832B2 (en) Semiconductor device and manufacturing method thereof
KR100856012B1 (en) Method of manufacturing wiring board
JP2006013496A (en) Wiring film with bump, film package using the same, and method of fabricating the same
JP2006229018A (en) Tape carrier substrate, its manufacturing method and semiconductor device
JP2009260165A (en) Semiconductor device
JP6674284B2 (en) Mounting structure and module
JP2007188939A (en) Method of manufacturing semiconductor device
JPH07335992A (en) Interconnection board and production process thereof
JP2007173724A (en) Circuit module
JP2006245187A (en) Process for manufacturing semiconductor device
JP4692719B2 (en) Wiring substrate, semiconductor device and manufacturing method thereof
JP4692720B2 (en) Wiring substrate, semiconductor device and manufacturing method thereof
JP2017103367A (en) Mounting board and manufacturing method thereof, and mount structure with mounting board and electronic component
JP6570728B2 (en) Electronic device and manufacturing method thereof
JP3977072B2 (en) Wiring board, semiconductor device, and manufacturing method thereof
JP2008109024A (en) Semiconductor, electronic device, and method for manufacturing electronic device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080627

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090407