JP2007180955A - High frequency amplifier circuit - Google Patents

High frequency amplifier circuit Download PDF

Info

Publication number
JP2007180955A
JP2007180955A JP2005377661A JP2005377661A JP2007180955A JP 2007180955 A JP2007180955 A JP 2007180955A JP 2005377661 A JP2005377661 A JP 2005377661A JP 2005377661 A JP2005377661 A JP 2005377661A JP 2007180955 A JP2007180955 A JP 2007180955A
Authority
JP
Japan
Prior art keywords
transistor
frequency amplifier
amplifier circuit
input terminal
circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005377661A
Other languages
Japanese (ja)
Other versions
JP4699204B2 (en
Inventor
Takeshi Kato
岳 加藤
Masaaki Sato
政明 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2005377661A priority Critical patent/JP4699204B2/en
Publication of JP2007180955A publication Critical patent/JP2007180955A/en
Application granted granted Critical
Publication of JP4699204B2 publication Critical patent/JP4699204B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To prevent a thermal runaway caused by concentrated current to a small number of transistors, by suppressing unbalanced collector currents among a plurality of transistors connected in parallel. <P>SOLUTION: In a first sub-high frequency amplifier circuit 100 having an identical configuration to a second sub-high frequency amplifier circuit 101, four transistor circuits 4, 5, 6 and 7 are connected in parallel. In each transistor circuit 4, 5, 6, 7, a first signal input terminal 4e is connected to a high frequency input terminal 1 via a transmission line 8, while capacitors 10, 12 and 14 for line connection are connected in series to transmission lines 9, 11 and 13 respectively corresponding thereto, thus forming each pair. The above each pair is connected to between neighboring terminals of the first to a fourth signal input terminals 4e, 5e, 6e and 7e, thereby suppressing the dispersion of the input impedance of the transistor circuits 4, 5, 6 and 7. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、高周波増幅回路に係り、特に、複数個のトランジスタを並列接続して構成された高周波増幅回路における動作の安定性、信頼性等の向上等を図ったものに関する。   The present invention relates to a high-frequency amplifier circuit, and more particularly, to a high-frequency amplifier circuit configured by connecting a plurality of transistors in parallel to improve operational stability, reliability, and the like.

従来、携帯電話や無線LAN等のいわゆる移動通信機の送信部に用いられる高周波増幅回路において、高出力電力とする場合、互いに並列接続された複数個のバイポーラトランジスタを設けて回路構成するのが一般的である(例えば、特許文献1、特許文献2等参照)。
かかる回路においては、互いに並列接続されたバイポーラトランジスタ間の発熱による温度差がベースバイアスへフィードバックされ、発熱温度の高い一部のバイポーラトランジスタのコレクタに流れる電流が異常に増加し、その結果、他の並列に接続されたバイポーラトランジスタのコレクタに流れていた電流が、上述の発熱温度の高い一部のバイポーラトランジスタのコレクタへ集中して流れ、遂には破壊に至ることがある。
このような一部のバイポーラトランジスタへの電流集中を抑圧するため、並列接続された各々のバイポーラトランジスタのエミッタ及びベースに抵抗素子、いわゆるバラスト抵抗を接続する方法が従来から公知の方法として広く用いられているが、かかる方法は、簡易で確実である反面、高周波増幅回路の電力利得の低下と安定性の低下を招くという欠点がある。
Conventionally, in a high-frequency amplifier circuit used in a transmission unit of a so-called mobile communication device such as a mobile phone or a wireless LAN, in order to achieve high output power, a circuit configuration is generally provided by providing a plurality of bipolar transistors connected in parallel to each other. (For example, refer to Patent Document 1, Patent Document 2, etc.).
In such a circuit, the temperature difference due to heat generation between the bipolar transistors connected in parallel to each other is fed back to the base bias, and the current flowing through the collectors of some bipolar transistors having a high heat generation temperature increases abnormally. The current flowing in the collectors of the bipolar transistors connected in parallel may concentrate on the collectors of some of the bipolar transistors having high heat generation temperatures, and may eventually be destroyed.
In order to suppress such current concentration in some bipolar transistors, a method of connecting a resistance element, so-called ballast resistor, to the emitter and base of each of the bipolar transistors connected in parallel has been widely used as a conventionally known method. However, this method is simple and reliable, but has a drawback that it causes a reduction in power gain and stability of the high-frequency amplifier circuit.

図6には、上述のように高出力電力特性を得るため、互いに並列接続された複数のバイポーラトランジスタにより構成された高周波増幅回路の具体回路構成例が示されており、以下、同図を参照しつつ、この従来回路例について説明する。
図6に示された高周波増幅回路は、8個のバイポーラトランジスタが並列接続されて構成されたものとなっている。
以下、具体的に説明すれば、この高周波増幅回路は、第1の高周波増幅回路160と第2の高周波増幅回路161が並列接続されて構成されたものとなっており、第1及び第2の高周波増幅回路160,161は、対称に構成されて、同一の動作をするようになっている。
FIG. 6 shows a specific circuit configuration example of a high-frequency amplifier circuit composed of a plurality of bipolar transistors connected in parallel to each other in order to obtain a high output power characteristic as described above. However, this conventional circuit example will be described.
The high-frequency amplifier circuit shown in FIG. 6 is configured by connecting eight bipolar transistors in parallel.
Specifically, the high-frequency amplifier circuit is configured by connecting a first high-frequency amplifier circuit 160 and a second high-frequency amplifier circuit 161 in parallel. The high frequency amplifier circuits 160 and 161 are configured symmetrically and perform the same operation.

第1及び第2の高周波増幅回路160,161は、基本的に同一の回路構成であるので、第1の高周波増幅回路160を例に採り、そのより具体的な構成について以下説明する。
第1の高周波増幅回路160は、4つのバイポーラトランジスタ64a,65a,66a,67aを有してなり、第1のバイポーラトランジスタ64aは、そのベースが、第1のコンデンサ64b及び第1の抵抗素子64cを介して、それぞれ高周波入力端子61及びベースバイアス端子62に接続される一方、コレクタが高周波出力端子63に接続されている。かかる構成は、第2乃至第4のバイポーラトランジスタ65a,66a,67aについても同様であるので、それぞれについてここでの詳細な構成の説明は省略し、図6において、上述の各構成要素に対応する構成要素に符号を付すに留めることとする。
Since the first and second high-frequency amplifier circuits 160 and 161 have basically the same circuit configuration, the first high-frequency amplifier circuit 160 is taken as an example, and a more specific configuration thereof will be described below.
The first high-frequency amplifier circuit 160 includes four bipolar transistors 64a, 65a, 66a, and 67a. The base of the first bipolar transistor 64a is the first capacitor 64b and the first resistor element 64c. Are connected to the high frequency input terminal 61 and the base bias terminal 62, respectively, and the collector is connected to the high frequency output terminal 63. Such a configuration is the same for the second to fourth bipolar transistors 65a, 66a, and 67a. Therefore, detailed description thereof is omitted here, and in FIG. 6, the components correspond to the components described above. The constituent elements are only given reference numerals.

そして、第1乃至第4のバイポーラトランジスタ64a,65a,66a,67aをそれぞれ中心にして上述のように構成された4つのトランジスタ回路64,65,66,67が、互いに並列接続された構成となっている。なお、第1乃至第4のコンデンサ64b,65b,66b,67bは同一容量値に設定されている。   Then, the four transistor circuits 64, 65, 66, 67 configured as described above centering on the first to fourth bipolar transistors 64a, 65a, 66a, 67a are connected in parallel to each other. ing. The first to fourth capacitors 64b, 65b, 66b, and 67b are set to the same capacitance value.

かかる構成において、第1乃至第4の抵抗素子64c,65c,66c,67cの両端には、第1乃至第4のバイポーラトランジスタ64a,65a,66a,67aのベース電流に応じた電圧が発生する。ここで、仮に、温度上昇に伴い一部のバイポーラトランジスタのベース電流が増加したとすると、そのベースに接続された抵抗素子の両端における電圧が上昇し、逆に、ベース・エミッタ間電圧は低下するため、結果としてその一部のバイポーラトランジスタ64a,65a,66a,67aのベース電流の急激な増加は抑えられ、いわゆる熱暴走が抑止されることとなる。
一方、上記構成の高周波増幅回路において、入力された高周波信号は、第1乃至第4のコンデンサ64c,65c,66c,67cを通過して、第1乃至第4のバイポーラトランジスタ64a,65a,66a,67aの対応するベースに入力されるため、抵抗素子を介して高周波信号がベースに印加される構成に比べて電力利得の低下が小さい。
In this configuration, voltages corresponding to the base currents of the first to fourth bipolar transistors 64a, 65a, 66a, and 67a are generated at both ends of the first to fourth resistance elements 64c, 65c, 66c, and 67c. Here, if the base current of some of the bipolar transistors increases as the temperature rises, the voltage at both ends of the resistance element connected to the base increases, and conversely, the base-emitter voltage decreases. Therefore, as a result, a rapid increase in the base current of some of the bipolar transistors 64a, 65a, 66a, 67a is suppressed, and so-called thermal runaway is suppressed.
On the other hand, in the high frequency amplifier circuit configured as described above, the input high frequency signal passes through the first to fourth capacitors 64c, 65c, 66c, 67c, and passes through the first to fourth bipolar transistors 64a, 65a, 66a, Since it is input to the corresponding base of 67a, the decrease in power gain is small compared to a configuration in which a high-frequency signal is applied to the base via a resistance element.

ところで、図6に示された回路を実際に構成する場合、バイポーラトランジスタのみならず他の素子も含めてそれぞれ無視できない物理的な大きさを有しているため、例えば、全てのバイポーラトランジスタ64a,65a,66a,67aのベースと高周波入力端子61との距離を同一とすることは実際には困難である。そのため、実際には、図7に示されたように、高周波入力端子81と、第1の高周波増幅回路180を構成する第1乃至第4のトランジスタ回路84,85,86,87の入力段との間には、導電性部材を用いてなる伝送線路88,89,90,91を直列接続して設ける構成とするのが一般的である。   By the way, when the circuit shown in FIG. 6 is actually configured, since it has physical sizes that cannot be ignored, including not only bipolar transistors but also other elements, for example, all bipolar transistors 64a, In practice, it is difficult to make the distance between the bases of 65a, 66a, and 67a and the high-frequency input terminal 61 the same. Therefore, actually, as shown in FIG. 7, the high-frequency input terminal 81 and the input stages of the first to fourth transistor circuits 84, 85, 86, 87 constituting the first high-frequency amplifier circuit 180 In general, transmission lines 88, 89, 90, 91 using conductive members are connected in series.

特開2005−184707号公報(第6−10頁、図1−図10)Japanese Patent Laying-Open No. 2005-184707 (page 6-10, FIGS. 1 to 10) 米国特許第5608353号公報US Pat. No. 5,608,353

しかしながら、上述のような伝送線路を設けた構成とすると、第1乃至第4のトランジスタ回路84,85,86,87の間における高周波信号に対する入力インピーダンスに差が生じるため、いわゆる動作状態の不均衡が発生し、一部のバイポーラトランジスタへの電流の集中を招き、いわゆる熱暴走の発生を惹起するという問題がある。
具体的には、例えば、図7に示された構成例における入力電力に対する出力電力の変化特性が図8に示されているが、同図によれば、入力電力があるレベルを超えると、出力電力特性が不連続に変化することが確認できる(図8の点線の囲み部分参照)。
However, if the transmission line as described above is provided, a difference occurs in the input impedance to the high-frequency signal between the first to fourth transistor circuits 84, 85, 86, and 87, and so-called imbalance in the operating state. Occurs, causing current concentration in some of the bipolar transistors, causing the occurrence of so-called thermal runaway.
Specifically, for example, the change characteristic of the output power with respect to the input power in the configuration example shown in FIG. 7 is shown in FIG. 8, but according to the figure, when the input power exceeds a certain level, the output power It can be confirmed that the power characteristics change discontinuously (see the dotted box in FIG. 8).

また、図9には、入力電力の変化に対する各々のバイポーラトランジスタ84a,85a,86a,87aのコレクタ電流の変化特性が示されており、同図によれば、図8に現れた出力電力特性が不連続となる入力電力において、一部のバイポーラトランジスタのコレクタ電流が急激に増大していることが確認できる。なお、図9において、Tr1、Tr2、Tr3、Tr4は、バイポーラトランジスタ84a,85a,86a,87aをそれぞれ表している。
さらに、図9によれば、各々のバイポーラトランジスタ84a,85a,86a,87aのコレクタ電流は、上述のように出力電力特性が不連続となる入力状態か否かに関わらず相互の大きさに差が生じており、最大で75%程の差となっていることが確認できる。このような電流の不均衡は、バイポーラトランジスタの温度上昇により一部のバイポーラトランジスタへの電流の集中を招く要因となるものである。
FIG. 9 shows the change characteristic of the collector current of each bipolar transistor 84a, 85a, 86a, 87a with respect to the change of the input power. According to the figure, the output power characteristic shown in FIG. It can be confirmed that the collector current of some of the bipolar transistors rapidly increases at the discontinuous input power. In FIG. 9, Tr1, Tr2, Tr3, and Tr4 represent bipolar transistors 84a, 85a, 86a, and 87a, respectively.
Further, according to FIG. 9, the collector currents of the bipolar transistors 84a, 85a, 86a, 87a differ from each other regardless of whether or not the input state is such that the output power characteristics are discontinuous as described above. It can be confirmed that there is a difference of about 75% at the maximum. Such current imbalance is a cause of current concentration in some bipolar transistors due to the temperature rise of the bipolar transistors.

ところで、近年、携帯電話機や無線LAN等のいわゆる移動体通信機の需要が急速に高まりつつあり、それに伴い、通信機本体の小型化、高性能化、高機能化の要求がますます増大している。このような状況において、移動通信機の送信部における高周波信号を増幅する高周波電力増幅器は、小型、かつ、電力負荷効率の高いものが要求される。
これらの高周波電力増幅器は、高出力電力特性とするため、上述のような互いに並列接続された複数個のバイポーラトランジスタを用いて回路構成されることが多いが、小型化への要求に応えるため、並列接続された複数個のバイポーラトランジスタを近接配置する構造を採ると、互いのバイポーラトランジスタの放熱経路が交錯し、熱抵抗が増加することから温度上昇を招き、上述のような各バイポーラトランジスタのコレクタ電流の不均衡と相まって一部のバイポーラトランジスタへの電流集中を惹起させるため、いわゆる熱暴走の抑圧が必要となる。
By the way, in recent years, demand for so-called mobile communication devices such as mobile phones and wireless LANs is rapidly increasing, and accordingly, demands for smaller, higher performance, and higher functionality of the communication device main body are increasing. Yes. Under such circumstances, a high-frequency power amplifier that amplifies a high-frequency signal in the transmitter of the mobile communication device is required to be small and have high power load efficiency.
These high-frequency power amplifiers are often configured using a plurality of bipolar transistors connected in parallel as described above in order to achieve high output power characteristics, but in order to meet the demand for miniaturization, If a structure in which a plurality of bipolar transistors connected in parallel are arranged close to each other, the heat dissipation paths of the bipolar transistors cross each other and the thermal resistance increases, leading to a temperature rise, and the collector of each bipolar transistor as described above. In order to cause current concentration in some bipolar transistors coupled with current imbalance, it is necessary to suppress so-called thermal runaway.

本発明は、上記実状に鑑みてなされたもので、増幅回路を構成する並列接続された複数個のトランジスタのコレクタ電流の不均衡を抑圧し、温度上昇に伴う一部のトランジスタへの電流の集中を防止し、熱暴走を生ずることなく安定した出力を得ることのできる高周波増幅回路を提供するものである。   The present invention has been made in view of the above circumstances, and suppresses the collector current imbalance of a plurality of parallel-connected transistors constituting an amplifier circuit, and current concentration in some transistors due to temperature rise And a high frequency amplifier circuit capable of obtaining a stable output without causing thermal runaway.

上記本発明の目的を達成するため、本発明に係る高周波増幅回路は、
相互に並列接続された第1のサブ高周波増幅回路と第2のサブ高周波増幅回路とを有し、当該第1及び第2のサブの高周波増幅回路は、それぞれ、増幅動作を行うn個のトランジスタ回路が並列接続されて構成されてなる高周波増幅回路であって、
前記n個のトランジスタ回路は、それぞれバイポーラトランジスタ又は電界効果トランジスタを用いてなり、各々のバイポーラトランジスタ又は電界効果トランジスタは、コレクタ同士又はドレイン同士、エミッタ同士又はソース同士がそれぞれ相互に並列接続される一方、各々のベース又はゲートには、それぞれ、抵抗器とベースコンデンサの各々の一端が接続されてなり、前記各々の抵抗器の他端は、直流バイアス入力端子とされ、前記各々のベースコンデンサの他端は、信号入力端子とされてなり、
前記n個のトランジスタ回路の内、第1のトランジスタ回路の前記信号入力端子は第1の伝送線路を介して高周波入力端子に接続される一方、
第1乃至第nのトランジスタ回路の各々隣接する前記信号入力端子間には、直列接続されて対をなす伝送線路と線路接続用コンデンサが、それぞれ、前記第1の伝送線路側に前記対をなす各々の伝送線路が位置するように接続され、これら複数の対となる伝送線路と線路接続用コンデンサが前記高周波入力端子に対して縦属接続されてなるものである。
かかる構成において、第2乃至第nのトランジスタ回路の各々のベースコンデンサの容量と、当該ベースコンデンサの前記他端と前記高周波入力端子との間に直列接続された前記線路接続用コンデンサの容量の合成容量を有するコンデンサを、新たに第2乃至第nのトランジスタ回路の各々のベースコンデンサとすると共に、当該ベースコンデンサが前記線路接続用コンデンサを兼ねるものとしても好適である。
また、相互に並列接続された第1のサブ高周波増幅回路と第2のサブ高周波増幅回路とを有し、当該第1及び第2のサブ高周波増幅回路は、それぞれ、増幅動作を行うn個のトランジスタ回路が並列接続されて構成されてなる高周波増幅回路であって、
前記n個のトランジスタ回路は、それぞれバイポーラトランジスタ又は電界効果トランジスタを用いてなり、各々のバイポーラトランジスタ又は電界効果トランジスタは、コレクタ同士又はドレイン同士、エミッタ同士又はソース同士がそれぞれ相互に並列接続される一方、各々のベース又はゲートには、それぞれ、抵抗器とベースコンデンサの各々の一端が接続されてなり、前記各々の抵抗器の他端は、直流バイアス入力端子とされ、前記各々のベースコンデンサの他端には、伝送線路の一端が接続され、当該伝送線路の他端は信号入力端子とされてなり、
前記n個のトランジスタ回路の内、第1のトランジスタ回路の前記信号入力端子は、高周波入力端子に接続される一方、
前記高周波入力端子に対して前記第1乃至第nのトランジスタ回路が順次縦属接続されるように、第2乃至第nのトランジスタ回路の前記信号入力端子が、隣接するトランジスタ回路のバイポーラトランジスタ又は電界効果トランジスタのベース又はゲートに順次接続されてなる構成としても好適である。
In order to achieve the above object of the present invention, a high frequency amplifier circuit according to the present invention comprises:
The first sub-high frequency amplifier circuit and the second sub high-frequency amplifier circuit connected in parallel with each other, each of the first and second sub high-frequency amplifier circuits includes n transistors that perform an amplification operation. A high-frequency amplifier circuit configured by connecting circuits in parallel,
Each of the n transistor circuits includes a bipolar transistor or a field effect transistor, and each bipolar transistor or field effect transistor has collectors or drains, emitters or sources connected in parallel to each other. One end of each resistor and base capacitor is connected to each base or gate, and the other end of each resistor is a DC bias input terminal. The end is a signal input terminal,
Among the n transistor circuits, the signal input terminal of the first transistor circuit is connected to a high frequency input terminal via a first transmission line,
Between the signal input terminals adjacent to each of the first to n-th transistor circuits, a transmission line and a line connection capacitor which are connected in series to form a pair respectively form the pair on the first transmission line side. Each transmission line is connected so as to be positioned, and a plurality of pairs of transmission lines and line connecting capacitors are vertically connected to the high-frequency input terminal.
In this configuration, the capacitance of each of the base capacitors of the second to n-th transistor circuits and the capacitance of the capacitor for line connection connected in series between the other end of the base capacitor and the high-frequency input terminal. It is also preferable that a capacitor having a capacitance is newly used as the base capacitor of each of the second to nth transistor circuits, and the base capacitor also serves as the line connection capacitor.
In addition, the first sub-high frequency amplifier circuit and the second sub high-frequency amplifier circuit connected in parallel with each other, each of the first and second sub-high frequency amplifier circuits perform n amplification operations. A high-frequency amplifier circuit composed of transistor circuits connected in parallel,
Each of the n transistor circuits includes a bipolar transistor or a field effect transistor, and each bipolar transistor or field effect transistor has collectors or drains, emitters or sources connected in parallel to each other. One end of each resistor and base capacitor is connected to each base or gate, and the other end of each resistor is a DC bias input terminal. One end of the transmission line is connected to the end, and the other end of the transmission line is a signal input terminal.
Among the n transistor circuits, the signal input terminal of the first transistor circuit is connected to a high frequency input terminal,
The signal input terminals of the second to n-th transistor circuits are connected to bipolar transistors or electric fields of adjacent transistor circuits so that the first to n-th transistor circuits are sequentially cascade-connected to the high-frequency input terminal. A configuration in which the transistor is sequentially connected to the base or gate of the effect transistor is also preferable.

本発明によれば、伝送線路と線路接続用コンデンサを接続することで、伝送線路のインダクタンス成分が線路接続用コンデンサにより打ち消されて、互いに並列接続された各々のトランジスタ回路の入力インピーダンスに差が生ずることが防止されるので、いわゆる動作状態の不均衡を抑制し、一部のトランジスタへの電流集中を回避でき、いわゆる熱暴走の発生が抑止、防止でき、安定した出力特性の高周波増幅回路を提供することができる。   According to the present invention, by connecting the transmission line and the line connection capacitor, the inductance component of the transmission line is canceled out by the line connection capacitor, and a difference occurs in the input impedance of each transistor circuit connected in parallel to each other. Therefore, it is possible to suppress the so-called imbalance in the operating state, avoid the current concentration in some transistors, and suppress or prevent the occurrence of so-called thermal runaway, providing a high-frequency amplifier circuit with stable output characteristics can do.

以下、本発明の実施の形態について、図1乃至図5を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における高周波増幅回路の第1の構成例について、図1を参照しつつ説明する。
この高周波増幅回路は、第1のサブ高周波増幅回路100と第2のサブ高周波増幅回路101が並列接続されて構成されたものとなっており、第1及び第2のサブ高周波増幅回路100,101は、対称に構成されて、同一の動作をするものとなっている。
第1及び第2のサブ高周波増幅回路100,101は、同一の回路構成であるので、ここでは、第1のサブ高周波増幅回路100を例に採り、そのより具体的な構成について説明し、その説明を以て第2のサブ高周波増幅回路101の説明に代えることとする。
Embodiments of the present invention will be described below with reference to FIGS. 1 to 5.
The members and arrangements described below do not limit the present invention and can be variously modified within the scope of the gist of the present invention.
First, a first configuration example of the high-frequency amplifier circuit according to the embodiment of the present invention will be described with reference to FIG.
This high-frequency amplifier circuit is configured by connecting a first sub-high-frequency amplifier circuit 100 and a second sub-high-frequency amplifier circuit 101 in parallel, and the first and second sub-high-frequency amplifier circuits 100 and 101 are connected. Are configured symmetrically and perform the same operation.
Since the first and second sub high frequency amplifier circuits 100 and 101 have the same circuit configuration, here, the first sub high frequency amplifier circuit 100 is taken as an example, and a more specific configuration thereof will be described. The description will be replaced with the description of the second sub-high frequency amplifier circuit 101.

第1のサブ高周波増幅回路100は、4つのトランジスタ回路4〜7を有し、これらは後述するように互いに並列接続されると共に、これら第1乃至第4のトランジスタ回路4〜7は、その入力側が伝送線路(詳細は後述)を介して外部からの高周波信号が印加される高周波入力端子1に接続されるよう構成されたものとなっている。
そして、第1のサブ高周波増幅回路100は、同一の構成を有してなる第2のサブ高周波増幅回路101と、高周波入力端子1と高周波出力端子3との間に、互いに並列接続されたものとなっている。
The first sub-high frequency amplifier circuit 100 has four transistor circuits 4 to 7, which are connected in parallel to each other as will be described later, and the first to fourth transistor circuits 4 to 7 have their inputs. The side is configured to be connected to a high frequency input terminal 1 to which a high frequency signal from the outside is applied via a transmission line (details will be described later).
The first sub high frequency amplifier circuit 100 is connected in parallel between the second sub high frequency amplifier circuit 101 having the same configuration and the high frequency input terminal 1 and the high frequency output terminal 3. It has become.

第1乃至第4のトランジスタ回路4〜7は、いずれも基本的に同一の構成を有してなるものである。ここでは、第1のトランジスタ回路4の構成を説明し、その説明を以て第2乃至4のトランジスタ回路5〜7の構成の説明に代えることとする。なお、以下の説明において、第1のトランジスタ回路4の構成要素の符号の後に括弧書きで第2乃至第4のトランジスタ回路5〜7の対応する構成要素の符号を示すこととする。   The first to fourth transistor circuits 4 to 7 basically have the same configuration. Here, the configuration of the first transistor circuit 4 will be described, and the description will be replaced with the description of the configuration of the second to fourth transistor circuits 5 to 7. In the following description, the reference numerals of the corresponding components of the second to fourth transistor circuits 5 to 7 are shown in parentheses after the reference numerals of the constituent elements of the first transistor circuit 4.

第1のトランジスタ回路4において、第1のバイポーラトランジスタ4a(5a,6a,7a)は、そのベースに、第1のベースコンデンサ4b(5b,6b,7b)と第1の抵抗器4c(5c,6c,7c)の一端が接続される一方、エミッタがグランドに、コレクタがコレクタ端子4d(5d,6d,7d)に、それぞれ接続された構成となっている。
なお、この構成例においては、バイポーラトランジスタとしてnpn型が用いられたものとなっている。
In the first transistor circuit 4, the first bipolar transistor 4a (5a, 6a, 7a) includes, on its base, a first base capacitor 4b (5b, 6b, 7b) and a first resistor 4c (5c, 6c, 7c) is connected to one end, while the emitter is connected to the ground and the collector is connected to the collector terminal 4d (5d, 6d, 7d).
In this configuration example, the npn type is used as the bipolar transistor.

また、第1のベースコンデンサ4b(5b,6b,7b)の他端は、第1の信号入力端子4e(5e,6e,7e)に接続され、第1の抵抗器4c(5c,6c,7c)の他端は、第1の直流入力端子4f(5f,6f,7f)に接続されたものとなっている。
そして、第1乃至第4の直流入力端子4f,5f,6f,7fは、互いに並列にベースバイアス端子2に接続される一方、第1乃至第4のコレクタ端子4d,5d,6d,7dは、互いに並列に高周波出力端子3に接続されている。
The other end of the first base capacitor 4b (5b, 6b, 7b) is connected to the first signal input terminal 4e (5e, 6e, 7e), and the first resistor 4c (5c, 6c, 7c). ) Is connected to the first DC input terminal 4f (5f, 6f, 7f).
The first to fourth DC input terminals 4f, 5f, 6f, and 7f are connected to the base bias terminal 2 in parallel with each other, while the first to fourth collector terminals 4d, 5d, 6d, and 7d are The high frequency output terminals 3 are connected in parallel to each other.

そして、各トランジスタ回路4〜7の信号入力端子4e,5e,6e,7eと高周波入力端子1との間には、次述するように伝送線路8,9,11,13と線路接続用コンデンサ10,12,14が設けられたものとなっている。
すなわち、第1の信号入力端子4eと高周波入力端子1は、第1の伝送線路8を介して接続されると共に、第1の信号入力端子4eと第1の伝送線路8の接続点には、第2の伝送線路9の一端が接続され、第2の伝送線路9の他端は、第2の線路接続用コンデンサ10の他端に接続されており、さらに、第2の線路接続用コンデンサ10の他端は、第2の信号入力端子5eに接続されている。
Between the signal input terminals 4e, 5e, 6e, and 7e of the transistor circuits 4 to 7 and the high frequency input terminal 1, the transmission lines 8, 9, 11, and 13 and the line connecting capacitor 10 are described as described below. , 12 and 14 are provided.
That is, the first signal input terminal 4e and the high-frequency input terminal 1 are connected via the first transmission line 8, and the connection point between the first signal input terminal 4e and the first transmission line 8 is One end of the second transmission line 9 is connected, the other end of the second transmission line 9 is connected to the other end of the second line connection capacitor 10, and the second line connection capacitor 10 is further connected. Is connected to the second signal input terminal 5e.

また、第2の線路接続用コンデンサ10の他端は、第3の伝送線路11の一端に接続されており、この第3の伝送線路11の他端は、第3の線路接続用コンデンサ12を介して第3の信号入力端子6eに接続されている。
そして、第3の線路接続用コンデンサ12の他端は、さらに、第4の伝送線路13の一端に接続されており、この第4の伝送線路13の他端は、第4の線路接続用コンデンサ14を介して第4の信号入力端子7eに接続されたものとなっている。
すなわち、換言すれば、伝送線路9,11,13と、それぞれに対応して直列接続された第2乃至第4の線路接続用コンデンサ10,12,14とが対をなし、それぞれの対が第1の信号入力端子4eと第4の信号入力端子7e間において、隣接する端子間にそれぞれ接続されており、これによって、これらの対が高周波入力端子1に対して縦属接続された構成となっている。
なお、伝送線路8,9,11,13は、具体的には、マイクロストリップライン、インダクタンスを有した配線材料、あるいは、インダクタンス素子などが用いられてなるものである。
The other end of the second line connecting capacitor 10 is connected to one end of the third transmission line 11, and the other end of the third transmission line 11 is connected to the third line connecting capacitor 12. To the third signal input terminal 6e.
The other end of the third line connecting capacitor 12 is further connected to one end of the fourth transmission line 13, and the other end of the fourth transmission line 13 is connected to the fourth line connecting capacitor. 14 is connected to the fourth signal input terminal 7e.
That is, in other words, the transmission lines 9, 11, 13 and the second to fourth line connecting capacitors 10, 12, 14 connected in series corresponding to each of the transmission lines 9, 11, 13 form a pair, and each pair is the first The first signal input terminal 4e and the fourth signal input terminal 7e are connected between adjacent terminals, whereby the pair is connected in cascade to the high frequency input terminal 1. ing.
The transmission lines 8, 9, 11, and 13 are specifically made of microstrip lines, wiring materials having inductance, or inductance elements.

ここで、上述の伝送線路8,9,11,13において、そのインピーダンスの支配的な要素は、インダクタンス成分である。特に、第2乃至第4の伝送線路9,11,13における各々のインダクタンス成分が無視できない大きさとなれば、第1乃至第4のトランジスタ回路4〜7は、それぞれ入力インピーダンスが異なり、そのため、入力される信号にも差が生ずることとなる。
そこで、本発明の実施の形態においては、第2乃至第4の線路接続用コンデンサ10,11,14は、それぞれ直列接続された第2乃至第4の伝送線路9,11,13のインダクタンス成分を打ち消す容量を有するものとなっている。
Here, in the transmission lines 8, 9, 11, and 13 described above, the dominant element of the impedance is an inductance component. In particular, if the inductance components in the second to fourth transmission lines 9, 11, and 13 are not negligible, the first to fourth transistor circuits 4 to 7 have different input impedances. Differences will also occur in the signal being transmitted.
Therefore, in the embodiment of the present invention, the second to fourth line connecting capacitors 10, 11, and 14 have inductance components of the second to fourth transmission lines 9, 11, and 13 connected in series, respectively. It has a capacity to cancel out.

なお、かかる構成における増幅動作については、従来回路と基本的に変わるところはないので、その詳細な説明を省略し、以下、図2及び図3を参照しつつ従来回路との比較における出力特性の違いについて説明する。なお、以下の説明において、適宜、従来の特性線図である図8、図9を参照する。
最初に、図2を参照しつつ入力電力に対する出力電力の変化特性について説明すれば、同図より、上述した本発明の実施の形態における高周波増幅回路は、従来と異なり(図8参照)、入力電力の大きさの如何に関わらず、出力変化が不連続となるようなことがないものであることが確認できる。
そして、図3によれば、上述した本発明の実施の形態における高周波増幅回路では、入力電力の変化に対して、各バイポーラトランジスタ4a,5a,6a,7aのコレクタ電流に差はあるものの、最大でも25%程度に抑圧されている。
この点、例えば、図9に示された従来回路の特性例においては、最大で75%程の差があることからすれば、本発明の実施の形態における高周波増幅回路は、格段の特性改善がなされたものであることが確認できる。
なお、図3において、Tr1、Tr2、Tr3、Tr4は、バイポーラトランジスタ4a,5a,6a,7aをそれぞれ表している。
Since the amplification operation in such a configuration is basically the same as that of the conventional circuit, detailed description thereof will be omitted, and the output characteristics in comparison with the conventional circuit will be described below with reference to FIGS. 2 and 3. Explain the difference. In the following description, FIGS. 8 and 9 which are conventional characteristic diagrams are referred to as appropriate.
First, the change characteristics of the output power with respect to the input power will be described with reference to FIG. 2. From FIG. 2, the high-frequency amplifier circuit according to the embodiment of the present invention described above is different from the conventional one (see FIG. 8). It can be confirmed that the output change does not become discontinuous regardless of the magnitude of the power.
According to FIG. 3, in the above-described high-frequency amplifier circuit according to the embodiment of the present invention, although there is a difference in the collector current of each bipolar transistor 4a, 5a, 6a, 7a with respect to the change in input power, the maximum But it is suppressed to about 25%.
In this regard, for example, in the characteristic example of the conventional circuit shown in FIG. 9, there is a difference of about 75% at the maximum, so that the high-frequency amplifier circuit according to the embodiment of the present invention has a marked improvement in characteristics. It can be confirmed that it was made.
In FIG. 3, Tr1, Tr2, Tr3, and Tr4 represent bipolar transistors 4a, 5a, 6a, and 7a, respectively.

次に、第2の構成例について、図4を参照しつつ説明する。
なお、図1に示された構成要素と同一の構成要素については、同一の符号を付してその詳細な説明を省略し、以下、異なる点を中心に説明する。
この第2の構成例は、図1に示された第1の構成例における第2乃至第4の線路接続用コンデンサ10,11,14を、対応するベースコンデンサ5b,6b,7bに合成することで、第2乃至第4の線路接続用コンデンサ10,11,14を廃することができるように構成したものである。
Next, a second configuration example will be described with reference to FIG.
The same components as those shown in FIG. 1 are denoted by the same reference numerals, and detailed description thereof is omitted. Hereinafter, different points will be mainly described.
In this second configuration example, the second to fourth line connection capacitors 10, 11, and 14 in the first configuration example shown in FIG. 1 are combined with the corresponding base capacitors 5b, 6b, and 7b. Thus, the second to fourth line connecting capacitors 10, 11, and 14 can be eliminated.

すなわち、第2のベースコンデンサ25bは、図1に示された第2のベースコンデンサ5bの容量と、同じく図1に示された第2の線路接続用コンデンサ10の容量値の合成容量を有するものとなっている。
同様に、第3のベースコンデンサ26bは、第3のベースコンデンサ6b(図1参照)の容量と、第3の線路接続用コンデンサ12(図1参照)の容量値の合成容量を有するものとなっている。
さらに、同様に、第4のベースコンデンサ27bは、第4のベースコンデンサ7b(図1参照)の容量と、第4の線路接続用コンデンサ14(図1参照)の容量値の合成容量を有するものとなっている。
したがって、かかる回路の動作及び特性は、先の第1の構成例と同一であるので、ここでの再度の詳細な説明は省略することとする。
That is, the second base capacitor 25b has a combined capacitance of the capacitance of the second base capacitor 5b shown in FIG. 1 and the capacitance value of the second line connection capacitor 10 shown in FIG. It has become.
Similarly, the third base capacitor 26b has a combined capacitance of the capacitance of the third base capacitor 6b (see FIG. 1) and the capacitance value of the third line connection capacitor 12 (see FIG. 1). ing.
Further, similarly, the fourth base capacitor 27b has a combined capacitance of the capacitance of the fourth base capacitor 7b (see FIG. 1) and the capacitance value of the fourth line connection capacitor 14 (see FIG. 1). It has become.
Accordingly, the operation and characteristics of the circuit are the same as those of the first configuration example, and detailed description thereof is omitted here.

なお、この第2の構成例における高周波増幅回路と、図7に示された従来回路との相違について説明すれば、両者は、一見したところ同様の回路であるかのように見えるが、従来回路の場合、第1乃至第4のコンデンサ84b,85b,86b,87bが同一容量であるのに対して、図4に示された構成例の場合、まず、第1のベースコンデンサ4bの容量と、第2乃至4のベースコンデンサ25b,26b,27bの容量は異なる。さらに、第2乃至4のベースコンデンサ25b,26b,27bの容量は、本来のベースコンデンサとしての容量に加えて、それぞれ対応する第2乃至第4の伝送線路9,11,13のインダクタンス成分を打ち消す容量を考慮したものであり、それ故、第1乃至第4のベースコンデンサ4b,25b,26b,27bは、相互に同一容量ではないものとなっている。   If the difference between the high-frequency amplifier circuit in the second configuration example and the conventional circuit shown in FIG. 7 is described, the two seem to be similar circuits at first glance, but the conventional circuit In this case, the first to fourth capacitors 84b, 85b, 86b, 87b have the same capacity, whereas in the case of the configuration example shown in FIG. 4, first, the capacity of the first base capacitor 4b, The capacities of the second to fourth base capacitors 25b, 26b, and 27b are different. Further, the capacitances of the second to fourth base capacitors 25b, 26b, and 27b cancel out the inductance components of the corresponding second to fourth transmission lines 9, 11, and 13, respectively, in addition to the capacitance of the original base capacitor. The capacity is taken into consideration, and therefore the first to fourth base capacitors 4b, 25b, 26b, and 27b are not the same capacity.

次に、第3の構成例について、図5を参照しつつ説明する。
なお、図1に示された構成要素と同一の構成要素については、同一の符号を付してその詳細な説明を省略し、以下、異なる点を中心に説明する。
この第3の構成例は、図1に示された第1の構成例における第1乃至第4のベースコンデンサ4a,5a,6a,7aを廃する一方、新たに、第1の線路接続用コンデンサ49を設けると共に、第1乃至第4の線路接続用コンデンサ49,51,53,55の容量を後述するように設定したものである。
まず、第1の伝送線路8と第1のバイポーラトランジスタ4aとの間に第1の線路接続用コンデンサ49が設けられている。
そして、第1乃至第4の線路接続用コンデンサ49,51,53,55は、それぞれ対応する第1乃至第4のバイポーラトランジスタ4a,5a,6a,7aのベースバイアスにおける直流成分を除去(DCカット)する役割を果たすと共に、それぞれ対応する第1乃至第4の伝送線路8,9,11,13のインダクタンス成分を打ち消す役割を果たすものとなっている。そのため、第1乃至第4の線路接続用コンデンサ49,51,53,55は、DCカットに必要な容量に、インダクタンス成分の打ち消しに必要な容量を加味した容量値に設定されたものとなっている。
Next, a third configuration example will be described with reference to FIG.
The same components as those shown in FIG. 1 are denoted by the same reference numerals, and detailed description thereof is omitted. Hereinafter, different points will be mainly described.
This third configuration example eliminates the first to fourth base capacitors 4a, 5a, 6a, and 7a in the first configuration example shown in FIG. 1, while newly adding a first line connection capacitor. 49, and the capacities of the first to fourth line connecting capacitors 49, 51, 53, and 55 are set as described later.
First, a first line connection capacitor 49 is provided between the first transmission line 8 and the first bipolar transistor 4a.
The first to fourth line connecting capacitors 49, 51, 53, and 55 remove the DC components in the base biases of the corresponding first to fourth bipolar transistors 4a, 5a, 6a, and 7a (DC cut). And the role of canceling out the inductance components of the corresponding first to fourth transmission lines 8, 9, 11, and 13, respectively. For this reason, the first to fourth line connecting capacitors 49, 51, 53, and 55 are set to capacitance values in which the capacitance necessary for DC cut is added to the capacitance necessary for canceling the inductance component. Yes.

なお、上述したいずれの構成例においても、npn型のバイポーラトランジスタを用いたが、勿論、これに限定される必要はなく、pnp型バイポーラトランジスタを用いてもよく、また、バイポーラトランジスタに代えて電界効果型トランジスタを用いるようにしてもよい。なお、バイポーラトランジスタに代えて電界効果型トランジスタを用いる場合には、バイポーラトランジスタのベース、コレクタ、エミッタは、電界効果型トランジスタのゲート、ドレイン、ソースにそれぞれ対応させればよい。   In any of the above-described configuration examples, the npn type bipolar transistor is used. However, it is needless to say that the present invention is not limited to this, and a pnp type bipolar transistor may be used. An effect transistor may be used. Note that when a field effect transistor is used instead of the bipolar transistor, the base, collector, and emitter of the bipolar transistor may correspond to the gate, drain, and source of the field effect transistor, respectively.

また、第1及び第2のサブ高周波増幅回路100,101は、共に4個のトランジスタ回路が互いに並列接続されて構成されたものとしたが、これに限定される必要はないことは勿論であり、複数のトランジスタ回路が並列接続される構成であれば、その個数は所望に応じて任意に選択してよいものである。   The first and second sub-high frequency amplifier circuits 100 and 101 are each configured by connecting four transistor circuits in parallel to each other, but needless to say, the present invention is not limited to this. As long as a plurality of transistor circuits are connected in parallel, the number thereof may be arbitrarily selected as desired.

本発明の実施の形態における高周波増幅回路の第1の回路構成例を示す回路図である。1 is a circuit diagram illustrating a first circuit configuration example of a high-frequency amplifier circuit according to an embodiment of the present invention. 本発明の実施の形態における高周波増幅回路の入力電力に対する出力電力の変化特性を示す特性線図である。It is a characteristic diagram which shows the change characteristic of the output electric power with respect to the input electric power of the high frequency amplifier circuit in embodiment of this invention. 本発明の実施の形態における高周波増幅回路の入力電力に対する各バイポーラトランジスタのコレクタ電流の変化特性を示す特性線図である。It is a characteristic line figure which shows the change characteristic of the collector current of each bipolar transistor with respect to the input power of the high frequency amplifier circuit in embodiment of this invention. 本発明の実施の形態における高周波増幅回路の第2の回路構成例を示す回路図である。It is a circuit diagram which shows the 2nd circuit structural example of the high frequency amplifier circuit in embodiment of this invention. 本発明の実施の形態における高周波増幅回路の第3の回路構成例を示す回路図である。It is a circuit diagram which shows the 3rd circuit structural example of the high frequency amplifier circuit in embodiment of this invention. 従来の回路構成例を示す回路図である。It is a circuit diagram which shows the conventional circuit structural example. 従来の他の回路構成例を示す回路図である。It is a circuit diagram which shows the other conventional circuit structural example. 図7に示された従来回路における入力電力に対する出力電力の変化特性を示す特性線図である。It is a characteristic diagram which shows the change characteristic of the output power with respect to the input power in the conventional circuit shown in FIG. 図7に示された従来回路における入力電力に対する各バイポーラトランジスタのコレクタ電流の変化特性を示す特性線図である。FIG. 8 is a characteristic diagram showing a change characteristic of collector current of each bipolar transistor with respect to input power in the conventional circuit shown in FIG. 7.

符号の説明Explanation of symbols

4〜7…第1乃至第4のトランジスタ回路
8…第1の伝送線路
9…第2の伝送線路
10…第2の線路接続用コンデンサ
11…第3の伝送線路
12…第3の線路接続用コンデンサ
13…第4の伝送線路
14…第4の線路接続用コンデンサ
100…第1のサブ高周波増幅回路
101…第2のサブ高周波増幅回路
4-7 ... 1st thru | or 4th transistor circuit 8 ... 1st transmission line 9 ... 2nd transmission line 10 ... 2nd line connection capacitor | condenser 11 ... 3rd transmission line 12 ... 3rd line connection use Capacitor 13 ... Fourth transmission line 14 ... Fourth line connecting capacitor 100 ... First sub-high frequency amplifier circuit 101 ... Second sub-high frequency amplifier circuit

Claims (3)

相互に並列接続された第1のサブ高周波増幅回路と第2のサブ高周波増幅回路とを有し、当該第1及び第2のサブの高周波増幅回路は、それぞれ、増幅動作を行うn個のトランジスタ回路が並列接続されて構成されてなる高周波増幅回路であって、
前記n個のトランジスタ回路は、それぞれバイポーラトランジスタ又は電界効果トランジスタを用いてなり、各々のバイポーラトランジスタ又は電界効果トランジスタは、コレクタ同士又はドレイン同士、エミッタ同士又はソース同士がそれぞれ相互に並列接続される一方、各々のベース又はゲートには、それぞれ、抵抗器とベースコンデンサの各々の一端が接続されてなり、前記各々の抵抗器の他端は、直流バイアス入力端子とされ、前記各々のベースコンデンサの他端は、信号入力端子とされてなり、
前記n個のトランジスタ回路の内、第1のトランジスタ回路の前記信号入力端子は第1の伝送線路を介して高周波入力端子に接続される一方、
第1乃至第nのトランジスタ回路の各々隣接する前記信号入力端子間には、直列接続されて対をなす伝送線路と線路接続用コンデンサが、それぞれ、前記第1の伝送線路側に前記対をなす各々の伝送線路が位置するように接続され、これら複数の対となる伝送線路と線路接続用コンデンサが前記高周波入力端子に対して縦属接続されてなることを特徴とする高周波増幅回路。
The first sub-high frequency amplifier circuit and the second sub high-frequency amplifier circuit connected in parallel with each other, each of the first and second sub high-frequency amplifier circuits includes n transistors that perform an amplification operation. A high-frequency amplifier circuit configured by connecting circuits in parallel,
Each of the n transistor circuits includes a bipolar transistor or a field effect transistor, and each bipolar transistor or field effect transistor has collectors or drains, emitters or sources connected in parallel to each other. One end of each resistor and base capacitor is connected to each base or gate, and the other end of each resistor is a DC bias input terminal. The end is a signal input terminal,
Among the n transistor circuits, the signal input terminal of the first transistor circuit is connected to a high frequency input terminal via a first transmission line,
Between the signal input terminals adjacent to each of the first to n-th transistor circuits, a transmission line and a line connection capacitor which are connected in series to form a pair respectively form the pair on the first transmission line side. A high-frequency amplifier circuit, wherein each transmission line is connected to be positioned, and a plurality of pairs of transmission lines and line-connecting capacitors are vertically connected to the high-frequency input terminal.
前記第2乃至第nのトランジスタ回路の各々のベースコンデンサの容量と、当該ベースコンデンサの前記他端と前記高周波入力端子との間に直列接続された前記線路接続用コンデンサの容量の合成容量を有するコンデンサを、新たに第2乃至第nのトランジスタ回路の各々のベースコンデンサとすると共に、当該ベースコンデンサが前記線路接続用コンデンサを兼ねるものとしたことを特徴とする請求項1記載の高周波増幅回路。   A capacitance of a base capacitor of each of the second to nth transistor circuits, and a combined capacitance of the capacitance of the line connection capacitor connected in series between the other end of the base capacitor and the high-frequency input terminal. 2. The high frequency amplifier circuit according to claim 1, wherein a capacitor is newly used as a base capacitor of each of the second to nth transistor circuits, and the base capacitor also serves as the line connecting capacitor. 相互に並列接続された第1のサブ高周波増幅回路と第2のサブ高周波増幅回路とを有し、当該第1及び第2のサブ高周波増幅回路は、それぞれ、増幅動作を行うn個のトランジスタ回路が並列接続されて構成されてなる高周波増幅回路であって、
前記n個のトランジスタ回路は、それぞれバイポーラトランジスタ又は電界効果トランジスタを用いてなり、各々のバイポーラトランジスタ又は電界効果トランジスタは、コレクタ同士又はドレイン同士、エミッタ同士又はソース同士がそれぞれ相互に並列接続される一方、各々のベース又はゲートには、それぞれ、抵抗器とベースコンデンサの各々の一端が接続されてなり、前記各々の抵抗器の他端は、直流バイアス入力端子とされ、前記各々のベースコンデンサの他端には、伝送線路の一端が接続され、当該伝送線路の他端は信号入力端子とされてなり、
前記n個のトランジスタ回路の内、第1のトランジスタ回路の前記信号入力端子は、高周波入力端子に接続される一方、
前記高周波入力端子に対して前記第1乃至第nのトランジスタ回路が順次縦属接続されるように、第2乃至第nのトランジスタ回路の前記信号入力端子が、隣接するトランジスタ回路のバイポーラトランジスタ又は電界効果トランジスタのベース又はゲートに順次接続されてなることを特徴とする高周波増幅回路。
The first sub-high frequency amplifier circuit and the second sub high-frequency amplifier circuit connected in parallel with each other, each of the first and second sub high-frequency amplifier circuits performing n transistor circuits for performing an amplification operation. Is a high-frequency amplifier circuit configured by being connected in parallel,
Each of the n transistor circuits includes a bipolar transistor or a field effect transistor, and each bipolar transistor or field effect transistor has collectors or drains, emitters or sources connected in parallel to each other. One end of each resistor and base capacitor is connected to each base or gate, and the other end of each resistor is a DC bias input terminal. One end of the transmission line is connected to the end, and the other end of the transmission line is a signal input terminal.
Among the n transistor circuits, the signal input terminal of the first transistor circuit is connected to a high frequency input terminal,
The signal input terminals of the second to n-th transistor circuits are connected to bipolar transistors or electric fields of adjacent transistor circuits so that the first to n-th transistor circuits are sequentially cascade-connected to the high-frequency input terminal. A high-frequency amplifier circuit characterized by being sequentially connected to the base or gate of an effect transistor.
JP2005377661A 2005-12-28 2005-12-28 High frequency amplifier circuit Active JP4699204B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005377661A JP4699204B2 (en) 2005-12-28 2005-12-28 High frequency amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005377661A JP4699204B2 (en) 2005-12-28 2005-12-28 High frequency amplifier circuit

Publications (2)

Publication Number Publication Date
JP2007180955A true JP2007180955A (en) 2007-07-12
JP4699204B2 JP4699204B2 (en) 2011-06-08

Family

ID=38305654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005377661A Active JP4699204B2 (en) 2005-12-28 2005-12-28 High frequency amplifier circuit

Country Status (1)

Country Link
JP (1) JP4699204B2 (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0366205A (en) * 1989-08-04 1991-03-20 Matsushita Electric Ind Co Ltd Matching circuit for high frequency transistor
JPH05136641A (en) * 1991-11-14 1993-06-01 Nec Corp Progressive wave type amplifier circuit
JPH0878976A (en) * 1994-08-15 1996-03-22 Texas Instr Inc <Ti> Reactive compensation power transistor circuit
JP2001274639A (en) * 2000-03-27 2001-10-05 Toshiba Corp Semiconductor power amplifier and multi-stage monolithic integrated circuit
JP2003298370A (en) * 2002-03-29 2003-10-17 Oki Electric Ind Co Ltd Distributed amplifier
JP2003324325A (en) * 2002-02-27 2003-11-14 Sharp Corp Power amplifier
JP2004266875A (en) * 2002-02-27 2004-09-24 Sharp Corp Power amplifier

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0366205A (en) * 1989-08-04 1991-03-20 Matsushita Electric Ind Co Ltd Matching circuit for high frequency transistor
JPH05136641A (en) * 1991-11-14 1993-06-01 Nec Corp Progressive wave type amplifier circuit
JPH0878976A (en) * 1994-08-15 1996-03-22 Texas Instr Inc <Ti> Reactive compensation power transistor circuit
JP2001274639A (en) * 2000-03-27 2001-10-05 Toshiba Corp Semiconductor power amplifier and multi-stage monolithic integrated circuit
JP2003324325A (en) * 2002-02-27 2003-11-14 Sharp Corp Power amplifier
JP2004266875A (en) * 2002-02-27 2004-09-24 Sharp Corp Power amplifier
JP2003298370A (en) * 2002-03-29 2003-10-17 Oki Electric Ind Co Ltd Distributed amplifier

Also Published As

Publication number Publication date
JP4699204B2 (en) 2011-06-08

Similar Documents

Publication Publication Date Title
US9236841B2 (en) Current-feedback operational amplifier
KR101719310B1 (en) Power Amplifier with Dual Operation Mode
JP2006325096A (en) High-frequency power amplifier
JP2007306299A (en) Power amplifier
US7375590B2 (en) Single-ended input to differential-ended output low noise amplifier implemented with cascode and cascade topology
EP3496270A1 (en) Bias circuit
JP2008277882A (en) Amplifying circuit and radio communication device
JP2001274639A (en) Semiconductor power amplifier and multi-stage monolithic integrated circuit
US8130041B2 (en) Power amplifier device
JP4699204B2 (en) High frequency amplifier circuit
JP2008103889A (en) Low-noise amplifier
US7598810B2 (en) Power amplifier having input ends combined in series and output ends combined in series
JP4756843B2 (en) Transistor circuit
JP2008004987A (en) Signal amplifying circuit
TW200306063A (en) Gain stage that minimizes the miller effect
JP2005064766A (en) Variable gain amplifier
JP2009094570A (en) Amplifier
KR101801938B1 (en) Power amplifier
KR101045541B1 (en) Mixer using current mirroring
JP4421959B2 (en) High frequency amplifier circuit
JP2008118563A (en) Amplifier
JP2011004174A (en) High frequency power amplifier and radio communication apparatus
JP2010273284A (en) High frequency amplifier
JP2006121123A (en) Semiconductor device
JP2021176224A (en) Multi-finger transistor and power amplification circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080930

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110302

R150 Certificate of patent or registration of utility model

Ref document number: 4699204

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250