KR101801938B1 - Power amplifier - Google Patents

Power amplifier Download PDF

Info

Publication number
KR101801938B1
KR101801938B1 KR1020160076048A KR20160076048A KR101801938B1 KR 101801938 B1 KR101801938 B1 KR 101801938B1 KR 1020160076048 A KR1020160076048 A KR 1020160076048A KR 20160076048 A KR20160076048 A KR 20160076048A KR 101801938 B1 KR101801938 B1 KR 101801938B1
Authority
KR
South Korea
Prior art keywords
transistors
transistor
electrode
power amplifier
bias
Prior art date
Application number
KR1020160076048A
Other languages
Korean (ko)
Inventor
이희동
박봉혁
장승현
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020160076048A priority Critical patent/KR101801938B1/en
Application granted granted Critical
Publication of KR101801938B1 publication Critical patent/KR101801938B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for

Abstract

The present invention provides a power amplifier capable of satisfying linearity required from a system. The power amplifier comprises: a power amplification part including a plurality of first transistors, and amplifying voltage applied to a first electrode of the plurality of first transistors to output the voltage through a second electrode of the plurality of first transistors; and a plurality of bias circuits generating bias voltage for individually determining operation points of the plurality of first transistors, and applying the bias voltage to each first electrode of the plurality of first transistors.

Description

전력 증폭기{POWER AMPLIFIER}POWER AMPLIFIER

본 발명은 전력 증폭기에 관한 것으로, 더욱 상세하게는 이동통신 시스템에서 요구되는 선형성을 만족시키기 위한 전력증폭기에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power amplifier, and more particularly, to a power amplifier for satisfying a linearity required in a mobile communication system.

기존 증폭기 모듈은 보통 2단 증폭기로 구성되어 있다. 1단 증폭기는 구동 증폭기(driver amplifier, DA)로 고이득을 가지면서 2단 증폭기가 동작하기에 적합한 전력으로 RF 신호를 증폭시킨다. 2단 증폭기는 전력 증폭기(power amplifier, PA)로 시스템에 원하는 고출력을 생성한다. 이때 DA와 PA가 각각 하나의 바이어스 회로를 가지고 있다.Conventional amplifier modules usually consist of a two-stage amplifier. A single-stage amplifier amplifies the RF signal with a power suitable for the two-stage amplifier to operate with a high gain with a driver amplifier (DA). A two-stage amplifier produces a desired high output in a system with a power amplifier (PA). At this time, DA and PA each have one bias circuit.

한편, 기하급수적으로 늘어나는 모바일 데이터 사용을 해결하기 위한 방법 중에 한가지로 소형셀 기술이 각광받고 있다. 이와 더불어 소형셀 기지국도 개발되어야 하며, 이를 구성하는 핵심 부품인 소형셀 기지국용 전력증폭기의 수요가 증가하고 있다. 소형셀 기지국에 적합한 전력증폭기 모듈 개발에서 중요한 부분은 고출력까지 선형적으로 동작해야 한다는 점이다. On the other hand, small cell technology is attracting attention as one of the ways to solve the exponentially increasing use of mobile data. In addition, a small-sized cell base station should be developed, and a demand for a power amplifier for a small cell base station, which is a core component constituting the cell base station, is increasing. An important part of developing a power amplifier module suitable for small cell base stations is to operate linearly to high power.

그러나 PA 단을 하나의 바이어스 회로로 조절하기에는 시스템에서 원하는 선형성을 만족하지 못하는 문제가 있다. However, there is a problem that the system does not satisfy the desired linearity in adjusting the PA stage to a single bias circuit.

공개특허공보 제10-2005-0062733호(2005.06.27. 공개)Published Japanese Patent Application No. 10-2005-0062733 (published on June 27, 2005) 등록특허공보 제10-1422952호(2014.07.23. 공고)Registered Patent Publication No. 10-1422952 (Announcement issued on July 23, 2014) 일본 공개특허공보 특개 2010-283556호(2010.12.16. 공개)Japanese Unexamined Patent Application Publication No. 2010-283556 (Dec. 16, 2010)

본 발명이 해결하려는 과제는 시스템에서 요구되는 선형성을 만족시킬 수 있는 전력 증폭기를 제공하는 것이다. A problem to be solved by the present invention is to provide a power amplifier capable of satisfying linearity required in a system.

본 발명의 한 실시 예에 따르면, 전력 증폭기가 제공된다. 전력 증폭기는 전력 증폭부, 그리고 복수의 바이어스 회로를 포함한다. 상기 전력 증폭부는 복수의 제1 트랜지스터를 포함하며, 상기 복수의 제1 트랜지스터의 제1 전극에 인가되는 전압을 증폭시켜 상기 복수의 제1 트랜지스터의 제2 전극을 통해 출력한다. 그리고 상기 복수의 바이어스 회로는 상기 복수의 제1 트랜지스터의 동작점을 각각 결정하기 위한 바이어스 전압을 생성하여 상기 복수의 제1 트랜지스터의 제1 전극에 각각 인가한다. According to one embodiment of the present invention, a power amplifier is provided. The power amplifier includes a power amplifier, and a plurality of bias circuits. The power amplifying unit includes a plurality of first transistors and amplifies a voltage applied to a first electrode of the plurality of first transistors and outputs the amplified voltage through a second electrode of the plurality of first transistors. The plurality of bias circuits generate bias voltages for respectively determining operating points of the plurality of first transistors and apply the bias voltages to the first electrodes of the plurality of first transistors, respectively.

본 발명의 실시 예에 의하면, 소형셀 기지국용 RF(Radio Frequency) 증폭기의 선형성을 향상시킬 수 있으며, 일반적인 바이폴라(bipolar) 계열 및 FET(Field Effect Transistor) 계열의 증폭기의 선형성을 향상시킬 수 있다. 또한 회로 구현 방법이 간단해서 RF 시스템에 적용이 용이하다.According to the embodiment of the present invention, the linearity of an RF (Radio Frequency) amplifier for a small cell base station can be improved and the linearity of general bipolar series and field effect transistor (FET) series amplifiers can be improved. Also, the circuit implementation method is simple and it is easy to apply to the RF system.

도 1은 일반적인 증폭기 모듈을 나타낸 도면이다.
도 2 및 도 3은 각각 기존 전력 증폭기를 나타낸 도면이다.
도 4는 도 2에 도시된 바이어스 회로(210)에 의한 트랜지스터(M1, M2)의 베이스-이미터 전압과 출력 전력의 관계를 나타낸 그래프도이다.
도 5는 도 3에 도시된 바이어스 회로(310)에 의한 트랜지스터(M1, M2)의 베이스-이미터 전압과 출력 전력의 관계를 나타낸 그래프도이다.
도 6은 2.145GHz와 2.155GHz 주파수에서 톤(tone)을 가지는 신호를 전력증폭기에 입력했을 때 출력에서 나타나는 스펙트럼을 나타낸 도면이다.
도 7은 전력 증폭기의 이득이 31dB 성분을 가지고 있을 경우에 도 2에 도시된 전력 증폭기의 IMD3 특성을 나타낸 도면이다.
도 8은 전력 증폭기의 이득이 31dB 성분을 가지고 있을 경우에 도 3에 도시된 전력 증폭기의 IMD3 특성을 나타낸 도면이다.
도 9는 본 발명의 실시 예에 따른 전력 증폭기를 나타낸 도면이다.
도 10은 도 9에 도시된 트랜지스터(M1, M2)의 베이스-이미터간 전압을 나타낸 도면이다.
도 11은 도 9에 도시된 전력 증폭기의 IMD3 성능을 나타낸 도면이다.
도 12는 본 발명의 실시 예에 따른 트랜지스터(M1, M2)의 3차 상호변조 성분들의 위상 차이를 나타낸 도면이다. 1 shows a general amplifier module.
2 and 3 are diagrams showing an existing power amplifier, respectively.
4 is a graph showing the relationship between the base-emitter voltage and the output power of the transistors M1 and M2 by the bias circuit 210 shown in FIG.
5 is a graph showing the relationship between the base-emitter voltage and the output power of the transistors M1 and M2 by the bias circuit 310 shown in FIG.
FIG. 6 is a diagram showing a spectrum appearing at an output when a signal having a tone at frequencies of 2.145 GHz and 2.155 GHz is input to a power amplifier.
7 is a diagram illustrating IMD3 characteristics of the power amplifier shown in FIG. 2 when the gain of the power amplifier has a 31 dB component.
8 is a diagram illustrating IMD3 characteristics of the power amplifier shown in FIG. 3 when the gain of the power amplifier has a 31 dB component.
9 is a diagram illustrating a power amplifier according to an embodiment of the present invention.
FIG. 10 is a diagram showing the base-emitter voltage of the transistors M1 and M2 shown in FIG.
11 is a diagram illustrating IMD3 performance of the power amplifier shown in FIG.
12 is a diagram illustrating the phase difference of the third order intermodulation components of the transistors M1 and M2 according to the embodiment of the present invention.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art can easily carry out the present invention. The present invention may, however, be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. In order to clearly illustrate the present invention, parts not related to the description are omitted, and similar parts are denoted by like reference characters throughout the specification.

명세서 및 청구범위 전체에서, 어떤 부분이 어떤 구성 요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다. Throughout the specification and claims, when a section is referred to as "including " an element, it is understood that it does not exclude other elements, but may include other elements, unless specifically stated otherwise.

이제 본 발명의 실시 예에 따른 전력 증폭기에 대하여 도면을 참고로 하여 상세하게 설명한다. 본 발명의 실시 예에서는 편의상 바이폴라 트랜지스터(Bipolar Transistor)를 이용하여 전력 증폭기를 설명하나, FET(Field Effect Transistor)가 사용될 수 있다. Now, a power amplifier according to an embodiment of the present invention will be described in detail with reference to the drawings. In an embodiment of the present invention, a power amplifier is described using a bipolar transistor, but a field effect transistor (FET) may be used.

도 1은 일반적인 증폭기 모듈을 나타낸 도면이다. 1 shows a general amplifier module.

도 1을 참고하면, 증폭기 모듈(100)은 입력 임피던스 매칭부(110), 구동 증폭부(120), 바이어스 회로(130), 인터스테이지 매칭부(140), 전력 증폭부(150) 및 바이어스 회로(160)를 포함한다. 증폭기 모듈(100)은 출력 임피던스 매칭부(170)를 더 포함할 수 있다. 입력 임피던스 매칭부(110)는 증폭기 모듈(100)에서 제외되어 별도로 구성될 수도 있다. 1, the amplifier module 100 includes an input impedance matching unit 110, a driving amplification unit 120, a bias circuit 130, an interstage matching unit 140, a power amplification unit 150, (160). The amplifier module 100 may further include an output impedance matching unit 170. The input impedance matching unit 110 may be omitted from the amplifier module 100 and configured separately.

입력 임피던스 매칭부(110)는 입력단(RFin)과 구동 증폭부(120) 사이에서 임피던스 매칭을 수행한다. The input impedance matching unit 110 performs impedance matching between the input terminal RFin and the driving amplifier 120.

구동 증폭부(120)는 입력단(RFin)으로부터의 입력 신호를 증폭시켜 출력한다. 이때 바이어스 회로(130)로부터 입력되는 바이어스 전압에 따라 구동 증폭부(120)의 동작점이 결정된다. 또한 이 동작점과 구동 증폭부(120)의 로드(load) 값에 따라 이득과 효율 및 최대 출력 레벨이 결정될 수 있다. The driving amplifier 120 amplifies the input signal from the input terminal RFin and outputs the amplified signal. At this time, the operating point of the driving amplifier 120 is determined according to the bias voltage input from the bias circuit 130. Also, the gain, the efficiency, and the maximum output level can be determined based on the operating point and the load value of the driving amplifier 120. [

바이어스 회로(130)는 전압원(VCC1)으로부터 구동 증폭부(120)에 대한 바이어스 전압을 생성하고, 생성한 바이어스 전압을 구동 증폭부(120)로 출력한다. 바이어스 회로(130)는 별도로 기준 전압원(Vref1)을 추가해서 바이어스 전압을 생성할 수 있다. The bias circuit 130 generates a bias voltage for the drive amplification part 120 from the voltage source VCC1 and outputs the generated bias voltage to the drive amplification part 120. [ The bias circuit 130 may separately generate a bias voltage by adding a reference voltage source Vref1.

인터스테이지 매칭부(140)는 구동 증폭부(120)와 출력과 전력 증폭부(150)의 입력 사이의 임피던스 매칭을 수행한다. 인터스테이지 매칭부(140)는 구동 증폭부(120)와 출력과 전력 증폭부(150)의 입력 사이의 임피던스를 인터스테이지 방식으로 결합하여, 회로의 부피와 전력 손실을 최소화한다.The interstage matching unit 140 performs impedance matching between the drive amplification unit 120 and the input of the power amplification unit 150. The interstage matching unit 140 combines the impedances between the driving amplification unit 120 and the input of the power amplification unit 150 in an interstage manner to minimize the volume and power loss of the circuit.

전력 증폭부(150)는 구동 증폭부(120)로부터 출력되는 신호를 시스템에서 원하는 출력으로 증폭시켜 출력한다. 이때 바이어스 회로(160)로부터 입력되는 바이어스 전압에 따라 전력 증폭부(150)의 동작점이 결정된다. 또한 이 동작점과 전력 증폭부(150)의 로드 값에 따라 이득과 효율 및 최대 출력 레벨이 결정될 수 있다. 일반적으로, 전력 증폭부(150)는 출력 전력을 높이기 위해 병렬로 연결된 복수의 트랜지스터로 구성된다. The power amplifying unit 150 amplifies the signal output from the driving amplifying unit 120 to a desired output in the system and outputs the amplified signal. At this time, the operating point of the power amplifier 150 is determined according to the bias voltage input from the bias circuit 160. Also, the gain, the efficiency, and the maximum output level can be determined based on the operating point and the load value of the power amplifier 150. Generally, the power amplifier 150 is composed of a plurality of transistors connected in parallel to increase output power.

바이어스 회로(160)는 전압원(VCC2)으로부터 전력 증폭부(150)에 대한 바이어스 전압을 생성하고, 생성한 바이어스 전압을 전력 증폭부(150)로 출력한다. 바이어스 회로(160)는 별도로 기준 전압원(Vref2)을 추가해서 바이어스 전압을 생성할 수 있다. The bias circuit 160 generates a bias voltage for the power amplifier 150 from the voltage source VCC2 and outputs the generated bias voltage to the power amplifier 150. [ The bias circuit 160 may separately generate a bias voltage by adding a reference voltage source Vref2.

여기서, 구동 증폭부(120) 및 바이어스 회로(130)를 합쳐서 구동 증폭기(driver amplifier, DA)라 하고, 전력 증폭부(150) 및 바이어스 회로(160)를 합쳐서 전력 증폭기(power amplifier, PA)라 할 수 있다. Here, the driving amplifier 120 and the bias circuit 130 are collectively referred to as a driver amplifier (DA), and the power amplifier 150 and the bias circuit 160 are combined to form a power amplifier (PA) can do.

출력 임피던스 매칭부(170)는 전력 증폭부(150)의 출력과 출력단(RFout) 사이에서 임피던스 매칭을 수행한다. The output impedance matching unit 170 performs impedance matching between the output of the power amplifier 150 and the output terminal RFout.

도 2 및 도 3은 각각 기존 전력 증폭기를 나타낸 도면이다. 2 and 3 are diagrams showing an existing power amplifier, respectively.

먼저, 도 2를 참고하면, 전력 증폭기는 바이어스 회로(210) 및 전력 증폭부(220)를 포함한다. 전력 증폭기는 입력 임피던스 매칭부(230) 및 출력 임피던스 매칭부(240)를 더 포함할 수 있다. 바이어스 회로(210)는 트랜지스터(TR1, TR2, TR3) 및 저항(R1, R2)을 포함한다. 트랜지스터(TR1)의 컬렉터는 저항(R1)을 통해 사전에 설정된 레벨의 전압을 공급하는 전압원(VCC)에 연결되고, 트랜지스터(TR1)의 이미터는 접지에 연결될 수 있으며, 트랜지스터(TR1)의 베이스는 트랜지스터(TR2)의 이미터에 연결될 수 있다. 트랜지스터(TR2)의 컬렉터는 전압원(VCC)에 연결되고, 트랜지스터(TR2)의 베이스는 저항(R1)을 통해 전압원(VCC)에 연결될 수 있다. 또한 트랜지스터(TR3)의 컬렉터는 전압원(VCC)에 연결되고, 트랜지스터(TR3)의 베이스는 저항(R1)을 통해 전압원(VCC)에 연결될 수 있으며, 트랜지스터(TR3)의 이미터는 전력 증폭부(220)의 복수의 트랜지스터(M1, M2)의 베이스에 연결될 수 있다. First, referring to FIG. 2, the power amplifier includes a bias circuit 210 and a power amplifier 220. The power amplifier may further include an input impedance matching unit 230 and an output impedance matching unit 240. Bias circuit 210 includes transistors TR1, TR2, TR3 and resistors R1, R2. The collector of the transistor TR1 is connected to a voltage source VCC which supplies a voltage of a predetermined level through the resistor R1 and the emitter of the transistor TR1 can be connected to the ground and the base of the transistor TR1 And may be connected to the emitter of the transistor TR2. The collector of the transistor TR2 is connected to the voltage source VCC and the base of the transistor TR2 can be connected to the voltage source VCC through the resistor R1. The collector of the transistor TR3 may be connected to the voltage source VCC and the base of the transistor TR3 may be connected to the voltage source VCC through the resistor R1 and the emitter of the transistor TR3 may be connected to the power amplifier 220 ) Of the plurality of transistors (M1, M2).

이러한 바이어스 회로(210)를 살펴보면, 저항(R1)의 값에 따라서 전압원(VCC)에서 저항(R1)을 통해 트랜지스터(TR1)의 콜렉터에서 이미터로 전류(I1)가 흐른다. 또한 저항(R2)의 값에 따라 트랜지스터(TR2)의 콜렉터에서 이미터를 통해 저항(R2)으로 전류(I2)가 흐른다. 이때 트랜지스터(TR1, TR2)의 베이스-이미터간 전압에 따라 트랜지스터(TR1, TR2)에 각각 전류(I1, I2)가 흐르게 된다. 그리고 트랜지스터(TR1, TR2)의 베이스로도 소량의 전류가 흐르게 되며, 이를 고려하여 바이어스 회로가 구성되어야 한다. Looking at the bias circuit 210, a current I1 flows from the collector V1 of the transistor TR1 through the resistor R1 to the emitter of the voltage source VCC according to the value of the resistor R1. The current I2 flows from the collector of the transistor TR2 to the resistor R2 through the emitter depending on the value of the resistor R2. At this time, currents I1 and I2 flow through the transistors TR1 and TR2, respectively, depending on the base-emitter voltage of the transistors TR1 and TR2. A small amount of current flows to the bases of the transistors TR1 and TR2, and a bias circuit must be constructed in consideration of this.

이와 같이, 전류(I1, I2)와 저항(R1, R2)의 값에 따라 트랜지스터(TR2, TR3)의 베이스 전압이 결정되며, 트랜지스터(TR3)가 동작이 가능해진다. 이때, 트랜지스터(TR3)의 콜렉터에서 이미터로 전류(I3)가 흐르게 되고, 이 전류(I3)가 트랜지스터(M1, M2)의 베이스를 통해 트랜지스터(M1, M2)의 이미터를 거쳐 접지로 흐르게 된다. 즉, 트랜지스터(M3)의 베이스 전압에 따라서 전류(I3)의 값이 결정되며, 전류(I3)의 값에 대응하는 바이어스 전압이 트랜지스터(M1, M2)의 베이스로 입력된다. 이때 트랜지스터(M1, M2)의 이미터를 통해 트랜지스터(M1, M2)의 베이스로 전류가 흐른다고 가정하면 입력 신호의 레벨에 따라 전류(I3)의 값이 달라질 수 있고, 온도, 기생 성분, 공정 기술 변화 등과 같이 외부 환경 요인에 의해서도 전류(I3)의 값이 달라질 수 있다. Thus, the base voltages of the transistors TR2 and TR3 are determined according to the values of the currents I1 and I2 and the resistors R1 and R2, and the transistor TR3 can operate. At this time, a current I3 flows from the collector of the transistor TR3 to the emitter, and the current I3 flows through the base of the transistors M1 and M2 to the ground through the emitters of the transistors M1 and M2 do. That is, the value of the current I3 is determined according to the base voltage of the transistor M3, and the bias voltage corresponding to the value of the current I3 is input to the bases of the transistors M1 and M2. Assuming that a current flows through the emitters of the transistors M1 and M2 to the bases of the transistors M1 and M2, the value of the current I3 may vary according to the level of the input signal, The value of the current I3 may be varied by an external environmental factor such as a technology change.

이러한 바이어스 회로(210)에 의해 생성된 바이어스 전압이 전력 증폭부(220)의 트랜지스터(M1, M2)의 베이스에 인가되어, 전력 증폭부(220)의 동작점이 결정된다. 이 바이어스 전압과 트랜지스터(M1, M2)의 사이즈에 따라서 트랜지스터(M1, M2)에 흐르는 전류 값이 결정된다. 전력 증폭부(220)는 결정된 동작점에서 RF 입력 신호에 따른 출력 신호를 발생시킨다. The bias voltage generated by the bias circuit 210 is applied to the bases of the transistors M1 and M2 of the power amplifying part 220 to determine the operating point of the power amplifying part 220. [ The current value flowing through the transistors M1 and M2 is determined according to the bias voltage and the size of the transistors M1 and M2. The power amplifier 220 generates an output signal according to the RF input signal at the determined operating point.

전력 증폭부(220)는 입력 임피던스 매칭부(230)와 출력 임피던스 매칭부(240) 사이에 병렬로 연결된 복수의 트랜지스터(M1, M2)를 포함한다. 트랜지스터(M1, M2)의 베이스에는 입력 신호가 인가되고 바이어스 회로(210)에 의해 생성된 바이어스 전압이 인가된다. 트랜지스터(M1, M2)의 컬럭터로는 증폭된 신호가 출력되며, 트랜지스터(M1, M2)의 이미터는 접지단에 연결될 수 있다. The power amplifying unit 220 includes a plurality of transistors M1 and M2 connected in parallel between the input impedance matching unit 230 and the output impedance matching unit 240. [ An input signal is applied to the bases of the transistors M1 and M2 and a bias voltage generated by the bias circuit 210 is applied. The amplified signals are output to the collectors of the transistors M1 and M2, and the emitters of the transistors M1 and M2 can be connected to the ground terminal.

입력 임피던스 매칭부(230)는 입력단(IN)과 전력 증폭부(220) 사이에서 임피던스 매칭을 수행하며, 출력 임피던스 매칭부(240)는 전력 증폭부(150)의 출력과 출력단(OUT) 사이에서 임피던스 매칭을 수행한다. 출력 임피던스 매칭부(240)는 인덕터(L1) 및 임피던스 매칭부(242)를 포함할 수 있다. 인덕터(L1)는 전압원(VCC)과 전력 증폭부(220)의 출력 사이에 연결되어 있으며, 전압원(VCC)의 전압을 트랜지스터(M1, M2)에 전달한다. 즉 인덕터(L1)는 트랜지스터(M1, M2)의 로드 값을 결정하는 소자로 동작한다. 임피던스 매칭부(242)는 트랜지스터(M1, M2)의 콜렉터를 통해 출력되는 출력 신호를 결합하고, 결합된 신호와 출력단(OUT) 사이에서 임피던스 매칭을 수행한다. The input impedance matching unit 230 performs impedance matching between the input terminal IN and the power amplifier 220 and the output impedance matching unit 240 performs impedance matching between the output of the power amplifier 150 and the output OUT Impedance matching is performed. The output impedance matching unit 240 may include an inductor L 1 and an impedance matching unit 242. The inductor L1 is connected between the voltage source VCC and the output of the power amplifier 220 and transmits the voltage of the voltage source VCC to the transistors M1 and M2. In other words, the inductor L1 operates as an element for determining the load value of the transistors M1 and M2. The impedance matching unit 242 couples output signals output through the collectors of the transistors M1 and M2 and performs impedance matching between the coupled signals and the output terminal OUT.

이와 달리, 도 3을 참고하면, 전력 증폭기의 바이어스 회로(310)는 트랜지스터(TR4, TR5, TR6), 저항(R3) 및 커패시터(C1)를 포함할 수 있다. 트랜지스터(TR4)의 컬렉터는 저항(R3)을 통해 전압원(VCC)에 연결되고, 트랜지스터(TR4)의 컬렉터는 이미터는 트랜지스터(TR5)의 컬렉터에 연결되며, 트랜지스터(TR4)의 베이스는 트랜지스터(TR4)의 컬렉터에 연결될 수 있다. 트랜지스터(TR5)의 이미터는 접지단에 연결될 수 있으며, 트랜지스터(TR5)의 베이스는 트랜지스터(TR5)의 컬렉터에 연결될 수 있다. 트랜지스터(TR6)의 베이스는 저항(R3)을 통해 전압원(VCC)에 연결되고, 커패시터(C1)를 통해 접지단에 연결될 수 있으며, 트랜지스터(TR6)의 컬렉터는 전압원(VCC)에 연결될 수 있고, 트랜지스터(TR6)의 이미터는 전력 증폭부(320)의 복수의 트랜지스터(M1, M2)의 베이스에 연결될 수 있다. 3, the bias circuit 310 of the power amplifier may include transistors TR4, TR5, TR6, a resistor R3 and a capacitor C1. The collector of the transistor TR4 is connected to the voltage source VCC through the resistor R3 and the collector of the transistor TR4 is connected to the collector of the transistor TR5 and the base of the transistor TR4 is connected to the collector of the transistor TR4 ). ≪ / RTI > The emitter of the transistor TR5 may be connected to the ground terminal, and the base of the transistor TR5 may be connected to the collector of the transistor TR5. The base of the transistor TR6 may be connected to the voltage source VCC via the resistor R3 and may be connected to the ground terminal through the capacitor C1 and the collector of the transistor TR6 may be connected to the voltage source VCC, The emitter of the transistor TR6 may be connected to the bases of the plurality of transistors M1 and M2 of the power amplifier 320.

이러한 바이어스 회로(310)를 살펴보면, 전압원(VCC)을 통해 저항(R3)에 흐르는 전류(I4)는 주로 트랜지스터(TR4, TR5)를 통해 접지단으로 흐른다. 다이오드 형태로 연결되어 있는 트랜지스터(TR4, TR5)의 사이즈에 따라 전류 값이 결정되고 또한 트랜지스터(TR4, TR5)의 베이스 전압이 결정된다. 트랜지스터(TR4)의 베이스 전압은 커패시터(C1)에 충전되며, 트랜지스터(TR4)의 베이스 전압이 트랜지스터(TR6)의 베이스 전압이 되므로, 트랜지스터(TR6)가 동작할 수 있게 된다. 이때, 전압원(VCC)으로부터 트랜지스터(TR6)를 통해 전류(I5)가 트랜지스터(M1, M2)의 베이스로 입력되고, 트랜지스터(M1, M2)의 이미터를 거쳐 접지로 흐르게 된다. 그리고 전류(I4)의 일부가 트랜지스터(M1, M2)의 베이스를 통해 트랜지스터(M1, M2)의 이미터로 전달된다. 즉, 트랜지스터(TR6)의 베이스 전압에 따라서 전류(I5)의 값이 결정되며, 전류(I5)의 값에 대응하는 바이어스 전압이 트랜지스터(M1, M2)의 베이스로 입력된다. 이때 입력 신호의 레벨에 따라 전류(I5)의 값이 달라질 수 있고, 온도, 기생 성분, 공정 기술 변화 등과 같이 외부 환경 요인에 의해서도 전류(I5)의 값이 달라질 수 있다. Looking at the bias circuit 310, the current I4 flowing through the resistor R3 through the voltage source VCC mainly flows through the transistors TR4 and TR5 to the ground. The current value is determined according to the size of the transistors TR4 and TR5 connected in the diode form and the base voltages of the transistors TR4 and TR5 are determined. The base voltage of the transistor TR4 is charged in the capacitor C1 and the base voltage of the transistor TR4 becomes the base voltage of the transistor TR6 so that the transistor TR6 can operate. At this time, a current I5 is input from the voltage source VCC through the transistor TR6 to the base of the transistors M1 and M2, and flows to the ground through the emitters of the transistors M1 and M2. And a part of the current I4 is transmitted to the emitters of the transistors M1 and M2 through the base of the transistors M1 and M2. That is, the value of the current I5 is determined according to the base voltage of the transistor TR6, and the bias voltage corresponding to the value of the current I5 is input to the bases of the transistors M1 and M2. At this time, the value of the current I5 may be changed according to the level of the input signal, and the value of the current I5 may also be changed by external environmental factors such as temperature, parasitic component, process technology change, and the like.

이러한 바이어스 회로(310)에 의해 생성된 바이어스 전압이 전력 증폭부(320)의 트랜지스터(M1, M2)의 베이스에 인가된다. 이 바이어스 전압과 트랜지스터(M1, M2)의 사이즈에 따라 트랜지스터(M1, M2)에 흐르는 전류 값이 결정된다. The bias voltage generated by the bias circuit 310 is applied to the bases of the transistors M1 and M2 of the power amplifier 320. [ The current value flowing through the transistors M1 and M2 is determined according to the bias voltage and the size of the transistors M1 and M2.

도 2 및 도 3에 도시한 바이어스 회로(210, 310)를 통해서 전력 증폭부(220, 320)의 출력 전력에 따른 베이스 전압이 어떻게 변화되는지에 따라 전력 증폭기의 성능에 영향을 준다. 특히 전력 증폭기의 선형성에 영향을 준다. The performance of the power amplifier is influenced by how the base voltage varies according to the output power of the power amplifying parts 220 and 320 through the bias circuits 210 and 310 shown in FIGS. Especially the linearity of the power amplifier.

도 4는 도 2에 도시된 바이어스 회로(210)에 의한 트랜지스터(M1, M2)의 베이스-이미터 전압과 출력 전력의 관계를 나타낸 그래프도이고, 도 5는 도 3에 도시된 바이어스 회로(310)에 의한 트랜지스터(M1, M2)의 베이스-이미터 전압과 출력 전력의 관계를 나타낸 그래프도이다.4 is a graph showing the relationship between the base-emitter voltage and the output power of the transistors M1 and M2 by the bias circuit 210 shown in FIG. 2. FIG. 5 is a graph showing the relationship between the base- And the output power of the transistors M1 and M2.

도 4에 도시한 바와 같이, 바이어스 회로(210)에 의한 트랜지스터(M1, M2)의 베이스-이미터 전압(Vbe1)은 출력 전력이 증가함에 따라 증가함을 알 수 있다. As shown in FIG. 4, the base-emitter voltage Vbe1 of the transistors M1 and M2 by the bias circuit 210 increases as the output power increases.

반면, 도 5를 보면, 바이어스 회로(310)에 의한 트랜지스터(M1, M2)의 베이스-이미터 전압(Vbe2)은 출력 전력의 증가와 상관없이 일정 범위의 값을 가지는 것을 알 수 있다. 5, it can be seen that the base-emitter voltage Vbe2 of the transistors M1 and M2 by the bias circuit 310 has a certain value regardless of the increase of the output power.

이러한 바이어스 회로(210, 310)에 따른 전력 증폭기의 선형성에 대해서 살펴보자.Let's consider the linearity of the power amplifier according to the bias circuits 210 and 310.

일반적으로, 전력 증폭기의 입력에 2개의 주파수 성분을 가지는 신호가 인가되면 전력 증폭기의 출력에서 2개의 주파수 출력신호 성분과 2개의 3차 상호변조 왜곡(third-order intermodulation distortion) 성분이 나타나게 된다. 이때, 원하는 주파수 성분의 전력과 3차 상호변조 왜곡 주파수 성분의 전력의 차이를 IMD3라고 표시한다. IMD3 성분이 작으면 작을수록 전력 증폭기는 선형적으로 동작한다. Generally, when a signal having two frequency components is applied to the input of the power amplifier, two frequency-output signal components and two third-order intermodulation distortion components appear at the output of the power amplifier. At this time, the difference between the power of the desired frequency component and the power of the third-order intermodulation distortion frequency component is denoted by IMD3. The smaller the IMD3 component is, the more linearly the power amplifier operates.

도 6은 2.145GHz와 2.155GHz 주파수에서 톤(tone)을 가지는 신호를 전력증폭기에 입력했을 때 출력에서 나타나는 스펙트럼을 나타낸 도면이다. FIG. 6 is a diagram showing a spectrum appearing at an output when a signal having a tone at frequencies of 2.145 GHz and 2.155 GHz is input to a power amplifier.

도 6을 참고하면, 2.145GHz와 2.155GHz 주파수에서 톤(1st tone, 2nd tone)이 정상적으로 출력되는 것을 알 수 있다. 하지만, 톤(1st tone, 2nd tone) 외에도 톤이 나타나는데 이 신호들 때문에 전력 증폭기가 왜곡되는 것이다. 2.135GHz 주파수에 나타나는 톤을 3차 로우 상호변조 톤(third-order low intermodulation tone)이고, 2.165GHz 주파수에 나타나는 톤을 3차 하이 상호변조 톤(third-order high intermodulation tone)이다. Referring to FIG. 6, it can be seen that tones (1st tone, 2nd tone) are normally output at frequencies of 2.145 GHz and 2.155 GHz. However, in addition to the tone (1st tone, 2nd tone), a tone appears, which causes the power amplifier to be distorted. The tones appearing at the 2.135 GHz frequency are the third-order low intermodulation tone and the tones appearing at the 2.165 GHz frequency are the third-order high intermodulation tone.

도 7은 전력 증폭기의 이득이 31dB 성분을 가지고 있을 경우에 도 2에 도시된 전력 증폭기의 IMD3 특성을 나타낸 도면이고, 도 8은 전력 증폭기의 이득이 31dB 성분을 가지고 있을 경우에 도 3에 도시된 전력 증폭기의 IMD3 특성을 나타낸 도면이다. FIG. 7 is a diagram showing the IMD3 characteristic of the power amplifier shown in FIG. 2 when the gain of the power amplifier has 31 dB components. FIG. 8 is a graph showing the IMD3 characteristics of the power amplifier shown in FIG. 3 when the gain of the power amplifier has 31 dB components. And IMD3 characteristics of the power amplifier.

도 7 및 도 8을 참고하면, 도 7에 도시된 IMD3 특성(IMD3_low, IMD3_high)이 도 8에 도시된 IMD3 특성(IMD3_low, IMD3_high)보다 저출력 범위(출력 전력 27dBm 이하)에서는 우수하고 30dBm의 출력 전력 부근에서는 비슷한 결과가 나타나는 것을 알 수 있다. 하지만, 소형셀 기지국에서 요구되는 성능 기준인 -45dBc 미만의 IMD3 값을 얻기에는 부족하다.7 and 8, the IMD3 characteristics (IMD3_low and IMD3_high) shown in FIG. 7 are excellent in the lower output range (output power 27 dBm or less) than the IMD3 characteristics (IMD3_low and IMD3_high) shown in FIG. 8, Similar results can be seen in the vicinity. However, it is not enough to obtain the IMD3 value of less than -45dBc, which is a performance criterion required for a small cell base station.

위의 선형성 문제를 해결하기 위해, 본 발명의 실시 예에서 제시하는 전력 증폭기는 도 9에 도시되어 있다. In order to solve the above linearity problem, the power amplifier shown in the embodiment of the present invention is shown in Fig.

도 9는 본 발명의 실시 예에 따른 전력 증폭기를 나타낸 도면이다.9 is a diagram illustrating a power amplifier according to an embodiment of the present invention.

도 9를 참고하면, 본 발명의 실시 예에 따른 전력 증폭기는 복수의 바이어스 회로(910, 920) 및 전력 증폭부(930)의 복수의 트랜지스터(M1, M2)를 포함한다. 또한 전력 증폭기는 복수의 입력 임피던스 매칭부(940, 950) 및 출력 임피던스 매칭부(960)를 더 포함할 수 있다. 여기에서 복수의 입력 임피던스 매칭부(940, 950)는 하나로 형성될 수도 있다. 9, the power amplifier according to the embodiment of the present invention includes a plurality of bias circuits 910 and 920 and a plurality of transistors M1 and M2 of the power amplifier 930. [ The power amplifier may further include a plurality of input impedance matching units 940 and 950 and an output impedance matching unit 960. Here, the plurality of input impedance matching units 940 and 950 may be formed as one unit.

복수의 바이어스 회로(910, 920)는 전압원(VCC)을 이용하여 바이어스 전압을생성하고, 생성한 바이어스 전압을 각각 트랜지스터(M1, M2)의 베이스에 인가한다. 이때 바이어스 회로(910)는 도 2에 도시된 바이어스 회로(210)와 동일하게 구성될 수 있고, 바이어스 회로(920)는 도 3에 도시된 바이어스 회로(310)와 동일하게 구성될 수 있다. 이와 달리, 복수의 바이어스 회로(910, 920)가 동일하게 구성될 수도 있다. 예를 들면, 복수의 바이어스 회로(910, 920)는 모두 도 2에 도시된 바이어스 회로(210)로 구성되거나 도 3에 도시된 바이어스 회로(310)로 구성될 수 있다. The plurality of bias circuits 910 and 920 generate a bias voltage using the voltage source VCC and apply the generated bias voltage to the bases of the transistors M1 and M2, respectively. At this time, the bias circuit 910 may be configured in the same manner as the bias circuit 210 shown in FIG. 2, and the bias circuit 920 may be configured in the same manner as the bias circuit 310 shown in FIG. Alternatively, a plurality of bias circuits 910 and 920 may be constructed identically. For example, the plurality of bias circuits 910 and 920 may all be composed of the bias circuit 210 shown in FIG. 2 or the bias circuit 310 shown in FIG.

전력 증폭부(930)의 트랜지스터(M1, M2)는 각각 바이어스 회로(910, 920)의 바이어스 전압에 의해 결정되는 동작점에서 동작하여 입력 신호를 증폭시켜 출력한다. The transistors M1 and M2 of the power amplifier 930 operate at operating points determined by the bias voltages of the bias circuits 910 and 920, respectively, to amplify and output the input signal.

입력 임피던스 매칭부(940)는 입력단(IN)과 트랜지스터(M1)의 베이스 사이에서 임피던스 매칭을 수행하고, 입력 임피던스 매칭부(950)는 입력단(IN)과 트랜지스터(M2)의 베이스 사이에서 임피던스 매칭을 수행한다. The input impedance matching unit 940 performs impedance matching between the input terminal IN and the base of the transistor M1 and the input impedance matching unit 950 performs impedance matching between the input terminal IN and the base of the transistor M2. .

출력 임피던스 매칭부(960)는 인덕터(L1) 및 임피던스 매칭부(242)를 포함할 수 있다. 임피던스 매칭부(242)는 트랜지스터(M1, M2)의 컬렉터를 통해 출력되는 출력 신호를 결합하며, 결합된 신호를 임피던스 정합시켜 출력단(OUT)으로 출력한다. 전력 결합은 예를 들면, 다양한 트랜스포머 형태로 구현된 전력 결합기에 의해 이루어질 수 있고, 출력 전압 신호 결합기나 출력 전류 신호 결합기 등에 의해 이루어질 수 있다. The output impedance matching unit 960 may include an inductor L 1 and an impedance matching unit 242. The impedance matching unit 242 couples the output signals output through the collectors of the transistors M1 and M2, impedance-matched the coupled signals, and outputs the impedance signals to the output terminal OUT. The power coupling may be achieved by, for example, a power combiner implemented in various transformer types, and may be accomplished by an output voltage signal combiner, an output current signal combiner, or the like.

이와 같이, 본 발명의 실시 예에 따른 전력 증폭기는 입력 신호가 두 개의 경로로 나뉘어져 각 입력 임피던스 매칭부(940, 950)를 거쳐 각 트랜지스터(M1, M2)의 베이스에 인가되며, 트랜지스터(M1, M2)의 동작점을 위해 각각의 바이어스 회로(910, 920)가 사용된다. The power amplifier according to the embodiment of the present invention divides the input signal into two paths and is applied to the bases of the transistors M1 and M2 through the respective input impedance matching units 940 and 950, M2, the respective bias circuits 910, 920 are used.

이러한 전력 증폭기의 선형성을 위한 방법은 다음과 같다. A method for linearity of such a power amplifier is as follows.

HBT(Hetero-junction Bipolar Transistor)의 콜렉터 전류(IC)-베이스와 이미터간 전압 곡선에서 미분을 사용하여 트랜스컨덕턴스(transconductance, gm) 값이 계산되고, 또 미분하여 gm'가 계산되며, 또 다시 미분해서 gm"가 계산될 수 있다. 3차 IMD3 성분을 최소화해야 전력 증폭기의 선형성을 극대화할 수 있으며, gm" 성분이 IMD3와 비례 관계가 있기 때문에 전력 증폭기의 출력에서 합쳐진 gm" 성분이 최소화되도록 각 트랜지스터(M1, M2)의 동작점이 결정될 수 있다.The transconductance (gm) value is calculated by using the derivative in the collector current (IC) of the HBT (Hetero-junction Bipolar Transistor) and the voltage curve between the emitter and the emitter, and gm 'is calculated by differentiating, Since the third order IMD3 component can be maximized to maximize the linearity of the power amplifier and the gm "component is proportional to IMD3, the sum of the gm" components at the output of the power amplifier is minimized The operating point of the transistors M1 and M2 can be determined.

도 10은 도 9에 도시된 트랜지스터(M1, M2)의 베이스-이미터간 전압을 나타낸 도면이다. FIG. 10 is a diagram showing the base-emitter voltage of the transistors M1 and M2 shown in FIG.

도 10에서, Vbe1은 바이어스 회로(910)에 의한 트랜지스터(M1)의 베이스-이미터간 전압이고, Vbe2는 바이어스 회로(920)에 의한 트랜지스터(M1)의 베이스-이미터간 전압이다. 10, Vbe1 is the base-emitter voltage of the transistor M1 by the bias circuit 910 and Vbe2 is the base-emitter voltage of the transistor M1 by the bias circuit 920. In FIG.

도 11은 도 9에 도시된 전력 증폭기의 IMD3 성능을 나타낸 도면이다.11 is a diagram illustrating IMD3 performance of the power amplifier shown in FIG.

도 11에 도시한 바와 같이, 본 발명의 전력 증폭기는 출력전력 30 dBm까지 -48dBc 미만의 IMD3 특성(IMD3_low, IMD3_high)을 만족하는 것을 알 수 있다. As shown in FIG. 11, the power amplifier of the present invention satisfies the IMD3 characteristics (IMD3_low, IMD3_high) of less than -48 dBc up to an output power of 30 dBm.

여기에서, 선형성을 최적화하기 위해서 트랜지스터(M1, M2)의 출력을 더할 때, 각 트랜지스터(M1, M2)의 3차 상호변조 성분(IMD3_low, IMD3_high)의 위상이 180도 차이가 나도록 설정될 수 있다. 각 트랜지스터(M1, M2)의 3차 상호변조성분(IMD3_low, IMD3_high)의 위상 차이는 180도를 가지도록 설정되고, 메인 2-톤 신호(예를 들면, 도 6의 1st tone, 2nd tone)의 위상 차이는 0도를 가지도록 설정된다. 위상 차이는 트랜지스터(M1, M2)의 사이즈에 따른 두 바이어스 회로(910, 920)의 베이스-이미터 전압(Vbe1, Vbe2)의 변화와 트랜지스터(M1, M2)의 출력에서 전력 결합까지의 연결선의 길이 차이를 통해서 설정될 수 있다. Here, when the outputs of the transistors M1 and M2 are added in order to optimize the linearity, the phase of the third-order intermodulation components IMD3_low and IMD3_high of the transistors M1 and M2 may be set to 180 degrees difference . The phase difference between the third-order intermodulation components IMD3_low and IMD3_high of the transistors M1 and M2 is set to have 180 degrees and the phase difference of the main two-tone signals (e.g., 1st tone and 2nd tone in Fig. 6) The phase difference is set to have zero degrees. The phase difference is caused by the change of the base-emitter voltages Vbe1 and Vbe2 of the two bias circuits 910 and 920 according to the sizes of the transistors M1 and M2 and the change of the coupling line from the output of the transistors M1 and M2 to the power coupling Can be set through the length difference.

도 12는 본 발명의 실시 예에 따른 트랜지스터(M1, M2)의 3차 상호변조 성분들의 위상 차이를 나타낸 도면이다. 12 is a diagram illustrating the phase difference of the third order intermodulation components of the transistors M1 and M2 according to the embodiment of the present invention.

도 12를 보면, 저출력 구간 및 고출력 구간에서 트랜지스터(M1, M2)의 3차 상호변조 성분들(IMD3_low, IMD3_high)의 위상 차이(Phase difference_low, Phase difference_high)가 180도가 나고, 중간 출력 구간에서 트랜지스터(M1, M2)의 3차 상호변조 성분들(IMD3_low, IMD3_high)의 위상 차이(Phase difference_low, Phase difference_high)가 크게 나타나지 않다는 것을 알 수 있다. 특히, 고출력 구간에서 위상 차이(Phase difference_low, Phase difference_high)가 180도를 유지할 수 있어 고출력에서도 전력 증폭기가 선형적으로 동작할 수 있다는 것을 알 수 있다.12, the phase difference_low (Phase difference_low) of the third order intermodulation components (IMD3_low, IMD3_high) of the transistors (M1, M2) is 180 degrees in the low output period and the high output period, Phase difference_high of the third-order intermodulation components IMD3_low and IMD3_high of the first, second, and third input signals M1, M2. Particularly, it can be seen that the phase difference (Phase difference_high) can be maintained at 180 degrees in the high output section, and the power amplifier can operate linearly even at high output.

추가적으로 각 트랜지스터(M1, M2)의 출력과 출력 임피던스 매칭부(960)까지의 경로 길이에 따라 위상 차이를 다르게 적용해서 위상 차이(Phase difference_low, Phase difference_high)가 180도를 유지하도록 할 수도 있다. In addition, the phase difference may be differently applied according to the path length from the output of each of the transistors M1 and M2 to the output impedance matching unit 960 so that the phase difference_low (Phase difference_high) may be maintained at 180 degrees.

또한 도 9의 전력 증폭기는 다양하게 변경이 가능하다. 예를 들면, 도 9의 전력 증폭기는 단일 구조로 되어 있는데, 차동 구조의 전력 증폭기로 변경할 수 있다. 그리고 인덕터(L1)는 트랜스포머 형태로 변경이 가능하다. 또한, 각 트랜지스터(M1, M2)는 하나의 HBT 소자로 되어 있지만, 캐스코드(cascade) 형태로 2개의 HBT 소자로 구성될 수도 있다. HBT 소자가 아닌 BJT(Bipolar Junction Transistor) 소자가 사용될 수도 있고, CMOS (Complementary Metal Oxide Semiconductor) 나 BiCMOS(Bipolar plus CMOS) 공정의 소자가 사용될 수도 있다. In addition, the power amplifier of FIG. 9 can be variously modified. For example, the power amplifier of Fig. 9 has a single structure, but can be changed to a power amplifier of a differential structure. And the inductor (L1) can be transformed into a transformer type. Further, although each of the transistors M1 and M2 is one HBT element, it may be composed of two HBT elements in a cascade form. A BJT (Bipolar Junction Transistor) device other than the HBT device may be used, or a CMOS (Complementary Metal Oxide Semiconductor) or BiCMOS (Bipolar plus CMOS) process device may be used.

본 발명의 실시 예는 이상에서 설명한 장치 및/또는 방법을 통해서만 구현되는 것은 아니며, 본 발명의 실시 예의 구성에 대응하는 기능을 실현하는 프로그램 또는 그 프로그램이 기록된 기록 매체를 통해 구현될 수도 있으며, 이러한 구현은 앞서 설명한 실시 예의 기재로부터 본 발명이 속하는 기술 분야의 전문가라면 쉽게 구현할 수 있는 것이다. The embodiments of the present invention are not limited to the above-described apparatuses and / or methods, but may be implemented through a program for realizing functions corresponding to the configuration of the embodiment of the present invention or a recording medium on which the program is recorded, Such an embodiment can be readily implemented by those skilled in the art from the description of the embodiments described above.

이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리 범위에 속하는 것이다. While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments, It belongs to the scope of right.

Claims (7)

전력 증폭기에 있어서,
복수의 제1 트랜지스터를 포함하며 입력단을 통해 상기 복수의 제1 트랜지스터의 제1 전극에 인가되는 전압을 증폭시켜 상기 복수의 트랜지스터의 제2 전극을 통해 출력하는 전력 증폭부,
상기 복수의 제1 트랜지스터의 동작점을 각각 결정하기 위한 바이어스 전압을 생성하여 상기 복수의 제1 트랜지스터의 제1 전극에 각각 인가하는 복수의 바이어스 회로, 그리고
입력단을 통해 입력되는 전압을 각각 임피던스 매칭시킨 후, 상기 복수의 제1 트랜지스터의 제1 전극으로 각각 출력하는 복수의 입력 임피던스 매칭부
를 포함하며,
상기 복수의 바이어스 회로는 각각 서로 완전히 분리된 구조를 가지며, 각각 서로 다르게 구성되어, 상기 복수의 제1 트랜지스터가 서로 다른 동작점에서 동작하도록 하는 전력 증폭기. In a power amplifier,
A power amplifying part including a plurality of first transistors and amplifying a voltage applied to a first electrode of the plurality of first transistors through an input terminal and outputting the amplified voltage through a second electrode of the plurality of transistors,
A plurality of bias circuits for generating bias voltages for respectively determining operating points of the plurality of first transistors and applying the bias voltages to the first electrodes of the plurality of first transistors,
A plurality of input impedance matching sections for respectively matching voltages input through an input terminal and outputting the voltages to the first electrodes of the plurality of first transistors,
/ RTI >
Wherein the plurality of bias circuits have a completely separate structure from each other and are configured differently from each other so that the plurality of first transistors operate at different operating points. 제1항에서,
상기 복수의 제1 트랜지스터의 제2 전극을 통해 출력되는 신호를 결합하고, 결합된 신호를 임피던스 정합시켜 출력하는 출력 임피던스 매칭부
를 더 포함하는 전력 증폭기. The method of claim 1,
An output impedance matching unit for combining the signals output through the second electrodes of the plurality of first transistors and impedance-
≪ / RTI > 삭제delete 삭제delete 제1항에서,
상기 복수의 바이어스 회로 중 적어도 하나의 바이어스 회로는
제1 전극 및 제2 전극이 각각 전압원과 접지단에 연결되어 있는 제2 트랜지스터,
상기 제2 트랜지스터의 제1 전극과 상기 전압원 사이에 연결되어 있는 제1 저항,
제1 전극 및 제2 전극이 각각 상기 전압원과 상기 접지단에 연결되어 있고, 제어 전극이 상기 제2 트랜지스터의 제1 전극에 연결되어 있는 제3 트랜지스터, 그리고
제1 전극 및 제2 전극이 각각 상기 전압원과 대응하는 제1 트랜지스터의 제1 전극에 연결되어 있고, 제어 전극이 상기 제2 트랜지스터의 제1 전극에 연결되어 있는 제4 트랜지스터를 포함하는 전력 증폭기. The method of claim 1,
Wherein at least one of the plurality of bias circuits
A second transistor having a first electrode and a second electrode connected to a voltage source and a ground terminal,
A first resistor connected between the first electrode of the second transistor and the voltage source,
A third transistor having a first electrode and a second electrode connected to the voltage source and the ground terminal, respectively, and a control electrode connected to the first electrode of the second transistor,
And a fourth transistor having a first electrode and a second electrode respectively connected to the first electrode of the first transistor corresponding to the voltage source and a control electrode connected to the first electrode of the second transistor. 제5항에서,
상기 적어도 하나의 바이어스 회로는
상기 제3 트랜지스터의 제2 전극과 상기 접지단 사이에 연결되어 있는 제2 저항을 더 포함하고,
상기 제2 트랜지스터의 제어 전극이 제2 저항의 일단에 연결되어 있는 전력 증폭기.The method of claim 5,
The at least one bias circuit
And a second resistor connected between the second electrode of the third transistor and the ground terminal,
And a control electrode of the second transistor is connected to one end of the second resistor. 제1항에서,
상기 복수의 바이어스 회로 중 적어도 하나의 바이어스 회로는
전압원과 접지단 사이에 다이오드 형태로 각각 연결된 제2 및 제3 트랜지스터,
상기 전압원과 상기 제2 트랜지스터의 제어 전극 사이에 연결되어 있는 저항,
상기 제2 트랜지스터의 제어 전극과 상기 접지단 사이에 연결되어 있는 커패시터, 그리고
제어 전극이 상기 제2 트랜지스터의 제어 전극에 연결되어 있고, 제1 전극 및 제2 전극이 각각 상기 전압원과 대응하는 제1 트랜지스터의 제1 전극에 연결되어 있는 제4 트랜지스터를 포함하는 전력 증폭기.
The method of claim 1,
Wherein at least one of the plurality of bias circuits
Second and third transistors respectively connected in a diode form between the voltage source and the ground terminal,
A resistor connected between the voltage source and the control electrode of the second transistor,
A capacitor connected between the control electrode of the second transistor and the ground terminal,
And a fourth transistor having a control electrode connected to a control electrode of the second transistor, and a first electrode and a second electrode connected to the first electrode of the first transistor corresponding to the voltage source, respectively.
KR1020160076048A 2016-06-17 2016-06-17 Power amplifier KR101801938B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160076048A KR101801938B1 (en) 2016-06-17 2016-06-17 Power amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160076048A KR101801938B1 (en) 2016-06-17 2016-06-17 Power amplifier

Publications (1)

Publication Number Publication Date
KR101801938B1 true KR101801938B1 (en) 2017-11-27

Family

ID=60810722

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160076048A KR101801938B1 (en) 2016-06-17 2016-06-17 Power amplifier

Country Status (1)

Country Link
KR (1) KR101801938B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022182045A1 (en) * 2021-02-23 2022-09-01 삼성전자 주식회사 Communication circuit including amplifier module, and electronic device comprising same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010283556A (en) * 2009-06-04 2010-12-16 Hitachi Metals Ltd High frequency amplifier, and high frequency module using the same
KR101422952B1 (en) * 2012-12-14 2014-07-23 삼성전기주식회사 Bias circuit and power amplifier with dual power mode

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010283556A (en) * 2009-06-04 2010-12-16 Hitachi Metals Ltd High frequency amplifier, and high frequency module using the same
KR101422952B1 (en) * 2012-12-14 2014-07-23 삼성전기주식회사 Bias circuit and power amplifier with dual power mode

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022182045A1 (en) * 2021-02-23 2022-09-01 삼성전자 주식회사 Communication circuit including amplifier module, and electronic device comprising same

Similar Documents

Publication Publication Date Title
US7439805B1 (en) Enhancement-depletion Darlington device
JP3131931B2 (en) High frequency high power amplifier
US5844443A (en) Linear high-frequency amplifier with high input impedance and high power efficiency
US20140191806A1 (en) Electronic system - radio frequency power amplifier and method for dynamic adjusting bias point
US5889434A (en) Microwave power amplifier
US6897732B2 (en) Amplifier
CN113054915B (en) Temperature compensation bias circuit applied to radio frequency power amplifier
US9024689B2 (en) Electronic system—radio frequency power amplifier and method for self-adjusting bias point
US20140354363A1 (en) Power amplifier
EP4264828A1 (en) Highly efficient dual-drive power amplifier for high reliability applications
CN116961690B (en) Dual-mode radio frequency front end module
CN113489461A (en) Radio frequency predistortion linearizer and radio frequency power amplifier
KR101590605B1 (en) Linear power amplifier for wireless transmitter
KR101801938B1 (en) Power amplifier
US7368995B2 (en) Power amplifier with active bias circuit
JP2021005818A (en) Power amplification circuit
JP2019205006A (en) Power amplifier circuit
WO2022155163A1 (en) Highly efficient dual-drive power amplifier for high reliability applications
CN114094957A (en) Radio frequency amplifying circuit
CN106899271B (en) Complementary power amplifier
CN214380828U (en) Power amplifying system
KR100591062B1 (en) Linear power amplifier for predistortion by using reverse diode
US20230141220A1 (en) Power amplifier circuit
KR101891619B1 (en) Linearizing Bias Circuit for GaN MMIC Amplifier
US20240128934A1 (en) Doherty amplifier circuit

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant