JP2007174133A

JP2007174133A - Duplex bus configuration system and communication/testing method

Info

Publication number: JP2007174133A
Application number: JP2005367273A
Authority: JP
Inventors: Yasuhiro Tsujimura; 泰弘辻村
Original assignee: NEC Engineering Ltd
Current assignee: NEC Engineering Ltd
Priority date: 2005-12-20
Filing date: 2005-12-20
Publication date: 2007-07-05

Abstract

<P>PROBLEM TO BE SOLVED: To solve the problem wherein a stand-by bus configuration is previously subjected to a communication test, so that its operation can be ensured when it is switched to an active bus configuration when the bus configurations operate as a duplex bus configuration where an active bus configuration and a stand-by bus configuration are each independent in a system having two or more different bus configurations; and the operation can be ensured when the single bus configuration is switched, but the operation can not be ensured until a switching operation is completed when a switching operation is carried out between the active bus configuration and the stand-by bus configuration and between the stand-by bus configurations. <P>SOLUTION: Actual data and test data are switched by the test data sending circuit and selector of a sending side, test data are sent to the liaison unit of the stand-by bus configuration, and the test data are checked by the test data check circuit of a receiving side even when the system is in operation, whereby the normality of the duplex bus configuration system can be ascertained at the liaison unit which connects the bus configurations together. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は二重化バス構成システムに関する。 The present invention relates to a duplex bus configuration system.

従来、現用系と待機系のように二重化されたバス構成を持つ二重化バス構成システムにおいて、系切替え時の動作を保証するには、一般的に、現用系の運用に平行して予め待機系の通信試験を行っておく方法が採用される。 Conventionally, in a duplexed bus configuration system having a duplexed bus configuration such as an active system and a standby system, in order to guarantee the operation at the time of system switching, in general, the standby system is previously set in parallel with the operation of the active system. A method of conducting a communication test is adopted.

この場合、一つのバスに接続されてバスを競合して使用する装置に対するバス競合制御装置をも二重化し、０系のバスにおけるスレーブ側のバス競合制御装置と、１系のバスにおけるスレーブ側のバス競合制御装置とを接続する交絡回路を設け、同一系内でのマスタ側とスレーブ側の切替えと共に、スレーブ側で障害が発生した場合には、他系のスレーブ側と切り替えることにより、信頼度の高いバス二重化装置を実現する技術が知られている（例えば、特許文献１参照）。 In this case, the bus contention control device for a device that is connected to one bus and uses the bus in a conflict is also duplicated, and the slave-side bus contention control device in the 0 system bus and the slave side in the 1 system bus. By providing a confounding circuit that connects the bus contention control device, and switching between the master side and slave side in the same system, and if a failure occurs on the slave side, switching to the slave side of the other system, the reliability A technology for realizing a high-duty bus duplexing device is known (see, for example, Patent Document 1).

また、０系バスと１系バスからの実データを切り替えて通信インタフェイス回路へ導く通信回線入力セレクタと、０系と１系からのテストデータを切り替えてテスト回路へ導くテスト回路入力セレクタと、通信インタフェイス回路とテスト回路の出力を０系バスへ導く０系出力セレクタと、通信インタフェイス回路とテスト回路の出力を１系バスへ導く１系出力セレクタと、現用系では実データの通信、待機系ではテストデータの通信を並行して行い、系切替え時の動作を保証する技術も知られている（例えば、特許文献２参照）。 A communication line input selector that switches the actual data from the 0-system bus and the 1-system bus to the communication interface circuit, a test circuit input selector that switches the test data from the 0-system and the 1-system to the test circuit, A 0-system output selector that guides the output of the communication interface circuit and the test circuit to the 0-system bus, a 1-system output selector that guides the output of the communication interface circuit and the test circuit to the 1-system bus, and communication of actual data in the active system, In the standby system, a technique is also known in which test data is communicated in parallel to guarantee the operation at the time of system switching (see, for example, Patent Document 2).

特開平０８−２５１２１２号公報（第２頁−第３頁、図１）Japanese Patent Laid-Open No. 08-251212 (page 2 to page 3, FIG. 1) 特開平１１−２２０５１５号公報（第３頁−第４頁、図１）JP-A-11-220515 (page 3 to page 4, FIG. 1)

上述した現用系と待機系のように二重化された同種のバス構成を持つ二重化バス構成システムでは、予め待機系の通信試験を行っておくことにより、各々のバス単独の切替え時の動作を保証することができる。しかし、電子交換機や情報処理装置のように、高い信頼性が要求されるシステムにおいては、インタフェイスが異なる２つ以上のバスを有し、各々のバス構成がそれぞれ独立した現用系と待機系の二重化構成として通信を行ないながら、切替え時の高信頼性も要求される。 In a duplexed bus configuration system having the same type of bus configuration duplicated as in the above-described active system and standby system, the standby system communication test is performed in advance to guarantee the operation at the time of switching each bus alone. be able to. However, in a system that requires high reliability, such as an electronic exchange or an information processing apparatus, there are two or more buses with different interfaces, and each bus configuration is independent of the active system and the standby system. While performing communication as a duplex configuration, high reliability at the time of switching is also required.

このような二重化バス構成システムにおいては、異種のバスの間の現用系と待機系、および異種のバスの間の待機系同士を接続する交絡部については、正常性を確認するチェック機能がなく、系を切り替えるまで動作の保証ができないという問題点がある。 In such a duplexed bus configuration system, there is no check function to check the normality for the entanglement part that connects the active system and the standby system between different types of buses and the standby system between different types of buses, There is a problem that the operation cannot be guaranteed until the system is switched.

そこで、本発明の目的は、インタフェイスの異なる種類のバスがそれぞれ二重化された二重化バス構成システムにおいて、異種のバスを接続する交絡部についても正常性を確認することができ、システムとしての信頼性を向上させることができる二重化バス構成システムおよび通信・試験方法を提供することを目的とする。 Therefore, an object of the present invention is to confirm the normality of the entangled part connecting different types of buses in a duplex bus configuration system in which different types of buses with different interfaces are duplexed, and the reliability as a system It is an object of the present invention to provide a duplex bus configuration system and a communication / test method capable of improving the performance.

本発明は上記の目的を達成するため、本発明の二重化バス構成システムは、各々のバス構成がそれぞれ独立した現用系と待機系の二重化構成として動作する２つ以上の異なるバス構成を持つ二重化バス構成システムにおいて、各々のバスを接続する交絡部に対する現用系と待機系それぞれの送信側に、試験データを常時出力している試験データ送出回路と、バスからの実データと試験データ送出回路からの試験データを切り替えて受け入れる２つのセレクタと、セレクタからの実データまたは試験データを受信側へ送出するセレクタ対応のバッファを有し、交絡部に対する現用系と待機系それぞれの受信側に、送信側からデータを受信するバッファと、実データおよび試験データにより交絡部の試験を行う試験データチェック回路を有し、システム状態の監視を行うと共にセレクタの切替えを行うための系制御情報を提供するシステム監視カードを設けたことを特徴とする。 In order to achieve the above object, the duplex bus configuration system of the present invention is a duplex bus configuration having two or more different bus configurations in which each bus configuration operates as a duplex configuration of an active system and a standby system. In the configuration system, a test data transmission circuit that constantly outputs test data to the transmission side of each of the active system and the standby system with respect to the confounding section that connects each bus, and the actual data from the bus and the test data transmission circuit There are two selectors that accept the test data by switching, and a buffer corresponding to the selector that sends the actual data or test data from the selector to the receiving side. From the transmitting side to the receiving side of the active system and the standby system for the confounding part It has a buffer for receiving data, and a test data check circuit for testing the confounding part using actual data and test data. Characterized in that a system monitoring card that provides system control information for switching the selector performs monitoring systems out state.

また、本発明の二重化バス構成システムは、複数の装置（図１の141〜14ｍ）により競合して使用される二重化されたシステムバス（図１の100，110）と、複数の制御装置（図１の151〜15ｎ）により競合して使用される二重化された制御バス（図１の120，130）を有する二重化バス構成システムにおいて、装置と制御装置との間で、０系システムバス（図１の100）と０系制御バス（図１の120）または１系制御バス（図１の130）を介して、実データを授受するのと並行に、内蔵している試験データを０系制御バスまたは１系制御バスを介して授受する０系バスカード（図１の101）と、装置と制御装置との間で、１系システムバス（図１の110）と０系制御バスまたは１系制御バスを介して、実データを授受するのと並行に、内蔵している試験データを０系制御バスまたは１系制御バスを介して授受する１系バスカード（図１の111）と、制御装置と装置との間で、０系制御バスと０系システムバスまたは１系システムバスを介して実データを送受信するのと並行に、内蔵している試験データを０系システムバスまたは１系システムバスを介して授受し交絡試験を行う０系制御カード（図１の121）と、制御装置と装置との間で、１系制御バスと０系システムバスまたは１系システムバスを介して実データを送受信すると並行に、内蔵している試験データを０系システムバスまたは１系システムバスを介して授受し交絡試験または試験データのチェックを行う１系制御カード（図１の131）と、本二重化バス構成システムの状態の監視を行うと共に、バスカードおよび制御カードにおける実データまたは試験データの授受先を指定するための系制御情報を提供するシステム監視カード（図２の141）を有することを特徴とする。 The duplexed bus configuration system of the present invention includes a duplexed system bus (100, 110 in FIG. 1) used in competition by a plurality of devices (141 to 14m in FIG. 1) and a plurality of control devices (FIG. 1). In the dual bus configuration system having the dual control buses (120 and 130 in FIG. 1) used in competition with each other, the 0 system bus (FIG. 1) is used. 100) and the 0-system control bus (120 in FIG. 1) or the 1-system control bus (130 in FIG. 1), the internal test data is transferred to the 0-system control bus. Alternatively, a 1-system bus (110 in FIG. 1) and a 0-system control bus or 1-system control between the 0-system bus card (101 in FIG. 1) exchanged via the 1-system control bus and the apparatus and the control apparatus. In parallel with sending and receiving actual data via the bus, the built-in test data is 0 series. Between the control bus or the 1-system control bus and the 1-system bus card (111 in FIG. 1) and the control device, the 0-system control bus and the 0-system bus or the 1-system bus are used. In parallel with the transmission / reception of actual data, a 0-system control card (121 in FIG. 1) that performs a confounding test by exchanging built-in test data via the 0-system bus or the 1-system bus, and a control device When the actual data is transmitted / received to / from the system via the 1-system control bus and the 0-system system bus or the 1-system system bus, the built-in test data is transmitted via the 0-system system bus or the 1-system system bus. 1 system control card (131 in FIG. 1) that exchanges and checks the confounding test or test data, and monitors the status of this duplexed bus configuration system, and the actual data or It characterized by having a test data system monitoring card to provide a system control information for designating the transfer destination (141 in FIG. 2).

より具体的には、バスカード（図１および図２の101，111）および制御カード（図１および図２の121，131）は、当該バスカードまたは制御カードおよび対向する制御カードまたはバスカードが現用系であるか待機系であるかという情報である系制御情報がシステム監視カードから入力する系制御回路（図２の102，112，122，132）と、試験データを常時送出している試験データ送出回路（図２の107，117）と、系制御情報によりバスまたは制御バスからの実データと試験データ送出回路からの試験データを切り替えて受け入れる第１セレクタ（図２の103，113），第２セレクタ（図２の104，114）と、第１セレクタ，第２セレクタからの実データまたは試験データを入力して対向する制御カードまたはバスカードへ送信する第１バッファ（図２の105，115），第２バッファ（図２の106，116）と、第１バッファ，第２バッファからの実データまたは試験データを受信する第３バッファ（図２の123，133），第４バッファ（図２の124，134）と、系制御情報により第３バッファまたは第４バッファからの実データを受け入れて当該制御カードまたはバスカードの中核部へ出力する第３のセレクタ（図２の125，135）と、第３バッファおよび第４バッファからの実データおよび試験データにより交絡試験または試験データのチェックを行う試験データチェック回路（図２の126，136）とで構成されることを特徴とする。 More specifically, the bus card (101, 111 in FIGS. 1 and 2) and the control card (121, 131 in FIGS. 1 and 2) have the bus card or control card and the opposite control card or bus card. A system control circuit (102, 112, 122, 132 in FIG. 2) in which system control information, which is information indicating whether the current system is a standby system, is input from the system monitoring card, and a test in which test data is constantly transmitted A data transmission circuit (107, 117 in FIG. 2), and a first selector (103, 113 in FIG. 2) for switching and receiving the actual data from the bus or the control bus and the test data from the test data transmission circuit according to the system control information, A first selector (104, 114 in FIG. 2) and a first buffer (105, 114 in FIG. 2) for inputting actual data or test data from the first selector and the second selector and transmitting them to the opposing control card or bus card. 115) A second buffer (106, 116 in FIG. 2), a third buffer (123, 133 in FIG. 2) for receiving actual data or test data from the first buffer, the second buffer, and a fourth buffer (124 in FIG. 2). , 134), a third selector (125, 135 in FIG. 2) for receiving actual data from the third buffer or the fourth buffer according to the system control information and outputting it to the core of the control card or bus card, A test data check circuit (126 and 136 in FIG. 2) that performs a confounding test or a test data check using actual data and test data from the third buffer and the fourth buffer is characterized.

また、系制御情報は、当該送信側が現用系であり対向する受信側も現用系であるときは実データを受け入れ、これ以外のときは試験データを受け入れることを内容とすることを特徴とする。 Further, the system control information is characterized in that when the transmitting side is the active system and the opposite receiving side is the active system, the actual data is accepted, and in other cases, the test data is accepted.

本発明の通信・試験方法は、送信側現用系のバスカードまたは制御カードがシステムバスまたは制御バスからの実データと内蔵している試験データを受け入れ、また送信側待機系のバスカードまたは制御カードが内蔵している試験データを受け入れる段階と、送信側現用系のバスカードまたは制御カードが前記実データを受信側現用系の制御カードまたはバスカード、試験データを受信側待機系の制御カードまたはバスカードへそれぞれ送信し、また送信側待機系のバスカードまたは制御カードが前記試験データを受信側制御カードまたはバスカードへ送信する段階と、受信側現用系の制御カードまたはバスカードが実データを当該制御カードまたはバスカードの中核部へ出力し、受信側現用系の制御カードまたはバスカードが実データと試験データとにより交絡試験を行い、また受信側待機系の制御カードまたはバスカードが前記試験データの一致性チェックを行う段階を有することを特徴とする。 The communication / test method of the present invention accepts the actual data from the system bus or control bus and the built-in test data in the transmission-side active bus card or control card, and the transmission-side standby bus card or control card. Receiving the test data incorporated in the receiver, and the transmitting side active bus card or control card is the receiving side active system control card or bus card, and the test data is the receiving side standby system control card or bus. The transmitting side standby bus card or control card sends the test data to the receiving side control card or bus card, and the receiving side active control card or bus card sends the actual data to the card. Output to the core of the control card or bus card, and the receiving side active control card or bus card Performed entangled tested by the data, and control card or bus card of the receiving standby system characterized by having a step of performing a consistency check of the test data.

より詳しくは、本発明の通信・試験方法は、０系バスカードおよび０系制御カードが現用系、１系バスカードおよび１系制御カードが待機系であって、バスカードを送信側、制御カードを受信側とした場合の二重化バス構成システムによる通信・試験方法において、以下の３つの断秋を有する。 More specifically, in the communication / test method of the present invention, the 0-system bus card and the 0-system control card are the active system, the 1-system bus card and the 1-system control card are the standby system, and the bus card is the transmission side. In the communication / test method using the duplexed bus configuration system when the receiver is the receiving side, the following three breaks are provided.

第１段階では、０系バスカードの第１セレクタは実データ、第２セレクタは試験データを受け入れ、また１系バスカードの第１セレクタおよび第２セレクタは試験データを受け入れる。 In the first stage, the first selector of the 0-system bus card accepts actual data, the second selector accepts test data, and the first and second selectors of the 1-system bus card accept test data.

第２段階では、０系バスカードの第１バッファは第１セレクタからの実データを０系制御カードの第３バッファ、０系バスカードの第２バッファは第２セレクタからの試験データを１系制御カードの第３バッファ、１系バスカードの第１バッファは第１セレクタからの試験データを０系制御カードの第４バッファ、１系バスカードの第２バッファは第１セレクタからの試験データを１系制御カードの第４バッファへそれぞれ送信する。 In the second stage, the first buffer of the 0-system bus card receives the actual data from the first selector as the third buffer of the 0-system control card, and the second buffer of the 0-system bus card receives the test data from the second selector as the 1-system. The third buffer of the control card, the first buffer of the system 1 bus card receives the test data from the first selector, the fourth buffer of the system 0 control card, and the second buffer of the system 1 bus card receives the test data from the first selector. Each is transmitted to the fourth buffer of the 1-system control card.

第３段階では、０系制御カードの第３セレクタは第３バッファからの実データを受け入れて当該０系制御カードの中核部へ出力し、０系制御カードの試験データチェック回路は第３バッファからの実データと第４バッファからの試験データにより交絡試験を行い、１系制御カードの試験データチェック回路は、当該１系制御カードの第３バッファ，第４バッファが受信した試験データのチェックを行う。 In the third stage, the third selector of the 0-system control card accepts the actual data from the third buffer and outputs it to the core of the 0-system control card, and the test data check circuit of the 0-system control card receives the data from the third buffer. The test data check circuit of the 1-system control card checks the test data received by the third buffer and the 4th buffer of the 1-system control card. .

上述したように、本発明では、送信側に試験データ送出回路とセレクタを備え、受信側に試験データチェック回路を備えることにより、運用中も試験データの通信を行い、チェックすることができるという効果がある。 As described above, according to the present invention, the test data transmission circuit and the selector are provided on the transmission side, and the test data check circuit is provided on the reception side, so that the test data can be communicated and checked even during operation. There is.

また、各々のバス同士を接続する交絡部においても、試験データを流しチェックすることで正常性を確認することができることにより、システムとしての信頼性を向上させることができるという効果がある。 Further, even in the entanglement section connecting the respective buses, the normality can be confirmed by flowing and checking the test data, so that the reliability of the system can be improved.

さらに、実データの通信を行いながら同時に交絡部を含めた３方向へ試験データの通信が行えるため、切り替えにより交絡部を使用する場合にも、正常性の確認がなされているため、システムとしての信頼性を向上させることができるという効果がある。 In addition, since test data can be communicated in three directions including the confounding part simultaneously with actual data communication, normality is confirmed even when the confounding part is used by switching. There is an effect that the reliability can be improved.

本発明の二重化バス構成システムは、２つ以上の異なるバス構成を持つ二重化バス構成システムにおいて、送信側に、試験データ送出回路と、実データと試験データを切り替えるセレクタと、受信側の０系へデータを送出するバッファと、受信側の１系へデータを送出するバッファとを備え、受信側に、送信側の０系からデータを受信するバッファと、送信側の１系からデータを受信するバッファと、試験データチェック回路とを備えている。また、システム状態の監視を行うシステム監視カードを備え、系制御情報を伝えるために、送信側と受信側の系制御回路へ接続される。 The duplexed bus configuration system of the present invention is a duplexed bus configuration system having two or more different bus configurations, to the transmission side, a test data transmission circuit, a selector for switching between actual data and test data, and a 0 system on the reception side. A buffer for sending data; a buffer for sending data to the first system on the reception side; a buffer for receiving data from the zero system on the transmission side; and a buffer for receiving data from the first system on the transmission side And a test data check circuit. In addition, a system monitoring card for monitoring the system state is provided, and is connected to system control circuits on the transmission side and the reception side in order to transmit system control information.

本発明の通信・試験方法では、送信側の試験データ送出回路とセレクタにより、実データと試験データを切り替え、待機系交絡部にも試験データを流し、受信側の試験データチェック回路で運用中も試験データをチェックすることにより、各々のバス同士を接続する交絡部においても正常性を確認することができ、システムとしての信頼性を向上させることができる。以下、本発明の実施の形態について図面を参照して詳細に説明する。
[構成の説明]
図１は、本発明の二重化バス構成システムのブロック図である。このシステム内では、二重化されたシステムバス（０系システムバス100と１系システムバス110）と、二重化された制御バス（０系制御バス120と１系制御バス130）というように、２つの異なるバス構成を有する。システムバス100，110はｍ個の装置141〜14ｍにより競合して使用され、制御バス120，130は、ｎ個の制御装置151〜15ｎより競合して使用される。 In the communication / test method of the present invention, the test data transmission circuit and the selector on the transmission side are used to switch between actual data and test data, the test data is also sent to the standby system entanglement unit, and the test data check circuit on the reception side is operating. By checking the test data, normality can be confirmed even in the entangled portion connecting the respective buses, and the reliability of the system can be improved. Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[Description of configuration]
FIG. 1 is a block diagram of a duplex bus configuration system of the present invention. Within this system, there are two different systems: a duplicated system bus (system 0 system bus 100 and system 1 system bus 110) and a duplicated control bus (system 0 control bus 120 and system 1 control bus 130). Has a bus configuration. The system buses 100 and 110 are used in competition by the m devices 141 to 14m, and the control buses 120 and 130 are used in competition from the n control devices 151 to 15n.

装置141〜14ｍは、例えば交換機であって、０系システムバス100と１系システムバス110にそれぞれ接続されて、システムバス上を現用系と待機系の二重化で動作する。また、制御装置151〜15ｎは、例えば交換機に対するプログラムロードや監視を行う装置であって、０系制御バス120と１系制御バス130にそれぞれ接続されて、制御バス上を現用系と待機系の二重化で動作する。 The devices 141 to 14m are, for example, exchanges, and are connected to the 0-system bus 100 and the 1-system bus 110, respectively, and operate on the system bus by duplexing the active system and the standby system. The control devices 151 to 15n are, for example, devices that perform program loading and monitoring for the exchange, and are connected to the 0-system control bus 120 and the 1-system control bus 130, respectively, and the active and standby systems are connected on the control bus. Operates with duplication.

０系システムバス100には０系バスカード101、１系システムバス101には１系バスカード111がそれぞれ接続されている。また、０系制御バス120には０系制御カード121、１系制御バス130には１系制御カード131がそれぞれ接続されている。０系バスカード101と０系制御カード121、０系バスカード101と１系制御カード131、また１系バスカード111と０系制御カード121、１系バスカード111と１系制御カード131それぞれの間で通信ができるように結ばれており、この結線を交絡部という。 A 0-system bus card 101 is connected to the 0-system bus 100, and a 1-system bus card 111 is connected to the 1-system bus 101, respectively. Also, a 0-system control card 121 is connected to the 0-system control bus 120, and a 1-system control card 131 is connected to the 1-system control bus 130, respectively. 0 system bus card 101 and 0 system control card 121, 0 system bus card 101 and 1 system control card 131, 1 system bus card 111 and 0 system control card 121, 1 system bus card 111 and 1 system control card 131, respectively They are connected so that they can communicate with each other, and this connection is called an entanglement part.

０系バスカード101は、装置141〜14ｍと制御装置151〜15ｎとの間で、０系システムバス100と０系制御バス120または１系制御バス130を介して実データを授受する。また、これと同時に、制御装置151〜15ｎとの間で、内蔵している試験データを０系制御バス120または１系制御バス130を介して授受して交絡試験を行う。このとき、０系制御カード121と１系制御カード131が介在する。 The 0-system bus card 101 exchanges actual data between the devices 141-14m and the control devices 151-15n via the 0-system system bus 100 and the 0-system control bus 120 or the 1-system control bus 130. At the same time, the interlace test is performed by exchanging the built-in test data via the 0-system control bus 120 or the 1-system control bus 130 with the control devices 151 to 15n. At this time, the 0-system control card 121 and the 1-system control card 131 are interposed.

同様に、１系バスカード101は、装置141〜14ｍと制御装置151〜15ｎとの間で、１系システムバス110と０系制御バス120または１系制御バス130を介して実データを送受信する。また、これと同時に、制御装置151〜15ｎとの間で、内蔵している試験データを０系制御バス120または１系制御バス130を介して授受して交絡試験を行う。このとき、０系制御カード121と１系制御カード131が介在する。 Similarly, the 1-system bus card 101 transmits / receives actual data between the devices 141-14m and the control devices 151-15n via the 1-system system bus 110 and the 0-system control bus 120 or the 1-system control bus 130. . At the same time, the interlace test is performed by exchanging the built-in test data via the 0-system control bus 120 or the 1-system control bus 130 with the control devices 151 to 15n. At this time, the 0-system control card 121 and the 1-system control card 131 are interposed.

０系制御カード121は、制御装置151〜15ｎと装置141〜14ｍとの間で、０系制御バス120と０系システムバス100または１系システムバス110を介して実データを送受信する。また、これと同時に、内蔵している試験データを０系システムバス100または１系システムバス110を介して装置141〜14ｍへ送信して交絡試験を行う。このとき、０系バスカード101と１系バスカード111が介在する。 The 0-system control card 121 transmits and receives actual data between the control devices 151 to 15n and the devices 141 to 14m via the 0-system control bus 120 and the 0-system system bus 100 or the 1-system system bus 110. At the same time, the built-in test data is transmitted to the devices 141 to 14m via the 0-system bus 100 or the 1-system bus 110 to perform the confounding test. At this time, the 0-system bus card 101 and the 1-system bus card 111 are interposed.

１系制御カード131は、制御装置151〜15ｎと装置141〜14ｍとの間で、１系制御バス130と０系システムバス100または１系システムバス110を介して実データを送受信する。また、これと同時に、内蔵している試験データを０系システムバス100または１系システムバス110を介して装置141〜14ｍへ送信して交絡試験を行う。このとき、０系バスカード101と１系バスカード111が介在する。 The 1-system control card 131 transmits / receives actual data between the control devices 151-15n and the devices 141-14m via the 1-system control bus 130 and the 0-system system bus 100 or the 1-system system bus 110. At the same time, the built-in test data is transmitted to the devices 141 to 14m via the 0-system bus 100 or the 1-system bus 110 to perform the confounding test. At this time, the 0-system bus card 101 and the 1-system bus card 111 are interposed.

図２は、バスカード101，111が送信側、制御カード121，131が受信側とした場合において、図１に示したバスカード101，111と制御カード121，131の詳細回路をシステム監視カード141と共に示す。 2 shows the detailed circuit of the bus cards 101 and 111 and the control cards 121 and 131 shown in FIG. 1 when the bus cards 101 and 111 are the transmitting side and the control cards 121 and 131 are the receiving side. Shown with.

システム監視カード141は、本二重化バス構成システムの状態の監視を行い、０系バスカード101，１系バスカード111，０系制御カード121，１系制御カード131それぞれにバスの系制御情報を伝える。系制御情報とは、当該カードが現用系であるか待機系であるかという情報と、当該カードが交絡部を介して接続されるカードが現用系であるか待機系であるかという情報であって、システム監視カード141へ入力される。バスカードの内の一方が必ず現用系で、他方は必ず待機系であり、制御カードの内の一方が必ず現用系で、他方は必ず待機系である。 The system monitoring card 141 monitors the status of the duplexed bus configuration system, and transmits bus system control information to the system 0 bus card 101, system 1 bus card 111, system 0 control card 121, system 1 control card 131, respectively. . The system control information is information indicating whether the card is the active system or the standby system, and information indicating whether the card connected via the confounding unit is the active system or the standby system. To the system monitoring card 141. One of the bus cards is always the active system and the other is always the standby system, and one of the control cards is always the active system and the other is always the standby system.

０系バスカード101は、系制御回路102と２つのセレクタ103，104と２つのバッファ105，106と試験データ送出回路107を有する。系制御回路102は、システム監視カード141からの系制御情報が入力する。この系制御情報は、０系バスカード101，０系制御カード121および１系制御カード131が現用系であるか待機系であるかという情報であって、セレクタ103とセレクタ104に供給されている。試験データ送出回路107は試験データを送出している。 The 0-system bus card 101 includes a system control circuit 102, two selectors 103 and 104, two buffers 105 and 106, and a test data transmission circuit 107. The system control circuit 102 receives system control information from the system monitoring card 141. This system control information is information indicating whether the 0-system bus card 101, the 0-system control card 121, and the 1-system control card 131 are the active system or the standby system, and is supplied to the selector 103 and the selector 104. . The test data transmission circuit 107 transmits test data.

セレクタ103には、０系システムバス100からの実データと試験データ送出回路107からの試験データが導かれているが、系制御回路102からの系制御情報により、０系バスカード101が現用系なら実データ、待機系なら試験データ送出回路107からの試験データを受け入れてバッファ105へ出力する。同様に、セレクタ104には、０系バス100からの実データと試験データ送出回路107は試験データが導かれているが、系制御回路102からの系制御情報により、０系バスカード101が現用系なら実データ、待機系なら試験データ送出回路107からの試験データを受け入れてバッファ106へ出力する。 Actual data from the 0 system bus 100 and test data from the test data transmission circuit 107 are guided to the selector 103, but the 0 system bus card 101 is used by the system control information from the system control circuit 102. If so, the test data from the test data transmission circuit 107 is received and output to the buffer 105 if it is a standby system. Similarly, actual data from the 0 system bus 100 and test data from the test data transmission circuit 107 are guided to the selector 104, but the 0 system bus card 101 is used by the system control information from the system control circuit 102. If it is a system, it receives actual data, and if it is a standby system, it accepts test data from the test data transmission circuit 107 and outputs it to the buffer 106.

バッファ105は、セレクタ103から入力した実データまたは試験データを０系制御カード121へ送信する。同様に、バッファ106は、セレクタ104から入力した実データまたは試験データを１系制御カード131へ送信する。 The buffer 105 transmits the actual data or test data input from the selector 103 to the 0-system control card 121. Similarly, the buffer 106 transmits actual data or test data input from the selector 104 to the 1-system control card 131.

１系バスカード111は、系制御回路112と２つのセレクタ113，114と２つのバッファ115，116と試験データ送出回路117を有する。系制御回路112は、システム監視カード141からの系制御情報が入力する。この系制御情報は、１系バスカード111，０系制御カード121および１系制御カード131が現用系であるか待機系であるかという情報であって、セレクタ113とセレクタ114に供給されている。試験データ送出回路117は試験データを送出している。 The 1-system bus card 111 includes a system control circuit 112, two selectors 113 and 114, two buffers 115 and 116, and a test data transmission circuit 117. The system control circuit 112 receives system control information from the system monitoring card 141. This system control information is information indicating whether the 1-system bus card 111, the 0-system control card 121, and the 1-system control card 131 are the active system or the standby system, and is supplied to the selector 113 and the selector 114. . The test data transmission circuit 117 transmits test data.

セレクタ113には、１系システムバス110からの実データと試験データ送出回路117からの試験データが導かれているが、系制御回路112からの系制御情報により、１系バスカード111が現用系なら実データ、待機系なら試験データ送出回路117からの試験データを受け入れてバッファ115へ出力する。同様に、セレクタ114には、１系システムバス110からの実データと試験データ送出回路117からの試験データが導かれているが、系制御回路112からの系制御情報により、１系バスカード111が現用系なら実データ、待機系なら試験データ送出回路117からの試験データを受け入れてバッファ116へ出力する。 Actual data from the 1-system bus 110 and test data from the test data transmission circuit 117 are guided to the selector 113, but the 1-system bus card 111 is connected to the active system by the system control information from the system control circuit 112. If so, the test data from the test data transmission circuit 117 is received and output to the buffer 115 if it is a standby system. Similarly, actual data from the 1-system bus 110 and test data from the test data transmission circuit 117 are guided to the selector 114, but the 1-system bus card 111 is used according to the system control information from the system control circuit 112. If it is an active system, it receives actual data, and if it is a standby system, it receives test data from the test data transmission circuit 117 and outputs it to the buffer 116.

バッファ115は、セレクタ113から入力した実データまたは試験データを０系制御カード121へ送信する。同様に、バッファ116は、セレクタ114から入力した実データまたは試験データを１系制御カード131へ送信する。 The buffer 115 transmits the actual data or test data input from the selector 113 to the 0-system control card 121. Similarly, the buffer 116 transmits actual data or test data input from the selector 114 to the 1-system control card 131.

０系制御カード121は、系制御回路122と２つのバッファ123，124とセレクタ125と試験データチェック回路126を有する。系制御回路122は、システム監視カード141からの系制御情報が入力する。この系制御情報は、０系制御カード121，０系バスカード101および１系バスカード111が現用系であるか待機系であるかという情報であって、セレクタ125と試験データチェック回路126に供給されている。 The 0-system control card 121 includes a system control circuit 122, two buffers 123 and 124, a selector 125, and a test data check circuit 126. The system control circuit 122 receives system control information from the system monitoring card 141. This system control information is information indicating whether the 0 system control card 121, the 0 system bus card 101, and the 1 system bus card 111 are the active system or the standby system, and is supplied to the selector 125 and the test data check circuit 126. Has been.

バッファ123は０系バスカード101のバッファ105から送信されてきた実データまたは試験データを受信してセレクタ125と試験データチェック回路126へ送出する。同様に、バッファ124は１系バスカード111のバッファ115から送信されてきた実データまたは試験データを受信してセレクタ125と試験データチェック回路126へ送出する。 The buffer 123 receives actual data or test data transmitted from the buffer 105 of the 0-system bus card 101 and sends it to the selector 125 and the test data check circuit 126. Similarly, the buffer 124 receives actual data or test data transmitted from the buffer 115 of the 1-system bus card 111 and sends it to the selector 125 and the test data check circuit 126.

セレクタ125は、系制御回路122からの系制御情報により、０系制御カード121が現用系であって、かつ０系バスカード101が現用系ならバッファ123、１系バスカード111が現用系ならバッファ124からの実データを受け入れて、０系制御カード121の中核部（図示省略）へ供給する。これ以外の場合は、バッファ123またはバッファ124からのデータを受け入れることはない。 Based on the system control information from the system control circuit 122, the selector 125 uses the buffer 123 if the 0-system control card 121 is the active system and the 0-system bus card 101 is the active system, and the buffer 123 if the 1-system bus card 111 is the active system. Real data from 124 is received and supplied to the core (not shown) of the 0-system control card 121. In other cases, data from the buffer 123 or the buffer 124 is not accepted.

試験データチェック回路126は、系制御回路122からの系制御情報により、０系バスカード101が現用系ならバッファ123からの実データと、バッファ124からの試験データとから、例えば、パリティチェックにより試験を行う。また、１系バスカード111が現用系ならバッファ124からの実データと、バッファ123からの試験データとから、例えば、パリティチェックにより試験を行う。なお、バッファ123とバッファ124が共に試験データを受信している場合は、その一致性をチェックする。 The test data check circuit 126 uses the system control information from the system control circuit 122 to test from the actual data from the buffer 123 and the test data from the buffer 124, for example, by parity check if the 0-system bus card 101 is the active system. I do. If the 1-system bus card 111 is an active system, a test is performed by, for example, a parity check from the actual data from the buffer 124 and the test data from the buffer 123. When both the buffer 123 and the buffer 124 receive test data, the consistency is checked.

１系制御カード131は、系制御回路132と２つのバッファ133，134とセレクタ135と試験データチェック回路136を有する。系制御回路132は、システム監視カード141からの系制御情報が入力する。この系制御情報は、１系制御カード131，０系バスカード101および１系バスカード111が現用系であるか待機系であるかという情報であって、セレクタ135と試験データチェック回路136に供給されている。 The 1-system control card 131 includes a system control circuit 132, two buffers 133 and 134, a selector 135, and a test data check circuit 136. The system control circuit 132 receives system control information from the system monitoring card 141. This system control information is information indicating whether the 1-system control card 131, the 0-system bus card 101, and the 1-system bus card 111 are the active system or the standby system, and is supplied to the selector 135 and the test data check circuit 136. Has been.

バッファ133は０系バスカード101のバッファ106から送信されてきた実データまたは試験データを受信してセレクタ135と試験データチェック回路136へ送出する。同様に、バッファ134は１系バスカード111のバッファ116から送信されてきた実データまたは試験データを受信してセレクタ135と試験データチェック回路136へ送出する。 The buffer 133 receives actual data or test data transmitted from the buffer 106 of the 0-system bus card 101 and sends it to the selector 135 and the test data check circuit 136. Similarly, the buffer 134 receives actual data or test data transmitted from the buffer 116 of the 1-system bus card 111 and sends it to the selector 135 and the test data check circuit 136.

セレクタ135は、系制御回路132からの系制御情報により、１系制御カード131が現用系であって、かつ０系バスカード101が現用系ならバッファ133、１系バスカード111が現用系ならバッファ134からの実データを受け入れて、１系制御カード131の中核部（図示省略）へ供給する。これ以外の場合は、バッファ133またはバッファ134からのデータを受け入れることはない。 Based on the system control information from the system control circuit 132, the selector 135 is a buffer 133 if the 1-system control card 131 is the active system and the 0-system bus card 101 is the active system, and the buffer 133 is used if the 1-system bus card 111 is the active system. The actual data from 134 is received and supplied to the core (not shown) of the 1-system control card 131. In other cases, data from the buffer 133 or the buffer 134 is not accepted.

試験データチェック回路136は、系制御回路132からの系制御情報により、０系バスカード101が現用系ならバッファ133からの実データと、バッファ134からの試験データとから、例えば、パリティチェックにより試験を行う。また、１系バスカード111が現用系ならバッファ134からの実データと、バッファ133からの試験データとから、例えば、パリティチェックにより試験を行う。なお、バッファ133とバッファ134が共に試験データを受信している場合は、その一致性をチェックする。 The test data check circuit 136 uses the system control information from the system control circuit 132 to test from the actual data from the buffer 133 and the test data from the buffer 134, for example, by parity check if the 0-system bus card 101 is the active system. I do. If the 1-system bus card 111 is an active system, a test is performed by, for example, a parity check from the actual data from the buffer 134 and the test data from the buffer 133. When both the buffer 133 and the buffer 134 receive test data, the consistency is checked.

以上はバスカード101，111が送信側、制御カード121，131が受信側として説明したが、逆に、制御カード121，131が送信側、バスカード101，111が受信側としても動作することができる。その場合の構成は、図２において、バスカードと制御カードの表記を入れ換えたものとなる。すなわち、バスカードも制御カードも同構成であって、送受信回路を有するのである。しかし、そのような送受信回路を同一図面に示したのでは、図面が煩雑化するので、それを回避するために、図２では、バスカード101，111が送信側、制御カード121，131が受信側とした場合の構成を示したのである。なお、制御カード121，131が送信側、バスカード101，111が受信側とし場合の動作も上述の説明から類推が容易であるから省略する。
[動作の説明]
次に、本二重化バス構成システムの動作について説明する。いま、０系バスカード101が現用系で１系バスカード111が待機系、また、０系制御カード121が現用系で１系制御カード131が待機系とし、バスカードが送信側、制御カードが受信側とする。 In the above description, the bus cards 101 and 111 are described as the transmitting side, and the control cards 121 and 131 are described as the receiving side. Conversely, the control cards 121 and 131 may operate as the transmitting side and the bus cards 101 and 111 may operate as the receiving side. it can. The configuration in that case is obtained by replacing the notation of the bus card and the control card in FIG. That is, the bus card and the control card have the same configuration and have a transmission / reception circuit. However, when such a transmission / reception circuit is shown in the same drawing, the drawing becomes complicated. To avoid this, in FIG. 2, the bus cards 101 and 111 are the transmission side, and the control cards 121 and 131 are the reception. The configuration in the case of the side is shown. The operation when the control cards 121 and 131 are the transmission side and the bus cards 101 and 111 are the reception side is omitted because it is easy to guess from the above description.
[Description of operation]
Next, the operation of the duplex bus configuration system will be described. Now, the 0-system bus card 101 is the active system, the 1-system bus card 111 is the standby system, the 0-system control card 121 is the active system, and the 1-system control card 131 is the standby system. The receiving side.

０系バスカード101に入力された実データは、セレクタ103とセレクタ104に入力され、試験データ送出回路107から送出された試験データもセレクタ103とセレクタ104に入力される。セレクタ103では、０系バスカード101および０系制御カード121が現用系という系制御情報を元に実データが選択され、バッファ105へ送信される。この実データは、バッファ105から０系制御カード121のバッファ123へ送信される。 The actual data input to the 0-system bus card 101 is input to the selector 103 and the selector 104, and the test data transmitted from the test data transmission circuit 107 is also input to the selector 103 and the selector 104. In the selector 103, actual data is selected based on the system control information that the 0-system bus card 101 and the 0-system control card 121 are active, and transmitted to the buffer 105. This actual data is transmitted from the buffer 105 to the buffer 123 of the 0-system control card 121.

バッファ123は受信した実データをセレクタ125と試験データチェック回路126へ送付する。セレクタ125にはバッファ124から試験データも送付されているが、０系制御カード121および０系バスカード101が現用系という系制御情報を元に実データが選択され、０系制御カード121の中核部へ送付され、そこで処理された後に最終送信先の制御装置（151〜15ｎの内のいずれか）へ０系制御バス120経由で送信される。 The buffer 123 sends the received actual data to the selector 125 and the test data check circuit 126. Although the test data is also sent from the buffer 124 to the selector 125, the actual data is selected based on the system control information that the 0-system control card 121 and the 0-system bus card 101 are active, and the core of the 0-system control card 121 is selected. After being processed there, it is transmitted via the 0-system control bus 120 to the final destination control device (any of 151 to 15n).

上記動作と並行して以下の３ルートの処理が進行する。１つ目は、０系バスカード101の試験データ送出回路107から１系制御カード131の試験データチェック回路136へ到る処理である。０系バスカード101のセレクタ104は、０系バスカード101が現用系で１系制御カード131が待機系という系制御情報を元に試験データ送出回路107からの試験データを受け入れて、バッファ106および１系制御カード131のバッファ133経由で試験データチェック回路136へ送信する。試験データチェック回路136は試験データのチェックを行う。 In parallel with the above operation, the following three route processes proceed. The first is processing from the test data transmission circuit 107 of the 0-system bus card 101 to the test data check circuit 136 of the 1-system control card 131. The selector 104 of the 0 system bus card 101 receives the test data from the test data transmission circuit 107 based on the system control information that the 0 system bus card 101 is the active system and the 1 system control card 131 is the standby system. The data is transmitted to the test data check circuit 136 via the buffer 133 of the 1-system control card 131. The test data check circuit 136 checks the test data.

２つ目は、１系バスカード111の試験データ送出回路117から０系制御カード121の試験データチェック回路126へ到る処理である。１系バスカード111のセレクタ113は１系バスカード111が待機系で０系制御カード121が現用系という系制御情報を元に試験データ送出回路117からの試験データを受け入れて、バッファ115および０系バスカード121のバッファ124経由で試験データチェック回路126へ送信する。試験データチェック回路126は、この試験データと前述のバッファ123からの実データとによりパリティチェック等による試験を行う。 The second is processing from the test data transmission circuit 117 of the 1-system bus card 111 to the test data check circuit 126 of the 0-system control card 121. The selector 113 of the 1-system bus card 111 accepts the test data from the test data transmission circuit 117 based on the system control information that the 1-system bus card 111 is the standby system and the 0-system control card 121 is the active system. The data is transmitted to the test data check circuit 126 via the buffer 124 of the system bus card 121. The test data check circuit 126 performs a test such as a parity check using the test data and the actual data from the buffer 123 described above.

３つ目は、１系バスカード111の試験データ送出回路117から１系制御カード131の試験データチェック回路136へ到る処理である。１系バスカード111のセレクタ114は、１系バスカード111が待機系で１系制御カード131が待機系という系制御情報を元に試験データ送出回路117からの試験データを受け入れて、バッファ116および１系制御カード131のバッファ134経由で試験データチェック回路136へ送信する。試験データチェック回路136は試験データのチェックを行う。 The third is processing from the test data transmission circuit 117 of the 1-system bus card 111 to the test data check circuit 136 of the 1-system control card 131. The selector 114 of the 1-system bus card 111 receives the test data from the test data transmission circuit 117 based on the system control information that the 1-system bus card 111 is the standby system and the 1-system control card 131 is the standby system. The data is transmitted to the test data check circuit 136 via the buffer 134 of the 1-system control card 131. The test data check circuit 136 checks the test data.

図２の太線矢印は実データの経過ルートを示し、０系バスカード101のセレクタ103から０系制御カード121のセレクタ125へ到って、そこから更に出力されている。実データは０系バスカード101のセレクタ104にも供給されているが受け入れられていない。１系における太線は可能な実データの経過ルートの一部を示すが、上記動作例では１系は待機系としているため矢印が付されていない。 The thick line arrows in FIG. 2 indicate the passage route of actual data. The selector 103 of the 0-system bus card 101 reaches the selector 125 of the 0-system control card 121 and is further output therefrom. Actual data is also supplied to the selector 104 of the 0-system bus card 101 but is not accepted. The thick line in system 1 indicates a part of the route of actual data that is possible. However, in the above operation example, system 1 is a standby system and is not attached with an arrow.

また、図２の細線矢印は試験データの経過ルートを示し、０系バスカード101と１系制御カード131の間、１系バスカード111と０系制御カード121の間および１系バスカード111と１系制御カード131の間に同時に試験データが流れている。 Further, the thin line arrows in FIG. 2 indicate the route of the test data, between the 0-system bus card 101 and the 1-system control card 131, between the 1-system bus card 111 and the 0-system control card 121, and the 1-system bus card 111. Test data flows simultaneously between the 1-system control cards 131.

以上のような構成の結果、例えば、０系バスカード101が現用系で１系バスカード111が待機系、そして０系制御カード121が現用系で１系制御カード131が待機系として運用中に、０系バスカード101で障害が発生した場合、実データは、１系バスカード111から交絡部を通って、０系制御カード121に通信されるように切り替えられる。このとき、交絡部を含めた伝送路は、試験データによる正常性の確認がなされているため安定した切り替えを行うことができる。他の現用系と待機系の組み合わせであっても、系制御によるセレクタの選択により同様の動作を行う。 As a result of the above configuration, for example, the 0-system bus card 101 is operating as the active system, the 1-system bus card 111 is operating as the standby system, and the 0-system control card 121 is operating as the active system and the 1-system control card 131 is operating as the standby system. When a failure occurs in the 0-system bus card 101, the actual data is switched from the 1-system bus card 111 to the 0-system control card 121 through the entanglement unit. At this time, the transmission path including the entangled portion can be switched stably because the normality is confirmed by the test data. Even in the combination of other active system and standby system, the same operation is performed by selecting a selector by system control.

このように実データの通信を行いながら同時に交絡部を含めた３方向への試験データの通信が行えるため、切替えにより交絡部を使用する場合にも、正常性の確認がなされているので、二重化バス構成システムとしての信頼性を向上させることができる。なお、バスカードが受信側、制御カードが送信側であっても同様である。 In this way, the test data can be communicated in three directions including the confounding part at the same time as the actual data is communicated. Therefore, even when the confounding part is used by switching, the normality has been confirmed. Reliability as a bus configuration system can be improved. The same applies when the bus card is the receiving side and the control card is the transmitting side.

上記のように、各々のバス構成がそれぞれ独立した現用系と待機系の二重化構成として動作しながら実データの通信を行うことができる。また、現用系と待機系および待機系同士にも試験データが流れるため、各々のバス同士を接続する交絡部においても、試験データを流しチェックすることにより、正常性を確認し、二重化バス構成システムとしての信頼性を向上させることができる。 As described above, actual data communication can be performed while each bus configuration operates as a duplex configuration of the active system and the standby system. In addition, because test data flows between the active system, the standby system, and the standby system, the normality is confirmed by running and checking the test data at the confounding section that connects the buses, and a duplex bus configuration system As a result, the reliability can be improved.

本発明の二重化バス構成システムのブロック図Block diagram of duplex bus configuration system of the present invention 図１におけるバスカードと制御カードの詳細を示すブロック図Block diagram showing details of bus card and control card in FIG.

Explanation of symbols

100 ０系システムバス
101 ０系バスカード
102，112，122，132 系制御回路
103，104，113，114，125，135 セレクタ
105，106，115，116，123，124，133，134 バッファ
107，117 試験データ送出回路
126，136 試験データチェック回路
110 １系システムバス
111 １系バスカード
120 ０系制御バス
121 ０系制御カード
130 １系制御バス
131 １系制御カード
141〜14ｍ装置
151〜15ｎ制御装置
100 system bus
101 Series 0 bus card
102, 112, 122, 132 system control circuit
103, 104, 113, 114, 125, 135 selector
105, 106, 115, 116, 123, 124, 133, 134 buffer
107, 117 Test data transmission circuit
126,136 Test data check circuit
110 1 system bus
111 Series 1 bus card
120 0 system control bus
121 0 system control card
130 1 control bus
131 1 system control card
141-14m equipment
151 ~ 15n Control device

Claims

In a duplex bus configuration system having two or more different bus configurations in which each bus configuration operates as a duplex configuration of an active system and a standby system, respectively,
On the transmitting side of each of the working system and the standby system for the entanglement part connecting each bus,
A test data transmission circuit that constantly outputs test data;
Two selectors for switching and accepting the actual data from the bus and the test data from the test data sending circuit;
A buffer corresponding to the selector for sending actual data or test data from the selector to the receiving side;
On the receiving side of each of the active system and the standby system for the entanglement part,
A buffer for receiving data from the transmitting side;
A test data check circuit for testing the confounding portion by the actual data and the test data;
A duplex bus configuration system comprising a system monitoring card for monitoring system status and providing system control information for switching the selector.

In a duplexed bus configuration system having a duplexed system bus used in competition by a plurality of devices and a duplexed control bus used in competition by a plurality of control devices,
In parallel with the transfer of actual data between the device and the control device via the 0 system bus and the 0 system control bus or the 1 system control bus, the built-in test data is transferred to the 0 system. A system 0 bus card that is exchanged via the control bus or system 1 control bus;
In parallel with the exchange of actual data between the device and the control device via the 1-system bus and the 0-system control bus or the 1-system control bus, the built-in test data is transferred to the 0-system. A 1-system bus card that is exchanged via the control bus or the 1-system control bus;
In parallel with transmitting / receiving actual data between the control device and the device via the 0-system control bus and the 0-system system bus or the 1-system bus, the built-in test data is transferred to the 0-system. A 0-system control card for performing confounding tests that are exchanged via the system bus or 1-system bus;
When actual data is transmitted / received between the control device and the device via the 1-system control bus and the 0-system system bus or the 1-system system bus, the built-in test data is transferred to the 0-system system bus. Or a 1-system control card that exchanges data via the 1-system bus and checks the confounding test or test data;
The system has a system monitoring card for monitoring the status of the duplex bus configuration system and providing system control information for designating the destination of the real data or test data in the bus card and the control card. Duplex bus configuration system.

The bus card and the control card are
A system control circuit in which system control information, which is information indicating whether the bus card or control card and the opposing control card or bus card are active or standby, is input from the system monitoring card;
A test data transmission circuit that constantly transmits the test data;
A first selector and a second selector for switching and receiving the actual data from the bus or the control bus and the test data from the test data transmission circuit according to the system control information;
A first buffer and a second buffer for inputting actual data or test data from the first selector and the second selector and transmitting them to the opposing control card or bus card;
A third buffer for receiving actual data or test data from the first buffer, the second buffer, a fourth buffer;
A third selector for accepting actual data from the third buffer or the fourth buffer according to the system control information and outputting it to the core of the control card or bus card;
3. The duplex bus configuration system according to claim 2, further comprising: a test data check circuit that checks the confounding test or test data based on actual data and test data from the third buffer and the fourth buffer.

The system control information is characterized in that the actual data is accepted when the transmitting side is the active system and the opposite receiving side is the active system, and the test data is accepted otherwise. 4. The duplex bus configuration system according to claim 1.

In the communication / test method by the duplexed bus configuration system according to claim 2,
The transmitting side active bus card or control card accepts the actual data and the built-in test data from the system bus or control bus, and the sending side standby bus card or control card contains the built-in test data. Accepting the stage,
The transmitting side active bus card or control card transmits the actual data to the receiving side active system control card or bus card, the test data to the receiving side standby system control card or bus card, and the transmitting side standby system. Transmitting the test data to the receiving control card or bus card.
The receiving-side active control card or bus card outputs the actual data to the core of the control card or bus card, and the receiving-side active control card or bus card performs a confounding test using the actual data and test data. And a receiving / standby control card or a bus card performs a check of the consistency of the test data.

When the 0-system bus card and the 0-system control card are the active system, the 1-system bus card and the 1-system control card are the standby system, and the bus card is the transmission side and the control card is the reception side In the communication / test method by the duplexed bus configuration system according to claim 3,
The first selector of the system 0 bus card accepts actual data, the second selector accepts test data, and the first selector and the second selector of the system 1 bus card accept test data;
The first buffer of the 0-system bus card receives the actual data from the first selector, the third buffer of the 0-system control card, and the second buffer of the 0-system bus card receives the test data from the second selector. The third buffer of the system control card, the first buffer of the system 1 bus card receives the test data from the first selector, the fourth buffer of the system 0 control card, and the second buffer of the system 1 bus card stores the first buffer. Transmitting test data from the selector to the fourth buffer of the 1-system control card,
The third selector of the 0-system control card accepts the actual data from the third buffer and outputs it to the core of the 0-system control card. The test data check circuit of the 0-system control card receives the data from the third buffer. The confounding test is performed based on the actual data and the test data from the fourth buffer, and the test data check circuit of the first system control card checks the test data received by the third buffer and the fourth buffer of the first system control card. A communication / test method comprising the steps of: