JP2007173674A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】平坦度が低いウェハを使用する場合の位置合わせ精度を向上させることができる半導体装置の製造方法を提供する。
【解決手段】ウェハ上に第１、第２のレジストパターンを形成し、両パターンの位置ずれから、補正成分をさらに補正するための誤差量を演算するＳ１。次に、ウェハ上のアライメントマークの位置ずれを測定して統計処理することにより、補正成分を取得するＳ４。そして、上述の誤差量を用いて、各補正成分の値を補正するＳ６。その後、補正後の補正成分を用いて位置合わせを行いつつ、レジスト膜に対する露光を行うＳ７。
【選択図】図１

Description

この発明は、半導体装置の製造方法に関する。より詳細には、この発明は、半導体フォトリソグラフィ工程における位置合わせ技術の改良に関する。

半導体製造工程では、フォトリソグラフィ工程で形成したレジストパターンをマスクとして被処理膜のエッチング加工や不純物導入等を行う工程が繰り返され、これにより所望の集積回路が形成される。このフォトリソグラフィ工程では、ウェハの表面にレジスト膜を形成する塗布工程、このレジスト膜に一層分のパターンを描画する露光工程、露光後のレジスト膜を現像する現像工程を経て、レジストパターンを形成する。このうち露光工程では、下地（該レジストパターンを用いて加工等される被処理膜の下の膜）に形成された回路パターン等と、該被処理膜に形成される回路パターン等との位置関係を高精度に制御する必要がある。このため、露光工程では、厳密な位置合わせが行われる。

厳密な位置合わせを行うためには、位置ずれの正確な測定と補正とが必要になる。位置合わせの技術としては、下記特許文献１に開示された技術が知られている。

以下、従来の露光工程の一例を説明する。

（ａ）まず、ウェハの下地上に、レジストが塗布される。

（ｂ）次に、このウェハを露光機にセットし、以下のようにして、露光工程を行う。

露光工程の最初には、下地のアライメントマークを用いて、位置ずれの検出を行う。１枚のウェハには、同一構造の集積回路が多数形成される。それぞれの集積回路形成領域は、ショットと称される。これらのショットには、それぞれ、下地アライメントマークが形成されている。位置ずれの検出は、所定数のショットを用いて行われる。位置ずれの測定に使用されるショットは、サンプルショットと称される。位置ずれの検出に際しては、まず、各サンプルショットの位置座標が測定される。そして、これらの測定結果を用いて統計処理を行うことにより、第１補正成分（オフセット成分、倍率成分、直交度成分および回転成分）を算出する。この第１補正成分は、ウェハ毎に算出される。

続いて、ショット毎に位置補正、高さ補正（フォーカス）、傾斜補正（レベリング）を行いつつ、各ショットへの露光を行う。このときの位置補正は、上述の第１補正成分に、後述の第２補正成分を加味した補正値を使用する。このとき、レジストでアライメントマークを形成するための露光も行われる。

（ｃ）その後、現像工程が行われる。これにより、上述のレジストパターンとレジストアライメントマークとが形成される。

（ｄ）次に、合わせ測定が行われる。これは、重ね合わせ測定機を用いて、上述の下地アライメントマークとレジストアライメントマークとの位置ずれを測定する工程である。この位置ずれから、上述の第２補正成分が算出される。実際の半導体製造プロセスでは、ロット毎に、最初の数枚の先行ウェハの合わせ測定を行い、これにより得られた第２補正成分を、その後のウェハの露光工程での位置補正に使用する。

（ｅ）続いて、寸法測定が行われる。これは、上述の先行ウェハに形成されたレジストパターンの寸法を測定する工程である。寸法測定の結果に応じて、露光装置の露光量が調整される。

（ｆ）最後に、光学顕微鏡等を用いて、レジストパターンの検査が行われる。そして、検査に合格したウェハは、その後の工程（該レジストパターンをマスクとしてエッチング等を行う工程）に移行する。
特開平９−２４６１５１号公報

上述したような位置合わせ技術では、ウェハの平坦度（ウェハフラットネス）が悪い場合に、十分な位置合わせ精度を得ることができないという欠点があった。以下、この理由を説明する。

上述のように、露光工程での傾斜補正等は、ショット毎に行われている。これは、ウェハフラットネスが悪い場合に、デフォーカスによる解像不良を避け、正確なパターン形成を行うためである。

ここで、理想的な状態（ウェハフラットネスが良い場合）は、各ショットは矩形であり且つ行列方向に等間隔で配置される。これに対して、ウェハフラットネスの悪さを補うために傾斜補正を行うと、各ショットの形状や配置間隔は、理想的な状態からずれることになる。理想状態からのずれは、傾斜補正量が大きくなるほど、すなわちウェハフラットネスが悪くなるほど、顕著となる。そして、ショットの形状や配置間隔のずれが大きくなるほど、上述のアライメントマークの位置も、理想的な状態からのずれが大きくなる。

アライメントマークの位置ずれは、同一ロットのウェハ間で、ウェハフラットネス形状が共通している場合には、問題にならない。上述の第２補正成分を用いて第１補正成分を修正することにより、アライメントマークの位置ずれを補えるからである。

しかしながら、同一ロットのウェハ間でウェハフラットネス形状が共通しない場合、アライメントマークの位置ずれもウェハ毎に異なるため、上述のような従来の位置補正によって修正することはできない。

このため、従来の位置合わせ技術は、平坦度が低いウェハを用いた半導体製造工程の歩留まり向上には、不十分であった。

この発明の課題は、平坦度が低いウェハを使用する場合の位置合わせ精度を向上させることができる半導体装置の製造方法を提供することにある。

この発明に係る半導体装置の製造方法は、ウェハ上の下地膜に形成された下地パターンと該下地膜上のレジスト膜に形成されたレジストパターンとの位置ずれを測定することにより位置合わせのための補正成分をさらに補正するための誤差量を該ウェハごとに取得する第１工程と、ウェハ上の複数のサンプリングショットに形成されたアライメントマークの位置ずれを測定して統計処理することにより補正成分をウェハごとに取得する第２工程と、対応する誤差量を用いてそれぞれの補正成分の値を補正する第３工程と、第３工程で補正された補正成分を用いて位置合わせを行うとともにレジスト膜に対する露光を行う第４工程とを含む。

この発明によれば、アライメントマークを用いた位置ずれ検出結果から取得した補正成分を、ウェハ毎に測定した誤差量を用いてさらに補正するので、平坦度が低いウェハにおける位置合わせ精度を向上させることができる。

以下、この発明の実施の形態について、図面を用いて説明する。なお、図中、各構成成分の大きさ、形状および配置関係は、この発明が理解できる程度に概略的に示してあるにすぎず、また、以下に説明する数値的条件は単なる例示にすぎない。

図１は、この発明の実施の形態を説明するためのフローチャートである。

（１）第１工程
まず、実際の半導体製造工程で使用するすべてのウェハについて、表面に、下地膜としての第１レジスト膜を塗布する。そして、この第１レジスト膜に対して露光工程および現像工程を行うことにより、複数個の下地パターンを形成する。

さらに、第２レジスト膜を形成し、露光工程および現像工程を行うことにより、複数個のレジストパターンを形成する。ここで、第１レジスト膜の下地パターンと第２レジスト膜のレジストパターンとは、同じ位置に形成されるように、当該露光装置が制御される。

次に、重ね合わせ測定機を用いて、第１、第２測定用パターンの位置を比較する。これにより、該下地膜と該レジスト膜との重ね合わせ誤差が、測定される。重ね合わせ誤差の測定は、すべてのウェハに対して行われる。（図１のステップＳ１参照）。さらに、各ウェハの重ね合わせ誤差測定結果から、後述の第２工程で求める補正成分（例えばオフセット成分、倍率成分、直交度成分および回転成分）の誤差量が演算される。そして、この演算結果から補正テーブルが作成され、露光装置の内部メモリに格納される（図１のステップＳ２参照）。

その後、第１、第２レジスト膜が除去される。

（２）第２工程
次に、実際の半導体製造工程が開始される。周知のように、半導体製造工程では、フォトリソグラフィ工程を経て、各層のエッチング加工や不純物導入が行われる。エッチング加工を行う場合には、従来の半導体製造工程と同様、サンプリングショットが形成される。

レジスト膜を露光する際、露光装置は、当該薄膜の下の薄膜パターン（下地膜）に形成されたアライメントマークを用いて、位置ずれを測定する（図１のステップＳ３参照）。この測定は、上述の従来技術（工程（ｂ）参照）と同様にして行われ、所定の統計処理により、位置合わせのための補正成分（例えばオフセット成分、Ｘ−Ｙ倍率成分、直交度成分および回転成分）が取得される（図１のステップＳ４参照）。

（３）第３工程
続いて、露光装置は、上述の補正テーブルから、当該ウェハに対応する誤差量を読み出す（図１のステップＳ５参照）。そして、露光装置は、かかる誤差量を用いて、上記第２工程で取得した各補正成分をさらに補正する（図１のステップＳ６参照）。この補正は、例えば、各補正成分から誤差量を減算することにより、行うことができる。

（４）第４工程
続いて、露光装置は、補正後の各補正成分を用いて、各ショットの位置合わせを行いつつ、露光工程を実行する（図１のステップＳ７参照）。そして、通常の現像工程を行うことにより、該レジストパターンの形成を終える。その後、このレジストパターンを用いて該薄膜のエッチング加工或いは不純物導入等を行う。

この実施形態では、最初のフォトリソグラフィ工程の前に上記第１工程を行って誤差量を求め、その後の全プロセスで同じ誤差量を使用する。プロセス（エッチングプロセスや不純物導入プロセス）のたびに上記第１工程を行っても、算出された誤差量は余り変わらないからである。但し、プロセス毎に誤差量を求めても良いことはもちろんである。

この実施形態では、第１工程を、ウェハに対する実際の処理を開始する前の工程として行った。しかし、この第１工程は、ウェハに対する実際の処理で薄膜パターン（上述の下地パターンに相当する）を形成した際に、該薄膜パターン上に第２レジスト膜を形成して行うこととしてもよい。この場合には、誤差量を演算した後で、第２レジスト膜のみが除去される。

以上説明したように、この実施形態に係る半導体装置の製造方法によれば、アライメントマークを用いた位置ずれ検出結果から取得した補正成分を、ウェハ毎に測定した誤差量を用いてさらに補正するので、平坦度が低いウェハにおける位置合わせ精度を向上させることができる。したがって、この実施形態によれば、半導体製造工程の歩留まりを向上させて、半導体装置の低コスト化を図ることが可能になる。

実施形態に係る半導体装置の製造方法を説明するためのフローチャートである。

Claims (4)

1. ウェハ上の下地膜に形成された下地パターンと該下地膜上のレジスト膜に形成されたレジストパターンとの位置ずれを測定することにより、位置合わせのための補正成分をさらに補正するための誤差量を、該ウェハごとに取得する第１工程と、
   前記ウェハ上の複数のサンプリングショットに形成されたアライメントマークの位置ずれを測定して統計処理することにより、前記補正成分を、前記ウェハごとに取得する第２工程と、
   対応する前記誤差量を用いて、それぞれの前記補正成分の値を補正する第３工程と、
   該第３工程で補正された補正成分を用いて位置合わせを行うとともに、前記レジスト膜に対する露光を行う第４工程と、
   を含むことを特徴とする半導体装置の製造方法。
2. 前記第１工程が、前記ウェハに対する実際の処理を開始する前の工程として行われることを特徴とする請求項１に記載の半導体装置の製造方法。
3. 前記第１工程が、前記ウェハに対する実際の処理で形成された下地膜に前記下地パターンを設け且つ該下地膜の上に前記レジストパターンを設けることによって行われることを特徴とする請求項１に記載の半導体装置の製造方法。
4. 前記補正成分が、オフセット成分、倍率成分、直交度成分または回転成分のいずれか一つ以上を含むことを特徴とする請求項１〜３のいずれかに記載の半導体装置の製造方法。

Images