JP2007163500A - 直交エンコーダを調整し、デコーダ処理速度を確立するシステム及び方法 - Google Patents

直交エンコーダを調整し、デコーダ処理速度を確立するシステム及び方法 Download PDF

Info

Publication number
JP2007163500A
JP2007163500A JP2006337812A JP2006337812A JP2007163500A JP 2007163500 A JP2007163500 A JP 2007163500A JP 2006337812 A JP2006337812 A JP 2006337812A JP 2006337812 A JP2006337812 A JP 2006337812A JP 2007163500 A JP2007163500 A JP 2007163500A
Authority
JP
Japan
Prior art keywords
logic
decoder
error
widths
encoder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006337812A
Other languages
English (en)
Inventor
Danny Moon Leong Low
ダニー・ムーン・レオン・ロウ
Han Hua Leong
ハン・フア・レオン
Wee Sern Lim
ウィー・セーン・リム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies International Sales Pte Ltd
Original Assignee
Avago Technologies ECBU IP Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Avago Technologies ECBU IP Singapore Pte Ltd filed Critical Avago Technologies ECBU IP Singapore Pte Ltd
Publication of JP2007163500A publication Critical patent/JP2007163500A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/20Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/206Arrangements for detecting or preventing errors in the information received using signal quality detector for modulated signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transmission And Conversion Of Sensor Element Output (AREA)

Abstract

【課題】 所望の安全係数に加えて、エンコーダ性能論理状態幅誤差の測定値を利用して、論理デコーダに対する最低要求処理速度を判定するように配列されているシステムを提供する。
【解決手段】 本発明の論理エンコーダ性能を解析するシステムは、エンコーダのチャネルの論理信号の立ち上がりエッジ及び立ち下がりエッジを獲得するサンプラと、立ち上がりエッジと立ち下がりエッジを利用して2つ又はそれより多い論理状態幅を判定し、幅の1つと幅の少なくとも他の1つ間の不同を判定する論理とを含むことを特徴とする。
【選択図】 図5

Description

本発明は、概して論理複合及び制御に関し、より詳細には、論理状態幅誤差の存在下で、要求される処理速度を達成し、論理デコーダを調整するシステム及び方法に関する。
論理信号は、特定の時間における特定の状態を仮定することによって情報を伝達する。誤差は、論理状態の不適切な判定又は不適切なタイミングにより導かれることがある。しばしば、論理状態の判定は、単一の状態の間に、1回又はそれ以上の回数、信号をサンプリングし、状態について決定する前に、サンプルを処理することによりなされる。しかしながら、適切な状態が存在する確実な時間窓の間に処理を実行することが重要である。確実な時間窓以外の時に処理が行われる場合には、論理判定の確実性に負の影響をもたらす誤差が発生する。
発生することのあるタイミング誤差の1つの可能性のある原因は、エンコーダに格納される信号に関する不十分なチャネル調整である。理想的に、各論理状態は、同じ幅を有し、完全に予知可能な時間に始まり終了する。あいにく、これは常に当てはまるわけではない。結果として、エンコーダ出力を読み取る論理デコーダは、概して、安全係数を使用するように設計されている。安全係数は、適切な処理頻度を確実とすることを意図し、それによって、予期される最悪の場合の誤差を許容することができる。予期される最悪の場合の誤差に遭遇したとしても、依然として、デコーダは、誤差のない時間窓の間に、状態の正確な判定を与えるのに十分な処理を実施する。さもなければ、エンコーダが最悪の場合よりもよい場合を実施する場合には、処理速度は必要とされるよりも高速である。
論理エンコーダは、種々のチャネルのタイミング間の不一致のようなタイミングの誤差に関する源をもたらす複数のチャネルを利用する。一般に、N個のチャネルを備えているマルチチャネルシステムは2N個の可能な状態を仮定することができる。例えば、直交デコーダはA及びBの2つのチャネルを有し、4つの可能な状態のうちの1つを仮定することができる。状態を判定するために、直交デコーダは、エンコーダの両方のチャネルをサンプリングする。チャネルの内の1つが、不適切な時間に、他のチャネルに対して状態を変化させる場合には、論理状態幅誤差が発生する。概して、デコーダは、単一の論理状態の確実な判定のために、複数の処理サイクルを必要とする。論理的最小値によって割られる実際の処理サイクルの比は、安全係数(SF)と呼ばれている。単一の論理状態を判定するのに利用される処理サイクルの所望の回数は、論理状態を判定するのに利用される要素の信頼性、特性、性能に基づく工学的な選択である。
直交デコーダが読み取られる媒体からの信号を復号する場合には、タイミング誤差は、媒体が読み取られる速度及び、媒体の論理状態の密度に依存する。線形媒体の場合、デコーダは次の式により与えられる速度で動作される必要がある。
CCFmin[MHz]=(Vencoder[m/s]/res[μm])SFlinear (1)
CCFminはMHzで表示される最小推奨カウンタークロック周波数、Vencoderは1秒あたり何メートル進むかにより示される線形媒体の速度、resはマイクロメートルで表示する媒体の分解能、SFlinearは線形媒体に対する選択された安全係数である。
ロータリーエンコーダに対しては次の式で与えられる。
CCFmin[MHz]=(ω[rpm]LPR*IF/(60[sec]1[MHz]))SFrotary (2)
ωは1分あたりのエンコーダの回転数、LPRは1回転あたりのディスクライン、IFはデジタル補間係数、SFrotaryはロータリーエンコーダに対する選択された安全係数である。
概して、共通の一定のSFが同じ設計の全てのデコーダに対して使用される。一定のSFは、概して、設計と製造公差仕様の最悪の組み合わせとして動作する仮想のシステムを結果生じさせる最悪の場合の誤差を計算し、結果生じる誤差のない場合を計算し、さらに誤差のない間隔における処理サイクルの数を判定することによって判定される。例えば、典型的な特性のエンコーダの周期の4倍動作するデコーダはおおよそ3の安全係数を有する。しかしながら、設計及び製造ラインのような多くの共通の特色を占める場合でさえも、全てのデコーダが同一のタイミング誤差をもって動作するわけではない。したがって、あるデコーダに対して選択されたカウンタークロック周波数(CCF)が適するが、それは他のものに対して不必要に高いことがある。
所望の安全係数に加えて、エンコーダ性能論理状態幅誤差の測定値を利用して、論理デコーダに対する最低要求処理速度を判定するように配列されているシステム及び方法を提供する。代替的に、本発明のシステム及び方法は、測定されたエンコーダ性能論理状態幅誤差に対する特定の処理速度の安全係数を評価するのに利用される。
一実施形態では、本発明のシステム及び方法によって、状態間の不同を利用して論理状態幅誤差を計算することができ、さらに各別個のデコーダに対して設定すべき処理速度を最小とすることができる。コントローラは、論理信号の立ち上がり及び立ち下がりエッジを監視して、状態の持続時間を計数する。状態間の不同は誤差を指示する。さらに、誤差は、デコーダが論理状態を判定するためのチャネルを処理する間、誤差のない時間間隔を判定するのに利用される。所望の安全係数とともにこの間隔は、処理速度を判定するのに利用される。さらに、これにより、不必要に速い予め決められた周期を利用するのではなく、最小の周期を特定のデコーダに関して利用可能とする。
一実施形態では、デコーダの最適化を可能とする調整情報が出力される。他の実施形態では、処理速度が設定されると、それは誤差のない時間間隔と比較され、誤差のない間隔の間に起こるサイクルの適する数が確認される。
本発明は、エンコーダの性能の測定値を利用して、直交デコーダに関する最小要求処理速度を判定し、特定のデコーダ処理速度の安全係数を評価するシステム及び方法に関する。また、本発明のシステム及び方法を利用して、エンコーダを調整する間、実時間の誤差測定値を表示することによって、適する調節方向を示すことができる。本発明のシステムは、論理状態幅誤差を測定し、調整パラメータ、処理速度、安全係数の計算を行う。本発明の方法により、利用可能な論理状態幅誤差を測定し、最小要求処理速度及び安全係数を計算することができる。
本発明をより完全に理解するために、さらに、添付の図面に関連する以下の詳細な説明を参照する。
図1は、論理状態幅誤差のない直交エンコーダに対する理想的な論理信号110及び120(それぞれチャネルA及びB)を示す。エンコーダは、4つの等しい理想的な間隔101、102、103、104の間の、4つの可能な状態のうちの1つを仮定することができる。101の間隔の間、Aは高状態で、Bは低状態であり、102の間隔の間、Aは高状態で、Bは高状態であり、103の間隔の間、Aは低状態で、Bは高状態であり、104の間隔の間、Aは低状態で、Bは低状態である。信号110の変化110-1、110-2、110-3が、状態間で正確に発生する。同様に、信号120の変化120-1、120-2が、状態間で正確に発生する。信号110及び120は、チャネル位相の進行130に対してプロットされ、単一のチャネルが高状態から低状態へ、そして高状態に循環して戻るのにかかる時間に関して360度の範囲で示されている。加えて、直交位相の進行140を比較のために示す。2つのチャネルの組み合わせが4つの可能な状態の1つを仮定可能であるが、直交位相の進行140は、チャネル位相の進行130の4倍の早さである。結果として、直交デコーダは、単一のチャネルが位相の90度にわたって循環するにすぎない時間の間に、位相の360度にわたって循環する。
図2は、理想的な論理信号110及び120を有し、論理状態幅誤差のない直交エンコーダの進行サイクル(140-1から140-Nへ)を示す。理想的な信号110及び120は、直交位相の進行140に対してプロットされている。誤差がない場合、状態1は理想的な間隔101に正確に及ぶ。変化110-1が、間隔101の開始時に正確に発生し、変化120-1が間隔101の終了時に正確に発生する。デコーダは、間隔101の間に、所望の安全係数に基づき、N回循環するように設定されている。サイクル140-Nとともに、最初の3つのサイクル140-1、140-2、140-3を示す。
図3は、論理状態幅誤差を有する直交エンコーダに関する非理想的な論理信号310及び320を示す図である。信号310はチャネルAからのものであり、信号320はチャネルBからのものである。例示を目的として、信号310の変化310-1、310-2、310-3は状態間で正確に発生するように示してある。しかしながら、信号320の変化320-1、320-2は、状態間で正確には発生しない。示すように、変化320-1は、間隔101の終了時に正確に発生するのではなく、間隔101の間に発生し、論理状態幅誤差を発生させる。変化320-1は、間隔101(状態1)を、誤差のない間隔301と誤差のある間隔302とに分割する。誤差のない間隔301と誤差のある間隔302の組み合わせが、間隔101の全体に及ぶ。誤差のある間隔302は、チャネル位相の進行130内のE1及び直交位相の進行140内のE2として示されている。位相の進行130、140の相対速度に基づき、角度を単位として測定した場合、E2はE1の4倍である。
図4は、非理想的な論理信号310、320及び、E2の論理状態幅誤差を有する直交エンコーダの処理サイクル140-1〜140-Nを示す図であり、直交位相の進行140に対してプロットしている。所望の安全係数に適合するように、140-1、140-2、140-3から140-Nまでの全てのN個のサイクルは、さらに、完全な間隔101を必要とするのではなく、より短い誤差のない間隔301の間に発生されなければならない。より短い間隔301に適合するように、処理速度(クロックパルスの数)を増大させる必要がある。
誤差のない間隔がN個のサイクルを含むために、
Tcycle[s]N=Terror-free[s] (3)
Tcycleは1サイクルに対する秒で示す処理時間、Terror-freeは秒で表示する状態の誤差のない部分の間隔である。理想的な信号及び測定された誤差に対する処理時間を利用して、Tcycleを計算することができる。
Tcycle[s]=(360-E2[degrees]/(360 N))Tideal[s] (4)
Tidealは理想的な信号を有する1つの論理状態に関する秒で示す処理時間である。ひとたびTcycleが設定されると、安全係数SFを確認することができる
SF=Tideal[s]/Tcycle (5)
図5は、一実施形態に関する測定及びレポートシステム50のブロック図を示す。システム50は、4つの機能、サンプリング51、計算52、表示53、制御54からなる。非理想的な論理信号310及び320は、サンプリング機能51によってサンプリングされる。インデックス信号510は中断を発生させ、中断によって、図6に関して議論するように、システム50は論理状態の変化の間の間隔の持続時間を判定可能となる。本発明の一実施形態において、測定及びレポートシステム50は、デジタル信号処理(DSP)コントローラ55を含む。また、本発明の実施形態では、測定及びレポートシステム50は、DSPコントローラにプログラムされ、インタフェースを提供し、計算を実行するソフトウエア56を含む。例えば、1秒間に三千万回命令を実行する(MIPS)DSPコントローラは、現世代の直交エンコーダで、十分なサンプリング速度をもたらし、位相のおおよそ1度の分解能又はそれ以上の分解能でタイミング誤差を計算する。
図6は、エンコーダの完全な1回転に注目して、インデックス信号510とともに非理想的な論理信号310及び320を示す図である。図6において、変化を、有限の持続時間を有する立ち上がりエッジ及び立ち下がりエッジとして示す。インデックス信号510を利用して、測定及びレポートシステム50(図5)において中断をトリガし、時間計算を開始及び停止し、このインデックス信号には変化510-1が含まれている。変化310-1は、チャネルAが状態1に入ることを示している。変化320-1は、チャネルBが状態1を維持することを示している。状態1は2つの部分間隔301及び302に分割されることに注意されたい。誤差のない間隔の変化301は、変化310-1及び320-1により画定されている。誤差のある間隔302は、変化320-1及び510-1により画定されている。
理想的な誤差のないエンコーダでは、全ての論理状態が同一の間隔幅を有する。しかしながら、誤差のない間隔301は、間隔302の持続時間により、理想的な状態1の間隔101よりも短い。他の間隔に対して間隔301の持続時間を計算することにより、測定及びレポートシステム50は、さらに、論理状態誤差幅を判定することができる。すなわち、論理状態の測定された幅の違いを利用して、論理状態誤差幅を判定することができる。
図7は、本発明の実施形態を利用して、調整及び確認するための手順700を示す図である。ユーザは調整手順701を実施し、さらに、確認手順702を実施する。調整過程701は、幾つかのステップを含む。エンコーダが組み込まれる703、そのエンコーダの性能が、測定及びレポートシステム50(図5)により読み取られる704、ソフトウエア56(図5)を実行し、DSPコントローラ55(図5)により計算を実行する705、測定及びレポートシステム50により、ユーザはエンコーダの特性パラメータをエンコーダの調整及び調節の間、実時間で読み取ることができ、それによりユーザはエンコーダの特性を最適化することができる706、エンコーダの設定が固定される707。確認過程702の間、測定及びレポートシステム50は、実際のエンコーダの特性が所望の安全係数に適合することを検証し、認証するのに利用される。
本発明の一実施形態は、上述のように利用することができる測定及びレポートシステム50を含む。測定及びレポートシステム50は、ユーザ可読ディスプレイ及び幾つかの動作造作を有する携帯用ユニットを含む。これにより、最大許容可能状態幅誤差を瞬時に計算し、安全係数を評価し、又は状態幅誤差を利用する安全係数を計算することができる。エッジ幅分離、最小論理状態幅、誤差の程度に対する実時間の結果を提供することが可能である。分解能のカウンタは、直交出力に対する1回転あたりの符号の数を計数する。取付の間に表示された情報及び初期の調整や調節を利用することによって、ユーザはエンコーダの性能を最適化することができる。例えば、測定及びレポートシステム50には、ユーザがエンコーダのチャネルを調整する際に読み取られる実時間の誤差測定値を示すディスプレイが含まれる。これにより、ユーザは、測定された誤差を最小化するエンコーダの調節目標を判定することができる。
本発明及び本発明の利点を詳細に記述してきたが、添付の特許請求の範囲の記載により画定される本発明の精神及び範囲から逸脱することなく、種々の変更、置換、改変を行うことが可能であることを理解されたい。さらに、本明細書の範囲は、明細書に記載する工程、機械、製品、ものの構成、手段、方法、ステップの特定の実施形態に限定することを意図していない。当業者は、本発明の開示から容易に理解できるように、本明細書に開示する対応する実施形態と実質上同様の結果を達成するもしくは実質上同じ機能をもたらす現在存在する又は後に開発される工程、機械、製品、ものの構成、手段、方法、ステップが本発明にしたがって利用可能である。したがって、添付の特許請求の範囲の記載は、そのような工程、機械、製品、ものの構成、手段、方法、ステップをその範囲内に含むことを意図している。
論理状態幅誤差のない直交エンコーダに関する理論的な論理信号を示す図である。 理想的な論理信号を有し、論理状態幅誤差のない直交エンコーダの処理サイクルを示す図である。 論理状態幅誤差を有する直交エンコーダに関する非理想的な論理信号を示す図である。 非理想的な論理信号及び論理状態幅誤差を有する直交エンコーダの処理サイクルを示す図である。 本発明の実施形態に関する測定及びレポートシステムのブロック図を示す図である。 コントローラが測定する論理状態幅に関する中断を発生するインデックス信号とともに非理想的な論理信号を示す図である。 本発明の実施形態を利用して調整及び確認を行う手順を示す図である。
符号の説明
50 システム
51 サンプリング
52 計算
53 表示
54 制御
55 DSPコントローラ
56 ソフトウエア

Claims (20)

  1. 論理デコーダに対する最小要求処理速度を判定する方法であって、
    2つ又はそれより多い論理状態幅を測定し、
    前記幅を処理サイクルの所望の数と組み合わせて利用して前記最小要求処理速度を計算し、論理状態を決定することを含む方法。
  2. 前記測定することが、
    1つ又はそれより多い論理信号の立ち上がりエッジ及び立ち下がりエッジを獲得し、
    前記立ち上がりエッジと立ち下がりエッジの間の持続時間を判定することからなる請求項1に記載の方法。
  3. さらに、インデックスパルスを利用して、コントローラに中断を発生させ、その中断が時間管理間隔を開始し、停止する請求項2に記載の方法。
  4. 前記幅を利用することが、当該幅の1つと当該幅の少なくとも他の1つの間の不同を判定することを含む請求項1に記載の方法。
  5. 前記不同を利用して論理状態幅誤差を計算する請求項4に記載の方法。
  6. 前記論理デコーダが直交デコーダである請求項1に記載の方法。
  7. 論理デコーダの安全係数を判定する方法であって、該デコーダが処理速度を有するものにおいて、
    2つ又はそれより多い論理状態幅を測定し、
    論理状態幅誤差を計算し、
    要求される処理サイクルの数を選択して論理状態を決定し、
    前記誤差、前記デコーダの処理速度、前記判定された処理サイクルの数を利用して、前記安全係数を計算することを含む方法。
  8. 前記測定することが、
    1つ又はそれより多い論理信号の立ち上がりエッジ及び立ち下がりエッジを獲得し、
    前記立ち上がりエッジと立ち下がりエッジの間の持続時間を判定することからなる請求項7に記載の方法。
  9. さらに、インデックスパルスを利用して、コントローラに中断を発生させ、その中断が時間管理間隔を開始し、停止する請求項8に記載の方法。
  10. 前記論理状態幅誤差を計算することが、当該幅の1つと当該幅の少なくとも他の1つの間の不同を判定することを含む請求項7に記載の方法。
  11. 前記論理デコーダが直交デコーダである請求項7に記載の方法。
  12. 論理エンコーダ性能を解析するシステムであって、
    前記エンコーダのチャネルの論理信号の立ち上がりエッジ及び立ち下がりエッジを獲得するサンプラと、
    前記立ち上がりエッジと立ち下がりエッジを利用して2つ又はそれより多い論理状態幅を判定し、当該幅の1つと当該幅の少なくとも他の1つの間の不同を判定する論理とを含むシステム。
  13. さらに、前記サンプラを制御するコントローラを含み、この制御することが、サンプリング間隔を開始及び停止することを含む請求項12に記載のシステム。
  14. さらに、前記不同を利用して論理状態幅誤差を計算する論理を含む請求項12に記載のシステム。
  15. さらに、前記論理状態幅誤差を処理サイクルの所望の数と組み合わせて利用して所望のデコーダ処理速度を計算し、論理状態を決定する論理を含む請求項14に記載のシステム。
  16. さらに、前記論理状態幅誤差を前記デコーダの処理速度と組み合わせて利用してデコーダの安全係数を計算する論理を含む請求項14に記載のシステム。
  17. さらに、ユーザインタフェースを含む請求項14に記載のシステム。
  18. さらに、ユーザインタフェースが、前記論理状態幅誤差を示すディスプレイを含む請求項18に記載のシステム。
  19. さらに、1回転あたりの符号の数を計数する分解能カウンタを含む請求項12に記載のシステム。
  20. 前記サンプラが前記エンコーダのインデックスパルスを検出する請求項12に記載のシステム。
JP2006337812A 2005-12-15 2006-12-15 直交エンコーダを調整し、デコーダ処理速度を確立するシステム及び方法 Pending JP2007163500A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/300,922 US7461317B2 (en) 2005-12-15 2005-12-15 System and method for aligning a quadrature encoder and establishing a decoder processing speed

Publications (1)

Publication Number Publication Date
JP2007163500A true JP2007163500A (ja) 2007-06-28

Family

ID=38089640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006337812A Pending JP2007163500A (ja) 2005-12-15 2006-12-15 直交エンコーダを調整し、デコーダ処理速度を確立するシステム及び方法

Country Status (3)

Country Link
US (1) US7461317B2 (ja)
JP (1) JP2007163500A (ja)
DE (1) DE102006055882A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9130551B2 (en) 2012-07-31 2015-09-08 Denso Corporation Decoder for decoding PWM code and communications system

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9195684B2 (en) * 2012-03-02 2015-11-24 Cleversafe, Inc. Redundant task execution in a distributed storage and task network
JP6104364B2 (ja) * 2012-04-20 2017-03-29 ザ ティムケン カンパニー インデックス信号を生成するための磁気エンコーダ
WO2015108710A1 (en) * 2014-01-20 2015-07-23 Apple Inc. Sensing of mirror position using the fringing of electric fields
US10908361B2 (en) 2018-06-06 2021-02-02 Apple Inc. Capacitive position sensing for capacitive drive MEMS devices

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8606572D0 (en) * 1986-03-17 1986-04-23 Hewlett Packard Ltd Analysis of digital radio transmissions
US6574211B2 (en) * 1997-11-03 2003-06-03 Qualcomm Incorporated Method and apparatus for high rate packet data transmission
JP3510473B2 (ja) * 1998-03-23 2004-03-29 横河電機株式会社 伝送特性測定装置
US6198788B1 (en) * 1999-09-23 2001-03-06 Westinghouse Air Brake Company Encoder test apparatus and method
US6904098B1 (en) * 2001-10-16 2005-06-07 Wideband Semiconductors, Inc. Linear phase robust carrier recovery for QAM modems
US20040021632A1 (en) * 2002-07-31 2004-02-05 Wenkwei Lou High performance, low power key matrix scanner
US7389454B2 (en) * 2002-07-31 2008-06-17 Broadcom Corporation Error detection in user input device using general purpose input-output
US20050228654A1 (en) * 2004-03-30 2005-10-13 Yolanda Prieto Method and apparatus for improved bit rate efficiency in wavelet based codecs by means of subband correlation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9130551B2 (en) 2012-07-31 2015-09-08 Denso Corporation Decoder for decoding PWM code and communications system

Also Published As

Publication number Publication date
DE102006055882A1 (de) 2007-06-21
US7461317B2 (en) 2008-12-02
US20070143658A1 (en) 2007-06-21

Similar Documents

Publication Publication Date Title
EP1569347B1 (en) Encoder and control apparatus for motor
JP3696886B2 (ja) 非バイナリディジタル信号におけるジッタを測定するシステム
EP1712467B1 (en) Encoder self-calibration apparatus and method
JP2007163500A (ja) 直交エンコーダを調整し、デコーダ処理速度を確立するシステム及び方法
JP3538145B2 (ja) 位置検出装置
US8559462B2 (en) Synchronization signal detection apparatus
JP2000041386A (ja) モ―タ速度制御方法
US20150378346A1 (en) Device and method for generating a trigger signal in a position-measuring device and corresponding position-measuring device
CN103891194B (zh) 测量值传输设备
US9869547B2 (en) Position-measuring device and method for testing a clock signal
JP2009150894A (ja) 時間依存推移から測定値を求めるための方法および装置
US6711513B2 (en) Fault tolerant apparatus and method for determining a revolution rate of a gear
US20040193624A1 (en) Method for operating a position measuring device
US7046172B2 (en) Dual optical angular encoder
KR100460592B1 (ko) 모터 속도 제어장치
KR20150008650A (ko) 모터 제어기
JP2007306571A (ja) データの双方向伝送の同期方法及びそれを使用したシステム
KR200465177Y1 (ko) 모터 속도제어장치용 모터 콘트롤러
CN112129993B (zh) 过零点信号输出和电力线数据发送方法及设备
CN115528974B (zh) 一种伺服电机测速反馈控制系统及方法
KR101034691B1 (ko) 마그네틱 픽업 센서를 사용하는 디지털 가버너의속도검출장치
JPH05188067A (ja) サーボモータの速度検出装置
WO2015159725A1 (ja) 車速センサ故障検出装置及びその制御方法
CA3162936A1 (en) Device and method for generating test data for testing a distance determination in an optical time-of-flight measurement
JP6779113B2 (ja) 波形測定装置