JP2007156080A - Drive circuit and display apparatus - Google Patents
Drive circuit and display apparatus Download PDFInfo
- Publication number
- JP2007156080A JP2007156080A JP2005350661A JP2005350661A JP2007156080A JP 2007156080 A JP2007156080 A JP 2007156080A JP 2005350661 A JP2005350661 A JP 2005350661A JP 2005350661 A JP2005350661 A JP 2005350661A JP 2007156080 A JP2007156080 A JP 2007156080A
- Authority
- JP
- Japan
- Prior art keywords
- scanning
- signal
- pulse width
- display panel
- lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003079 width control Methods 0.000 claims description 35
- 239000011159 matrix material Substances 0.000 claims description 5
- 230000000630 rising effect Effects 0.000 claims description 5
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 10
- 230000006866 deterioration Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 17
- 239000003990 capacitor Substances 0.000 description 7
- 239000000758 substrate Substances 0.000 description 4
- 239000010408 film Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Shift Register Type Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
本発明は、表示パネルを駆動する駆動回路及びそれを備える表示装置に関する。 The present invention relates to a driving circuit for driving a display panel and a display device including the driving circuit.
アクティブマトリクス方式の液晶表示装置等の表示装置では、表示パネル上に複数の走査ライン(ゲートライン)及び信号ライン(ソースライン)がそれぞれ直交して配設され、各交点近傍に表示画素が形成されている。各表示画素は、TFT(Thin Film Transistor:薄膜トランジスタ)を介して信号ライン及び走査ラインに接続された画素電極と共通電極との間に液晶が充填された画素容量(液晶容量)を有する。 In a display device such as an active matrix liquid crystal display device, a plurality of scanning lines (gate lines) and signal lines (source lines) are arranged orthogonally on a display panel, and display pixels are formed in the vicinity of each intersection. ing. Each display pixel has a pixel capacitance (liquid crystal capacitance) in which a liquid crystal is filled between a common electrode and a pixel electrode connected to a signal line and a scanning line via a TFT (Thin Film Transistor).
このような表示装置では、走査ドライバ(ゲートドライバ)によって各走査ラインに走査信号(ゲートパルス信号)が順次印加されて選択状態(高電位状態)となると、対応する表示画素のTFTがオン動作する。そして、信号ドライバ(ソースドライバ)によって各信号ラインに印加された表示信号電圧がTFTを介して画素電極に印加されることにより、この表示信号電圧と共通電極に印加されているコモン電圧VCOMとの差電圧が対応する液晶容量に印加、充電され、液晶分子の配向状態が制御されることで、所望の画像が表示パネルに表示される。 In such a display device, when a scanning signal (gate pulse signal) is sequentially applied to each scanning line by a scanning driver (gate driver) to be in a selected state (high potential state), the TFT of the corresponding display pixel is turned on. . Then, the display signal voltage applied to each signal line by the signal driver (source driver) is applied to the pixel electrode via the TFT, whereby the display signal voltage and the common voltage VCOM applied to the common electrode. A desired voltage is displayed on the display panel by applying and charging the differential voltage to the corresponding liquid crystal capacitor and controlling the alignment state of the liquid crystal molecules.
また、近年の表示装置では、コストやスペース的なメリットの観点から、表示パネルの一辺側の基板上に走査ドライバ及び信号ドライバを並べて配置することがある。そして、この走査ドライバ及び信号ドライバそれぞれと表示パネルの各走査ライン及び信号ラインとが配線・接続される(例えば、特許文献1,2参照)。
しかしながら、上述のような表示パネルの一辺側に走査ドライバ及び信号ドライバが配置される構成では、配線抵抗や容量による配線負荷の偏りによる表示画像の画質劣化という問題が生じていた。 However, in the configuration in which the scanning driver and the signal driver are arranged on one side of the display panel as described above, there has been a problem that the image quality of the display image is deteriorated due to the wiring load bias due to the wiring resistance or capacitance.
即ち、走査ドライバから出力される走査信号はパルス信号であるが、配線長による電気抵抗や隣接する他の配線との間の寄生容量といった配線負荷により、各走査ラインに実際に印加される信号はパルス形状が鈍った波形となる。特許文献1及び2に記載されているような走査ドライバ及び信号ドライバを表示パネルの一辺側に並べて配置した構成では、特に走査ドライバから表示パネルの各走査ライン間の配線密度や配線長が、表示パネルの走査ドライバに近い側と離れた側とで大きく異なるため、走査ドライバから離れた側の配線負荷が走査ドライバに近い側より大きくなり、配線負荷の偏りが顕著になる。このため、各走査ラインに印加される走査信号の鈍りの程度が走査ライン毎に異なり、その結果、各走査ラインが選択状態となるタイミングに差が生じてしまう。このため、各表示画素への表示信号電圧の印加時間が異なり、表示パネルにおけるコントラストに偏りが生じて表示画像の画質劣化が生じるという問題があった。
In other words, the scanning signal output from the scanning driver is a pulse signal, but the signal actually applied to each scanning line is due to wiring load such as electrical resistance due to wiring length and parasitic capacitance between adjacent wirings. The pulse shape becomes dull. In the configuration in which the scanning driver and the signal driver described in
特に、表示パネルが高精細化されるとともに、画面周囲の配線領域(額縁部分)を狭くすることが求められると、走査ライン及び信号ラインの本数が増加するとともに配線が高密度化して配線負荷の偏りがより大きくなるため、その影響が増加するという問題があった。 In particular, when the display panel is made high-definition and the wiring area (frame portion) around the screen is required to be narrowed, the number of scanning lines and signal lines increases and the wiring density increases, resulting in an increase in wiring load. There is a problem that the influence increases because the bias becomes larger.
上記事情に鑑み、本発明は、液晶表示パネル等の表示パネルを駆動する駆動において、配線負荷による表示画像の画質劣化を抑制することを目的としている。 In view of the above circumstances, an object of the present invention is to suppress image quality deterioration of a display image due to a wiring load in driving for driving a display panel such as a liquid crystal display panel.
上記課題を解決するために、請求項1に記載の発明は、
複数の走査ライン及び複数の信号ラインの各交点近傍にマトリクス状に配列された複数の表示画素を備える表示パネルの各走査ラインに接続され、前記複数の走査ラインの各々に走査信号を印加して駆動する駆動回路であって、
前記各走査ラインに印加する前記各走査信号のパルス幅を制御するパルス幅制御手段を備えることを特徴とする。
In order to solve the above-mentioned problem, the invention described in
Connected to each scan line of a display panel having a plurality of display pixels arranged in a matrix in the vicinity of each intersection of the plurality of scan lines and the plurality of signal lines, and applying a scan signal to each of the plurality of scan lines A driving circuit for driving,
It is characterized by comprising pulse width control means for controlling the pulse width of each scanning signal applied to each scanning line.
請求項2に記載の発明は、請求項1に記載の駆動回路において、
前記パルス幅制御手段は、前記各走査信号の立下り周期を一定とし、立上がりタイミングを可変とすることで前記各走査信号のパルス幅を制御することを特徴とする。
According to a second aspect of the present invention, in the drive circuit according to the first aspect,
The pulse width control means controls the pulse width of each scanning signal by making the falling period of each scanning signal constant and making the rising timing variable.
請求項3に記載の発明は、請求項1に記載の駆動回路において、
前記パルス幅制御手段は、前記各走査信号相互のパルス間隔を一定とし、前記各走査ラインへの前記各走査信号のパルス幅に応じて当該走査ラインの水平走査期間の長さを可変することを特徴とする。
According to a third aspect of the present invention, in the drive circuit according to the first aspect,
The pulse width control means makes the pulse interval between the scanning signals constant, and varies the length of the horizontal scanning period of the scanning line in accordance with the pulse width of the scanning signal to each scanning line. Features.
請求項4に記載の発明は、請求項1〜3の何れかに記載の駆動回路において、
前記駆動回路は前記表示パネルの前記複数の走査ラインの各々に複数の配線を介して接続され、前記パルス幅制御手段は、前記各走査信号のパルス幅を、前記複数の配線の各々の配線抵抗及び容量成分による配線負荷の大きさに応じた値に設定することを特徴とする。
The invention according to claim 4 is the drive circuit according to any one of
The drive circuit is connected to each of the plurality of scanning lines of the display panel via a plurality of wirings, and the pulse width control means converts the pulse width of each scanning signal to the wiring resistance of each of the plurality of wirings. And a value corresponding to the magnitude of the wiring load due to the capacitance component.
請求項5に記載の発明は、請求項4に記載の駆動回路において、
前記パルス幅制御手段は、前記表示パネルの前記複数の走査ラインを複数のブロックに分割した各ブロックに対応する前記走査信号毎に、該各走査信号のパルス幅を設定することを特徴とする。
According to a fifth aspect of the present invention, in the drive circuit according to the fourth aspect,
The pulse width control means sets the pulse width of each scanning signal for each scanning signal corresponding to each block obtained by dividing the plurality of scanning lines of the display panel into a plurality of blocks.
請求項6に記載の発明は、
複数の走査ライン及び複数の信号ラインの各交点近傍にマトリクス状に配列された複数の表示画素を備える表示パネルと、前記複数の走査ラインに接続され、該複数の走査ラインの各々に走査信号を印加して駆動する走査側駆動手段と、前記複数の信号ラインに接続され、該複数の信号ラインの各々に表示データに基づく表示信号電圧を印加する信号側駆動手段と、を備える表示装置において、
前記走査側駆動手段は前記表示パネルの前記複数の走査ラインの各々に複数の配線を介して接続され、該各走査ラインに印加する前記走査信号のパルス幅を制御するパルス幅制御手段を備えることを特徴とする表示装置。
The invention described in
A display panel having a plurality of display pixels arranged in a matrix in the vicinity of intersections of a plurality of scanning lines and a plurality of signal lines, and connected to the plurality of scanning lines, and a scanning signal is applied to each of the plurality of scanning lines. In a display device comprising: a scanning side driving unit that applies and drives; and a signal side driving unit that is connected to the plurality of signal lines and applies a display signal voltage based on display data to each of the plurality of signal lines.
The scanning side driving means includes pulse width control means that is connected to each of the plurality of scanning lines of the display panel via a plurality of wirings and controls a pulse width of the scanning signal applied to each scanning line. A display device.
請求項7に記載の発明は、請求項6に記載の表示装置において、前記走査側駆動手段及び前記信号側駆動手段は、前記表示パネルの一辺側に設けられていることを特徴とする。 According to a seventh aspect of the present invention, in the display device according to the sixth aspect, the scanning side driving means and the signal side driving means are provided on one side of the display panel.
請求項8に記載の発明は、請求項6に記載の表示装置において、前記走査側駆動手段及び前記信号側駆動手段は、前記表示パネルの直交する2辺に設けられていることを特徴とする。 According to an eighth aspect of the present invention, in the display device according to the sixth aspect, the scanning side driving means and the signal side driving means are provided on two orthogonal sides of the display panel. .
請求項9に記載の発明は、請求項6〜8の何れかに記載の表示装置において、前記走査側駆動手段における前記パルス幅制御手段は、前記各走査信号のパルス幅を、前記各走査ラインに接続される前記複数の配線の各々の配線抵抗及び容量成分による配線負荷の大きさに応じた値に設定することを特徴とする。 According to a ninth aspect of the present invention, in the display device according to any one of the sixth to eighth aspects, the pulse width control means in the scanning side driving means determines the pulse width of each scanning signal to each scanning line. The wiring is set to a value corresponding to the magnitude of the wiring load due to the wiring resistance and the capacitance component of each of the plurality of wirings connected to.
請求項10に記載の発明は、請求項9に記載の表示装置において、前記パルス幅制御手段は、前記表示パネルの前記複数の走査ラインを複数のブロックに分割した各ブロックに対応する前記走査信号毎に、該各走査信号のパルス幅を設定することを特徴とする。 According to a tenth aspect of the present invention, in the display device according to the ninth aspect, the pulse width control means includes the scanning signal corresponding to each block obtained by dividing the plurality of scanning lines of the display panel into a plurality of blocks. The pulse width of each scanning signal is set every time.
本発明によれば、表示パネルの各走査ラインに走査信号を印加して駆動する駆動回路及びそれを備える表示装置において、各走査ラインに印加する走査信号のパルス幅を制御して適宜に設定可能である。これにより、例えば各走査ラインに印加する走査信号のパルス幅を、当該走査ラインとの間の配線負荷による波形劣化を考慮して設定することで、各走査ラインの駆動時間を均等にして、配線負荷の影響による表示パネルの表示画像の劣化を抑制することができる。 ADVANTAGE OF THE INVENTION According to this invention, in the drive circuit which drives by applying a scanning signal to each scanning line of a display panel, and a display apparatus provided with it, the pulse width of the scanning signal applied to each scanning line can be controlled and set appropriately It is. Thereby, for example, by setting the pulse width of the scanning signal applied to each scanning line in consideration of the waveform deterioration due to the wiring load between the scanning lines, the driving time of each scanning line is made uniform, Deterioration of the display image on the display panel due to the influence of the load can be suppressed.
以下、図面を参照して、本発明にかかわる駆動回路に好適な実施形態について詳しく説明する。 DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, exemplary embodiments suitable for a drive circuit according to the invention will be described in detail with reference to the drawings.
<第1の実施形態>
先ず、本発明にかかる第1の実施形態の駆動回路を適用した表示装置について説明する。
図1は、本実施形態の駆動回路を適用した表示装置1の概略構成を示すブロック図である。同図によれば、表示装置1は、表示パネル10と、走査ドライバ20と、信号ドライバ30と、駆動アンプ40と、TG(タイミングジェネレータ)部50とを備えて構成される。ここで、走査ドライバ20及び信号ドライバ30は、表示パネル10の一辺側に配置されている。
<First Embodiment>
First, a display device to which the drive circuit according to the first embodiment of the present invention is applied will be described.
FIG. 1 is a block diagram showing a schematic configuration of a
表示パネル10には、行方向に複数の走査ラインLgが配設されているとともに、各走査ラインLgと直交するよう、列方向に複数の信号ラインLsが配設されている。そして、走査ラインLgと信号ラインLsとの各交点近傍に複数の表示画素Pxが二次元配列されている。
In the
図2に、表示画素の等価回路を示す。同図によれば、表示画素Pxは、アクティブ素子であるTFT(画素トランジスタ)11と、TFT11を介して走査ラインLg及び信号ラインLsに接続された画素電極12と、画素電極12と対向する位置に配置され、コモン信号電圧VCOMが印加される対向電極13と、画素電極12と対向電極13との間に液晶が充填されて成る画素容量(液晶容量)14と、画素容量14と並列に設けられ、信号ラインLsからTFT11を介して画素容量14に印加される表示信号電圧を保持する補助容量15と、補助容量15に接続され、コモン信号電圧VCOMが印加される共通ラインLcとから構成されている。
FIG. 2 shows an equivalent circuit of the display pixel. According to the figure, the display pixel Px includes a TFT (pixel transistor) 11 which is an active element, a
走査ドライバ20によって各走査ラインLgに走査信号(ゲートパルス)が順次印加されて選択状態(高電位状態)となると、対応する各表示画素のTFT11がオン動作する。そして、信号ドライバ30から信号ラインLsに印加された表示信号電圧がTFT11を介して各画素電極12に印加されることにより、表示信号電圧と対向電極13に印加されたコモン信号電圧VCOMとの差電圧が各表示画素の画素容量14に充電されて、該差電圧に応じて各表示画素における液晶分子の配向状態が制御される。これにより、所望の画像が表示パネル10に表示される。
When a scanning signal (gate pulse) is sequentially applied to each scanning line Lg by the
図1において、信号ドライバ30には複数の信号ラインLsが接続されており、TG部50から入力される水平制御信号に基づいて、表示データに基づく表示信号電圧を各信号ラインLsに印加する。走査ドライバ20には複数の走査ラインLgが接続されており、TG部50から入力される垂直制御信号に基づいて、各走査ラインLgに走査信号を順次印加して選択状態とする。駆動アンプ40は、表示パネル10における各表示画素の補助容量15に共通接続された共通ラインLc及び対向電極13に印加されるコモン信号電圧VCOMを生成して出力する。
In FIG. 1, a plurality of signal lines Ls are connected to the
TG部50は、入力される垂直同期信号VSYNCや水平同期信号HSYNC、クロック信号CLK等に基づき、水平制御信号を生成して信号ドライバ30に出力するとともに、垂直制御信号を生成して走査ドライバ20に出力する。これにより、所定のタイミングで表示パネル10の各走査ラインLgを順次選択状態とし、選択状態とした走査ラインLgに対応する各表示画素に表示信号電圧を印加させて、映像信号より抽出されたR(赤)、G(緑)、B(青)の各色の表示データに基づく所定の画像を表示パネル10に表示させる。ここで、垂直制御信号には、クロック信号CLK、スタート信号START及びパルス幅制御信号MASKが含まれる。パルス幅制御信号MASKとは、詳細は後述するが、走査ドライバ20が出力する走査信号Gのパルス幅を制御するための信号である。
The
図3は、本実施形態における表示パネル10、走査ドライバ20及び信号ドライバ30の配置位置の概略を示す図である。同図に示すように、本実施形態では、表示パネル10の下辺側の基板上に、走査ドライバ20及び信号ドライバ30が左右に並べて配置されている。つまり、走査ドライバ20は表示パネル10の左下部に配置されており、この走査ドライバ20と各走査ラインLgとの間を接続する電線が、下辺側から表示パネル10を回り込むようにして配線されている。このため、表示パネル10の上方の配線、つまり走査ドライバ20から遠い側の走査ラインLgに接続される配線ほど、配線長が長くなるとともに、他の配線との隣接部分が長くなっている。また、信号ドライバ30は、表示パネル10の右下部に配置されており、各信号ラインLsとの間が配線・接続されている。
FIG. 3 is a diagram schematically illustrating the arrangement positions of the
また、表示パネル10の表示領域は、列方向に3つの領域A,B,Cに分割されている。ここで、領域Aの各走査ラインLgに印加される各走査信号Gを、走査ドライバ20から遠い順に走査信号G1〜Gmとし、同様に、領域Bの各走査ラインLgに印加される走査信号Gを走査信号Gm+1〜G2mとし、領域Cの各走査ラインLgに印加される走査信号Gを走査信号G2m+1〜G3mとする。
The display area of the
図4は、本実施形態における表示パネル10の各走査ラインLgに印加される走査信号Gの信号波形の一例を示す図である。同図では、1垂直走査期間(1V)における各走査信号Gを示しており、上から順に、走査信号G1,G2,・・・,G3mそれぞれの信号波形を示している。
FIG. 4 is a diagram illustrating an example of a signal waveform of the scanning signal G applied to each scanning line Lg of the
同図に示すように、走査信号Gは、該走査信号Gが印加される走査ラインLgに対応する領域毎にそのパルス幅Wが異なる。即ち、領域Aの各走査ラインLgにはパルス幅「Wa」の走査信号G1〜Gmが印加され、領域Bの各走査ラインLgにはパルス幅「Wb」の走査信号Gm+1〜G2mが印加され、領域Cの各走査ラインにはパルス幅「Wc」の走査信号G2m+1〜G3mが印加される。但し、Wa>Wb>Wc、である。つまり、領域Aにおけるパルス幅Waは水平走査期間(1H)にほぼ等しいが、領域B、領域Cの順に走査信号Gのパルス幅Wが水平走査期間(1H)より短くなっている。 As shown in the figure, the scanning signal G has a different pulse width W for each region corresponding to the scanning line Lg to which the scanning signal G is applied. That is, scanning signals G 1 to G m having a pulse width “Wa” are applied to each scanning line Lg in the region A, and scanning signals G m + 1 to G 2m having a pulse width “Wb” are applied to each scanning line Lg in the region B. And scanning signals G 2m + 1 to G 3m having a pulse width “Wc” are applied to the scanning lines in the region C. However, Wa>Wb> Wc. That is, the pulse width Wa in the region A is substantially equal to the horizontal scanning period (1H), but the pulse width W of the scanning signal G is shorter than the horizontal scanning period (1H) in the order of the region B and the region C.
図5は、本実施形態における各表示画素のTFT11に印加される走査信号Gの信号波形の一例を示す図であり、上から順に、領域Aの各走査ラインLgに印加される信号波形、領域Bの各走査ラインLgに印加される信号波形、領域Cの各走査ラインLgに印加される信号波形を示している。尚、破線は、走査ドライバ20から出力された時点での走査信号Gの信号波形を示している。このように、走査ドライバ20から各走査ラインLgに印加される走査信号Gはパルス信号であるが、実際に、配線を通じて表示パネル10の各走査ラインLgに印加される信号波形は、図5に示すように、このパルス信号が鈍った波形となる。
FIG. 5 is a diagram showing an example of the signal waveform of the scanning signal G applied to the
図5に示すように、各走査ラインLgに印加される実際の信号波形は、パルス信号が鈍った波形となり、その鈍りの程度は、領域C,B,Aの順に大きくなっている。これは、領域C,B,Aの順に、走査ドライバ20と各走査ラインLg間の配線負荷が大きくなっているためである。即ち、走査ドライバ20と各走査ラインLgとの間の配線は、図3に示したように、領域C、B,Aの順に、その配線長が長くなるとともに他の配線との隣接部分が長くなっている。配線長が長いほど配線抵抗が高くなり、また、他の配線との隣接部分が長くなるほど該隣接する他の配線との間の寄生容量が大きくなる。このため、領域C,B,Aの順に配線負荷が大きくなり、その結果、各走査ラインLgに実際に印加される信号波形の鈍りが大きくなる。
As shown in FIG. 5, the actual signal waveform applied to each scanning line Lg is a waveform in which the pulse signal is dull, and the degree of dullness increases in the order of regions C, B, and A. This is because the wiring load between the scanning
表示パネル10における各表示画素のTFT11は、対応する走査ラインLgに印加される走査信号Gが所定レベル以上の間、オン動作する。従って、図5に示すように、領域Aの各表示画素のTFT11がオン動作する時間は「ta」であり、領域Bの各表示画素のTFT11がオン動作する時間は「tb」であり、領域Cの各表示画素のTFT11がオン動作する時間は「tc」である。
The
そして、本実施形態では、各表示画素のTFT11がオン動作する時間ta,tb,tcがほぼ等しくなるよう、走査ドライバ20から出力される各走査信号Gのパルス幅Wa,Wb,Wcが設定されている。
In this embodiment, the pulse widths Wa, Wb, Wc of the scanning signals G output from the
次いで、走査ドライバ20による上記走査信号Gの具体的な生成方法の一例について説明する。
図6は、本実施形態における走査ドライバ20の要部構成図である。同図によれば、走査ドライバ20は、シフトレジスタ21と、パルス幅制御部(パルス幅制御手段)22と、レベルシフタ23とを有して構成される。
Next, an example of a specific method for generating the scanning signal G by the
FIG. 6 is a configuration diagram of a main part of the
シフトレジスタ21は、TG部50から入力されるスタート信号STARTを、入力されるクロック信号CLKによって順次シフト動作させ、信号R1〜R3mとしてパルス幅制御部22に出力する。
The
パルス幅制御部22は、シフトレジスタ21から入力される信号R1〜R3mを、TG部50から入力されるパルス幅制御信号MASKでマスキングし、信号S1〜S3mとしてレベルシフタ23に出力する。
The pulse
レベルシフタ23は、パルス幅制御部22から入力される信号S1〜S3mをレベル変換し、走査信号G1〜G3mとして対応する各走査ラインLgへ出力する。
The
図7は、本実施形態におけるTG部50の各信号波形の一例を示す図である。同図では、1垂直走査期間(1V)における各信号波形を示しており、上から順に、垂直同期信号VSYNC、水平同期信号HSYNC、クロック信号CLK、パルス幅制御信号MASKの信号波形を示している。ここで、1垂直走査期間とは、垂直同期信号VSYNCの立下りタイミングからその次の立下りタイミングまでの期間である。また、1水平走査期間とは、水平同期信号HSYNCの立ち下がりタイミングからその次の立下りタイミングまでの期間である。
FIG. 7 is a diagram illustrating an example of each signal waveform of the
TG部50は、入力されるクロック信号CLKをカウントすることにより、1水平走査期間(1H)当たり1つのパルスを有するパルス幅制御信号MASKを生成する。
The
図8は、本実施形態におけるTG部50の1水平走査期間における各信号波形の一例を示す図であり、上から順に、水平同期信号HSYNC、クロック信号HCLK、カウント値、セット信号SET、リセット信号RESET、パルス幅制御信号MASKの信号波形を示している。
FIG. 8 is a diagram showing an example of each signal waveform in one horizontal scanning period of the
同図において、クロック信号HCLKは、パルス幅制御信号MASKの生成用のクロック信号であり、クロック信号CLKを分周して生成される。 In the figure, a clock signal HCLK is a clock signal for generating a pulse width control signal MASK, and is generated by dividing the clock signal CLK.
カウント値は、水平走査期間におけるクロック信号HCLKをカウントした値であり、クロック信号HCLKが立上ることにより「1」づつ増加される。また、このカウント値は、水平走査期間の開始タイミング、即ち水平同期信号HSYNCが立上ることでゼロクリアされる。 The count value is a value obtained by counting the clock signal HCLK in the horizontal scanning period, and is incremented by “1” when the clock signal HCLK rises. This count value is cleared to zero when the horizontal scanning period starts, that is, when the horizontal synchronization signal HSYNC rises.
セット信号SETは、走査信号Gの立上がりタイミングを設定する信号であり、カウント値が所定のセット値に達することで出力される。このセット値は、該当する領域に応じて決定され、例えば、領域Aならば「2」、領域Bならば「3」、領域Cならば「4」といった具合に、該当する領域毎に異なる値に設定される。このセット値は、例えばTG部50に設けられたレジスタに予め設定される。
The set signal SET is a signal for setting the rising timing of the scanning signal G, and is output when the count value reaches a predetermined set value. This set value is determined according to the corresponding area. For example, “2” for the area A, “3” for the area B, “4” for the area C, etc. Set to This set value is set in advance in a register provided in the
リセット信号RESETは、走査信号Gの立下りタイミングを設定する信号であり、カウント値が所定のリセット値に達することで出力される。このリセット値は固定値であり、1水平走査期間に1つのパルスが出力されるよう、1水平走査期間におけるクロック信号HCLKのパルス数より小さく、且つ、上述のセット値よりも大きい値に設定される。 The reset signal RESET is a signal for setting the falling timing of the scanning signal G, and is output when the count value reaches a predetermined reset value. This reset value is a fixed value, and is set to a value smaller than the number of pulses of the clock signal HCLK in one horizontal scanning period and larger than the above set value so that one pulse is output in one horizontal scanning period. The
そして、パルス幅制御信号MASKは、セット信号SETが立上ることで「H」に立上り、リセット信号RESTが立上ることで「L」に立ち下がる。即ち、パルス幅制御信号MASKは、セット信号SETの立ち上がりからリセット信号RESETの立ち上がりまでの期間が「H」であるパルス信号として生成され、そのパルス幅が、対応する領域に応じて、上述のパルス幅Wa、Wb、Wcに設定される。 The pulse width control signal MASK rises to “H” when the set signal SET rises, and falls to “L” when the reset signal REST rises. That is, the pulse width control signal MASK is generated as a pulse signal in which the period from the rising edge of the set signal SET to the rising edge of the reset signal RESET is “H”, and the pulse width depends on the corresponding region. The widths Wa, Wb and Wc are set.
このように生成されたパルス幅制御信号MASKにより、走査信号Gのパルス幅が制御される。即ち、パルス幅制御部22により、信号R1〜R3mが、パルス幅制御信号MASKのパルス幅に応じたパルス信号に変換されて信号S1〜S3mとして出力され、この信号S1〜S3mがレベルシフタ23においてレベル変換されて走査信号G1〜G3mとして出力される。また、パルス幅制御信号MASKのパルス幅は、上述のセット値を変更することで可変させることができる。即ち、領域毎にこのセット値を変更することで、容易に、走査信号Gのパルス幅Wを該領域に応じたパルス幅Wに設定することができる。
The pulse width of the scanning signal G is controlled by the pulse width control signal MASK generated in this way. That is, the pulse
以上、本実施形態によれば、表示パネル10を分割した領域A,B,C毎に、該領域の各走査ラインLgに印加される走査信号Gのパルス幅Wa,Wb,Wcが設定される。これにより、表示パネル10の各表示画素のTFT11がオン動作する時間ta,tb,tcをほぼ等しくすることができ、各表示画素への表示信号電圧の印加時間がほぼ均一となり、配線負荷の偏りによる表示画像の画質劣化を抑制することができる。
As described above, according to the present embodiment, the pulse widths Wa, Wb, and Wc of the scanning signal G applied to the scanning lines Lg in the areas are set for the areas A, B, and C into which the
[変形例]
尚、本発明の適用は、上述した実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲で適宜変更可能なのは勿論である。
[Modification]
The application of the present invention is not limited to the above-described embodiment, and it is needless to say that the application can be appropriately changed without departing from the spirit of the present invention.
(A)表示パネル10の分割
上述した実施形態では、表示パネル10の表示領域を3つの領域に分割したが、2或いは4以上の複数の領域に分割することとしても良い。
(A) Division of
更に、上述した実施形態では、表示パネル10の表示領域を複数の走査ラインを含む複数の領域に分割し、領域毎に走査信号のパルス幅Wを変えることとしたが、走査ラインLg毎に走査信号のパルス幅Wを変えて、各表示画素のTFT11がオン動作する時間がほぼ等しくなるようにしても良い。
Furthermore, in the above-described embodiment, the display area of the
(B)配線構造との対応
また、表示パネル10と走査ドライバ20との間の配線領域を縮小するために、2層の配線構造をとる場合がある。図9は、2層の配線構造をとる場合の走査ドライバ20と表示パネル10との配線部分の断面概略図である。同図に示すように、2層の配線構造では、ガラス等の基板61上に下層配線62が所定間隔をおいて形成され、その上部にG−SiN膜が形成されて各下層配線62が絶縁され、更にその上面にD−SiN膜が形成される。そして、その上面に上層配線63が所定間隔をおいて形成され、その上部にC−SiN膜が形成されて各上層配線63が絶縁される。
(B) Correspondence with Wiring Structure In order to reduce the wiring area between the
この場合、下層配線62及び上層配線63は、同一の材料(例えば、Cr)により形成されるが、そのプロセス上、厚みが異なる。具体的には、上層配線63のほうが下層配線62より厚くなる。つまり、上層配線63と下層配線62とで配線抵抗が異なり、これにより各配線毎の配線負荷に差が生じる。この場合に、上層配線63であるか下層配線62であるかに応じて、印加する走査信号Gのゲートパルス幅Wを変えて、各表示画素のTFT11がオン動作する時間がほぼ等しくなるようにしてもよい。
In this case, the
<第2の実施形態>
上述した第1の実施形態では、各水平走査期間の長さを一定として、走査信号Gのパルス幅Wを変えるようにしたが、走査信号Gのパルス幅Wに合わせて対応する水平走査期間の長さも変更することとしても良い。
<Second Embodiment>
In the first embodiment described above, the length of each horizontal scanning period is fixed and the pulse width W of the scanning signal G is changed. However, the horizontal scanning period corresponding to the pulse width W of the scanning signal G is changed. The length may be changed.
図10は、第2実施形態における走査信号Gの信号波形を示す図である。同図では、1垂直走査期間(1V)における各走査信号Gの信号波形を示しており、上から順に、走査信号G1,G2,・・・、G3mの信号波形を示している。尚、走査信号G1〜Gmは、領域Aの各走査ラインLgに印加されるパルス幅Waの走査信号Gであり、走査信号Gm+1〜G2mは、領域Bの各走査ラインLgに印加されるパルス幅Wbの走査信号Gであり、走査信号G2m+1〜G3mは、領域Cの各走査ラインLgに印加されるパルス幅Wcの走査信号Gである。 FIG. 10 is a diagram illustrating a signal waveform of the scanning signal G in the second embodiment. In the figure, the signal waveforms of the respective scanning signals G in one vertical scanning period (1V) are shown, and the signal waveforms of the scanning signals G 1 , G 2 ,..., G 3m are shown in order from the top. The scanning signals G 1 to G m are scanning signals G having a pulse width Wa applied to each scanning line Lg in the region A, and the scanning signals G m + 1 to G 2m are applied to each scanning line Lg in the region B. The scanning signals G 2m + 1 to G 3m are the scanning signals G having the pulse width Wc applied to the scanning lines Lg in the region C.
そして、各水平走査期間の長さは、対応する走査信号Gのパルス幅Wに等しい。即ち、領域Aの各走査ラインLgに走査信号Gが印加される各水平走査期間の長さは「Wa」であり、領域Bの各走査ラインLgに走査信号Gが印加される各水平走査期間の長さは「Wb」であり、領域Cの各走査ラインLgに走査信号Gが印加される各水平走査期間の長さは「Wc」である。 The length of each horizontal scanning period is equal to the pulse width W of the corresponding scanning signal G. That is, the length of each horizontal scanning period in which the scanning signal G is applied to each scanning line Lg in the region A is “Wa”, and each horizontal scanning period in which the scanning signal G is applied to each scanning line Lg in the region B. Is “Wb”, and the length of each horizontal scanning period in which the scanning signal G is applied to each scanning line Lg of the region C is “Wc”.
<第3の実施形態>
上述した各実施形態では、表示パネル10の一辺側の基板上に、走査ドライバ20及び信号ドライバ30が並べて配置されることとしたが、本発明はこれに限るものではない。すなわち、表示パネルの直交する2辺に走査ドライバと信号ドライバとが配置される構成に、本発明の技術思想を適用するようにしてもよい。
<Third Embodiment>
In each of the embodiments described above, the
図11は、第3実施形態における表示パネル10、走査ドライバ20及び信号ドライバ30の配置位置の概略を示す図である。同図に示すように、走査ドライバ20と信号ドライバ30とが、それぞれ表示パネル10の直交する辺の側に配置される。同図に示すような配置においても、走査ドライバ20と表示パネル10の各走査ラインLgとの間の配線の配線長は一定ではなく、例えば、下方の配線に比して上方の配線ほど配線長が長くなる。また、下方の配線ほど配線密度が高くなる。これらによって、配線負荷に偏りが生じて、これによる表示画像の画質劣化が生じる。これに対し、上記各実施形態の場合と同様に、表示パネル10の表示領域を、図11に示すように列方向に領域A,B,Cに分割、あるいは更に複数に分割し、各領域に対する走査信号Gのパルス幅Wを配線負荷の違いに応じて変えるようにしてもよいし、走査ライン毎に走査信号Gのパルス幅Wを変えるようにしてもよい。これにより、表示パネル10の各表示画素のTFT11がオン動作する時間をほぼ均等にし、各表示画素への表示信号電圧の印加時間をほぼ均一として、配線負荷に偏りよる表示画像の画質劣化を抑制することができる。
FIG. 11 is a diagram schematically illustrating the arrangement positions of the
1 表示装置
10 表示パネル
Lg 走査ライン
Ls 信号ライン
20 走査ドライバ
21 シフトレジスタ
22 パルス幅制御部
23 レベルシフタ
30 信号ドライバ
40 駆動アンプ
50 TG部
G(G1〜G3m) 走査信号(ゲートパルス信号)
1 the
Claims (10)
前記各走査ラインに印加する前記各走査信号のパルス幅を制御するパルス幅制御手段を備えることを特徴とする駆動回路。 Connected to each scan line of a display panel having a plurality of display pixels arranged in a matrix in the vicinity of each intersection of the plurality of scan lines and the plurality of signal lines, and applying a scan signal to each of the plurality of scan lines A driving circuit for driving,
A drive circuit comprising pulse width control means for controlling a pulse width of each scanning signal applied to each scanning line.
前記走査側駆動手段は前記表示パネルの前記複数の走査ラインの各々に複数の配線を介して接続され、該各走査ラインに印加する前記走査信号のパルス幅を制御するパルス幅制御手段を備えることを特徴とする表示装置。 A display panel having a plurality of display pixels arranged in a matrix in the vicinity of intersections of a plurality of scanning lines and a plurality of signal lines, and connected to the plurality of scanning lines, and a scanning signal is applied to each of the plurality of scanning lines. In a display device comprising: a scanning side driving unit that applies and drives; and a signal side driving unit that is connected to the plurality of signal lines and applies a display signal voltage based on display data to each of the plurality of signal lines.
The scanning side driving means includes pulse width control means that is connected to each of the plurality of scanning lines of the display panel via a plurality of wirings and controls a pulse width of the scanning signal applied to each scanning line. A display device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005350661A JP5380765B2 (en) | 2005-12-05 | 2005-12-05 | Driving circuit and display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005350661A JP5380765B2 (en) | 2005-12-05 | 2005-12-05 | Driving circuit and display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007156080A true JP2007156080A (en) | 2007-06-21 |
JP5380765B2 JP5380765B2 (en) | 2014-01-08 |
Family
ID=38240531
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005350661A Expired - Fee Related JP5380765B2 (en) | 2005-12-05 | 2005-12-05 | Driving circuit and display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5380765B2 (en) |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009163255A (en) * | 2009-03-03 | 2009-07-23 | Casio Comput Co Ltd | Driving method of display device |
JP2009175303A (en) * | 2008-01-23 | 2009-08-06 | Epson Imaging Devices Corp | Display device and electronic apparatus |
JP2009230103A (en) * | 2008-02-28 | 2009-10-08 | Panasonic Corp | Liquid crystal display device, liquid crystal panel controller, and timing control circuit |
JP2011158865A (en) * | 2010-02-04 | 2011-08-18 | Casio Computer Co Ltd | Light emission driving device, light emitting device and method for controlling drive of the same, and electronic equipment |
JP2014510950A (en) * | 2011-03-15 | 2014-05-01 | クゥアルコム・メムス・テクノロジーズ・インコーポレイテッド | Method and apparatus for line time reduction |
KR20140060990A (en) * | 2012-11-13 | 2014-05-21 | 엘지디스플레이 주식회사 | Display device and method for compensating data charging deviation thereof |
US9081218B2 (en) | 2010-07-08 | 2015-07-14 | Sharp Kabushiki Kaisha | Liquid crystal display device |
CN107045858A (en) * | 2016-12-02 | 2017-08-15 | 厦门天马微电子有限公司 | The driving method and liquid crystal display panel of a kind of liquid crystal display panel |
KR101769069B1 (en) | 2010-11-29 | 2017-08-18 | 삼성디스플레이 주식회사 | Scan drvier and drving method thereof |
WO2017141828A1 (en) * | 2016-02-17 | 2017-08-24 | シャープ株式会社 | Display device and method for driving same |
WO2018173897A1 (en) * | 2017-03-21 | 2018-09-27 | シャープ株式会社 | Display device and drive method therefor |
JP2019040209A (en) * | 2017-05-09 | 2019-03-14 | ラピスセミコンダクタ株式会社 | Display apparatus, data driver, and gate driver |
JP2019124898A (en) * | 2018-01-19 | 2019-07-25 | 株式会社Joled | Display and method for driving display panel |
JP2020003550A (en) * | 2018-06-26 | 2020-01-09 | ラピスセミコンダクタ株式会社 | Display device and display controller |
CN113920946A (en) * | 2021-10-18 | 2022-01-11 | 京东方科技集团股份有限公司 | Gate driver, driving method thereof and display device |
WO2022021979A1 (en) * | 2020-07-29 | 2022-02-03 | 北京集创北方科技股份有限公司 | Display driving method and apparatus, and display panel and electronic device |
CN114429747A (en) * | 2022-01-26 | 2022-05-03 | Tcl华星光电技术有限公司 | Display device |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11501729B2 (en) | 2019-12-13 | 2022-11-15 | Lapis Semiconductor Co., Ltd. | Source driver that adjusts a timing of outputting of pixel data based on a length of a source line, and display device |
Citations (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61256385A (en) * | 1985-05-10 | 1986-11-13 | 日本電気株式会社 | Driving of thin film el panel |
JPS62136624A (en) * | 1985-12-10 | 1987-06-19 | Sharp Corp | Driving circuit for liquid crystal display device |
JPS63236010A (en) * | 1987-03-25 | 1988-09-30 | Hitachi Ltd | Liquid crystal display circuit |
JPH04322216A (en) * | 1991-04-23 | 1992-11-12 | Hitachi Ltd | Liquid crystal display device |
JPH0689080A (en) * | 1992-09-09 | 1994-03-29 | Hitachi Ltd | Liquid crystal display device |
JPH0756143A (en) * | 1993-08-10 | 1995-03-03 | Sharp Corp | Picture display device |
JPH0915560A (en) * | 1995-06-27 | 1997-01-17 | Casio Comput Co Ltd | Liquid crystal display device and liquid crystal display element driving method |
JPH09185345A (en) * | 1995-12-28 | 1997-07-15 | Matsushita Electric Ind Co Ltd | Liquid crystal display device |
JP2000310764A (en) * | 1999-04-27 | 2000-11-07 | Kyocera Corp | Liquid crystal display device |
JP2001013923A (en) * | 1999-06-28 | 2001-01-19 | Toppan Printing Co Ltd | Organic electroluminescence display element and its drive method |
JP2001215469A (en) * | 2000-02-04 | 2001-08-10 | Nec Corp | Liquid crystal display device |
JP2002108288A (en) * | 2000-09-27 | 2002-04-10 | Matsushita Electric Ind Co Ltd | Liquid crystal driving method, liquid crystal driving device and liquid crystal display device |
JP2002196308A (en) * | 2000-12-27 | 2002-07-12 | Casio Comput Co Ltd | Liquid crystal display device |
JP2002366113A (en) * | 2001-06-07 | 2002-12-20 | Hitachi Ltd | Liquid crystal driving device |
JP2003066928A (en) * | 2001-08-21 | 2003-03-05 | Samsung Electronics Co Ltd | Liquid crystal display device and driving method thereof |
JP2003241217A (en) * | 2002-02-15 | 2003-08-27 | Matsushita Electric Ind Co Ltd | Liquid crystal display panel and liquid crystal display device using the same |
JP2003337577A (en) * | 2002-04-24 | 2003-11-28 | Samsung Electronics Co Ltd | Liquid crystal display device and its driving method |
JP2004126581A (en) * | 2002-10-02 | 2004-04-22 | Samsung Electronics Co Ltd | Liquid crystal display device |
JP2004325808A (en) * | 2003-04-24 | 2004-11-18 | Nec Lcd Technologies Ltd | Liquid crystal display device and driving method therefor |
JP2005115314A (en) * | 2003-10-09 | 2005-04-28 | Samsung Sdi Co Ltd | Brightness control method and system of image display device |
JP2005156661A (en) * | 2003-11-21 | 2005-06-16 | Sharp Corp | Liquid crystal display and drive circuit, and driving method thereof |
-
2005
- 2005-12-05 JP JP2005350661A patent/JP5380765B2/en not_active Expired - Fee Related
Patent Citations (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61256385A (en) * | 1985-05-10 | 1986-11-13 | 日本電気株式会社 | Driving of thin film el panel |
JPS62136624A (en) * | 1985-12-10 | 1987-06-19 | Sharp Corp | Driving circuit for liquid crystal display device |
JPS63236010A (en) * | 1987-03-25 | 1988-09-30 | Hitachi Ltd | Liquid crystal display circuit |
JPH04322216A (en) * | 1991-04-23 | 1992-11-12 | Hitachi Ltd | Liquid crystal display device |
JPH0689080A (en) * | 1992-09-09 | 1994-03-29 | Hitachi Ltd | Liquid crystal display device |
JPH0756143A (en) * | 1993-08-10 | 1995-03-03 | Sharp Corp | Picture display device |
JPH0915560A (en) * | 1995-06-27 | 1997-01-17 | Casio Comput Co Ltd | Liquid crystal display device and liquid crystal display element driving method |
JPH09185345A (en) * | 1995-12-28 | 1997-07-15 | Matsushita Electric Ind Co Ltd | Liquid crystal display device |
JP2000310764A (en) * | 1999-04-27 | 2000-11-07 | Kyocera Corp | Liquid crystal display device |
JP2001013923A (en) * | 1999-06-28 | 2001-01-19 | Toppan Printing Co Ltd | Organic electroluminescence display element and its drive method |
JP2001215469A (en) * | 2000-02-04 | 2001-08-10 | Nec Corp | Liquid crystal display device |
JP2002108288A (en) * | 2000-09-27 | 2002-04-10 | Matsushita Electric Ind Co Ltd | Liquid crystal driving method, liquid crystal driving device and liquid crystal display device |
JP2002196308A (en) * | 2000-12-27 | 2002-07-12 | Casio Comput Co Ltd | Liquid crystal display device |
JP2002366113A (en) * | 2001-06-07 | 2002-12-20 | Hitachi Ltd | Liquid crystal driving device |
JP2003066928A (en) * | 2001-08-21 | 2003-03-05 | Samsung Electronics Co Ltd | Liquid crystal display device and driving method thereof |
JP2003241217A (en) * | 2002-02-15 | 2003-08-27 | Matsushita Electric Ind Co Ltd | Liquid crystal display panel and liquid crystal display device using the same |
JP2003337577A (en) * | 2002-04-24 | 2003-11-28 | Samsung Electronics Co Ltd | Liquid crystal display device and its driving method |
JP2004126581A (en) * | 2002-10-02 | 2004-04-22 | Samsung Electronics Co Ltd | Liquid crystal display device |
JP2004325808A (en) * | 2003-04-24 | 2004-11-18 | Nec Lcd Technologies Ltd | Liquid crystal display device and driving method therefor |
JP2005115314A (en) * | 2003-10-09 | 2005-04-28 | Samsung Sdi Co Ltd | Brightness control method and system of image display device |
JP2005156661A (en) * | 2003-11-21 | 2005-06-16 | Sharp Corp | Liquid crystal display and drive circuit, and driving method thereof |
Cited By (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009175303A (en) * | 2008-01-23 | 2009-08-06 | Epson Imaging Devices Corp | Display device and electronic apparatus |
JP2009230103A (en) * | 2008-02-28 | 2009-10-08 | Panasonic Corp | Liquid crystal display device, liquid crystal panel controller, and timing control circuit |
JP2009163255A (en) * | 2009-03-03 | 2009-07-23 | Casio Comput Co Ltd | Driving method of display device |
JP2011158865A (en) * | 2010-02-04 | 2011-08-18 | Casio Computer Co Ltd | Light emission driving device, light emitting device and method for controlling drive of the same, and electronic equipment |
US9081218B2 (en) | 2010-07-08 | 2015-07-14 | Sharp Kabushiki Kaisha | Liquid crystal display device |
KR101769069B1 (en) | 2010-11-29 | 2017-08-18 | 삼성디스플레이 주식회사 | Scan drvier and drving method thereof |
JP2014510950A (en) * | 2011-03-15 | 2014-05-01 | クゥアルコム・メムス・テクノロジーズ・インコーポレイテッド | Method and apparatus for line time reduction |
KR101977248B1 (en) | 2012-11-13 | 2019-08-28 | 엘지디스플레이 주식회사 | Display device and method for compensating data charging deviation thereof |
KR20140060990A (en) * | 2012-11-13 | 2014-05-21 | 엘지디스플레이 주식회사 | Display device and method for compensating data charging deviation thereof |
WO2017141828A1 (en) * | 2016-02-17 | 2017-08-24 | シャープ株式会社 | Display device and method for driving same |
CN107045858B (en) * | 2016-12-02 | 2020-05-01 | 厦门天马微电子有限公司 | Driving method of liquid crystal display panel and liquid crystal display panel |
CN107045858A (en) * | 2016-12-02 | 2017-08-15 | 厦门天马微电子有限公司 | The driving method and liquid crystal display panel of a kind of liquid crystal display panel |
WO2018173897A1 (en) * | 2017-03-21 | 2018-09-27 | シャープ株式会社 | Display device and drive method therefor |
JP2019040209A (en) * | 2017-05-09 | 2019-03-14 | ラピスセミコンダクタ株式会社 | Display apparatus, data driver, and gate driver |
JP2019124898A (en) * | 2018-01-19 | 2019-07-25 | 株式会社Joled | Display and method for driving display panel |
JP2020003550A (en) * | 2018-06-26 | 2020-01-09 | ラピスセミコンダクタ株式会社 | Display device and display controller |
JP7253332B2 (en) | 2018-06-26 | 2023-04-06 | ラピスセミコンダクタ株式会社 | Display device and display controller |
WO2022021979A1 (en) * | 2020-07-29 | 2022-02-03 | 北京集创北方科技股份有限公司 | Display driving method and apparatus, and display panel and electronic device |
US11955062B2 (en) | 2020-07-29 | 2024-04-09 | Chipone Technology (Beijing) Co., Ltd. | Display driving method and apparatus, and display panel and electronic device |
CN113920946A (en) * | 2021-10-18 | 2022-01-11 | 京东方科技集团股份有限公司 | Gate driver, driving method thereof and display device |
CN113920946B (en) * | 2021-10-18 | 2023-02-28 | 京东方科技集团股份有限公司 | Gate driver, driving method thereof and display device |
CN114429747A (en) * | 2022-01-26 | 2022-05-03 | Tcl华星光电技术有限公司 | Display device |
CN114429747B (en) * | 2022-01-26 | 2023-10-17 | Tcl华星光电技术有限公司 | display device |
Also Published As
Publication number | Publication date |
---|---|
JP5380765B2 (en) | 2014-01-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5380765B2 (en) | Driving circuit and display device | |
US8354989B2 (en) | Liquid crystal display panel and display apparatus having the same | |
JP4668892B2 (en) | Liquid crystal display device and driving method thereof | |
KR102118096B1 (en) | Liquid crystal display device | |
JP5374013B2 (en) | Display device | |
KR100884992B1 (en) | Liquid crystal display | |
JP4711404B2 (en) | Display device | |
JP5483517B2 (en) | Liquid crystal display | |
US20080198283A1 (en) | Display apparatus | |
JP2005346037A (en) | Liquid crystal display device and its driving method | |
JP2005156661A (en) | Liquid crystal display and drive circuit, and driving method thereof | |
US9747860B2 (en) | Method of driving display panel and display apparatus for performing the same | |
EP2413181A1 (en) | Tft substrate and liquid crystal display apparatus using the same | |
KR100892613B1 (en) | Liquid crystal panel and Liquid crystal display device having the same | |
WO2010007824A1 (en) | Display device | |
WO2009148006A1 (en) | Display device | |
JP2006251322A (en) | Liquid crystal display device and electronic information apparatus | |
KR101030535B1 (en) | A driving method for a liquid crystal display device | |
US20050078075A1 (en) | Display apparatus, method and device of driving the same | |
JP2011164236A (en) | Display device | |
JP2002040993A5 (en) | ||
JP2010139776A (en) | Liquid crystal display | |
JP2009008869A (en) | Liquid crystal display and driving circuit and driving method thereof | |
KR20170020107A (en) | Liquid Crystal Display | |
KR100977224B1 (en) | liquid crystal display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110914 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110920 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111121 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121002 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130903 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130916 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5380765 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |