JP2007150370A - Semiconductor module, electronic device, electronic apparatus, and process for fabricating semiconductor module - Google Patents

Semiconductor module, electronic device, electronic apparatus, and process for fabricating semiconductor module Download PDF

Info

Publication number
JP2007150370A
JP2007150370A JP2007066326A JP2007066326A JP2007150370A JP 2007150370 A JP2007150370 A JP 2007150370A JP 2007066326 A JP2007066326 A JP 2007066326A JP 2007066326 A JP2007066326 A JP 2007066326A JP 2007150370 A JP2007150370 A JP 2007150370A
Authority
JP
Japan
Prior art keywords
electrode
lead
electrodes
protruding
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007066326A
Other languages
Japanese (ja)
Inventor
Hideki Yuzawa
秀樹 湯澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007066326A priority Critical patent/JP2007150370A/en
Publication of JP2007150370A publication Critical patent/JP2007150370A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Wire Bonding (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To increase clearances between lead electrodes extended radially and bump electrodes. <P>SOLUTION: Outer bump electrode 42b' are arranged with a shift to an arrangement of inner bump electrodes 42a which are arranged in a staggered state, a position of each of the outer bump electrodes 42b' is shifted to that of a bump electrode 42b", and a junction surface of each of the bump electrodes 42a and 42b is formed square. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は半導体装置、半導体モジュール、電子デバイス、電子機器および半導体モジュールの製造方法に関し、特に、放射状に延伸されたリード電極が用いられる場合に適用して好適なものである。   The present invention relates to a semiconductor device, a semiconductor module, an electronic device, an electronic device, and a method for manufacturing a semiconductor module, and is particularly suitable for application when radially extending lead electrodes are used.

従来の半導体装置では、例えば、特許文献１に開示されているように、フィルム基板上に形成されたリード電極上に突出電極を接合することにより、半導体チップをフィルム基板上に実装する方法がある。   In a conventional semiconductor device, for example, as disclosed in Patent Document 1, there is a method of mounting a semiconductor chip on a film substrate by bonding a protruding electrode on a lead electrode formed on the film substrate. .

特開平７−３３５６９２号公報JP-A-7-335692

しかしながら、従来の半導体装置では、突出電極は半導体チップに等間隔で配置される。このため、リード電極が放射状に延伸されている場合には、突出電極が隣のリード電極に接近し、突出電極と隣のリード電極との間のクリアランスの確保が困難になるという問題があった。   However, in the conventional semiconductor device, the protruding electrodes are arranged at equal intervals on the semiconductor chip. For this reason, when the lead electrode is radially extended, there is a problem that the protruding electrode approaches the adjacent lead electrode, and it becomes difficult to ensure the clearance between the protruding electrode and the adjacent lead electrode. .

そこで、本発明の目的は、放射状に延伸されたリード電極と突出電極との間のクリアランスを増加させることが可能な半導体装置、半導体モジュール、電子デバイス、電子機器および半導体モジュールの製造方法を提供することである。   SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a semiconductor device, a semiconductor module, an electronic device, an electronic apparatus, and a method for manufacturing the semiconductor module that can increase the clearance between the radially extended lead electrode and the protruding electrode. That is.

上述した課題を解決するために、本発明の一態様に係る半導体装置によれば、半導体チップと、前記半導体チップにストレート状に配列され、接合面が正方形または円形の突出電極とを備えることを特徴とする。
これにより、突出電極が長方形の場合に比べ、斜めに延伸された隣のリード電極から突出電極を遠ざけることが可能となる。このため、リード電極が放射状に延伸されている場合においても、突出電極と隣のリード電極との間のクリアランスを増加させることが可能となり、リード電極と突出電極との位置合わせを容易に行うことが可能となる。 In order to solve the above-described problem, a semiconductor device according to an aspect of the present invention includes a semiconductor chip, and a protruding electrode having a square or circular bonding surface arranged in a straight shape on the semiconductor chip. Features.
As a result, it is possible to move the protruding electrode away from the adjacent lead electrode extended obliquely as compared with the case where the protruding electrode is rectangular. For this reason, even when the lead electrode is radially extended, the clearance between the protruding electrode and the adjacent lead electrode can be increased, and the alignment between the lead electrode and the protruding electrode can be easily performed. Is possible.

また、本発明の一態様に係る半導体装置によれば、半導体チップと、前記半導体チップに千鳥配列され、一方の列の配列に対して他方の列が片寄って配列された突出電極を備えることを特徴とする。
これにより、リード電極が斜め方向に延伸されている場合においても、突出電極が隣のリード電極に接触しないように、突出電極の位置を調整することが可能となる。このため、リード電極が放射状に延伸されている場合においても、突出電極と隣のリード電極との間のクリアランスを増加させることが可能となり、リード電極の狭ピッチ化に対応しつつ、リード電極と突出電極との位置合わせを容易に行うことが可能となる。 According to another aspect of the present invention, there is provided a semiconductor device comprising: a semiconductor chip; and a protruding electrode that is arranged in a staggered manner on the semiconductor chip, and the other row is offset from the one row. Features.
As a result, even when the lead electrode is extended in an oblique direction, the position of the protruding electrode can be adjusted so that the protruding electrode does not contact the adjacent lead electrode. Therefore, even when the lead electrode is radially extended, the clearance between the protruding electrode and the adjacent lead electrode can be increased, and the lead electrode Positioning with the protruding electrode can be easily performed.

また、本発明の一態様に係る半導体装置によれば、前記突出電極の接合面は正方形または円形であることを特徴とする。
これにより、突出電極が長方形の場合に比べ、斜めに延伸された隣のリード電極から突出電極を遠ざけることが可能となる。このため、リード電極が放射状に延伸されている場合においても、突出電極と隣のリード電極との間のクリアランスをより一層増加させることが可能となり、リード電極の狭ピッチ化に対応しつつ、リード電極と突出電極との位置合わせを容易に行うことが可能となる。 In the semiconductor device according to one embodiment of the present invention, the joint surface of the protruding electrode is square or circular.
As a result, it is possible to move the protruding electrode away from the adjacent lead electrode extended obliquely as compared with the case where the protruding electrode is rectangular. For this reason, even when the lead electrode is radially extended, the clearance between the protruding electrode and the adjacent lead electrode can be further increased, and the lead electrode can be made narrower while corresponding to the narrow pitch of the lead electrode. It becomes possible to easily align the electrode and the protruding electrode.

また、本発明の一態様に係る半導体モジュールによれば、放射状に延伸されたリード電極が形成された回路基板と、前記回路基板上に実装された半導体チップと、隣接するリード電極から遠ざかる方向にずらして前記半導体チップに配置された突出電極とを備えることを特徴とする。
これにより、リード電極が斜め方向に延伸されている場合においても、突出電極が隣のリード電極に接触しないように、突出電極の位置を調整することが可能となる。このため、リード電極が放射状に延伸されている場合においても、突出電極と隣のリード電極との間のクリアランスを増加させることが可能となり、リード電極と突出電極との位置合わせを容易に行うことが可能となる。この結果、回路基板が熱や吸湿などに起因して膨張・収縮し、リード電極の配列ピッチが変化した場合においても、リード電極の狭ピッチ化に対応しつつ、リード電極と突出電極とを精度よく接合させることが可能となり、半導体モジュールの小型・軽量化を図りつつ、半導体モジュールの信頼性を向上させることが可能となる。 According to the semiconductor module of one embodiment of the present invention, the circuit board on which the radially extended lead electrodes are formed, the semiconductor chip mounted on the circuit board, and the direction away from the adjacent lead electrodes. And a protruding electrode disposed on the semiconductor chip.
As a result, even when the lead electrode is extended in an oblique direction, the position of the protruding electrode can be adjusted so that the protruding electrode does not contact the adjacent lead electrode. For this reason, even when the lead electrode is radially extended, the clearance between the protruding electrode and the adjacent lead electrode can be increased, and the alignment between the lead electrode and the protruding electrode can be easily performed. Is possible. As a result, even when the circuit board expands and contracts due to heat, moisture absorption, etc. and the arrangement pitch of the lead electrodes changes, the lead electrodes and the protruding electrodes can be accurately handled while reducing the pitch of the lead electrodes. It becomes possible to join well, and it becomes possible to improve the reliability of the semiconductor module while reducing the size and weight of the semiconductor module.

また、本発明の一態様に係る半導体モジュールによれば、前記リード電極の傾きに基づいて前記突出電極のずれ量が調整されていることを特徴とする。
これにより、リード電極の延伸方向が異なる場合においても、突出電極が隣のリード電極に近づき過ぎないように、突出電極の位置を調整することが可能となる。このため、リード電極が放射状に延伸されている場合においても、突出電極と隣のリード電極との間のクリアランスを増加させることが可能となり、リード電極の配列ピッチの変化に対応しつつ、リード電極と突出電極との位置合わせを容易に行うことが可能となる。 The semiconductor module according to one aspect of the present invention is characterized in that a deviation amount of the protruding electrode is adjusted based on an inclination of the lead electrode.
Thereby, even when the extending direction of the lead electrode is different, the position of the protruding electrode can be adjusted so that the protruding electrode does not get too close to the adjacent lead electrode. For this reason, even when the lead electrode is radially extended, the clearance between the protruding electrode and the adjacent lead electrode can be increased, and the lead electrode can be accommodated while changing the arrangement pitch of the lead electrodes. And the protruding electrode can be easily aligned.

また、本発明の一態様に係る電子デバイスによれば、放射状に延伸されたリード電極が形成された回路基板と、前記回路基板上に実装された電子部品と、隣接するリード電極から遠ざかる方向にずらして前記電子部品に配置された接続端子とを備えることを特徴とする。
これにより、リード電極が斜め方向に延伸されている場合においても、接続端子が隣のリード電極に接触しないように、接続端子の位置を調整することが可能となる。このため、リード電極が放射状に延伸されている場合においても、接続端子と隣のリード電極との間のクリアランスを増加させることが可能となり、リード電極と接続端子との位置合わせを容易に行うことが可能となる。この結果、回路基板が熱や吸湿などに起因して膨張・収縮し、リード電極の配列ピッチが変化した場合においても、リード電極の狭ピッチ化に対応しつつ、リード電極と接続端子とを精度よく接合させることが可能となり、電子デバイスの小型・軽量化を図りつつ、電子デバイスの信頼性を向上させることが可能となる。 In addition, according to the electronic device of one embodiment of the present invention, the circuit board on which the radially extended lead electrodes are formed, the electronic component mounted on the circuit board, and the direction away from the adjacent lead electrodes. And a connection terminal arranged on the electronic component while being shifted.
Thereby, even when the lead electrode is extended in an oblique direction, the position of the connection terminal can be adjusted so that the connection terminal does not contact the adjacent lead electrode. For this reason, even when the lead electrode is radially extended, the clearance between the connection terminal and the adjacent lead electrode can be increased, and the alignment between the lead electrode and the connection terminal can be easily performed. Is possible. As a result, even when the circuit board expands and contracts due to heat, moisture absorption, etc. and the arrangement pitch of the lead electrodes changes, the lead electrodes and the connection terminals can be accurately aligned while reducing the pitch of the lead electrodes. It is possible to bond well, and it is possible to improve the reliability of the electronic device while reducing the size and weight of the electronic device.

また、本発明の一態様に係る電子機器によれば、放射状に延伸されたリード電極が形成された回路基板と、前記回路基板上に実装された半導体チップと、隣接するリード電極から遠ざかる方向にずらして前記半導体チップに配置された突出電極と、前記リード電極を介して前記半導体チップに接続された電子部品とを備えることを特徴とする。   Further, according to the electronic device according to one aspect of the present invention, the circuit board on which the radially extended lead electrodes are formed, the semiconductor chip mounted on the circuit board, and the direction away from the adjacent lead electrodes. It is characterized by comprising a projecting electrode that is shifted and disposed on the semiconductor chip, and an electronic component that is connected to the semiconductor chip via the lead electrode.

これにより、リード電極が放射状に延伸されている場合においても、突出電極と隣のリード電極との間のクリアランスを増加させることが可能となる。このため、リード電極の配列ピッチの変化に対応しつつ、リード電極と突出電極との位置合わせを容易に行うことが可能となり、電子機器の小型・軽量化を図りつつ、電子機器の信頼性を向上させることが可能となる。   As a result, even when the lead electrode is radially extended, the clearance between the protruding electrode and the adjacent lead electrode can be increased. For this reason, it is possible to easily align the lead electrode and the protruding electrode while adapting to changes in the arrangement pitch of the lead electrodes, thereby reducing the size and weight of the electronic device and increasing the reliability of the electronic device. It becomes possible to improve.

また、本発明の一態様に係る半導体モジュールの製造方法によれば、半導体チップに設けられた突出電極が放射状に延伸されたリード電極上に配置されるように、前記半導体チップの位置決めを行う工程と、前記突出電極を前記リード電極に接合することにより、前記リード電極が形成された回路基板上に前記半導体チップを実装する工程とを備えることを特徴とする。   Further, according to the method for manufacturing a semiconductor module according to one aspect of the present invention, the step of positioning the semiconductor chip so that the protruding electrodes provided on the semiconductor chip are arranged on the radially extended lead electrodes. And mounting the semiconductor chip on a circuit board on which the lead electrode is formed by bonding the protruding electrode to the lead electrode.

これにより、回路基板が熱や吸湿などに起因して膨張・収縮し、リード電極の配列ピッチが変化した場合においても、突出電極が隣のリード電極と接触することを防止しつつ、リード電極と突出電極とを精度よく接合させることが可能となり、半導体モジュールの小型・軽量化を図りつつ、半導体モジュールの信頼性を向上させることが可能となる。   As a result, even when the circuit board expands and contracts due to heat, moisture absorption, etc., and the arrangement pitch of the lead electrodes changes, the protruding electrodes are prevented from coming into contact with the adjacent lead electrodes. The protruding electrodes can be joined with high accuracy, and the reliability of the semiconductor module can be improved while reducing the size and weight of the semiconductor module.

以下、本発明の実施形態に係る半導体装置およびその製造方法について図面を参照しながら説明する。
図１は、本発明の第１実施形態に係る放射状に延伸されたリード電極の構成を示す平面図である。 Hereinafter, a semiconductor device and a manufacturing method thereof according to embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a plan view showing a configuration of radially extending lead electrodes according to the first embodiment of the present invention.

図１において、フィルム基板１上には、半導体チップ搭載領域４が設けられるととともに、半導体チップ搭載領域４にかかるようにリード電極２、３が形成されている。ここで、半導体チップ搭載領域４の一端にかかるリード電極２は、点Ｐ１を中心としてフィルム基板１上で放射状に延伸され、半導体チップ搭載領域４の他端にかかるリード電極３は、点Ｐ２を中心としてフィルム基板１上で放射状に延伸されている。   In FIG. 1, a semiconductor chip mounting area 4 is provided on a film substrate 1, and lead electrodes 2 and 3 are formed so as to cover the semiconductor chip mounting area 4. Here, the lead electrode 2 applied to one end of the semiconductor chip mounting region 4 is radially extended on the film substrate 1 around the point P1, and the lead electrode 3 applied to the other end of the semiconductor chip mounting region 4 has a point P2. The film is stretched radially on the film substrate 1 as the center.

そして、放射状に延伸されるようにリード電極２、３をフィルム基板１上に形成することにより、フィルム基板１が熱や吸湿などに起因して膨張・収縮し、リード電極２、３の配列ピッチが変化した場合においても、リード電極２、３との位置合わせ精度を向上させることが可能となる。
図２は、図１のリード電極２、３が形成されたフィルム基板１上への半導体チップ５の配置方法を示す平面図である。 Then, by forming the lead electrodes 2 and 3 on the film substrate 1 so as to extend radially, the film substrate 1 expands and contracts due to heat, moisture absorption, etc., and the arrangement pitch of the lead electrodes 2 and 3 Even when is changed, the alignment accuracy with the lead electrodes 2 and 3 can be improved.
FIG. 2 is a plan view showing a method of arranging the semiconductor chip 5 on the film substrate 1 on which the lead electrodes 2 and 3 of FIG. 1 are formed.

図２において、図１のフィルム基板１にはリード電極３ａ〜３ｅが形成され、リード電極３ａ〜３ｅは、図１の点Ｐ２を中心としてフィルム基板１上で放射状に延伸されているものとする。また、半導体チップ５には、突出電極６ａ〜６ｅが、フィルム基板１のリード電極３ａ〜３ｅの配列ピッチに対応して設けられているものとする。そして、フィルム基板１に膨張・収縮が発生しない場合は、リード電極３ａ〜３ｅの配列ピッチにも変化がない。このため、突出電極６ａ〜６ｅがリード電極３ａ〜３ｅ上にそれぞれ配置されるように半導体チップ５を位置合わせすることで、半導体チップ５をフィルム基板１上に実装することができる。   2, lead electrodes 3a to 3e are formed on the film substrate 1 of FIG. 1, and the lead electrodes 3a to 3e are extended radially on the film substrate 1 around the point P2 of FIG. . The semiconductor chip 5 is provided with protruding electrodes 6 a to 6 e corresponding to the arrangement pitch of the lead electrodes 3 a to 3 e of the film substrate 1. When the film substrate 1 does not expand / shrink, the arrangement pitch of the lead electrodes 3a to 3e is not changed. For this reason, the semiconductor chip 5 can be mounted on the film substrate 1 by aligning the semiconductor chip 5 so that the protruding electrodes 6a to 6e are arranged on the lead electrodes 3a to 3e, respectively.

一方、熱や吸湿などに起因してフィルム基板１が膨張したものとすると、リード電極３ａ〜３ｅの配列ピッチが変化し、リード電極３ａ〜３ｅの位置がリード電極３ａ'〜３ｅ'の位置にずれる。ここで、リード電極３ａ〜３ｅは放射状に延伸されているので、フィルム基板１が膨張した場合においても、リード電極３ａ'〜３ｅ'は、図１の点Ｐ２を中心としてフィルム基板１上で放射状に延伸された状態が維持される。   On the other hand, when the film substrate 1 is expanded due to heat, moisture absorption, or the like, the arrangement pitch of the lead electrodes 3a to 3e is changed, and the positions of the lead electrodes 3a to 3e are changed to the positions of the lead electrodes 3a 'to 3e'. Shift. Here, since the lead electrodes 3a to 3e are radially extended, even when the film substrate 1 is expanded, the lead electrodes 3a 'to 3e' are radial on the film substrate 1 around the point P2 in FIG. The stretched state is maintained.

そして、リード電極３ａ〜３ｅの位置がリード電極３ａ'〜３ｅ'の位置にずれた場合、リード電極３ａ'〜３ｅ'の延伸方向に沿って半導体チップ５の位置をずらす。そして、リード電極３ａ'〜３ｅ'は放射状に延伸されているので、リード電極３ａ'〜３ｅ'の延伸方向に沿って半導体チップ５の位置をずらすことにより、突出電極６ａ〜６ｅがリード電極３ａ'〜３ｅ'上にそれぞれ配置されるように半導体チップ５を位置合わせすることができ、半導体チップ５をフィルム基板１上に実装することができる。   When the positions of the lead electrodes 3a to 3e are shifted to the positions of the lead electrodes 3a ′ to 3e ′, the position of the semiconductor chip 5 is shifted along the extending direction of the lead electrodes 3a ′ to 3e ′. Since the lead electrodes 3a ′ to 3e ′ are radially extended, the protruding electrodes 6a to 6e are moved to the lead electrode 3a by shifting the position of the semiconductor chip 5 along the extending direction of the lead electrodes 3a ′ to 3e ′. The semiconductor chip 5 can be aligned so as to be disposed on each of “˜3e”, and the semiconductor chip 5 can be mounted on the film substrate 1.

ここで、リード電極３ａ〜３ｅをフィルム基板１上で放射状に延伸させると、突出電極６ｃに隣接するリード電極３ｂ、３ｄは、突出電極６ｃに近づくように配置され、突出電極６ｂに隣接するリード電極３ａは、突出電極６ｂに近づくように配置され、突出電極６ｄに隣接するリード電極３ｅは、突出電極６ｂに近づくように配置される。このため、例えば、リード電極３ａから遠ざかるように突出電極６ｂを配置し、リード電極３ｅから遠ざかるように突出電極６ｄを配置するようにしてもよい。具体的には、突出電極６ｂ、６ｄを突出電極６ｃの方向にずらして配置することができる。   Here, when the lead electrodes 3a to 3e are radially extended on the film substrate 1, the lead electrodes 3b and 3d adjacent to the protruding electrode 6c are arranged so as to approach the protruding electrode 6c, and the leads adjacent to the protruding electrode 6b. The electrode 3a is arranged so as to approach the protruding electrode 6b, and the lead electrode 3e adjacent to the protruding electrode 6d is arranged so as to approach the protruding electrode 6b. Therefore, for example, the protruding electrode 6b may be disposed away from the lead electrode 3a, and the protruding electrode 6d may be disposed away from the lead electrode 3e. Specifically, the protruding electrodes 6b and 6d can be shifted and arranged in the direction of the protruding electrode 6c.

これにより、リード電極３ａ〜３ｅが斜め方向に延伸されている場合においても、突出電極６ａ〜６ｅが隣のリード電極３ａ〜３ｅに接触しないように、突出電極６ａ〜６ｅの位置を調整することが可能となる。このため、リード電極３ａ〜３ｅが放射状に延伸されている場合においても、突出電極６ａ〜６ｅと隣のリード電極３ａ〜３ｅとの間のクリアランスを増加させることが可能となり、リード電極３ａ〜３ｅと突出電極６ａ〜６ｅとの位置合わせを容易に行うことが可能となる。   Thereby, even when the lead electrodes 3a to 3e are extended in an oblique direction, the positions of the protruding electrodes 6a to 6e are adjusted so that the protruding electrodes 6a to 6e do not contact the adjacent lead electrodes 3a to 3e. Is possible. For this reason, even when the lead electrodes 3a to 3e are radially extended, the clearance between the protruding electrodes 6a to 6e and the adjacent lead electrodes 3a to 3e can be increased, and the lead electrodes 3a to 3e can be increased. And the protruding electrodes 6a to 6e can be easily aligned.

この結果、フィルム基板１が熱や吸湿などに起因して膨張・収縮し、リード電極３ａ〜３ｅの配列ピッチが変化した場合においても、リード電極３ａ〜３ｅの狭ピッチ化に対応しつつ、リード電極３ａ〜３ｅと突出電極６ａ〜６ｅとをそれぞれ精度よく接合させることが可能となり、半導体モジュールの小型・軽量化を図りつつ、半導体モジュールの信頼性を向上させることが可能となる。   As a result, even when the film substrate 1 expands / contracts due to heat, moisture absorption, etc. and the arrangement pitch of the lead electrodes 3a to 3e changes, the lead pitch while reducing the pitch of the lead electrodes 3a to 3e. The electrodes 3a to 3e and the protruding electrodes 6a to 6e can be joined with high accuracy, respectively, and the reliability of the semiconductor module can be improved while reducing the size and weight of the semiconductor module.

また、リード電極３ａ〜３ｅをフィルム基板１上で放射状に延伸させると、突出電極６ａ〜６ｅにそれぞれ隣接するリード電極３ａ〜３ｅの傾き量が異なる。このため、突出電極６ａ〜６ｅと隣のリード電極３ａ〜３ｅとの間の間隔が増大するように、リード電極３ａ〜３ｅの傾きに基づいて突出電極６ａ〜６ｅのずれ量をそれぞれ調整するようにしてもよい。   Further, when the lead electrodes 3a to 3e are radially extended on the film substrate 1, the inclination amounts of the lead electrodes 3a to 3e adjacent to the protruding electrodes 6a to 6e are different. For this reason, the shift amounts of the protruding electrodes 6a to 6e are adjusted based on the inclinations of the lead electrodes 3a to 3e so that the distance between the protruding electrodes 6a to 6e and the adjacent lead electrodes 3a to 3e is increased. It may be.

なお、図１の実施形態では、リード電極２、３をフィルム基板１に形成する方法について説明したが、フィルム基板１の他、例えば、プリント基板、多層配線基板、ビルドアップ基板、テープ基板、ガラス基板などを用いるようにしてもよい。また、リード電極２、３が形成される基板の材質としては、例えば、ポリイミド樹脂、ガラスエポキシ樹脂、ＢＴレジン、アラミドとエポキシのコンポジットまたはセラミックなどを用いることができる。また、突出電極６ａ〜６ｅとしては、例えば、Ａｕバンプ、Ａｕ／Ｎｉバンプ、半田材などで被覆されたＣｕバンプやＮｉバンプ、あるいは半田ボールなどを用いることができる。また、リード電極２、３としては、例えば、銅Ｃｕ、鉄Ｆｅ、金Ａｕ、銀Ａｇ、半田材で被覆された銅Ｃｕ、金Ａｕで被覆された銅Ｃｕなどを用いることができる。   In the embodiment of FIG. 1, the method of forming the lead electrodes 2 and 3 on the film substrate 1 has been described. A substrate or the like may be used. Further, as the material of the substrate on which the lead electrodes 2 and 3 are formed, for example, polyimide resin, glass epoxy resin, BT resin, aramid and epoxy composite or ceramic can be used. Further, as the protruding electrodes 6a to 6e, for example, Au bumps, Au / Ni bumps, Cu bumps or Ni bumps coated with a solder material, solder balls, or the like can be used. As the lead electrodes 2 and 3, for example, copper Cu, iron Fe, gold Au, silver Ag, copper Cu coated with a solder material, copper Cu coated with gold Au, or the like can be used.

また、突出電極６ａ〜６ｅをリード電極３ａ〜３ｅに接合する場合、例えば、半田接合や合金接合などの金属接合を用いるようにしてもよく、ＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）接合、ＮＣＦ（Ｎｏｎｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）接合、ＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）接合、ＮＣＰ（Ｎｏｎｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）接合などの圧接接合を用いるようにしてもよい。また、上述した実施形態では、突出電極６ａ〜６ｅをストレート配列する方法について説明したが、例えば、突出電極６ａ〜６ｅを千鳥状配列するようにしてもよい。   Further, when the protruding electrodes 6a to 6e are bonded to the lead electrodes 3a to 3e, for example, metal bonding such as solder bonding or alloy bonding may be used. It is also possible to use pressure welding such as bonding, ACP (Anisotropic Conductive Paste) bonding, or NCP (Nonconductive Paste) bonding. In the above-described embodiment, the method of arranging the protruding electrodes 6a to 6e in a straight manner has been described. However, for example, the protruding electrodes 6a to 6e may be arranged in a staggered manner.

また、上述した実施形態では、ＣＯＦ（チップ・オン・フィルム）を例にとって説明したが、ＴＣＰ（テープ・キャリア・パッケージ）、ＣＯＧ（チップ・オン・グラス）、ＴＣＭ（テープ・キャリア・モジュール）などに適用するようにしてもよい。
図３は、本発明の第２実施形態に係る突出電極の構成を示す平面図である。 In the embodiment described above, COF (chip on film) has been described as an example. However, TCP (tape carrier package), COG (chip on glass), TCM (tape carrier module), and the like. You may make it apply to.
FIG. 3 is a plan view showing the configuration of the protruding electrode according to the second embodiment of the present invention.

図３において、半導体チップ１１には、突出電極１２がストレート状に配列され、フィルム基板には、放射状に延伸されたリード電極１３が形成されている。そして、突出電極１２をリード電極１３上に接合させることにより、半導体チップ１１をフィルム基板上に実装することができる。
ここで、突出電極１２の接合面は正方形とすることができる。そして、長方形の突出電極１２'の場合、突出電極１２'と隣のリード電極１３との距離がＤ１となるのに対し、正方形の突出電極１２の場合、突出電極１２と隣のリード電極１３との距離がＤ２となり、斜めに延伸された隣のリード電極１３から突出電極１２を遠ざけることが可能となる。 In FIG. 3, protruding electrodes 12 are arranged in a straight shape on the semiconductor chip 11, and lead electrodes 13 that are radially extended are formed on the film substrate. Then, the semiconductor chip 11 can be mounted on the film substrate by bonding the protruding electrode 12 onto the lead electrode 13.
Here, the joint surface of the protruding electrode 12 can be a square. In the case of the rectangular protruding electrode 12 ′, the distance between the protruding electrode 12 ′ and the adjacent lead electrode 13 is D1, whereas in the case of the square protruding electrode 12, the protruding electrode 12 and the adjacent lead electrode 13 This distance becomes D2, and the protruding electrode 12 can be moved away from the adjacent lead electrode 13 extended obliquely.

このため、リード電極１３が放射状に延伸されている場合においても、突出電極１２と隣のリード電極１３との間のクリアランスを増加させることが可能となり、リード電極１３と突出電極１２との位置合わせを容易に行うことが可能となる。この結果、フィルム基板が熱や吸湿などに起因して膨張・収縮し、リード電極１３の配列ピッチが変化した場合においても、リード電極１３の狭ピッチ化に対応しつつ、リード電極１３と突出電極１２とを精度よく接合させることが可能となり、半導体モジュールの小型・軽量化を図りつつ、半導体モジュールの信頼性を向上させることが可能となる。   For this reason, even when the lead electrode 13 is radially extended, the clearance between the protruding electrode 12 and the adjacent lead electrode 13 can be increased, and the alignment between the lead electrode 13 and the protruding electrode 12 can be increased. Can be easily performed. As a result, even when the film substrate expands and contracts due to heat, moisture absorption, etc. and the arrangement pitch of the lead electrodes 13 changes, the lead electrodes 13 and the projecting electrodes are compatible with the narrow pitch of the lead electrodes 13. 12 can be bonded to each other with high accuracy, and the reliability of the semiconductor module can be improved while reducing the size and weight of the semiconductor module.

図４は、本発明の第３実施形態に係る突出電極の構成を示す平面図である。
図４において、半導体チップ２１には、突出電極２２がストレート状に配列され、フィルム基板には、放射状に延伸されたリード電極２３が形成されている。そして、突出電極２２をリード電極２３上に接合させることにより、半導体チップ２１をフィルム基板上に実装することができる。ここで、突出電極２２の接合面は円形とすることができる。 FIG. 4 is a plan view showing the configuration of the protruding electrode according to the third embodiment of the present invention.
In FIG. 4, protruding electrodes 22 are arranged in a straight shape on the semiconductor chip 21, and lead electrodes 23 that are radially extended are formed on the film substrate. Then, the semiconductor chip 21 can be mounted on the film substrate by bonding the protruding electrode 22 onto the lead electrode 23. Here, the joint surface of the protruding electrode 22 can be circular.

そして、長方形の突出電極２２'の場合、突出電極２２'と隣のリード電極２３との距離がＤ１１、正方形の突出電極２２''の場合、突出電極２２''と隣のリード電極２３との距離がＤ１２となるのに対し、円形の突出電極２２の場合、突出電極２２と隣のリード電極２３との距離がＤ１３となり、斜めに延伸された隣のリード電極２３から突出電極２２をより一層遠ざけることが可能となる。   In the case of the rectangular protruding electrode 22 ′, the distance between the protruding electrode 22 ′ and the adjacent lead electrode 23 is D11. In the case of the square protruding electrode 22 ″, the distance between the protruding electrode 22 ″ and the adjacent lead electrode 23 is Whereas the distance is D12, in the case of the circular protruding electrode 22, the distance between the protruding electrode 22 and the adjacent lead electrode 23 is D13, and the protruding electrode 22 is further separated from the adjacent lead electrode 23 that is obliquely extended. It is possible to keep away.

このため、リード電極２３が放射状に延伸されている場合においても、突出電極２２と隣のリード電極２３との間のクリアランスをより一層増加させることが可能となり、リード電極２３と突出電極２２との位置合わせをより一層容易に行うことが可能となる。この結果、フィルム基板が熱や吸湿などに起因して膨張・収縮し、リード電極２３の配列ピッチが変化した場合においても、リード電極２３の狭ピッチ化に対応しつつ、リード電極２３と突出電極２２とを精度よく接合させることが可能となり、半導体モジュールの小型・軽量化を図りつつ、半導体モジュールの信頼性をより一層向上させることが可能となる。   For this reason, even when the lead electrode 23 is radially extended, the clearance between the protruding electrode 22 and the adjacent lead electrode 23 can be further increased. Positioning can be performed more easily. As a result, even when the film substrate expands / shrinks due to heat, moisture absorption, etc., and the arrangement pitch of the lead electrodes 23 changes, the lead electrodes 23 and the protruding electrodes correspond to the narrow pitch of the lead electrodes 23. Thus, the reliability of the semiconductor module can be further improved while reducing the size and weight of the semiconductor module.

図５は、本発明の第４実施形態に係る突出電極の構成を示す平面図である。
図５において、半導体チップ３１には、突出電極３２ａ、３２ｂが千鳥状に配列され、フィルム基板には、放射状に延伸されたリード電極３３ａ、３３ｂが形成されている。そして、突出電極３２ａ、３２ｂをリード電極３３ａ、３３ｂ上にそれぞれ接合させることにより、半導体チップ３１をフィルム基板上に実装することができる。 FIG. 5 is a plan view showing the configuration of the protruding electrode according to the fourth embodiment of the present invention.
In FIG. 5, protruding electrodes 32a and 32b are arranged in a staggered manner on the semiconductor chip 31, and lead electrodes 33a and 33b that are radially extended are formed on the film substrate. Then, the semiconductor chip 31 can be mounted on the film substrate by bonding the protruding electrodes 32a and 32b to the lead electrodes 33a and 33b, respectively.

ここで、リード電極３３ａ、３３ｂが放射状に延伸されている場合、内側の突出電極３２ａの間に外側の突出電極３２ｂ'を等間隔に配列すると、内側の突出電極３２ａに接合されるリード電極３３ａが外側の突出電極３２ｂ'に接近し、内側の突出電極３２ａに接合されるリード電極３３ａと外側の突出電極３２ｂ'との距離がＤ２１となる。   Here, when the lead electrodes 33a and 33b are radially extended, if the outer protruding electrodes 32b ′ are arranged at equal intervals between the inner protruding electrodes 32a, the lead electrodes 33a joined to the inner protruding electrodes 32a. Approaches the outer protruding electrode 32b ′, and the distance between the lead electrode 33a joined to the inner protruding electrode 32a and the outer protruding electrode 32b ′ is D21.

このため、内側の突出電極３２ａの配列に対して、外側の突出電極３２ｂ'を片寄らせて配列し、外側の突出電極３２ｂ'の位置を突出電極３２ｂの位置にずらすことにより、内側の突出電極３２ａに接合されるリード電極３３ａから外側の突出電極３２ｂを遠ざけることが可能となり、内側の突出電極３２ａに接合されるリード電極３３ａと外側の突出電極３２ｂとの距離をＤ２２とすることができる。   For this reason, the outer protruding electrode 32b ′ is offset from the inner protruding electrode 32a, and the outer protruding electrode 32b ′ is shifted to the protruding electrode 32b. The outer protruding electrode 32b can be moved away from the lead electrode 33a bonded to the inner protruding electrode 32a, and the distance between the lead electrode 33a bonded to the inner protruding electrode 32a and the outer protruding electrode 32b can be D22.

これにより、リード電極３３ａ、３３ｂが放射状に延伸されている場合においても、突出電極３２ａ、３２ｂと隣のリード電極３３ａ、３３ｂとの間のクリアランスを増加させることが可能となり、リード電極３３ａ、３３ｂと突出電極３２ａ、３２ｂとの位置合わせを容易に行うことが可能となる。この結果、フィルム基板が熱や吸湿などに起因して膨張・収縮し、リード電極３３ａ、３３ｂの配列ピッチが変化した場合においても、リード電極３３ａ、３３ｂの狭ピッチ化に対応しつつ、リード電極３３ａ、３３ｂと突出電極３２ａ、３２ｂとを精度よく接合させることが可能となり、半導体モジュールの小型・軽量化を図りつつ、半導体モジュールの信頼性を向上させることが可能となる。   Thereby, even when the lead electrodes 33a and 33b are radially extended, the clearance between the protruding electrodes 32a and 32b and the adjacent lead electrodes 33a and 33b can be increased, and the lead electrodes 33a and 33b can be increased. And the protruding electrodes 32a and 32b can be easily aligned. As a result, even when the film substrate expands / contracts due to heat, moisture absorption, etc. and the arrangement pitch of the lead electrodes 33a, 33b changes, the lead electrode 33a, 33b can cope with the narrow pitch, 33a and 33b and the protruding electrodes 32a and 32b can be joined with high accuracy, and the reliability of the semiconductor module can be improved while reducing the size and weight of the semiconductor module.

なお、リード電極３３ａ、３３ｂをフィルム基板上で放射状に延伸させると、突出電極３２ａ、３２ｂにそれぞれ隣接するリード電極３３ａ、３３ｂの傾き量が異なるため、リード電極３３ａ、３３ｂの傾きに基づいて突出電極３２ａ、３２ｂのずれ量をそれぞれ調整するようにしてもよい。
図６は、本発明の第５実施形態に係る突出電極の構成を示す平面図である。 When the lead electrodes 33a and 33b are radially extended on the film substrate, the amount of inclination of the lead electrodes 33a and 33b adjacent to the protruding electrodes 32a and 32b is different, so that the protrusion is based on the inclination of the lead electrodes 33a and 33b. You may make it adjust the deviation | shift amount of the electrodes 32a and 32b, respectively.
FIG. 6 is a plan view showing the configuration of the protruding electrode according to the fifth embodiment of the present invention.

図６において、半導体チップ４１には、接合面が正方形の突出電極４２ａ、４２ｂが千鳥状に配列され、フィルム基板には、放射状に延伸されたリード電極４３ａ、４３ｂが形成されている。そして、突出電極４２ａ、４２ｂをリード電極４３ａ、４３ｂ上にそれぞれ接合させることにより、半導体チップ４１をフィルム基板上に実装することができる。   In FIG. 6, protruding electrodes 42a and 42b having a square joint surface are arranged in a staggered pattern on the semiconductor chip 41, and lead electrodes 43a and 43b that are radially extended are formed on the film substrate. Then, the semiconductor chip 41 can be mounted on the film substrate by bonding the protruding electrodes 42a and 42b onto the lead electrodes 43a and 43b, respectively.

ここで、リード電極４３ａ、４３ｂが放射状に延伸されている場合、内側の突出電極４２ａの間に外側の突出電極４２ｂ'を等間隔に配列すると、内側の突出電極４２ａに接合されるリード電極４３ａが外側の突出電極４２ｂ'に接近し、内側の突出電極４２ａに接合されるリード電極４３ａと外側の突出電極４２ｂ'との距離がＤ３１となる。   Here, when the lead electrodes 43a and 43b are radially extended, if the outer protruding electrodes 42b ′ are arranged at equal intervals between the inner protruding electrodes 42a, the lead electrodes 43a joined to the inner protruding electrodes 42a. Approaches the outer protruding electrode 42b ′, and the distance between the lead electrode 43a joined to the inner protruding electrode 42a and the outer protruding electrode 42b ′ is D31.

このため、内側の突出電極４２ａの配列に対して、外側の突出電極４２ｂ'を片寄らせて配列し、外側の突出電極４２ｂ'の位置を突出電極４２ｂ''の位置にずらすことにより、内側の突出電極４２ａに接合されるリード電極４３ａから外側の突出電極４２ｂ''を遠ざけることが可能となり、内側の突出電極４２ａに接合されるリード電極４３ａと外側の突出電極４２ｂ''との距離をＤ３２とすることができる。   For this reason, the outer projecting electrode 42b ′ is offset from the inner projecting electrode 42a, and the outer projecting electrode 42b ′ is shifted to the projecting electrode 42b ″ so that the inner projecting electrode 42b ′ is displaced. The outer protruding electrode 42b ″ can be moved away from the lead electrode 43a bonded to the protruding electrode 42a, and the distance between the lead electrode 43a bonded to the inner protruding electrode 42a and the outer protruding electrode 42b ″ is set to D32. It can be.

また、長方形の突出電極４２ｂ''の場合、突出電極４２ｂ''と隣のリード電極４３ａとの距離がＤ３２となるのに対し、正方形の突出電極４２ｂの場合、突出電極４２ｂと隣のリード電極４３ａとの距離がＤ３３となり、斜めに延伸された隣のリード電極４３ａから突出電極４２ｂをより一層遠ざけることが可能となる。   Further, in the case of the rectangular protruding electrode 42b ″, the distance between the protruding electrode 42b ″ and the adjacent lead electrode 43a is D32, whereas in the case of the square protruding electrode 42b, the protruding electrode 42b and the adjacent lead electrode The distance to 43a becomes D33, and the protruding electrode 42b can be further away from the adjacent lead electrode 43a extended obliquely.

これにより、リード電極４３ａ、４３ｂが放射状に延伸されている場合においても、突出電極４２ａ、４２ｂと隣のリード電極４３ａ、４３ｂとの間のクリアランスをより一層増加させることが可能となり、リード電極４３ａ、４３ｂと突出電極４２ａ、４２ｂとの位置合わせを容易に行うことが可能となる。この結果、フィルム基板が熱や吸湿などに起因して膨張・収縮し、リード電極４３ａ、４３ｂの配列ピッチが変化した場合においても、リード電極４３ａ、４３ｂの狭ピッチ化に対応しつつ、リード電極４３ａ、４３ｂと突出電極４２ａ、４２ｂとを精度よく接合させることが可能となり、半導体モジュールの小型・軽量化を図りつつ、半導体モジュールの信頼性を向上させることが可能となる。   Thereby, even when the lead electrodes 43a and 43b are radially extended, the clearance between the protruding electrodes 42a and 42b and the adjacent lead electrodes 43a and 43b can be further increased, and the lead electrode 43a 43b and the protruding electrodes 42a and 42b can be easily aligned. As a result, even when the film substrate expands and contracts due to heat, moisture absorption, etc. and the arrangement pitch of the lead electrodes 43a and 43b changes, the lead electrode 43a and 43b can cope with the narrow pitch, 43a, 43b and protruding electrodes 42a, 42b can be joined with high accuracy, and the reliability of the semiconductor module can be improved while reducing the size and weight of the semiconductor module.

なお、リード電極４３ａ、４３ｂをフィルム基板上で放射状に延伸させると、突出電極４２ａ、４２ｂにそれぞれ隣接するリード電極４３ａ、４３ｂの傾き量が異なるため、リード電極４３ａ、４３ｂの傾きに基づいて突出電極４２ａ、４２ｂのずれ量をそれぞれ調整するようにしてもよい。
また、図６の実施形態では、突出電極４２ａ、４２ｂの接合面を正方形にする方法について説明したが、突出電極４２ａ、４２ｂの接合面を円形にするようにしてもよい。これにより、突出電極４２ａ、４２ｂと隣のリード電極４３ａ、４３ｂとの間のクリアランスをより一層増加させることが可能となり、リード電極４３ａ、４３ｂと突出電極４２ａ、４２ｂとの位置合わせをより一層容易に行うことが可能となる。 When the lead electrodes 43a and 43b are radially extended on the film substrate, the amount of inclination of the lead electrodes 43a and 43b adjacent to the protruding electrodes 42a and 42b differs, so that the protrusion is based on the inclination of the lead electrodes 43a and 43b. You may make it adjust the deviation | shift amount of the electrodes 42a and 42b, respectively.
In the embodiment of FIG. 6, the method of making the bonding surfaces of the protruding electrodes 42 a and 42 b square has been described, but the bonding surfaces of the protruding electrodes 42 a and 42 b may be circular. As a result, the clearance between the protruding electrodes 42a and 42b and the adjacent lead electrodes 43a and 43b can be further increased, and the alignment between the lead electrodes 43a and 43b and the protruding electrodes 42a and 42b is further facilitated. Can be performed.

なお、上述した半導体装置は、例えば、液晶表示装置、携帯電話、携帯情報端末、ビデオカメラ、デジタルカメラ、ＭＤ（Ｍｉｎｉ Ｄｉｓｃ）プレーヤなどの電子機器に適用することができ、電子機器の小型・軽量化を可能としつつ、電子機器の信頼性を向上させることができる。
また、上述した実施形態では、半導体チップを回路基板上に実装する方法を例にとって説明したが、本発明は、必ずしも半導体チップを実装する方法に限定されることなく、例えば、弾性表面波（ＳＡＷ）素子などのセラミック素子、光変調器や光スイッチなどの光学素子、磁気センサやバイオセンサなどの各種センサ類などを実装するようにしてもよい。 Note that the above-described semiconductor device can be applied to electronic devices such as a liquid crystal display device, a mobile phone, a portable information terminal, a video camera, a digital camera, and an MD (Mini Disc) player. The reliability of the electronic device can be improved while making it possible.
In the above-described embodiments, the method of mounting the semiconductor chip on the circuit board has been described as an example. However, the present invention is not necessarily limited to the method of mounting the semiconductor chip. For example, the surface acoustic wave (SAW) ) Ceramic elements such as elements, optical elements such as light modulators and optical switches, and various sensors such as magnetic sensors and biosensors may be mounted.

放射状に延伸されたリード電極の構成を示す平面図。The top view which shows the structure of the lead electrode extended | stretched radially. 半導体チップの配置方法を示す平面図。The top view which shows the arrangement | positioning method of a semiconductor chip. 第２実施形態に係る突出電極の構成を示す平面図。The top view which shows the structure of the protrusion electrode which concerns on 2nd Embodiment. 第３実施形態に係る突出電極の構成を示す平面図。The top view which shows the structure of the protrusion electrode which concerns on 3rd Embodiment. 第４実施形態に係る突出電極の構成を示す平面図。The top view which shows the structure of the protrusion electrode which concerns on 4th Embodiment. 第５実施形態に係る突出電極の構成を示す平面図。The top view which shows the structure of the protrusion electrode which concerns on 5th Embodiment.

符号の説明Explanation of symbols

１…フィルム基板、２，３，３ａ〜３ｅ，３ａ'〜３ｅ'，１３，２３，３３ａ，３３ｂ，４３ａ，４３ｂ…リード電極、４…半導体チップ搭載領域、５，１１，２１，３１，４１…半導体チップ、６ａ〜６ｅ，１２，１２'，２２，２２'，２２'，３２ａ，３２ａ，３２ａ'，４２ａ，４２ａ，４２ａ'…突出電極。   DESCRIPTION OF SYMBOLS 1 ... Film substrate, 2, 3, 3a-3e, 3a'-3e ', 13, 23, 33a, 33b, 43a, 43b ... Lead electrode, 4 ... Semiconductor chip mounting area, 5, 11, 21, 31, 41 ... Semiconductor chips, 6a to 6e, 12, 12 ', 22, 22', 22 ', 32a, 32a, 32a', 42a, 42a, 42a '... protruding electrodes.

Claims (8)

半導体チップと、
前記半導体チップにストレート状に配列され、接合面が正方形または円形の突出電極とを備えることを特徴とする半導体装置。 A semiconductor chip;
A semiconductor device comprising: a protruding electrode having a square or circular joining surface arranged in a straight shape on the semiconductor chip. 半導体チップと、
前記半導体チップに千鳥配列され、一方の列の配列に対して他方の列が片寄って配列された突出電極を備えることを特徴とする半導体装置。 A semiconductor chip;
A semiconductor device comprising: protruding electrodes arranged in a staggered manner on the semiconductor chip, the other row being offset from the one row. 前記突出電極の接合面は正方形または円形であることを特徴とする請求項２記載の半導体装置。   The semiconductor device according to claim 2, wherein a joint surface of the protruding electrode is square or circular. 放射状に延伸されたリード電極が形成された回路基板と、
前記回路基板上に実装された半導体チップと、
隣接するリード電極から遠ざかる方向にずらして前記半導体チップに配置された突出電極とを備えることを特徴とする半導体モジュール。 A circuit board on which radially extending lead electrodes are formed;
A semiconductor chip mounted on the circuit board;
A semiconductor module comprising: a protruding electrode disposed on the semiconductor chip, shifted in a direction away from an adjacent lead electrode. 前記リード電極の傾きに基づいて前記突出電極のずれ量が調整されていることを特徴とする半導体モジュール。   The semiconductor module, wherein a deviation amount of the protruding electrode is adjusted based on an inclination of the lead electrode. 放射状に延伸されたリード電極が形成された回路基板と、
前記回路基板上に実装された電子部品と、
隣接するリード電極から遠ざかる方向にずらして前記電子部品に配置された接続端子とを備えることを特徴とする電子デバイス。 A circuit board on which radially extending lead electrodes are formed;
Electronic components mounted on the circuit board;
An electronic device comprising: a connection terminal arranged on the electronic component shifted in a direction away from an adjacent lead electrode. 放射状に延伸されたリード電極が形成された回路基板と、
前記回路基板上に実装された半導体チップと、
隣接するリード電極から遠ざかる方向にずらして前記半導体チップに配置された突出電極と、
前記リード電極を介して前記半導体チップに接続された電子部品とを備えることを特徴とする電子機器。 A circuit board on which radially extending lead electrodes are formed;
A semiconductor chip mounted on the circuit board;
A protruding electrode disposed on the semiconductor chip shifted in a direction away from the adjacent lead electrode; and
An electronic device comprising: an electronic component connected to the semiconductor chip through the lead electrode. 半導体チップに設けられた突出電極が放射状に延伸されたリード電極上に配置されるように、前記半導体チップの位置決めを行う工程と、
前記突出電極を前記リード電極に接合することにより、前記リード電極が形成された回路基板上に前記半導体チップを実装する工程とを備えることを特徴とする半導体モジュールの製造方法。 A step of positioning the semiconductor chip such that protruding electrodes provided on the semiconductor chip are arranged on the radially extended lead electrodes;
Mounting the semiconductor chip on a circuit board on which the lead electrode is formed by bonding the protruding electrode to the lead electrode.
JP2007066326A 2007-03-15 2007-03-15 Semiconductor module, electronic device, electronic apparatus, and process for fabricating semiconductor module Withdrawn JP2007150370A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007066326A JP2007150370A (en) 2007-03-15 2007-03-15 Semiconductor module, electronic device, electronic apparatus, and process for fabricating semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007066326A JP2007150370A (en) 2007-03-15 2007-03-15 Semiconductor module, electronic device, electronic apparatus, and process for fabricating semiconductor module

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003163830A Division JP2005005306A (en) 2003-06-09 2003-06-09 Semiconductor device, semiconductor module, electronic device, electronic apparatus, and process for fabricating semiconductor module

Publications (1)

Publication Number Publication Date
JP2007150370A true JP2007150370A (en) 2007-06-14

Family

ID=38211292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007066326A Withdrawn JP2007150370A (en) 2007-03-15 2007-03-15 Semiconductor module, electronic device, electronic apparatus, and process for fabricating semiconductor module

Country Status (1)

Country Link
JP (1) JP2007150370A (en)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55117251A (en) * 1979-02-28 1980-09-09 Fujitsu Ltd Semiconductor device
JPH07235564A (en) * 1993-12-27 1995-09-05 Toshiba Corp Semiconductor device
JPH07273119A (en) * 1994-03-29 1995-10-20 Toshiba Corp Semiconductor device
JPH08186144A (en) * 1994-12-28 1996-07-16 Nec Kyushu Ltd Semiconductor integrated circuit
JPH10107068A (en) * 1996-09-26 1998-04-24 Nec Corp Tab type semiconductor device
JP2000340611A (en) * 1999-05-31 2000-12-08 Nec Kansai Ltd Semiconductor device and its manufacture
JP2001358165A (en) * 2000-06-16 2001-12-26 Matsushita Electric Ind Co Ltd Semiconductor element and liquid crystal display with the semiconductor element mounted on
JP2002252249A (en) * 2001-02-15 2002-09-06 Au Optronics Corp Metal bump
JP2004200376A (en) * 2002-12-18 2004-07-15 Matsushita Electric Ind Co Ltd Semiconductor device and method of manufacturing the same
JP2005005305A (en) * 2003-06-09 2005-01-06 Seiko Epson Corp Semiconductor module, electronic device, electronic apparatus, and process for fabricating semiconductor module

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55117251A (en) * 1979-02-28 1980-09-09 Fujitsu Ltd Semiconductor device
JPH07235564A (en) * 1993-12-27 1995-09-05 Toshiba Corp Semiconductor device
JPH07273119A (en) * 1994-03-29 1995-10-20 Toshiba Corp Semiconductor device
JPH08186144A (en) * 1994-12-28 1996-07-16 Nec Kyushu Ltd Semiconductor integrated circuit
JPH10107068A (en) * 1996-09-26 1998-04-24 Nec Corp Tab type semiconductor device
JP2000340611A (en) * 1999-05-31 2000-12-08 Nec Kansai Ltd Semiconductor device and its manufacture
JP2001358165A (en) * 2000-06-16 2001-12-26 Matsushita Electric Ind Co Ltd Semiconductor element and liquid crystal display with the semiconductor element mounted on
JP2002252249A (en) * 2001-02-15 2002-09-06 Au Optronics Corp Metal bump
JP2004200376A (en) * 2002-12-18 2004-07-15 Matsushita Electric Ind Co Ltd Semiconductor device and method of manufacturing the same
JP2005005305A (en) * 2003-06-09 2005-01-06 Seiko Epson Corp Semiconductor module, electronic device, electronic apparatus, and process for fabricating semiconductor module
JP3956903B2 (en) * 2003-06-09 2007-08-08 セイコーエプソン株式会社 Semiconductor module, electronic device, and method for manufacturing semiconductor module

Similar Documents

Publication Publication Date Title
JP4618260B2 (en) Conductor pattern forming method, semiconductor device manufacturing method, and semiconductor device
US7242433B2 (en) Small-sized image pickup device having a solid-state image pickup element and a lens holder mounted on opposite sides of a transparent substrate
JP2008159956A (en) Substrate incorporating electronic component
JP2008166439A (en) Semiconductor device and manufacturing method thereof
JP2004363126A (en) Semiconductor device, electronic device, electronic equipment, and method of manufacturing semiconductor device
KR20090040841A (en) Wiring substrate and method of manufacturing the same, and semiconductor device
TWI453839B (en) Semiconductor device and method of manufacturing the same
WO2004064142A1 (en) Semiconductor device and process for producing the same
JP2004281818A (en) Semiconductor device, electronic device, electronic apparatus, method for manufacturing carrier substrate, method for manufacturing semiconductor device, and method for manufacturing electronic device
JP2008226876A (en) Semiconductor device
JP2008153536A (en) Substrate having built-in electronic component and manufacturing method of same
JP3956903B2 (en) Semiconductor module, electronic device, and method for manufacturing semiconductor module
JP2005005306A (en) Semiconductor device, semiconductor module, electronic device, electronic apparatus, and process for fabricating semiconductor module
JP2007150370A (en) Semiconductor module, electronic device, electronic apparatus, and process for fabricating semiconductor module
JP4072693B2 (en) Manufacturing method of semiconductor device
JP3867796B2 (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
JP2007115789A (en) Laminated semiconductor device and its manufacturing method
JP2007142124A (en) Semiconductor device, and method of manufacturing same
JP3759703B2 (en) Semiconductor device using COF film and manufacturing method thereof
JP2006324304A (en) Semiconductor package and image sensor type module
JP2005217082A (en) Semiconductor mounter
JP2007201307A (en) Bonding device and method of manufacturing semiconductor device
JP2004259886A (en) Semiconductor device, electronic device, electronic equipment, manufacturing method of semiconductor device, and manufacturing method of electronic device
JP2005079499A (en) Semiconductor device, method of manufacturing the same semiconductor module, and electronic equipment
JP2004247358A (en) Semiconductor device, its manufacturing method, and solder ball used in it

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070406

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070406

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20100428