JP2007149829A - Electronic component mounting substrate - Google Patents

Electronic component mounting substrate Download PDF

Info

Publication number
JP2007149829A
JP2007149829A JP2005340125A JP2005340125A JP2007149829A JP 2007149829 A JP2007149829 A JP 2007149829A JP 2005340125 A JP2005340125 A JP 2005340125A JP 2005340125 A JP2005340125 A JP 2005340125A JP 2007149829 A JP2007149829 A JP 2007149829A
Authority
JP
Japan
Prior art keywords
electronic component
underfill
electronic components
electronic
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005340125A
Other languages
Japanese (ja)
Inventor
Hide Hamada
秀 濱田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2005340125A priority Critical patent/JP2007149829A/en
Publication of JP2007149829A publication Critical patent/JP2007149829A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To reduce the size of a substrate wherein at least two electronic components are connected by bump on its surface, and to prevent or reduce the problem caused by the contact of an underfill with another surface mounting part that is applied between its surface and an electronic components and protruded therefrom. <P>SOLUTION: The substrate is provided with at least two electronic components on its surface that are bump-connected. When an underfill is supplied between the electronic components and the surface, the electronic components are respectively arranged in a space regulated by the side surface of one electronic component, that of the other electronic component and the surface at such a spacing that reinforcing resin fillets can be formed as being common to the respective electronic components. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、電子部品実装基板に係り、特にその表面に少なくとも二つの電子部品がバンプ接続された基板を小型化するとともに、その表面と電子部品との間に供給されるアンダーフィルがはみだして他の表面実装部品に接触することに起因する不都合を防止または低減するための技術に関する。   The present invention relates to an electronic component mounting substrate, and more particularly to downsizing a substrate having at least two electronic components bump-connected to the surface thereof, and underfill supplied between the surface and the electronic component protrudes. The present invention relates to a technique for preventing or reducing inconvenience caused by contact with surface mount components.

従来、電子部品を実装面（例えば基板表面）にバンプ接続するフリップチップなどの技術が知られている。バンプ接続においては、バンプが比較的小径で接合強度が弱いことから、接合強度を高めるべくアンダーフィルと呼ばれる液状加熱硬化型のエポキシ樹脂系接着剤が実装面とその実装面にバンプ接続された電子部品との間（隙間）に供給される。   2. Description of the Related Art Conventionally, a technique such as flip chip for electronically connecting electronic components to a mounting surface (for example, a substrate surface) is known. In bump connection, since the bump is relatively small in diameter and the bonding strength is weak, a liquid thermosetting epoxy resin adhesive called underfill is used to increase the bonding strength. Supplied between parts (gap).

このアンダーフィルがはみだして他の表面実装部品に接触すると、アンダーフィルが接触した部品のはんだが再リフロー時に異常溶融する等の不都合が発生する。これを防止するべく、一般に、電子部品と他の表面実装部品との間の実装面に部品無配置の領域（樹脂塗布領域等）が設けられるが、その領域が占める分だけ基板を小型化できないという問題がある。   When this underfill protrudes and contacts other surface-mounted components, inconveniences such as abnormal melting of the solder of the component contacted with the underfill occur during reflow. In order to prevent this, in general, a component-free area (resin application area, etc.) is provided on the mounting surface between the electronic component and another surface-mounted component, but the board cannot be reduced in size by the amount occupied by the area. There is a problem.

なお、本発明に関連すると思われるものとして実装面にバンプ接続される電子部品に関する公報がある（特許文献１、特許文献２、特許文献３）。しかしながら、いずれの公報も、その表面に少なくとも二つの電子部品がバンプ接続された基板を小型化するとともに、その表面と電子部品との間に供給されるアンダーフィルがはみだして他の表面実装部品に接触することに起因する不都合を防止または低減するための具体的技術についてはなんら言及されていない。
特開２００４−３４９３９９号公報 特開平１０−１３５２５４号公報 特開２００５−１２９５７１号公報 Note that there are publications relating to electronic components that are bump-connected to the mounting surface as being considered to be related to the present invention (Patent Document 1, Patent Document 2, and Patent Document 3). However, both publications reduce the size of a substrate on which at least two electronic components are bump-connected to the surface, and underfill supplied between the surface and the electronic components protrudes into other surface-mounted components. No mention is made of a specific technique for preventing or reducing inconvenience caused by contact.
JP 2004-349399 A Japanese Patent Laid-Open No. 10-135254 JP 2005-129571 A

本発明の課題は、その表面に少なくとも二つの電子部品がバンプ接続された基板を小型化するとともに、その表面と電子部品との間に供給されるアンダーフィルがはみだして他の表面実装部品に接触することに起因する不都合を防止または低減するための技術を提供することにある。   An object of the present invention is to downsize a substrate having at least two electronic components bump-connected to the surface thereof, and to make contact with other surface-mounted components due to an underfill supplied between the surface and the electronic components. It is an object of the present invention to provide a technique for preventing or reducing inconvenience caused by doing so.

本発明は、上記課題を解決するためになされたものであり、次の構成を採る。   The present invention has been made to solve the above-described problems, and adopts the following configuration.

その表面に少なくとも二つの電子部品がバンプ接続された基板であって、前記各電子部品と前記表面それぞれの間にアンダーフィルを供給した場合、前記一方の電子部品側面と他方の電子部品側面と前記表面とによって規定される空間に前記各電子部品に対する共通の補強用樹脂フィレットが形成される程度の間隔で、前記各電子部品を配置したことを特徴とする電子部品実装基板。   A substrate on which at least two electronic components are bump-connected to the surface, and when an underfill is supplied between each electronic component and each surface, the one electronic component side surface, the other electronic component side surface, An electronic component mounting board, wherein the electronic components are arranged at intervals such that a common reinforcing resin fillet for the electronic components is formed in a space defined by the surface.

本発明によれば、一方の電子部品側面と他方の電子部品側面と基板表面とによって規定される空間に各電子部品に対する共通の補強用樹脂フィレットが形成される程度の間隔（従来の配置間隔よりも狭い）で配置され、表面とその表面にバンプ接続された電子部品との間に供給されるアンダーフィルは、前記空間に一部保持されて各電子部品に対する共通の補強用樹脂フィレットを形成することになる。   According to the present invention, an interval at which a common reinforcing resin fillet for each electronic component is formed in a space defined by one electronic component side surface, the other electronic component side surface and the substrate surface (from the conventional arrangement interval). The underfill supplied between the surface and the electronic component bump-connected to the surface is partially held in the space to form a common reinforcing resin fillet for each electronic component. It will be.

したがって、基板を小型化しても（各電子部品を高密度実装しても）、アンダーフィルがはみだして他の表面実装部品に接触することがなくなる（またはその可能性を低減できる）から、アンダーフィルがはみ出して他の表面実装部品に接触することに起因する不都合を防止または低減することが可能となる。   Therefore, even if the board is downsized (even if each electronic component is mounted at high density), the underfill does not protrude and does not come into contact with other surface mount components (or the possibility of this can be reduced). It is possible to prevent or reduce inconvenience caused by protruding and coming into contact with other surface mount components.

また、本発明は、次のように特定することもできる。   The present invention can also be specified as follows.

その表面に少なくとも二つの電子部品がバンプ接続された基板であって、前記一方の電子部品側面と他方の電子部品側面と前記表面とによって規定される空間に、前記各電子部品に対する共通の補強用樹脂フィレットを形成したことを特徴とする電子部品実装基板。   A substrate having at least two electronic components bump-connected to the surface thereof, and a common reinforcement for the electronic components in a space defined by the side surface of the one electronic component, the side surface of the other electronic component, and the surface An electronic component mounting board in which a resin fillet is formed.

また、本発明は、次のように特定することもできる。   The present invention can also be specified as follows.

その表面に少なくとも二つの電子部品がバンプ接続された基板であって、前記一方の電子部品側面と他方の電子部品側面と前記表面とによって規定される空間にアンダーフィルを供給した場合、前記各電子部品と前記表面それぞれの間に前記アンダーフィルが浸透する程度の間隔で、前記各電子部品を配置したことを特徴とする電子部品実装基板。   A substrate having at least two electronic components bump-connected to the surface of the substrate, wherein underfill is supplied to a space defined by the side surface of the one electronic component, the side surface of the other electronic component, and the surface. An electronic component mounting board, wherein the electronic components are arranged at intervals such that the underfill penetrates between the component and the surface.

このようにすれば、一方の電子部品側面と他方の電子部品側面と基板表面とによって規定される空間が各電子部品と基板表面それぞれの間に供給されるアンダーフィルの共通保持空間として機能する。   In this way, the space defined by the side surface of one electronic component, the side surface of the other electronic component, and the substrate surface functions as a common holding space for the underfill supplied between each electronic component and the substrate surface.

したがって、基板を小型化しても（各電子部品を高密度実装しても）、アンダーフィルがはみだして他の表面実装部品に接触することがなくなる（またはその可能性を低減できる）から、アンダーフィルがはみ出して他の表面実装部品に接触することに起因する不都合を防止または低減することが可能となる。   Therefore, even if the board is downsized (even if each electronic component is mounted at high density), the underfill does not protrude and does not come into contact with other surface mount components (or the possibility of this can be reduced). It is possible to prevent or reduce inconvenience caused by protruding and coming into contact with other surface mount components.

上記各電子部品実装基板においては、例えば、前記電子部品は、フリップチップにおいてバンプ接続されるチップ、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）またはＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）構造の半導体パッケージである。   In each of the electronic component mounting substrates, for example, the electronic component is a chip that is bump-connected in a flip chip, a semiconductor package having a BGA (Ball Grid Array) or CSP (Chip Size Package) structure.

これは、バンプ接続される電子部品の例示である。   This is an example of an electronic component to be bump-connected.

本発明によれば、その表面に少なくとも二つの電子部品がバンプ接続された基板を小型化するとともに、その表面と電子部品との間に供給されるアンダーフィルがはみだして他の表面実装部品に接触することに起因する不都合を防止または低減することが可能となる。   According to the present invention, a substrate having at least two electronic components bump-connected to the surface thereof is miniaturized, and an underfill supplied between the surface and the electronic components protrudes and contacts other surface mounted components. It is possible to prevent or reduce inconvenience caused by doing so.

以下、本発明の一実施形態である電子部品実装基板について図面を参照しながら説明する。   Hereinafter, an electronic component mounting board according to an embodiment of the present invention will be described with reference to the drawings.

図１は、本発明の一実施形態である電子部品実装基板１０を説明するための図である。   FIG. 1 is a view for explaining an electronic component mounting board 10 according to an embodiment of the present invention.

本実施形態の電子部品実装用基板１０は、図１に示すように、その表面１０ａに、複数のはんだバンプ（以下単にバンプともいう）が二次元的に配置された面２０Ａ１、２０Ｂ１を有する電子部品２０Ａ、２０Ｂがバンプ接続されたフレキシブル基板等の各種基板である。   As shown in FIG. 1, the electronic component mounting board 10 of the present embodiment has an electronic surface 20 </ b> A <b> 1, 20 </ b> B <b> 1 in which a plurality of solder bumps (hereinafter simply referred to as bumps) are two-dimensionally arranged on a surface 10 a. Various substrates such as a flexible substrate to which the components 20A and 20B are bump-connected.

電子部品２０Ａ、２０Ｂとしては、基板表面１０ａにバンプ接続される電子部品、例えば、複数のはんだバンプ（はんだボールと呼ばれることもある）が二次元的に配設された面を有する部品、例えば、フリップチップにおいてバンプ接続されるチップや、ＢＧＡ（Ball Grid Array）構造の半導体パッケージや、はんだバンプがＢＧＡよりもさらに狭ピッチで配設された面を有するＣＳＰ（Chip Size Package）構造の半導体パッケージなどがある。   As the electronic components 20A and 20B, electronic components bump-connected to the substrate surface 10a, for example, components having a surface in which a plurality of solder bumps (sometimes referred to as solder balls) are two-dimensionally arranged, for example, Chips connected by bumps in a flip chip, a semiconductor package having a BGA (Ball Grid Array) structure, a semiconductor package having a CSP (Chip Size Package) structure having a surface on which solder bumps are arranged at a narrower pitch than the BGA, etc. There is.

各電子部品２０Ａ、２０Ｂは、一定量のアンダーフィルを供給した場合、一方の電子部品２０Ａ側面２０Ａ２と他方の電子部品２０Ｂ側面２０Ｂ２と基板表面１０ａとによって規定される空間Ｋ（以下単に空間Ｋという）に各電子部品２０Ａ、２０Ｂに対する共通のフィレットＦ１が形成される程度の間隔で配置されている。より具体的には、空間Ｋにアンダーフィルを供給した場合、各電子部品２０Ａ、２０Ｂと基板表面１０ａそれぞれの間にアンダーフィルが浸透し、この空間Ｋ以外の領域に広がらず、かつ、この空間Ｋに共通のフィレットＦ１が形成される程度の間隔で配置されている。一定量とは、例えば、基板表面１０ａと各電子部品２０Ａ、２０ｂとの間に浸透するアンダーフィル量と、各電子部品２０Ａ、２０Ｂの周囲等に形成される（各電子部品２０Ａ、２０Ｂ高さの）各フィレットに相当するアンダーフィル量との総和である。   When each electronic component 20A, 20B supplies a certain amount of underfill, the space K defined by one electronic component 20A side surface 20A2, the other electronic component 20B side surface 20B2 and the substrate surface 10a (hereinafter simply referred to as space K). ) Are arranged at intervals such that a common fillet F1 is formed for each of the electronic components 20A and 20B. More specifically, when an underfill is supplied to the space K, the underfill permeates between each of the electronic components 20A and 20B and the substrate surface 10a, and does not spread to a region other than the space K. They are arranged at intervals such that fillets F1 common to K are formed. The fixed amount is formed, for example, underfill amount penetrating between the substrate surface 10a and each electronic component 20A, 20b, around each electronic component 20A, 20B (the height of each electronic component 20A, 20B). The sum of the underfill amount corresponding to each fillet.

アンダーフィル（液状加熱硬化型のエポキシ樹脂系接着剤）は、公知のアンダーフィル供給方法により、例えば、空間Ｋに供給される。あるいは、一方の電子部品２０Ａ側面２０Ａ１側から供給することも考えられるし、あるいは、他方の電子部品２０Ｂ側面２０Ｂ１側から供給することも考えられるし、あるいは、まず、一方の電子部品２０Ａ側面２０Ａ１側、次に他方の電子部品２０Ｂ側面２０Ｂ１側、次に上記空間Ｋ、というように順次供給することも考えられる。   The underfill (liquid thermosetting epoxy resin adhesive) is supplied to the space K, for example, by a known underfill supply method. Alternatively, it may be possible to supply from one electronic component 20A side surface 20A1 side, or from the other electronic component 20B side surface 20B1 side, or first, one electronic component 20A side surface 20A1 side. Then, it can be considered that the other electronic component 20B side surface 20B1 side and then the space K are sequentially supplied.

以上のようにして、空間Ｋ（以下単に空間Ｋという）には、各電子部品２０Ａ、２０Ｂに対する共通の補強用樹脂フィレット（以下単にフィレットという）Ｆ１が形成され、一方の電子部品２０Ａの反対側の側面２０Ａ３には、電子部品２０Ａに対する補強用樹脂フィレット（以下単にフィレットという）Ｆ２が形成され、他方の電子部品２０Ｂの反対側の側面２０Ｂ３には、電子部品２０Ｂに対する補強用樹脂フィレット（以下単にフィレットという）Ｆ３が形成されることになる。   As described above, a common reinforcing resin fillet (hereinafter simply referred to as a fillet) F1 for the electronic components 20A and 20B is formed in the space K (hereinafter simply referred to as the space K), and is opposite to the one electronic component 20A. A reinforcing resin fillet (hereinafter simply referred to as a fillet) F2 for the electronic component 20A is formed on the side surface 20A3, and a reinforcing resin fillet for the electronic component 20B (hereinafter simply referred to as a fillet) F2 is formed on the side surface 20B3 opposite to the other electronic component 20B. F3) (referred to as a fillet) is formed.

なお、各電子部品２０Ａ、２０Ｂと基板表面１０ａとの間隔は一般的に０．１ｍｍ〜０．５ｍｍ程度であるから、アンダーフィルは毛細管現象によってこの両者間に浸透する。   In addition, since the space | interval of each electronic component 20A, 20B and the board | substrate surface 10a is generally about 0.1 mm-0.5 mm, an underfill osmose | permeates between both by capillary action.

以上説明したように、本実施形態の電子部品実装基板１０によれば、空間Ｋに各電子部品２０Ａ、２０Ｂに対する共通の補強用樹脂フィレットＦ１が形成される程度の間隔（従来の配置間隔よりも狭い）で、各電子部品２０Ａ、２０Ｂは配置される。そして、基板表面１０ａとその基板表面１０ａにバンプ接続された各電子部品２０Ａ、２０Ｂとの間に供給される一定量のアンダーフィルは、空間Ｋに一部保持されて各電子部品２０Ａ、２０Ｂに対する共通の補強用樹脂フィレットＦ１を形成することになる。   As described above, according to the electronic component mounting substrate 10 of the present embodiment, the interval to the extent that the common reinforcing resin fillet F1 for the electronic components 20A and 20B is formed in the space K (more than the conventional arrangement interval). Each electronic component 20A, 20B is arranged. A certain amount of underfill supplied between the substrate surface 10a and each of the electronic components 20A and 20B bump-connected to the substrate surface 10a is partially held in the space K to the electronic components 20A and 20B. A common reinforcing resin fillet F1 is formed.

したがって、基板１０を小型化しても（例えばフィレットを必要とする幅（約電子部品２０Ａ又は２０Ｂの高さ分）の面積を削減しても）、アンダーフィルがはみだして他の表面実装部品に接触することがなくなる（またはその可能性を低減できる）から、アンダーフィルがはみ出して他の表面実装部品（図示せず）に接触することに起因する不都合を防止または低減することが可能となる。   Therefore, even if the substrate 10 is downsized (for example, even if the area requiring a fillet is reduced (about the height of the electronic component 20A or 20B)), the underfill protrudes and contacts other surface-mounted components. Therefore, it is possible to prevent or reduce inconvenience caused by the underfill protruding and coming into contact with other surface mount components (not shown).

次に、空間Ｋにアンダーフィル（液状加熱硬化型のエポキシ樹脂系接着剤）を供給することによって各フィレットＦ１、Ｆ２、Ｆ３等を形成する例について説明する。   Next, an example in which each fillet F1, F2, F3, etc. is formed by supplying an underfill (liquid thermosetting epoxy resin adhesive) to the space K will be described.

図２は、この例を説明するための図である。   FIG. 2 is a diagram for explaining this example.

図２に示すように、空間Ｋに一定量のアンダーフィルを供給した場合、各電子部品２０Ａ、２０Ｂと基板表面１０ａそれぞれの間にアンダーフィルが浸透する程度の間隔で、各電子部品２０Ａ、２０Ｂは配置されている。より具体的には、空間Ｋにアンダーフィルを供給した場合、各電子部品２０Ａ、２０Ｂと基板表面１０ａそれぞれの間にアンダーフィルが浸透し、この空間Ｋ以外の領域に広がらない程度の間隔で配置されている。一定量とは、例えば、基板表面１０ａと各電子部品２０Ａ、２０ｂとの間に浸透するアンダーフィル量と、各電子部品２０Ａ、２０Ｂの周囲等に形成される（各電子部品２０Ａ、２０Ｂ高さの）各フィレットに相当するアンダーフィル量との総和である。   As shown in FIG. 2, when a certain amount of underfill is supplied to the space K, the electronic components 20A, 20B are spaced at intervals such that the underfill penetrates between the electronic components 20A, 20B and the substrate surface 10a. Is arranged. More specifically, when an underfill is supplied to the space K, the underfill penetrates between each of the electronic components 20A and 20B and the substrate surface 10a, and is arranged at an interval that does not spread to a region other than the space K. Has been. The fixed amount is formed, for example, underfill amount penetrating between the substrate surface 10a and each electronic component 20A, 20b, around each electronic component 20A, 20B (the height of each electronic component 20A, 20B). The sum of the underfill amount corresponding to each fillet.

このようにすれば、空間Ｋが各電子部品２０Ａ、２０Ｂと基板表面１０ａそれぞれの間に供給されるアンダーフィルの共通保持空間として機能する。   In this way, the space K functions as a common holding space for the underfill supplied between each of the electronic components 20A and 20B and the substrate surface 10a.

したがって、基板１０を小型化しても（例えば、電子部品２０Ａ又は２０Ｂの面積×電子部品２０Ａ又は２０Ｂと基板１０間のギャップ分の面積を削減しても）、アンダーフィルがはみだして他の表面実装部品（図示せず）に接触することがなくなる（またはその可能性を低減できる）から、アンダーフィルがはみ出して他の表面実装部品に接触することに起因する不都合を防止または低減することが可能となる。   Therefore, even if the substrate 10 is downsized (for example, even if the area of the electronic component 20A or 20B × the area of the gap between the electronic component 20A or 20B and the substrate 10 is reduced), the underfill protrudes and other surface mounting is performed. Since contact with a component (not shown) is eliminated (or the possibility thereof) can be reduced, it is possible to prevent or reduce inconvenience caused by the underfill protruding and contacting other surface mount components. Become.

上記実施形態はあらゆる点で単なる例示にすぎない。これらの記載によって本発明は限定的に解釈されるものではない。本発明はその精神または主要な特徴から逸脱することなく他の様々な形で実施することができる。   The above embodiment is merely an example in all respects. The present invention is not construed as being limited to these descriptions. The present invention can be implemented in various other forms without departing from the spirit or main features thereof.

本発明の一実施形態である電子部品実装基板１０を説明するための図である。It is a figure for demonstrating the electronic component mounting board | substrate 10 which is one Embodiment of this invention. 空間Ｋにアンダーフィル（液状加熱硬化型のエポキシ樹脂系接着剤）を供給することによって各フィレットＦ１、Ｆ２、Ｆ３を形成する例について説明するための図である。It is a figure for demonstrating the example which forms each fillet F1, F2, F3 by supplying an underfill (liquid thermosetting type epoxy resin adhesive) to the space K. FIG.

符号の説明Explanation of symbols

１０…電子部品実装基板、１０ａ…表面、２０…電子部品、２０Ａ１…側面、２０Ａ２…側面、２０Ａ３…側面、２０Ｂ１…側面、２０Ｂ２…側面、２０Ｂ３…側面、Ｆ１…フィレット、Ｆ１…フィレット、Ｆ２…フィレット、Ｆ３…フィレット、Ｋ…空間   DESCRIPTION OF SYMBOLS 10 ... Electronic component mounting substrate, 10a ... Surface, 20 ... Electronic component, 20A1 ... Side surface, 20A2 ... Side surface, 20A3 ... Side surface, 20B1 ... Side surface, 20B2 ... Side surface, 20B3 ... Side surface, F1 ... Fillet, F1 ... Fillet, F2 ... Fillet, F3 ... Fillet, K ... Space

Claims (4)

その表面に少なくとも二つの電子部品がバンプ接続された基板であって、
前記各電子部品と前記表面それぞれの間にアンダーフィルを供給した場合、前記一方の電子部品側面と他方の電子部品側面と前記表面とによって規定される空間に前記各電子部品に対する共通の補強用樹脂フィレットが形成される程度の間隔で、前記各電子部品を配置したことを特徴とする電子部品実装基板。 A substrate having at least two electronic components bump-connected to its surface,
When an underfill is supplied between each electronic component and each of the surfaces, a common reinforcing resin for the electronic components in a space defined by the side surface of the one electronic component, the side surface of the other electronic component, and the surface An electronic component mounting board, wherein the electronic components are arranged at intervals such that fillets are formed. その表面に少なくとも二つの電子部品がバンプ接続された基板であって、
前記一方の電子部品側面と他方の電子部品側面と前記表面とによって規定される空間に、前記各電子部品に対する共通の補強用樹脂フィレットを形成したことを特徴とする電子部品実装基板。 A substrate having at least two electronic components bump-connected to its surface,
An electronic component mounting board, wherein a common reinforcing resin fillet for each electronic component is formed in a space defined by the one electronic component side surface, the other electronic component side surface and the surface. その表面に少なくとも二つの電子部品がバンプ接続された基板であって、
前記一方の電子部品側面と他方の電子部品側面と前記表面とによって規定される空間にアンダーフィルを供給した場合、前記各電子部品と前記表面それぞれの間に前記アンダーフィルが浸透する程度の間隔で、前記各電子部品を配置したことを特徴とする電子部品実装基板。 A substrate on which at least two electronic components are bump-connected,
When an underfill is supplied to the space defined by the side surface of the one electronic component, the side surface of the other electronic component, and the surface, the underfill penetrates between each of the electronic components and the surface. An electronic component mounting board in which the electronic components are arranged. 前記電子部品は、フリップチップにおいてバンプ接続されるチップ、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）またはＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）構造の半導体パッケージであることを特徴とする請求項１から３のいずれかに記載の電子部品実装基板。   4. The electronic device according to claim 1, wherein the electronic component is a chip package that is bump-connected in a flip chip, or a semiconductor package having a BGA (Ball Grid Array) or CSP (Chip Size Package) structure. 5. Component mounting board.
JP2005340125A 2005-11-25 2005-11-25 Electronic component mounting substrate Pending JP2007149829A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005340125A JP2007149829A (en) 2005-11-25 2005-11-25 Electronic component mounting substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005340125A JP2007149829A (en) 2005-11-25 2005-11-25 Electronic component mounting substrate

Publications (1)

Publication Number Publication Date
JP2007149829A true JP2007149829A (en) 2007-06-14

Family

ID=38210898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005340125A Pending JP2007149829A (en) 2005-11-25 2005-11-25 Electronic component mounting substrate

Country Status (1)

Country Link
JP (1) JP2007149829A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010050308A (en) * 2008-08-22 2010-03-04 Casio Hitachi Mobile Communications Co Ltd Method of bonding electronic component, circuit substrate and electronic equipment
JP2018041989A (en) * 2017-12-19 2018-03-15 東芝メモリ株式会社 Semiconductor device
JP2019125806A (en) * 2019-04-03 2019-07-25 東芝メモリ株式会社 Semiconductor device
US10388640B2 (en) 2011-03-16 2019-08-20 Toshiba Memory Corporation Semiconductor memory system
JP2020205436A (en) * 2019-04-03 2020-12-24 キオクシア株式会社 Semiconductor device
JP2021192450A (en) * 2020-08-31 2021-12-16 キオクシア株式会社 Semiconductor device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010050308A (en) * 2008-08-22 2010-03-04 Casio Hitachi Mobile Communications Co Ltd Method of bonding electronic component, circuit substrate and electronic equipment
US10388640B2 (en) 2011-03-16 2019-08-20 Toshiba Memory Corporation Semiconductor memory system
US10607979B2 (en) 2011-03-16 2020-03-31 Toshiba Memory Corporation Semiconductor memory system
US11063031B2 (en) 2011-03-16 2021-07-13 Toshiba Memory Corporation Semiconductor memory system
US11705444B2 (en) 2011-03-16 2023-07-18 Kioxia Corporation Semiconductor memory system
JP2018041989A (en) * 2017-12-19 2018-03-15 東芝メモリ株式会社 Semiconductor device
JP2019125806A (en) * 2019-04-03 2019-07-25 東芝メモリ株式会社 Semiconductor device
JP2020205436A (en) * 2019-04-03 2020-12-24 キオクシア株式会社 Semiconductor device
JP2021192450A (en) * 2020-08-31 2021-12-16 キオクシア株式会社 Semiconductor device
JP7163464B2 (en) 2020-08-31 2022-10-31 キオクシア株式会社 semiconductor equipment
JP7425847B2 (en) 2020-08-31 2024-01-31 キオクシア株式会社 semiconductor equipment

Similar Documents

Publication Publication Date Title
US7119425B2 (en) Stacked multi-chip semiconductor package improving connection reliability of stacked chips
JP2007149829A (en) Electronic component mounting substrate
JP5049573B2 (en) Semiconductor device
WO2011086613A1 (en) Semiconductor device and method for fabricating same
JP5117371B2 (en) Semiconductor device and manufacturing method thereof
JP2006339316A (en) Semiconductor device, mounting substrate therefor, and mounting method thereof
JP4965989B2 (en) Electronic component built-in substrate and method for manufacturing electronic component built-in substrate
JP2008171879A (en) Printed board and package mounting structure
JP2007123457A (en) Semiconductor module
JP2007123443A (en) Circuit board, semiconductor device, and manufacturing method thereof
JP2009026861A (en) Semiconductor device and manufacturing method thereof
JP2010073771A (en) Mounting structure for semiconductor device
JP2006278771A (en) Semiconductor device and manufacturing method thereof
JPWO2006082633A1 (en) Package mounting module
JP2008270446A (en) Laminated type semiconductor apparatus and manufacturing method thereof
JP2010103270A (en) Semiconductor device and manufacturing method thereof
JP2008277691A (en) Mounting structure of electronic part to double-sided mounting circuit substrate, semiconductor device, and method of manufacturing double-sided mounting semiconductor device
JP2008141036A (en) Printed substrate and method of manufacturing the same
JP2005101053A (en) Connection member of module component and component connection structure thereof
JP2007142187A (en) Semiconductor device
JP2015032697A (en) Electronic circuit module, and substrate for electronic circuit module
KR100986294B1 (en) Manufacturing method for printed circuit board
JP7423462B2 (en) Mounted substrates and semiconductor devices
JP5434306B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2009231467A (en) Board unit, electronic apparatus, and board unit manufacturing method