JP5434306B2 - Semiconductor device and manufacturing method of semiconductor device - Google Patents

Semiconductor device and manufacturing method of semiconductor device Download PDF

Info

Publication number
JP5434306B2
JP5434306B2 JP2009156858A JP2009156858A JP5434306B2 JP 5434306 B2 JP5434306 B2 JP 5434306B2 JP 2009156858 A JP2009156858 A JP 2009156858A JP 2009156858 A JP2009156858 A JP 2009156858A JP 5434306 B2 JP5434306 B2 JP 5434306B2
Authority
JP
Japan
Prior art keywords
semiconductor device
resin
semiconductor
elastic modulus
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009156858A
Other languages
Japanese (ja)
Other versions
JP2010135736A (en
Inventor
朝夫 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2009156858A priority Critical patent/JP5434306B2/en
Publication of JP2010135736A publication Critical patent/JP2010135736A/en
Application granted granted Critical
Publication of JP5434306B2 publication Critical patent/JP5434306B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Landscapes

  • Wire Bonding (AREA)

Description

本発明は半導体装置に関し、特に、フリップチップ実装に適した半導体装置に関する。   The present invention relates to a semiconductor device, and more particularly to a semiconductor device suitable for flip chip mounting.

電子機器の高性能化及び多機能化を支える大規模集積回路（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ、ＬＳＩ）においては、現在、多ピン化が進行している。また、ＬＳＩをパッケージ化する際に用いられる実装技術においても、多ピン化及び高速信号化に対応すべく、ワイヤボンディング技術からフリップチップ実装技術に移行しつつある。   In a large scale integrated circuit (Large Scale Integration, LSI) that supports high performance and multi-functionality of electronic devices, the number of pins is currently increasing. Also, in the mounting technology used when packaging an LSI, the wire bonding technology is shifting to the flip chip mounting technology in order to cope with the increase in the number of pins and the high-speed signal.

フリップチップ実装は、半導体装置の配線面に対してエリア状に接続パッドを設けることができ、多ピン化に適している。また、フリップチップ実装によると、ワイヤボンディングやテープオートメイティッドボンディング（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ、ＴＡＢ）その他の半導体素子接続工法とは異なり、引き出し線を必要としないことから、配線長を短縮することができる。フリップチップ接続プロセスとして、ＬＳＩ電極上に形成された突起電極（バンプ）と、基板上に形成された実装用パッドとを強固にはんだ付けした後、アンダーフィル樹脂によって封止を行う方法が広く用いられている。   In flip chip mounting, connection pads can be provided in an area on the wiring surface of a semiconductor device, which is suitable for increasing the number of pins. Also, according to flip chip mounting, unlike wire bonding, tape automated bonding (TAB) and other semiconductor element connection methods, no lead wire is required, so the wiring length can be shortened. . As a flip-chip connection process, a method in which a protruding electrode (bump) formed on an LSI electrode and a mounting pad formed on a substrate are firmly soldered and then sealed with an underfill resin is widely used. It has been.

フリップチップに使用されるバンプの材質として、一般に、金（Ａｕ）やはんだが用いられる。はんだとして、例えば、Ｓｎ−Ｐｂ共晶はんだが用いられる。なお、はんだはＳｎ−Ｐｂ共晶はんだに限定されるものではなく、例えば、Ｓｎ−Ｐｂ（共晶を除く。）、Ｓｎ−Ａｇ、Ｓｎ−Ｃｕ、Ｓｎ−Ｓｂ、Ｓｎ−Ｚｎ、Ｓｎ−Ｂｉ、又は、これらの材料に特定の添加元素を付加した材料が用いられる。   In general, gold (Au) or solder is used as the material of the bump used in the flip chip. For example, Sn—Pb eutectic solder is used as the solder. Note that the solder is not limited to Sn—Pb eutectic solder, for example, Sn—Pb (excluding eutectic), Sn—Ag, Sn—Cu, Sn—Sb, Sn—Zn, Sn—Bi. Alternatively, materials obtained by adding specific additive elements to these materials are used.

フリップチップ接続される半導体素子の多くは、半導体装置と配線基板との熱膨張差による応力を緩和するために、半導体装置と配線基板との隙間を樹脂で封止することによって接続信頼性を確保している（例えば、特許文献１）。また、特許文献２において、導電性樹脂ボールを用いたバンプが記載されている。さらに、特許文献３において、周囲に導電層を設けた樹脂ボールを導電性材料で接合したバンプが記載されている。また、特許文献４において、配線基板の電極パッド部に樹脂部を形成し、その樹脂部を覆うようにしてはんだによって接続した構造が記載されている。   Many flip-chip connected semiconductor elements ensure connection reliability by sealing the gap between the semiconductor device and the wiring board with resin to relieve stress due to the difference in thermal expansion between the semiconductor device and the wiring board. (For example, Patent Document 1). Patent Document 2 describes a bump using a conductive resin ball. Furthermore, Patent Document 3 describes a bump in which a resin ball provided with a conductive layer around it is bonded with a conductive material. Further, Patent Document 4 describes a structure in which a resin part is formed on an electrode pad part of a wiring board and connected by solder so as to cover the resin part.

特開平１１−２３３５５８号公報（図１）Japanese Patent Laid-Open No. 11-233558 (FIG. 1) 特開２０００−３３２０５３号公報（図１）JP 2000-332053 A (FIG. 1) 特開平１０−１７３００６号公報（図６）Japanese Patent Laid-Open No. 10-173006 (FIG. 6) 特開２００４−１１１７５３号公報（図２）JP 2004-111753 A (FIG. 2)

以下の分析は、本発明者によってなされたものである。半導体装置と配線基板との間にはんだから成るバンプを設けた場合には、バンプの弾性率が高いため、半導体装置と配線基板との間の熱膨張率の差によって高い応力が発生し、バンプ自身又はバンプの直下におけるＬＳＩ回路が破壊されるという問題がある。特に、ハイエンド向けの大型ＡＳＩＣにおいて、ＬＳＩ絶縁層のＬｏｗ−ｋ化によってＬＳＩ回路部は脆弱化することから、この問題は深刻になってきている。   The following analysis was made by the present inventors. When bumps made of solder are provided between the semiconductor device and the wiring board, the bumps have a high elastic modulus. Therefore, a high stress is generated due to the difference in thermal expansion coefficient between the semiconductor device and the wiring board. There is a problem that the LSI circuit directly underneath itself or the bump is destroyed. In particular, in a large-sized ASIC for high-end, this problem has become serious because the LSI circuit portion becomes weak due to the low-k LSI insulating layer.

そこでバンプにかかる応力を緩和するために、半導体装置と配線基板との間の隙間をアンダーフィル樹脂によって封止して接続信頼性を向上させる方法が考えられる。しかし、はんだから成るバンプの弾性率は、アンダーフィル樹脂の弾性率と比較してはるかに高い。例えば、Ｓｎ−３ＡＧ−０．５Ｃｕはんだの弾性率は、約４０ＧＰａである。一方、アンダーフィル樹脂の弾性率は、充填剤を混入して高弾性率化した場合であっても高々１０ＧＰａ程度である。このとき、アンダーフィル樹脂による封止を行った場合であっても、弾性率の高いはんだ部に依然として応力が集中する。したがって、温度変化が繰り返されることにより、はんだから成るバンプ自身又はバンプ直下におけるＬＳＩ回路にクラックが発生するという問題がある。   Therefore, in order to relieve the stress applied to the bumps, a method of improving the connection reliability by sealing the gap between the semiconductor device and the wiring board with an underfill resin is conceivable. However, the elastic modulus of the bump made of solder is much higher than that of the underfill resin. For example, the elastic modulus of Sn-3AG-0.5Cu solder is about 40 GPa. On the other hand, the elastic modulus of the underfill resin is at most about 10 GPa even when the elastic modulus is increased by mixing a filler. At this time, even when sealing with the underfill resin is performed, stress is still concentrated on the solder portion having a high elastic modulus. Therefore, there is a problem that cracks occur in the solder bump itself or in the LSI circuit immediately below the bump due to repeated temperature changes.

バンプの弾性率を低くするために、例えば、特許文献２において、導電性樹脂から成るバンプによって、半導体装置と配線基板とを接続した構造が記載されている。この場合には、導電性樹脂から成るバンプを用いたことによって、はんだから成るバンプを用いた場合と比較して、弾性化を低くすることができる。しかしながら、特許文献２に記載された方法では、導電性樹脂に対して重量比で８０ｗｔ％（重量％）の多量の金属粒子を添加して、導電性を確保している。したがって、添加された多量の金属粒子の影響によってバンプ自体の弾性率は高くなっており、バンプ材質を低弾性化する効果は乏しいと考えられる。エポキシ樹脂自身の弾性率は２ＧＰａ程度であっても、多量の金属フィラーを混入することにより、導電性樹脂の弾性率は、１０ＧＰａ程度に上昇し得るからである。   In order to reduce the elastic modulus of the bump, for example, Patent Document 2 describes a structure in which a semiconductor device and a wiring board are connected by a bump made of a conductive resin. In this case, by using the bump made of conductive resin, the elasticity can be lowered as compared with the case of using the bump made of solder. However, in the method described in Patent Document 2, a large amount of metal particles having a weight ratio of 80 wt% (weight%) is added to the conductive resin to ensure conductivity. Therefore, the elastic modulus of the bump itself is high due to the influence of a large amount of the added metal particles, and the effect of reducing the elasticity of the bump material is considered to be poor. This is because even if the elastic modulus of the epoxy resin itself is about 2 GPa, the elastic modulus of the conductive resin can be increased to about 10 GPa by mixing a large amount of metal filler.

また、特許文献４において、バンプを低弾性化する代わりに接続部を低応力化する技術が記載されている。特許文献４の図２を参照すると、配線基板の実装パッド部に樹脂部を形成し、その樹脂部を覆うようにはんだによって接続した実装構造が記載されている。この場合、樹脂部が存在することによって、バンプ部にかかる応力は緩和される。しかしながら、実装パッド自体は、弾性率高い配線基板上に固定されているため、応力を緩和する効果は十分には得られない。また、かかる構造においては、半導体装置側のバンプのつけ根部分に関しては、応力を緩和する効果が低いと考えられる。したがって、特許文献４に記載された技術を用いたとしても、ＬＳＩ回路部が脆弱な絶縁材料で構成される場合には、破壊が起きる可能性がある。   Patent Document 4 describes a technique for reducing the stress of a connecting portion instead of reducing the elasticity of a bump. Referring to FIG. 2 of Patent Document 4, there is described a mounting structure in which a resin portion is formed on a mounting pad portion of a wiring board and connected by solder so as to cover the resin portion. In this case, the stress applied to the bump portion is relieved by the presence of the resin portion. However, since the mounting pad itself is fixed on the wiring substrate having a high elastic modulus, the effect of relaxing the stress cannot be sufficiently obtained. In such a structure, it is considered that the effect of relieving stress is low at the base portion of the bump on the semiconductor device side. Therefore, even if the technique described in Patent Document 4 is used, destruction may occur if the LSI circuit portion is made of a fragile insulating material.

そこで、フリップチップ実装による半導体装置の信頼性を向上させることが課題となる。本発明の目的は、かかる課題を解決する半導体装置及び半導体装置の製造方法を提供することにある。   Therefore, it becomes a problem to improve the reliability of the semiconductor device by flip chip mounting. An object of the present invention is to provide a semiconductor device and a method for manufacturing the semiconductor device that can solve such problems.

本発明の第１の視点に係る半導体装置は、
半導体素子と該半導体素子の一の面に形成された突起電極とを備え、
前記半導体素子の内部であって前記突起電極の直下の部分における弾性率が、前記半導体素子を構成する材料の弾性率よりも低い。 A semiconductor device according to a first aspect of the present invention is:
A semiconductor element and a protruding electrode formed on one surface of the semiconductor element;
The elastic modulus in the portion immediately below the protruding electrode inside the semiconductor element is lower than the elastic modulus of the material constituting the semiconductor element.

本発明の第２の視点に係る半導体装置の製造方法は、
半導体素子の一の面に突起電極を形成する工程と、
前記半導体素子の内部であって前記突起電極の直下の部分に柱状の穴を形成する工程と、を含む。
本発明の第３の視点に係る半導体装置は、
半導体基板と、
前記半導体基板の第１の面に形成された突起電極と、を備え、
前記半導体基板は、前記突起電極の直下の部分に、前記第１の面の反対側の第２の面から前記第１の面に向かって前記半導体基板を貫通することがないように設けられた柱状の穴を有し、
前記半導体基板と平行な面における前記柱状の穴の断面積は、前記突起電極と前記第１の面とが接する部分の面積よりも大きく、
前記半導体基板部前記突起電極の直下の部分に設けられた穴に含まれる空気または当該穴に充填された材料の弾性率が、前記半導体基板を構成する材料の弾性率よりも低い。

A method for manufacturing a semiconductor device according to a second aspect of the present invention includes:
Forming a protruding electrode on one surface of the semiconductor element;
Forming a columnar hole in the semiconductor element and immediately below the protruding electrode.
A semiconductor device according to a third aspect of the present invention is:
A semiconductor substrate;
A protruding electrode formed on the first surface of the semiconductor substrate,
The semiconductor substrate is provided in a portion immediately below the protruding electrode so as not to penetrate the semiconductor substrate from the second surface opposite to the first surface toward the first surface. With columnar holes,
A cross-sectional area of the columnar hole in a plane parallel to the semiconductor substrate is larger than an area of a portion where the protruding electrode and the first surface are in contact with each other,
The semiconductor substrate elastic modulus of air or material filled in the holes included in the holes provided in the portion immediately below the protruding electrode is not lower than the elastic modulus of the material constituting the semiconductor substrate.

本発明に係る半導体装置及び半導体装置の製造方法によって、フリップチップ実装による半導体装置の信頼性を向上させることができる。   With the semiconductor device and the semiconductor device manufacturing method according to the present invention, the reliability of the semiconductor device by flip chip mounting can be improved.

本発明の第１の実施例に係る半導体装置を示す図である。1 is a diagram illustrating a semiconductor device according to a first embodiment of the present invention. 本発明の第１の実施例に係る半導体装置の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the semiconductor device which concerns on 1st Example of this invention. 本発明の第２の実施例に係る半導体装置を示す図である。It is a figure which shows the semiconductor device which concerns on the 2nd Example of this invention. 本発明の第２の実施例に係る半導体装置の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the semiconductor device which concerns on the 2nd Example of this invention. 本発明の第３ないし第５の実施例に係る半導体装置を示す図である。It is a figure which shows the semiconductor device which concerns on the 3rd thru | or 5th Example of this invention. 本発明の第６の実施例に係る半導体装置を示す図である。It is a figure which shows the semiconductor device which concerns on the 6th Example of this invention. 本発明の第６の実施例に係る半導体装置の製造方法を説明するための図である。It is a figure for demonstrating the manufacturing method of the semiconductor device which concerns on the 6th Example of this invention. 本発明の第６の実施例に係る半導体装置を重ね合わせた構造を示す図である。It is a figure which shows the structure on which the semiconductor device based on the 6th Example of this invention was piled up.

本発明の実施形態に係る半導体装置について、図面を参照して説明する。図１は、半実施形態に係る半導体装置の構造を示す図である。   A semiconductor device according to an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a diagram illustrating a structure of a semiconductor device according to a semi-embodiment.

図１を参照すると、半導体装置１０は、半導体素子１１と半導体素子１１の一の面に形成された突起電極１２とを備える。半導体素子１１の内部であって突起電極１２の直下の部分における弾性率は、半導体素子１１を構成する材料の弾性率よりも低いことが好ましい。   Referring to FIG. 1, a semiconductor device 10 includes a semiconductor element 11 and a protruding electrode 12 formed on one surface of the semiconductor element 11. It is preferable that the elastic modulus in the semiconductor element 11 and immediately below the protruding electrode 12 is lower than the elastic modulus of the material constituting the semiconductor element 11.

また、上記半導体素子１１の内部であって突起電極１２の直下の部分に柱状の穴１７を有することが好ましい。さらに、柱状の穴１７は、上記一の面と対向する面から上記一の面に向かって半導体素子１１を貫通することがないように設けられることが好ましい（図２（Ｂ）参照）。また、上記一の面と平行な面における柱状の穴１７の断面積は、突起電極１２と上記一の面とが接する部分の面積よりも大きいことが好ましい。さらに、柱状の穴１７は、樹脂１３により充填されていることが好ましい。また、樹脂１３の弾性率は、半導体素子１１を構成する材料の弾性率よりも低いことが好ましい。   Further, it is preferable that a columnar hole 17 is provided inside the semiconductor element 11 and immediately below the protruding electrode 12. Furthermore, the columnar hole 17 is preferably provided so as not to penetrate the semiconductor element 11 from the surface facing the one surface toward the one surface (see FIG. 2B). The cross-sectional area of the columnar hole 17 in a plane parallel to the one surface is preferably larger than the area of the portion where the bump electrode 12 and the one surface are in contact. Furthermore, the columnar holes 17 are preferably filled with the resin 13. The elastic modulus of the resin 13 is preferably lower than the elastic modulus of the material constituting the semiconductor element 11.

突起電極１２の直下に穴１７を形成することにより、突起電極の近傍の半導体素子１１の厚みが薄くなり、撓みやすくなる。また、穴１７にその撓みを保持することができるように弾性率の低い樹脂１３を充填することにより、突起電極１２は変位可能となる。したがって、半導体装置１０に形成される突起電極１２の材料を弾性率が高いはんだとした場合であっても、半導体装置１０と配線基板１５との間の熱膨張率の差によって生じた応力を半導体装置１０の半導体素子１１の突起電極１２の近傍において緩和することができる。この応力緩和によって、突起電極１２の破壊を防ぐ効果が生じるのみならず、半導体装置１０や配線基板１５におけるクラックの発生を防止する効果も生じる。   By forming the hole 17 immediately below the protruding electrode 12, the thickness of the semiconductor element 11 in the vicinity of the protruding electrode is reduced, and it becomes easy to bend. Further, the protruding electrode 12 can be displaced by filling the hole 17 with the resin 13 having a low elastic modulus so that the bending thereof can be held. Therefore, even when the material of the protruding electrode 12 formed on the semiconductor device 10 is a solder having a high elastic modulus, the stress generated by the difference in the thermal expansion coefficient between the semiconductor device 10 and the wiring substrate 15 is reduced. It can be relaxed in the vicinity of the protruding electrode 12 of the semiconductor element 11 of the device 10. This stress relaxation not only has an effect of preventing the protruding electrode 12 from being destroyed, but also has an effect of preventing the occurrence of cracks in the semiconductor device 10 and the wiring substrate 15.

本発明に係る半導体装置においては、突起電極（バンプ）の直下における弾性率を、周囲の半導体材料の弾性率よりも低くすることにより、突起電極の直下における半導体素子が撓み易くなっている。このとき、突起電極の材料の弾性率が高い場合であっても、半導体装置と配線基板との間の熱膨張率の違いにより生じる応力を、半導体装置において緩和することができる。また、本発明の半導体装置によって、突起電極の破壊を防ぐとともに、半導体装置や配線基板の破壊（クラック等）を防ぐことができる。したがって、本発明により、フリップチップ実装による半導体装置の信頼性を向上させることができる。   In the semiconductor device according to the present invention, by making the elastic modulus immediately below the protruding electrode (bump) lower than the elastic modulus of the surrounding semiconductor material, the semiconductor element immediately below the protruding electrode is easily bent. At this time, even when the elastic modulus of the material of the protruding electrode is high, the stress caused by the difference in coefficient of thermal expansion between the semiconductor device and the wiring substrate can be relaxed in the semiconductor device. In addition, the semiconductor device of the present invention can prevent the bump electrodes from being broken and the semiconductor device and the wiring board from being broken (such as cracks). Therefore, according to the present invention, the reliability of a semiconductor device by flip chip mounting can be improved.

本発明の実施例に係る半導体装置について、図面を参照して説明する。図１は、本実施例に係る半導体装置の構造を示す図である。図１（Ａ）は、本実施例に係る半導体装置１０の斜視図である。図１（Ｂ）は本実施例の半導体装置１０の平面図である。図１（Ｃ）は、本実施例の半導体装置１０の断面図である。図１（Ｄ）は本実施例に係る半導体集積回路装置（半導体装置を配線基板に実装したもの）の断面図である。   A semiconductor device according to an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a diagram illustrating the structure of the semiconductor device according to the present embodiment. FIG. 1A is a perspective view of a semiconductor device 10 according to this embodiment. FIG. 1B is a plan view of the semiconductor device 10 of this embodiment. FIG. 1C is a cross-sectional view of the semiconductor device 10 of this example. FIG. 1D is a cross-sectional view of a semiconductor integrated circuit device (a semiconductor device mounted on a wiring board) according to this embodiment.

図１（Ａ）を参照すると、半導体装置１０の電極パッド１４を形成する領域の裏面側に対して、穴１７が設けられている。この穴１７の内部には、周囲の半導体素子１１の材料よりも弾性率の低い樹脂１３が充填される。図１（Ｃ）を参照すると、この穴１７の底面と電極パッド１４との間における半導体素子１１（例えば、シリコンから成る）の厚みは、電極パッド１４が撓むほど薄くすることが好ましい。図１（Ｄ）を参照すると、突起電極（バンプ）１２は、半導体装置１０の電極パッド１４上に形成され、配線基板１５上の基板パッド１６と接続される。このとき、半導体装置１０の電極パッド１４が撓むことによって、半導体装置１０と配線基板１５との間の線膨張係数（線膨張率）の差によって生じる応力を緩和することができる。   Referring to FIG. 1A, a hole 17 is provided on the back side of a region where the electrode pad 14 of the semiconductor device 10 is formed. The hole 17 is filled with a resin 13 having a lower elastic modulus than the material of the surrounding semiconductor element 11. Referring to FIG. 1C, it is preferable that the thickness of the semiconductor element 11 (for example, made of silicon) between the bottom surface of the hole 17 and the electrode pad 14 is reduced as the electrode pad 14 is bent. Referring to FIG. 1D, the protruding electrode (bump) 12 is formed on the electrode pad 14 of the semiconductor device 10 and connected to the substrate pad 16 on the wiring substrate 15. At this time, since the electrode pad 14 of the semiconductor device 10 is bent, the stress caused by the difference in linear expansion coefficient (linear expansion coefficient) between the semiconductor device 10 and the wiring substrate 15 can be relaxed.

弾性率の低い樹脂１３としては、例えば、シリコン樹脂、又はエポキシ樹脂に熱可塑性樹脂を加えたコンポジット樹脂を用いることができる。また、ガラス転移温度が低い（低ＴＧの）エポキシ樹脂であって、半導体装置１０の使用温度領域において、弾性率が低く保たれるものであれば、樹脂１３として使用することができる。   As the resin 13 having a low elastic modulus, for example, a silicone resin or a composite resin obtained by adding a thermoplastic resin to an epoxy resin can be used. Any epoxy resin having a low glass transition temperature (low TG) and having a low elastic modulus in the operating temperature range of the semiconductor device 10 can be used as the resin 13.

次に、図２を参照して、本実施例に係る半導体装置１０の製造プロセスについて説明する。まず、図２（Ａ）に示すように、従来の半導体装置の製造方法により、所望の回路が形成された半導体装置１０を形成する。半導体装置を構成する材料として、本実施例においては、シリコンを例として示す。しかし、本発明の半導体装置は、シリコンに限定されるものではなく、他の半導体材料を用いた半導体装置であってもよい。   Next, with reference to FIG. 2, a manufacturing process of the semiconductor device 10 according to this embodiment will be described. First, as shown in FIG. 2A, a semiconductor device 10 on which a desired circuit is formed is formed by a conventional method for manufacturing a semiconductor device. In this embodiment, silicon is shown as an example of the material constituting the semiconductor device. However, the semiconductor device of the present invention is not limited to silicon, and may be a semiconductor device using other semiconductor materials.

図２（Ｂ）を参照すると、半導体素子１１の回路面に形成された電極パッド１４の裏側の面（図２の上面）から、電極パッド１４の面積よりも大きい断面積を有する穴１７を形成する。穴１７の形成方法としては、従来の方法を用いることができる。また、穴１７の断面の形状は、電極パッド１４が形成された領域を跨ぐことがないようにしつつ、電極パッド１４よりも大きい面積とすることが好ましい。また、穴１７の形状として、例えば、円柱又は角柱とすることができる。   Referring to FIG. 2B, a hole 17 having a cross-sectional area larger than the area of the electrode pad 14 is formed from the back surface (upper surface in FIG. 2) of the electrode pad 14 formed on the circuit surface of the semiconductor element 11. To do. As a method for forming the hole 17, a conventional method can be used. The cross-sectional shape of the hole 17 is preferably larger than the electrode pad 14 while not straddling the region where the electrode pad 14 is formed. Moreover, as a shape of the hole 17, it can be set as a cylinder or a prism.

図２（Ｃ）を参照すると、半導体素子１１の裏面に樹脂１３を塗布する。塗布方法は従来の方法を用いることができる。なお、塗布方法は、電極パッド１４の裏面に形成された穴１７の内部にボイドが発生することなく樹脂１３を充填することができる方法であればよい。また、弾性率の低い樹脂１３として、例えば、シリコン樹脂、エポキシ樹脂に熱可塑性樹脂を加えたコンポジット樹脂、又は、低ＴＧのエポキシ樹脂であって装置使用温度領域において弾性率が低く保たれるものを使用することができる。   Referring to FIG. 2C, a resin 13 is applied to the back surface of the semiconductor element 11. As a coating method, a conventional method can be used. Any coating method may be used as long as the resin 13 can be filled without generating voids in the holes 17 formed on the back surface of the electrode pad 14. Further, as the resin 13 having a low elastic modulus, for example, a silicon resin, a composite resin obtained by adding a thermoplastic resin to an epoxy resin, or a low TG epoxy resin, which has a low elastic modulus in a device operating temperature range. Can be used.

図２（Ｄ）を参照すると、半導体素子１１の裏面を研磨することによって、半導体素子１１の裏面において穴１７が形成された箇所以外の箇所に樹脂１３が存在しないようにする。   Referring to FIG. 2D, the back surface of the semiconductor element 11 is polished so that the resin 13 does not exist at a location other than the location where the hole 17 is formed on the back surface of the semiconductor device 11.

図２（Ｅ）を参照すると、突起電極（バンプ）１２は、半導体素子１１の電極パッド１４上に形成される。本実例の半導体装置１０によると、半導体素子１１の電極パッド１４が変位することによって応力が緩和される。したがって、突起電極１２の材料としは、特に限定されることはない。したがって、突起電極１２の材料として、従来から使用されているはんだを使用することもできる。   Referring to FIG. 2E, the protruding electrode (bump) 12 is formed on the electrode pad 14 of the semiconductor element 11. According to the semiconductor device 10 of this example, the stress is relaxed by the displacement of the electrode pad 14 of the semiconductor element 11. Therefore, the material of the protruding electrode 12 is not particularly limited. Therefore, conventionally used solder can also be used as the material of the bump electrode 12.

図２（Ｆ）を参照すると、本実施例の半導体装置１０を配線基板１５に実装することによって、半導体集積回路装置が得られる。ここで、基板パッド１６を形成した配線基板１５を用意し、基板パッド１６上に従来のフリップチップ接続方法に基づいて、上記の突起電極１２を実装することにより、半導体集積回路装置が得られる。   Referring to FIG. 2F, a semiconductor integrated circuit device can be obtained by mounting the semiconductor device 10 of this embodiment on a wiring board 15. Here, by preparing the wiring substrate 15 on which the substrate pad 16 is formed and mounting the protruding electrode 12 on the substrate pad 16 based on the conventional flip chip connection method, a semiconductor integrated circuit device is obtained.

本発明の第２の実施例に係る半導体装置について、図面を参照して説明する。図３は、本実施例の半導体装置２０の構造を示す図である。図３（Ａ）は、本実施例に係る半導体装置２０の斜視図である。図３（Ｂ）は、本実施例の半導体装置２０の平面図である。図３（Ｃ）は、本実施例に係る半導体装置２０の断面図である。図３（Ｄ）は、本実施例の半導体装置２０を配線基板２５に実装した半導体集積回路装置の断面図である。図４、本実施例の半導体装置２０の製造プロセスを説明するための図である。   A semiconductor device according to a second embodiment of the present invention will be described with reference to the drawings. FIG. 3 is a diagram showing the structure of the semiconductor device 20 of this embodiment. FIG. 3A is a perspective view of the semiconductor device 20 according to this embodiment. FIG. 3B is a plan view of the semiconductor device 20 of this embodiment. FIG. 3C is a cross-sectional view of the semiconductor device 20 according to this embodiment. FIG. 3D is a cross-sectional view of a semiconductor integrated circuit device in which the semiconductor device 20 of this embodiment is mounted on a wiring board 25. FIG. 4 is a diagram for explaining a manufacturing process of the semiconductor device 20 of this embodiment.

本実施例の半導体装置２０の裏面の構造は、第１の実施例の半導体装置１０の裏面の構造とは異なる。半導体装置２０は、半導体装置２０の裏面全面に対して、樹脂２３よりも弾性率の高い材料から成る膜２８を有する。膜２８を構成する材料は、本実施例においては、弾性率の高い樹脂を例として示す。しかし、膜２８の材料は、樹脂に限定されものではく、穴２７に充填された樹脂２３の弾性率よりも高い弾性率を有する材料であればよい。   The structure of the back surface of the semiconductor device 20 of the present embodiment is different from the structure of the back surface of the semiconductor device 10 of the first embodiment. The semiconductor device 20 has a film 28 made of a material having a higher elastic modulus than the resin 23 on the entire back surface of the semiconductor device 20. In the present embodiment, the material constituting the film 28 is a resin having a high elastic modulus. However, the material of the film 28 is not limited to resin, and any material having an elastic modulus higher than that of the resin 23 filled in the hole 27 may be used.

膜２８を形成することによって、半導体装置２０に対して剛性を持たせることが可能となる。したがって、穴２７を形成したことによる半導体装置２０における剛性の低下を補い、半導体装置２０の信頼性を向上させることができる。   By forming the film 28, the semiconductor device 20 can be rigid. Therefore, it is possible to compensate for the decrease in rigidity in the semiconductor device 20 due to the formation of the hole 27 and to improve the reliability of the semiconductor device 20.

図４を参照すると、半導体装置２０の製造プロセスは、第１の実施例の半導体装置１０の製造プロセスに対し、図４（Ｅ）に示す工程を追加したものである。図４（Ｅ）を参照すると、半導体装置２０の裏面全面に対して、樹脂２３よりも弾性率の高い樹脂からなる膜２８が、従来の印刷方法を用いて形成される。   Referring to FIG. 4, the manufacturing process of the semiconductor device 20 is obtained by adding the process shown in FIG. 4E to the manufacturing process of the semiconductor device 10 of the first embodiment. Referring to FIG. 4E, a film 28 made of a resin having a higher elastic modulus than the resin 23 is formed on the entire back surface of the semiconductor device 20 using a conventional printing method.

半導体装置２０の突起電極２２の裏面に穴２７を設けることによって、突起電極の直下における半導体素子２１の膜厚が薄くなり、撓みやすくなる。穴２７の内部には、その撓みを保持することができるように、弾性率の低い樹脂２３が充填される。したがって、電極パッド２４に突起電極２２を形成した際に、突起電極２２は変位可能となる。   By providing the hole 27 on the back surface of the protruding electrode 22 of the semiconductor device 20, the film thickness of the semiconductor element 21 immediately below the protruding electrode becomes thin, and it becomes easy to bend. The hole 27 is filled with a resin 23 having a low elastic modulus so that the bending can be maintained. Therefore, when the protruding electrode 22 is formed on the electrode pad 24, the protruding electrode 22 can be displaced.

本発明の半導体装置２０により、電極パッド２４上に形成される突起電極２２の材質を、従来と同様に弾性率が高いはんだとした場合であっても、実装時において、半導体装置２０と配線基板２５との熱膨張差により生じる応力は、半導体装置２０の突起電極の近傍において緩和される。応力が緩和されることにより、突起電極２２の破壊を防止するのみならず、半導体装置２０や配線基板２５におけるクラックも防止することができる。   Even when the protruding electrode 22 formed on the electrode pad 24 by the semiconductor device 20 of the present invention is made of solder having a high elastic modulus as in the conventional case, the semiconductor device 20 and the wiring board are mounted at the time of mounting. The stress generated due to the difference in thermal expansion from 25 is relaxed in the vicinity of the protruding electrode of the semiconductor device 20. By relaxing the stress, not only the destruction of the protruding electrode 22 but also the cracks in the semiconductor device 20 and the wiring substrate 25 can be prevented.

本発明の第３の実施例に係る半導体装置について、図面を参照して説明する。図５(Ａ)は、本実施例の半導体装置３０の構造を示す断面図である。   A semiconductor device according to a third embodiment of the present invention will be described with reference to the drawings. FIG. 5A is a cross-sectional view showing the structure of the semiconductor device 30 of this embodiment.

実施例１においては、穴１７を樹脂１３によって、完全に充填した。しかし、穴１７は、樹脂を充填することなく、空のままとしてもよい。図５（Ａ）を参照すると、穴１７は、空のままとなっている。穴１７を設けることにより、半導体装置３０の電極パッド１４が撓むことができる。したがって、半導体装置３０と配線基板１５との間の熱膨張率の差によって生じる応力を緩和することができる。   In Example 1, the holes 17 were completely filled with the resin 13. However, the holes 17 may be left empty without being filled with resin. Referring to FIG. 5A, the hole 17 remains empty. By providing the hole 17, the electrode pad 14 of the semiconductor device 30 can be bent. Therefore, the stress caused by the difference in thermal expansion coefficient between the semiconductor device 30 and the wiring board 15 can be relaxed.

本発明の第４の実施例に係る半導体装置について、図面を参照して説明する。図５(Ｂ)は、本実施例の半導体装置４０の構造を示す断面図である。   A semiconductor device according to a fourth embodiment of the present invention will be described with reference to the drawings. FIG. 5B is a cross-sectional view showing the structure of the semiconductor device 40 of this embodiment.

実施例１においては、穴１７を樹脂１３によって、完全に充填した。しかし、穴１７は、樹脂１３によって部分的に充填してもよい。図５（Ｂ）を参照すると、穴１７は、樹脂１３によって充填されている。なお、穴１７を樹脂１３によって部分的に充填する場合には、樹脂１３の弾性率は、周囲の半導体素子１１を構成する材料の弾性率と同じか、又は高いものであってもよい。穴１７と樹脂１３とから成る部位の実効的な弾性率が、周囲の半導体素子１１の弾性率よりも小さくなっていればよいからである。   In Example 1, the holes 17 were completely filled with the resin 13. However, the holes 17 may be partially filled with the resin 13. Referring to FIG. 5B, the hole 17 is filled with the resin 13. When the holes 17 are partially filled with the resin 13, the elastic modulus of the resin 13 may be the same as or higher than the elastic modulus of the material constituting the surrounding semiconductor element 11. This is because the effective elastic modulus of the portion composed of the hole 17 and the resin 13 only needs to be smaller than the elastic modulus of the surrounding semiconductor element 11.

本発明の第５の実施例に係る半導体装置について、図面を参照して説明する。図５(Ｃ)は、本実施例の半導体装置５０の構造を示す断面図である。   A semiconductor device according to a fifth embodiment of the present invention will be described with reference to the drawings. FIG. 5C is a cross-sectional view showing the structure of the semiconductor device 50 of this embodiment.

実施例１においては、一つの突起電極１２につき、一つの穴１７を設ける構成とした。しかしながら、一つの突起電極１２につき、複数の穴を設けるようにしてもよい。図５（Ｃ）を参照すると、半導体装置５０は、一つの突起電極１２に対して複数の穴を有し、各孔は樹脂１３によって充填されている。このように、複数の穴を設けた場合においても、実施例１と同様の効果が得られる。   In the first embodiment, one hole 17 is provided for each protruding electrode 12. However, a plurality of holes may be provided for one protruding electrode 12. Referring to FIG. 5C, the semiconductor device 50 has a plurality of holes for one protruding electrode 12, and each hole is filled with a resin 13. Thus, even when a plurality of holes are provided, the same effect as in the first embodiment can be obtained.

導電性材料によって充填された貫通孔を有する半導体基板を積み重ねることによって、半導体装置における回路の集積密度を向上させる技術が用いられるようになってきている。半導体基板を積み重ねた場合についても、フリップチップ実装を行ったときの信頼性を確保することが課題となる。   A technique for increasing the integration density of circuits in a semiconductor device by stacking semiconductor substrates having through holes filled with a conductive material has been used. Even when semiconductor substrates are stacked, securing reliability when flip chip mounting is a problem.

図６は、本実施例に係る半導体装置６０を示す図である。図６を参照して、本実施例の半導体装置６０の構造について説明する。図６（Ａ）は、本実施例の半導体装置６０における電極構造を示す斜視図である。図６（Ｂ）は、半導体装置６０の電極構造を示す平面図である。図６（Ｃ）は、半導体装置６０の電極構造を示す断面図である。図６（Ｄ）は、半導体装置６０の実装構造の断面図である。   FIG. 6 is a diagram illustrating the semiconductor device 60 according to the present embodiment. With reference to FIG. 6, the structure of the semiconductor device 60 of the present embodiment will be described. FIG. 6A is a perspective view showing an electrode structure in the semiconductor device 60 of this embodiment. FIG. 6B is a plan view showing the electrode structure of the semiconductor device 60. FIG. 6C is a cross-sectional view illustrating the electrode structure of the semiconductor device 60. FIG. 6D is a cross-sectional view of the mounting structure of the semiconductor device 60.

図６（Ａ）〜（Ｃ）を参照すると、半導体装置６０は、半導体基板６１、突起電極（バンプ）６２、樹脂６３、電極パッド６４、６９、及び、導電性材料６８を有している。   6A to 6C, the semiconductor device 60 includes a semiconductor substrate 61, protruding electrodes (bumps) 62, a resin 63, electrode pads 64 and 69, and a conductive material 68.

図６（Ａ）、（Ｃ）を参照すると、半導体装置６０の電極パッド６４形成領域の裏面側に、穴６７が設けられている。穴６７は、低弾性の材料特性を有する樹脂６３が充填されている。穴６７の内側には、半導体基板６１を貫通する孔が形成されている。   With reference to FIGS. 6A and 6C, a hole 67 is provided on the back surface side of the electrode pad 64 formation region of the semiconductor device 60. The hole 67 is filled with a resin 63 having low elastic material characteristics. Inside the hole 67, a hole penetrating the semiconductor substrate 61 is formed.

この孔には、導電性材料６８が充填されている。導電性材料６８は、電極パッド６４に接続されるとともに、樹脂６３の上面に形成された電極パッド６９とも接続されている。したがって、半導体装置６０の回路面における電極パッド６４と、回路面の裏面の樹脂６３上面における電極パッド６９とが、導電性材料６８を介して電気的に接続されている。このとき、半導体装置６０を互いに積み重ね、半導体基板６１を積層することにより、回路の集積密度を向上させることができる。   This hole is filled with a conductive material 68. The conductive material 68 is connected to the electrode pad 64 and is also connected to the electrode pad 69 formed on the upper surface of the resin 63. Therefore, the electrode pad 64 on the circuit surface of the semiconductor device 60 and the electrode pad 69 on the upper surface of the resin 63 on the back surface of the circuit surface are electrically connected via the conductive material 68. At this time, by stacking the semiconductor devices 60 and stacking the semiconductor substrates 61, the integration density of the circuits can be improved.

なお、穴６７の底面と電極パッド６４との間の半導体基板６１の厚みは、電極パッド６４が撓むほど薄いことが好ましい。図６（Ｄ）を参照すると、電極パッド６４上にバンプ６２を形成し、配線基板６５上の基板パッド６６と接続することにより、半導体装置６０の電極パッド６４が撓む構造が得られる。このとき、半導体装置６０と配線基板６５との間の線膨張係数の差による応力を緩和することができる。   The thickness of the semiconductor substrate 61 between the bottom surface of the hole 67 and the electrode pad 64 is preferably so thin that the electrode pad 64 is bent. Referring to FIG. 6D, by forming bumps 62 on the electrode pads 64 and connecting to the substrate pads 66 on the wiring substrate 65, a structure in which the electrode pads 64 of the semiconductor device 60 are bent is obtained. At this time, the stress due to the difference in linear expansion coefficient between the semiconductor device 60 and the wiring board 65 can be relaxed.

低弾性の樹脂６３として、例えば、シリコン樹脂、エポキシ樹脂に熱可塑性分を加えたコンポジット樹脂を用いることができ、低ＴＧのエポキシ樹脂であって装置の使用温度領域において弾性率が低く保たれるものを用いることもできる。   As the low-elasticity resin 63, for example, a composite resin obtained by adding a thermoplastic component to a silicon resin or an epoxy resin can be used, which is a low-TG epoxy resin and has a low elastic modulus in the operating temperature range of the apparatus. Things can also be used.

図７は、本実施例に係る半導体装置６０の製造方法を説明するための図である。図７を参照して、半導体装置６０の製造プロセスについて詳細に説明する。   FIG. 7 is a diagram for explaining the method of manufacturing the semiconductor device 60 according to this example. A manufacturing process of the semiconductor device 60 will be described in detail with reference to FIG.

まず、図７（Ａ）に示すように、所望の回路が形成された半導体基板６１を形成する。半導体基板６１は、例えば、シリコン又はＧａＡｓを構成材料とするものであってもよいが、これらの材料に限定されるものではない。   First, as shown in FIG. 7A, a semiconductor substrate 61 on which a desired circuit is formed is formed. The semiconductor substrate 61 may be composed of, for example, silicon or GaAs, but is not limited to these materials.

次に、図７（Ｂ）に示すように、半導体基板６１の電極パッド６４が形成された面の裏面側から、電極パッド６４に到達するように孔を設け、孔を導電性材料６８によって充填して、貫通電極を形成する。導電性材料６８は、例えば、銅（Ｃｕ）でもよいが、これに限定されるものではなく、導電性の物質であればよい。   Next, as shown in FIG. 7B, a hole is provided so as to reach the electrode pad 64 from the back side of the surface of the semiconductor substrate 61 where the electrode pad 64 is formed, and the hole is filled with the conductive material 68. Then, a through electrode is formed. The conductive material 68 may be, for example, copper (Cu), but is not limited thereto, and may be a conductive substance.

次に、図７（Ｃ）に示すように、導電性材料６８を残しつつ、半導体基板６１の電極パッド６４の面積よりも大きい断面積を有する穴６７を設ける。穴６７の形成に関しては、公知の技術を用いることができる。また、穴６７の形状に関しては、電極パッド６４が形成された領域を跨ぐことなく、かつ、電極パッド６４の面積よりも大きい断面積を有するようにする。また、穴６７の形状は、図示は省略するものの、円柱、角柱、多角柱のいずれであってもよい。   Next, as illustrated in FIG. 7C, a hole 67 having a cross-sectional area larger than the area of the electrode pad 64 of the semiconductor substrate 61 is provided while leaving the conductive material 68. A known technique can be used for forming the hole 67. In addition, the shape of the hole 67 is set so as not to cross the region where the electrode pad 64 is formed and to have a cross-sectional area larger than the area of the electrode pad 64. Further, the shape of the hole 67 may be any of a cylinder, a prism, and a polygonal column, although illustration is omitted.

次に、図７（Ｄ）に示すように半導体基板６１の裏面側に樹脂６３を塗布する。塗布の方法として、公知の方法を用いることができる。ここでは、電極パッド６４の裏面側に形成された穴６７の内部にボイドを発生させることなく、樹脂６３を充填することが好ましい。   Next, as shown in FIG. 7D, a resin 63 is applied to the back side of the semiconductor substrate 61. As a coating method, a known method can be used. Here, it is preferable to fill the resin 63 without generating voids in the hole 67 formed on the back surface side of the electrode pad 64.

次に、図７（Ｅ）に示すように樹脂６３に覆われた半導体装置６０裏面側から、公知の穴あけ技術により、導電性材料６８の先端を露出させる。穴あけ技術は、特に限定されるものではなく、一例として、レーザによる穴あけを適用することができる。   Next, as shown in FIG. 7E, the tip of the conductive material 68 is exposed from the back side of the semiconductor device 60 covered with the resin 63 by a known drilling technique. The drilling technique is not particularly limited, and as an example, laser drilling can be applied.

さらに、図７（Ｆ）に示すように、めっき技術及び回路形成技術に基づいて、樹脂６３上面の所望の位置に電極パッド６９を形成し、導電性材料６８と電極パッド６９とを接続する。これにより、半導体基板６１の両面のそれぞれに電極パッド６４及び６９が形成され、両電極パッドは導電性材料６８を介して電気的に接続される。したがって、半導体装置６０を重ね合わせて半導体基板６１を積層し、積層された半導体基板６１を相互に電気的に接続することができる。   Further, as shown in FIG. 7F, an electrode pad 69 is formed at a desired position on the upper surface of the resin 63 based on the plating technique and the circuit forming technique, and the conductive material 68 and the electrode pad 69 are connected. As a result, electrode pads 64 and 69 are formed on both surfaces of the semiconductor substrate 61, and both electrode pads are electrically connected via the conductive material 68. Therefore, the semiconductor devices 61 can be stacked and the semiconductor substrates 61 can be stacked, and the stacked semiconductor substrates 61 can be electrically connected to each other.

さらに、図７（Ｆ）に示すように、半導体装置６０の電極パッド６４上にバンプ６２を形成することにより、本実施例の半導体装置６０が得られる。本実施例の半導体装置６０によると、電極パッド６４にかかる応力を緩和することができる。したがって、バンプ６２の材料は、特に限定されず、一例として、従来から用いられているはんだを用いることもできる。   Further, as shown in FIG. 7F, by forming bumps 62 on the electrode pads 64 of the semiconductor device 60, the semiconductor device 60 of this embodiment is obtained. According to the semiconductor device 60 of this embodiment, the stress applied to the electrode pad 64 can be relaxed. Therefore, the material of the bump 62 is not particularly limited, and as an example, a conventionally used solder can be used.

図８は、複数の半導体装置６０を重ね合わせた構造を示す図である。図８（Ａ）を参照すると、本実施例の半導体装置６０によると、複数の半導体基板６１を積層すると同時に、これらの基板を互いに電気的に接続することができる。さらに、図８（Ｂ）を参照すると、本実施例の半導体装置６０は、基板パッド６６が形成された配線基板６５の基板パッド６６上に、フリップチップ接続工法に基づいて実装することもできる。   FIG. 8 is a diagram illustrating a structure in which a plurality of semiconductor devices 60 are overlapped. Referring to FIG. 8A, according to the semiconductor device 60 of the present embodiment, a plurality of semiconductor substrates 61 can be stacked and at the same time, these substrates can be electrically connected to each other. Further, referring to FIG. 8B, the semiconductor device 60 of the present embodiment can be mounted on the substrate pad 66 of the wiring substrate 65 on which the substrate pad 66 is formed based on the flip chip connection method.

以上の記載は実施例に基づいて行ったが、本発明は、上記実施例に限定されるものではない。   Although the above description has been made based on examples, the present invention is not limited to the above examples.

本発明の展開形態に係る半導体装置は、前記半導体素子の内部であって前記突起電極の直下の部分に柱状の穴を有することが好ましい。   The semiconductor device according to the development of the present invention preferably has a columnar hole inside the semiconductor element and immediately below the protruding electrode.

本発明の展開形態に係る半導体装置は、前記柱状の穴が、前記一の面と対向する面から前記一の面に向かって前記半導体素子を貫通することがないように設けられることが好ましい。   The semiconductor device according to a development of the present invention is preferably provided so that the columnar hole does not penetrate the semiconductor element from the surface facing the one surface toward the one surface.

本発明の展開形態に係る半導体装置は、前記一の面と平行な面における前記柱状の穴の断面積が、前記突起電極と前記一の面とが接する部分の面積よりも大きいことが好ましい。   In the semiconductor device according to the development of the present invention, it is preferable that a cross-sectional area of the columnar hole in a plane parallel to the one surface is larger than an area of a portion where the protruding electrode is in contact with the one surface.

本発明の展開形態に係る半導体装置は、前記柱状の穴が樹脂により充填されていることが好ましい。   In the semiconductor device according to the developed embodiment of the present invention, it is preferable that the columnar hole is filled with a resin.

本発明の展開形態に係る半導体装置は、前記樹脂の弾性率が前記半導体素子を構成する材料の弾性率よりも低いことが好ましい。   In the semiconductor device according to the development of the present invention, it is preferable that the elastic modulus of the resin is lower than the elastic modulus of the material constituting the semiconductor element.

本発明の展開形態に係る半導体装置は、前記一の面と対向する面上に前記樹脂部材の弾性率よりも弾性率の高い材料から成る膜を設けることが好ましい。   In the semiconductor device according to the development of the present invention, it is preferable that a film made of a material having a higher elastic modulus than the elastic modulus of the resin member is provided on a surface facing the one surface.

本発明の展開形態に係る半導体装置は、前記柱状の穴が、前記突起電極に対して２以上設けられることが好ましい。   In the semiconductor device according to the development of the present invention, it is preferable that two or more of the columnar holes are provided with respect to the protruding electrode.

本発明の展開形態に係る半導体装置は、前記柱状の穴の形状が、円柱又は角柱であることが好ましい。   In the semiconductor device according to the development of the present invention, it is preferable that the shape of the columnar hole is a cylinder or a prism.

本発明の展開形態に係る半導体集積回路装置は、上記の半導体装置と配線基板とを備えた半導体集積回路装置であって、
前記突起電極と前記配線基板の電極とが電気的に接続されることが好ましい。 A semiconductor integrated circuit device according to a development form of the present invention is a semiconductor integrated circuit device including the semiconductor device and a wiring board.
It is preferable that the protruding electrode and the electrode of the wiring board are electrically connected.

本発明の展開形態に係る半導体装置の製造方法は、前記柱状の穴が、前記一の面と対向する面から前記一の面に向かって前記半導体素子を貫通することがないように設けられることが好ましい。   The method of manufacturing a semiconductor device according to a development mode of the present invention is provided so that the columnar hole does not penetrate the semiconductor element from the surface facing the one surface toward the one surface. Is preferred.

本発明の展開形態に係る半導体装置の製造方法は、前記柱状の穴を、樹脂により充填する工程を含むことが好ましい。   The method for manufacturing a semiconductor device according to the development of the present invention preferably includes a step of filling the columnar holes with a resin.

本発明の展開形態に係る半導体装置の製造方法は、前記一の面と対向する面上に前記樹脂部材の弾性率よりも弾性率の高い材料から成る膜を形成する工程を含むことが好ましい。   The method for manufacturing a semiconductor device according to the development of the present invention preferably includes a step of forming a film made of a material having a higher elastic modulus than the elastic modulus of the resin member on the surface facing the one surface.

本発明の展開形態に係る半導体装置の製造方法は、前記柱状の穴を、前記突起電極に対して２以上設ける工程を含むことが好ましい。   The method for manufacturing a semiconductor device according to the development of the present invention preferably includes a step of providing two or more columnar holes with respect to the protruding electrodes.

１０、２０、３０、４０、５０、６０ 半導体装置
１１、２１ 半導体素子
１２、２２、６２ 突起電極（バンプ）
１３、２３、６３ 樹脂
１４、２４、６４、６９ 電極パッド
１５、２５、６５ 配線基板
１６、２６、６６ 基板パッド
１７、２７、６７ 穴
６１ 半導体基板
２８ 膜
６８ 導電性材料 10, 20, 30, 40, 50, 60 Semiconductor device 11, 21 Semiconductor element 12, 22, 62 Projection electrode (bump)
13, 23, 63 Resin 14, 24, 64, 69 Electrode pads 15, 25, 65 Wiring substrates 16, 26, 66 Substrate pads 17, 27, 67 Hole 61 Semiconductor substrate 28 Film 68 Conductive material

Claims (6)

半導体基板と、
前記半導体基板の第１の面に形成された突起電極と、を備え、
前記半導体基板は、前記突起電極の直下の部分に、前記第１の面の反対側の第２の面から前記第１の面に向かって前記半導体基板を貫通することがないように設けられた柱状の穴を有し、
前記半導体基板と平行な面における前記柱状の穴の断面積は、前記突起電極と前記第１の面とが接する部分の面積よりも大きく、
前記半導体基板の前記突起電極の直下の部分に設けられた穴に含まれる空気または当該穴に充填された材料の弾性率が、前記半導体基板を構成する材料の弾性率よりも低いことを特徴とする、半導体装置。 A semiconductor substrate;
A protruding electrode formed on the first surface of the semiconductor substrate,
The semiconductor substrate is provided in a portion immediately below the protruding electrode so as not to penetrate the semiconductor substrate from the second surface opposite to the first surface toward the first surface. With columnar holes,
A cross-sectional area of the columnar hole in a plane parallel to the semiconductor substrate is larger than an area of a portion where the protruding electrode and the first surface are in contact with each other,
Elastic modulus of the filled air or the holes included in the holes provided in the portion immediately below the protruding electrodes of the semiconductor substrate material, characterized by a low Ikoto than the elastic modulus of the material constituting the semiconductor substrate A semiconductor device. 前記柱状の穴は、樹脂により充填されている、請求項１に記載の半導体装置。   The semiconductor device according to claim 1, wherein the columnar hole is filled with a resin. 前記樹脂の弾性率は、前記半導体素子を構成する材料の弾性率よりも低い、請求項２に記載の半導体装置。   The semiconductor device according to claim 2, wherein an elastic modulus of the resin is lower than an elastic modulus of a material constituting the semiconductor element. 前記第２の面上に前記樹脂部材の弾性率よりも弾性率の高い材料から成る膜を設けた、請求項２または３に記載の半導体装置。   The semiconductor device according to claim 2, wherein a film made of a material having a higher elastic modulus than that of the resin member is provided on the second surface. 前記柱状の穴の形状は、円柱又は角柱である、請求項１ないし４のいずれか１項に記載の半導体装置。   The semiconductor device according to claim 1, wherein a shape of the columnar hole is a cylinder or a prism. 請求項１ないし５のいずれか１項に記載の半導体装置と、
配線基板と、を備え、
前記突起電極と前記配線基板の電極とが電気的に接続されている、半導体集積回路装置。 A semiconductor device according to any one of claims 1 to 5;
A wiring board, and
A semiconductor integrated circuit device, wherein the protruding electrode and the electrode of the wiring board are electrically connected.
JP2009156858A 2008-10-31 2009-07-01 Semiconductor device and manufacturing method of semiconductor device Expired - Fee Related JP5434306B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009156858A JP5434306B2 (en) 2008-10-31 2009-07-01 Semiconductor device and manufacturing method of semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008281410 2008-10-31
JP2008281410 2008-10-31
JP2009156858A JP5434306B2 (en) 2008-10-31 2009-07-01 Semiconductor device and manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2010135736A JP2010135736A (en) 2010-06-17
JP5434306B2 true JP5434306B2 (en) 2014-03-05

Family

ID=42346685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009156858A Expired - Fee Related JP5434306B2 (en) 2008-10-31 2009-07-01 Semiconductor device and manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP5434306B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6610144B2 (en) * 2015-10-07 2019-11-27 富士通株式会社 Method for manufacturing electronic component and electronic device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06268109A (en) * 1993-03-12 1994-09-22 Hitachi Ltd Semiconductor chip and electronic device incorporating same
JP4403424B2 (en) * 2006-11-30 2010-01-27 ソニー株式会社 Solid-state imaging device
JP4937842B2 (en) * 2007-06-06 2012-05-23 ルネサスエレクトロニクス株式会社 Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2010135736A (en) 2010-06-17

Similar Documents

Publication Publication Date Title
US7420814B2 (en) Package stack and manufacturing method thereof
JP4828164B2 (en) Interposer and semiconductor device
JP4901458B2 (en) Electronic component built-in substrate
JP4899406B2 (en) Flip chip type semiconductor device
KR101153693B1 (en) A semiconductor device
JP2008218926A (en) Semiconductor and method of manufacturing the same
US20190279944A1 (en) Semiconductor Substrate Having Stress-Absorbing Surface Layer
WO2011086613A1 (en) Semiconductor device and method for fabricating same
WO2009104668A1 (en) Wiring board and semiconductor device
JP2000269371A (en) Semiconductor device and semiconductor mounting structure member
KR100826988B1 (en) Printed circuit board and flip chip package using the same
JP2012049219A (en) Electronic device
JP2009141169A (en) Semiconductor device
KR20140029268A (en) Method of manufacturing semiconductor device
KR20120058118A (en) Method of fabricating stacked package, and method of mounting stacked package fabricated by the same
JP5973456B2 (en) Semiconductor device
JP2009049218A (en) Semiconductor device, and manufacturing method of semiconductor device
JP2009238854A (en) Mounting structure of semiconductor device, and electronic apparatus using mounting structure
JP4494249B2 (en) Semiconductor device
KR20140012677A (en) Semiconductor device
JP4509673B2 (en) Electronic component, method for manufacturing the same, and electronic device
KR20080079742A (en) Bump structure for semiconductor device
JP5434306B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2024055042A (en) Semiconductor Device
JP2006278771A (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131125

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees