JP2018041989A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2018041989A JP2018041989A JP2017242634A JP2017242634A JP2018041989A JP 2018041989 A JP2018041989 A JP 2018041989A JP 2017242634 A JP2017242634 A JP 2017242634A JP 2017242634 A JP2017242634 A JP 2017242634A JP 2018041989 A JP2018041989 A JP 2018041989A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor memory
- substrate
- nonvolatile semiconductor
- layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、半導体装置に関する。 The present invention relates to a semiconductor device.
従来、コネクタが形成された基板上に、NANDフラッシュメモリなどの不揮発性半導体記憶素子が搭載された半導体装置が用いられている。また、半導体装置には、不揮発性半導体記憶素子の他に、揮発性半導体記憶素子や、不揮発性半導体記憶素子および揮発性半導体素子を制御するコントローラが搭載される。 Conventionally, a semiconductor device is used in which a nonvolatile semiconductor memory element such as a NAND flash memory is mounted on a substrate on which a connector is formed. In addition to the nonvolatile semiconductor memory element, the semiconductor device includes a volatile semiconductor memory element and a controller that controls the nonvolatile semiconductor memory element and the volatile semiconductor element.
このような半導体装置は、その使用環境や規格などに合わせて、基板の形状や大きさが制約される場合があり、例えば、平面視において長方形形状を呈する基板を用いる場合がある。また、近年の半導体装置への小型化の要求により、基板が薄型化する傾向にある。このような、薄型化された長方形形状の基板を用いる場合に、基板の反りを抑えることが求められている。 In such a semiconductor device, the shape and size of the substrate may be restricted in accordance with the usage environment, standards, and the like. For example, a substrate that has a rectangular shape in plan view may be used. In addition, due to recent demands for miniaturization of semiconductor devices, substrates tend to be thinner. When such a thin rectangular substrate is used, it is required to suppress warping of the substrate.
本発明は、基板の反りを抑えることができる半導体装置を提供することを目的とする。 An object of this invention is to provide the semiconductor device which can suppress the curvature of a board | substrate.
本願発明の一態様によれば、半導体装置は、第1の主面と、第1の主面とは反対側を向いた第2の主面を有する基板と、基板の第1の主面に搭載された第1の不揮発性半導体メモリおよび第2の不揮発性半導体メモリと、を備える。また、半導体装置は、第1の不揮発性半導体メモリおよび第2の不揮発性半導体メモリの表面を露出させつつ、第1の不揮発性半導体メモリと第2の不揮発性半導体メモリとの隙間に充填され、第1の不揮発性半導体メモリと第2の不揮発性半導体メモリとを引き寄せる方向に力を発生させる接着部と、を備える。 According to one aspect of the present invention, a semiconductor device includes a first main surface, a substrate having a second main surface facing away from the first main surface, and a first main surface of the substrate. A first non-volatile semiconductor memory and a second non-volatile semiconductor memory. The semiconductor device is filled in a gap between the first nonvolatile semiconductor memory and the second nonvolatile semiconductor memory while exposing the surfaces of the first nonvolatile semiconductor memory and the second nonvolatile semiconductor memory, An adhesive portion that generates a force in a direction in which the first nonvolatile semiconductor memory and the second nonvolatile semiconductor memory are attracted to each other.
以下に添付図面を参照して、本発明の実施の形態にかかる半導体装置を詳細に説明する。なお、これらの実施の形態により本発明が限定されるものではない。 Hereinafter, a semiconductor device according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings. Note that the present invention is not limited to these embodiments.
(第1の実施の形態)
図1は、第1の実施の形態にかかる半導体装置の構成例を示すブロック図である。半導体装置100は、SATAインタフェース(ATA I/F)2などのメモリ接続インタフェースを介してパーソナルコンピュータあるいはCPUコアなどのホスト装置(以下、ホストと略す)1と接続され、ホスト1の外部メモリとして機能する。ホスト1としては、パーソナルコンピュータのCPU、スチルカメラ、ビデオカメラなどの撮像装置のCPUなどがあげられる。また、半導体装置100は、RS232Cインタフェース(RS232C I/F)などの通信インタフェース3を介して、デバッグ用機器200との間でデータを送受信することができる。
(First embodiment)
FIG. 1 is a block diagram illustrating a configuration example of the semiconductor device according to the first embodiment. The
半導体装置100は、不揮発性半導体記憶素子としてのNAND型フラッシュメモリ(以下、NANDメモリと略す)10と、コントローラとしてのドライブ制御回路4と、NANDメモリ10よりも高速記憶動作が可能な揮発性半導体記憶素子であるDRAM20と、電源回路5と、状態表示用のLED6と、ドライブ内部の温度を検出する温度センサ7とを備えている。温度センサ7は、例えばNANDメモリ10の温度を直接または間接的に測定する。ドライブ制御回路4は、温度センサ7による測定結果が一定温度以上となった場合に、NANDメモリ10への情報の書き込みなどを制限して、それ以上の温度上昇を抑制する。
A
電源回路5は、ホスト1側の電源回路から供給される外部直流電源から複数の異なる内部直流電源電圧を生成し、これら内部直流電源電圧を半導体装置100内の各回路に供給する。また、電源回路5は、外部電源の立ち上がりを検知し、パワーオンリセット信号を生成して、ドライブ制御回路4に供給する。
The
図2は、半導体装置100の概略構成を示す平面図である。図3は、半導体装置100の側面図である。電源回路5、DRAM20、ドライブ制御回路4、NANDメモリ10は、配線パターンが形成された基板8上に搭載される。基板8は、平面視において略長方形形状を呈する。略長方形形状を呈する基板8の一方の短辺側には、ホスト1に接続されて、上述したSATAインタフェース2、通信インタフェース3として機能するコネクタ9が設けられている。コネクタ9は、ホスト1から入力された電源を電源回路5に供給する電源入力部として機能する。コネクタ9は、例えばLIFコネクタである。なお、コネクタ9には、基板8の短手方向に沿った中心位置からずれた位置にスリット9aが形成されており、ホスト1側に設けられた突起(図示せず)などと嵌まり合うようになっている。これにより、半導体装置100が表裏逆に取り付けられることを防ぐことができる。
FIG. 2 is a plan view showing a schematic configuration of the
基板8は、合成樹脂を重ねて形成された多層構造になっており、例えば8層構造となっている。なお、基板8の層数は8層に限られない。図4は、基板8の層構成を示す図である。基板8には、合成樹脂で構成された各層(絶縁膜8a)の表面あるいは内層に様々な形状で配線層8bとして配線パターンが形成されている。配線パターンは、例えば銅で形成される。基板8に形成された配線パターンを介して、基板8上に搭載された電源回路5、DRAM20、ドライブ制御回路4、NANDメモリ10同士が電気的に接続される。また、基板の表面(第1層側)と裏面(第8層側)は、保護膜としてソルダーレジスト8cに覆われている。
The
図5は、基板8の各層の配線密度を示す図である。ここで、基板8の層構造の中心線30(図4も参照)よりも表面層側に形成された第1層から第4層までを上層といい、中心線30よりも裏面層側に形成された第5層から第8層までを下層という。
FIG. 5 is a diagram showing the wiring density of each layer of the
基板8の各層に形成された配線層8bは、図5に示すように、信号を送受信する信号層、グランドや電源線となるプレーン層として機能する。そして、各層に形成された配線パターンの配線密度、すなわち、基板8の表面面積に対する配線層が占める割合を、図5に示すように構成している。
As shown in FIG. 5, the
本実施の形態では、グランドとして機能する第8層をプレーン層ではなく網状配線層とすることで、その配線密度を30〜60%に抑えている。ここで、基板8の上層全体での配線密度は約60%となっている。そこで、第8層の配線密度を約30%として配線パターンを形成することで、下層全体での配線密度を約60%とすることができ、上層全体の配線密度と下層全体の配線密度とを略等しくすることができる。なお、第8層の配線密度は、約30〜60%の範囲で調整することで、上層全体の配線密度と略等しくなるようにすればよい。
In the present embodiment, the eighth layer functioning as the ground is not a plane layer but a net-like wiring layer, so that the wiring density is suppressed to 30 to 60%. Here, the wiring density in the entire upper layer of the
図6は、基板8の裏面層(第8層)に形成された配線パターンを示す図である。図6に示すように、基板8の裏面層(第8層)には配線パターンが網状に形成される。このように、基板8の第8層を網状配線層とすることで、プレーン層として形成するよりも配線密度を低く抑えている。
FIG. 6 is a diagram showing a wiring pattern formed on the back surface layer (eighth layer) of the
裏面層に形成される配線層には、半導体装置100から漏れて他の装置へ与えるノイズの影響を軽減するシールド層としての機能も求められる。図8は、基板の裏面層(第8層)に形成された配線パターンのライン幅と間隔について説明するための図である。図8に示すように、ライン幅Lが0.3mm、ライン間隔Sが0.9mmとなる網状配線が基板8の第8層に形成される。このように形成された網状配線では、開口幅Wが0.9×√2=1.27mmとなる。
The wiring layer formed on the back layer is also required to have a function as a shield layer that reduces the influence of noise leaking from the
例えば、3GHzのSATA基本波のような高周波であるノイズに対するシールド効果は、以下のようになる。まず、C=f×λ×√εから、SATA基本波の2次高調波の1/2波長(λ/2)を算出する。ここで、Cは光速であり、3.0×108m/sである。fは2次高調波の周波数であり、6.0×109Hzである。εは比誘電率であり、4.6である。 For example, the shielding effect against high frequency noise such as 3 GHz SATA fundamental wave is as follows. First, the half wavelength (λ / 2) of the second harmonic of the SATA fundamental wave is calculated from C = f × λ × √ε. Here, C is the speed of light, which is 3.0 × 10 8 m / s. f is the frequency of the second harmonic, which is 6.0 × 10 9 Hz. ε is a relative dielectric constant, which is 4.6.
上記条件によれば、λは23.3mmとなり、1/2波長(λ/2)は11.7mmとなる。すなわち、1/2波長(λ/2)は、開口幅W(1.27mm)の約10倍となる。また、λ/20=1.2mmで開口幅Wと略等しくなるため、シールド効果は約−20dBとなる。 According to the above conditions, λ is 23.3 mm, and ½ wavelength (λ / 2) is 11.7 mm. That is, the ½ wavelength (λ / 2) is about 10 times the opening width W (1.27 mm). Further, since λ / 20 = 1.2 mm and substantially equal to the opening width W, the shielding effect is about −20 dB.
図9は、NANDメモリ10の隙間に充填された接着部を示す図である。図9に示すように、NANDメモリ10と基板8との隙間には、合成樹脂材料で構成された接着部31が充填されて、NANDメモリ10と基板8とを接着させている。また、接着部31は、その一部がNANDメモリ10と基板8との隙間からはみ出している。そのはみ出した部分は、基板8の長手方向に沿って並べられたNANDメモリ10同士の隙間に充填される。したがって、接着部31は、NANDメモリ10同士をその側面で接着させている。なお、接着部31は、NANDメモリ10の高さを超えない程度にはみ出しており、NANDメモリ10の表面は露出している。また、図9では、NANDメモリ10の高さの中間部程度まで接着部31を充填させているが、これより低くてもよく、隣接するNANDメモリ10同士に接着部31が接触していればよい。もちろん、図9に示す高さよりも高くなるようにNANDメモリ10間に接着部31を充填してもよい。
FIG. 9 is a diagram illustrating an adhesive portion filled in a gap of the
図10は、基板8の第7層に形成されたスリットを示す図である。図10では、基板8を裏面層側から見た状態を示し、第8層を省略して示している。また、表面層側に実装されたNANDメモリ10を破線で示している。基板8の第7層には、配線層としてプレーン層が形成される。図10に示すように、基板8の第7層にはプレーン層として第7層の略全域に配線パターンを形成しつつ、その一部にスリット32(配線層が形成されていない部分)を設けている。スリット32は、第7層の略全域に形成された配線パターンのうち、NANDメモリ10の隙間に対向する部分に設けられている。
FIG. 10 is a view showing slits formed in the seventh layer of the
図7は、比較例としての基板の各層の配線密度を示す図である。図7の比較例に示すように、従来の基板では、第8層をプレーン層とすることで、配線密度が約90%となっていた。そのため、下層の配線密度が約75%となり、上層の配線密度(約60%)との差が大きくなっている。配線密度が異なることで、基板8の上層全体に占める絶縁膜8a(合成樹脂)と配線部分(銅)との比率が、基板8の下層全体に占める合成樹脂と銅との比率と異なることとなる。これにより、基板8の上層と下層とで熱膨張係数も異なることとなる。この熱膨張係数の違いにより、基板8の温度変化に伴って、基板8の長手方向に沿って表面層側に凸形状(図3における上に凸形状)となるような反りが発生しやすくなる。このような温度変化は、半導体装置100の製造過程で生じやすい。また、近年の半導体装置への小型化の要求により、基板8も薄型化する傾向にあり、このような反りが発生しやすくなっている。
FIG. 7 is a diagram showing the wiring density of each layer of a substrate as a comparative example. As shown in the comparative example of FIG. 7, in the conventional substrate, the wiring density is about 90% by using the eighth layer as a plane layer. Therefore, the lower layer wiring density is about 75%, and the difference from the upper layer wiring density (about 60%) is large. Because the wiring density is different, the ratio of the insulating
一方、本実施の形態では、第8層の配線密度は、約30〜60%の範囲で調整し、上層全体の配線密度と下層全体の配線密度とを略等しくしているので、熱膨張係数も略等しくなる。そのため、基板8に反りが発生するのを抑制することができる。また、中心線30(図4も参照)から最も離れた第8層で配線密度を調整しているので、反りを抑制するためのモーメントをより大きく発生させることができる。
On the other hand, in the present embodiment, the wiring density of the eighth layer is adjusted in a range of about 30 to 60%, and the wiring density of the entire upper layer is made substantially equal to the wiring density of the entire lower layer. Are also approximately equal. Therefore, it is possible to prevent the
また、基板8の第8層で配線密度を調整しているので、信号層のように配線レイアウトに制限のある層で配線密度の調整をする場合に比べて、配線設計が容易になり、コストの抑制を図ることができる。
In addition, since the wiring density is adjusted in the eighth layer of the
また、隣接するNANDメモリ10同士の隙間に接着部31が充填されるので、接着部31の結合力により、矢印Xに示すようなNANDメモリ10同士を引き寄せる力が発生する。このNANDメモリ10同士を引き寄せる力は、凸形状となるように基板8を反らせる力に対抗する力となるので、基板8の反りの発生を抑制することができる。
Further, since the
また、基板8の第7層の略全域に形成された配線パターンのうち、NANDメモリ10の隙間に対向する部分に設けられているため、スリット32部分で配線パターンの結合力が弱まる。そのため、NANDメモリ10同士の隙間に接着部31が充填されることによって生じる力(図9の矢印Xも参照)に対抗する力が弱まり、基板8の反りの発生をより一層効果的に抑制することができる。
Further, among the wiring patterns formed over substantially the entire seventh layer of the
なお、本実施の形態では、基板8の下層全体の配線密度を調整するために、第8層の配線層を網状配線層にしているが、これに限られず、例えばライン上に配線層を形成してもよい。また、下層のうち第8層以外の層、すなわち第5層から第7層までの配線層の配線密度を調整して、下層全体としての配線密度を調整してもよい。もちろん、第5層から第8層までのすべての層で配線密度を調整して、下層全体としての配線密度を調整してもよい。
In the present embodiment, in order to adjust the wiring density of the entire lower layer of the
また、スリット32が形成される層は第7層に限らない。下層のうち第7層以外の層、すなわち第5層から第6層および第8層にスリットが形成されてもよい。
The layer in which the
(第2の実施の形態)
図11は、第2の実施の形態にかかる半導体装置が備える基板の層構成を示す図である。本実施の形態では、基板8の第8層の外側に、9層目の層として最外層を設けている。そして、最外層の全域を銅箔で覆ってシールド層としている。このように、最外層の全域を銅箔で覆うことで、半導体装置からのノイズの漏れをより確実に防ぐことができる。なお、9層目よりも内側の層の全域を銅箔で覆ってシールド層としてもよい。
(Second Embodiment)
FIG. 11 is a diagram illustrating a layer configuration of a substrate included in the semiconductor device according to the second embodiment. In the present embodiment, the outermost layer is provided as the ninth layer outside the eighth layer of the
(第3の実施の形態)
図12は、第3の実施の形態にかかる半導体装置の搬送方法に用いる保持部材の外観斜視図である。図13は、図12に示す保持部材が箱に収納された状態を示す断面図である。本実施の形態では、半導体装置100を保持部材50で梱包して搬送する。保持部材50は、経時変化による基板8の反りを抑制する。
(Third embodiment)
FIG. 12 is an external perspective view of a holding member used in the method for transporting a semiconductor device according to the third embodiment. FIG. 13 is a cross-sectional view showing a state where the holding member shown in FIG. 12 is housed in a box. In the present embodiment, the
保持部材50は、挟持部51と連結部52とを備える。1つの保持部材50に対して2つの挟持部51が設けられる。挟持部51は、基板8の長手方向に沿った部分を挟み込んで保持する。基板8を両側から保持するために、1つの保持部材50に対して2つの挟持部51が設けられる。挟持部51は、断面U字状に形成されて、その隙間に基板8の長手方向に沿った部分を挟み込む。挟持部51は、経時変化に伴って基板8の長手方向に沿った反りを生じさせる力に対抗して、基板8の反りを抑制する。したがって、挟持部51は、基板8を反らせようとする力に対抗できる強度で形成される。
The holding
また、基板8の反りを抑制するために、基板8を保持している状態で、基板8に挟持部51が密着していることが好ましい。挟持部51に形成される隙間を、例えば、基板8の厚さよりも僅かに狭く形成し、その隙間を押し広げながら基板8を挟持部51に差し込むように構成してもよい。また、基板8と略等しい幅や僅かに広い幅で形成し、その隙間に簡単に基板8を差し込めるように構成してもよい。
Further, in order to suppress the warpage of the
連結部52は、2つの挟持部51を連結する。これにより、保持部材50を一体化することができる。連結部52は、図13に示すように、複数の半導体装置100を箱内に収納した際に、半導体装置100同士の間隔を保持し、搬送時に半導体装置100に加わる衝撃を緩和する緩衝材としても機能する。
The connecting
なお、挟持部51には、それぞれに間隔保持部53が形成されている。間隔保持部53は、挟持部51に対して連結部52が設けられた側の反対側に延びるように形成される。間隔保持部53は、図13に示すように、複数の半導体装置100を箱内に収納した際に、半導体装置100同士の間隔を保持し、搬送時に半導体装置100に加わる衝撃を緩和する緩衝材として機能する。
In addition, the holding |
なお、本実施の形態では、挟持部51が基板8を挟み込むとして説明しているが、基板8には、例えば抵抗やコンデンサなどの電子部品(図示せず)、NANDメモリ10などが実装される。したがって、基板8の周囲部分に電子部品などが実装されている場合には、基板8と電子部品などを合わせて挟み込むことができる幅で挟持部51を形成すればよい。
In the present embodiment, the sandwiching
図14は、第3の実施の形態の変形例にかかる保持部材50の正面図である。本変形例では、挟持部51が固定部51aと可動部51bを有して構成される。固定部51aと可動部51bは、挟持部51に形成される隙間の底にあたる部分で回転可能に連結されており、可動部51bを開閉することができる。
FIG. 14 is a front view of a holding
可動部51bのそれぞれには、閉止部55が形成されている。閉止部55は、図14に示すように、可動部51bを閉じた際に互いに引っ掛かりあって、可動部51bが閉じた状態を保持している。また、可動部51bが閉じた状態であることで、挟持部51に形成される隙間の幅が一定に保たれる。
A closing
図15は、図14に示す保持部材50の可動部51bを開いた状態を示す図である。図15に示すように、可動部51bを開くことで、挟持部51の隙間を広げることができる。挟持部51の隙間を広げた状態で、固定部51aの上に半導体装置100を載置し、可動部51bを閉じれば、隙間を押し広げながら半導体装置100を挟持部51に差し込む場合に比べて容易に半導体装置100を保持部材50に保持させることができる。
FIG. 15 is a view showing a state in which the
1 ホスト、2 SATAインタフェース(ATA /IF)、3 通信インタフェース、4 ドライブ制御回路(コントローラ)、5 電源回路、7 温度センサ、8 基板、8a 絶縁膜、8b 配線層、9 コネクタ、9a スリット、10 NANDメモリ(NAND型フラッシュメモリ,不揮発性半導体記憶素子)、20 DRAM(揮発性半導体記憶素子)、30 中心線、31 接着部、32 スリット、50 保持部材、51 挟持部、52 連結部、53 間隔保持部、55 閉止部、100 半導体装置、200 デバッグ用機器。 1 host, 2 SATA interface (ATA / IF), 3 communication interface, 4 drive control circuit (controller), 5 power supply circuit, 7 temperature sensor, 8 substrate, 8a insulating film, 8b wiring layer, 9 connector, 9a slit, 10 NAND memory (NAND flash memory, non-volatile semiconductor memory element), 20 DRAM (volatile semiconductor memory element), 30 center line, 31 adhesive part, 32 slit, 50 holding member, 51 clamping part, 52 connecting part, 53 interval Holding unit, 55 closing unit, 100 semiconductor device, 200 debugging device.
Claims (5)
前記基板の前記第1の主面に搭載された第1の不揮発性半導体メモリおよび第2の不揮発性半導体メモリと、
前記第1の不揮発性半導体メモリおよび前記第2の不揮発性半導体メモリの表面を露出させつつ、前記第1の不揮発性半導体メモリと前記第2の不揮発性半導体メモリとの隙間に充填され、前記第1の不揮発性半導体メモリと前記第2の不揮発性半導体メモリとを引き寄せる方向に力を発生させる接着部と、
を備える半導体装置。 A substrate having a first main surface and a second main surface facing away from the first main surface;
A first nonvolatile semiconductor memory and a second nonvolatile semiconductor memory mounted on the first main surface of the substrate;
The gap between the first nonvolatile semiconductor memory and the second nonvolatile semiconductor memory is filled while exposing the surfaces of the first nonvolatile semiconductor memory and the second nonvolatile semiconductor memory. An adhesive portion that generates force in a direction in which the nonvolatile semiconductor memory of 1 and the second nonvolatile semiconductor memory are attracted;
A semiconductor device comprising:
前記基板の層構造の中心線よりも前記第2の主面側に形成された前記配線層において前記第1の不揮発性半導体メモリと前記第2の不揮発性半導体メモリの隙間に対向する部分の少なくとも一部にスリットが形成されている請求項1に記載の半導体装置。 The substrate includes a wiring layer provided on the first main surface, a wiring layer provided on the second main surface, a plurality of wiring layers formed as inner layers, and a plurality of wiring layers provided between these wiring layers, respectively. A gap between the first nonvolatile semiconductor memory and the second nonvolatile semiconductor memory in the wiring layer formed on the second main surface side of the center line of the layer structure of the substrate. The semiconductor device according to claim 1, wherein a slit is formed in at least a part of a portion facing the substrate.
前記基板の短手方向に沿った辺に設けられ外部機器と接続するためのコネクタと、前記コネクタと電気的に接続され前記第1の不揮発性半導体メモリおよび前記第2の不揮発性半導体メモリを制御し前記基板の前記第1の主面に搭載されたコントローラと、をさらに備え、
前記第1の不揮発性半導体メモリおよび前記第2の不揮発性半導体メモリは、平面視において、前記コントローラの位置から見て前記コネクタと反対側に設けられる請求項1または請求項2に記載の半導体装置。 The substrate has a substantially rectangular shape in plan view,
A connector provided on a side along the short direction of the substrate for connecting to an external device, and the first nonvolatile semiconductor memory and the second nonvolatile semiconductor memory electrically connected to the connector and controlling the first nonvolatile semiconductor memory And a controller mounted on the first main surface of the substrate,
3. The semiconductor device according to claim 1, wherein the first nonvolatile semiconductor memory and the second nonvolatile semiconductor memory are provided on a side opposite to the connector when viewed from the position of the controller in a plan view. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017242634A JP6511123B2 (en) | 2017-12-19 | 2017-12-19 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017242634A JP6511123B2 (en) | 2017-12-19 | 2017-12-19 | Semiconductor device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015252510A Division JP6270805B2 (en) | 2015-12-24 | 2015-12-24 | Semiconductor device and system |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019071376A Division JP2019125806A (en) | 2019-04-03 | 2019-04-03 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018041989A true JP2018041989A (en) | 2018-03-15 |
JP6511123B2 JP6511123B2 (en) | 2019-05-15 |
Family
ID=61626570
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017242634A Active JP6511123B2 (en) | 2017-12-19 | 2017-12-19 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6511123B2 (en) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08195566A (en) * | 1995-01-12 | 1996-07-30 | Hitachi Ltd | Multilayer electronic board, method of manufacture and arithmetic processing board |
JPH10154774A (en) * | 1996-11-26 | 1998-06-09 | Hitachi Ltd | Semiconductor module |
JP2003258189A (en) * | 2002-03-01 | 2003-09-12 | Toshiba Corp | Semiconductor device and method of manufacturing the same |
JP2007149829A (en) * | 2005-11-25 | 2007-06-14 | Fujifilm Corp | Electronic component mounting substrate |
JP2009163409A (en) * | 2007-12-28 | 2009-07-23 | Toshiba Corp | Semiconductor memory |
JP2010097686A (en) * | 2008-10-14 | 2010-04-30 | Samsung Electronics Co Ltd | Inspection method of solid-state drive having removable auxiliary inspection terminal |
-
2017
- 2017-12-19 JP JP2017242634A patent/JP6511123B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08195566A (en) * | 1995-01-12 | 1996-07-30 | Hitachi Ltd | Multilayer electronic board, method of manufacture and arithmetic processing board |
JPH10154774A (en) * | 1996-11-26 | 1998-06-09 | Hitachi Ltd | Semiconductor module |
JP2003258189A (en) * | 2002-03-01 | 2003-09-12 | Toshiba Corp | Semiconductor device and method of manufacturing the same |
JP2007149829A (en) * | 2005-11-25 | 2007-06-14 | Fujifilm Corp | Electronic component mounting substrate |
JP2009163409A (en) * | 2007-12-28 | 2009-07-23 | Toshiba Corp | Semiconductor memory |
JP2010097686A (en) * | 2008-10-14 | 2010-04-30 | Samsung Electronics Co Ltd | Inspection method of solid-state drive having removable auxiliary inspection terminal |
Also Published As
Publication number | Publication date |
---|---|
JP6511123B2 (en) | 2019-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5579108B2 (en) | Semiconductor device | |
JP5869058B2 (en) | Semiconductor device and system | |
JP6511123B2 (en) | Semiconductor device | |
JP6270805B2 (en) | Semiconductor device and system | |
JP7163464B2 (en) | semiconductor equipment | |
JP5583262B2 (en) | Semiconductor device and system | |
JP6942227B2 (en) | Semiconductor device | |
JP5458206B2 (en) | Semiconductor device | |
JP2019125806A (en) | Semiconductor device | |
TWI831121B (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171219 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180814 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20180905 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181012 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190312 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190405 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6511123 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |