JP2007147527A - Visual inspection apparatus - Google Patents

Visual inspection apparatus Download PDF

Info

Publication number
JP2007147527A
JP2007147527A JP2005344862A JP2005344862A JP2007147527A JP 2007147527 A JP2007147527 A JP 2007147527A JP 2005344862 A JP2005344862 A JP 2005344862A JP 2005344862 A JP2005344862 A JP 2005344862A JP 2007147527 A JP2007147527 A JP 2007147527A
Authority
JP
Japan
Prior art keywords
image
defect
inspection apparatus
display
appearance inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005344862A
Other languages
Japanese (ja)
Other versions
JP4699883B2 (en
Inventor
Kazuya Hayashi
和也 林
Yoshiyuki Momiyama
善幸 籾山
Michio Nakano
道夫 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp, Hitachi High Tech Corp filed Critical Hitachi High Technologies Corp
Priority to JP2005344862A priority Critical patent/JP4699883B2/en
Publication of JP2007147527A publication Critical patent/JP2007147527A/en
Application granted granted Critical
Publication of JP4699883B2 publication Critical patent/JP4699883B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Image Processing (AREA)
  • Image Analysis (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To improve inspection efficiency for a visual inspection apparatus for semiconductors which employs electron beam in its image detection system. <P>SOLUTION: The visual inspection apparatus has an image selecting circuit, a video signal converter and a defect-indicating display, and displays acquired images, in-processing of various images and review-use images in real time, and further has an image clipping function section and an image coupling function section, thereby displaying a defect image, such that a detected defect will always be positioned at the center or at a fixed point. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、半導体ウェーハ上にチップを形成する際のパターン検査工程に用いる外観検査装置に関し、特にパターン検査時の画像処理技術に関する。   The present invention relates to an appearance inspection apparatus used in a pattern inspection process when a chip is formed on a semiconductor wafer, and more particularly to an image processing technique during pattern inspection.

半導体ウェーハ上に形成されたチップの外観検査では、各チップの形状が同一であることを利用して、前回取得したチップの画像を参照画像、今回取得した画像を検出画像として、２つのチップの画像を比較し、両者に差がある場合を欠陥候補として、欠陥情報と欠陥画像を出力する。外観検査装置の構成、動作に関する例は、特許第３１３９９９８号公報、特開２００５−１３４９７６号公報に記載されている。   In the appearance inspection of the chip formed on the semiconductor wafer, by utilizing the fact that the shape of each chip is the same, the image of the chip acquired last time is used as a reference image, and the image acquired this time is used as a detection image. The images are compared, and when there is a difference between the two, the defect information and the defect image are output as defect candidates. Examples relating to the configuration and operation of the appearance inspection apparatus are described in Japanese Patent No. 3139998 and Japanese Patent Application Laid-Open No. 2005-134976.

図１８は、従来の半導体ウェーハ外観検査装置の構成を示す図である。外観検査装置は、画像取得装置２００、画像処理装置１００、操作卓３００から構成されている。画像取得装置２００は、半導体ウェーハ上に形成されたチップの像をセンサ２１０で取り込み、Ａ／Ｄ変換器２２０でデジタル画像に変換し、画像処理装置１００にデータを送る。図１８では３チャネルの例で記載しているが、並列化によるスループット向上のため、１６チャネル並列や３２チャネル並列化を行っている。   FIG. 18 is a diagram showing a configuration of a conventional semiconductor wafer visual inspection apparatus. The appearance inspection apparatus includes an image acquisition apparatus 200, an image processing apparatus 100, and a console 300. The image acquisition apparatus 200 captures an image of a chip formed on a semiconductor wafer with a sensor 210, converts the image into a digital image with an A / D converter 220, and sends data to the image processing apparatus 100. Although FIG. 18 shows an example of three channels, 16-channel parallelism and 32-channel parallelization are performed in order to improve throughput by parallelization.

画像処理装置１００では、画像取得装置２００から送られてきたウェーハの画像を画像メモリ１１０に保持し、前回取得したチップの画像（参照画像）と今回取得した画像（検出画像）が揃うと欠陥位置検出部１２０に画像を送り、欠陥位置検出部１２０は検出画像、参照画像の位置を合わせ、差分抽出により欠陥候補位置を特定する。特徴量計算部１３０は、欠陥があると判断した画像を用いて欠陥の面積や投影長を算出する。集計処理部１４０は、各チャネルで検出した欠陥の情報を収集し、操作卓３００に情報（欠陥テキスト情報）を送る。これら一連の動作はパイプライン動作をし、画像取得装置２００は決められた範囲の画像を取得し続け、画像処理装置１００は欠陥の検出動作を続ける。操作卓３００では送られてきた欠陥情報をもとに、図１９に示すように、操作ディスプレイ３１０にウェーハ上の欠陥位置をリアルタイムでプロットしていく。これにより検査の進捗状況もわかる。   In the image processing apparatus 100, the image of the wafer sent from the image acquisition apparatus 200 is held in the image memory 110, and when the previously acquired chip image (reference image) and the currently acquired image (detected image) are aligned, the defect position is detected. The image is sent to the detecting unit 120, and the defect position detecting unit 120 matches the positions of the detected image and the reference image, and specifies the defect candidate position by difference extraction. The feature amount calculation unit 130 calculates the defect area and the projection length using the image determined to have a defect. The totalization processing unit 140 collects information on defects detected in each channel and sends information (defect text information) to the console 300. A series of these operations is a pipeline operation, the image acquisition apparatus 200 continues to acquire an image in a predetermined range, and the image processing apparatus 100 continues the defect detection operation. On the console 300, the defect position on the wafer is plotted in real time on the operation display 310 as shown in FIG. 19 based on the defect information sent. This also shows the progress of the inspection.

画像処理装置１００は欠陥が存在する画像（欠陥画像情報）を操作卓３００に送り、操作卓３００は、ハードディスクまたはメモリで構成された欠陥情報ファイル装置３２０に欠陥画像情報を保存する。欠陥画像情報は欠陥テキスト情報に比べデータ量が多く、検出する欠陥数に依存するが欠陥画像情報を欠陥情報ファイル装置３２０に格納するためには時間を要する。格納した画像は検査終了後のレビューに使用する。この一例は特開２００５−１１６７６８号公報に記載がある。
特許第３１３９９９８号公報 特開２００５−１３４９７６号公報 特開２００５−１１６７６８号公報 The image processing apparatus 100 sends an image in which a defect exists (defect image information) to the console 300, and the console 300 stores the defect image information in a defect information file device 320 constituted by a hard disk or a memory. The defect image information has a larger data amount than the defect text information and depends on the number of defects to be detected, but it takes time to store the defect image information in the defect information file device 320. The stored image is used for review after inspection. An example of this is described in JP-A-2005-116768.
Japanese Patent No. 3139998 JP 2005-134976 A JP-A-2005-116768

半導体ウェーハ上に形成される回路の微細化が進むと、半導体ウェーハ外観検査装置においても１画素寸法を小さくすることで対応するが、このことで処理すべき画像のデータ量は増大する。半導体ウェーハの大口径化も進んでおり、このことも処理すべき画像のデータ量を増大させる。取得すべき画像が増えるということは検査にかかる時間が増えるということであり、処理すべきデータ量が増えることはやはり検査にかかる時間が増えるということである。各部の高速化を行ってはいるが、電子線を用いた現状の半導体ウェーハ外観検査装置の例では、１枚のウェーハにかかる検査処理時間は４０分から６０分程度であり、レビューを含めた検査のトータル時間が長くなる。半導体ウェーハ外観検査装置における検査では、各種パラメータを設定して検出したい欠陥を対象に検査を行うが、検査処理時間が長くかかるため、設定したパラメータが間違っていた場合、それに気がつくまでの時間も長くなり、検査効率を下げる原因となる。   If the circuit formed on the semiconductor wafer is miniaturized, the semiconductor wafer appearance inspection apparatus can cope with this by reducing the size of one pixel, but this increases the data amount of the image to be processed. The diameter of semiconductor wafers is also increasing, and this also increases the amount of image data to be processed. An increase in the number of images to be acquired means an increase in the time required for the inspection, and an increase in the amount of data to be processed also means an increase in the time required for the inspection. Although the speed of each part is increased, in the example of the current semiconductor wafer appearance inspection apparatus using an electron beam, the inspection processing time for one wafer is about 40 to 60 minutes, and inspection including a review is performed. The total time of becomes longer. In the inspection of semiconductor wafer visual inspection equipment, various parameters are set and inspection is performed on the defect to be detected. However, it takes a long time for the inspection process, so if the set parameter is wrong, it takes a long time to notice it. This causes a decrease in inspection efficiency.

本発明の目的は、検査効率を向上することのできる外観検査装置を提供することを目的とする。   An object of the present invention is to provide an appearance inspection apparatus capable of improving inspection efficiency.

前記目的を達成するため、本発明では、検査開始から検査終了までの時間にも、取得した画像や処理途中の各種画像、レビュー用の画像をリアルタイムで表示する。表示する画像は、人間の目にみせるため０．５秒程度から数秒で切り替えていく。検出した欠陥が多い場合、そのすべてをリアルタイムに表示することはできないが、検査用の各種パラメータが正しく設定できていたかの確認や、表示される欠陥をリアルタイムに見ていくことで、存在する欠陥のおおまかな傾向を把握することができ、その後の欠陥のレビューを効率よく行うことが可能となる。   In order to achieve the above object, in the present invention, the acquired image, various images being processed, and the image for review are displayed in real time during the time from the start of the inspection to the end of the inspection. The image to be displayed is switched from about 0.5 seconds to several seconds so that it can be seen by human eyes. When there are many detected defects, it is not possible to display all of them in real time, but by checking whether various parameters for inspection have been set correctly and looking at the displayed defects in real time, A general tendency can be grasped, and subsequent defect reviews can be performed efficiently.

さらに画像切出し機能部、画像結合機能部を持ち、検出した欠陥を中心または特定点を基準にして画像メモリから画像を切り出し、チャネルに分断されているときはそれを結合することで、画面に欠陥画像を表示した場合に、切り替わっていく画面において欠陥の位置が一定になるために、より見やすくレビューができるようになる。   In addition, it has an image cutout function unit and an image combination function unit, which cuts out an image from the image memory with the detected defect as the center or a specific point as a reference, and when it is divided into channels, it combines it to create a defect on the screen When the image is displayed, the position of the defect is constant on the screen to be switched, so that the review can be performed more easily.

本発明によれば、検査用の各種パラメータが正しく設定できていたかの確認や、欠陥のおおまかな傾向を把握することができ、その後の欠陥のレビューを効率よく行うことが可能となる。また、切り替わっていく画面上において一定の位置に欠陥の画像が表示されるため操作性が向上する。   According to the present invention, it is possible to confirm whether various parameters for inspection have been set correctly and to grasp a general tendency of defects, and it is possible to efficiently review subsequent defects. In addition, since the defect image is displayed at a fixed position on the screen to be switched, the operability is improved.

以下、図面を参照して本発明の実施の形態を説明する。
図１は、本発明による外観検査装置の一実施例を示す概略図である。この外観検査装置は、画像取得装置２００、画像処理装置１００及び操作卓３００を有する。画像取得装置２００は、センサ２１０、Ａ／Ｄ変換器２２０を有する。画像処理装置１００は、画像メモリ１１０、欠陥位置検出部１２０、特徴量計算部１３０、集計処理部１４０、ビデオ信号変換器１５０、画像選択回路１６０を有する。操作卓３００は、操作ディスプレイ３１０、欠陥情報ファイル装置３２０、欠陥表示ディスプレイ３３０を有する。 Embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 is a schematic view showing an embodiment of an appearance inspection apparatus according to the present invention. The appearance inspection apparatus includes an image acquisition apparatus 200, an image processing apparatus 100, and an operation console 300. The image acquisition device 200 includes a sensor 210 and an A / D converter 220. The image processing apparatus 100 includes an image memory 110, a defect position detection unit 120, a feature amount calculation unit 130, a totalization processing unit 140, a video signal converter 150, and an image selection circuit 160. The console 300 includes an operation display 310, a defect information file device 320, and a defect display display 330.

画像取得装置２００は、半導体ウェーハ上に形成されたチップの像をセンサ２１０で取り込み、Ａ／Ｄ変換器２２０でデジタル画像に変換し、画像処理装置１００にデータを送る。画像処理装置１００では、画像取得装置２００から送られてきた画像を画像メモリ１１０に保持し、前回取得したチップの画像（参照画像）と今回取得した画像（検出画像）が揃うと欠陥位置検出部１２０に画像を送り、欠陥位置検出部１２０は検出画像、参照画像の位置を合わせ、差分抽出により欠陥候補位置を特定する。特徴量計算部１３０は、欠陥があると判断した画像を用いて欠陥の面積や投影長を算出する。集計処理部１４０では、各チャネルで検出した欠陥の情報を収集し、操作卓３００に情報（欠陥テキスト情報）を送る。各チャネルの特徴量計算部１３０から出力された画像を画像選択回路１６０にて選択し、ビデオ信号変換器１５０でデジタルデータからビデオ信号に変換し、欠陥表示ディスプレイ３３０に表示する。   The image acquisition apparatus 200 captures an image of a chip formed on a semiconductor wafer with a sensor 210, converts the image into a digital image with an A / D converter 220, and sends data to the image processing apparatus 100. In the image processing apparatus 100, the image sent from the image acquisition apparatus 200 is held in the image memory 110, and when the previously acquired chip image (reference image) and the currently acquired image (detected image) are aligned, the defect position detection unit. The image is sent to 120, and the defect position detection unit 120 matches the positions of the detected image and the reference image, and specifies the defect candidate position by difference extraction. The feature amount calculation unit 130 calculates the defect area and the projection length using the image determined to have a defect. The aggregation processing unit 140 collects information on defects detected in each channel and sends information (defect text information) to the console 300. An image output from the feature amount calculation unit 130 of each channel is selected by the image selection circuit 160, converted from digital data to a video signal by the video signal converter 150, and displayed on the defect display 330.

このときの画像選択の方法としては、時間的に最新の画像を選択する方法、チャネルを順次切り替えてそのとき存在する画像を選択する方法、全チャネルの画像を蓄えておきチャネル順に画像を選択する方法等がある。これら一連の動作はパイプライン動作をし、画像取得装置２００は決められた範囲の画像を取得し続け、画像処理装置１００は欠陥の検出動作を続ける。欠陥表示ディスプレイ３３０は、欠陥が存在しない場合は欠陥画像の表示を更新しないが、欠陥が存在する場合には予め指定された一定の周期で欠陥画像の表示を更新していく。人間の目にみせる表示更新周期であるため、検出した欠陥の数が多かった場合、検出した欠陥をすべて表示することはできないが、検査に合わせてリアルタイムに欠陥を表示することが可能となる。欠陥画像の表示周期の指定方法は、検査対象ウェーハにどのような検査を行うかを指定する検査レシピに設定する方法や、マンマシンインターフェースとなっている操作卓３００にて表示周期を指定する方法等がある。欠陥画像の表示周期としては０.５秒から１０秒程度が妥当と考えられる。   As the image selection method at this time, a method of selecting the latest image in time, a method of sequentially switching channels and selecting an image existing at that time, storing images of all channels, and selecting images in order of channels There are methods. A series of these operations is a pipeline operation, the image acquisition apparatus 200 continues to acquire an image in a predetermined range, and the image processing apparatus 100 continues the defect detection operation. The defect display 330 does not update the display of the defect image when there is no defect, but updates the display of the defect image at a predetermined period specified when there is a defect. Since the display update cycle is visible to the human eye, if the number of detected defects is large, not all detected defects can be displayed, but defects can be displayed in real time in accordance with the inspection. The defect image display cycle designation method is a method for setting an inspection recipe for designating what kind of inspection is performed on the inspection target wafer, or a method for designating the display cycle on the console 300 serving as a man-machine interface. Etc. It is considered that the display period of the defect image is about 0.5 to 10 seconds.

図２は、本発明による外観検査装置の他の実施例を示す概略図である。この外観検査装置は、画像取得装置２００、画像処理装置１００、操作卓３００を有する。画像取得装置２００は、センサ２１０、Ａ／Ｄ変換器２２０を有する。画像処理装置１００は、画像メモリ１１０、欠陥位置検出部１２０、特徴量計算部１３０、集計処理部１４０、ビデオ信号変換器１５０、画像選択回路１６０を有する。操作卓３００は、操作ディスプレイ３１０、欠陥情報ファイル装置３２０、欠陥表示ディスプレイ３３０を有する。本実施例の外観検査装置は、画像メモリ１１０から画像を画像選択回路１６０に送る構成のため、画像取得装置２００で取得した検出画像を欠陥表示ディスプレイ３３０にリアルタイムに表示することが可能となる。   FIG. 2 is a schematic view showing another embodiment of the appearance inspection apparatus according to the present invention. The appearance inspection apparatus includes an image acquisition apparatus 200, an image processing apparatus 100, and a console 300. The image acquisition device 200 includes a sensor 210 and an A / D converter 220. The image processing apparatus 100 includes an image memory 110, a defect position detection unit 120, a feature amount calculation unit 130, a totalization processing unit 140, a video signal converter 150, and an image selection circuit 160. The console 300 includes an operation display 310, a defect information file device 320, and a defect display display 330. Since the appearance inspection apparatus according to the present embodiment is configured to send an image from the image memory 110 to the image selection circuit 160, the detected image acquired by the image acquisition apparatus 200 can be displayed on the defect display display 330 in real time.

図３は、本発明による外観検査装置の他の実施例を示す概略図である。この外観検査装置は、画像取得装置２００、画像処理装置１００、操作卓３００を有する。画像取得装置２００は、センサ２１０、Ａ／Ｄ変換器２２０を有する。画像処理装置１００は、画像メモリ１１０、欠陥位置検出部１２０、特徴量計算部１３０、集計処理部１４０、ビデオ信号変換器１５０、画像選択回路１６０を有する。操作卓３００は、操作ディスプレイ３１０、欠陥情報ファイル装置３２０を有する。本実施例の外観検査装置は、ビデオ信号変換器１５０から出力されるビデオ信号を操作ディスプレイ３１０に入力することにより、図４に示すように、ウェーハ全面における欠陥位置表示と欠陥画像の表示を同時にリアルタイム更新で表示することが可能となる。   FIG. 3 is a schematic view showing another embodiment of the appearance inspection apparatus according to the present invention. The appearance inspection apparatus includes an image acquisition apparatus 200, an image processing apparatus 100, and a console 300. The image acquisition device 200 includes a sensor 210 and an A / D converter 220. The image processing apparatus 100 includes an image memory 110, a defect position detection unit 120, a feature amount calculation unit 130, a totalization processing unit 140, a video signal converter 150, and an image selection circuit 160. The console 300 includes an operation display 310 and a defect information file device 320. The visual inspection apparatus of the present embodiment inputs the video signal output from the video signal converter 150 to the operation display 310, thereby simultaneously displaying the defect position display and the defect image display on the entire wafer surface as shown in FIG. It is possible to display with real-time update.

図５は、本発明による外観検査装置の他の実施例を示す概略図である。この外観検査装置は、画像取得装置２００、画像処理装置１００、操作卓３００を有する。画像取得装置２００は、センサ２１０、Ａ／Ｄ変換器２２０を有する。画像処理装置１００は、画像メモリ１１０、欠陥位置検出部１２０、特徴量計算部１３０、集計処理部１４０、ビデオ信号変換器１５０、画像選択回路１６０に加えて、画像結合機能部１７０及び切出し機能部１８０を有する。操作卓３００は、操作ディスプレイ３１０、欠陥情報ファイル装置３２０、欠陥表示ディスプレイ３３０を有する。   FIG. 5 is a schematic view showing another embodiment of the appearance inspection apparatus according to the present invention. The appearance inspection apparatus includes an image acquisition apparatus 200, an image processing apparatus 100, and a console 300. The image acquisition device 200 includes a sensor 210 and an A / D converter 220. In addition to the image memory 110, the defect position detection unit 120, the feature amount calculation unit 130, the totalization processing unit 140, the video signal converter 150, and the image selection circuit 160, the image processing apparatus 100 includes an image combination function unit 170 and a cutout function unit. 180. The console 300 includes an operation display 310, a defect information file device 320, and a defect display display 330.

本実施例の外観検査装置は、特徴量計算部１３０から欠陥の位置情報を切出し機能部１８０に送り、切出し機能部１８０は欠陥位置情報をもとに画像メモリ１１０から欠陥を中心にした画像を切り出す。切り出された画像は画像結合機能部１７０で結合されて画像選択回路１６０に送られ、ビデオ信号変換器１５０でデジタルデータからビデオ信号に変換され、欠陥表示ディスプレイ３３０に表示される。このことにより、欠陥の中心を表示画面の中心に表示することが可能となる。   The appearance inspection apparatus according to the present embodiment sends defect position information from the feature amount calculation unit 130 to the cutout function unit 180, and the cutout function unit 180 extracts an image centered on the defect from the image memory 110 based on the defect position information. cut. The cut out images are combined by the image combining function unit 170 and sent to the image selection circuit 160, converted from digital data to a video signal by the video signal converter 150, and displayed on the defect display 330. As a result, the center of the defect can be displayed at the center of the display screen.

画像をチャネルに分割して並列処理する外観検査装置では、図６に示すように、入力画像はチャネル分割され、さらに画像処理装置内部の処理単位に分割されるため、入力画像は一定の矩形領域に分割される。図６に示す黒丸●の位置に欠陥が存在した場合、リアルタイム表示する画像は太線で囲った領域となり、表示画像において欠陥は左上に位置するようになる。このとき、連続に表示を更新していった場合、図８に示すように欠陥の位置は表示画面の右側であったり、左側であったりと、見づらいものになる。さらに欠陥が１つの画面に２個以上存在した場合、どちらを表示したものかもわからなくなる。   In an appearance inspection apparatus that divides an image into channels and performs parallel processing, as shown in FIG. 6, the input image is divided into channels and further divided into processing units inside the image processing apparatus. It is divided into. When a defect exists at the position of the black circle ● shown in FIG. 6, the image to be displayed in real time is an area surrounded by a thick line, and the defect is positioned at the upper left in the display image. At this time, when the display is continuously updated, the position of the defect is difficult to see, such as the right side or the left side of the display screen as shown in FIG. Further, when two or more defects are present on one screen, it is impossible to know which one is displayed.

図５に示す実施例の構成にした場合、図６に示す黒丸●の位置と同じ位置に欠陥がある場合、リアルタイム出力画像は図７のようになり、リアルタイム表示する画像を太線で囲った領域とすることが可能となる。切出し機能部１８０でチャネル１の画像メモリとチャネル２の画像メモリから画像を切り出し、画像結合機能部１７０で２つの画像を結合させて、欠陥を中心にした表示用の画像を作成することが可能となる。図９は、図８と同様に連続に表示を更新していった場合の欠陥の表示位置を示したものであり、欠陥が常に画面の中心に表示されるため、欠陥を認識しやすく、表示された欠陥がどれかを判別することが容易になる。また、欠陥の中心が画面の中心ではなく、画面の一定点にくるようにして欠陥画像を表示する事も可能である。   In the case of the configuration of the embodiment shown in FIG. 5, when there is a defect at the same position as the black circle ● shown in FIG. 6, the real-time output image is as shown in FIG. It becomes possible. It is possible to cut out images from the channel 1 image memory and the channel 2 image memory by the cutout function unit 180 and combine the two images by the image combination function unit 170 to create an image for display centering on the defect. It becomes. FIG. 9 shows the display position of the defect when the display is continuously updated as in FIG. 8. Since the defect is always displayed at the center of the screen, the defect can be easily recognized and displayed. It is easy to determine which defect has been made. It is also possible to display the defect image so that the center of the defect is not at the center of the screen but at a certain point on the screen.

画像における座標と画像メモリにおけるアドレスは１対１に対応する。図１０に画像における座標の例を示す。この例では座標の原点を(x，y)＝(0，0)とし、(0，0)、(383，0)、(0，2047)、(383，2047)で囲まれた領域を考える。チャネル当りの画像幅は１２８画素とする。検出した画像の座標が(150，1000)であった場合、(150，1000)を中心とした128画素×128画素の画像を切り出そうとすると、(86，936)、(213，936)、(86，1063)、(213，1063)の領域を切り出すことになる。チャネル１では(86，936)、(127，936)、(86，1063)、(127，1063)の領域、チャネル２では(128，936)、(213，936)、(128，1063)、(213，1063)の領域となる。画像における座標と画像メモリにおけるアドレスは１対１に対応しており、画像メモリの０番地から画像が格納されているとすると、次の式で座標を画像メモリのアドレスに変換することができる。
チャネル１画像メモリアドレス(MAch1)＝(x，y)＝128y+x
チャネル２画像メモリアドレス(MAch2)＝(x，y)＝128y+(x-128) The coordinates in the image and the address in the image memory have a one-to-one correspondence. FIG. 10 shows an example of coordinates in the image. In this example, the origin of coordinates is (x, y) = (0, 0), and the area surrounded by (0, 0), (383, 0), (0, 2047), (383, 2047) is considered. . The image width per channel is 128 pixels. If the coordinates of the detected image are (150, 1000) and an image of 128 pixels × 128 pixels centered on (150, 1000) is cut out, (86, 936), (213, 936) , (86, 1063) and (213, 1063) are cut out. In channel 1, (86,936), (127,936), (86,1063), (127,1063) regions, and in channel 2, (128,936), (213,936), (128,1063), The region is (213, 1063). The coordinates in the image and the addresses in the image memory have a one-to-one correspondence. If the image is stored from address 0 in the image memory, the coordinates can be converted into the address in the image memory by the following equation.
Channel 1 image memory address (MAch1) = (x, y) = 128y + x
Channel 2 image memory address (MAch2) = (x, y) = 128y + (x-128)

切り出す画像の領域から画像メモリのアドレスがわかるため、切り出す画像がチャネル間にまたがっても画像を切り出すことができる。   Since the address of the image memory can be known from the area of the image to be cut out, the image can be cut out even if the image to be cut out extends between channels.

図１１は、本発明による外観検査装置の他の実施例を示す概略図である。この外観検査装置は、画像取得装置２００、画像処理装置１００、操作卓３００を有する。画像取得装置２００は、センサ２１０、Ａ／Ｄ変換器２２０を有する。画像処理装置１００は、画像メモリ１１０、欠陥位置検出部１２０、特徴量計算部１３０、集計処理部１４０、ビデオ信号変換器１５０、画像選択回路１６０、画像結合機能部１７０、切出し機能部１８０を有する。操作卓３００は、操作ディスプレイ３１０、欠陥情報ファイル装置３２０、欠陥表示ディスプレイ３３０を有する。   FIG. 11 is a schematic view showing another embodiment of the appearance inspection apparatus according to the present invention. The appearance inspection apparatus includes an image acquisition apparatus 200, an image processing apparatus 100, and a console 300. The image acquisition device 200 includes a sensor 210 and an A / D converter 220. The image processing apparatus 100 includes an image memory 110, a defect position detection unit 120, a feature amount calculation unit 130, a totalization processing unit 140, a video signal converter 150, an image selection circuit 160, an image combination function unit 170, and a cutout function unit 180. . The console 300 includes an operation display 310, a defect information file device 320, and a defect display display 330.

欠陥位置検出部１２０から欠陥の位置情報を切出し機能部１８０に送り、切出し機能部１８０は欠陥位置情報をもとに画像メモリ１１０から欠陥を中心にした画像を切り出す。切り出した画像を画像選択回路１６０に送り、ビデオ信号変換器１５０でデジタルデータからビデオ信号に変換し、欠陥表示ディスプレイ３３０に表示する。このことにより、欠陥の中心を表示画面の中心に表示することが可能となる。本実施例によると、図５で説明した実施例と同じ効果を得ることができる。   The defect position detection unit 120 sends defect position information to the cutout function unit 180, and the cutout function unit 180 cuts out an image centered on the defect from the image memory 110 based on the defect position information. The cut image is sent to the image selection circuit 160, converted from digital data to a video signal by the video signal converter 150, and displayed on the defect display 330. As a result, the center of the defect can be displayed at the center of the display screen. According to the present embodiment, the same effect as the embodiment described with reference to FIG. 5 can be obtained.

図１２は、本発明による外観検査装置の他の実施例を示す概略図である。この外観検査装置は、画像取得装置２００、画像処理装置１００、操作卓３００を有する。画像取得装置２００は、センサ２１０、Ａ／Ｄ変換器２２０を有する。画像処理装置１００は、画像メモリ１１０、欠陥位置検出部１２０、特徴量計算部１３０、集計処理部１４０、ビデオ信号変換器１５０、画像選択回路１６０、画像結合機能部１７０、切出し機能部１８０を有する。操作卓３００は、操作ディスプレイ３１０、欠陥情報ファイル装置３２０、欠陥表示ディスプレイ３３０を有する。   FIG. 12 is a schematic view showing another embodiment of the appearance inspection apparatus according to the present invention. The appearance inspection apparatus includes an image acquisition apparatus 200, an image processing apparatus 100, and a console 300. The image acquisition device 200 includes a sensor 210 and an A / D converter 220. The image processing apparatus 100 includes an image memory 110, a defect position detection unit 120, a feature amount calculation unit 130, a totalization processing unit 140, a video signal converter 150, an image selection circuit 160, an image combination function unit 170, and a cutout function unit 180. . The console 300 includes an operation display 310, a defect information file device 320, and a defect display display 330.

本実施例では、欠陥位置検出部１２０から欠陥の位置情報を切出し機能部１８０に送り、切出し機能部１８０は欠陥位置情報をもとに画像メモリ１１０から欠陥を中心にした画像を切り出す。切り出した画像を特徴量計算部１３０に送り、画像処理を継続する。処理途中で使用した画像を含めた画像を画像選択回路１６０に送り、ビデオ信号変換器１５０でデジタルデータからビデオ信号に変換し、欠陥表示ディスプレイ３３０に表示する。   In this embodiment, defect position information is sent from the defect position detection unit 120 to the cutout function unit 180, and the cutout function unit 180 cuts out an image centered on the defect from the image memory 110 based on the defect position information. The clipped image is sent to the feature amount calculation unit 130, and the image processing is continued. An image including an image used during the processing is sent to the image selection circuit 160, converted from digital data into a video signal by the video signal converter 150, and displayed on the defect display display 330.

本実施例によると、図１３に示すように、欠陥を中心とした複数の画像を表示することが可能となる。図１３では、１つの欠陥に対する検出画像（左上）、参照画像（右上）、差分画像（左下）、２値画像（右下）の４つを表示している。これにより、どこの欠陥をどのようにして検出しているか、大きさや処理の仕方を把握することが可能となる。この処理途中画像の表示においては、その他の種類の画像を表示することが可能であり、例えば、処理の中に拡大縮小の画像処理があれば、拡大時の画像を表示でき、検査パラメータの設定が正しいか否かも確認することが可能となる。   According to this embodiment, as shown in FIG. 13, a plurality of images centered on the defect can be displayed. In FIG. 13, four detection images (upper left), reference image (upper right), difference image (lower left), and binary image (lower right) for one defect are displayed. As a result, it is possible to grasp how the defect is detected and how, the size, and the processing method. In this mid-process image display, it is possible to display other types of images. For example, if there is enlargement / reduction image processing in the process, the enlarged image can be displayed and the inspection parameters can be set. It is possible to confirm whether or not is correct.

図１４は、本発明の一実施例における表示例を示す図である。画像選択回路１６０には各チャネルの画像が送られてくるため、画像選択回路１６０において１つのチャネルの画像を選択するのではなく、複数のチャネルを選択し、画像を並べてビデオ信号変換器１５０でデジタルデータからビデオ信号に変換し、欠陥表示ディスプレイ３３０に表示する。これにより複数チャネルの欠陥画像を同時に表示することが可能となる。   FIG. 14 is a diagram showing a display example in one embodiment of the present invention. Since an image of each channel is sent to the image selection circuit 160, instead of selecting an image of one channel in the image selection circuit 160, a plurality of channels are selected and the images are arranged in the video signal converter 150. The digital data is converted into a video signal and displayed on the defect display 330. This makes it possible to display a plurality of channel defect images simultaneously.

図１５は、本発明の一実施例における表示例を示す図である。欠陥位置検出部１２０、特徴量計算部１３０がプロセッサエレメント（ＰＥ）で構成される場合、プロセッサエレメント（ＰＥ）を複数並べて並列動作により処理の高速化を図ることが可能となる。図１５に示すように、複数のプロセッサエレメント（ＰＥ）で検出した欠陥画像を並べて表示することにより、プロセッサエレメント（ＰＥ）の動作状況をモニタすることが可能となる。   FIG. 15 is a diagram showing a display example in one embodiment of the present invention. When the defect position detection unit 120 and the feature amount calculation unit 130 are configured by processor elements (PE), it is possible to increase the processing speed by arranging a plurality of processor elements (PE) in parallel. As shown in FIG. 15, it is possible to monitor the operation status of the processor element (PE) by displaying the defect images detected by the plurality of processor elements (PE) side by side.

プロセッサエレメント（ＰＥ）はプロセッサとメモリで構成される。図１６は、プロセッサエレメント（ＰＥ）に処理すべき画像領域を割振った例である。図示の例では、１チャネルあたり４つのプロセッサエレメント（ＰＥ）で処理を行い、３チャネルで１２個のプロセッサエレメント（ＰＥ）で処理を行う。複数のプロセッサエレメント（ＰＥ）で検出した欠陥画像を並べて表示することにより、プロセッサエレメント（ＰＥ）の動作状況をモニタすることが可能となる。   The processor element (PE) includes a processor and a memory. FIG. 16 shows an example in which an image area to be processed is allocated to a processor element (PE). In the illustrated example, processing is performed with four processor elements (PE) per channel, and processing is performed with 12 processor elements (PE) in three channels. By displaying the defect images detected by the plurality of processor elements (PE) side by side, it is possible to monitor the operation status of the processor elements (PE).

図１７は、本発明の一実施例における表示例を示す図である。１つの画像に複数の欠陥が存在した場合、対象となる欠陥に枠をつけて表示することにより、対象となる欠陥を強調し認識しやすくすることが可能となる。画像処理装置１００の欠陥位置検出部１２０によって欠陥の中心位置の情報が得られ、特徴量計算部１３０によってその欠陥の大きさの情報が得られる。従って、検出された欠陥に対してその欠陥を囲む枠の位置及び大きさを計算し、画面に重畳して表示する。さらに欠陥番号や、特徴量計算部で計算された当該欠陥の面積（ｓ）、投影長（ｌｘ，ｌｙ）などの欠陥情報を同一画面に表示することで、レビュー効率向上に寄与することが可能となる。   FIG. 17 is a diagram showing a display example in one embodiment of the present invention. When a plurality of defects exist in one image, it is possible to emphasize and recognize the target defect by displaying the target defect with a frame. Information on the center position of the defect is obtained by the defect position detection unit 120 of the image processing apparatus 100, and information on the size of the defect is obtained by the feature amount calculation unit 130. Accordingly, the position and size of the frame surrounding the detected defect are calculated and displayed superimposed on the screen. Furthermore, defect information such as defect number, defect area (s) calculated by the feature quantity calculation unit, and projection length (lx, ly) can be displayed on the same screen, contributing to improved review efficiency. It becomes.

本発明による外観検査装置の一実施例を示す概略図。Schematic which shows one Example of the external appearance inspection apparatus by this invention. 本発明による外観検査装置の一実施例を示す概略図。Schematic which shows one Example of the external appearance inspection apparatus by this invention. 本発明による外観検査装置の一実施例を示す概略図。Schematic which shows one Example of the external appearance inspection apparatus by this invention. 本発明の一実施例における表示例を示す図。The figure which shows the example of a display in one Example of this invention. 本発明による外観検査装置の一実施例を示す概略図。Schematic which shows one Example of the external appearance inspection apparatus by this invention. 画像表示範囲を示す図。The figure which shows an image display range. 画像表示範囲を示す図。The figure which shows an image display range. 表示画面上での欠陥の位置を示す図。The figure which shows the position of the defect on a display screen. 表示画面上での欠陥の位置を示す図。The figure which shows the position of the defect on a display screen. 画像における座標の例を示す図。The figure which shows the example of the coordinate in an image. 本発明による外観検査装置の一実施例を示す概略図。Schematic which shows one Example of the external appearance inspection apparatus by this invention. 本発明による外観検査装置の一実施例を示す概略図。Schematic which shows one Example of the external appearance inspection apparatus by this invention. 本発明の一実施例における表示例を示す図。The figure which shows the example of a display in one Example of this invention. 本発明の一実施例における表示例を示す図。The figure which shows the example of a display in one Example of this invention. 本発明の一実施例における表示例を示す図。The figure which shows the example of a display in one Example of this invention. プロセッサエレメントと処理する画像領域の関係を示す図。The figure which shows the relationship between a processor element and the image area | region to process. 本発明の一実施例における表示例を示す図。The figure which shows the example of a display in one Example of this invention. 従来例を示す図。The figure which shows a prior art example. 従来例における表示例を示す図。The figure which shows the example of a display in a prior art example.

符号の説明Explanation of symbols

１００…画像処理装置
１１０…画像メモリ
１２０…欠陥検出部
１３０…特徴量計算部
１４０…集計処理部
１５０…ビデオ信号変換器
１６０…画像選択回路
１７０…画像結合機能部
１８０…切出し機能部
２００…画像取得装置
２１０…センサ
２２０…Ａ／Ｄ変換器
３００…操作卓
３１０…操作ディスプレイ
３２０…欠陥情報ファイル
３３０…欠陥表示ディスプレイ DESCRIPTION OF SYMBOLS 100 ... Image processing apparatus 110 ... Image memory 120 ... Defect detection part 130 ... Feature-value calculation part 140 ... Total processing part 150 ... Video signal converter 160 ... Image selection circuit 170 ... Image combination function part 180 ... Extraction function part 200 ... Image Acquisition device 210 ... sensor 220 ... A / D converter 300 ... console 310 ... operation display 320 ... defect information file 330 ... defect display display

Claims (10)

半導体ウェーハ上に形成された２つのチップの画像を、一方を検出画像、他方を参照画像として比較し、２つの画像に差がある場合に欠陥候補として検出する半導体ウェーハの外観検査装置において、
それぞれが画像メモリ、欠陥の位置を検出する欠陥位置検出部、欠陥の特徴量を計算する特徴量計算部を有するチャネルを複数備え、画像の取得から画像処理までをチャネル分割による並列処理で行い、
前記複数のチャネルのうち１つのチャネルの画像を選択する画像選択回路、前記画像選択回路によって選択されたチャネルから出力されるデジタル信号をビデオ信号に変換するビデオ信号変換器、及び前記ビデオ信号変換器から出力されるビデオ信号を画像表示するディスプレイを有し、前記画像選択回路により検査中の欠陥画像を選択してリアルタイムに表示することを特徴とする外観検査装置。 In an appearance inspection apparatus for a semiconductor wafer that compares two chip images formed on a semiconductor wafer, one as a detection image, the other as a reference image, and detects a defect candidate when there is a difference between the two images.
Each includes an image memory, a defect position detection unit that detects the position of the defect, and a plurality of channels having a feature amount calculation unit that calculates the feature amount of the defect, and performs parallel processing by channel division from image acquisition to image processing,
An image selection circuit for selecting an image of one of the plurality of channels, a video signal converter for converting a digital signal output from the channel selected by the image selection circuit into a video signal, and the video signal converter An appearance inspection apparatus comprising a display for displaying an image of a video signal output from the image, and selecting and displaying a defect image under inspection by the image selection circuit in real time. 請求項１記載の外観検査装置において、前記ディスプレイは操作卓に備えられ、検査中のウェーハ上における欠陥の位置表示画像と、前記検査中の欠陥画像とを同じ画面にリアルタイムに表示することを特徴とする外観検査装置。   2. The visual inspection apparatus according to claim 1, wherein the display is provided on a console, and displays a defect position display image on the wafer under inspection and the defect image under inspection on the same screen in real time. Appearance inspection device. 請求項１記載の外観検査装置において、前記リアルタイムに表示される欠陥画像は予め定められた表示更新周期で更新されることを特徴とする外観検査装置。   The appearance inspection apparatus according to claim 1, wherein the defect image displayed in real time is updated at a predetermined display update cycle. 請求項１記載の外観検査装置において、画像を切り出す切出し機能部及び切り出した画像を結像して１つの画像とする画像結合機能部を有し、前記切出し機能部は、前記欠陥位置検出部によって検出された欠陥の位置情報をもとに当該欠陥の中心を中心とする画像を対応するチャネルの画像メモリから切り出し、前記画像結合機能部は、前記切り出された画像を結合して前記画像選択回路に供給することにより、欠陥画像における欠陥の中心を前記ディスプレイの中心に合わせて表示することを特徴とする外観検査装置。   The appearance inspection apparatus according to claim 1, further comprising: a cut-out function unit that cuts out an image, and an image combining function unit that forms the cut-out image into a single image, and the cut-out function unit is operated by the defect position detection unit. Based on the position information of the detected defect, an image centered on the center of the defect is cut out from the image memory of the corresponding channel, and the image combination function unit combines the cut out images to combine the image selection circuit. To display the center of the defect in the defect image in accordance with the center of the display. 請求項１記載の外観検査装置において、画像を切り出す切出し機能部及び切り出した画像を結像して１つの画像とする画像結合機能部を有し、前記切出し機能部は、前記欠陥位置検出部によって検出された欠陥の位置情報をもとに当該欠陥の中心を中心とする画像を対応するチャネルの画像メモリから切り出し、前記画像結合機能部は、前記切り出された画像を結合して前記画像選択回路に供給することにより、欠陥画像における欠陥の中心を前記ディスプレイの一定点に合わせて表示することを特徴とする外観検査装置。   The appearance inspection apparatus according to claim 1, further comprising: a cut-out function unit that cuts out an image, and an image combining function unit that forms the cut-out image into a single image, and the cut-out function unit is operated by the defect position detection unit. Based on the position information of the detected defect, an image centered on the center of the defect is cut out from the image memory of the corresponding channel, and the image combination function unit combines the cut out images to combine the image selection circuit. To display the center of the defect in the defect image according to a certain point of the display. 請求項１記載の外観検査装置において、１つの欠陥の検出に使用した検出画像、参照画像及び処理の中間段階で生成した画像を同一画面に並べてリアルタイムに表示することを特徴とする外観検査装置。   2. The appearance inspection apparatus according to claim 1, wherein a detection image used for detecting one defect, a reference image, and an image generated at an intermediate stage of processing are arranged on the same screen and displayed in real time. 請求項１記載の外観検査装置において、複数のチャネルで検出した欠陥の画像を同一画面に並べてリアルタイムに表示することを特徴とする外観検査装置。   2. The appearance inspection apparatus according to claim 1, wherein images of defects detected by a plurality of channels are displayed on the same screen in real time. 請求項１記載の外観検査装置において、前記チャネル毎に存在する欠陥位置検出部及び特徴量計算部がプロセッサエレメントによって更に並列化されており、各プロセッサエレメントで同時に検出された欠陥の画像を同一画面に並べてリアルタイムに表示することを特徴とする外観検査装置。   2. The visual inspection apparatus according to claim 1, wherein a defect position detection unit and a feature amount calculation unit existing for each channel are further parallelized by processor elements, and images of defects detected simultaneously by the respective processor elements are displayed on the same screen. Visual inspection apparatus characterized by being arranged in real time and displayed in real time. 請求項１記載の外観検査装置において、前記欠陥画像において欠陥に枠をつけて表示することを特徴とする外観検査装置。   The appearance inspection apparatus according to claim 1, wherein a defect is framed and displayed in the defect image. 請求項１記載の外観検査装置において、前記特徴量計算部によって計算された欠陥の特徴量を前記欠陥画像に同時に表示することを特徴とする外観検査装置。   The appearance inspection apparatus according to claim 1, wherein the defect feature amount calculated by the feature amount calculation unit is simultaneously displayed on the defect image.
JP2005344862A 2005-11-30 2005-11-30 Appearance inspection device Expired - Fee Related JP4699883B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005344862A JP4699883B2 (en) 2005-11-30 2005-11-30 Appearance inspection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005344862A JP4699883B2 (en) 2005-11-30 2005-11-30 Appearance inspection device

Publications (2)

Publication Number Publication Date
JP2007147527A true JP2007147527A (en) 2007-06-14
JP4699883B2 JP4699883B2 (en) 2011-06-15

Family

ID=38209091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005344862A Expired - Fee Related JP4699883B2 (en) 2005-11-30 2005-11-30 Appearance inspection device

Country Status (1)

Country Link
JP (1) JP4699883B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018105350A1 (en) * 2016-12-06 2018-06-14 オリンパス株式会社 Endoscope apparatus and image display method

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0814866A (en) * 1994-06-29 1996-01-19 Nippon Light Metal Co Ltd Method of processing image and image processing device
JPH08281920A (en) * 1995-04-19 1996-10-29 Dainippon Printing Co Ltd Image display method of printed matter inspection apparatus
JPH11345848A (en) * 1999-05-06 1999-12-14 Hitachi Ltd Manufacture of semiconductor device
JP2001005166A (en) * 1999-06-17 2001-01-12 Nec Corp Pattern inspection method and pattern inspection apparatus
JP2001035893A (en) * 1999-07-23 2001-02-09 Hitachi Ltd Apparatus for inspecting circuit pattern
JP3139998B2 (en) * 1998-12-01 2001-03-05 株式会社東京精密 Appearance inspection device and method
JP2001101409A (en) * 1999-09-28 2001-04-13 Sharp Corp Automatically wafer chipping inspecting device
JP2002228606A (en) * 2001-01-31 2002-08-14 Hitachi Ltd Electron beam circuit pattern inspecting method and apparatus therefor
JP2002323458A (en) * 2001-02-21 2002-11-08 Hitachi Ltd Defect inspection management system and defect inspection system and apparatus of electronic circuit pattern
JP2003086645A (en) * 2001-09-13 2003-03-20 Hitachi Ltd Inspection device, inspection system and method for manufacturing semiconductor device
JP2004259228A (en) * 2003-02-28 2004-09-16 Hitachi High-Technologies Corp Image processing apparatus for visual inspection
JP2004325365A (en) * 2003-04-28 2004-11-18 Hitachi High-Technologies Corp Image processing apparatus
JP2005116768A (en) * 2003-10-08 2005-04-28 Hitachi High-Technologies Corp Method and device for inspection of circuit pattern
JP2005134976A (en) * 2003-10-28 2005-05-26 Hitachi High-Technologies Corp Image processor for appearance inspection apparatus

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03139998A (en) * 1989-10-26 1991-06-14 Nec Corp Telemeter equipment provided with message input/output function

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0814866A (en) * 1994-06-29 1996-01-19 Nippon Light Metal Co Ltd Method of processing image and image processing device
JPH08281920A (en) * 1995-04-19 1996-10-29 Dainippon Printing Co Ltd Image display method of printed matter inspection apparatus
JP3139998B2 (en) * 1998-12-01 2001-03-05 株式会社東京精密 Appearance inspection device and method
JPH11345848A (en) * 1999-05-06 1999-12-14 Hitachi Ltd Manufacture of semiconductor device
JP2001005166A (en) * 1999-06-17 2001-01-12 Nec Corp Pattern inspection method and pattern inspection apparatus
JP2001035893A (en) * 1999-07-23 2001-02-09 Hitachi Ltd Apparatus for inspecting circuit pattern
JP2001101409A (en) * 1999-09-28 2001-04-13 Sharp Corp Automatically wafer chipping inspecting device
JP2002228606A (en) * 2001-01-31 2002-08-14 Hitachi Ltd Electron beam circuit pattern inspecting method and apparatus therefor
JP2002323458A (en) * 2001-02-21 2002-11-08 Hitachi Ltd Defect inspection management system and defect inspection system and apparatus of electronic circuit pattern
JP2003086645A (en) * 2001-09-13 2003-03-20 Hitachi Ltd Inspection device, inspection system and method for manufacturing semiconductor device
JP2004259228A (en) * 2003-02-28 2004-09-16 Hitachi High-Technologies Corp Image processing apparatus for visual inspection
JP2004325365A (en) * 2003-04-28 2004-11-18 Hitachi High-Technologies Corp Image processing apparatus
JP2005116768A (en) * 2003-10-08 2005-04-28 Hitachi High-Technologies Corp Method and device for inspection of circuit pattern
JP2005134976A (en) * 2003-10-28 2005-05-26 Hitachi High-Technologies Corp Image processor for appearance inspection apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018105350A1 (en) * 2016-12-06 2018-06-14 オリンパス株式会社 Endoscope apparatus and image display method

Also Published As

Publication number Publication date
JP4699883B2 (en) 2011-06-15

Similar Documents

Publication Publication Date Title
US9495739B2 (en) Method and system for validating image data
JP2018066740A5 (en)
JP2007047930A (en) Image processor and inspection device
US7869706B2 (en) Shooting apparatus for a microscope
CN110620887B (en) Image generation device and image generation method
CN111385447B (en) Image pickup apparatus and driving method thereof
JP2018181333A5 (en)
JP2008020369A (en) Image analysis means, image analysis device, inspection device, image analysis program and computer-readable recording medium
JP2005165387A (en) Method and device for detecting stripe defective of picture and display device
JP4699883B2 (en) Appearance inspection device
US8749706B2 (en) Image processing apparatus and recording medium storing image processing program
JP2008232837A (en) Method and system of defective enhancement, and detection of defect, and program
JP2019087178A (en) Abnormal state detection device, abnormal state detection method, and abnormal state detection program
JP5633733B2 (en) Dark region noise correction device
JP6238569B2 (en) Image processing apparatus, image processing method, and program
KR102599584B1 (en) Image processing apparatus
JP2010244320A (en) Image processor
JP2007128308A (en) Monitoring controller and monitoring control method
JP3829024B2 (en) Display screen inspection method and apparatus
JP2004056395A (en) Method and program for inspecting solid-state imaging device
JP2006234501A (en) Method of setting threshold for blot defect detection, and method and device of inspecting blot defect
JP2007285753A (en) Flaw detection method and flaw detector
JP2004235768A (en) Image processor
JP3853007B2 (en) Image processing device
JP2006125895A (en) Flat panel display inspection device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100727

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110125

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110303

LAPS Cancellation because of no payment of annual fees