JP2007142461A - Semiconductor device, method of manufacturing the same, and method of manufacturing heat-dissipating member - Google Patents
Semiconductor device, method of manufacturing the same, and method of manufacturing heat-dissipating member Download PDFInfo
- Publication number
- JP2007142461A JP2007142461A JP2007038215A JP2007038215A JP2007142461A JP 2007142461 A JP2007142461 A JP 2007142461A JP 2007038215 A JP2007038215 A JP 2007038215A JP 2007038215 A JP2007038215 A JP 2007038215A JP 2007142461 A JP2007142461 A JP 2007142461A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- post
- heat
- semiconductor
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
Abstract
Description
本発明は半導体装置及びその製造方法及び放熱部材の製造方法に係り、特に半導体チップから発生する熱の放熱効率の向上を図った半導体装置及びその製造方法及び放熱部材の製造方法に関する。 The present invention relates to a semiconductor device, a method for manufacturing the semiconductor device, and a method for manufacturing a heat dissipation member, and more particularly to a semiconductor device that improves heat dissipation efficiency of heat generated from a semiconductor chip, a method for manufacturing the semiconductor device, and a method for manufacturing a heat dissipation member.
近年、半導体チップが高集積化してきており、また、半導体装置の実装の高密度化が要求されてきている。そこで、QFP(Quad Flat Package) 型半導体装置に比べて、外部接続端子(バンプ,ランド等)の狭ピッチ化を図ることができるBGA型半導体装置及びLGA型半導体装置が注目され、また実用されるようになってきている。 In recent years, semiconductor chips have been highly integrated, and there has been a demand for higher density mounting of semiconductor devices. Therefore, BGA type semiconductor devices and LGA type semiconductor devices capable of narrowing the pitch of external connection terminals (bumps, lands, etc.) are attracting attention and practically used as compared to QFP (Quad Flat Package) type semiconductor devices. It has become like this.
また、半導体チップの高集積化に伴い半導体素子の発熱量が増えてきており、よって半導体装置の放熱特性を向上させる必要がある。 In addition, the amount of heat generated by semiconductor elements has increased with the high integration of semiconductor chips, and thus it is necessary to improve the heat dissipation characteristics of semiconductor devices.
従来から、外部接続端子の狭ピッチ化及び放熱特性の向上を図った半導体装置が各種提案されている(例えば特許文献1〜4)。図1は、従来の放熱特性の向上を図った半導体装置の一例を示している。同図に示す半導体装置1はFC−BGA(Flip Chip Bump Grid Array package)構造とされており、大略すると半導体チップ2,パッケージ基板3,放熱部材4,半田ボール5等により構成されている。
Conventionally, various semiconductor devices have been proposed in which the pitch of external connection terminals is reduced and the heat dissipation characteristics are improved (for example,
半導体チップ2は、パッケージ基板3の上面にフリップチップ実装されている。また、パッケージ基板3の下面には、外部接続端子として機能する半田ボール5が配設されている。パッケージ基板3は多層基板であり、半導体チップ2と半田ボール5は、この内部配線により電気的に接続された構成となっている。 The semiconductor chip 2 is flip-chip mounted on the upper surface of the package substrate 3. A solder ball 5 that functions as an external connection terminal is disposed on the lower surface of the package substrate 3. The package substrate 3 is a multilayer substrate, and the semiconductor chip 2 and the solder balls 5 are electrically connected by this internal wiring.
また、放熱部材4は半導体チップ2を保護するリッドとして機能すると共に、半導体チップ2で発生した熱を放熱する放熱板としても機能するものである。よって、半導体チップ2と放熱部材4は熱的に接続する必要があるが、従来では熱的接続部材6(以下、単に接続部材という)を用いて半導体チップ2の背面と放熱部材4の内面を熱的に接続することが行なわれていた。 The heat radiating member 4 functions as a lid for protecting the semiconductor chip 2 and also functions as a heat radiating plate that radiates heat generated in the semiconductor chip 2. Therefore, the semiconductor chip 2 and the heat dissipation member 4 need to be thermally connected. Conventionally, the back surface of the semiconductor chip 2 and the inner surface of the heat dissipation member 4 are connected using a thermal connection member 6 (hereinafter simply referred to as a connection member). Thermal connection was performed.
この際、半導体チップ2の背面から放熱部材4への熱伝達機構としては、従来では次に述べる二つの方法が一般的であった。 At this time, as a heat transfer mechanism from the back surface of the semiconductor chip 2 to the heat radiating member 4, the following two methods have been generally used.
(a) 半導体チップ2と放熱部材4の材質差による熱膨張率のミスマッチによる信頼度低下を防止するため、接続部材6として応力緩和性のあるグリス(コンパウンド)、或いは熱伝導性の接着剤などの熱媒体を用い、これを半導体チップ2と放熱部材4との間に配設する方法(図1に図示した方法)
(b) 半導体チップ2の熱膨張率に近い熱膨張率を有した材料(例えば、Cu-W、カーボンとAlの複合材料等)を半導体チップ2と放熱部材4との間で半田接合する方法
(b) Method of soldering a material having a thermal expansion coefficient close to that of the semiconductor chip 2 (for example, Cu-W, a composite material of carbon and Al) between the semiconductor chip 2 and the heat dissipation member 4
しかしながら、上記した(a)の方法では、グリス(コンパウンド)或いは熱伝導性接着剤は熱抵抗が大きいため、半導体チップ2から放熱部材4に効率よく熱伝導が行なわれないという問題点があった。
また、上記した(b)の方法では、半導体チップ2の熱膨張率に近い熱膨張率を有した材料として、例えば、Cu-W、カーボンとAlの複合材料等を用いるが、これらの材料は放熱性の良好なCu等と比較して熱伝導材料の熱伝導率が低くなる。このため上記の(b)の方法は、主に半導体チップ2の発熱量が比較的に低いパッケージにしか適用することができなかった。
However, the method (a) described above has the problem that grease (compound) or a heat conductive adhesive has a large thermal resistance, and therefore heat conduction from the semiconductor chip 2 to the heat radiating member 4 is not performed efficiently. .
In the method (b) described above, for example, Cu-W, a composite material of carbon and Al, or the like is used as a material having a thermal expansion coefficient close to that of the semiconductor chip 2. The heat conductivity of the heat conducting material is lower than that of Cu having good heat dissipation. For this reason, the above method (b) can be mainly applied only to a package in which the heat generation amount of the semiconductor chip 2 is relatively low.
本発明は上記の点に鑑みてなされたものであり、半導体素子で発生する熱を確実に放熱すると共に装置内部で発生する応力の低減を図り得る半導体装置及びその製造方法及び放熱部材の製造方法を提供することを目的とする。 The present invention has been made in view of the above points, a semiconductor device capable of reliably radiating heat generated in a semiconductor element and reducing stress generated in the device, a manufacturing method thereof, and a manufacturing method of a heat dissipation member The purpose is to provide.
上記の課題を解決するために本発明では、次に述べる各手段を講じたことを特徴とするものである。 In order to solve the above-described problems, the present invention is characterized by the following measures.
請求項1記載の発明は、
半導体素子と、
該半導体素子で発生する熱を放熱する金属製の放熱部材と、
前記半導体素子と前記放熱部材を熱的に接続する接続部材とを有する半導体装置において、
前記金属製の放熱部材に前記接続部材を一体的に形成すると共に、変形することにより前記半導体素子と前記放熱部材との間に発生する応力を吸収する構成とし、
かつ、該接続部材と前記半導体素子とを金属接合したことを特徴とするものである。
The invention described in
A semiconductor element;
A metal heat dissipating member that dissipates heat generated in the semiconductor element;
In the semiconductor device having the semiconductor element and a connection member that thermally connects the heat dissipation member,
The connecting member is integrally formed with the metal heat dissipating member, and the stress generated between the semiconductor element and the heat dissipating member is absorbed by deformation.
In addition, the connecting member and the semiconductor element are metal-bonded.
上記発明によれば、半導体素子と放熱部材との間に発生する応力は、接続部材により吸収されるため、半導体素子に印加される応力は低減され、半導体装置の信頼性を向上させることができる。また、接続部材と半導体素子とが金属接合されることにより、接続部材と半導体素子との間における熱伝導率を高めることができ、半導体素子で発生する熱を効率良く放熱することができる。 According to the above invention, since the stress generated between the semiconductor element and the heat dissipation member is absorbed by the connection member, the stress applied to the semiconductor element is reduced, and the reliability of the semiconductor device can be improved. . Further, since the connection member and the semiconductor element are metal-bonded, the thermal conductivity between the connection member and the semiconductor element can be increased, and the heat generated in the semiconductor element can be efficiently radiated.
また、請求項2記載の発明は、
請求項1記載の半導体装置において、
前記半導体素子の前記接続部材が金属接合される位置に、金属接合用の金属層が形成されてなることを特徴とするものである。
The invention according to claim 2
The semiconductor device according to
A metal layer for metal bonding is formed at a position where the connection member of the semiconductor element is metal-bonded.
上記発明によれば、半導体素子の接続部材が金属接合される位置に金属接合用の金属層が形成されているため、接続部材を確実に半導体素子に接合させることができる。 According to the above invention, since the metal layer for metal bonding is formed at the position where the connection member of the semiconductor element is metal-bonded, the connection member can be reliably bonded to the semiconductor element.
また、請求項3記載の発明は、
請求項1または2記載の半導体装置において、
前記接続部材は、変形可能な構成とされた複数のポストを有することを特徴とするものである。
The invention according to claim 3
The semiconductor device according to
The connecting member has a plurality of posts configured to be deformable.
上記発明によれば、変形可能な構成とされた複数のポストが変形することにより、半導体素子と放熱部材との間に発生する応力を確実に吸収することができる。 According to the said invention, the stress which generate | occur | produces between a semiconductor element and a heat radiating member can be absorbed reliably by deform | transforming the some post | mailbox made into the structure which can deform | transform.
また、請求項4記載の発明は、
請求項3記載の半導体装置において、
前記ポスト間の隙間に有機材料を充填したことを特徴とするものである。
The invention according to claim 4
The semiconductor device according to claim 3.
The gap between the posts is filled with an organic material.
上記発明によれば、ポスト間の隙間に有機材料を充填したことにより、接続部材と半導体素子との接合位置を補強することができ、接続部材と半導体装置の接合信頼性を高めることができる。 According to the above invention, since the gap between the posts is filled with the organic material, the joining position between the connecting member and the semiconductor element can be reinforced, and the joining reliability between the connecting member and the semiconductor device can be improved.
また、請求項5記載の発明は、
請求項4記載の半導体装置において、
前記有機材料に無機材料を混合し、該無機材料を混入した有機材料の熱膨張率が、前記半導体素子の熱膨張率と前記放熱部材の熱膨張率との間の値となるよう構成したことを特徴とするものである。
The invention according to claim 5
The semiconductor device according to claim 4.
An inorganic material is mixed with the organic material, and the thermal expansion coefficient of the organic material mixed with the inorganic material is set to a value between the thermal expansion coefficient of the semiconductor element and the thermal expansion coefficient of the heat dissipation member. It is characterized by.
上記発明によれば、無機材料を混入することにより、有機材料の熱膨張率が半導体素子の熱膨張率と放熱部材の熱膨張率との間の値となるため、有機材料に起因して半導体素子に応力が印加されることを防止することができる。 According to the above invention, by mixing the inorganic material, the thermal expansion coefficient of the organic material becomes a value between the thermal expansion coefficient of the semiconductor element and the thermal expansion coefficient of the heat dissipation member. It is possible to prevent stress from being applied to the element.
また、請求項6記載の発明に係る半導体装置の製造方法は、
基材に対してポストを一体的に形成することにより接続部材を製造する工程と、
半導体素子の表面に金属層を形成する工程と、
前記接続部材と前記半導体素子との間に樹脂材を配設しつつ前記ポストを前記金属層に押圧し、前記ポストと前記金属層を金属接合する工程とを有することを特徴とするものである。
A method of manufacturing a semiconductor device according to the invention of claim 6
A step of manufacturing a connection member by integrally forming a post with respect to a base material;
Forming a metal layer on the surface of the semiconductor element;
A step of pressing the post against the metal layer while disposing a resin material between the connection member and the semiconductor element, and metal-joining the post and the metal layer. .
上記発明によれば、ポストと金属層との金属接合処理と、ポスト間の隙間に樹脂材を充填する処理を同時に行なうことができるため、半導体装置の製造工程を簡単化することができる。 According to the above invention, the metal bonding process between the post and the metal layer and the process of filling the gap between the posts with the resin material can be performed simultaneously, so that the manufacturing process of the semiconductor device can be simplified.
また、請求項7記載の発明に係る放熱部材の製造方法は、
基材上にレジストを形成する工程と、
前記基材上に形成されたレジストの複数箇所のポスト形成部分を除去する工程と、
前記レジストが除去されたポスト形成部分の基板部分にポストを形成する工程と、
前記ポスト上に接合材を形成する工程と、
前記基材上のレジストを除去する工程とにより作成されることを特徴とするものである。
Moreover, the manufacturing method of the heat radiating member which concerns on invention of Claim 7 is as follows.
Forming a resist on the substrate;
Removing a plurality of post forming portions of the resist formed on the substrate;
Forming a post on the substrate portion of the post forming portion from which the resist has been removed;
Forming a bonding material on the post;
And a step of removing the resist on the substrate.
また、請求項8記載の発明は、
請求項7記載の半導体素子用の放熱部材の製造方法において、
前記接合材の形成工程は、前記レジスト及びポスト上に接合材を形成し、
前記レジストを除去する工程は、前記接合材が形成されたレジストを除去することを特徴とするものである。
The invention according to claim 8
In the manufacturing method of the heat dissipation member for semiconductor elements according to claim 7,
The bonding material forming step forms a bonding material on the resist and the post,
The step of removing the resist is characterized by removing the resist on which the bonding material has been formed.
上述の如く本発明によれば、次に述べる種々の効果を実現することができる。 As described above, according to the present invention, various effects described below can be realized.
請求項1記載の発明によれば、半導体素子に印加される応力は低減され、半導体装置の信頼性を向上させることができる。また、接続部材と半導体素子との間における熱伝導率を高めることができ、半導体素子で発生する熱を効率良く放熱することができる。 According to the first aspect of the present invention, the stress applied to the semiconductor element is reduced, and the reliability of the semiconductor device can be improved. Further, the thermal conductivity between the connecting member and the semiconductor element can be increased, and the heat generated in the semiconductor element can be efficiently radiated.
また、請求項2記載の発明によれば、接続部材を確実に半導体素子に接合させることができる。 Further, according to the invention described in claim 2, the connecting member can be reliably bonded to the semiconductor element.
また、請求項3記載の発明によれば、半導体素子と放熱部材との間に発生する応力を確実に吸収することができる。 In addition, according to the third aspect of the present invention, it is possible to reliably absorb the stress generated between the semiconductor element and the heat dissipation member.
また、請求項4記載の発明によれば、接続部材と半導体素子との接合位置を補強することができ、接続部材と半導体装置の接合信頼性を高めることができる。 According to the fourth aspect of the present invention, the joining position between the connecting member and the semiconductor element can be reinforced, and the joining reliability between the connecting member and the semiconductor device can be increased.
また、請求項5記載の発明によれば、有機材料の熱膨張率が半導体素子の熱膨張率と放熱部材の熱膨張率との間の値となるため、有機材料に起因して半導体素子に応力が印加されることを防止することができる。 According to the invention of claim 5, the coefficient of thermal expansion of the organic material is a value between the coefficient of thermal expansion of the semiconductor element and the coefficient of thermal expansion of the heat dissipating member. It is possible to prevent stress from being applied.
また、請求項6記載の発明によれば、半導体装置の製造工程を簡単化することができる。 Moreover, according to the sixth aspect of the invention, the manufacturing process of the semiconductor device can be simplified.
次に本発明の実施の形態について図面と共に説明する。 Next, embodiments of the present invention will be described with reference to the drawings.
図2は、本発明の第1実施例である半導体装置10Aを示している。同図に示す半導体装置10AはFC−BGA構造とされており、大略すると半導体チップ12,パッケージ基板13,放熱部材14A,半田ボール15,及び接続部材16A等により構成されている。
FIG. 2 shows a semiconductor device 10A according to the first embodiment of the present invention. The semiconductor device 10A shown in the figure has an FC-BGA structure, and is roughly composed of a
半導体チップ12は、パッケージ基板13の上面にバンプ17を用いてフリップチップ実装されている。この半導体チップ12とパッケージ基板13との間には、半導体チップ12とパッケージ基板13との熱膨張差に起因した応力がバンプ17に集中するのを防止するため、アンダーフィルレジン18が配設されている。また、半導体チップ12の背面には、図3に拡大して示すように、金属層22が形成されている。この金属層22は、後述するポスト20が接合材23を介して接合される。
The
パッケージ基板13は、その下面に外部接続端子として機能する半田ボール15が配設されている。このパッケージ基板13は多層配線基板であり、半導体チップ2と半田ボール15は、この内部配線により電気的に接続される構成となっている。
The
放熱部材14Aは、熱伝導性のよい銅(Cu),アルミニウム(Al),これらをベースとした複合材料、或いはカーボン複合材料により形成されている。本実施例では、放熱部材14Aの材料としてCuを用いている。この際、表面の酸化を防止するため、放熱部材14Aの表面に酸化防止膜を形成する構成としてもよい。
The
この放熱部材14Aは、半導体チップ12を保護するリッドとして機能すると共に、半導体チップ12で発生した熱を放熱する放熱板としても機能するものである。よって、放熱部材14Aの内部にはキャビティ19が形成されており、半導体チップ12及び後述する接続部材16Aは、このキャビティ19内に位置した構成となっている。
The
また、放熱部材14Aは半導体チップ12で発生した熱を放熱する放熱板としても機能するものであるたため、半導体チップ12と放熱部材14とを熱的に接続する必要がある。本実施例では、半導体チップ12と放熱部材14とを熱的接続部材16A(以下、単に接続部材という)を用いて熱的に接続した構成としている。よって、半導体チップ12で発生した熱は、接続部材16Aを介して放熱部材14Aに熱伝達され、放熱部材14Aにおいて放熱される。
Moreover, since the
本実施例に係る接続部材16Aは、放熱部材14Aに一体的に形成された複数のポスト20と、この複数のポスト20間の隙間に配設された樹脂材21とにより構成されている。ポスト20は、前記した放熱部材14Aと一体的に形成されるため、その材質は熱伝導率の高いCuである。また、Cuは変形し易い材料でもあるため、よってポスト20も変形し易い特性を有している。
The connecting member 16 </ b> A according to the present embodiment includes a plurality of
このCuよりなるポスト20の高さは、ポスト20と半導体チップ12との接合部の応力及び半導体チップ12から放熱部材14Aへの熱伝達により決定されるが、約30〜100μm程度である。また、ポスト20の直径及びピッチは必要な熱抵抗値及び上記接続部の信頼度(寿命)によって決定する。
The height of the
この熱抵抗は、ポスト20の配設密度(単位面積あたりのポスト20の配設本数)、ポスト20の断面積に反比例する。また信頼度は、放熱部材14Aと半導体チップ12の熱膨張差、及び半導体チップ12の発熱量等により決められる。通常、この信頼度の値は、ポスト20の直径のn乗数(およそ2〜3乗)、熱膨張率差のm乗(およそ2乗)、ポスト20の高さのL乗(およそ2乗)に反比例する。
This thermal resistance is inversely proportional to the density of the posts 20 (the number of
一方、樹脂材21は、BTレジン系、エポキシ系、シリコン系等の材料を用いることが可能である。この樹脂材21は、前記のようにポスト20の隙間に充填される。このため、樹脂材21によりポスト20と半導体チップ12との接合位置を補強することができ、接続部材16Aと半導体チップ12との接合信頼性を高めることができる。
On the other hand, the
また、樹脂材21としてBTレジン系、エポキシ系、シリコン系等の樹脂をそのまま用いた場合には、樹脂材21の熱膨張率が半導体チップ12の熱膨張率に対して非常に大きなものとなる。このため、半導体装置10Aの加熱時(例えば、実装時)等において、半導体チップ12と樹脂材21との間で応力が発生するおそれがある。
Further, when a resin such as BT resin, epoxy, or silicon is used as the
これを防止するため、BTレジン系、エポキシ系、シリコン系等の樹脂材21の原料となる樹脂に、図4に示すように無機材料よりなるフィラー24を混合し、このフィラー24を混入した樹脂材21の熱膨張率が、半導体チップ12の熱膨張率と放熱部材14Aの熱膨張率との間の値となるよう構成してもよい。このフィラー24としては、例えばSiO2、Al2O3等の粉末、或いは粘性を下げる目的から球形としたSiO2、Al2O3等を用いることが考えられる。
In order to prevent this, a filler 24 made of an inorganic material as shown in FIG. 4 is mixed with a resin that is a raw material for the
このように樹脂材21の原料となる樹脂にフィラー24を混入することにより、樹脂材21の熱膨張率を半導体素子12の熱膨張率と放熱部材14Aの熱膨張率との間の値とすることができ、樹脂材21を設けたことに起因して半導体チップ12に応力が印加されることを防止することができる。また、樹脂材21に熱伝導率の高い(熱抵抗の低い)フィラー24を混入することにより、樹脂材21を介して半導体チップ12から発生する熱を放熱部材14Aに放熱することもできる。
Thus, by mixing the filler 24 into the resin that is the raw material of the
上記したように本実施例に係る半導体装置10Aによれば、熱膨張率の違いにより半導体チップ12と放熱部材14Aとの間に発生する応力は、接続部材16Aを構成するポスト20が変形することにより確実に吸収される。このため、半導体チップ12に印加される応力は低減され、半導体装置10Aの信頼性を向上させることができる。
As described above, according to the semiconductor device 10A according to the present embodiment, the stress generated between the
また、ポスト20と半導体チップ12(金属層22)とが金属接合されることにより、ポスト20と半導体チップ12との間における熱伝導率を高めることができ、半導体チップ12で発生する熱を効率良く放熱することができる。更に、本実施例では接続部材16A(ポスト20)を放熱部材14Aと一体化した構成であるため、半導体装置10Aの構成を簡単化することができる。
Further, the
続いて、上記構成とされた半導体装置10Aの製造方法について説明する。尚、本発明における半導体装置10Aの製造方法は、接続部材16Aの形成方法、及び接続部材16A(ポスト20)を半導体チップ12に熱的に接続させる方法に特徴があり、他の製造工程は周知の方法を用いることができる。このため、以下の製造方法の説明では、接続部材16Aの形成方法、及び接続部材16Aの半導体チップ12への接続方法についてのみ説明するものとする。
Next, a method for manufacturing the semiconductor device 10A having the above configuration will be described. The manufacturing method of the semiconductor device 10A according to the present invention is characterized by a method of forming the
接続部材16Aを製造するには、先ず図5(A)に示す放熱部材用基材30を用意する。本実施例では、図2に示した半導体装置10Aを製造する方法を例に挙げて説明しているため、この放熱部材用基材30はポスト20が形成されていない状態の放熱部材14Aとなる。
In order to manufacture the connecting
この放熱部材用基材30上には、図5(B)に示すようにレジスト31を形成する。続いて、図5(C)に示すように、ポスト20を形成する位置におけるレジスト31を除去する。このレジスト31の除去法は、例えば感光性レジスト材料の露光、レジスト剥離などのウエットプロセス法や、イオンミリングなどドライプロセス法などを用いる。
A resist 31 is formed on the heat radiating
ポスト形成部におけるレジスト31が除去されると、続いてCuを電解メッキすることにより、図5(D)に示すように放熱部材用基材30上にポスト20を形成する。前記したように、放熱部材用基材30は放熱部材14Aであり、Cuにより形成されている。よって、放熱部材用基材30を電極としてポスト20が電解メッキにより形成される。
When the resist 31 in the post forming portion is removed, the
このCuよりなるポスト20の高さは、電解メッキ時間により制御することが可能である。前記のようにポスト20の高さは、ポスト20と半導体チップ12との接合部の応力及び半導体チップ12から放熱部材14Aへの熱伝達により決定されるが、例えば30〜100μm程度に設定される。
The height of the
上記のように放熱部材用基材30上にポスト20が形成されると、続いて図5(E)に示すように、放熱部材用基材30の上面全面(ポスト20及びレジスト31を含む上面全面)に半導体チップ12と金属接合するための接合材23を形成する。この接合材23の材料は、主にSnなどであり、一般的なSn-Pb半田材料等も使用が可能である。また、接合材23の作成方法はメッキ法により、その厚さは例えば3μm〜5μm程度である。尚、接合材23の形成にあっては、ポスト20の上面のみに選択的に接合材23を形成する構成としてもよい。
When the
上記のようにポスト20の形成が完了すると、続いてポスト20の形成のために用いたレジスト31(レジスト31上の接合材23も含む)を除去し、これにより図5(F)に示すように接続部材16A(ポスト20)の製造が完了する。この接続部材16Aが完成した状態において、本実施例の構成では、ポスト20は放熱部材14Aと一体化した構成となっている。
When the formation of the
次に、上記のように製造された接続部材16Aを用いて放熱部材14Aを半導体チップ12に熱的に接続する接続方法について説明する。
Next, a connection method for thermally connecting the
放熱部材14Aを半導体チップ12に熱的に接続するには、図6(G)に示すように、接続部材16Aを構成するポスト20の上部にシート状の樹脂材21(予め、上記したフィラー24が混入されている)を配設する。続いて、予備加熱を実施することにより、図6(H)に示すように、シート状の樹脂材21を接続部材16Aに仮固定する。この際、気泡の巻き込によるボイド発生を防止するために、真空中で加熱・加圧して固定する。例えば樹脂材21としてBTレジンを用いた場合には、70℃、10torr、10kg/cm2で仮固定を実施する。
In order to thermally connect the
また、後述するようにポスト20はこの樹脂材21を挿通して半導体チップ12に接合されることとなる。このため、樹脂材21の材質選定においては、ポスト20の先端に樹脂材21やフィラー24が残留してポスト20の熱抵抗が低下しないよう、硬化前の樹脂材21の粘性設計及びフィラー24の含有量の設計が重要となる。具体的には、直径がφ60〜70μmのポスト20を用いた場合の粘性設計値は、硬化前の樹脂材21の最低粘度が5000cps(センチポイズ)以下になるように設計される。また、このときのフィラー(SiO2)の含有量は20%以下で、熱膨張率は60ppm程度である。
Further, as will be described later, the
上記のように樹脂材21が接続部材16Aに仮固定されると、図6(I)に示すように、樹脂材21が下となるよう半導体チップ12の上部に接続部材16Aを位置決めする。この際、予め半導体チップ12の背面には金属層22(メタライズ)を形成しておく。この金属層22としてはCu或いはAu等を用いることができる。具体的な金属層22の形成方法としては、先ず半導体チップ12の背面に密着金属となるチタン(Ti)膜を5000Åの厚さで形成し、その上部にAuを0.3μmの厚さで層形成する。
When the
続いて、図6(J)に示すように、接続部材16Aを半導体チップ12に金属接合する処理を行なう。具体的には、ポスト20の先端に形成された接合材23を半導体チップ12の背面に形成された金属層22に金属接合する処理を行なう。
Subsequently, as shown in FIG. 6J, a process of metal-connecting the
このポスト20を金属層22に金属接合する処理は、酸化防止機能および加圧機能を有する装置を用いて実施する。
The process of joining the
本実施例では、上記の二つの機能を有する装置として、真空プレス装置を用いている。また、接合条件としては、金属層22としてAuを用いた場合には、圧力を〜30kg/cm2程度に設定し、230℃〜240℃の温度下において1秒程度でポスト20を金属層22に接合する。また、金属層22としてCuを用いた場合には、圧力は5〜10kg/cm2程度で、強度的に脆いSn3Cuを安定なSn6Cu5に移行させるため、250℃で30分の加熱を行なう。
In this embodiment, a vacuum press apparatus is used as the apparatus having the above two functions. As the bonding condition, when Au is used as the
この際、加圧を行なう目的は、ポスト20と金属層22との接合部分の接触を図るほか、Au-Snの拡散、Cu-Snの拡散時に発生するカーケンドールボイドをつぶして、この発生を防止するためである。また、樹脂材21をポスト20の間の隙間に確実に充填するためである。
At this time, the purpose of pressurization is to contact the joint portion between the
以上の工程を実施することにより、図6(K)に示されるように、接続部材16Aは半導体チップ12に熱的に接合された状態となる。また、これと同時に、樹脂材21はポスト20の間の隙間に確実に充填される。このように、本実施例に係る製造方法によれば、ポスト20と金属層22との金属接合処理と、ポスト20間の隙間に樹脂材21を充填する処理を同時に行なうことができるため、半導体装置10Aの製造工程を簡単化することができる。
By performing the above steps, the connecting
尚、上記した製造方法の実施では、樹脂材21を接続部材16Aに仮止めした後に半導体チップ12の背面に形成された金属層22と金属接合する構成とした。しかしながら、図7(A)に示すように、樹脂材21を半導体チップ12に形成された金属層22上に仮止めし、その後に図7(B)に示すように接続部材16Aを半導体チップ12に加熱下で加圧し、これにより図7(C)に示すようにポスト20(接合材23)を金属層22に金属接合する構成としてもよい。
In the implementation of the manufacturing method described above, the
また、本実施例に係る製造方法では、樹脂材21としてシート状の樹脂を用いたが、樹脂材21としてゲル状の接着材料を用いることも可能である。樹脂材21としてゲル状の接着材料を用いた場合も、上記したシート状の樹脂材21と同様に、接着材料は再溶融時の粘性低下設計がなされており、仮固定温度以上で粘性が大きく変化し、例えば5000cps程度以下になるように設計されている。また、ゲル状の接着材料を用いた接合工程では、主に半導体チップ12の背面にゲル状の接着材料塗布した後、接続部材16Aと半導体チップ12を位置決めし、シート状の樹脂材21と同様に半導体チップ12と接続部材16Aとを加圧、加熱してポスト20を金属層22に金属接合する。
In the manufacturing method according to the present embodiment, a sheet-like resin is used as the
更に、本実施例に係る製造方法では、ポスト20としてCuをメッキにより成長させたが、放熱部材14Aのポスト20の形成位置に予めブロック体を一体的に形成しておき、このブロック体にスリット加工等を施すことにより分割されたポストを形成する方法を用いてもよい。
Furthermore, in the manufacturing method according to the present embodiment, Cu is grown as the
図8乃至図12は、本発明の第2乃至第6実施例である半導体装置10B〜10Fを示している。尚、図8乃至図12において、図2乃至図4に示した構成と同一構成については同一符号を付し、その説明を省略するものとする。 8 to 12 show semiconductor devices 10B to 10F according to second to sixth embodiments of the present invention. 8 to 12, the same components as those shown in FIGS. 2 to 4 are denoted by the same reference numerals, and the description thereof is omitted.
図8は、第2実施例である半導体装置10Bを示している。先に図2を用いて説明した第1実施例に係る半導体装置10Aは、接続部材16Aを放熱部材14Aに一体化した構成とした。これに対して本実施例に係る半導体装置10Bは、接続部材16Bを放熱部材14Bとは別個の構成としたものである。
FIG. 8 shows a semiconductor device 10B according to the second embodiment. The semiconductor device 10A according to the first embodiment described above with reference to FIG. 2 has a configuration in which the
このため、ポスト20は基板35に形成されており、また基板35は熱媒体36を介して放熱部材14Bに熱的に接続された構成となっている。この熱媒体36は、高い熱伝導率を有した材料よりなり、その熱膨張係数は放熱部材14Bと接続部材16Bとの間の熱膨張率に設定されている。
Therefore, the
この構成とすることにより、接続部材16Bを放熱部材14Bに拘わらず形成することが可能となり、放熱部材14Bの形状に変更があったような場合においても、接続部材16Bはそのまま用いることが可能である。 With this configuration, the connection member 16B can be formed regardless of the heat dissipation member 14B, and the connection member 16B can be used as it is even when the shape of the heat dissipation member 14B is changed. is there.
図9は、第3実施例である半導体装置10Cを示している。本実施例に係る半導体装置10Cは、接続部材16Cを構成する複数のポスト20の高さを異ならせたことを特徴とするものである。具体的には、放熱部材14Cに段部37を形成することにより、中心部におけるポスト20の長さ(図中、中心位置に配設されたポスト20bの長さを矢印Hbで示す)に対し、外周部におけるポスト20の長さ(図中、最外周部に配設されたポスト20aの長さを矢印Haで示す)を長く設定した構成としている(Ha>Hb)。
FIG. 9 shows a semiconductor device 10C according to the third embodiment. The semiconductor device 10C according to the present embodiment is characterized in that the heights of the plurality of
図10は、第4実施例である半導体装置10Dを示している。本実施例に係る半導体装置10Dも、第3実施例に係る半導体装置10Cと同様に、接続部材16Dを構成する複数のポスト20の高さを異ならせたことを特徴とするものである。
FIG. 10 shows a semiconductor device 10D according to the fourth embodiment. Similarly to the semiconductor device 10C according to the third embodiment, the semiconductor device 10D according to the present embodiment is characterized in that the heights of the plurality of
具体的には、放熱部材14Dに球面状部38を形成することにより、中心部におけるポスト20の長さ(図中、中心位置に配設されたポスト20bの長さを矢印Hbで示す)に対し、外周部におけるポスト20の長さ(図中、最外周部に配設されたポスト20aの長さを矢印Haで示す)を長く設定した構成としている(Ha>Hb)。このポスト20の長さの変化は、中心部から外周部に向け漸次変化するよう構成しても、段階的に変化するようにしてもよい。
Specifically, by forming the spherical portion 38 in the heat radiating member 14D, the length of the
図11は、第5実施例である半導体装置10Eを示している。本実施例に係る半導体装置10Eは、接続部材16Cを構成する複数のポスト20の断面積を異ならせたことを特徴とするものである。
FIG. 11 shows a semiconductor device 10E according to the fifth embodiment. The semiconductor device 10E according to the present embodiment is characterized in that the cross-sectional areas of the plurality of
具体的には、中心部におけるポスト20の断面積(図中、中心位置に配設されたポスト20bの断面積をSbで示す)に対し、外周部におけるポスト20の断面積(図中、最外周部に配設されたポスト20aの断面積をSaで示す)が小さくなるよう設定した構成としている(Sa<Sb)。このポスト20の断面積の変化は、中心部から外周部に向け漸次変化するよう構成しても、段階的に変化するようにしてもよい。
Specifically, the cross-sectional area of the
図12は、第6実施例である半導体装置10Fを示している。本実施例に係る半導体装置10Fは、接続部材16Cを構成する複数のポスト20の長さ及び断面積は等しいが、ポスト20の配設密度を異ならせたことを特徴とするものである。
FIG. 12 shows a semiconductor device 10F according to the sixth embodiment. The semiconductor device 10F according to the present embodiment is characterized in that the plurality of
具体的には、中心部におけるポスト20の配設密度に対し、外周部におけるポスト20の配設密度が低くなるよう設定している。このポスト20の配設密度の変化も、中心部から外周部に向け漸次変化するよう構成しても、段階的に変化するようにしてもよい。
Specifically, the arrangement density of the
上記した第2乃至第6実施例に係る半導体装置10B〜10Fは、応力の発生量が少ない中心部においては剛性が高く、応力の発生量が大きい外周部では剛性は低く撓み易い構成となる。即ち、熱膨張差に起因して半導体チップ12と放熱部材14B〜14Fとの間で相対的な変位が発生した場合、中央部における変位量に対して外周部における変位量は大きくなる。このため、半導体チップ12と放熱部材14B〜14Fとの間で発生する応力も、中央部における応力に対して外周部における応力は大きくなる。
The semiconductor devices 10B to 10F according to the second to sixth embodiments described above have a configuration in which the rigidity is high in the central portion where the amount of stress generation is small, and the rigidity is low in the outer peripheral portion where the amount of stress generation is large. That is, when a relative displacement occurs between the
これに対し、第2乃至第6実施例に係る半導体装置10B〜10Fは、接続部材16B〜16Fの中心部は剛性が高く、外周部では剛性は低く撓み易い構成であるため、接続部材16B〜16Fにおいて半導体チップ12と放熱部材14B〜14Fとの間で発生する応力を効率よくかつ確実に吸収することができる。
On the other hand, in the semiconductor devices 10B to 10F according to the second to sixth embodiments, the central portions of the connection members 16B to 16F have high rigidity, and the outer peripheral portion has low rigidity and is easily bent. The stress generated between the
以上の説明に関し、更に以下の項を開示する。
(付記1)
半導体素子と、
該半導体素子で発生する熱を放熱する放熱部材と、
前記半導体素子と前記放熱部材を熱的に接続する接続部材とを有する半導体装置において、
前記接続部材を金属により形成すると共に、変形することにより前記半導体素子と前記放熱部材との間に発生する応力を吸収する構成とし、
かつ、該接続部材と前記半導体素子とを金属接合したことを特徴とする半導体装置。
(付記2)
付記1記載の半導体装置において、
前記半導体素子の前記接続部材が金属接合される位置に、金属接合用の金属層が形成されてなることを特徴とする半導体装置。
(付記3)
付記1または2記載の半導体装置において、
前記接続部材は、変形可能な構成とされた複数のポストを有することを特徴とする半導体装置。
(付記4)
付記3記載の半導体装置において、
前記ポスト間の隙間に有機材料を充填したことを特徴とする半導体装置。
(付記5)
付記4記載の半導体装置において、
前記有機材料に無機材料を混合し、該無機材料を混入した有機材料の熱膨張率が、前記半導体素子の熱膨張率と前記放熱部材の熱膨張率との間の値となるよう構成したことを特徴とする半導体装置。
(付記6)
付記3乃至5のいずれか1項に記載の半導体装置において、
前記複数のポストの長さを、中心部における長さに対し、外周部における長さを長く設定したことを特徴とする半導体装置。
(付記7)
付記3乃至6のいずれか1項に記載の半導体装置において、
前記複数のポストの断面積を、中心部における断面積に対し、外周部における断面積が小さくなるよう設定したことを特徴とする半導体装置。
(付記8)
付記3乃至7のいずれか1項に記載の半導体装置において、
前記複数のポストの配設密度を、中心部における配設密度に対し、外周部における配設密度が低くなるよう設定したことを特徴とする半導体装置。
(付記9)
付記1乃至8のいずれか1項に記載の半導体装置において、
前記接続部材を前記放熱部材と一体化したことを特徴とする半導体装置。
(付記10)
基材に対してポストを形成することにより接続部材を製造する工程と、
半導体素子の背面に金属層を形成する工程と、
前記前記接続部材と前記半導体素子との間に樹脂材を配設しつつ前記ポストを前記金属層に押圧し、前記ポストと前記金属層を接合する工程と
を有することを特徴とする半導体装置の製造方法。
(付記11)
基材上にレジストを形成する工程と、
前記基材上に形成されたレジストの複数箇所のポスト形成部分を除去する工程と、
前記レジストが除去されたポスト形成部分の基板部分にポストを形成する工程と、
前記ポスト上に接合材を形成する工程と、
前記基材上のレジストを除去する工程とにより作成されることを特徴とする半導体素子用の放熱部材の製造方法。
(付記12)
付記11記載の半導体素子用の放熱部材の製造方法において、
前記接合材の形成工程は、前記レジスト及びポスト上に接合材を形成し、
前記レジストを除去する工程は、前記接合材が形成されたレジストを除去することを特徴とする半導体素子用の放熱部材の製造方法。
Regarding the above description, the following items are further disclosed.
(Appendix 1)
A semiconductor element;
A heat dissipating member that dissipates heat generated in the semiconductor element;
In the semiconductor device having the semiconductor element and a connection member that thermally connects the heat dissipation member,
The connection member is made of metal and absorbs stress generated between the semiconductor element and the heat dissipation member by deformation,
And the semiconductor device characterized by metal-bonding this connection member and the said semiconductor element.
(Appendix 2)
In the semiconductor device according to
A semiconductor device, wherein a metal layer for metal bonding is formed at a position where the connection member of the semiconductor element is metal bonded.
(Appendix 3)
In the semiconductor device according to
The connection member includes a plurality of posts having a deformable configuration.
(Appendix 4)
In the semiconductor device according to attachment 3,
A semiconductor device, wherein a gap between the posts is filled with an organic material.
(Appendix 5)
In the semiconductor device according to attachment 4,
An inorganic material is mixed with the organic material, and the thermal expansion coefficient of the organic material mixed with the inorganic material is set to a value between the thermal expansion coefficient of the semiconductor element and the thermal expansion coefficient of the heat dissipation member. A semiconductor device characterized by the above.
(Appendix 6)
In the semiconductor device according to any one of appendices 3 to 5,
A length of the plurality of posts is set so that a length in an outer peripheral portion is set longer than a length in a central portion.
(Appendix 7)
In the semiconductor device according to any one of appendices 3 to 6,
A semiconductor device characterized in that the cross-sectional area of the plurality of posts is set so that the cross-sectional area at the outer peripheral portion is smaller than the cross-sectional area at the central portion.
(Appendix 8)
In the semiconductor device according to any one of appendices 3 to 7,
2. A semiconductor device according to
(Appendix 9)
In the semiconductor device according to any one of
A semiconductor device, wherein the connecting member is integrated with the heat radiating member.
(Appendix 10)
Producing a connection member by forming a post on the substrate; and
Forming a metal layer on the back surface of the semiconductor element;
And a step of pressing the post against the metal layer while disposing a resin material between the connection member and the semiconductor element, and joining the post and the metal layer. Production method.
(Appendix 11)
Forming a resist on the substrate;
Removing a plurality of post forming portions of the resist formed on the substrate;
Forming a post on the substrate portion of the post forming portion from which the resist has been removed;
Forming a bonding material on the post;
A method for producing a heat radiating member for a semiconductor element, comprising: a step of removing a resist on the substrate.
(Appendix 12)
In the method for manufacturing a heat dissipation member for a semiconductor element according to appendix 11,
The bonding material forming step forms a bonding material on the resist and the post,
The step of removing the resist includes removing the resist on which the bonding material has been formed.
10A〜10F 半導体装置
12 半導体チップ
13 パッケージ基板
14A〜14F 放熱部材
16A〜16F 接続部材
18 アンダーフィルレジン
20,20a,20b ポスト
21 樹脂材
22 金属層
23 接合材
24 フィラー
30 放熱部材用基材
31 レジスト
36 熱媒体
37 段部
38 球面状部
10A to
Claims (8)
該半導体素子で発生する熱を放熱する金属製の放熱部材と、
前記半導体素子と前記放熱部材を熱的に接続する接続部材とを有する半導体装置において、
前記金属製の放熱部材に前記接続部材を一体的に形成すると共に、変形することにより前記半導体素子と前記放熱部材との間に発生する応力を吸収する構成とし、
かつ、該接続部材と前記半導体素子とを金属接合したことを特徴とする半導体装置。 A semiconductor element;
A metal heat dissipating member that dissipates heat generated in the semiconductor element;
In the semiconductor device having the semiconductor element and a connection member that thermally connects the heat dissipation member,
The connecting member is integrally formed with the metal heat dissipating member, and the stress generated between the semiconductor element and the heat dissipating member is absorbed by deformation.
And the semiconductor device characterized by metal-bonding this connection member and the said semiconductor element.
前記半導体素子の前記接続部材が金属接合される位置に、金属接合用の金属層が形成されてなることを特徴とする半導体装置。 The semiconductor device according to claim 1,
A semiconductor device, wherein a metal layer for metal bonding is formed at a position where the connection member of the semiconductor element is metal bonded.
前記接続部材は、変形可能な構成とされた複数のポストを有することを特徴とする半導体装置。 The semiconductor device according to claim 1 or 2,
The connection member includes a plurality of posts having a deformable configuration.
前記ポスト間の隙間に有機材料を充填したことを特徴とする半導体装置。 The semiconductor device according to claim 3.
A semiconductor device, wherein a gap between the posts is filled with an organic material.
前記有機材料に無機材料を混合し、該無機材料を混入した有機材料の熱膨張率が、前記半導体素子の熱膨張率と前記放熱部材の熱膨張率との間の値となるよう構成したことを特徴とする半導体装置。 The semiconductor device according to claim 4.
An inorganic material is mixed with the organic material, and the thermal expansion coefficient of the organic material mixed with the inorganic material is set to a value between the thermal expansion coefficient of the semiconductor element and the thermal expansion coefficient of the heat dissipation member. A semiconductor device characterized by the above.
半導体素子の表面に金属層を形成する工程と、
前記接続部材と前記半導体素子との間に樹脂材を配設しつつ前記ポストを前記金属層に押圧し、前記ポストと前記金属層を金属接合する工程と
を有することを特徴とする半導体装置の製造方法。 A step of manufacturing a connection member by integrally forming a post with respect to a base material;
Forming a metal layer on the surface of the semiconductor element;
And a step of pressing the post against the metal layer while disposing a resin material between the connection member and the semiconductor element, and bonding the post and the metal layer to each other. Production method.
前記基材上に形成されたレジストの複数箇所のポスト形成部分を除去する工程と、
前記レジストが除去されたポスト形成部分の基板部分にポストを形成する工程と、
前記ポスト上に接合材を形成する工程と、
前記基材上のレジストを除去する工程とにより作成されることを特徴とする半導体素子用の放熱部材の製造方法。 Forming a resist on the substrate;
Removing a plurality of post forming portions of the resist formed on the substrate;
Forming a post on the substrate portion of the post forming portion from which the resist has been removed;
Forming a bonding material on the post;
A method for producing a heat radiating member for a semiconductor element, comprising: a step of removing a resist on the substrate.
前記接合材の形成工程は、前記レジスト及びポスト上に接合材を形成し、
前記レジストを除去する工程は、前記接合材が形成されたレジストを除去することを特徴とする半導体素子用の放熱部材の製造方法。 In the manufacturing method of the heat dissipation member for semiconductor elements according to claim 7,
The bonding material forming step forms a bonding material on the resist and the post,
The step of removing the resist includes removing the resist on which the bonding material has been formed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007038215A JP2007142461A (en) | 2007-02-19 | 2007-02-19 | Semiconductor device, method of manufacturing the same, and method of manufacturing heat-dissipating member |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007038215A JP2007142461A (en) | 2007-02-19 | 2007-02-19 | Semiconductor device, method of manufacturing the same, and method of manufacturing heat-dissipating member |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003044335A Division JP3934565B2 (en) | 2003-02-21 | 2003-02-21 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007142461A true JP2007142461A (en) | 2007-06-07 |
Family
ID=38204854
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007038215A Pending JP2007142461A (en) | 2007-02-19 | 2007-02-19 | Semiconductor device, method of manufacturing the same, and method of manufacturing heat-dissipating member |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007142461A (en) |
-
2007
- 2007-02-19 JP JP2007038215A patent/JP2007142461A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3934565B2 (en) | Semiconductor device | |
US7449363B2 (en) | Semiconductor package substrate with embedded chip and fabrication method thereof | |
US6756684B2 (en) | Flip-chip ball grid array semiconductor package with heat-dissipating device and method for fabricating the same | |
US9040361B2 (en) | Chip scale package with electronic component received in encapsulant, and fabrication method thereof | |
US20030214049A1 (en) | Heat dissipating flip-chip ball grid array | |
JP2004031607A (en) | Semiconductor device and method of manufacturing the same | |
US7517731B2 (en) | Semiconductor package | |
US7605020B2 (en) | Semiconductor chip package | |
US11222877B2 (en) | Thermally coupled package-on-package semiconductor packages | |
US6936501B1 (en) | Semiconductor component and method of manufacture | |
TW200836307A (en) | Thermally enhanced quad flat no leads (QFN) IC package and method | |
JP2004327951A (en) | Semiconductor device | |
JP2012074497A (en) | Circuit board | |
US11205644B2 (en) | Method for fabricating electronic package | |
JP2007511101A (en) | Electronic packaging materials for use with LOW-K dielectric containing semiconductor devices | |
US6828676B2 (en) | Semiconductor device manufacturing method, semiconductor device, and semiconductor device unit | |
JP4978054B2 (en) | Semiconductor device, manufacturing method thereof, and circuit board device | |
JP2008243966A (en) | Printed circuit board mounted with electronic component and manufacturing method therefor | |
JP2007142461A (en) | Semiconductor device, method of manufacturing the same, and method of manufacturing heat-dissipating member | |
JP7348485B2 (en) | Manufacturing method for package substrates, electronic devices and package substrates | |
US11948852B2 (en) | Semiconductor device package | |
JP2002033343A (en) | Method for manufacturing electronic component | |
JP3906130B2 (en) | Manufacturing method of semiconductor device | |
JP2004319656A (en) | Method of manufacturing wafer level csp | |
JPH09275162A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090421 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090818 |